JP2005091673A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2005091673A
JP2005091673A JP2003324208A JP2003324208A JP2005091673A JP 2005091673 A JP2005091673 A JP 2005091673A JP 2003324208 A JP2003324208 A JP 2003324208A JP 2003324208 A JP2003324208 A JP 2003324208A JP 2005091673 A JP2005091673 A JP 2005091673A
Authority
JP
Japan
Prior art keywords
substrate
electrode
liquid crystal
electrodes
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003324208A
Other languages
English (en)
Inventor
Kazuhiro Noda
和宏 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003324208A priority Critical patent/JP2005091673A/ja
Publication of JP2005091673A publication Critical patent/JP2005091673A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】ディスクリネーションによる表示不良の発生を防止して表示画像の品質を向上し、高い開口率を得る。
【解決手段】液晶表示装置は、第1基板11と、記第1基板11と対向している第2基板21と、第1基板11と第2基板21との間に配置されている液晶層31とを有し、第1基板11の液晶層31側の面には、マトリクス状に配列されている第1電極12と、第1電極12のそれぞれに設けられているスイッチング素子14とが形成されており、第2基板21の液晶層31側の面には、第1電極12のそれぞれと対応してマトリクス状に配列されている第2電極23が形成されている。
【選択図】図1

Description

本発明は、液晶表示装置に関し、特に、アクティブマトリクス型の液晶表示装置に関するものである。
液晶表示装置は、CRT(Cathode Ray Tube)よりも、薄型、軽量、低消費電力といった利点を有し、パーソナルコンピューター、携帯電話、デジタルカメラなどの電子機器の表示装置として使用されている。液晶表示装置の駆動方式として、アクティブマトリクス方式が知られている。
図6および図7は従来の液晶表示装置の構成を示す図であり、透過型として用いるアクティブマトリクス方式の液晶表示装置である。ここで、図6は、従来の液晶表示装置の断面図であり、図7は、図6に示した従来の液晶表示装置を示す平面図である。図7において、図7(a)は、図6に示している第1基板111側の平面図を示しており、図7(b)は、図6に示している第2基板121側を示している。なお、図6は、図7のX1−X2線部分で切断した場合における断面図に相当する。
図6に示すように、従来の液晶表示装置は、第1基板111と第2基板121とを有する。第1基板111および第2基板121は、光を透過する透明なガラス基板を用いられており、互いが対向して配置されている。また、第1基板111と第2基板121との間には、液晶層131が配置されている。
そして、第1基板111には、第1遮光層118とスイッチング素子114とキャパシタ117と第1電極112とが液晶層131側の面に形成されている。第1遮光層118は、第1基板111の上に設けられており、スイッチング素子114とキャパシタ117への光を遮光している。そして、第1遮光層118を被覆するように第1層間絶縁膜161が形成されている。
そして、スイッチング素子114とキャパシタ117とが、第1層間絶縁膜161の上に形成されている。ここで、スイッチング素子114としては、たとえば、トップゲート構造のTFTが形成されている。スイッチング素子114は、第1層間絶縁膜161の上に順次積層されている半導体層153およびゲート絶縁膜152と、半導体層153のチャネル形成領域(図示なし)に対応してゲート絶縁膜152の上に設けられているゲート電極151と、チャネル形成領域を挟むように半導体層153に形成されている一対のソース・ドレイン領域(図示なし)とを有する。そして、スイッチング素子114とキャパシタ117とを覆うようにして、第2層間絶縁膜162が形成されている。
また、ソース電極157とドレイン電極158とが、スイッチング素子114の一対のソース・ドレイン領域のそれぞれに接続するように形成されている。そして、ソース電極157とドレイン電極158とを被覆するように、第3層間絶縁膜163が形成されている。また、第3層間絶縁膜163の上には、第1平坦化膜164が設けられている。そして、第1平坦化膜164には、接続導電層159が、ドレイン電極158と接続するようにして形成されている。そして、さらに、接続導電層159を覆うようにして第1平坦化膜164の上に第2平坦化膜165が設けられている。
そして、第1電極112が、接続導電層159と接続するようにして第2平坦化膜165の上に形成されている。つまり、第1電極112は、接続導電層159を介してTFTのドレイン電極158に接続している。また、第1電極112は、図7(a)に示すように、複数形成されており、それぞれが間隔113を隔てて列方向と行方向とにマトリクス状に配列して形成されている。第1電極112は、光を透過するようにITOの透明電極が用いられる。第1電極112に対応する領域は、1つの画素領域を構成する。なお、図示を省略しているが、第1基板111には、スイッチング素子114であるTFTのゲート電極151と接続する走査線(図示なし)と、ソース電極157と接続する信号線(図示なし)とが設けられている。
一方、第2基板121には、第2遮光層122と第2電極123とが液晶層131側の面に形成されている。第2遮光層122は、第1基板111に形成されている第1電極112間の間隔113に対応して形成されている。第2遮光層122を第1電極112間の間隔に対応して形成することにより、第1電極112を有する画素領域のコントラストを向上させている。そして、第2遮光層122を覆うようにして層間絶縁膜141が形成されている。また、第2電極123は、マトリクス状に配列された複数の第1電極112の形成領域と対向する領域の全面にベタ状に形成されている。第2電極123は、光を透過するようにITOなどの透明電極が用いられている。
以上のような液晶表示装置は、第1電極112と第2電極123とに電位を印加して液晶層131を制御することにより、画面の表示が行われる。画面表示の際には、第1電極112が形成されている領域は、光が透過する透過領域となる。一方、スイッチング素子114、走査線、信号線、第1遮光層118、第2遮光層122が形成されている領域は、光が透過しない非透過領域となる。
このように、液晶表示装置は、画面を表示する領域に透過領域と非透過領域とを有する。画面を表示する領域中に占める透過領域の割合は、一般に開口率と呼ばれている。液晶表示装置において開口率は、光源からの光の利用効率に影響を与えるため、高い開口率とすることが要求されている。高い開口率を得るために、第2遮光層122を形成する領域を所定条件にて適正化することなどの種々な方法が提案されている(たとえば、特許文献1参照)。
特開2001−330832号公報
しかしながら、液晶表示装置は、高い解像度の画像を得るために高精細化されて画素領域が狭くなってきており、隣接する第1電極112間の間隔113において液晶層131の配向方向が乱れるディスクリネーションの発生が顕著となってきている。ディスクリネーションによって光漏れが発生するため、コントラストの低下や表示ムラなどの表示不良となる。このため、従来においては、ディスクリネーションによる表示不良を防止するために、隣接する第1電極112間の間隔113よりも、第2遮光層122を形成する領域を広くする必要があった。
以上のように、従来においては、ディスクリネーションを抑制することが困難であるために、特に、第2遮光層122が広く形成されて非透過領域が広くなり、高い開口率を得ることが困難であった。
したがって、本発明の目的は、ディスクリネーションによる表示不良の発生を防止して表示画像の品質を向上することができ、高い開口率を得ることができる液晶表示装置を提供することにある。
上記目的を達成するため、本発明の液晶表示装置は、第1基板と、前記第1基板と対向している第2基板と、前記第1基板と前記第2基板との間に配置されている液晶層とを有する液晶表示装置であって、前記第1基板の液晶層側の面には、間隔を隔ててマトリクス状に配列されている第1電極と、前記第1電極のそれぞれに設けられているスイッチング素子とが形成されており、前記第2基板の液晶層側の面には、前記第1電極のそれぞれに対応し間隔を隔ててマトリクス状に配列されている第2電極が形成されている。
以上の本発明の液晶表示装置において、第2電極は、第1基板に形成されている第1電極のそれぞれと対応してマトリクス状に配列されて第2基板に形成されている。このため、第1基板と第2基板との間の電界の方向は、互いが対応している第1電極と第2電極との対向方向に沿うため、液晶層の配向の乱れを防止する。
本発明によれば、ディスクリネーションによる表示不良の発生を防止して表示画像の品質を向上することができ、また、高い開口率を得ることができる液晶表示装置を提供することができる。
以下、本発明の実施形態の一例について、図面を参照して説明する。
図1および図2は本実施形態の液晶表示装置の構成を示す図であり、透過型として用いるアクティブマトリクス方式の液晶表示装置である。ここで、図1は、本実施形態の液晶表示装置の断面図であり、図2は、図1に示した本実施形態の液晶表示装置を示す平面図である。図2において、図2(a)は、図1に示している第1基板11側の平面図を示しており、図2(b)は、図1に示している第2基板21側を示している。なお、図1は、図2のY1−Y2線部分で切断した場合における断面図を示している。
図1に示すように、本実施形態の液晶表示装置は、第1基板11と第2基板21とを有する。第1基板11および第2基板21は、光を透過する透明なガラス基板を用いられており、互いが対向して配置されている。また、第1基板11と第2基板21との間には、液晶層31が配置されている。
第1基板11には、遮光層18とスイッチング素子14とキャパシタ17と第1電極12とが液晶層31側の面に形成されている。
第1遮光層18は、第1基板11の上に設けられている。第1遮光層18は、たとえば、タングステンを用いて形成され、スイッチング素子14とキャパシタ17への光を遮光するために、スイッチング素子14とキャパシタ17とが形成される領域に対応するように形成されている。そして、第1遮光層18を被覆するように第1層間絶縁膜61が形成されている。
そして、スイッチング素子14とキャパシタ17とが、第1層間絶縁膜61の上に形成されている。本実施形態においては、スイッチング素子14としてトップゲート構造のTFTが形成されている。スイッチング素子14は、第1層間絶縁膜61の上に順次積層されている半導体層53およびゲート絶縁膜52と、半導体層53のチャネル形成領域(図示なし)に対応してゲート絶縁膜52の上に設けられているゲート電極51と、チャネル形成領域を挟むように半導体層53に形成されている一対のソース・ドレイン領域(図示なし)とを有する。そして、スイッチング素子14とキャパシタ17とを覆うようにして、第2層間絶縁膜62が形成されている。
また、ソース電極57とドレイン電極58とが、スイッチング素子14の一対のソース・ドレイン領域のそれぞれに接続するように形成されている。そして、ソース電極57とドレイン電極58とを被覆するように、第3層間絶縁膜63が形成されている。また、第3層間絶縁膜63の上には、第1平坦化膜64が設けられている。そして、第1平坦化膜64には、接続導電層59が、ドレイン電極58と接続するようにして形成されている。そして、さらに、接続導電層59を覆うようにして第1平坦化膜64の上に第2平坦化膜65が設けられている。
そして、第1電極12が、接続導電層59と接続するようにして第2平坦化膜65の上に形成されている。つまり、第1電極12は、接続導電層59を介してTFTのドレイン電極58に接続している。また、第1電極12は、図2(a)に示すように、複数形成されており、それぞれが間隔13を隔てて列方向と行方向とにマトリクス状に配列して形成されている。第1電極12は、光を透過するようにITOの透明電極が用いられる。第1電極12に対応する領域は、1つの画素領域を構成する。
なお、図示を省略しているが、第1基板11には、スイッチング素子14であるTFTのゲート電極51と接続する走査線(図示なし)と、ソース電極57と接続する信号線(図示なし)とが設けられている。
一方、第2基板21には、第2遮光層22と第2電極23とが液晶層31側の面に形成されている。
第2遮光層22は、第1基板11に形成されている第1電極12間の間隔13に対応して第2遮光層22を形成されている。そして、第2遮光層22を覆うようにして層間絶縁膜41が形成されている。
また、第2電極23は、図2(b)に示すように、層間絶縁膜41の上に複数形成されており、第1基板11の第1電極12のそれぞれと対応して、それぞれが間隔24を隔てて列方向と行方向とにマトリクス状に配列して形成されている。第2電極23は、光を透過するようにITOなどの透明電極が用いられて形成されている。また、マトリクス状に配列されている第2電極23のそれぞれには、コンタクト25が形成されており、共通電圧を供給する配線部(図示なし)と接続している。なお、詳細は後述するが、本実施形態においては、第2電極23として、第1電極12が形成されている領域に対して4つの条件の形成領域に形成している。
つぎに、図1,図2に示した本実施形態の液晶表示装置の製造方法について説明する。本実施形態の液晶表示装置の製造方法は、マトリクス状に配列される第1電極12と第1電極12のそれぞれに設けられるスイッチング素子14とを第1基板11の液晶層31側の面に形成する第1工程と、第1電極12のそれぞれと対応してマトリクス状に配列される第2電極23を第2基板21の液晶層31側の面に形成する第2工程とを有する。
第1工程に先駆けて、図1に示すように、第1遮光層18を形成する。まず、第1基板11に、たとえば、タングステン膜を堆積して設け、スイッチング素子14とキャパシタ17とが形成される領域に対応するように、タングステン膜をパターン加工して第1遮光層14を形成する。その後、第1遮光層18を被覆するように、たとえば、NSG(Non−dope Silicate Glass)膜の第1層間絶縁膜61を形成する。
つぎに、第1工程においては、図1に示すように、スイッチング素子14としてトップゲート構造のTFTを形成する。まず、第1層間絶縁膜61の上に、たとえば、アモルファスシリコン膜を設け、そのアモルファスシリコン膜を熱処理して水素脱離を行ってポリシリコン膜とし、所定形状にパターン加工することによって、半導体層53を形成する。そして、パターン加工された半導体層53を覆うようにして、たとえば、シリコン酸化膜のゲート絶縁膜52を形成する。その後、ゲート絶縁膜52の上にポリシリコン膜を形成し、ドーピングしてポリシリコン膜を導電体とした後、半導体層53のチャネル形成領域(図示なし)に対応するようにポリシリコン膜をパターン加工してゲート電極51を形成する。そして、半導体層53のチャネル形成領域を挟むようにして、ソース・ドレイン領域(図示なし)とを半導体層53に形成して、スイッチング素子14であるTFTを形成する。また、ここでは、キャパシタ17を同様にして形成する。
そして、スイッチング素子14とキャパシタ17とを覆うようにして全面に、PSG(Phospho Silicate Glass)膜の第2層間絶縁膜62を形成する。その後、第2層間絶縁膜62にスイッチング素子14のソース・ドレイン領域を露出させるコンタクトホールを設ける。そして、スパッタリング法によりアルミニウムをそのコンタクトホールに埋め込んで成膜したのちにパターン加工することによって、ソース電極57と、ドレイン電極58とを形成する。そして、ソース電極57と、ドレイン電極58とを被覆するように、PSG膜の第3層間絶縁膜63を形成する。そして、第1平坦化膜64を第3層間絶縁膜63の上に設け、第1平坦化膜64および第3層間絶縁膜63とに、ドレイン電極58の表面が露出させるコンタクトホールを設ける。そして、そのコンタクトホールにスパッタリング法によってチタンを埋め込んで成膜して、パターン加工することによって接続導電層59を形成する。そして、さらに、第1平坦化膜64の上に第2平坦化膜65を設ける。そして、接続導電層59の表面を露出するようにして第2平坦化膜65にコンタクトホールを設けた後、第2平坦化膜65のコンタクトホールを被覆するようにスパッタリング法によってITOを成膜する。そして、ITO膜をパターン加工することによって、図2(a)に示すように、マトリクス状に配列される第1電極12を形成する。
つぎに、第2工程においては、図1に示すように、第1基板11に形成されている第1電極12間の間隔に対応して第2遮光層22を形成する。本実施形態においては、クロム膜をスパッタリング法により堆積しパターン加工することにより第2遮光層22を形成する。そして、第2遮光層22を覆うようにシリコン酸化物の層間絶縁膜41を形成する。そして、マトリクス状に配列される第2電極23に接続するように、層間絶縁膜41にコンタクト25を形成する。そして、層間絶縁膜41の上にスパッタリング法によってITOを成膜した後に、そのITO膜をそれぞれが間隔24を隔てて列方向と行方向とにマトリクス状に配列するようにパターン加工して第2電極23を形成する。ここでは、第1電極のそれぞれと対応するようにパターン加工して第2電極23を形成する。本実施形態では第2電極23として、第1電極12が形成されている領域に対して4つの条件の形成領域に形成している。
図3は、第1基板11と第2基板21とが対向している領域において、第1電極12と第2電極23との位置関係を示す図である。図3では2つの第1電極12に対応して形成されている第2電極23について図示している。
図3に示すように、本実施形態において第1電極12は、それぞれが1.2μmの間隔13を隔ててマトリクス状に配列して形成されている。一方、第2電極23は、第1電極12の形成領域に対して、条件1・条件2・条件3・条件4の4つの条件の形成領域に形成されている。なお、参考のため、図6・図7に示した従来の第2電極についても、図示している。従来の第2電極は、ベタ状に全面に形成されており、間隔24がない。
条件1において、第2電極23は、第1電極12と同様の形状であり、それぞれが1.2μmの間隔24を隔てて列方向と行方向とにマトリクス状に配列して形成されている。また、条件1の第2電極23は、第1基板11と第2基板21とが対向している領域において、第1電極12の端部の位置と同じ位置に形成されている端部を有している。
また、条件2においても条件1と同様に、第2電極23は、第1電極12と同様の形状であり、それぞれが1.2μmの間隔24を隔てて列方向と行方向とにマトリクス状に配列して形成されている。しかし、条件2では、第2電極23の間隔24は、第1基板11と第2基板21とが対向している領域において、第2電極23に対応して形成されている第1電極12の間隔13に対して、第2基板21の一方の端部側(Y1側)に1.0μm分をシフトして形成されている。このように、条件2の第2電極23は、第1基板と第2基板とが対向している領域において、第1電極12の端部の位置と異なる位置に端部を有している。
そして、条件3においても条件1・条件2と同様に、第2電極23は、第1電極12と同様の形状であり、それぞれが1.2μmの間隔24を隔てて列方向と行方向とにマトリクス状に配列して形成されている。しかし、条件2と異なり条件3では、第2電極23の間隔24は、第1基板11と第2基板21とが対向している領域において、第2電極23に対応して形成されている第1電極12の間隔13に対して、第2基板21の他方の端部側(Y2側)に1.0μm分をシフトして形成されている。このように、条件3の第2電極23は、条件2と同様に、第1基板と第2基板とが対向している領域において、第1電極12の端部の位置と異なる位置に端部を有している。
また、条件4において第2電極23は、第1電極12と同様に、それぞれが間隔24を隔てて列方向と行方向とにマトリクス状に配列して形成されている。しかし、条件1と異り条件4では、第2電極23の間隔24は、第2電極23に対応して形成されている第1電極12の間隔13に対して、第2基板21の両方の端部側(Y2側)にそれぞれ1.0μm分をシフトさせて形成されており、第1電極12の間隔13より広い間隔24である3.8μmの間隔を隔ててそれぞれが形成されている。つまり、条件4においては、両方の第2電極23の端部は、第1基板11と第2基板21とが対向している領域において、第1電極の中心部側に位置している。
つぎに、第1基板11と第2基板21とに配向膜(図示なし)を設け配向処理を実施する。そして、第1基板11と第2基板21との間にスペーサ(図示なし)を設けた後、シール材を用いて両者の間が2.7μmのギャップとなるように貼り合わせる。そして、第1基板11と第2基板21との間に液晶層31となる液晶を注入して封止して、液晶パネルを形成する。液晶層31は、Δn=0.16のツイステッドネマティック型であり、8°程度のプレチルト角を有している。
そして、第1基板11の液晶層31側と反対側の面に、偏光板(図示なし)を配設し、また、第2基板21の液晶層31側と反対側の面に、同様にして、偏光板(図示なし)を配設する。以上のようにして、本実施形態の液晶表示装置を製造する。
つぎに、本実施形態の液晶表示装置の動作について説明する。第1基板11のスイッチング素子14であるTFTにおいては、ゲート電極51が走査線と接続し、ソース電極が信号線16と接続し、ドレイン電極58が第1電極12に接続している。液晶表示装置を動作させる際、まず、走査線からゲート電極51に走査信号を供給してTFTをオン状態とする。そして、信号線からの画像信号をソース電極57からドレイン電極58へ供給し、第1電極12に電位を書き込む。また、第2基板21の第2電極23のそれぞれに共通するように電位を印加する。そして、TFTをオフ状態とし、第1電極12に電位を保持させて、液晶層31の電気光学特性を制御する。ここで、液晶層5の電気光学特性の制御は、画素単位でそれぞれ実施される。そして、第1基板11の液晶層31側と反対側からの入射光を各画素の液晶層31に透過させる。液晶層5を透過した光が投影されて画像表示が行われる。
図4は、本実施形態の液晶表示装置を動作させた場合における液晶層31中の電気力線のシミュレーション結果を示す図である。図4は、1.2μmの間隔13を隔てて配列している第1電極12と、従来および条件1・条件2・条件3の第2電極23とを用いた結果であって、第1電極12の間隔13および第2電極23の間隔24の付近を示している。図4に示すように、条件1・条件2・条件3では、第1電極12の間隔13および第2電極23の間隔24の側に電気力線が従来よりもシフトしている。つまり、本実施形態では従来よりも電界が一部の集中して、第1電極12と第2電極23との間にかかる電界の方向が、第1電極12と第2電極23との対向方向に沿っていることを示している。
図5は、本実施形態の液晶表示装置を動作させた場合における透過率のシミュレーション結果を示す図である。図5は、1.2μmの間隔13を隔てて配列している第1電極12と、従来および条件1・条件2・条件3・条件4の第2電極23とを用いた結果であって、第1電極12の間隔13および第2電極23の間隔24の付近を示している。図5に示すように、第1電極12の間隔13および第2電極23の間隔24の付近で透過率が低下しており、条件2・条件3・条件4では顕著にこの現象が発生している。この現象は、図4に示すように、従来よりも本実施形態の方が一部に電界集中しているため、第1電極12と第2電極23との間にかかる電界の方向が第1電極12と第2電極23との対向方向に沿っているために発生している。
このように、本実施形態では、第1電極12のそれぞれと対応してマトリクス状に配列されている第2電極23を形成することにより、電界が従来よりも一部に集中しているため、液晶層31の配向の乱れであるディスクリネーションが透過領域側に現われることを抑制できる。
また、本実施形態の条件2または3のように、第2電極23間の間隔24を、第1基板11と第2基板21とが対向している領域において、第2電極23に対応して形成されている第1電極12の間隔13に対して所定方向にシフトして形成することによって、上述のように、より効果的にディスクリネーションが表示領域に現われることを抑制して、第1電極12の間隔13および第2電極23の間隔24の付近で透過率を低下させることができる。このため、透過領域と非透過領域とのコントラストを明瞭とすることができる。
また、本実施形態の条件4のように、第2電極23間の間隔24を、第2電極23に対応して形成されている第1電極24の間隔よりも広く形成することにより、条件2および3と同様にして、より効果的にディスクリネーションが表示領域に現われることを抑制して、第1電極12の間隔13および第2電極23の間隔24の付近で透過率を低下させることができる。また、本実施形態の条件4のように、第1基板11と第2基板21とが対向している領域において、第1電極12の端部の位置と異なる位置に形成されている端部を有するように第2電極23を形成し、そして、それぞれの第1電極12の中心部側に第2電極23のそれぞれの端部を位置するように形成しているため、液晶画面全体にわたって、ディスクリネーションが表示領域に現われることを抑制して、第1電極12の間隔13および第2電極23の間隔24の付近で透過率を低下させることができる。
したがって、本実施形態は、ディスクリネーションに起因する光漏れを容易に防止して表示不良の発生を抑制し、表示画像の品質を向上することができる。また、光漏れを容易に防止できるため、たとえば、従来よりも第2遮光層22を狭く形成することができ、高い開口率を得ることが容易になる。
なお、本発明の実施に際しては、上記した実施の形態に限定されるものではなく、種々の変形形態を採用することできる。
たとえば、上記実施形態においては透過型の液晶表示装置について示したが、反射型の液晶表示装置にも適用してもよい。この場合、たとえば、第1電極としてアルミニウムなどの金属材料を用いることができる。また、透過型と反射型とを併用する併用型に適用してもよい。
そして、本実施形態においては、スイッチング素子としてトップゲート構造のTFTを用いたが、たとえば、ボトムゲート構造のTFTを用いてもよい。また、スイッチング素子としてMIM(Metal Insulator Metal)を用いてもよい。
本発明にかかる実施形態の液晶表示装置を示す断面図である。 本発明にかかる実施形態の液晶表示装置を示す平面図である。 本発明にかかる実施形態において、第1電極と第2電極との位置関係を示す図である。 本発明にかかる実施形態の液晶表示装置を1H反転駆動により動作させた場合における液晶層中の電気力線のシミュレーション結果を示す図である。 本発明にかかる実施形態の液晶表示装置を1H反転駆動により動作させた場合における透過率のシミュレーション結果を示す図である。 従来の液晶表示装置を示す断面図である。 従来の液晶表示装置を示す平面図である。
符号の説明
11…第1基板、12…第1電極、14…スイッチング素子、15…走査線、16…信号線、21…第2基板、22…第2遮光層、23…第2電極、31…液晶層、41・42…層間絶縁膜、51…ゲート電極、52…ゲート絶縁膜、53…半導体層、54…保護絶縁膜、55…ソース領域、56…ドレイン領域、57…ソース電極、58…ドレイン電極

Claims (4)

  1. 第1基板と、前記第1基板と対向している第2基板と、前記第1基板と前記第2基板との間に配置されている液晶層とを有する液晶表示装置であって、
    前記第1基板の液晶層側の面には、間隔を隔ててマトリクス状に配列されている第1電極と、前記第1電極のそれぞれに設けられているスイッチング素子とが形成されており、
    前記第2基板の液晶層側の面には、前記第1電極のそれぞれに対応し間隔を隔ててマトリクス状に配列されている第2電極が形成されている液晶表示装置。
  2. 前記第2電極間の間隔は、前記第1基板と第2基板とが対向している領域において、前記第2電極に対応して形成されている前記第1電極の間隔に対して所定方向にシフトして形成されている
    請求項1に記載の液晶表示装置。
  3. 前記第2電極間の間隔は、前記第2電極に対応して形成されている前記第1電極の間隔よりも広く形成されている
    請求項1に記載の液晶表示装置。
  4. 前記第2電極間の間隔は、前記第1電極と前記第2電極との間の電界の方向が前記第1電極と前記第2電極とのそれぞれの中心部側に向くように所定の広さで形成されている
    請求項3に記載の液晶表示装置。
JP2003324208A 2003-09-17 2003-09-17 液晶表示装置 Pending JP2005091673A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003324208A JP2005091673A (ja) 2003-09-17 2003-09-17 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003324208A JP2005091673A (ja) 2003-09-17 2003-09-17 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2005091673A true JP2005091673A (ja) 2005-04-07

Family

ID=34455020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003324208A Pending JP2005091673A (ja) 2003-09-17 2003-09-17 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2005091673A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737713B1 (ko) * 2005-09-29 2007-07-10 주식회사 에이디피엔지니어링 플라즈마 처리장치
JP2009109845A (ja) * 2007-10-31 2009-05-21 Mitsubishi Electric Corp 表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737713B1 (ko) * 2005-09-29 2007-07-10 주식회사 에이디피엔지니어링 플라즈마 처리장치
JP2009109845A (ja) * 2007-10-31 2009-05-21 Mitsubishi Electric Corp 表示装置

Similar Documents

Publication Publication Date Title
JP5197206B2 (ja) 液晶表示装置
JP5571759B2 (ja) 液晶表示素子及びその製造方法
JP4566165B2 (ja) 液晶表示装置及びその製造方法
US6950165B2 (en) In-plane switching mode liquid crystal display device
JP5335628B2 (ja) 液晶表示装置
JP5093724B2 (ja) 液晶表示装置
US8531641B2 (en) Liquid crystal display device and method of manufacturing the same
US6762819B2 (en) Liquid crystal display device with electrodes on barrier ribs and fabricating method thereof
JP2003195330A (ja) 液晶表示装置
JP2007264231A (ja) Ffsモードの液晶表示パネル
KR20000029318A (ko) 액티브매트릭스 액정표시장치
JP2008180928A (ja) 液晶表示装置及びその製造方法
JPH1010548A (ja) アクティブマトリクス基板およびその製造方法
KR100876403B1 (ko) 횡전계방식 액정 표시 장치 및 그 제조방법
JP2006031022A (ja) 液晶表示器
JP6332734B2 (ja) 液晶表示装置
JP2012242497A (ja) 液晶表示装置
JP6187928B2 (ja) 横電界方式の液晶表示装置
WO2010131552A1 (ja) 液晶表示装置
JP2012098329A (ja) 液晶表示装置
JP4716056B2 (ja) 液晶表示装置および電子機器
JP4475238B2 (ja) 電気光学装置及びその製造方法、並びに電子機器
JP2013127564A (ja) 液晶表示装置
US20060109408A1 (en) Liquid crystal display apparatus
JP2005091673A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110228