JP2005078850A - 炭素系超微細冷陰極およびその製造方法 - Google Patents
炭素系超微細冷陰極およびその製造方法 Download PDFInfo
- Publication number
- JP2005078850A JP2005078850A JP2003305113A JP2003305113A JP2005078850A JP 2005078850 A JP2005078850 A JP 2005078850A JP 2003305113 A JP2003305113 A JP 2003305113A JP 2003305113 A JP2003305113 A JP 2003305113A JP 2005078850 A JP2005078850 A JP 2005078850A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- gate hole
- electrode layer
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ゲート電極−カソード電極間の短絡をなくし、ゲートホール側壁へのカーボン系物質の付着が生じないようにした炭素系超微細冷陰極およびその製造方法の提供。
【解決手段】ゲート電極層のゲートホール開口部の径が絶縁層に設けたゲートホールの径よりも大きいこと。基板上に、カソード電極層、絶縁層を順次成膜し、絶縁層にゲートホールを形成した後に、このゲートホールの底部に触媒金属層を成膜し、次いで、熱CVD法によりゲートホールの底部の触媒金属層上にGNFを成長させる。
【選択図】 図3
【解決手段】ゲート電極層のゲートホール開口部の径が絶縁層に設けたゲートホールの径よりも大きいこと。基板上に、カソード電極層、絶縁層を順次成膜し、絶縁層にゲートホールを形成した後に、このゲートホールの底部に触媒金属層を成膜し、次いで、熱CVD法によりゲートホールの底部の触媒金属層上にGNFを成長させる。
【選択図】 図3
Description
本発明は、炭素系超微細冷陰極およびその製造方法に関するものである。特に、真空デバイス用途、ディスプレイ用途等に利用され得る炭素系超微細冷陰極及びその製造方法に関するものである。
従来、熱CVD法にてGNF(グラファイトナノファイバ)を成長させる場合、GNF成長時のゲートホールの側壁へのカーボン系物質の付着により、ゲート電極−カソード電極間の耐電圧低下、また、GNFの異常成長による短絡等の現象が発生していた。
従来は、これらの問題を解決するためにGNF成長後にRIE(反応性イオンエッチング)等のドライエッチング処理を追加して対応してきた。しかしながら、この方法では、ゲートホール形成(ウエットエッチングによる)時にGNF用触媒金属層がエッチングされ、ゲート電極に付着するために、オーバーエッチングが許されず、ウエットエッチングでジャストエッチングすることが要求されていた。そのため、製造上のプロセス余裕度がなく、効率がよくないプロセスとなっていた。
また、触媒金属層の成膜をゲートホール形成前に実施している従来のプロセスでは、ゲート電極−カソード電極間の短絡現象を少しでも回避するために、デバイス構造において絶縁層を厚めに形成せざるを得ない。そのために、得られた冷陰極では、駆動電圧が高くなり、駆動回路のコスト高となっていた。
一方、電子放出出力をできるだけ上げるためには、触媒金属層を厚く成膜することが必要であるが、上記と同様に、ゲート電極−カソード電極間を多くとりたいためには、薄く成膜することを余儀なくさせられていた。
図1(a)〜(g)に、炭素系超微細冷陰極作製の従来プロセスを示す。
まず、図1(a)および(b)に示すように、ガラス基板1上に、膜厚150nmのCrカソード電極層(母線)2を200℃の基板加熱を行いながらDCスパッタリングにより形成し、このカソード電極層2の上に、連続的に存在する膜厚25nmのGNF成長触媒金属層(Fe、Co又はこれらの金属の少なくとも1種類を含む合金)3を形成した後、触媒金属層3およびカソード電極層2をライン状にパターニングする。
次いで、図1(c)および(d)に示すように、膜厚3μmの絶縁層(SiO2)4、膜厚300nmのCrゲート電極層5を順次形成する。この絶縁層4は、300℃の基板加熱を行いながらRFスパッタリングにより形成する。これは、成膜後の絶縁層の応力による破損を防ぐためである。この絶縁層形成の際、RFスパッタリング時に基板に付着するダストによるピンホールを防ぐため、SiO2膜は1.5μmずつ2回にわけて形成し、SiO2(1.5μm)を成膜した後、純水でこすり洗浄を行う。また、Crゲート電極層5は、カソード電極層2の場合と同様に、200℃の基板加熱をしながらDCスパッタリングにより形成する。
次いで、図1(e)に示すように、上記のようにして得られたゲート電極層5上にフォトレジスト6を塗布し、パターニングする。
その後、図1(f)に示すように、ゲート電極層5および絶縁層4をエッチングし、ゲートホール開口部およびゲートホールを形成する。この場合、ゲート電極層がゲートホールの内側にはり出しており、ゲートホール開口部の径がゲートホールの径より小さくなるようにエッチングされる。
最後に、図1(g)に示すように、かくして形成されたゲートホール内に熱CVD法によりGNFを成長せしめ、冷陰極を得る。この場合、ゲートホール側壁およびゲート電極層5に異常成長したGNFが付着している。
上記したように触媒金属層を成膜し、パターニングした後にゲート電極層を成膜し、ゲート電極層の加工を行ってゲートホールを形成していた従来の場合、GNFの異常成長によるゲート電極−カソード電極間の短絡、ゲートホール側壁へのカーボン系物質の付着によるゲート電極−カソード電極間の耐電圧低下が発生し、安定な製造プロセスを効率よく実施することが困難であった。
本発明の課題は、上記従来技術の問題点を解決することにあり、ゲート電極−カソード電極間の短絡をなくし、かつゲートホール側壁へのカーボン系物質の付着が生じないようにした炭素系超微細冷陰極およびその製造方法を提供することにある。
本発明の炭素系超微細冷陰極は、基板上にカソード電極層、絶縁層、ゲート電極層、およびGNF層を少なくとも有する炭素系超微細冷陰極において、ゲート電極層のゲートホール開口部の径が絶縁層に設けたゲートホールの径よりも大きいことを特徴とする。
また、本発明の炭素系超微細冷陰極の製造方法は、基板上にカソード電極層、絶縁層、ゲート電極層、およびGNF層を少なくとも有する炭素系超微細冷陰極の製造方法において、基板上に、カソード電極層、絶縁層、ゲート電極層、およびレジスト層を順次成膜し、ゲートマスクを用いてゲート電極層を加工してゲートホール開口部を形成し、次いで新しいレジスト層を成膜し、パターニングし、このパターンを用いて絶縁層のエッチングを行い、形成するゲートホールの径がゲートホール開口部の径よりも小さくなるようにゲートホールを形成し、このゲートホールの底部と該新しいレジスト層の上に触媒金属層を成膜した後、該新しいレジスト層およびこのレジスト層上の触媒金属層を除去し、次いで、熱CVD法によりゲートホールの底部に残った触媒層上にGNFを成長させることを特徴とする。
上記したように構成することにより、ゲートホール形成後に触媒金属層の成膜処理を行い、ゲート電極層−カソード電極間の短絡やゲートホール側壁へのカーボン系物質の付着を全く気にすることなく、安定に安心して製造可能となる。
なお、上記製造方法では、マスクをゲート電極用とゲートホール用とに分割して用い、また、ゲート電極層形成後に触媒金属層を成膜させている。これに対し、従来技術では、ゲート電極形成時には1枚のマスクでゲート電極層を形成していた。
本発明の製造方法により、ゲート電極層の汚染を気にすることもなく、絶縁層を薄くすることが可能であり、また、低電圧にて駆動できる構造の冷陰極を提供できる。
本発明によれば、GNFの異常成長によるゲート電極−カソード電極間の短絡、ホール側壁へのカーボン系物質の付着による耐電圧の低下の問題が解決されるという効果を奏する。
ゲートホール形成後に触媒金属層を成膜するため、また、ゲートホール形成時絶縁層とゲート電極層との界面がレジスト層によりカバーされているため、プロセス中に汚染が発生しないという効果を奏する。
また、絶縁層を薄くすること(3μm→1μm)が可能となり、GNF駆動電圧が約半分(80V→40V)に低減でき、駆動回路が安価になり、大型基板で安いFEDパネルが期待できる。
また、触媒金属層も厚くすることが可能となり、GNFからの電子放出出力のアップが可能となる。
さらに、本発明の炭素系超微細冷陰極は、高電子出力が可能であり、また、効率よく安定に製造できる。
さらにまた、製造面からしても、プロセス中の汚染等の問題が解決でき、かつ量産化への問題点を克服することができるという効果を奏する。
以下、本発明の炭素系超微細冷陰極(カソード基板)におけるGNFを熱CVD法で成長させるための熱CVD装置の一例について説明する。
この装置は、図2に示すように、真空容器内部にカソード基板11を載置してGNF成長を行うものであり、この真空容器には、L/Lチャンバ12および真空ポンプ13が接続されており、容器上方には基板11のみを加熱することが可能な赤外線ランプ14が設置されている。L/Lチャンバ12には真空ポンプ15が接続されている。また、L/Lチャンバ12を経て真空容器内へ被処理物を搬送できるように、このチャンバには搬送ロボット16が連結されている。本装置は、GNF成長用ガス、例えばCO+H2混合ガス17を真空容器内へ導入し、本発明のカソード基板上でGNFを成長せしめるように構成されている。
次に、実施例により本発明を詳細に説明するが、本発明はこれらの例によって何ら限定されるものではない。
ゲート電極層を持つ冷陰極(カソード基板)の作製方法は、図3(a)〜(f)に示すような半導体加工技術を用いて行われている。すなわち、カソード電極層(母線)22付ガラス基板21上に1μm厚さの絶縁層23、ゲート電極層24、およびレジスト層25を順次成膜し(図3(a))、ゲートマスクを用いてゲート電極層24をパターニングして直径10μmのゲートホール開口部が形成されたゲート電極層を作製した(図3(b))。その後、犠牲層(フォトレジスト層)26を形成し、直径10μmのゲートホール開口部内に直径5μmのホールを持つようにパターニングした(図3(c))。このパターンを用いて絶縁層23のウエットエッチング(ホールマスク使用)を行って、ゲートホールを形成した(図3(d))。この時、ゲートホールとゲート電極層との寸法は十分余裕があるようにマスク寸法を決めることが重要である。この場合のゲートホール周辺の状態は、図3(d)に示されたように、ゲート電極層24が絶縁層23より引っ込んでいる、すなわちゲート電極層のゲートホール開口部の径がゲートホールの径より大きくなるようにエッチングされている。これはレジスト26のパターンに依る。次いで、ゲートホールの底部とレジスト層26の上に触媒金属層27を25nm成膜し(図1(e))、最後にレジスト26およびレジスト上の触媒金属層27を除去した。このように処理された基板を用い、図2に示す熱CVD装置により、低温合成が可能なCOガスとCOガス触媒反応を促進させるためのH2ガスとの混合ガス(CO/H2=50%/50%)を導入して、550℃で5分間の間、ゲートホールの底部に残った触媒層27上にGNF28を成長させ、カソード基板を作製した。
かくして得られたGNF成長後のサンプルの断面SEM写真を図4に示す。サンプルのゲート電極−カソード電極間短絡を調べたところ、全面に渡り高抵抗であり、短絡していなかった。このサンプルを用い、ゲート駆動によるI−V特性評価を行ったところ、GNF駆動電圧が80Vから40Vに低減でき、ゲート効率は80%以上を示した。
本発明によれば、GNFの異常成長によるゲート電極−カソード電極間の短絡やホール側壁へのカーボン系物質の付着がなく、また、絶縁膜を薄く成膜することができる炭素系超微細冷陰極を提供できるので、特に真空デバイス用途、ディスプレイ用途等において従来より大幅に低電圧化できる冷陰極として適用可能である。
1 ガラス基板 2 カソード電極層
3 触媒金属層 4 絶縁層
5 ゲート電極層 6 レジスト層
7 成長したGNF 11 カソード電極
12 L/Lチャンバ 13 真空ポンプ
14 赤外線ランプ 15 ゲート電極層
16 搬送ロボット 17 CO+H2混合ガス
21 ガラス基板 22 カソード電極層
23 絶縁層 24 ゲート電極層
25 レジスト層 26 レジスト層
27 触媒金属層 28 成長したGNF
3 触媒金属層 4 絶縁層
5 ゲート電極層 6 レジスト層
7 成長したGNF 11 カソード電極
12 L/Lチャンバ 13 真空ポンプ
14 赤外線ランプ 15 ゲート電極層
16 搬送ロボット 17 CO+H2混合ガス
21 ガラス基板 22 カソード電極層
23 絶縁層 24 ゲート電極層
25 レジスト層 26 レジスト層
27 触媒金属層 28 成長したGNF
Claims (2)
- 基板上にカソード電極層、絶縁層、ゲート電極層、およびGNF層を少なくとも有する炭素系超微細冷陰極において、ゲート電極層のゲートホール開口部の径が絶縁層に設けたゲートホールの径よりも大きいことを特徴とする炭素系超微細冷陰極。
- 基板上にカソード電極層、絶縁層、ゲート電極層、およびGNF層を少なくとも有する炭素系超微細冷陰極の製造方法において、基板上に、カソード電極層、絶縁層、ゲート電極層、およびレジスト層を順次成膜し、ゲートマスクを用いてゲート電極層を加工してゲートホール開口部を形成し、次いで新しいレジスト層を成膜し、パターニングし、このパターンを用いて絶縁層のエッチングを行い、形成するゲートホールの径がゲートホール開口部の径よりも小さくなるようにゲートホールを形成し、このゲートホールの底部と該新しいレジスト層の上に触媒金属層を成膜した後、該新しいレジスト層およびこのレジスト層上の触媒金属層を除去し、次いで、熱CVD法によりゲートホールの底部に残った触媒層上にGNFを成長させることを特徴とする炭素系超微細冷陰極の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305113A JP2005078850A (ja) | 2003-08-28 | 2003-08-28 | 炭素系超微細冷陰極およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003305113A JP2005078850A (ja) | 2003-08-28 | 2003-08-28 | 炭素系超微細冷陰極およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005078850A true JP2005078850A (ja) | 2005-03-24 |
Family
ID=34408611
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003305113A Pending JP2005078850A (ja) | 2003-08-28 | 2003-08-28 | 炭素系超微細冷陰極およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005078850A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007227380A (ja) * | 2006-02-22 | 2007-09-06 | Commiss Energ Atom | 放射スクリーン用のナノチューブを有するカソード構造 |
JP2008016440A (ja) * | 2006-06-30 | 2008-01-24 | Samsung Sdi Co Ltd | 炭素ナノチューブ構造体の形成方法及びそれを利用した電界放出素子の製造方法 |
JP2008543008A (ja) * | 2005-05-30 | 2008-11-27 | コミツサリア タ レネルジー アトミーク | 放出陰極の製造方法 |
-
2003
- 2003-08-28 JP JP2003305113A patent/JP2005078850A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008543008A (ja) * | 2005-05-30 | 2008-11-27 | コミツサリア タ レネルジー アトミーク | 放出陰極の製造方法 |
JP2007227380A (ja) * | 2006-02-22 | 2007-09-06 | Commiss Energ Atom | 放射スクリーン用のナノチューブを有するカソード構造 |
JP2008016440A (ja) * | 2006-06-30 | 2008-01-24 | Samsung Sdi Co Ltd | 炭素ナノチューブ構造体の形成方法及びそれを利用した電界放出素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100482241B1 (ko) | 카본 나노튜브 및 그 제조 방법, 전자원 및 그 제조 방법및 표시 장치 | |
TWI363383B (en) | Plasma dielectric etch process including ex-situ backside polymer removal for low-dielectric constant material | |
JP2550798B2 (ja) | 微小冷陰極の製造方法 | |
US8039380B2 (en) | Procedure for obtaining nanotube layers of carbon with conductor or semiconductor substrate | |
JP2006202942A (ja) | ナノチューブ配線を備えた電子デバイス及びその製造方法 | |
JP2001048511A (ja) | カーボンナノチューブ薄膜の製造方法、該カーボンナノチューブ薄膜を用いた電子放出素子と表示装置 | |
JPH0629311A (ja) | 半導体装置の製法 | |
JP2002234000A (ja) | カーボンナノチューブのパターン形成方法 | |
JP2008290888A (ja) | 炭化ケイ素の表面処理方法 | |
JP2005078850A (ja) | 炭素系超微細冷陰極およびその製造方法 | |
JPH05152255A (ja) | ドライエツチング方法 | |
TW201113955A (en) | Display panel and rework method of gate insulating layer of thin film transistor | |
JP2005078851A (ja) | 炭素系超微細冷陰極の製造方法 | |
JPH11274143A (ja) | ドライエッチング方法及び薄膜トランジスタの製造方法 | |
JP3525924B2 (ja) | 電界放出型電子放出素子の製造方法 | |
JPH1098041A (ja) | 半導体装置の製造方法 | |
JPH05275549A (ja) | 半導体装置の製造方法 | |
JPH09186137A (ja) | 半導体製造装置 | |
TWI246726B (en) | Method of plasma etching with reducing particle production | |
JPH0353532A (ja) | 多層配線形成方法 | |
JP3898633B2 (ja) | Fed用カソード基板の作製方法 | |
JPH10298759A (ja) | 成膜方法及び成膜装置 | |
JP4371976B2 (ja) | 電界電子放出装置 | |
TWI242806B (en) | Strip method of post etch metal layer | |
CN114879455A (zh) | 一种光刻胶的去除方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |