JP2005072265A - 回路基板,ハイブリッド集積回路および回路基板の製造方法 - Google Patents

回路基板,ハイブリッド集積回路および回路基板の製造方法 Download PDF

Info

Publication number
JP2005072265A
JP2005072265A JP2003300333A JP2003300333A JP2005072265A JP 2005072265 A JP2005072265 A JP 2005072265A JP 2003300333 A JP2003300333 A JP 2003300333A JP 2003300333 A JP2003300333 A JP 2003300333A JP 2005072265 A JP2005072265 A JP 2005072265A
Authority
JP
Japan
Prior art keywords
lead frame
circuit
circuit board
wiring pattern
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003300333A
Other languages
English (en)
Inventor
Hideo Nakamura
英雄 中村
Yasuo Nagasawa
康夫 長澤
Shuichi Sugimoto
周一 杉元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Lambda Corp
Original Assignee
TDK Lambda Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Lambda Corp filed Critical TDK Lambda Corp
Priority to JP2003300333A priority Critical patent/JP2005072265A/ja
Publication of JP2005072265A publication Critical patent/JP2005072265A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】 配線パターンの幅をわざわざ広げなくても、より大きな電流を流すことが可能になり、しかも製造性を向上することが可能な回路基板を提供する。
【解決手段】 絶縁基板であるエポキシ基板10上に設けられた配線パターン11に、導電性を有するリードフレーム22の回路パターン24を重ねて装着する。また、このリードフレーム22の回路パターン24に外部接続用の端子片25を延設する。リードフレーム22はエポキシ基板10上に形成された配線パターン11のような制約を受けず、数倍の厚さに形成することができるので、回路パターン24とこれに一体に接続する端子片25とに大きな流すことができる。
【選択図】 図3

Description

本発明は、特に大きな電流を取り扱うのに好適な回路基板,ハイブリッド集積回路および回路基板の製造方法に関する。
従来から電子装置の小型化のために、小さなプリント回路基板に半導体チップ、チップコンデンサ、チップ抵抗、小型のインダクタやトランスなどの電子部品を装着し、回路ブロックを構成して、外部との接続を可能にするリードやピンをSIL(シングルインライン)またはDIL(デュアルインライン)に配置した電子部品が多用されている。これらの電子部品のピン配置は、標準のモノリシック集積回路と同じピッチで構成されるデファクトスタンダードとなっていて、一種のハイブリッド集積回路である。
これらのハイブリッド集積回路のピンの構造には、丸棒型単線の端子ピンを、スルーホールを通して半田付けしたものや、例えば、特許文献1に開示されるように、リン青銅のような弾性導体からなるクリップ型のリード構造などがある。
図4に、従来技術による例えばDC/DCコンバータなどのハイブリッド集積回路の一例を示す。同図において、1はプリント基板に構成された回路基板で、ガラス繊維などを含む絶縁基板としてのエポキシ基板10の表面には、銅箔などの配線パターン11が印刷形成される。この配線パターン11間には、半導体IC,トランジスタ、抵抗、コンデンサ、トランス、インダクタなど様々な電子部品12が半田付けで搭載されている。エポキシ基板10と配線パターン11からなる回路基板1の一側すなわち下側には、配線パターン11を設けた位置に対応してスルーホール13が並設され、これらの各スルーホール13に入出力用の端子ピン14の基端をそれぞれ挿通して、この端子ピン14の基端をスルーホール13に半田付け固定している。図5に、図4における端子ピン14の周辺を拡大した図を示す。丸棒型単線状の端子ピン14はL字形に曲げられており、基端はスルーホール13を通してエポキシ基板10上の配線パターン11に半田15で接着されていると共に、端子ピン14の先端はエポキシ基板10の下端より突出して、外部の各種電子機器との接続を容易に可能にしている。
特開平7−50225号公報
上記構成のハイブリッド集積回路において、とりわけDC/DCコンバータのようなスイッチング電源装置の電子部品12は、取り扱う電流が次第に大きくなってきており、1本の入出力用の端子ピン14では容量が不足するために、図4や図5に示すように、複数本の端子ピン14に分散して電流を流す必要がある。しかし、端子ピン14間のピッチは標準化されていて、無制限に端子ピン14の本数を増やせないことから、回路基板1として取り扱える電流の最大値は、スルーホール13に半田付け接続される端子ピン14の定格電流によって自ずと制限される。また、配線パターン11の厚みはせいぜい70ミクロン程度であるので、配線パターン11の幅を大きくしても回路基板1には十分な電流が流せず、また配線パターン11の幅を大きくすると、必然的に回路基板1としての面積が広がる。しかも、各々の端子ピン14ピンをスルーホール13に半田付け接続する手間が掛かり、製造性が低下するという問題があった。
本願発明は上記問題点に鑑み、配線パターンの幅をわざわざ広げなくても、より大きな電流を流すことが可能になり、しかも製造性を向上できる回路基板,ハイブリッド集積回路および回路基板の製造方法を提供することをその目的とする。
本発明における請求項1の回路基板は、絶縁基板上に設けられた配線パターンに導電性のリードフレームを重ねて装着し、前記リードフレームに外部接続用の端子部を延設したことを特徴とする。
この場合、リードフレームは配線パターンのような制約を受けず、数倍の厚さに形成することができるので、このリードフレームを配線パターンに重ねて装着することで、配線パターンの幅をわざわざ広げなくても、端子部を含めて大きな流すことができる。また、前記リードフレームと一体で、外部接続のための端子部が構成されるので、個々の端子ピンを配線パターンに半田付け接続する必要がなく、製造工程が簡易化される。
また、請求項2のハイブリッド集積回路は、請求項1記載の回路基板に電子部品を実装して構成される。
ハイブリッド集積回路として好適なものとしては、比較的大電流を取り扱う例えばスイッチング電源装置やノイズフィルタなどがある。これにより、回路基板単独としてではなく、回路基板に電子部品を実装したハイブリッド集積回路として、大きな電流を流すことができ、しかも製造性の向上を図ることが可能になる。
本発明による回路基板の製造方法は、回路パターンとこの回路パターンに連結する端子部が周囲部に繋がるようにリードフレームを加工形成し、前記リードフレームの回路パターンを絶縁基板上に設けられた配線パターンに重ね合わせて接着し、前記回路パターンと前記端子部を残して前記リードフレームの周囲部を除去して行なわれる。
この場合、リードフレームの回路パターンを絶縁基板上の配線パターンに重ねて、例えば半田付け接続などにより接着し、リードフレームの周囲部を除去することで、配線パターンの幅をわざわざ広げなくても、回路パターンとこれに一体に接続する端子片とに大きな流すことができる。また、リードフレームと一体で、外部接続のための端子片が構成されるので、個々の端子ピンを配線パターンに半田付け接続する必要がなく、製造工程を簡易化することが可能になる。
本発明の請求項1における回路基板では、配線パターンの幅をわざわざ広げなくても、より大きな電流を流すことが可能になり、しかも製造性を向上することが可能になる。
本発明の請求項2では、回路基板に電子部品を実装したハイブリッド集積回路として、大きな電流を流すことができ、しかも製造性の向上を図ることが可能になる。
本発明の請求項3における回路基板の製造方法では、配線パターンの幅をわざわざ広げなくても、より大きな電流を流すことが可能になり、しかも製造性を向上することが可能になる。
以下、本発明における回路基板およびハイブリッド集積回路と、それらの製造方法の好ましい実施例について、添付図面である図1〜図4を参照して詳細に説明する。なお、従来例と同一の箇所には同一の符号を付し、共通する部分の説明は重複するため極力省略する。
図1は本発明に係わる回路基板1の要部拡大図である。同図において、回路基板1は従来例と同様に絶縁基板であるエポキシ基板10の表面(片面または両面)に、銅箔などの配線パターン11を印刷形成して構成される。本実施例では、単独のエポキシ基板10とその表面にある配線パターン11だけで回路基板1を構成しているが、配線密度を高めるには、配線パターン11付きのエポキシ基板10を多層に積層した回路基板1を使用するのが好ましい。従来例では、出力用の端子ピン14を半田付け接続するためのスルーホール13が並設されているが、本実施例ではそうしたスルーホール13は設けられていない。
本発明の回路基板1は、図1に示すように、0.1mmから1.0mmの厚みの金属板21を加工したリードフレーム22を、エポキシ基板10上に設けた配線パターン11の部分に被せるようにした構造を有している。リードフレーム22の母材となる良導電性の金属板21は、リードフレーム22単体で後述する微細な回路パターン24を高密度で配線できるように、例えば0.25mmの厚みを有する一様な圧延板からなる。また金属板21は、熱伝導性を考慮して、例えば銅,鉄,アルミニウム,ニッケルから選ばれた少なくとも1種を主成分とする金属から構成するのが好ましい。金属板21には、その両面に施された周知のエッチング処理またはプレス加工により、複数の分離溝23が形成される。各分離溝23は、いずれも金属板21の上面から下面を貫通して開口形成されており、この分離溝23によって複数の回路パターン24と、これに連なる外部接続用の端子片25が金属板21の平面方向に分離される。
リードフレーム22の回路パターン24は、これに対向するエポキシ基板10上の配線パターン11と例えば半田により接続される。また、リードフレーム22の一側に配置された端子片25は、矩形状をなすエポキシ基板10の端縁より外方に突出して設けられる。各端子片25の配置間隔すなわちピッチは、一般的なハイブリッド集積回路で標準化されている幅D=2.54mm(1/10インチ)の整数倍となっている。また、端子片25は図1に示すようなピン形状となっているが、より多くの電流を流すには、前記標準化された幅Dに跨る幅広の端子片25としてもよい。
上記図1の構成において、端子片25にある程度の強度を持たせ、さらにリードフレーム22に大電流を流すには、前記金属板21をできるだけ厚くするのが好ましいが、配線パターン11との接着面積が大きい場合には、熱膨張係数の違いで配線パターン11から剥がれやすくなるので、0.1mmから1.0mmの厚みの間で、最適な厚みを選択するのが好ましい。また、材料として、リン青銅などを使用すれば、薄いものでも強度を保つことができる。
次に、本発明による回路基板1若しくはハイブリッド集積回路の製造方法を、図3に基づき各工程にしたがって説明する。先ず図3(a)では、電子部品12の実装工程が行なわれる。これは予めエポキシ基板10上に配線パターン11を印刷形成した平板状の基板組立体31の表面に、面実装若しくはスルーホール実装される電子部品12が半田付け接続される。ここでは、基板組立体31の片面にのみ電子部品12が実装されているが、電子部品12の実装数が多い場合には、電子部品12を基板組立体31の両面に実装してもよい。また、電子部品12は例えばIC、トランジスタ、ダイオード、抵抗、コンデンサ、トランスなどで構成されるが、これも最終的なハイブリッド集積回路の用途に応じて適宜選定すればよい。
上記電子部品12の実装工程とは別に、金属板21から所望の形状のリードフレーム22を得るリードフレーム製造工程が独立して行なわれる。これは図3(b)に示すように、リードフレーム22は、銅箔やリン青銅のような熱伝導性と電気伝導性が良好な材料からなる金属板21から形成され、最終的なハイブリッド集積回路の大電流が流れる部分と外部へのリード取り出し部分に対応したパターン形状を有している。この実施例では、外部へのリード取り出し部分がリードフレーム22の一側に沿って端子片25として設けられていて、これらの端子片25の一端はリードフレーム22の周囲に形成された枠状部27に繋がれていると共に、端子片25の他端はそれよりも幅の広い回路パターン24に繋がれている。さらに、回路パターン24の一部は脚部28によって枠状部27に繋がれており、これにより回路パターン24と端子片25は、リードフレーム22の初期状態において全て枠状部27に支持されている。
こうして、別々に製造された基板組立体31とリードフレーム22は、次の接合工程にて一体に接続される。図3(c)は、基板組立体31の表面にある配線パターン11にリードフレーム22の回路パターン24を重ね合わせ、この重ね合わせた部分を半田などの導電性接着材料で接着した状態を示している。リードフレーム22を接着する方法は、半田ペーストを配線パターン11の接着するべき位置に印刷しておき、その上に接着するものを重ねてから高温の温度槽を通すという、一般的に知られているような方法でよい。この実施例では、基板組立体31にまず電子部品12を搭載して接着した後で、リードフレーム22を半田付けしたが、基板組立体31にリードフレーム22を半田付けしてから、電子部品12を搭載して接着してもよく、基板組立体31に、リードフレーム22と電子部品12とを同時に接着してもよい。
こうしてリードフレーム22を基板組立体31に接着した後は、図3(d)に示すように、リードフレーム22の不要な部分である周囲部(枠状部27や脚部28)を切断除去すると、外部接続用の端子片25が並設されたハイブリッド集積回路が完成する。回路パターン24や端子片25は、リードフレーム22の周辺部を切り落とすことによって独立した島状のパターンとなるが、前の接合工程で基板組立体31の対応する配線パターン11に半田付け接続されているので、基板組立体31から脱落する虞れはない。ここで、端子片25のピッチが、一般的なハイブリッド集積回路で使用されている2.54mm(1/10インチ)の整数倍となっているのは、前述したとおりである。なお、ハイブリッド集積回路の取付けを容易にするために、必要に応じて端子片25を折り曲げ形成してもよい。
また、このリードフレーム22の切断工程を行なうまでは、電子部品12を基板組立体31に実装しないようにすれば、リードフレーム22の周囲部を切断した段階で、回路基板1としての製品が完成する。最終的なハイブリッド集積回路は、回路基板1に電子部品12を搭載して接着することで得られる。
完成した回路基板1若しくはハイブリッド集積回路は、配線パターン11に接続するリードフレーム22の回路パターン24と、この回路パターン24に一体に連結する端子片25とによって、より多くの電流を流すことができる。そのため、エポキシ基板10上に設けられる配線パターン11の幅は、さほど広く確保する必要がなく、配線密度を高めることが可能である。また、リードフレーム22を基板組立体31に接続し、その周辺を切断するだけで、外部接続用の複数の端子片25が配設されるので、従来のような独立した部品としての端子ピン14は不要になり、ピン装着の手間を省いて、製造性を極めて向上することが可能になる。また、製造工程においても、電子部品12,リードフレーム22,基板組立体31を同時に接着することもできるので、工程も削減できて低価格化も可能である。
以上のように、本実施例における電子部品12を実装していない状態の回路基板1は、絶縁基板であるエポキシ基板10上に設けられた配線パターン11に、導電性を有するリードフレーム22の回路パターン24を重ねて装着し、このリードフレーム22の回路パターン24に外部接続用の端子部すなわち端子片25を延設して構成される。
リードフレーム22はエポキシ基板10上に形成された配線パターン11のような制約を受けず、数倍の厚さに形成することができるので、このリードフレーム22の回路パターン24を配線パターン11に重ねて、例えば半田付け接続などにより装着することで、配線パターン11の幅をわざわざ広げなくても、回路パターン24とこれに一体に接続する端子片25とに大きな流すことができる。また、リードフレーム22と一体で、外部接続のための端子片25が構成されるので、個々の端子ピン14を配線パターン11に半田付け接続する必要がなく、製造工程を簡易化することが可能になる。
また、こうした回路基板1に電子部品12を実装することで、例えば比較的大電流を取り扱うスイッチング電源装置やノイズフィルタなどのハイブリッド集積回路を提供できる。すなわち、回路基板1単独としてではなく、回路基板1に電子部品12を実装したハイブリッド集積回路として、大きな電流を流すことができ、しかも製造性の向上を図ることが可能になる。
また本実施例にける回路基板1の製造方法は、回路パターン24とこの回路パターン24に連結する端子片25が、周囲部である枠状部27や脚部28に繋がるようにリードフレーム22を加工形成し、リードフレーム22の回路パターン24をエポキシ基板10上に設けられた配線パターン11に重ね合わせて接着し、回路パターン24と端子片25を残してリードフレーム22の周囲部を除去して行なわれる。なお、電子部品12の搭載は、リードフレーム22を配線パターン11に接着する前でもよいし後でもよい。また、リードフレーム22を配線パターン11に接着するのと同時に、電子部品12を配線パターン11若しくは回路パターン24に接着してもよい。
こうすると、リードフレーム22の回路パターン24をエポキシ基板10上の配線パターン11に重ねて、例えば半田付け接続などにより接着し、リードフレーム22の周囲部を除去することで、配線パターン11の幅をわざわざ広げなくても、回路パターン24とこれに一体に接続する端子片25とに大きな流すことができる。また、リードフレーム22と一体で、外部接続のための端子片25が構成されるので、個々の端子ピン14を配線パターン11に半田付け接続する必要がなく、製造工程を簡易化することが可能になる。
なお、本実施例は上記各実施例に限定されるものではなく、種々の変形実施が可能である。例えば、電子部品をエポキシ基板10上の配線パターン11に半田付け接続するのではなく、リードフレーム22の回路パターン24に半田付け接続してもよい。
本発明における回路基板は、その表面(片面又は両面)に基板実装部品としての電子部品12を搭載することで、パワー系と制御系が混在する電源装置やノイズフィルタに限らず、同様のあらゆる電子機器に適用が可能である。
本発明の好ましい実施例を示す回路基板の部分拡大図である。 同上、別な変形例を示す回路基板の部分拡大図である。 同上、本発明によるハイブリッド集積回路の製造工程を示す概略説明図である。 従来例を示すハイブリッド集積回路の斜視図である。 図4における要部の部分拡大図である。
符号の説明
1 回路基板
10 エポキシ基板(絶縁基板)
11 配線パターン
12 電子部品
22 リードフレーム
24 回路パターン
25 端子片(端子部)

Claims (3)

  1. 絶縁基板上に設けられた配線パターンに導電性のリードフレームを重ねて装着し、前記リードフレームに外部接続用の端子部を延設したことを特徴とする回路基板。
  2. 請求項1記載の回路基板に電子部品を実装して構成されることを特徴とするハイブリッド集積回路。
  3. 回路パターンとこの回路パターンに連結する端子部が周囲部に繋がるようにリードフレームを加工形成し、前記リードフレームの回路パターンを絶縁基板上に設けられた配線パターンに重ね合わせて接着し、前記回路パターンと前記端子部を残して前記リードフレームの周囲部を除去したことを特徴とする回路基板の製造方法。
JP2003300333A 2003-08-25 2003-08-25 回路基板,ハイブリッド集積回路および回路基板の製造方法 Pending JP2005072265A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003300333A JP2005072265A (ja) 2003-08-25 2003-08-25 回路基板,ハイブリッド集積回路および回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003300333A JP2005072265A (ja) 2003-08-25 2003-08-25 回路基板,ハイブリッド集積回路および回路基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005072265A true JP2005072265A (ja) 2005-03-17

Family

ID=34405297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003300333A Pending JP2005072265A (ja) 2003-08-25 2003-08-25 回路基板,ハイブリッド集積回路および回路基板の製造方法

Country Status (1)

Country Link
JP (1) JP2005072265A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530622A (ja) * 2007-06-21 2010-09-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的構成部材
JP2018137343A (ja) * 2017-02-22 2018-08-30 株式会社日立産機システム プリント配線板およびインバータ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010530622A (ja) * 2007-06-21 2010-09-09 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気的構成部材
JP2018137343A (ja) * 2017-02-22 2018-08-30 株式会社日立産機システム プリント配線板およびインバータ

Similar Documents

Publication Publication Date Title
US7304862B2 (en) Printed wiring board having edge plating interconnects
US6486535B2 (en) Electronic package with surface-mountable device built therein
US10154593B2 (en) Electronic assembly group and method for producing the same
JPH07193187A (ja) 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス
US6965517B2 (en) Component substrate for a printed circuit board and method of assembyling the substrate and the circuit board
JP2005136360A (ja) 受動素子チップ、高集積モジュール、受動素子チップの製造方法、及び高集積モジュールの製造方法。
JPH0922963A (ja) 半導体回路素子搭載基板フレームの製造方法
US6833512B2 (en) Substrate board structure
US20080032523A1 (en) Circuit module and manufacturing process thereof
JP2005072265A (ja) 回路基板,ハイブリッド集積回路および回路基板の製造方法
JP2000232018A (ja) チップ型電子部品及びその製造方法
JP2798108B2 (ja) 混成集積回路装置
JP4461476B2 (ja) 混成集積回路の製造方法
US20040119155A1 (en) Metal wiring board and method for manufacturing the same
JP4801603B2 (ja) 電源モジュール
JP2004259904A (ja) 電子回路装置の回路基板およびその製造方法
JPH03136396A (ja) 電子回路部品とその製造方法及び電子回路装置
JPH02130992A (ja) 混成集積回路
CN117954434A (zh) 磁性模塑料mmc模块的绝缘
JPS603189A (ja) リ−ド線の接続方法
JPH06177545A (ja) 電子部品搭載用基板及びその製造方法
KR20100109651A (ko) 회로 기판 모듈 및 그의 제조 방법
JP2004165371A (ja) コイル部品
JPH0629443A (ja) 混成集積回路の製造方法
JPH06334280A (ja) 回路基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20060523

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081216

A131 Notification of reasons for refusal

Effective date: 20081222

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090817