JP2005065080A - ヘッダ受信回路 - Google Patents

Abstract

【課題】 ヘッダ部分の解釈を高速化し、復号化処理の高速化を実現できるヘッダ受信回路を提供すること。
【解決手段】 データカウンタ１４ａとマーカ検出回路１４ｂを備え、前記マーカ検出回路１４ｂによるＡＰＰやＣＯＭなどの特定のマーカの検出結果と、前記マーカのデータ量が設定された前記データカウンタ１４ａのカウント数と、ＦＩＦＯバッファメモリ１２のメモリ容量とをもとに、第２のアドレスカウンタ１３へ出力するデータ出力停止信号、および外部メモリ１へ出力する次のデータ要求信号を制御し、前記外部メモリ１から受信した前記特定マーカのデータを読み飛ばす特定マーカデータスキップ手段１４を備える。
【選択図】図１

Description

本発明は、ヘッダ部分の解釈を高速化し、復号化処理の高速化を図ることの可能なヘッダ受信回路に関する。

画像データやオーディオデータなどの符号化には種々の方式があるが、その代表的なものとしてＪＰＥＧ（Ｊｏｉｎｔ Ｐｈｏｔｏｇｒａｐｈｉｃ Ｅｘｐｅｒｔ Ｇｒｏｕｐ）がある。このＪＰＥＧでは、圧縮符号化されたビットストリームの構造を規定するために、マーカと呼ばれる制御コードが使用される。このマーカにはＡＰＰ（アプリケーション）、ＣＯＭ（コメント）、リスタートマーカ、ＳＯＩ（Ｓｔａｒｔ Ｏｆ Ｉｍａｇｅ）、ＥＯＩ（Ｅｎｄ Ｏｆ Ｉｍａｇｅ）などがある。マーカＡＰＰとマーカＣＯＭについては、正常に復号化が終了する場合には不要なマーカである。また、これらマーカは、ＦＦｈ（ｈ：１６進）で表現される１バイトのヘッダを有している。例えば、リスタートマーカにはＦＦ００ｈ〜ＦＦＤ７ｈというコードが、ＳＯＩにはＦＦＤ８ｈというコードが、ＥＯＩにはＦＦＤ９ｈというコードがそれぞれ割り当てられている。そして、このヘッダによりマーカと圧縮符号化ビットストリームとの区別ができるようになっている。

このようなヘッダ部分の解釈について記述があるものとしては、ＪＰＥＧにより圧縮符号化された画像データのストリームを生成する場合に調整ビットの挿入を簡略化し、効率よくデータストリームを生成するデータストリーム生成装置がある（例えば、特許文献１参照）。
特開２００２−２６８５４号公報

かかる従来のデータストリーム生成装置により生成されるＪＰＥＧにより圧縮符号化された画像データのストリームのヘッダ部分をヘッダ受信回路により受信し解釈する画像データ処理回路においては、以下の短所が付随している。すなわち、ＪＰＥＧの復号化を行う場合、そのヘッダ部分を解釈するためにはヘッダ部分のデータを全て受け取る必要があった。しかしながら、このようにデータを全て受け取ると、受け取るデータ量が多くなることから、ヘッダ部分の解釈に時間を要してしまうという課題があった。
本発明は、このような事情に鑑みてなされたものであり、ヘッダ部分の解釈を高速化し、復号化処理の高速化を実現できるヘッダ受信回路を提供することを目的とする。

上述の目的を達成するため、本発明にかかるヘッダ受信回路は、符号化された画像データの復号化が正常に終了した場合に不要となる、ヘッダ部における特定マーカの種類と、その特定マーカのデータ量と、バッファメモリから読み出した前記特定マーカのデータ数と、前記バッファメモリのメモリ容量とをもとに、前記特定マーカのデータの受信を制御し、外部メモリから受信した前記特定マーカのデータを読み飛ばす特定マーカデータスキップ手段を備えたことを特徴とする。

本発明にかかるヘッダ受信回路は、正常に復号化が終了する場合に不必要となる特定のマーカのデータ量が大きい場合には、その特定のマーカのデータを読み飛ばすことが出来るため、ヘッダ部分の解釈に要する時間を短縮でき、復号化処理の高速化を実現できる。

ヘッダ部分の解釈を高速化し、復号化処理の高速化を図るという目的を、符号化された画像データの復号化が正常に終了した場合に不要となる、ヘッダ部における特定マーカの種類と、その特定マーカのデータ量と、バッファメモリから読み出した前記特定マーカのデータ数と、前記バッファメモリのメモリ容量とをもとに、前記特定マーカのデータの受信を制御し、前記外部メモリから受信した前記特定マーカのデータを読み飛ばす特定マーカデータスキップ手段を備えたことで実現した。

図１は、この実施例１のヘッダ受信回路の構成を示すブロック図である。このヘッダ受信回路１００は、ＪＰＥＧのヘッダ部を受信し、その解釈を高速化するものである。そして、ＪＰＥＧデータが格納された外部メモリ１と接続され、符号化されたＪＰＥＧデータが正常に復号化された場合に不要となる、ＪＰＥＧのヘッダ部分のＡＰＰ（アプリケーション）およびＣＯＭ（コメント）の各マーカのデータを読み飛ばす機能を有している。
この特定マーカのデータを読み飛ばす機能によりＡＰＰおよびＣＯＭの各マーカのデータを読み飛ばすのは、これらのデータ量は大きく、正常にＪＰＥＧの復号化が終了する場合にはこれらデータは不要であるためである。

このヘッダ受信回路１００は、第１のアドレスカウンタ１１、ＦＩＦＯバッファメモリ１２、第２のアドレスカウンタ１３、特定マーカデータスキップ回路１４を備えている。

第１のアドレスカウンタ１１は、外部メモリ１から読み出されたＡＰＰおよびＣＯＭを含む各マーカおよびそれらのデータをＦＩＦＯバッファメモリ１２へ書き込むためのものである。
ＦＩＦＯバッファメモリ１２は、外部メモリ１から読み出されたＡＰＰおよびＣＯＭを含む各マーカおよびそれらのデータを格納する。
第２のアドレスカウンタ１３は、ＦＩＦＯバッファメモリ１２へ格納されたＡＰＰおよびＣＯＭを含む各マーカおよびそれらのデータを読み出すためのものである。この第２のアドレスカウンタ１３は、後述するデータ出力停止信号が入力されると、ＦＩＦＯバッファメモリ１２へ格納された前記データの読み出しを停止する。

特定マーカデータスキップ回路１４は、ＡＰＰおよびＣＯＭを含む各マーカのデータを読み飛ばす機能を実現するものであり、データカウンタ１４ａとマーカ検出回路１４ｂを備えている。また、マーカ検出回路１４ｂは、ＡＰＰおよびＣＯＭを含む各マーカの識別回路を備えている。そして、前記マーカ検出回路１４ｂによる前記各マーカの検出結果と、前記各マーカのデータ量が設定された前記データカウンタ１４ａのカウント数と、前記ＦＩＦＯバッファメモリ１２のメモリ容量とをもとに、前記第２のアドレスカウンタ１３へ出力するデータ出力停止信号、および前記外部メモリ１へ出力する次のデータ要求信号を制御し、前記外部メモリ１から受信した前記特定マーカのデータを読み飛ばす。
データカウンタ１４ａは、ＦＩＦＯバッファメモリ１２から読み出されたＡＰＰおよびＣＯＭを含む各マーカのデータをカウントする。
マーカ検出回路１４ｂは、ＦＩＦＯバッファメモリ１２から読み出されたＡＰＰおよびＣＯＭを含む各マーカを検出するものである。

図２は、ヘッダ部および実際の画像データからなるＪＰＥＧのデータフォーマット図であり、ヘッダ部３０１と実際の画像データ３０２からなる。ヘッダ部３０１は、ＳＯＩ（Ｓｔａｒｔ Ｏｆ Ｉｍａｇｅ）２０１、ＡＰＰ２０２、マーカＡＰＰのデータ長を示すデータ量情報２０３、マーカＡＰＰのデータ２０４、ＣＯＭ２０５、マーカＣＯＭのデータ長を示すデータ量情報２０６、マーカＣＯＭのデータ２０７、実際の画像データ３０２の始まりを示すＳＯＳ（Ｓｔａｒｔ Ｏｆ Ｓｃａｎ）２０８などからなる。

次に、このヘッダ受信回路１００の動作について説明する。
図３は、このヘッダ受信回路１００の動作を示すフローチャートである。以下、このフローチャートに従って動作を説明する。
先ず、特定マーカデータスキップ回路１４は、外部メモリ１へデータ要求信号を送る（ステップＳ１）。この結果、外部メモリ１はＪＰＥＧ符号化されたデータをヘッダ受信回路１００の外部メモリ１の第１のアドレスカウンタ１１へ出力する（ステップＳ２）。この外部メモリ１から出力されたＪＰＥＧ符号化されたデータＤ１は、第１のアドレスカウンタ１１により指定されたＦＩＦＯバッファメモリ１２のアドレスＡ１へデータＤ２として書き込まれる（ステップＳ３）。
第１のアドレスカウンタ１１は、ＦＩＦＯバッファメモリ１２へデータＤ２を書き終え、ＦＩＦＯバッファメモリ１２へデータＤ２が満杯に書き込まれた状態になると、読み出し開始信号を第２のアドレスカウンタ１３と特定マーカデータスキップ回路１４へ出力する（ステップＳ４）。

第２のアドレスカウンタ１３は、データ停止信号が特定マーカデータスキップ回路１４から送られているか否かを判定している（ステップＳ５）。この結果、データ停止信号が送られてきていない場合には、第２のアドレスカウンタ１３はＦＩＦＯバッファメモリ１２から、前記第１のアドレスカウンタ１１により書き込まれたデータＤ２のアドレスを指定してデータＤ２をデータＤ３として全て読み出す（ステップＳ１１）。
この第２のアドレスカウンタ１３により読み出されたデータＤ３はデータＤ４として特定マーカデータスキップ回路１４へ出力される。特定マーカデータスキップ回路１４のマーカ検出回路１４ｂは、データＤ４からマーカの検出を行い、マーカを検出したか否かを判定する。
このマーカ検出の判定に際しては、マーカ検出回路１４ｂの前記識別回路がマーカの識別を行う。また、このマーカ検出の判定と同時に、そのマーカのデータ数をデータ量情報から検出し、データカウンタ１４ａへ設定する（ステップＳ１２）。マーカ検出回路１４ｂの前記識別回路により、前記検出したマーカが特定のマーカ、すなわちＡＰＰ２０２やＣＯＭ２０５などの特定のマーカであると識別されると（ステップＳ１３）、データカウンタ１４ａは、ＦＩＦＯバッファメモリ１２から読み出したデータ数を、データカウンタ１４ａに設定されたそのマーカについてのデータ量情報が示すデータ数（設定値）から減算する（ステップＳ１４）。

そして、続くステップＳ７において、ＦＩＦＯバッファメモリ１２のメモリ容量と、前記ステップＳ１４において減算して求めた値（設定値−データ数）との大小関係を判定する。この結果、前記メモリ容量が前記減算して求めた値より小さい場合は、データ量がＦＩＦＯバッファメモリ１２のメモリ容量より大きいＡＰＰ２０２やＣＯＭ２０５などの特定のマーカであるとして、特定マーカデータスキップ手段１４は第２のアドレスカウンタ１３へデータ停止信号を出力し、第２のアドレスカウンタ１３からのデータＤ４の出力を停止させる（ステップＳ８）。
そして、ステップＳ１へ戻り、特定マーカデータスキップ手段１４は次のデータ要求信号を外部メモリ１へ出力する。この結果、データ量がＦＩＦＯバッファメモリ１２のメモリ容量より大きいＡＰＰ２０２やＣＯＭ２０５などの特定のマーカである場合には、そのマーカについてのデータ２０４やデータ２０７は読み飛ばされ、次のＪＰＥＧ符号化されたデータが外部メモリ１からＦＩＦＯバッファメモリ１２へ書き込まれることになる。

ステップＳ７において、前記メモリ容量が前記減算して求めた値より大きい場合は、データ量がＦＩＦＯバッファメモリ１２のメモリ容量より小さいマーカ（ＡＰＰ２０２やＣＯＭ２０５などの特定のマーカである場合もある）であるとして、特定マーカデータスキップ手段１４は第２のアドレスカウンタ１３へはデータ停止信号を出力しない（ステップＳ９）。

ステップＳ１３において、検出したマーカが特定のマーカ、すなわちＡＰＰ２０２やＣＯＭ２０５などの特定のマーカではないと識別された場合には、続いて前記識別回路はマーカがＳＯＳ２０８であるか否かを判定し（ステップＳ１５）、マーカがＳＯＳ２０８である場合には終了する。また、マーカがＳＯＳ２０８ではない場合には、データカウンタ１４ａは、ＦＩＦＯバッファメモリ１２から読み出したデータ数を、前記ステップＳ１２において設定された値から減算する（ステップＳ１６）。

ステップＳ５において特定マーカデータスキップ手段１４から第２のアドレスカウンタ１３へデータ停止信号が出力されているときには、特定マーカデータスキップ手段１４は、ＡＰＰ２０２やＣＯＭ２０５などの特定のマーカについてのデータ量情報が示すデータカウンタ１４ａに設定された値からＦＩＦＯバッファメモリ１２のメモリ容量を減算する（ステップＳ６）。
続くステップＳ７において、ＦＩＦＯバッファメモリ１２のメモリ容量と、前記ステップＳ６において減算して求めた値（データカウンタ１４ａの設定値−メモリ容量）との大小関係を判定する。この結果、前記メモリ容量が前記減算して求めた値より小さい場合は、データ量がＦＩＦＯバッファメモリ１２のメモリ容量より大きいＡＰＰ２０２やＣＯＭ２０５などの特定のマーカであるとして、特定マーカデータスキップ手段１４は第２のアドレスカウンタ１３へのデータ停止信号の出力を継続し、第２のアドレスカウンタ１３からのデータＤ４の出力を停止させる（ステップＳ８）。
そして、ステップＳ１へ戻り、特定マーカデータスキップ手段１４は次のデータ要求信号を外部メモリ１へ出力する。この結果、データ量がＦＩＦＯバッファメモリ１２のメモリ容量より大きいＡＰＰ２０２やＣＯＭ２０５などの特定のマーカである場合には、そのマーカについてのデータ２０４やデータ２０７は読み飛ばされることになる。

ステップＳ７において、前記メモリ容量が前記減算して求めた値より大きい場合は、特定マーカデータスキップ手段１４は第２のアドレスカウンタ１３へはデータ停止信号を出力しないようにする（ステップＳ９）。この場合、第２のアドレスカウンタ１３は、ＦＩＦＯバッファメモリ１２からデータを読み出し、そのデータからマーカの検出、そのマーカのデータ数をデータ量情報から検出し、データカウンタ１４ａへ設定する

以上のように、この実施例１によれば、正常にＪＰＥＧ復号化が終了する場合には不必要となるＡＰＰやＣＯＭなどのマーカについての比較的データ量の大きいデータを読み飛ばすことが出来ることから、ＪＰＥＧのヘッダ部の解釈を高速に行うことが出来、復号化処理の高速化を実現するヘッダ受信回路を提供できる効果がある。

この実施例２では、第１のアドレスカウンタ１１は、外部メモリ１から読み出された
ＡＰＰやＣＯＭなどの特定マーカを含む各マーカおよびそのデータをＦＩＦＯバッファメモリ１２へ書き込む。
また、第２のアドレスカウンタ１３は、ＦＩＦＯバッファメモリ１２へ格納された前記特定マーカを含む各マーカおよびそのデータを読み出し特定マーカデータスキップ手段１４へ出力する。
前記特定マーカデータスキップ手段１４は、前記第２のアドレスカウンタ１３がＦＩＦＯバッファメモリ１２から読み出した前記特定マーカを含む各マーカのデータをカウントするデータカウンタ１４ａと、前記特定マーカを含む各マーカを検出するマーカ検出回路１４ｂとを有し、前記マーカ検出回路１４ｂによる前記特定マーカの検出結果と、前記特定マーカのデータ量が設定された前記データカウンタ１４ａのカウント数と、前記ＦＩＦＯバッファメモリ１２のメモリ容量とをもとに、前記第１のアドレスカウンタ１１へ出力するデータ出力停止信号を制御するとともに、前記外部メモリ１に対する次のデータ要求信号を前記第１のアドレスカウンタ１１に出力させ、前記外部メモリ１から受信した前記特定マーカのデータを読み飛ばす。

このため、特定マーカデータスキップ手段１４はデータ停止信号を第１のアドレスカウンタ１１へ出力する。また、第１のアドレスカウンタ１１はデータ要求信号を外部メモリ１へ出力する。
外部メモリ１へ出力されるデータ要求信号は、前記実施例１において説明した特定マーカデータスキップ手段１４から出力されるデータ要求信号と、この実施例２の第１のアドレスカウンタ１１から出力されるデータ要求信号とが共に有効になるようにＯＲ回路を介して外部メモリ１へ出力される。

図４は、この実施例２のヘッダ受信回路の構成を示すブロック図である。図４において図１と同一または相当の部分については同一の符号を付し説明を省略する。
この実施例２では、ＦＩＦＯバッファメモリ１２へ書き込むための第１のアドレスカウンタ１１によるＪＰＥＧ符号化されたデータの出力を、第１のアドレスカウンタ１１へ出力されるデータ停止信号により第１のアドレスカウンタ１１において停止させ、第１のアドレスカウンタ１１からＦＩＦＯバッファメモリ１２へＪＰＥＧ符号化されたデータが書き込まれないようにすることから、ＦＩＦＯバッファメモリ１２へのアクセスが減少して消費電力を低減させることが可能なヘッダ受信回路を提供できる効果がある。

また、正常にＪＰＥＧ復号化が終了する場合には不必要となるＡＰＰやＣＯＭなどのマーカについての比較的データ量の大きいデータを読み飛ばすことが出来ることから、ＪＰＥＧのヘッダ部の解釈を高速化でき、復号化処理の高速化を実現するヘッダ受信回路を提供できる効果がある。

本発明の実施例１のヘッダ受信回路の構成を示すブロック図である。 本発明の実施例１のヘッダ受信回路が受信するヘッダ部および実際の画像データからなるＪＰＥＧのデータフォーマット図である。 本発明の実施例１のヘッダ受信回路の動作を示すフローチャートである。 本発明の実施例２のヘッダ受信回路の構成を示すブロック図である。

符号の説明

１……外部メモリ、１１……第１のアドレスカウンタ（マーカ書き込み回路）、１２……ＦＩＦＯバッファメモリ、１３……第２のアドレスカウンタ（マーカ読み出し回路）、１４……特定マーカデータスキップ手段、１４ａ……データカウンタ、１４ｂ……マーカ検出回路、１００……ヘッダ受信回路。

Claims (3)

1. 外部メモリから符号化されたヘッダ部をバッファメモリを介して受信するヘッダ受信回路において、
   符号化された画像データの復号化が正常に終了した場合に不要となる、前記ヘッダ部における特定マーカの種類と、その特定マーカのデータ量と、前記バッファメモリから読み出した前記特定マーカのデータ数と、前記バッファメモリのメモリ容量とをもとに、前記特定マーカのデータの受信を制御し、前記外部メモリから受信した前記特定マーカのデータを読み飛ばす特定マーカデータスキップ手段を備えた、
   ことを特徴とするヘッダ受信回路。
2. 前記外部メモリから読み出され前記バッファメモリへ格納された前記特定マーカを含む各マーカおよびそのデータを読み出し出力するマーカ読み出し回路を備え、前記特定マーカデータスキップ手段は、前記マーカ読み出し回路が前記バッファメモリから読み出した前記特定マーカを含む各マーカのデータをカウントするデータカウンタと、前記特定マーカを含む各マーカを検出するマーカ検出回路とを有し、前記マーカ検出回路による前記特定マーカの検出結果と、前記特定マーカのデータ量が設定された前記データカウンタのカウント数と、前記バッファメモリのメモリ容量とをもとに、前記マーカ読み出し回路へ出力するデータ出力停止信号、および前記外部メモリへ出力する次のデータ要求信号を制御し、前記外部メモリから受信した前記特定マーカのデータを読み飛ばすことを特徴とする請求項１記載のヘッダ受信回路。
3. 前記外部メモリから読み出された前記特定マーカを含む各マーカおよびそのデータを前記バッファメモリへ書き込むマーカ書き込み回路と、前記バッファメモリへ格納された前記特定マーカを含む各マーカおよびそのデータを読み出すマーカ読み出し回路とを備え、前記特定マーカデータスキップ手段は、前記マーカ読み出し回路が前記バッファメモリから読み出した前記特定マーカを含む各マーカのデータをカウントするデータカウンタと、前記特定マーカを含む各マーカを検出するマーカ検出回路とを有し、前記マーカ検出回路による前記特定マーカの検出結果と、前記特定マーカのデータ量が設定された前記データカウンタのカウント数と、前記バッファメモリのメモリ容量とをもとに、前記マーカ書き込み回路へ出力するデータ出力停止信号および前記外部メモリへ出力する次のデータ要求信号を制御するとともに、前記外部メモリに対する次のデータ要求信号を前記マーカ書き込み回路に出力させ、前記外部メモリから受信した前記特定マーカのデータを読み飛ばすことを特徴とする請求項１記載のヘッダ受信回路。
   

Images