JP2005063294A - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP2005063294A JP2005063294A JP2003295093A JP2003295093A JP2005063294A JP 2005063294 A JP2005063294 A JP 2005063294A JP 2003295093 A JP2003295093 A JP 2003295093A JP 2003295093 A JP2003295093 A JP 2003295093A JP 2005063294 A JP2005063294 A JP 2005063294A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- interface control
- cpu
- eeprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
Abstract
【課題】表示装置の外部から発信される命令が当該表示装置の表示に反映されないことに起因する表示装置の誤動作を防止する。
【解決手段】外部装置であるCPU1と表示装置内のインターフェースコントロールIC2とを接続している、ライトプロテクト信号WC9とチップセレクト信号SCS10とをそれぞれ伝送する信号線が双方向通信の機能を有する構成とする。CPU1にはNAND回路15が設けられ、当該NAND回路15から出力される信号は、CPU1からの命令信号の発信をオン又はオフするスイッチSW14として機能する。表示装置内でデータ送受信が行われている期間中、インターフェースコントロールIC2は、ライトプロテクト信号WC9とチップセレクト信号SCS10の論理値を「1」に設定する。
【選択図】図2
【解決手段】外部装置であるCPU1と表示装置内のインターフェースコントロールIC2とを接続している、ライトプロテクト信号WC9とチップセレクト信号SCS10とをそれぞれ伝送する信号線が双方向通信の機能を有する構成とする。CPU1にはNAND回路15が設けられ、当該NAND回路15から出力される信号は、CPU1からの命令信号の発信をオン又はオフするスイッチSW14として機能する。表示装置内でデータ送受信が行われている期間中、インターフェースコントロールIC2は、ライトプロテクト信号WC9とチップセレクト信号SCS10の論理値を「1」に設定する。
【選択図】図2
Description
本発明は、表示装置に関し、特に、シリアルコントロール方式によって外部装置とのデータ入出力が制御される表示装置に関する。
近年、EEPROM(Electrically Erasable Programmable Read Only Memory:書き換え自在の不揮発性メモリ)が内蔵されている表示装置が知られている。表示装置に内蔵されているEEPROMは、例えば、表示装置の仕様に関する情報を格納するために用いられている。表示装置の仕様に関する情報とは、例えば画素数、サイズ、生産時期の履歴、および輝度などの情報である。このような情報をあらかじめEEPROMに書き込むことにより、表示装置を使用するときにEEPROMから当該情報を読み込むことができる。また、表示装置内のデータを保護するために保護用のキーを設定し、CPUから送られたキーがあらかじめ設定されたキーと一致した場合のみEEPROMへの書き込みが可能な表示装置もある。また、表示装置には、外部装置とのデータの入出力を制御する集積回路(以下「インターフェースコントロールIC」という)が設けられている。表示装置内部におけるEEPROMの配置の形式としては、EEPROMと外部装置とのデータ通信がインターフェースコントロールICを介して可能となる位置にEEPROMが配置される形式と、EEPROMが外部装置と直接データ通信が可能となる位置にEEPROMが配置される形式とが知られている。
また、表示の設定に関する情報(以下「設定情報」という)をEEPROMに格納している表示装置もある。設定情報とは、例えばブライト、コントラスト、ガンマ、水平表示位置および垂直表示位置などの情報である。この表示装置の電源を投入すると設定情報がEEPROMからインターフェースコントロールICに読み込まれ、その設定情報に基づいて当該インターフェースコントロールIC内の設定や周辺IC類の設定が行われ、表示装置が起動する。これにより、EEPROMのデータを変更することにより表示装置に様々な設定を行うことが可能となっている。表示装置起動後は、外部からインターフェースコントロールIC内の設定変更が可能となっており、外部からの設定変更に基づいて表示が変更される。この場合にはEEPROMのデータは書き換えられないため、再度電源を投入したときには当初からEEPROMに格納されている設定情報に基づいて表示装置が起動する。
図13は、特表平8−506680号公報に開示された電子的装置の構成図である。この電子的装置103にはRF送受信機105とインタフェース109とEEPROM107とが備えられており、その電子的装置103内のEEPROM107にはRF送受信機105の特性を表す情報が格納されている。この電子的装置103は制御バス113によりホストコンピュータ101と接続されており、ホストコンピュータ101は電子的装置103内のインタフェース109を介してEEPROM107からのデータの読み込みとEEPROM107へのデータの書き込みができる。
上記従来技術に基づき、電源を再投入したときに前回の設定変更に基づいて起動するように、インターフェースコントロールICを介してEEPROMのデータが書き換えられる表示装置もある。そのような表示装置において、外部装置と表示装置内部との間のデータの入出力を制御する方式としてシリアルコントロール方式が知られている。なお、シリアルコントロール方式とは、1ビット毎にデータが伝送されるシリアルデータ入力/出力信号(以下「SDA」という)による装置間のデータ通信方式である。以下、シリアルコントロール方式の中でも代表的な方法である2線式による方法(I2Cバス方式)について説明する。
図14は、I2Cバス方式によるデータ通信におけるSDAの構成図である。図14に示すとおりSDAは先頭から順に、「START」、スレーブアドレス、「R/W」、アクノリッジ信号、アドレス(以下、本説明において一般的な意味で用いる「アドレス」という語句と区別するため「構成内アドレス」という)、アクノリッジ信号、「DATA」、アクノリッジ信号および「STOP」で構成される。「START」は、データ転送の開始を表す信号である。スレーブアドレスは、データ転送先の装置のアドレスである。例えば、EEPROMやインターフェースコントロールICのアドレスである。「R/W」は、処理が読み込みであるのかそれとも書き込みであるのかを示している。「R/W」は、処理が読み込みである場合には「1」に設定され、処理が書き込みである場合には「0」に設定される。「R/W」の次のアクノリッジ信号は、データ転送先からデータ転送元への応答信号である。構成内アドレスは、スレーブアドレスで示された装置内においてデータ入出力を行うアドレスである。例えば、EEPROM内のデータ格納先のアドレスや液晶コントロール内のDAコンバータ、ADコンバータおよび液晶パネルなどのアドレスである。構成内アドレスの次のアクノリッジ信号は、データ転送先からデータ転送元への応答信号である。「DATA」は、送受信されるデータである。「DATA」の次のアクノリッジ信号は、データ転送先がデータを正常に受信したことをデータ転送元に知らせる応答信号である。
I2Cバス方式によるデータ通信が行われている表示装置では、次のようなデータ入出力、すなわち、インターフェースコントロールICから外部装置へのデータの読み込み、外部装置からインターフェースコントロールICへのデータの書き込み、EEPROMから外部装置へのデータの読み込み、外部装置からEEPROMへのデータの書き込み、および、EEPROMからインターフェースコントロールICへのデータの書き込みがある。
この方式において、処理が書き込みであるのかそれとも読み込みであるのかは、SDA内の「R/W」とライトプロテクト信号(第1の制御信号)(以下「WC」という)とによって区別される。図15は、I2Cバス方式によるデータ通信においてデータの書き込みが行われるときの信号の構成図である。図15に示すように、書き込み処理のときには、SDA内の「R/W」は「0」に設定され、WCも「0」に設定される。このとき、書き込み先(データ転送先)は、SDA内のスレーブアドレスと構成内アドレスとによって区別される。
特表平8−506680号公報
また、本願出願人は、EEPROMへの誤書き込みを防止するため、WCに加えチップセレクト信号(第2の制御信号)(以下「SCS」という)をEEPROMへの書き込み処理であるか否かを区別するための信号として利用した表示装置の発明を出願している。(特願2003−47594)
ところが、上述のようなシリアルコントロール方式によるデータ通信では、EEPROMからインターフェースコントロールICへのデータの書き込み処理中には、表示装置の外部からインターフェースコントロールICへの命令信号が出力されても、その命令信号はインターフェースコントロールICには受け付けられない。このため、表示装置の外部から出力される命令信号が表示装置の表示に反映されず、所望の表示結果が得られないことがある。
そこで、本発明では、表示装置の外部から出力される命令信号が当該表示装置の表示に反映されないことに起因する表示装置の誤動作を防止することを目的とする。
第1の発明は、外部装置とのデータの入出力を制御するインターフェース制御手段と、
書き換え自在の不揮発性メモリとを備え、
前記インターフェース制御手段は、
前記外部装置と前記インターフェース制御手段とを接続する少なくとも1つの信号線に信号を出力する入出力手段を含み、
前記入出力手段は、
前記インターフェース制御手段が前記不揮発性メモリとの間でデータを送受信している間に、前記インターフェース制御手段が命令信号を受け付けない旨を示す信号である命令禁止信号を出力することを特徴とする表示装置。
書き換え自在の不揮発性メモリとを備え、
前記インターフェース制御手段は、
前記外部装置と前記インターフェース制御手段とを接続する少なくとも1つの信号線に信号を出力する入出力手段を含み、
前記入出力手段は、
前記インターフェース制御手段が前記不揮発性メモリとの間でデータを送受信している間に、前記インターフェース制御手段が命令信号を受け付けない旨を示す信号である命令禁止信号を出力することを特徴とする表示装置。
第2の発明は、第1の発明において、
前記入出力手段は、
前記外部装置から入力されるデータが書き込み用データであるか否かを識別するための第1の制御信号を前記外部装置から送信するための第1の信号線と、
前記外部装置から入力されるデータが前記不揮発性メモリへの書き込み用データであるか否かを識別するための第2の制御信号を前記外部装置から送信するための第2の信号線とに接続され、
前記第1及び第2の信号線を用いて前記外部装置に前記命令禁止信号を送信することを特徴とする。
前記入出力手段は、
前記外部装置から入力されるデータが書き込み用データであるか否かを識別するための第1の制御信号を前記外部装置から送信するための第1の信号線と、
前記外部装置から入力されるデータが前記不揮発性メモリへの書き込み用データであるか否かを識別するための第2の制御信号を前記外部装置から送信するための第2の信号線とに接続され、
前記第1及び第2の信号線を用いて前記外部装置に前記命令禁止信号を送信することを特徴とする。
第3の発明は、
第1の発明又は第2の発明の表示装置と、
前記外部装置とを備え、
前記外部装置は、前記命令禁止信号を受け取り、前記命令禁止信号に基づいて前記インターフェース制御手段への命令信号の出力を抑止することを特徴とする表示システム。
第1の発明又は第2の発明の表示装置と、
前記外部装置とを備え、
前記外部装置は、前記命令禁止信号を受け取り、前記命令禁止信号に基づいて前記インターフェース制御手段への命令信号の出力を抑止することを特徴とする表示システム。
上記第1の発明によれば、表示装置の内部でデータ送受信が行われている期間中には、表示装置内のインターフェース制御手段から外部装置への命令禁止信号が出力される。これにより、命令信号が表示装置に受け付けられる期間と受け付けられない期間とが外部装置に区別される。このため、命令信号が表示装置に受け付けられる期間中のみ外部装置が表示装置への命令信号を出力することにより、命令信号が表示装置の表示に反映されないことに起因する表示装置の誤動作を防止することができる。
上記第2の発明によれば、外部装置から入力されるデータが書き込み用データであるか否かを識別するための第1の制御信号を送信する第1の信号線と、外部装置から入力されるデータが前記不揮発性メモリへの書き込み用データであるか否かを識別するための第2の制御信号を送信する第2の信号線とを用いて、表示装置から外部装置に命令禁止信号が送信される。このため、信号線を新たに備えることなく、誤動作を防止できる表示装置が実現される。
上記第3の発明によれば、表示装置から外部装置に命令禁止信号が送信されると、当該外部装置は、表示装置への命令信号の出力を抑止する。これにより、命令信号が表示装置に受け付けられない期間中には、外部装置から表示装置への命令信号は出力されない。このため、誤動作を効果的に防止できる表示装置を備えた表示システムが実現される。
以下、添付図面を参照しつつ本発明の一実施形態について説明する。
<1.表示装置の構成>
図1は、本実施形態に係る表示装置の全体構成図である。液晶モジュール100は、液晶コントロール7と、EEPROM6とを備えており、液晶コントロール7は、インターフェースコントロールIC2と、液晶パネル3と、ADコンバータ4と、DAコンバータ5とによって構成されている。また、インターフェースコントロールIC2は揮発性メモリ(RAM)を有しており、その揮発性メモリには液晶パネル設定データ格納部12とDAC用設定データ格納部13とからなる表示制御用データ格納部が含まれている。液晶モジュール100は、外部装置であるCPU1によってシリアルコントロール方式で制御されている。ブライト、コントラスト、ガンマ、水平表示位置および垂直表示位置などの設定をするための命令は、CPU1からインターフェースコントロールIC2を介してDAコンバータ5等に対して行われる。EEPROM6は、インターフェースコントロールIC2を介してCPU1とデータ通信ができるように配置されている。これによりCPU1からEEPROM6への命令は、インターフェースコントロールIC2を介して行われる。
図1は、本実施形態に係る表示装置の全体構成図である。液晶モジュール100は、液晶コントロール7と、EEPROM6とを備えており、液晶コントロール7は、インターフェースコントロールIC2と、液晶パネル3と、ADコンバータ4と、DAコンバータ5とによって構成されている。また、インターフェースコントロールIC2は揮発性メモリ(RAM)を有しており、その揮発性メモリには液晶パネル設定データ格納部12とDAC用設定データ格納部13とからなる表示制御用データ格納部が含まれている。液晶モジュール100は、外部装置であるCPU1によってシリアルコントロール方式で制御されている。ブライト、コントラスト、ガンマ、水平表示位置および垂直表示位置などの設定をするための命令は、CPU1からインターフェースコントロールIC2を介してDAコンバータ5等に対して行われる。EEPROM6は、インターフェースコントロールIC2を介してCPU1とデータ通信ができるように配置されている。これによりCPU1からEEPROM6への命令は、インターフェースコントロールIC2を介して行われる。
図2は、本実施形態に係る表示装置とその外部装置であるCPU1とのインターフェース部分の構成を示すブロック図である。このCPU1と表示装置内のインターフェースコントロールIC2とは、シリアルクロック信号(以下「SCL」という)8とSDA11とWC(第1の信号線)9とSCS(第2の信号線)10とをそれぞれ伝送する4本の信号線によって接続されている。また、CPU1には、WC9とSCS10との論理積の否定を示す信号を出力するNAND回路15が設けられている。NAND回路15から出力される信号は、CPU1内部でフィードバックされるとともに、上述した4本の信号線に設けられたスイッチSW14をオン/オフする制御信号として機能している。また、CPU1は、そのフィードバックされた信号によって、インターフェースコントロールIC2が命令信号を受け付けないことを認識することができる。
また、この表示装置のインターフェースコントロールIC2内には、図2に示すような入出力回路16が設けられている。入出力回路16内において、WC9を伝送する信号線は、表示装置内でプルアップ抵抗R1を介して電源ラインVCCに接続されている。このため、ハイ・インピーダンス状態の時(以下「無信号時」という)には、WC9の論理値は「1」になる。一方、SCS10を伝送する信号線は、表示装置内でプルダウン抵抗R2を介して接地されている。このため、無信号時には、SCS10の論理値は「0」になる。さらに、WC9を伝送する信号線とSCS10を伝送する信号線とは、入出力回路16内でそれぞれバッファ及びスリーステートバッファと接続されている。これにより、この表示装置は、従来CPU1が出力したWC9とSCS10とをそれぞれインターフェースコントロールIC2に送信するために使用されていた信号線を用いて、CPU1に所望の信号を送信することができる。
図3は、本実施形態においてCPU1とインターフェースコントロールIC2とのデータ通信に用いられる信号を表すブロック図である。図3に示すように、CPU1とインターフェースコントロールIC2とのデータ通信にはSCL8とWC9とSCS10とSDA11とが用いられる。ここで、SCL8は、CPU1からインターフェースコントロールIC2へ単方向に伝送される信号であるが、WC9とSCS10とSDA11とは、CPU1とインターフェースコントロールIC2との間で双方向に伝送される信号である。
インターフェースコントロールIC2からCPU1へのデータの読み込みは、SCL8とSDA11とによって行われる。一方、CPU1からインターフェースコントロールIC2へのデータの書き込みは、SCL8とWC9とSCS10とSDA11とによって行われる。
図4は、本実施形態においてインターフェースコントロールIC2とEEPROM6とのデータ通信に用いられる信号を表すブロック図である。図4に示すように、インターフェースコントロールIC2とEEPROM6とのデータ通信にはSCL8とWC9とSDA11とが用いられる。ここで、SCL8とWC9とは、インターフェースコントロールIC2からEEPROM6へ単方向に伝送される信号であるが、SDA11は、インターフェースコントロールIC2とEEPROM6との間で双方向に伝送される信号である。
EEPROM6からインターフェースコントロールIC2へのデータの読み込みは、SCL8とSDA11とによって行われる。インターフェースコントロールIC2からEEPROM6へのデータの書き込みは、SCL8とWC9とSDA11とによって行われる。
<2.データ入出力>
次に、液晶コントロール7およびEEPROM6に対するデータの入出力処理について説明する。
図5は、本実施形態に係る表示装置においてデータ通信に用いられる信号の設定値を示す図である。なお、図5において、「CPU→I/F C−IC」と記している欄にはCPU1からインターフェースコントロールIC2に発信される信号の構成を示し、「I/F C−IC→EEPROM」と記している欄にはインターフェースコントロールIC2からEEPROM6に発信される信号の構成を示している。但し、#3で示す信号は、インターフェースコントロールIC2からCPU1に発信される。また、図6は、I2Cバス方式によるデータ通信におけるスレーブアドレスの設定値の一例を示した図である。本説明において液晶コントロール7のスレーブアドレスは(A0,A1,A2)=(1,1,1)、EEPROM6のスレーブアドレスは(A0,A1,A2)=(0,0,0)と設定されているが、スレーブアドレスの設定値はこれに限定されるものではない。
次に、液晶コントロール7およびEEPROM6に対するデータの入出力処理について説明する。
図5は、本実施形態に係る表示装置においてデータ通信に用いられる信号の設定値を示す図である。なお、図5において、「CPU→I/F C−IC」と記している欄にはCPU1からインターフェースコントロールIC2に発信される信号の構成を示し、「I/F C−IC→EEPROM」と記している欄にはインターフェースコントロールIC2からEEPROM6に発信される信号の構成を示している。但し、#3で示す信号は、インターフェースコントロールIC2からCPU1に発信される。また、図6は、I2Cバス方式によるデータ通信におけるスレーブアドレスの設定値の一例を示した図である。本説明において液晶コントロール7のスレーブアドレスは(A0,A1,A2)=(1,1,1)、EEPROM6のスレーブアドレスは(A0,A1,A2)=(0,0,0)と設定されているが、スレーブアドレスの設定値はこれに限定されるものではない。
<2.1 液晶コントロールから外部装置へのデータの読み込み>
液晶コントロール7から外部のCPU1へのデータの読み込みが行われる場合、CPU1において、図5に示すように、SDA11のスレーブアドレスは(A0,A1,A2)=(1,1,1)に設定される。WC9は、「1」に設定される、もしくは、無信号状態とされる。SCS10は、「0」に設定される、もしくは、無信号状態とされる。また、SDA11の「R/W」は「1」に設定される。一方、インターフェースコントロールIC2内において、WC9を送信するための信号線と接続されているスリーステートバッファ17はハイ・インピーダンス状態とされ、SCS10を送信するための信号線と接続されているスリーステートバッファ18もハイ・インピーダンス状態とされる。この構成で、SCL8と同期したSDA11が外部のCPU1から発信されると、SDA11の構成内アドレスで指定されたアドレスに格納されているデータがCPU1に読み込まれる。
液晶コントロール7から外部のCPU1へのデータの読み込みが行われる場合、CPU1において、図5に示すように、SDA11のスレーブアドレスは(A0,A1,A2)=(1,1,1)に設定される。WC9は、「1」に設定される、もしくは、無信号状態とされる。SCS10は、「0」に設定される、もしくは、無信号状態とされる。また、SDA11の「R/W」は「1」に設定される。一方、インターフェースコントロールIC2内において、WC9を送信するための信号線と接続されているスリーステートバッファ17はハイ・インピーダンス状態とされ、SCS10を送信するための信号線と接続されているスリーステートバッファ18もハイ・インピーダンス状態とされる。この構成で、SCL8と同期したSDA11が外部のCPU1から発信されると、SDA11の構成内アドレスで指定されたアドレスに格納されているデータがCPU1に読み込まれる。
図7は、本実施形態において液晶コントロール7から外部のCPU1へのデータの読み込みの際のデータの流れを表すブロック図である。例えば、SDA11の構成内アドレスに液晶パネル3のアドレスが指定されると、液晶パネル3の設定情報を格納している液晶パネル設定データ格納部12からインターフェースコントロールIC2を介してCPU1にデータが読み込まれる。また、ブライトやコントラストやガンマなどの設定に使用されるDAコンバータ5のデータはDAC用設定データ格納部13に格納されているが、SDA11の構成内アドレスにDAコンバータ5のアドレスが指定されると、DAC用設定データ格納部13からインターフェースコントロールIC2を介してCPU1にデータが読み込まれる。また、ADコンバータ4には温度センサやフォトセンサが接続されることがある。SDA11の構成内アドレスにADコンバータ4のアドレスが指定されると、温度や光の強度などの情報がインターフェースコントロールIC2を介してCPU1に読み込まれる。
なお、SCL8とSDA11とはEEPROM6にも到達するが、SDA11のスレーブアドレスに指定されているアドレスがEEPROM6のアドレスではないのでEEPROM6からのデータの読み込みは行われない。
なお、SCL8とSDA11とはEEPROM6にも到達するが、SDA11のスレーブアドレスに指定されているアドレスがEEPROM6のアドレスではないのでEEPROM6からのデータの読み込みは行われない。
<2.2 外部装置から液晶コントロールへのデータの書き込み>
外部のCPU1から液晶コントロール7へのデータの書き込みが行われる場合、CPU1において、図5に示すように、SDA11のスレーブアドレスは(A0,A1,A2)=(1,1,1)に設定される。WC9は、「0」に設定される。SCS10は、「0」に設定される、もしくは、無信号状態とされる。また、SDA11の「R/W」は「0」に設定される。一方、インターフェースコントロールIC2内において、WC9を送信するための信号線と接続されているスリーステートバッファ17はハイ・インピーダンス状態とされ、SCS10を送信するための信号線と接続されているスリーステートバッファ18もハイ・インピーダンス状態とされる。この構成で、SCL8と同期したSDA11が外部のCPU1から発信されると、SDA11の構成内アドレスで指定されたアドレスにデータが書き込まれる。
外部のCPU1から液晶コントロール7へのデータの書き込みが行われる場合、CPU1において、図5に示すように、SDA11のスレーブアドレスは(A0,A1,A2)=(1,1,1)に設定される。WC9は、「0」に設定される。SCS10は、「0」に設定される、もしくは、無信号状態とされる。また、SDA11の「R/W」は「0」に設定される。一方、インターフェースコントロールIC2内において、WC9を送信するための信号線と接続されているスリーステートバッファ17はハイ・インピーダンス状態とされ、SCS10を送信するための信号線と接続されているスリーステートバッファ18もハイ・インピーダンス状態とされる。この構成で、SCL8と同期したSDA11が外部のCPU1から発信されると、SDA11の構成内アドレスで指定されたアドレスにデータが書き込まれる。
図8は、本実施形態において外部のCPU1から液晶コントロール7へのデータの書き込みの際のデータの流れを表すブロック図である。例えば、液晶パネル3のデータを変更する場合、SDA11の構成内アドレスに液晶パネル3のアドレスが指定される。これにより、SDA11の「DATA」の内容がインターフェースコントロールIC2を介して液晶パネル3に書き込まれる。その際、液晶パネル3に書き込まれたデータはインターフェースコントロールIC2内の液晶パネル設定データ格納部12にも書き込まれる。また、ブライトやコントラストやガンマなどの設定を変更する場合、SDA11の構成内アドレスにDAコンバータ5のアドレスが指定される。これにより、SDA11の「DATA」の内容がインターフェースコントロールIC2を介してDAコンバータ5に書き込まれる。その際、DAコンバータ5に書き込まれたデータはインターフェースコントロールIC2内のDAC用設定データ格納部13にも書き込まれる。
なお、SCL8とWC9とSDA11とはEEPROM6にも到達するが、SDA11のスレーブアドレスに指定されているアドレスがEEPROM6のアドレスではないのでEEPROM6へのデータの書き込みは行われない。
なお、SCL8とWC9とSDA11とはEEPROM6にも到達するが、SDA11のスレーブアドレスに指定されているアドレスがEEPROM6のアドレスではないのでEEPROM6へのデータの書き込みは行われない。
<2.3 EEPROMから外部装置へのデータの読み込み>
EEPROM6から外部のCPU1へのデータの読み込みが行われる場合、CPU1において、図5に示すように、SDA11のスレーブアドレスは(A0,A1,A2)=(0,0,0)に設定される。WC9は、「1」に設定される、もしくは、無信号状態とされる。SCS10は、「0」に設定される、もしくは、無信号状態とされる。また、SDA11の「R/W」は「1」に設定される。一方、インターフェースコントロールIC2内において、WC9を送信するための信号線と接続されているスリーステートバッファ17はハイ・インピーダンス状態とされ、SCS10を送信するための信号線と接続されているスリーステートバッファ18もハイ・インピーダンス状態とされる。この構成で、SCL8と同期したSDA11がCPU1から発信されると、SCL8とWC9とSCS10とSDA11とに基づいてインターフェースコントロールIC2からEEPROM6にSCL8とSDA11とが発信される。そして、インターフェースコントロールIC2からEEPROM6に発信されたSCL8とSDA11とに基づいて、SDA11の構成内アドレスで指定されたアドレスに格納されているEEPROM6のデータが図9に示すようにインターフェースコントロールIC2を介してCPU1に読み込まれる。
EEPROM6から外部のCPU1へのデータの読み込みが行われる場合、CPU1において、図5に示すように、SDA11のスレーブアドレスは(A0,A1,A2)=(0,0,0)に設定される。WC9は、「1」に設定される、もしくは、無信号状態とされる。SCS10は、「0」に設定される、もしくは、無信号状態とされる。また、SDA11の「R/W」は「1」に設定される。一方、インターフェースコントロールIC2内において、WC9を送信するための信号線と接続されているスリーステートバッファ17はハイ・インピーダンス状態とされ、SCS10を送信するための信号線と接続されているスリーステートバッファ18もハイ・インピーダンス状態とされる。この構成で、SCL8と同期したSDA11がCPU1から発信されると、SCL8とWC9とSCS10とSDA11とに基づいてインターフェースコントロールIC2からEEPROM6にSCL8とSDA11とが発信される。そして、インターフェースコントロールIC2からEEPROM6に発信されたSCL8とSDA11とに基づいて、SDA11の構成内アドレスで指定されたアドレスに格納されているEEPROM6のデータが図9に示すようにインターフェースコントロールIC2を介してCPU1に読み込まれる。
<2.4 外部装置からEEPROMへのデータの書き込み>
外部のCPU1からEEPROM6へのデータの書き込みが行われる場合、CPU1において、図5に示すように、SDA11のスレーブアドレスは(A0,A1,A2)=(0,0,0)に設定される。WC9は、「0」に設定される。SCS10は、「1」に設定される。また、SDA11の「R/W」は「0」に設定される。一方、インターフェースコントロールIC2内において、WC9を送信するための信号線と接続されているスリーステートバッファ17はハイ・インピーダンス状態とされ、SCS10を送信するための信号線と接続されているスリーステートバッファ18もハイ・インピーダンス状態とされる。この構成で、SCL8と同期したSDA11がCPU1から発信されると、SCL8とWC9とSDA11とSCS10とに基づいてインターフェースコントロールIC2からEEPROM6にSCL8とWC9とSDA11とが発信される。そして、インターフェースコントロールIC2からEEPROM6に発信されたSCL8とWC9とSDA11とに基づいて、SDA11の「DATA」の内容が図10に示すようにインターフェースコントロールIC2を介してEEPROM6に書き込まれる。
外部のCPU1からEEPROM6へのデータの書き込みが行われる場合、CPU1において、図5に示すように、SDA11のスレーブアドレスは(A0,A1,A2)=(0,0,0)に設定される。WC9は、「0」に設定される。SCS10は、「1」に設定される。また、SDA11の「R/W」は「0」に設定される。一方、インターフェースコントロールIC2内において、WC9を送信するための信号線と接続されているスリーステートバッファ17はハイ・インピーダンス状態とされ、SCS10を送信するための信号線と接続されているスリーステートバッファ18もハイ・インピーダンス状態とされる。この構成で、SCL8と同期したSDA11がCPU1から発信されると、SCL8とWC9とSDA11とSCS10とに基づいてインターフェースコントロールIC2からEEPROM6にSCL8とWC9とSDA11とが発信される。そして、インターフェースコントロールIC2からEEPROM6に発信されたSCL8とWC9とSDA11とに基づいて、SDA11の「DATA」の内容が図10に示すようにインターフェースコントロールIC2を介してEEPROM6に書き込まれる。
<3. インターフェースコントロールICからCPUへの命令禁止信号の発信>
前述のとおり、従来の構成では、EEPROM6内のデータのインターフェースコントロールIC2への書き込み処理中には、CPU1がインターフェースコントロールIC2に書き込みもしくは読み込みを指示する命令信号を発信しても、インターフェースコントロールIC2は当該命令信号を受け取ることができず、その命令は実行されない。そこで、本実施形態では、EEPROM6内のデータのインターフェースコントロールIC2への書き込み処理中には、インターフェースコントロールIC2からCPU1へ命令信号を受け付けない旨を示す信号(以下「命令禁止信号」という)が発信される。
前述のとおり、従来の構成では、EEPROM6内のデータのインターフェースコントロールIC2への書き込み処理中には、CPU1がインターフェースコントロールIC2に書き込みもしくは読み込みを指示する命令信号を発信しても、インターフェースコントロールIC2は当該命令信号を受け取ることができず、その命令は実行されない。そこで、本実施形態では、EEPROM6内のデータのインターフェースコントロールIC2への書き込み処理中には、インターフェースコントロールIC2からCPU1へ命令信号を受け付けない旨を示す信号(以下「命令禁止信号」という)が発信される。
本実施形態に係る表示装置では、電源が投入されると、EEPROM6内のデータが液晶コントロール7に読み込まれる。このとき、インターフェースコントロールIC2内において、WC9を送信するための信号線と接続されているスリーステートバッファ17は論理値が「1」である信号を出力する、もしくは、スリーステートバッファ17はハイ・インピーダンス状態とされる。これにより、WC9は「1」に設定される。また、SCS10を送信するための信号線と接続されているスリーステートバッファ18は、論理値が「1」である信号を出力する。これにより、SCS10は「1」に設定される。そして、この「1」に設定されたWC9と「1」に設定されたSCS10とによって命令禁止信号が構成される。命令禁止信号がインターフェースコントロールIC2からCPU1に送信されると、インターフェースコントロールIC2が命令禁止信号を受け付けないことがCPU1に認識される。このため、CPU1からインターフェースコントロールIC2へ書き込み命令や読み込み命令を示す信号は発信されない。そして、インターフェースコントロールIC2からCPU1に命令禁止信号が発信されている期間中に、インターフェースコントロールIC2はEEPROM6に読み込み命令を示す信号を発信する。具体的には、スレーブアドレスが(A0,A1,A2)=(0,0,0)に設定されているSDA11がSCL8と同期して発信される。また、SDA11の「R/W」は「1」に設定される。これにより、SDA11の構成内アドレスで指定されたアドレスに格納されているEEPROM6内のデータが図11に示すように液晶コントロール7に読み込まれる。さらに、スレーブアドレスが(A0,A1,A2)=(1,1,1)かつ「R/W」が「1」に設定されているSDA11がSCL8と同期して液晶コントロール7から発信される。これにより、液晶コントロール7に読み込まれたデータが、SDA11の構成内アドレスで指定されたアドレスに書き込まれる。その後、インターフェースコントロールIC2は、SCS10を「0」に設定する。
前述のとおり、本実施形態に係る表示装置の外部装置であるCPU1は図2に示す構成となっている。この構成によると、NAND回路15は、WC9が「1」かつSCS10が「1」であれば「0」を出力する。すなわち、EEPROM6内のデータの液晶コントロール7への書き込み処理中には、NAND回路15から出力された制御信号によってスイッチSW14はオフにされる。スイッチSW14がオフになっていると、CPU1からインターフェースコントロールIC2へ書き込み命令や読み込み命令を示す信号が発信されることはない。
一方、EEPROM6または液晶コントロール7からCPU1へのデータの読み込み処理中と無命令期間中には、WC9は「1」かつSCS10は「0」に設定される。また、CPU1からEEPROM6への書き込み処理中には、WC9は「0」かつSCS10は「1」に設定される。さらに、CPU1から液晶コントロール7への書き込み処理中には、WC9は「0」かつSCS10は「0」に設定される。以上の場合には、NAND回路15は「1」を出力する。すなわち、EEPROM6内のデータの液晶コントロール7への書き込み処理中以外の期間中には、スイッチSW14はオンにされ、CPU1からインターフェースコントロールIC2へ書き込み命令や読み込み命令を示す信号が発信される。
<4.効果>
以上のように、本実施形態では、CPU1とインターフェースコントロールIC2とを接続している、WC9とSCS10とをそれぞれ伝送する信号線を用いて、インターフェースコントロールIC2が命令信号を受け付けない旨を示す信号である命令禁止信号がインターフェースコントロールIC2からCPU1に送信される。また、CPU1には、WC9とSCS10とに基づく信号を出力するNAND回路15が設けられている。そのNAND回路15が出力する信号は、CPU1にフィードバックされるとともに、CPU1とインターフェースコントロールIC2とを接続する信号線に設けられたスイッチSW14をオン又はオフする制御信号として機能する。CPU1にフィードバックされた信号によって、CPU1は、インターフェースコントロールIC2が命令信号を受け付けないことを認識する。これにより、CPU1からインターフェースコントロールIC2への命令信号の発信を抑止することができる。また、上述のスイッチSW14がオフにされることによっても、CPU1からインターフェースコントロールIC2への命令信号の発信が抑止される。さらに、インターフェースコントロールIC2が命令信号を受け付けない期間の終了後にCPU1からインターフェースコントロールIC2に命令信号を送信することにより、従来インターフェースコントロールIC2に受け付けられなかった命令信号が当該インターフェースコントロールIC2に受け付けられ、当該命令信号が表示装置の表示に反映される。このため、CPU1から出力される命令信号が表示装置の表示に反映されないことに起因する表示装置の誤動作を防止することができる。
以上のように、本実施形態では、CPU1とインターフェースコントロールIC2とを接続している、WC9とSCS10とをそれぞれ伝送する信号線を用いて、インターフェースコントロールIC2が命令信号を受け付けない旨を示す信号である命令禁止信号がインターフェースコントロールIC2からCPU1に送信される。また、CPU1には、WC9とSCS10とに基づく信号を出力するNAND回路15が設けられている。そのNAND回路15が出力する信号は、CPU1にフィードバックされるとともに、CPU1とインターフェースコントロールIC2とを接続する信号線に設けられたスイッチSW14をオン又はオフする制御信号として機能する。CPU1にフィードバックされた信号によって、CPU1は、インターフェースコントロールIC2が命令信号を受け付けないことを認識する。これにより、CPU1からインターフェースコントロールIC2への命令信号の発信を抑止することができる。また、上述のスイッチSW14がオフにされることによっても、CPU1からインターフェースコントロールIC2への命令信号の発信が抑止される。さらに、インターフェースコントロールIC2が命令信号を受け付けない期間の終了後にCPU1からインターフェースコントロールIC2に命令信号を送信することにより、従来インターフェースコントロールIC2に受け付けられなかった命令信号が当該インターフェースコントロールIC2に受け付けられ、当該命令信号が表示装置の表示に反映される。このため、CPU1から出力される命令信号が表示装置の表示に反映されないことに起因する表示装置の誤動作を防止することができる。
<5.変形例>
本実施形態では、ライトプロテクト信号とチップセレクト信号とによって、表示装置の外部にあるCPUに送信する命令禁止信号が生成されていたが、本発明はこれに限定されるものではない。インターフェースコントロールICからCPUへ命令信号を受け付けない旨を示す信号を伝える信号線を有し、当該信号に基づいてCPUからインターフェースコントロールICへの命令信号の発信が抑止される構成であればよい。
本実施形態では、ライトプロテクト信号とチップセレクト信号とによって、表示装置の外部にあるCPUに送信する命令禁止信号が生成されていたが、本発明はこれに限定されるものではない。インターフェースコントロールICからCPUへ命令信号を受け付けない旨を示す信号を伝える信号線を有し、当該信号に基づいてCPUからインターフェースコントロールICへの命令信号の発信が抑止される構成であればよい。
図12は、上記実施形態の変形例に係る、表示装置の外部装置であるCPUの構成を示すブロック図である。本変形例では、CPU1とインターフェースコントロールIC2との間に制御信号SE16を伝送する信号線が設けられている。また、当該信号線はプルアップ抵抗R3を介して電源ラインVCCに接続されている。このため、無信号時には、制御信号SE16の論理値は「1」になる。ここで、EEPROM6内のデータのインターフェースコントロールIC2への書き込み処理中には、インターフェースコントロールICは制御信号SE16を「0」に設定する。これにより、インターフェースコントロールICが命令信号を受け付けない旨がCPU1に認識され、CPU1からインターフェースコントロールIC2への書き込み命令もしくは読み込み命令を示す信号の出力を抑止することができる。また、制御信号SE16が「0」に設定されるとスイッチSW14はオフされるので、CPU1からインターフェースコントロールIC2に書き込み命令もしくは読み込み命令を示す信号が発信されることはない。これにより、EEPROM6内のデータのインターフェースコントロールIC2への書き込み処理中には、CPU1からインターフェースコントロールIC2への命令信号の発信が抑止され、表示装置の誤動作を防止することができる。
1…CPU
2…インターフェースコントロールIC
6…EEPROM
7…液晶コントロール
8…SCL(シリアルクロック信号)
9…WC(ライトプロテクト信号)
10…SCS(チップセレクト信号)
11…SDA(シリアルデータ入力/出力信号)
100…液晶モジュール
2…インターフェースコントロールIC
6…EEPROM
7…液晶コントロール
8…SCL(シリアルクロック信号)
9…WC(ライトプロテクト信号)
10…SCS(チップセレクト信号)
11…SDA(シリアルデータ入力/出力信号)
100…液晶モジュール
Claims (3)
- 外部装置とのデータの入出力を制御するインターフェース制御手段と、
書き換え自在の不揮発性メモリとを備え、
前記インターフェース制御手段は、
前記外部装置と前記インターフェース制御手段とを接続する少なくとも1つの信号線に信号を出力する入出力手段を含み、
前記入出力手段は、
前記インターフェース制御手段が前記不揮発性メモリとの間でデータを送受信している間に、前記インターフェース制御手段が命令信号を受け付けない旨を示す信号である命令禁止信号を出力することを特徴とする表示装置。 - 前記入出力手段は、
前記外部装置から入力されるデータが書き込み用データであるか否かを識別するための第1の制御信号を前記外部装置から送信するための第1の信号線と、
前記外部装置から入力されるデータが前記不揮発性メモリへの書き込み用データであるか否かを識別するための第2の制御信号を前記外部装置から送信するための第2の信号線とに接続され、
前記第1及び第2の信号線を用いて前記外部装置に前記命令禁止信号を送信することを特徴とする、請求項1に記載の表示装置。 - 請求項1または2に記載の表示装置と、
前記外部装置とを備え、
前記外部装置は、前記命令禁止信号を受け取り、前記命令禁止信号に基づいて前記インターフェース制御手段への命令信号の出力を抑止することを特徴とする表示システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003295093A JP2005063294A (ja) | 2003-08-19 | 2003-08-19 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003295093A JP2005063294A (ja) | 2003-08-19 | 2003-08-19 | 表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005063294A true JP2005063294A (ja) | 2005-03-10 |
Family
ID=34371435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003295093A Pending JP2005063294A (ja) | 2003-08-19 | 2003-08-19 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005063294A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007155815A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Matsushita Display Technology Co Ltd | 表示制御回路 |
JP2007279144A (ja) * | 2006-04-03 | 2007-10-25 | Canon Inc | 映像表示装置、映像表示方法、及びプログラム |
JP2008109219A (ja) * | 2006-10-23 | 2008-05-08 | Funai Electric Co Ltd | テレビジョンおよびedid書換回路 |
JP2013200557A (ja) * | 2012-03-23 | 2013-10-03 | Lg Display Co Ltd | 液晶表示装置 |
-
2003
- 2003-08-19 JP JP2003295093A patent/JP2005063294A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007155815A (ja) * | 2005-11-30 | 2007-06-21 | Toshiba Matsushita Display Technology Co Ltd | 表示制御回路 |
JP2007279144A (ja) * | 2006-04-03 | 2007-10-25 | Canon Inc | 映像表示装置、映像表示方法、及びプログラム |
JP2008109219A (ja) * | 2006-10-23 | 2008-05-08 | Funai Electric Co Ltd | テレビジョンおよびedid書換回路 |
JP2013200557A (ja) * | 2012-03-23 | 2013-10-03 | Lg Display Co Ltd | 液晶表示装置 |
US9390680B2 (en) | 2012-03-23 | 2016-07-12 | Lg Display Co., Ltd. | Liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7814249B2 (en) | Apparatus to recognize memory devices | |
JP4164495B2 (ja) | モジュール・レジスタを介する能動終端の制御 | |
US7979597B2 (en) | Programming parallel I2C slave devices from a single I2C data stream | |
KR101186102B1 (ko) | 표시장치의 구동회로 | |
JP6359955B2 (ja) | シリアル通信システム、通信制御装置および電子装置 | |
US7477244B2 (en) | Automatic activity detection in a display controller | |
JP2007133826A (ja) | サイドバンド・バス設定回路 | |
AU2011313404B2 (en) | Electronic device and serial data communication method | |
CN110890076A (zh) | 显示面板驱动系统 | |
JP2006178403A (ja) | 表示装置 | |
JP2009032714A (ja) | 半導体集積回路、表示装置及び電子回路 | |
US7868660B2 (en) | Serial communications bus with active pullup | |
US20060079120A1 (en) | Interface and control devices for display apparatus and integrated circuit chip having the same | |
US8711162B2 (en) | Arbitration circuit to arbitrate conflict between read/write command and scan command and display driver integrated circuit having the same | |
WO2011060703A1 (zh) | 一种电可擦除可编程只读存储器的实现方法和装置 | |
US20140223041A1 (en) | Integrated circuit using i2c bus and control method thereof | |
JP2005063294A (ja) | 表示装置 | |
US8082417B2 (en) | Method for reducing pin counts and microprocessor using the same | |
JP4330355B2 (ja) | 表示装置 | |
JP2007079077A (ja) | タイミングコントローラ及び画像表示装置 | |
US9495315B2 (en) | Information processing device and data communication method | |
KR102523270B1 (ko) | I2c 통신을 지원하는 이퓨즈 오티피 메모리 및 그의 동작 방법 | |
EP2307974B1 (en) | Method for transferring or erasing data in a master-slave environment | |
JP2008076653A (ja) | 表示装置におけるddc回路および液晶プロジェクタ | |
JP6960841B2 (ja) | 半導体デバイス、電子機器、データ伝送方法、タイミングコントローラ、自動車 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080805 |