JP2005057923A - スイッチング電源回路 - Google Patents
スイッチング電源回路 Download PDFInfo
- Publication number
- JP2005057923A JP2005057923A JP2003287888A JP2003287888A JP2005057923A JP 2005057923 A JP2005057923 A JP 2005057923A JP 2003287888 A JP2003287888 A JP 2003287888A JP 2003287888 A JP2003287888 A JP 2003287888A JP 2005057923 A JP2005057923 A JP 2005057923A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- winding
- current
- secondary side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】複数の二次側直流出力電圧を出力する複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立を図る。
【解決手段】複合共振形コンバータの複数の二次側整流回路のうち、少なくとも1つを、巻線電圧検出方式の同期整流回路にインダクタL11,L12を追加することで倍電流整流回路を組み合わた倍電流/同期整流回路とする。また、絶縁コンバータトランスPITのギャップ長を1.5mm程度として結合係数を0.8程度にまで低下させると共に、二次巻線の1ターン(T)あたりの誘起電圧レベルが2V/Tとなるように一次巻線N1、二次巻線N2,N3,N4のターン数を設定することで、重負荷の条件でも二次側整流電流を連続モードとする。各同期整流回路の直流出力については、直交型制御トランスにより整流電流経路に挿入したインダクタンスを可変制御して定電圧化する構成とする。
【選択図】図1
【解決手段】複合共振形コンバータの複数の二次側整流回路のうち、少なくとも1つを、巻線電圧検出方式の同期整流回路にインダクタL11,L12を追加することで倍電流整流回路を組み合わた倍電流/同期整流回路とする。また、絶縁コンバータトランスPITのギャップ長を1.5mm程度として結合係数を0.8程度にまで低下させると共に、二次巻線の1ターン(T)あたりの誘起電圧レベルが2V/Tとなるように一次巻線N1、二次巻線N2,N3,N4のターン数を設定することで、重負荷の条件でも二次側整流電流を連続モードとする。各同期整流回路の直流出力については、直交型制御トランスにより整流電流経路に挿入したインダクタンスを可変制御して定電圧化する構成とする。
【選択図】図1
Description
本発明は、各種電子機器に電源として備えられるスイッチング電源回路に関するものである。
スイッチング電源回路として、例えばフライバックコンバータやフォワードコンバータなどの形式のスイッチングコンバータを採用したものが広く知られている。これらのスイッチングコンバータはスイッチング動作波形が矩形波状であることから、スイッチングノイズの抑制には限界がある。また、その動作特性上、電力変換効率の向上にも限界があることがわかっている。
そこで、共振形コンバータによるスイッチング電源回路が各種提案され、実用化されている。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。
そこで、共振形コンバータによるスイッチング電源回路が各種提案され、実用化されている。共振形コンバータは容易に高電力変換効率が得られると共に、スイッチング動作波形が正弦波状となることで低ノイズが実現される。また、比較的少数の部品点数により構成することができるというメリットも有している。
図9の回路図は、従来としての、共振形コンバータを備えるスイッチング電源回路の一例を示している。この図に示す電源回路は、一次側の共振形コンバータとして、他励式による電流共振形コンバータを備え、さらにこの電流共振形コンバータに対して部分電圧共振回路を組み合わせて構成される。
また、近年は各種のデジタル機器が普及してきているが、このようなデジタル機器の特徴として、負荷が低電圧、大電流であることが挙げられる。また、機器によっては、電源電圧として単一レベルではなく、複数のレベルが必要とされる場合がある。つまり、多出力電圧が要求される場合がある。
この図9に示す電源回路は、上記したような負荷が定電圧、大電流で、かつ、多出力電圧とされる場合に対応した構成を採っている。
また、近年は各種のデジタル機器が普及してきているが、このようなデジタル機器の特徴として、負荷が低電圧、大電流であることが挙げられる。また、機器によっては、電源電圧として単一レベルではなく、複数のレベルが必要とされる場合がある。つまり、多出力電圧が要求される場合がある。
この図9に示す電源回路は、上記したような負荷が定電圧、大電流で、かつ、多出力電圧とされる場合に対応した構成を採っている。
この図に示す電源回路においては、先ず、商用交流電源ACに対して、整流ダイオードDA,DBから成る整流回路部Diと、2本の平滑コンデンサCi1,Ci2とから成る倍電圧整流回路が備えられる。この倍電圧整流回路によっては、平滑コンデンサCi1−Ci2の両端電圧として、交流入力電圧VACの2倍に対応したレベル整流平滑電圧Ei(直流入力電圧)が生成される。
この図9に示す電源回路のように、例えば多出力電圧であることで、負荷側で比較的大きな電流量を必要とする条件では、一次側スイッチングコンバータ側の回路に流れる電流レベルも増加する。これにより、スイッチング損失などが増加して電力変換効率が低下する。そこで、このようにして、直流入力電圧を生成する整流回路系について倍電圧整流回路とすることで、例えば通常の全波整流により交流入力電圧VACの等倍に対応するレベルの整流平滑電圧Eiを供給する場合よりも、一次側スイッチングコンバータの回路内に流れる電流レベルを約1/2とすることができる。これにより、一次側スイッチングコンバータにおける電力損失が低減されるようにしているものである。
上記直流入力電圧を入力してスイッチングする電流共振形コンバータとしては、図示するようにして、MOS−FETによる2本のスイッチング素子Q1,Q2をハーフブリッジ結合により接続している。スイッチング素子Q1,Q2の各ドレイン−ソース間に対しては、図示する方向により、それぞれボディダイオードによるダンパーダイオードDD1,DD2が並列に接続される。
また、スイッチング素子Q2のドレイン−ソース間に対しては、部分共振コンデンサCpが並列に接続される。この部分共振コンデンサCpのキャパシタンスと一次巻線N1のリーケージインダクタンスL1によっては並列共振回路(部分電圧共振回路)を形成する。そして、スイッチング素子Q1,Q2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。
この電源回路においては、スイッチング素子Q1,Q2をスイッチング駆動するために、例えば汎用のICによる発振・ドライブ回路2が設けられる。この発振・ドライブ回路2は、発振回路、駆動回路回路を有している。そして、発振回路及び駆動回路によって、所要の周波数によるドライブ信号(ゲート電圧)をスイッチング素子Q1,Q2の各ゲートに対して印加する。これにより、スイッチング素子Q1,Q2は、所要のスイッチング周波数により交互にオン/オフするようにしてスイッチング動作を行う。
絶縁コンバータトランスPITはスイッチング素子Q1 、Q2のスイッチング出力を二次側に伝送する。この絶縁トランスPITの一次巻線N1の一端は、一次側並列共振コンデンサC1の直列接続を介して、スイッチング素子Q1のソースとスイッチング素子Q2のドレインとの接続点(スイッチング出力点)に接続されることで、スイッチング出力が伝達されるようになっている。
また、一次巻線N1の他端は、一次側アースに接続される。
ここで、上記直列共振コンデンサC1のキャパシタンスと、一次巻線N1を含む絶縁コンバータトランスPITのリーケージインダクタンスL1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。
また、一次巻線N1の他端は、一次側アースに接続される。
ここで、上記直列共振コンデンサC1のキャパシタンスと、一次巻線N1を含む絶縁コンバータトランスPITのリーケージインダクタンスL1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。
上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路(L1−C1)による電流共振形としての動作と、前述した部分電圧共振回路(Cp//L1)とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を採っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を採っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。
ここでの図示による説明は省略するが、絶縁コンバータトランスPITの構造としては、例えばフェライト材によるE型コアを組み合わせたEE型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線N1と、次に説明する二次巻線(N2A,N2B,N3A,N3B,N4A,N4B)を、EE型コアの中央磁脚に対して巻装している。
この場合の絶縁コンバータトランスPITの二次巻線としては、二次巻線[N2A,N2B]、二次巻線[N3A,N3B]、二次巻線[N4A,N4B]の3組が巻装される。
二次巻線[N2A,N2B]の組は、例えば二次巻線N2A,N2Bの各一方の端部をセンタータップで接続して成る。二次巻線[N3A,N3B]、二次巻線[N4A,N4B]の各組もそれぞれ同様にして、各巻線をセンタータップにより接続して成るものである。
これら二次巻線[N2A,N2B]、二次巻線[N3A,N3B]、二次巻線[N4A,N4B]には、一次巻線N1に伝達されたスイッチング出力に応じた交番電圧が励起される。これらの二次巻線には、以降説明するようにして、全波整流回路が備えられる。図9に示す回路のように、一次側が電流共振形コンバータとされてプッシュプル的なスイッチング動作を行う場合、二次側を全波整流回路とすればより多くの電流容量を得ることができて有利となる。
二次巻線[N2A,N2B]の組は、例えば二次巻線N2A,N2Bの各一方の端部をセンタータップで接続して成る。二次巻線[N3A,N3B]、二次巻線[N4A,N4B]の各組もそれぞれ同様にして、各巻線をセンタータップにより接続して成るものである。
これら二次巻線[N2A,N2B]、二次巻線[N3A,N3B]、二次巻線[N4A,N4B]には、一次巻線N1に伝達されたスイッチング出力に応じた交番電圧が励起される。これらの二次巻線には、以降説明するようにして、全波整流回路が備えられる。図9に示す回路のように、一次側が電流共振形コンバータとされてプッシュプル的なスイッチング動作を行う場合、二次側を全波整流回路とすればより多くの電流容量を得ることができて有利となる。
この場合、二次巻線[N2A,N2B]の組に対しては、二次側整流回路として、いわゆる巻線電圧検出方式による全波整流の同期整流回路が備えられる。
この同期整流回路は、二次巻線[N2A,N2B]の組に対して、図示するようにしてNチャネルのMOS−FETQ3,Q4及び平滑コンデンサCoを接続することで、NチャネルのMOS−FETQ3,Q4をそれぞれ整流素子とする、全波整流のための整流電流経路を形成する。
そして、ゲート抵抗Rg1,抵抗R11によりMOS−FETQ3をオン/オフ駆動するための駆動回路を形成し、ゲート抵抗Rg2,抵抗R12によりMOS−FETQ4をオン/オフ駆動するための駆動回路を形成する。
なお、MOS−FETQ3,Q4のドレイン−ソースに対しては、それぞれ、ボディダイオードDD3,DD4を備える。
この同期整流回路は、二次巻線[N2A,N2B]の組に対して、図示するようにしてNチャネルのMOS−FETQ3,Q4及び平滑コンデンサCoを接続することで、NチャネルのMOS−FETQ3,Q4をそれぞれ整流素子とする、全波整流のための整流電流経路を形成する。
そして、ゲート抵抗Rg1,抵抗R11によりMOS−FETQ3をオン/オフ駆動するための駆動回路を形成し、ゲート抵抗Rg2,抵抗R12によりMOS−FETQ4をオン/オフ駆動するための駆動回路を形成する。
なお、MOS−FETQ3,Q4のドレイン−ソースに対しては、それぞれ、ボディダイオードDD3,DD4を備える。
このようにして構成される巻線電圧検出方式の同期整流回路では、上記駆動回路が二次巻線電圧V2を検出して、MOS−FETQ3,Q4が平滑コンデンサCに充電電流を流すべきタイミングでオンとなるようにして動作する。これにより、MOS−FETQ3,Q4が二次巻線電圧V2が正/負となる半波の期間で交互にオン/オフするようにして整流電流を平滑コンデンサCoに流す全波整流動作が得られ、平滑コンデンサCoの両端電圧として二次側直流出力電圧Eoが得られることになる。
MOS−FETがオンとなったときのドレイン−ソース間のオン抵抗は非常に小さいことから、その導通損は、例えばショットキーダイオードなどと比較すると非常に少ないものとなる。そこで、整流素子をショットキーダイオードに代えて、MOS−FETとすれば、整流素子における導通損が低減される分、電力変換効率を高くすることができる。
ただし、MOS−FETがオンとなったときのドレイン−ソース間は、単なる抵抗体と等価となるので、電流は双方向に流れる。従って、MOS−FETを二次側の整流素子として機能させようとすれば、平滑コンデンサCoの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、平滑コンデンサCoから絶縁コンバータトランスPIT側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるMOS−FETの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。
上記したMOS−FETQ3,Q4のための駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサCoの正極端子に充電する方向(つまり、ドレイン→ソース方向)にのみ電流が流れるように、MOS−FETQ3,Q4をスイッチング駆動するための回路である。
ただし、MOS−FETがオンとなったときのドレイン−ソース間は、単なる抵抗体と等価となるので、電流は双方向に流れる。従って、MOS−FETを二次側の整流素子として機能させようとすれば、平滑コンデンサCoの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、平滑コンデンサCoから絶縁コンバータトランスPIT側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるMOS−FETの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。
上記したMOS−FETQ3,Q4のための駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサCoの正極端子に充電する方向(つまり、ドレイン→ソース方向)にのみ電流が流れるように、MOS−FETQ3,Q4をスイッチング駆動するための回路である。
上記構成による同期整流回路により生成される二次側直流出力電圧Eoは、ここでは図示しない負荷としての所定の機能回路部に供給される。また、この二次側直流出力電圧Eoは、次に説明する制御回路1のための検出電圧としても分岐して入力される。
制御回路1は、二次側直流出力電圧EOのレベル変化に応じた検出出力を発振・ドライブ回路2に供給する。発振・ドライブ回路2では、入力された制御回路1の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Q1,Q2を駆動する。このようにしてスイッチング素子Q1,Q2のスイッチング周波数が可変されることで、二次巻線N2A,N2Bに励起される交番電圧から生成される二次側直流出力電圧Eoのレベルが安定化されることになる。
また、絶縁コンバータトランスPITの二次巻線[N3A,N3B]の組に対しては、次のようにして、磁気増幅器による安定化回路系を備えた全波整流回路が備えられる。
先ず、全波整流回路の基本的な構成として、二次巻線[N3A,N3B]のセンタータップを二次側アースに接続したうえで、図示するようにして整流ダイオードDo1,Do2、及び平滑コンデンサCo1を接続することで全波整流回路を形成している。そして、平滑コンデンサCo1の両端電圧として、二次側直流出力電圧Eo1が生成される。
先ず、全波整流回路の基本的な構成として、二次巻線[N3A,N3B]のセンタータップを二次側アースに接続したうえで、図示するようにして整流ダイオードDo1,Do2、及び平滑コンデンサCo1を接続することで全波整流回路を形成している。そして、平滑コンデンサCo1の両端電圧として、二次側直流出力電圧Eo1が生成される。
そのうえで、この全波整流回路においては、磁気増幅器を備えることによる定電圧回路(磁気増幅器定電圧回路)の構成が次のようにして組み合わされる。
二次巻線N3A側の端部と整流ダイオードDo1のアノードとの間に可飽和インダクタ(チョークコイル)SR1を挿入し、二次巻線N3B側の端部と整流ダイオードDo2のアノードとの間に可飽和インダクタSR2を挿入する。また、リセット電圧可変用のダイオードDV1のカソードを整流ダイオードDo1のアノードに接続し、リセット電圧可変用のダイオードDV2のカソードを整流ダイオードDo2のアノードに接続する。ダイオードDV1,DV2の各アノードは、PNPのトランジスタQ5のコレクタと接続される。トランジスタQ5のエミッタは二次側直流出力電圧Eo1の正極ラインと接続される。
二次巻線N3A側の端部と整流ダイオードDo1のアノードとの間に可飽和インダクタ(チョークコイル)SR1を挿入し、二次巻線N3B側の端部と整流ダイオードDo2のアノードとの間に可飽和インダクタSR2を挿入する。また、リセット電圧可変用のダイオードDV1のカソードを整流ダイオードDo1のアノードに接続し、リセット電圧可変用のダイオードDV2のカソードを整流ダイオードDo2のアノードに接続する。ダイオードDV1,DV2の各アノードは、PNPのトランジスタQ5のコレクタと接続される。トランジスタQ5のエミッタは二次側直流出力電圧Eo1の正極ラインと接続される。
また、二次側直流出力電圧Eo1の正極ラインは、分岐して制御回路3−1に対しても検出電圧として入力される。制御回路3−1は、二次側直流出力電圧Eo1の安定化のために、可飽和インダクタSR1,SR2の磁束を制御する。
制御回路3−1は、シャントレギュレータ等を備えた誤差増幅器として形成され、入力された二次側直流出力電圧Eo1のレベルに応じて、トランジスタQ5のベース電流レベルを可変制御する。これに応じて、トランジスタQ5のコレクタ電流レベルが可変されることになる。トランジスタQ5のコレクタは、リセット電圧可変用のダイオードDV1,DV2のアノードの接続点に接続されているから、コレクタ電流レベルが可変されることによっては、可飽和インダクタSR1,SR2における磁束のリセット電圧を可変するためのコントロール電圧が可変されることとなる。
制御回路3−1は、シャントレギュレータ等を備えた誤差増幅器として形成され、入力された二次側直流出力電圧Eo1のレベルに応じて、トランジスタQ5のベース電流レベルを可変制御する。これに応じて、トランジスタQ5のコレクタ電流レベルが可変されることになる。トランジスタQ5のコレクタは、リセット電圧可変用のダイオードDV1,DV2のアノードの接続点に接続されているから、コレクタ電流レベルが可変されることによっては、可飽和インダクタSR1,SR2における磁束のリセット電圧を可変するためのコントロール電圧が可変されることとなる。
ここで、上記した可飽和インダクタSR(SR1,SR2)は、例えば図10に示すようにして、円形のトロイダルコアtCRに対して、単線の巻線Lnを所要の巻数により巻装して構成される。
また、図11は、上記のようにして構成される可飽和インダクタSRのコアの材質として、コバルト系アモルファスが選定されている場合のB−H曲線図を示している。この可飽和インダクタSRのB−H特性は、この図からもわかるように、ヒステリシス特性として、角形比が大きいものとなっている。
そして、このような可飽和インダクタSRを備えた磁気増幅器の動作としては、図12に示すものとなる。図12において、電圧V3は、図9に示される可飽和インダクタSR1と二次巻線N3Aの端部の接続点と、二次巻線N2Aのセンタータップとの間の電位を示す。また、電圧VL1は、可飽和インダクタSR1の両端電圧を示す。電流ID1は、整流ダイオードDo1に流入する整流電流を示す。
そして、このような可飽和インダクタSRを備えた磁気増幅器の動作としては、図12に示すものとなる。図12において、電圧V3は、図9に示される可飽和インダクタSR1と二次巻線N3Aの端部の接続点と、二次巻線N2Aのセンタータップとの間の電位を示す。また、電圧VL1は、可飽和インダクタSR1の両端電圧を示す。電流ID1は、整流ダイオードDo1に流入する整流電流を示す。
期間t0〜t1に対応しては電圧V3は正極性の状態となっているが、このとき、可飽和インダクタSR1は、不飽和状態(B0>B>B1)である。このときには、電圧V3,VL1との関係は、V3≒VL1となるので、整流ダイオードDo1には、整流電流ID1は流れていない。
次の期間t1〜t2においては、可飽和インダクタSR1は、飽和状態(B=B1)となるので、電圧VL1は、ほぼ0レベルとなる。これにより、電圧V3,VL1との関係は、V3>VL1となるので、整流ダイオードDo1に整流電流ID1が流れはじめることになる。
次の期間t1〜t2においては、可飽和インダクタSR1は、飽和状態(B=B1)となるので、電圧VL1は、ほぼ0レベルとなる。これにより、電圧V3,VL1との関係は、V3>VL1となるので、整流ダイオードDo1に整流電流ID1が流れはじめることになる。
そして、次の期間t2〜t3では、図13において等化的に示す出力電圧調整回路11が動作する。この出力電圧調整回路11は、図9では、二次側直流出力電圧Eo1が入力される制御回路3となる。この図13からも分かるように、制御回路3としては、誤差増幅器としての構成を採っていること分かる。つまり、分圧抵抗Ro1,Ro2により分圧した二次側直流出力電圧Eo1のレベルを、基準電圧Vrefと比較し、その誤差を、オペアンプOP及び帰還回路(Ca,Ra)から成る増幅回路により増幅して、抵抗Rbを介して出力しているものである。
そして、上記のようにして得られる出力電圧調整回路11からの出力に応じて、リセット回路10が、可飽和インダクタSR1に対してリセット電流を流すことになる。このリセット回路10は、図9におけるトランジスタQ5、ダイオードDV1,DV2、及び可飽和インダクタSR1,SR2から成るリセット回路としての機能を等化的に示している。なお、図9に示す回路の実際としても、図13のリセット回路10に示すようにして、トランジスタQ5のコレクタとダイオードDV1,DV2のアノード間に対して、必要に応じて抵抗Rc1,Rc2を挿入した構成として良い。
このときにおけるリセット回路10におけるリセット電流の供給動作は、出力電圧調整回路11からの出力レベルに応じたレベルの電流を、抵抗Rc→トランジスタQ5→ダイオードDV1を介して、可飽和インダクタSR1に流すことで得られる。このリセット電流によって、可飽和インダクタSR1では、磁束密度をB0に戻すようにしてリセットが行われる。
そして、上記のようにして得られる出力電圧調整回路11からの出力に応じて、リセット回路10が、可飽和インダクタSR1に対してリセット電流を流すことになる。このリセット回路10は、図9におけるトランジスタQ5、ダイオードDV1,DV2、及び可飽和インダクタSR1,SR2から成るリセット回路としての機能を等化的に示している。なお、図9に示す回路の実際としても、図13のリセット回路10に示すようにして、トランジスタQ5のコレクタとダイオードDV1,DV2のアノード間に対して、必要に応じて抵抗Rc1,Rc2を挿入した構成として良い。
このときにおけるリセット回路10におけるリセット電流の供給動作は、出力電圧調整回路11からの出力レベルに応じたレベルの電流を、抵抗Rc→トランジスタQ5→ダイオードDV1を介して、可飽和インダクタSR1に流すことで得られる。このリセット電流によって、可飽和インダクタSR1では、磁束密度をB0に戻すようにしてリセットが行われる。
上記期間t2〜t3におけるリセット量(リセット電流レベル)によって、可飽和インダクタSR1が不飽和状態となる期間t0〜t1の時間長が決定される。
そこで、軽負荷の傾向となるのに応じて二次側直流出力電圧Eo1のレベルが上昇するのに対応して、リセット量を増加させるようにする。これにより、図11に示すようにして、残留磁束密度B0は、B0Aとなるから、不飽和状態の期間である期間t0〜t1も、図12に示すようにして、期間t0A〜t1Aとなるように長くすることができる。このようにして、不飽和状態の期間が長くなれば、整流電流ID1が流れないとされる期間も長くなるから、単位時間あたりの負荷への電力供給時間も短縮されて、二次側直流出力電圧Eo1のレベルもその分低下することになる。
そして、このような動作は、図12に示す波形が180°の位相差を有するタイミングで以て、可飽和インダクタSR2側においても行われることになる。
このようにして、図9に示す回路では、全波整流によって得られる二次側直流出力電圧Eo1の安定化を図るようにされる。
そこで、軽負荷の傾向となるのに応じて二次側直流出力電圧Eo1のレベルが上昇するのに対応して、リセット量を増加させるようにする。これにより、図11に示すようにして、残留磁束密度B0は、B0Aとなるから、不飽和状態の期間である期間t0〜t1も、図12に示すようにして、期間t0A〜t1Aとなるように長くすることができる。このようにして、不飽和状態の期間が長くなれば、整流電流ID1が流れないとされる期間も長くなるから、単位時間あたりの負荷への電力供給時間も短縮されて、二次側直流出力電圧Eo1のレベルもその分低下することになる。
そして、このような動作は、図12に示す波形が180°の位相差を有するタイミングで以て、可飽和インダクタSR2側においても行われることになる。
このようにして、図9に示す回路では、全波整流によって得られる二次側直流出力電圧Eo1の安定化を図るようにされる。
また、図9においては、二次巻線[N3A,N3B]に対しても、磁気増幅器定電圧回路が組み合わされた全波整流回路を接続して定電圧制御を行う構成が採られている。
つまり、二次側直流出力電圧Eo2を得るための基本構成としては、二次巻線N2に対して、整流ダイオードDo3,Do4及び平滑コンデンサCo2から成る全波整流回路を接続し、平滑コンデンサCo2の両端電圧として二次側直流出力電圧Eo2を得るようにされる。
そのうえで、この全波整流回路に対して、可飽和インダクタ(チョークコイル)SR3,SR4、リセット電圧可変用のダイオードDV3,DV4、リセット電流出力用のトランジスタQ6、制御回路3−2を図示するようにして接続して、磁気増幅器定電圧回路を形成するものである。
つまり、二次側直流出力電圧Eo2を得るための基本構成としては、二次巻線N2に対して、整流ダイオードDo3,Do4及び平滑コンデンサCo2から成る全波整流回路を接続し、平滑コンデンサCo2の両端電圧として二次側直流出力電圧Eo2を得るようにされる。
そのうえで、この全波整流回路に対して、可飽和インダクタ(チョークコイル)SR3,SR4、リセット電圧可変用のダイオードDV3,DV4、リセット電流出力用のトランジスタQ6、制御回路3−2を図示するようにして接続して、磁気増幅器定電圧回路を形成するものである。
磁気増幅器定電圧回路による定電圧制御は、可飽和インダクタSRの飽和/不飽和状態となる期間を制御する方式であるが、この動作は、上記説明からも分かるように、二次巻線に得られる交番電圧(V3)の周期タイミングに応じたものとなっている。つまり、磁気増幅器定電圧回路を形成する可飽和インダクタSR、リセット電圧可変用のダイオードDV1,DV2、及びリセット電流出力用のトランジスタQ5,Q6などの動作は、一次側スイッチングコンバータのスイッチング周波数に同期したものとなっている。
例えばスイッチング周波数制御に依らず、二次側で完結するようにして二次側直流出力電圧の安定化を図る構成としては、磁気増幅器以外に、例えばシリーズレギュレータを備えることが広く行われる。また、二次側に降圧形コンバータを備える構成も知られている。
しかしながら、シリーズレギュレータ及び降圧形コンバータでは、電力損失がどうしても多くなる。このため、負荷側の条件として負荷電力変動が大きいような場合には、電力損失がさらに増加するので、シリーズレギュレータや降圧形コンバータに対して放熱板を設ける必要も生じ、例えば回路規模の拡大やコスト高にもつながってしまう。
また、降圧形コンバータは、スイッチング周波数は固定としたうえでPWM制御によってスイッチングパルス幅を可変することで安定化を行うようにされており、一次側のスイッチングコンバータとは独立して動作する。このようにして、1つの電源回路内において複数種のスイッチング周波数が混在すると、互いのスイッチング周波数が干渉し合い、発生するノイズレベルも高くなってしまう。このために、各種ノイズフィルタや、シールド板などのノイズ対策が必要となり、この点でも、回路規模の拡大やコスト高を招く。
そこで、上記したように、二次側で完結する定電圧制御の構成として、磁気増幅回路を備える構成とすれば、上記したような異なるスイッチング周波数間での干渉によるノイズ発生量増加の問題は解消される。また、シリーズレギュレータや降圧形コンバータと比較すれば、電力損失も低減される。
しかしながら、シリーズレギュレータ及び降圧形コンバータでは、電力損失がどうしても多くなる。このため、負荷側の条件として負荷電力変動が大きいような場合には、電力損失がさらに増加するので、シリーズレギュレータや降圧形コンバータに対して放熱板を設ける必要も生じ、例えば回路規模の拡大やコスト高にもつながってしまう。
また、降圧形コンバータは、スイッチング周波数は固定としたうえでPWM制御によってスイッチングパルス幅を可変することで安定化を行うようにされており、一次側のスイッチングコンバータとは独立して動作する。このようにして、1つの電源回路内において複数種のスイッチング周波数が混在すると、互いのスイッチング周波数が干渉し合い、発生するノイズレベルも高くなってしまう。このために、各種ノイズフィルタや、シールド板などのノイズ対策が必要となり、この点でも、回路規模の拡大やコスト高を招く。
そこで、上記したように、二次側で完結する定電圧制御の構成として、磁気増幅回路を備える構成とすれば、上記したような異なるスイッチング周波数間での干渉によるノイズ発生量増加の問題は解消される。また、シリーズレギュレータや降圧形コンバータと比較すれば、電力損失も低減される。
このようにして、図9に示す電源回路においては、3組の二次巻線[N2A,N2B]、二次巻線[N3A,N3B]、二次巻線[N4A,N4B]の組ごとに対応して二次側直流出力電圧(Eo,Eo1,Eo2)を生成する全波整流回路として、二次巻線N2[N2A,N2B]の組に対応しては巻線電圧検出方式の同期整流回路を備える。また、二次巻線[N3A,N3B]、二次巻線[N4A,N4B]の各組に対応しては、それぞれ磁気増幅器定電圧回路を備えることとしている。
これまでの説明からも理解されるように、このような整流回路系の構成は、主としては、電力変換効率の向上を目的として行われているものである。つまり、同期整流回路により整流素子をMOS−FETとすることで、ショットキーダイオードを整流素子とした整流回路よりも導通損が低減される。また、磁気増幅器定電圧回路としていることで、例えば二次側で完結した定電圧動作として、シリーズレギュレータや降圧形コンバータよりも高い電力変換効率が得られる方式を採用しているものである。
このような構成を採る図9の電源回路についての動作波形を、図14に示す。図14に示す動作波形は、交流入力電圧VAC=100V、負荷電力Po=125Wの条件で測定を行って得られたものである。このような条件では、例えば低電圧大電流の状態として、二次側直流電圧Eo=5V、Eo1=12V/5A,Eo2=3.3V/10Aで、一次側スイッチングコンバータのスイッチング電流である一次側直列共振電流Io=25Aとなる状態が得られる。
また、図14に示す動作波形による実験結果を得るのにあたっては、次のようにして電源回路における部品素子等の選定を行っている。
先ず、二次側巻線の1T(ターン)あたりの誘起電圧レベルが、6V/Tとなるようして、二次巻線N2A,N2B及び一次巻線N1のターン数を設定することとして、具体的には、二次巻線N2A=N2B=N4A=N4B=1T、二次巻線N3A=N3B=3T、一次巻線N1=45Tとしている。
そして、絶縁コンバータトランスPITのEE型コアの中央磁脚に対しては1.0mm程度のギャップを形成するようにしている。これによって、一次巻線N1と二次巻線([N2A,N2B],[N3A,N3B],[N4A,N4B])とで、0.85程度の結合係数を得るようにしている。
また、一次側直列共振コンデンサC1=0.047μF、部分電圧共振コンデンサCp=330pFを選定し、二次側の同期整流回路を形成するMOS−FETQ3,Q4については、30A/20Vを選定しており、そのオン抵抗は5mΩである。また、二次巻線[N3A,N3B],[N4A,N4B]の各組に対応する磁気増幅器低電圧回路におけるPNPのトランジスタQ5,Q6は、5A/50Vを選定している。
先ず、二次側巻線の1T(ターン)あたりの誘起電圧レベルが、6V/Tとなるようして、二次巻線N2A,N2B及び一次巻線N1のターン数を設定することとして、具体的には、二次巻線N2A=N2B=N4A=N4B=1T、二次巻線N3A=N3B=3T、一次巻線N1=45Tとしている。
そして、絶縁コンバータトランスPITのEE型コアの中央磁脚に対しては1.0mm程度のギャップを形成するようにしている。これによって、一次巻線N1と二次巻線([N2A,N2B],[N3A,N3B],[N4A,N4B])とで、0.85程度の結合係数を得るようにしている。
また、一次側直列共振コンデンサC1=0.047μF、部分電圧共振コンデンサCp=330pFを選定し、二次側の同期整流回路を形成するMOS−FETQ3,Q4については、30A/20Vを選定しており、そのオン抵抗は5mΩである。また、二次巻線[N3A,N3B],[N4A,N4B]の各組に対応する磁気増幅器低電圧回路におけるPNPのトランジスタQ5,Q6は、5A/50Vを選定している。
図14に示す波形図において、スイッチング素子Q2の両端電圧V1は、スイッチング素子Q2のオン/オフ状態に対応している。つまり、スイッチング素子Q2がオンとなる期間T2では0レベルで、オフとなる期間T1では所定レベルでクランプされた矩形波となる。
また、スイッチング素子Q1は、上記スイッチング素子Q2に対して交互にオン/オフするようにしてスイッチングを行う。このため、ここでは図示していないが、スイッチング素子Q1の両端電圧は、スイッチング素子Q2の両端電圧V1に対して180°位相がシフトした波形となっている。
また、スイッチング素子Q1は、上記スイッチング素子Q2に対して交互にオン/オフするようにしてスイッチングを行う。このため、ここでは図示していないが、スイッチング素子Q1の両端電圧は、スイッチング素子Q2の両端電圧V1に対して180°位相がシフトした波形となっている。
そして、ここでは図示していないが、スイッチング素子Q1,Q2のスイッチング出力点と一次側アース間に接続される一次側直列共振回路(C1−L1)に流れる一次側直列共振電流Ioは、スイッチング素子Q1,Q2に流れる各スイッチング電流との合成波形に対応する、一次側直列共振回路(C1−L1)の共振電流としての正弦波成分と、一次巻線N1の励磁インダクタンスにより発生する鋸歯状波成分とが合成された波形となる。
二次巻線N2A−N2Bに発生する二次巻線電圧V2は、図14に示すようにして、一次側直列共振電流Ioが正弦波状で流れる期間のみ、例えば二次側直流出力電圧Eoの絶対値レベルでクランプされる正/負の矩形波形が生じ、その間の一次側直列共振電流Ioとして励磁インダクタンスによる鋸歯状波成分が流れる期間は0レベルとなる波形として現れる。
MOS−FETQ4の駆動回路は、この図に示す極性の二次巻線電圧V2が負極性による二次側直流出力電圧Eoの絶対値レベルでクランプされる期間に至ると、MOS−FETQ4のゲートに対して、ゲート抵抗Rg2と抵抗R12とにより設定されるレベルのオン電圧を印加するように動作することになる。
同様にして、MOS−FETQ3の駆動回路(ゲート抵抗Rg1,抵抗R11)は、この図に示す二次巻線電圧(V2)が正極性の所定レベルでクランプされる期間に至ると、MOS−FETQ3のゲートに対してオン電圧を印加するように動作することになる。
同様にして、MOS−FETQ3の駆動回路(ゲート抵抗Rg1,抵抗R11)は、この図に示す二次巻線電圧(V2)が正極性の所定レベルでクランプされる期間に至ると、MOS−FETQ3のゲートに対してオン電圧を印加するように動作することになる。
これにより、MOS−FETQ3,Q4には、それぞれ、図示するようにして、期間DON1,DON2において、正極性の整流電流I1,I2が流れる。図示する二次巻線電圧V2が正/負でクランプされる期間に流れる整流電流I1,I2は、35Apであり、相当に高いレベルとなっている。
但し、前述したように、MOS−FETQ3,Q4は低オン抵抗であり、ショットキーダイオードを整流素子として用いた場合と比較すれば、整流電流の導通損は著しく低いものとすることができる。また、駆動回路が抵抗素子のみから成ることからも理解されるように、巻線電圧検出方式は、駆動回路系が簡単な構成であることもメリットとなっている。
但し、前述したように、MOS−FETQ3,Q4は低オン抵抗であり、ショットキーダイオードを整流素子として用いた場合と比較すれば、整流電流の導通損は著しく低いものとすることができる。また、駆動回路が抵抗素子のみから成ることからも理解されるように、巻線電圧検出方式は、駆動回路系が簡単な構成であることもメリットとなっている。
また、二次巻線[N4A,N4B]に対して接続される全波整流回路においては、整流ダイオードDo3を流れる整流電流I3と、整流ダイオードDo4を流れる整流電流I4が、図示するようにして、それぞれ期間DON1内、期間DON2内にて、22Apのレベルにより流れる。
ここで、整流電流I3,I4は、先に図11〜図13により説明したように、磁気増幅器安定化回路の安定化動作によって、それぞれ、期間DON1内、期間DON2内における非導通期間が設定される。このために、整流電流I3,I4は、期間DON1内、期間DON2内の一部期間内において流れる波形となっているものである。
なお、二次巻線[N3A,N3B]に対して接続される全波整流回路においても、上記整流電流I3,I4として示されるのと同様の動作によって、整流ダイオードDo1,Do2に整流電流が流れる。
ここで、整流電流I3,I4は、先に図11〜図13により説明したように、磁気増幅器安定化回路の安定化動作によって、それぞれ、期間DON1内、期間DON2内における非導通期間が設定される。このために、整流電流I3,I4は、期間DON1内、期間DON2内の一部期間内において流れる波形となっているものである。
なお、二次巻線[N3A,N3B]に対して接続される全波整流回路においても、上記整流電流I3,I4として示されるのと同様の動作によって、整流ダイオードDo1,Do2に整流電流が流れる。
しかしながら、この図14の動作波形の測定条件である重負荷(負荷電力Po=125W)のときには、図9に示す電源回路は、二次側整流電流が不連続モードとなる。これは、図14において、二次巻線電圧V2が正/負でクランプされる期間の間に0レベルの期間が介在しており、これに応じて、整流電流I1,I2が平滑コンデンサCoに充電電流として流入する期間DON1,DON2が不連続であることにより示されている。
この不連続モードでは、整流電流I1,I2として、平滑コンデンサCoへの充電電流が0レベルになったとしても、絶縁コンバータトランスPITの一次巻線N1には、一次巻線N1の励磁インダクタンスにより生じる電流成分が、これまでと同じ方向に流れている。
このために、実際としては、二次巻線N2A,N2Bに誘起される電圧の極性が反転しないために、その間、MOS−FETQ3、Q4は完全にオフにならずにオン状態を維持する。これにより、図示するようにして、期間DON1,DON2以外では、整流電流I1,I2として逆方向の電流が流れてしまう。この期間DON1,DON2以外における逆方向の整流電流I1,I2は、無効電力を生じさせるが、このときの整流電流I1,I2のレベルは、8Apと比較的高いために、その無効電力量も相応に大きなものとなる。
このように、同期整流回路として巻線電圧検出方式を採る場合、整流電流の導通損は低減されるものの、上記のようにして無効電力が発生するために、整流回路軽全体としてみた場合の電力変換効率の有効な向上は図ることが難しいというのが現状である。
このために、実際としては、二次巻線N2A,N2Bに誘起される電圧の極性が反転しないために、その間、MOS−FETQ3、Q4は完全にオフにならずにオン状態を維持する。これにより、図示するようにして、期間DON1,DON2以外では、整流電流I1,I2として逆方向の電流が流れてしまう。この期間DON1,DON2以外における逆方向の整流電流I1,I2は、無効電力を生じさせるが、このときの整流電流I1,I2のレベルは、8Apと比較的高いために、その無効電力量も相応に大きなものとなる。
このように、同期整流回路として巻線電圧検出方式を採る場合、整流電流の導通損は低減されるものの、上記のようにして無効電力が発生するために、整流回路軽全体としてみた場合の電力変換効率の有効な向上は図ることが難しいというのが現状である。
図15の波形図は、同じ図9に示す電源回路についての軽負荷とされる条件での動作を示している。
先に説明したように、図9に示す電源回路では、スイッチング周波数制御による定電圧制御を行うが、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。
そして、このような軽負荷の状態では、図15に示すように、スイッチング素子Q2の両端電圧V1に対して、二次側巻線電圧V2はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流I1,I2,I3,I4としては、期間DON1,DON2との間に休止期間が無く平滑コンデンサCoに連続して充電されるようにして流れる。つまり、連続モードとなる。このときには、上記図14の重負荷時の動作として示したような逆方向の整流電流I1、I2が流れる期間は存在しなくなって、これに応じた無効電力も生じていない。
先に説明したように、図9に示す電源回路では、スイッチング周波数制御による定電圧制御を行うが、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。
そして、このような軽負荷の状態では、図15に示すように、スイッチング素子Q2の両端電圧V1に対して、二次側巻線電圧V2はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流I1,I2,I3,I4としては、期間DON1,DON2との間に休止期間が無く平滑コンデンサCoに連続して充電されるようにして流れる。つまり、連続モードとなる。このときには、上記図14の重負荷時の動作として示したような逆方向の整流電流I1、I2が流れる期間は存在しなくなって、これに応じた無効電力も生じていない。
このことから、図9に示す電源回路では、二次巻線[N2A,N2B]に対して接続される巻線電圧検出方式による同期整流回路として、重負荷時における電力変換効率の低下が依然として問題となっているということがいえる。
そこで、上記図14の波形図に示されるような、逆方向の整流電流による無効電力の発生の問題を解消する技術としては、整流電流検出方式による同期整流回路が知られている。この整流電流検出方式は、平滑コンデンサに充電される整流電流が0レベルになる前にMOS−FETをオフさせる技術である。
この整流電流検出方式による同期整流回路の構成例を、図16に示す。なお、この図においては、説明を簡単なものとするために、半波整流による構成を示している。
この整流電流検出方式による同期整流回路の構成例を、図16に示す。なお、この図においては、説明を簡単なものとするために、半波整流による構成を示している。
整流電流検出方式としては、二次巻線N2に流れる電流を検出するためにカレントトランスTRを設ける。カレントトランスの一次巻線Naは、二次巻線N2の端部と、MOS−FETQ4のドレインと接続される。MOS−FETQ4のソースは、平滑コンデンサCoの負極端子に接続している。
カレントトランスの二次巻線Nbに対しては、抵抗Raが並列に接続されるとともに、相互に順電圧方向が逆となるようにして、ダイオードDa、Dbが並列に接続されて並列接続回路を形成する。また、この並列接続回路に対して、コンパレータ20が接続される。コンパレータ20の反転入力には、基準電圧Vrefが入力される。なお、基準電圧Vrefとコンパレータ20の反転入力との接続点には、上記並列接続回路においてダイオードDaのアノードとダイオードDbのカソードが接続されている側の端部と接続される。また、コンパレータ20の非反転入力には、上記並列接続回路においてダイオードDaのカソードとダイオードDbのアノードが接続されている側の端部が接続される。
この場合、コンパレータ20の出力は、バッファ21により増幅されてMOS−FETQ4のゲートに印加されるようになっている。
カレントトランスの二次巻線Nbに対しては、抵抗Raが並列に接続されるとともに、相互に順電圧方向が逆となるようにして、ダイオードDa、Dbが並列に接続されて並列接続回路を形成する。また、この並列接続回路に対して、コンパレータ20が接続される。コンパレータ20の反転入力には、基準電圧Vrefが入力される。なお、基準電圧Vrefとコンパレータ20の反転入力との接続点には、上記並列接続回路においてダイオードDaのアノードとダイオードDbのカソードが接続されている側の端部と接続される。また、コンパレータ20の非反転入力には、上記並列接続回路においてダイオードDaのカソードとダイオードDbのアノードが接続されている側の端部が接続される。
この場合、コンパレータ20の出力は、バッファ21により増幅されてMOS−FETQ4のゲートに印加されるようになっている。
上記図16に示す構成による回路の動作を、図17に示す。
二次巻線N2に誘起される電圧が、平滑コンデンサCoの両端電圧(Eo)よりも大きくなると、先ず、MOS−FETQ4のボディダイオードのアノード→カソードの方向により、平滑コンデンサCoへ充電するようにして整流電流Idが流れ始める。この整流電流Idは、カレントトランスの一次巻線Naに流れるので、カレントトランスの二次巻線Nbには、一次巻線Naに流れる整流電流Idに応じた電圧Vnbが誘起される。コンパレータ20では、基準電圧Vrefと電圧Vnbとを比較して、電圧Vnbが基準電圧Vrefを越えるとHレベルを出力する。このHレベルの出力がバッファ21からオン電圧としてMOS−FETQ4のゲートに対して印加され、MOS−FETQ4をオンさせる。これにより、整流電流IdがMOS−FETQ4のドレイン→ソース方向により流れることになる。図17では、正極性により流れる整流電流Idとして示されている。
二次巻線N2に誘起される電圧が、平滑コンデンサCoの両端電圧(Eo)よりも大きくなると、先ず、MOS−FETQ4のボディダイオードのアノード→カソードの方向により、平滑コンデンサCoへ充電するようにして整流電流Idが流れ始める。この整流電流Idは、カレントトランスの一次巻線Naに流れるので、カレントトランスの二次巻線Nbには、一次巻線Naに流れる整流電流Idに応じた電圧Vnbが誘起される。コンパレータ20では、基準電圧Vrefと電圧Vnbとを比較して、電圧Vnbが基準電圧Vrefを越えるとHレベルを出力する。このHレベルの出力がバッファ21からオン電圧としてMOS−FETQ4のゲートに対して印加され、MOS−FETQ4をオンさせる。これにより、整流電流IdがMOS−FETQ4のドレイン→ソース方向により流れることになる。図17では、正極性により流れる整流電流Idとして示されている。
そして時間経過に応じて整流電流Idのレベルが低下し、これに応じて、電圧Vnbが基準電圧Vrefよりも低くなると、コンパレータ20は出力を反転させる。この反転出力がバッファ21を介して出力されることで、MOS−FETQ4のゲート容量を放電させて、MOS−FETQ4をオフとする。なお、この時点で、残りの整流電流IdはボディダイオードDD4を経由して短時間のうちに流れる。
このような動作とされることで、MOS−FETQ4は、整流電流Idが0レベルとなる前のタイミングでオフされることになる。これにより、図14に示したように、整流電流が不連続となる期間において、MOS−FETに逆方向電流が流れることが無くなって無効電力が生じなくなり、その分の電力変換効率は高くなる。
例えば、図9に示した電源回路の二次側の構成を、上記図16に示した構成に基づく、全波整流の整流電流検出方式による同期整流回路とした場合のAC→DC電力変換効率としては、交流入力電圧VAC=100V、最大負荷電力218Wの条件で測定を行ったところ、88%程度にまで向上するという測定結果が得られた。
例えば、図9に示した電源回路の二次側の構成を、上記図16に示した構成に基づく、全波整流の整流電流検出方式による同期整流回路とした場合のAC→DC電力変換効率としては、交流入力電圧VAC=100V、最大負荷電力218Wの条件で測定を行ったところ、88%程度にまで向上するという測定結果が得られた。
しかしながら、上記した整流電流検出方式の同期整流回路では、図16からも分かるように、1つのMOS−FETに対応して、少なくとも1組のカレントトランスと、このカレントトランスの出力によりMOS−FETを駆動するための比較的複雑な駆動回路系が必要となる。これにより、回路構成が複雑になり、これが製造能率の低下、コストアップ、回路基板サイズの拡大などにつながるという不都合が生じることになる。
特に、図9に示した一次側のスイッチングコンバータの構成を基本として整流電流検出方式の同期整流回路を二次側に備えることとした場合、二次側には全波整流回路を備える必要がある。従って、上記したカレントトランス及び駆動回路系は、MOS−FETQ3,Q4ごとに対応して2組必要とされることになり、上記した問題がさらに大きくなる。
このようにして、巻線電圧検出方式と整流電流検出方式とでは、巻線電圧検出方式のほうが、無効電力により電力変換効率の面で不利ではあるが、回路構成が簡略であるのに対して、整流電流検出方式のほうは、無効電力が生じないので電力変換効率の面では有利であるが、回路構成が複雑になる、というトレードオフの関係にある。
従って、同期整流回路を備える電源回路としては、できるだけ簡略な回路構成でありながら、かつ、無効電力による損失増加が解消されるような構成を採ることが求められている、ということになる。
特に、図9に示した一次側のスイッチングコンバータの構成を基本として整流電流検出方式の同期整流回路を二次側に備えることとした場合、二次側には全波整流回路を備える必要がある。従って、上記したカレントトランス及び駆動回路系は、MOS−FETQ3,Q4ごとに対応して2組必要とされることになり、上記した問題がさらに大きくなる。
このようにして、巻線電圧検出方式と整流電流検出方式とでは、巻線電圧検出方式のほうが、無効電力により電力変換効率の面で不利ではあるが、回路構成が簡略であるのに対して、整流電流検出方式のほうは、無効電力が生じないので電力変換効率の面では有利であるが、回路構成が複雑になる、というトレードオフの関係にある。
従って、同期整流回路を備える電源回路としては、できるだけ簡略な回路構成でありながら、かつ、無効電力による損失増加が解消されるような構成を採ることが求められている、ということになる。
そこで本発明は上記した課題を考慮して、スイッチング電源回路として次のように構成することとした。
つまり、入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を備えて形成されるスイッチング手段と、スイッチング素子をスイッチング駆動する駆動手段とを備える。
また、スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスを備える。
また、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによってスイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路とを備える。
また、絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して整流動作を行うことで二次側直流出力電圧を生成するように構成された、複数の二次側整流回路とを備えることとして、これら複数の二次側整流回路のうち、少なくとも1つは同期整流回路と倍電流整流回路とが組み合わされた倍電流/同期整流回路として、上記倍電流/同期整流回路以外の上記二次側整流回路を備える場合には、整流用ダイオード素子を備える整流回路とする。
そして、上記倍電流/同期整流回路は、絶縁コンバータトランスに巻装された1組の二次巻線の一方の端部と二次側アースとの間に直列接続される第1のMOS型トランジスタと、二次巻線の他方の端部と二次側アースとの間に直列接続される第2のMOS型トランジスタと、第1のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、第1のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第1の駆動回路と、第2のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、第2のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第2の駆動回路と、第1のインダクタと第2のインダクタとを直列接続して形成されるインダクタ直列回路であり、二次巻線に対して並列に接続されると共に、第1のインダクタと第2のインダクタの接続点が二次側平滑コンデンサの正極端子と接続されるインダクタ直列回路と、から形成する。
そして、絶縁コンバータトランスの磁束密度は、二次側直流電圧に接続される負荷条件の変動にかかわらず、全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定することとした。
つまり、入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を備えて形成されるスイッチング手段と、スイッチング素子をスイッチング駆動する駆動手段とを備える。
また、スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスを備える。
また、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによってスイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路とを備える。
また、絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して整流動作を行うことで二次側直流出力電圧を生成するように構成された、複数の二次側整流回路とを備えることとして、これら複数の二次側整流回路のうち、少なくとも1つは同期整流回路と倍電流整流回路とが組み合わされた倍電流/同期整流回路として、上記倍電流/同期整流回路以外の上記二次側整流回路を備える場合には、整流用ダイオード素子を備える整流回路とする。
そして、上記倍電流/同期整流回路は、絶縁コンバータトランスに巻装された1組の二次巻線の一方の端部と二次側アースとの間に直列接続される第1のMOS型トランジスタと、二次巻線の他方の端部と二次側アースとの間に直列接続される第2のMOS型トランジスタと、第1のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、第1のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第1の駆動回路と、第2のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、第2のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第2の駆動回路と、第1のインダクタと第2のインダクタとを直列接続して形成されるインダクタ直列回路であり、二次巻線に対して並列に接続されると共に、第1のインダクタと第2のインダクタの接続点が二次側平滑コンデンサの正極端子と接続されるインダクタ直列回路と、から形成する。
そして、絶縁コンバータトランスの磁束密度は、二次側直流電圧に接続される負荷条件の変動にかかわらず、全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定することとした。
上記構成によるスイッチング電源回路としては、一次側スイッチングコンバータとしては、共振形コンバータに対して部分電圧共振回路が組み合わされた複合共振形コンバータとしての構成を採り、二次側においては、複数の二次側整流回路を備えて複数の二次側直流出力電圧を生成するようにされる。
そして、これら複数の二次側整流回路のうち、少なくとも1つについては、巻線電圧検出方式による全波整流の同期整流回路と倍電流整流回路を組み合わせた倍電流/同期整流回路とし、同期整流回路以外の二次側整流回路を備えるのであれば、整流用素子としてダイオード素子を備える整流回路(つまり同期整流回路の構成を採らない整流回路)とする構成を採る。
そのうえで、絶縁コンバータトランスの磁束密度が所定以下となるようにしていることで、負荷変動にかかわらず、二次側整流電流が常に連続モードとなるようにしている。二次側整流電流が連続モードとなれば、巻線電圧検出方式による同期整流回路において問題となる、二次側整流電流の不連続期間においてMOS型トランジスタに逆方向電流が流れることに依る無効電力は生じないことになる。
そして、これら複数の二次側整流回路のうち、少なくとも1つについては、巻線電圧検出方式による全波整流の同期整流回路と倍電流整流回路を組み合わせた倍電流/同期整流回路とし、同期整流回路以外の二次側整流回路を備えるのであれば、整流用素子としてダイオード素子を備える整流回路(つまり同期整流回路の構成を採らない整流回路)とする構成を採る。
そのうえで、絶縁コンバータトランスの磁束密度が所定以下となるようにしていることで、負荷変動にかかわらず、二次側整流電流が常に連続モードとなるようにしている。二次側整流電流が連続モードとなれば、巻線電圧検出方式による同期整流回路において問題となる、二次側整流電流の不連続期間においてMOS型トランジスタに逆方向電流が流れることに依る無効電力は生じないことになる。
このことから、本発明としては、二次側に巻線電圧検出方式の同期整流回路としての構成を含みながらも、二次側整流電流の不連続期間に対応した無効電力は生じないこととなり、これにより、例えば、整流電流検出方式による同期整流回路を備えた場合と同等程度にまで電力変換効率が向上することとなる。また、この同期整流回路としての回路構成自体は巻線電圧検出方式であることで、整流電流検出方式よりも簡易な構成を採ることができる。
さらに本発明においては、同期整流回路に対して倍電流整流回路が備えられて二次巻線電流を、整流電流レベルの1/2とすることができるので、これによる電力変換効率の向上も得られることになる。さらに、倍電流整流回路は、二次巻線にセンタータップを施さなくとも全波整流動作が得られる回路構成なので、二次巻線が巻装されるトランスの構造が簡単となり、また、回路設計も容易になるという利点も得られる。
つまり、本発明によっては、同期整流回路を備える複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立が図られるものであり、特に、定電圧大電流とされるような条件に電源回路を使用する場合に有利となるものである。
さらに本発明においては、同期整流回路に対して倍電流整流回路が備えられて二次巻線電流を、整流電流レベルの1/2とすることができるので、これによる電力変換効率の向上も得られることになる。さらに、倍電流整流回路は、二次巻線にセンタータップを施さなくとも全波整流動作が得られる回路構成なので、二次巻線が巻装されるトランスの構造が簡単となり、また、回路設計も容易になるという利点も得られる。
つまり、本発明によっては、同期整流回路を備える複合共振形コンバータとして、高い電力変換効率を得ることと、回路の簡易化による回路規模の縮小、及び低コスト化を図ることとの両立が図られるものであり、特に、定電圧大電流とされるような条件に電源回路を使用する場合に有利となるものである。
図1は、本発明の第1の実施の形態としてのスイッチング電源回路の構成例を示している。この図に示す電源回路は、一次側の基本構成として、他励式によるハーフブリッジ結合方式による電流共振形コンバータに対して部分電圧共振回路が組み合わされた構成を採る。
この図に示す電源回路においては、先ず、商用交流電源ACに対して、整流ダイオードDA,DBから成る整流回路部Diと、2本の平滑コンデンサCi1,Ci2とから成る倍電圧整流回路が備えられる。この倍電圧整流回路によっては、平滑コンデンサCi1−Ci2の両端電圧として、交流入力電圧VACの2倍に対応したレベル整流平滑電圧Ei(直流入力電圧)が生成される。
この図に示す電源回路のように、負荷が比較的大きな電流を必要とする条件では、一次側スイッチングコンバータ側の回路に流れる電流レベルも増加する。これにより、スイッチング損失などが増加して電力変換効率が低下する。そこで、このようにして、直流入力電圧を生成する整流回路系について倍電圧整流回路とすることで、例えば通常の全波整流により交流入力電圧VACの等倍に対応するレベルの整流平滑電圧Eiを供給する場合よりも、一次側スイッチングコンバータの回路内に流れる電流レベルを約1/2とすることができる。これにより、一次側スイッチングコンバータによるスイッチング損失が低減されるようにしているものである。
上記直流入力電圧を入力してスイッチング(断続)する電流共振形コンバータとしては、図示するようにして、MOS−FETによる2本のスイッチング素子Q1,Q2をハーフブリッジ結合により接続したスイッチング回路を備える。スイッチング素子Q1,Q2の各ドレイン−ソース間に対しては、ダンパーダイオードDD1,DD2が並列に接続される。ダンパーダイオードDD1のアノード、カソードは、それぞれスイッチング素子Q1のソース、ドレインと接続される。同様にして、ダンパーダイオードDD2のアノード、カソードは、それぞれスイッチング素子Q2のソース、ドレインと接続される。ダンパーダイオードDD1,DD2は、それぞれスイッチング素子Q1,Q2が備えるボディダイオードとされる。
また、スイッチング素子Q2のドレイン−ソース間に対しては、部分共振コンデンサCpが並列に接続される。この部分共振コンデンサCpのキャパシタンスと一次巻線N1のリーケージインダクタンスL1によっては並列共振回路(部分電圧共振回路)を形成する。そして、スイッチング素子Q1,Q2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。
この電源回路においては、スイッチング素子Q1,Q2をスイッチング駆動するために、発振・ドライブ回路2が設けられる。この発振・ドライブ回路2は、発振回路、駆動回路を有しており、例えば汎用のICを用いることができる。そして、この発振・ドライブ回路2内の発振回路及び駆動回路によって、所要の周波数によるドライブ信号(ゲート電圧)をスイッチング素子Q1,Q2の各ゲートに対して印加する。これにより、スイッチング素子Q1,Q2は、所要のスイッチング周波数により交互にオン/オフするようにしてスイッチング動作を行う。
絶縁コンバータトランスPITは、スイッチング素子Q1 、Q2のスイッチング出力を二次側に伝送するために設けられる。
この絶縁トランスPITの一次巻線N1の一方の端部は、一次側並列共振コンデンサC1の直列接続を介して、スイッチング素子Q1のソースとスイッチング素子Q2のドレインとの接続点(スイッチング出力点)に接続されることで、スイッチング出力が伝達されるようになっている。
また、一次巻線N1の他方の端部は、一次側アースに接続される。
この絶縁トランスPITの一次巻線N1の一方の端部は、一次側並列共振コンデンサC1の直列接続を介して、スイッチング素子Q1のソースとスイッチング素子Q2のドレインとの接続点(スイッチング出力点)に接続されることで、スイッチング出力が伝達されるようになっている。
また、一次巻線N1の他方の端部は、一次側アースに接続される。
ここで、絶縁コンバータトランスPITは、後述する構造により、絶縁コンバータトランスPITの一次巻線N1に所要のリーケージインダクタンスL1を生じさせる。そして、直列共振コンデンサC1のキャパシタンスと、上記リーケージインダクタンスL1によっては、一次側スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成する。
上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路(L1−C1)による電流共振形としての動作と、前述した部分電圧共振回路(Cp//L1)とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた、複合共振形コンバータとしての構成を採っている。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた、複合共振形コンバータとしての構成を採っている。
そして、本実施の形態において、絶縁コンバータトランスPITの二次側では、複数の二次側直流出力電圧を生成して出力することとしており、この場合には、それぞれの出力レベルが異なる二次側直流出力電圧Eo,Eo1,Eo2の3つを出力することとしている。また、後述する構成から分かるように、二次側直流出力電圧Eo,Eo1,Eo2については個々に安定化されるようになっている。
そして、このように3つの二次側直流出力電圧を得るために、図1に示す回路では、絶縁コンバータトランスPITの二次側において、二次巻線N2、二次巻線[N3A,N3B]、二次巻線[N4A,N4B]の3組を巻装することとしており、それぞれの組の二次巻線に励起される交番電圧から、上記二次側直流出力電圧Eo,Eo1,Eo2を生成するようにされる。
また、本実施の形態では、このようにして得られる二次側直流出力電圧Eo,Eo1,Eo2の各々について、それぞれ個々に定電圧制御が行われるように構成される。
そして、このように3つの二次側直流出力電圧を得るために、図1に示す回路では、絶縁コンバータトランスPITの二次側において、二次巻線N2、二次巻線[N3A,N3B]、二次巻線[N4A,N4B]の3組を巻装することとしており、それぞれの組の二次巻線に励起される交番電圧から、上記二次側直流出力電圧Eo,Eo1,Eo2を生成するようにされる。
また、本実施の形態では、このようにして得られる二次側直流出力電圧Eo,Eo1,Eo2の各々について、それぞれ個々に定電圧制御が行われるように構成される。
先ず、二次巻線N2に対しては、倍電流整流回路或いは電流ダブラ整流回路などといわれる全波整流動作の整流回路が形成される。そしてさらに、この倍電流整流回路に対して、電圧検出方式による同期整流回路が組み合わされる。
二次巻線N2の一方の端部Paは、NチャンネルのMOS−FETQ3のドレイン→ソースを介して二次側アース(平滑コンデンサCoの負極端子側)と接続される。このMOS−FETQ3に対しては、ドレイン→ソースに対して逆並列接続されるようにしてボディダイオードDD3が接続される。
また、二次巻線N2の他方の端部Pbは、同じくNチャンネルのMOS−FETQ4のドレイン→ソースを介して二次側アースと接続される。このMOS−FETQ4に対しても、ドレイン→ソースに対して逆並列接続されるようにしてボディダイオードDD4が接続される。
つまり、この場合には、二次側整流回路系の整流電流経路において、MOS−FETQ3,Q4を平滑コンデンサCoの負極側に直列に挿入した構造となっている。
また、これらMOS−FETQ3,Q4は、例えば低耐圧のトレンチ構造のものを選定することで、低オン抵抗を得るようにされる。
また、二次巻線N2の他方の端部Pbは、同じくNチャンネルのMOS−FETQ4のドレイン→ソースを介して二次側アースと接続される。このMOS−FETQ4に対しても、ドレイン→ソースに対して逆並列接続されるようにしてボディダイオードDD4が接続される。
つまり、この場合には、二次側整流回路系の整流電流経路において、MOS−FETQ3,Q4を平滑コンデンサCoの負極側に直列に挿入した構造となっている。
また、これらMOS−FETQ3,Q4は、例えば低耐圧のトレンチ構造のものを選定することで、低オン抵抗を得るようにされる。
また、二次巻線N2の端部Paと、MOS−FETQ3のドレインとの接続点に対しては、インダクタL11の一端が接続され、インダクタL11の他端は二次側の平滑コンデンサCoの正極端子に接続される。
また、二次巻線N2の上記端部Pbと、MOS−FETQ4のドレインとの接続点に対しては、インダクタL12の一端が接続され、インダクタL12の他端も二次側の平滑コンデンサCoの正極端子に接続される。
また、二次巻線N2の上記端部Pbと、MOS−FETQ4のドレインとの接続点に対しては、インダクタL12の一端が接続され、インダクタL12の他端も二次側の平滑コンデンサCoの正極端子に接続される。
そして、MOS−FETQ3を駆動する駆動回路は、二次巻線N2の端部Pb側と、MOS−FETQ3のゲートの間に、ゲート抵抗Rg1を接続すると共に、MOS−FETQ3のゲートと二次側アースとの間に抵抗R11を接続して形成される。
同様に、MOS−FETQ4を駆動する駆動回路は、二次巻線N2の端部Pa側と、MOS−FETQ4のゲートの間に、ゲート抵抗Rg2を接続すると共に、MOS−FETQ4のゲートと二次側アースとの間に抵抗R12を接続して形成される。
同様に、MOS−FETQ4を駆動する駆動回路は、二次巻線N2の端部Pa側と、MOS−FETQ4のゲートの間に、ゲート抵抗Rg2を接続すると共に、MOS−FETQ4のゲートと二次側アースとの間に抵抗R12を接続して形成される。
MOS−FETは、ゲートにオン電圧を印加すると、ドレイン−ソース間は、単なる抵抗体と等価となるので、電流は双方向に流れる。これを二次側の整流素子として機能させようとすれば、平滑コンデンサCoの正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、平滑コンデンサCoから絶縁コンバータトランスPIT側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるMOS−FETの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。
上記した駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサCoの正極端子に充電する方向(つまり、ドレイン→ソース方向)にのみ電流が流れるように、MOS−FETQ3,Q4をスイッチング駆動するための回路である。つまり、この場合における同期整流回路の回路構成としては、巻線電圧検出方式により、整流電流に同期させてMOS−FETQ3,Q4をオン/オフ駆動する構成を採っているものである。
上記した駆動回路は、二次巻線の電圧を検出することに基づいて、平滑コンデンサCoの正極端子に充電する方向(つまり、ドレイン→ソース方向)にのみ電流が流れるように、MOS−FETQ3,Q4をスイッチング駆動するための回路である。つまり、この場合における同期整流回路の回路構成としては、巻線電圧検出方式により、整流電流に同期させてMOS−FETQ3,Q4をオン/オフ駆動する構成を採っているものである。
また、上述のようにして、インダクタL11−L12の直列接続を、1組の二次巻線N2に対して並列接続し、なおかつ、インダクタL11−L12の接続点を平滑コンデンサCoの正極端子に接続している構成を付加することで、この巻線電圧検出方式による同期整流回路は、倍電流整流回路としての構成も有することになる。なお、以降において、このようにして倍電流整流回路と同期整流回路を組み合わせた構成については、倍電流/同期整流回路ともいうことにする。
上記した回路構成による倍電流/同期整流回路によっては、平滑コンデンサCOに対して全波整流により整流して得られる整流電流を充電する動作が得られ、これにより、平滑コンデンサCOの両端電圧として二次側直流出力電圧EOが得られる。この二次側直流出力電圧EOは、図示しない負荷側に供給されるとともに、次に説明する制御回路1のための検出電圧としても分岐して入力される。
制御回路1は、二次側直流出力電圧EOのレベル変化に応じた検出出力を発振・ドライブ回路2に供給する。発振・ドライブ回路2では、入力された制御回路1の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Q1,Q2を駆動する。スイッチング素子Q1,Q2のスイッチング周波数が可変されることで、絶縁コンバータトランスPITの一次巻線N1から二次巻線N2A,N2B側に伝送される電力が変化するが、これにより二次側直流出力電圧Eoのレベルを安定化させるように動作する。
例えば重負荷の傾向となって二次側直流出力電圧Eoが低下するのに応じては、上記スイッチング周波数を高くするように制御することで、二次側直流出力電圧Eoを上昇させる。これに対して、軽負荷の傾向となって二次側直流出力電圧Eoが上昇するのに応じては、上記スイッチング周波数を低くするように制御することで、二次側直流出力電圧Eoを低下させる。
例えば重負荷の傾向となって二次側直流出力電圧Eoが低下するのに応じては、上記スイッチング周波数を高くするように制御することで、二次側直流出力電圧Eoを上昇させる。これに対して、軽負荷の傾向となって二次側直流出力電圧Eoが上昇するのに応じては、上記スイッチング周波数を低くするように制御することで、二次側直流出力電圧Eoを低下させる。
また、二次巻線[N3A,N3B]の組においては、これら二次巻線N3A,N3Bの各一方の端部を接続してセンタータップを形成している。このセンタータップは二次側アースに対して接続する。
そして、二次巻線N3Aの他方の端部に対しては、直交型制御トランスPRT−1の被制御巻線NR1の直列接続を介して、整流ダイオードDo1のアノードを接続する。また、二次巻線N3Bの他方の端部に対しては、直交型制御トランスPRT−1の被制御巻線NR2の直列接続を介して、整流ダイオードDo2のアノードを接続する。整流ダイオードDo1,Do2の各カソードは、平滑コンデンサCo1の正極端子と接続される。平滑コンデンサCo1の負極端子は二次側アースに接続される。ここで、直交型制御トランスPRT−1における被制御巻線NR1については、巻始め端部を二次巻線N3A側と接続し、巻終わり端部を整流ダイオードDo1側に接続するようにしている。これに対して、被制御巻線NR2については、巻終わり端部を二次巻線N3B2側と接続し,巻始め端部を整流ダイオードDo2側に接続するようにしている。
このようにして形成される全波整流回路によって、平滑コンデンサCo1の両端電圧として、二次側直流出力電圧Eo1が得られる。
そして、二次巻線N3Aの他方の端部に対しては、直交型制御トランスPRT−1の被制御巻線NR1の直列接続を介して、整流ダイオードDo1のアノードを接続する。また、二次巻線N3Bの他方の端部に対しては、直交型制御トランスPRT−1の被制御巻線NR2の直列接続を介して、整流ダイオードDo2のアノードを接続する。整流ダイオードDo1,Do2の各カソードは、平滑コンデンサCo1の正極端子と接続される。平滑コンデンサCo1の負極端子は二次側アースに接続される。ここで、直交型制御トランスPRT−1における被制御巻線NR1については、巻始め端部を二次巻線N3A側と接続し、巻終わり端部を整流ダイオードDo1側に接続するようにしている。これに対して、被制御巻線NR2については、巻終わり端部を二次巻線N3B2側と接続し,巻始め端部を整流ダイオードDo2側に接続するようにしている。
このようにして形成される全波整流回路によって、平滑コンデンサCo1の両端電圧として、二次側直流出力電圧Eo1が得られる。
後述するが、この二次側直流出力電圧Eo1に対する安定化は、制御回路3−1及び直交型制御トランスPRT−1から成る定電圧制御回路系によって行われる。
同様にして、二次巻線[N4A,N4B]の組も、これら二次巻線N4A,N4Bの各一方の端部を接続してセンタータップを形成している。このセンタータップは二次側アースに対して接続する。
そして、二次巻線N4Aの他方の端部に対しては、直交型制御トランスPRT−2の被制御巻線NR1の直列接続を介して、整流ダイオードDo3のアノードを接続する。また、二次巻線N4Bの他方の端部に対しては、直交型制御トランスPRT−2の被制御巻線NR2の直列接続を介して、整流ダイオードDo4のアノードを接続する。整流ダイオードDo3,Do4の各カソードは、平滑コンデンサCo2の正極端子と接続される。平滑コンデンサCo2の負極端子は二次側アースに接続される。また、直交型制御トランスPRT−2の被制御巻線NR1についても、巻始め端部を二次巻線N4A側と接続し、巻終わり端部を整流ダイオードDo3側に接続するようにしている。これに対して、被制御巻線NR2については、巻終わり端部を二次巻線N4B2側と接続し,巻始め端部を整流ダイオードDo4側に接続するようにしている。
このように、二次巻線[N4A,N4B]に対しても全波整流回路が接続されており、平滑コンデンサCo2の両端電圧として、二次側直流出力電圧Eo2が得られるようにされている。
この二次側直流出力電圧Eo2に対する安定化は、制御回路3−2及び直交型制御トランスPRT−2から成る定電圧制御回路系によって行われる。
そして、二次巻線N4Aの他方の端部に対しては、直交型制御トランスPRT−2の被制御巻線NR1の直列接続を介して、整流ダイオードDo3のアノードを接続する。また、二次巻線N4Bの他方の端部に対しては、直交型制御トランスPRT−2の被制御巻線NR2の直列接続を介して、整流ダイオードDo4のアノードを接続する。整流ダイオードDo3,Do4の各カソードは、平滑コンデンサCo2の正極端子と接続される。平滑コンデンサCo2の負極端子は二次側アースに接続される。また、直交型制御トランスPRT−2の被制御巻線NR1についても、巻始め端部を二次巻線N4A側と接続し、巻終わり端部を整流ダイオードDo3側に接続するようにしている。これに対して、被制御巻線NR2については、巻終わり端部を二次巻線N4B2側と接続し,巻始め端部を整流ダイオードDo4側に接続するようにしている。
このように、二次巻線[N4A,N4B]に対しても全波整流回路が接続されており、平滑コンデンサCo2の両端電圧として、二次側直流出力電圧Eo2が得られるようにされている。
この二次側直流出力電圧Eo2に対する安定化は、制御回路3−2及び直交型制御トランスPRT−2から成る定電圧制御回路系によって行われる。
二次側直流出力電圧Eo1を安定化するための構成としては次のようになる。
先の説明からも分かるように、二次側直流出力電圧Eo1のための定電圧制御回路系は、直交型制御トランスPRT−1及び制御回路3−1を備えて成る。
先の説明からも分かるように、二次側直流出力電圧Eo1のための定電圧制御回路系は、直交型制御トランスPRT−1及び制御回路3−1を備えて成る。
ここで、直交型制御トランスPRT(PRT−1)の構造について、図3を参照して説明しておく。
この図に示すようにして、直交型制御トランスPRTとしては、4本の磁脚を有する2つのダブルコの字型コアCR11、CR12の互いの磁脚の端部を接合するようにして、立体型のコアが形成される。この場合において、この立体型コアのサイズとしては、図示するようにして、例えば高さa=15mm、奥行きb=15mm、幅c=20mmとなるように形成される。また、この場合においては、ダブルコの字形コアCR11、CR12の互いの磁脚の接合部分については、ギャップは形成しないこととしている。
この図に示すようにして、直交型制御トランスPRTとしては、4本の磁脚を有する2つのダブルコの字型コアCR11、CR12の互いの磁脚の端部を接合するようにして、立体型のコアが形成される。この場合において、この立体型コアのサイズとしては、図示するようにして、例えば高さa=15mm、奥行きb=15mm、幅c=20mmとなるように形成される。また、この場合においては、ダブルコの字形コアCR11、CR12の互いの磁脚の接合部分については、ギャップは形成しないこととしている。
そして、この立体型のコアの所定の2本の磁脚に対して、被制御巻線NR1,NR2を巻装し、さらに、制御巻線NCを、被制御巻線NR1,NR2に対して直交する巻回方向となるようにして所定の2本の磁脚に対して巻装する。なお、このときには、図1に示されているように、被制御巻線NR1と被制御巻線NR2は、その巻方向が互いに逆となるようにして巻装される。
このような構造により、直交型制御トランスPRTとしては制御巻線Ncに流れる電流の増加により飽和状態となる、可飽和リアクトルとして構成される。
また、この場合における制御巻線NCと被制御巻線NR1,NR2とのターン数(巻線数)としては、NC=1000T、NR1=NR2=4Tとしている。
このような構造により、直交型制御トランスPRTとしては制御巻線Ncに流れる電流の増加により飽和状態となる、可飽和リアクトルとして構成される。
また、この場合における制御巻線NCと被制御巻線NR1,NR2とのターン数(巻線数)としては、NC=1000T、NR1=NR2=4Tとしている。
制御回路3−1では、検出電圧として入力された二次側直流出力電圧Eo1のレベルの誤差に応じて、直交型制御トランスPRT−1の制御巻線Ncに流すべき制御電流としての直流電流レベルを可変して出力するように構成される。
このようにして、直交型制御トランスPRT−1の制御巻線Ncに流れる制御電流レベルが可変されることに応じては、被制御巻線NR1,NR2の各インダクタンスが変化することになる。この場合には、制御巻線Ncに流れる制御電流レベルが大きくなるのに応じて、被制御巻線NR1,NR2の各インダクタンスは大きくなるようにして変化する。また、被制御巻線NR1,NR2の各インダクタンスは、被制御巻線NR1,NR2に流れる電流レベルの絶対値が大きくなるのに応じて小さくなるようにも変化する。
このようにして、直交型制御トランスPRT−1の制御巻線Ncに流れる制御電流レベルが可変されることに応じては、被制御巻線NR1,NR2の各インダクタンスが変化することになる。この場合には、制御巻線Ncに流れる制御電流レベルが大きくなるのに応じて、被制御巻線NR1,NR2の各インダクタンスは大きくなるようにして変化する。また、被制御巻線NR1,NR2の各インダクタンスは、被制御巻線NR1,NR2に流れる電流レベルの絶対値が大きくなるのに応じて小さくなるようにも変化する。
このようにして被制御巻線NR1,NR2のインダクタンスが変化するのに応じては、二次側直流出力電圧Eo2のための整流回路系を形成する整流ダイオードDo3,Do4のアノードと二次側アース間の電位を変化させるように動作する。このアノード電位が変化するということは、二次側直流出力電圧Eo1のレベルもこれに応じて変化することである。従って、上記のようにして、二次側直流出力電圧Eo1のレベル誤差に応じて被制御巻線NR1のインダクタンスを可変することによっては、二次側直流出力電圧Eo1のレベルが安定化されるように制御されるものである。
残る二次巻線[N4A,N4B]に対しても、整流ダイオードDo3,Do4及び平滑コンデンサCo2から成る全波整流回路が接続されており、二次側直流出力電圧Eo2を生成するようにされている。そして、この二次側直流出力電圧Eo2のための定電圧制御回路系としても、直交型制御トランスPRT−2及び制御回路3−2が、上記した直交型制御トランスPRT−1及び制御回路3−1と同様の動作を行うことになる。これにより、二次側直流出力電圧Eo2についても、二次側直流出力電圧Eo1と同様にして安定化されることになる。
なお、直交型制御トランスPRT−2の構造としては、先に図3により説明した直交型制御トランスPRT−1と同様の構造とされればよい。
なお、直交型制御トランスPRT−2の構造としては、先に図3により説明した直交型制御トランスPRT−1と同様の構造とされればよい。
このようにして図1に示す電源回路では、複数の二次側直流出力電圧を生成して出力するようにされている。そして、例えば最も負荷電力が重いとされる二次側直流出力電圧Eoについては、スイッチング周波数制御方式により定電圧制御を行うこととし、残る二次側直流出力電圧Eo1,Eo2については、直交型制御トランスPRT−1,PRT−2を備えて、整流電流経路に挿入した直交型制御トランスPRTの被制御巻線NR1,NR2のインダクタンスを可変する、インダクタンス制御方式により安定化を図ることとしている。
図1に示す本実施の形態の電源回路は、例えば各種のデジタル機器などにおいて特徴となる負荷条件である、低電圧、大電流、及び多出力電圧に対応するものとして構成される。ここでは、多出力電圧対応として、二次側直流出力電圧Eo,Eo1,Eo2を出力することとしている。また、ここでの低電圧大電流の状態としては、二次側直流電圧Eo=5V、Eo1=12V/5A,Eo2=3.3V/10Aで、一次側スイッチングコンバータのスイッチング電流である一次側直列共振電流Io=25Aとなる状態であるとする。
このような条件を前提として、図1に示す電源回路としては、次のようにして各部所要の部品を構成し、また、選定している。
先ず、絶縁コンバータトランスPITについては、図2に示す構造を採ることとしている。
この図に示すように、絶縁コンバータトランスPITは、フェライト材によるE型コアCR1、CR2を互いの磁脚が対向するように組み合わせたEE型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンBが備えられる。このボビンBの一方の巻装部に対して一次巻線N1を巻装する。また、他方の巻装部に対して二次巻線(N2,N3A,N3B,N4A,N4B)を巻装する。このようにして一次側巻線及び二次側巻線が巻装されたボビンBを上記EE型コア(CR1,CR2)に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、EE型コアの中央磁脚に巻装される状態となる。このようにして絶縁コンバータトランスPIT全体としての構造が得られる。この場合のEE型コアのサイズは例えばEER−40としている。
先ず、絶縁コンバータトランスPITについては、図2に示す構造を採ることとしている。
この図に示すように、絶縁コンバータトランスPITは、フェライト材によるE型コアCR1、CR2を互いの磁脚が対向するように組み合わせたEE型コアを備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンBが備えられる。このボビンBの一方の巻装部に対して一次巻線N1を巻装する。また、他方の巻装部に対して二次巻線(N2,N3A,N3B,N4A,N4B)を巻装する。このようにして一次側巻線及び二次側巻線が巻装されたボビンBを上記EE型コア(CR1,CR2)に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、EE型コアの中央磁脚に巻装される状態となる。このようにして絶縁コンバータトランスPIT全体としての構造が得られる。この場合のEE型コアのサイズは例えばEER−40としている。
EE型コアの中央磁脚に対しては、図のようにして、例えばギャップ長1.5mm程度のギャップGを形成するようにしている。これによって、結合係数kとしては、例えばk=0.8以下による疎結合の状態を得るようにしている。つまり、従来例として図9に示した電源回路の絶縁コンバータトランスPITよりも、さらに疎結合の状態としているものである。なお、ギャップGは、E型コアCR1,CR2の中央磁脚を、2本の外磁脚よりも短くすることで形成することが出来る。
そのうえで、二次側巻線の1T(ターン)あたりの誘起電圧レベルとしても、図9に示した電源回路よりも低くなるように、一次巻線N1と二次巻線N2A,N2Bの巻線数(ターン数)を設定する。例えば、一次巻線N1=135T、二次巻線N2=3T、二次巻線N3A=N3B=8T、二次巻線N4A=N4B=2T、とすることで、二次側巻線の1T(ターン)あたりの誘起電圧レベルを、2V/T以下としている。
このような絶縁コンバータトランスPIT及び一次巻線N1、二次巻線(N2,N3A,N3B,N4A,N4B)の巻線数設定とすることで、絶縁コンバータトランスPITのコアにおける磁束密度が低下して、図9に示す電源回路よりも、絶縁コンバータトランスPITにおけるリーケージインダクタンスは増加する。
また、一次側直列共振コンデンサC1には、0.018μFを選定した。また、二次側の同期整流回路を形成するMOS−FETQ3,Q4については、30A/20Vを選定しており、そのオン抵抗は5mΩである。
さらに、インダクタL11,L12については、47μHを選定している。
さらに、インダクタL11,L12については、47μHを選定している。
このような構成による図1に示す電源回路の動作波形を、図4及び図5に示す。図4は、交流入力電圧VAC=100V、負荷電力Po=125Wのときの動作を示し、図5は、交流入力電圧VAC=100V、負荷電力Po=25W時の動作を示している。図1に示す電源回路の対応負荷電力範囲において、負荷電力Po=125Wは重負荷とされる条件であり、負荷電力Po=25Wは軽負荷の条件となる。
図4に示す波形図において、スイッチング素子Q2の両端電圧V1は、スイッチング素子Q2のオン/オフ状態に対応している。つまり、スイッチング素子Q2がオンとなる期間T2では0レベルで、オフとなる期間T1では所定レベルでクランプされた矩形波となる。そして、スイッチング素子Q2//ダンパーダイオードDD2に流れるスイッチング電流IDS2としては、期間T2に示されるように、ターンオン時においては、ダンパーダイオードDD2を流れることで負極性となり、これが反転して正極性によりスイッチング素子Q2のドレイン→ソースを流れ、期間T1でオフとなって0レベルとなる波形が得られる。
また、スイッチング素子Q1は、上記スイッチング素子Q2に対して交互にオン/オフするようにしてスイッチングを行う。このため、スイッチング素子Q1//ダンパーダイオードDD1に流れるスイッチング電流IDS1は、スイッチング電流IDS2に対して180°位相がシフトした波形となる。また、図示してはいないが、スイッチング素子Q1の両端電圧としても、スイッチング素子Q2の両端電圧V1に対して180°位相がシフトした波形となる。
また、スイッチング素子Q1は、上記スイッチング素子Q2に対して交互にオン/オフするようにしてスイッチングを行う。このため、スイッチング素子Q1//ダンパーダイオードDD1に流れるスイッチング電流IDS1は、スイッチング電流IDS2に対して180°位相がシフトした波形となる。また、図示してはいないが、スイッチング素子Q1の両端電圧としても、スイッチング素子Q2の両端電圧V1に対して180°位相がシフトした波形となる。
そして、スイッチング素子Q1,Q2のスイッチング出力点と一次側アース間に接続される一次側直列共振回路(C1−L1)に流れる一次側直列共振電流Ioは、スイッチング電流IDS1とスイッチング電流IDS2とが合成されたものとなる。これにより、図示するようにして、一次側直列共振電流Ioは正弦波状となる。この波形を、図9に示した従来の電源回路の一次側直列共振電流Ioの波形(図14参照)と比較すると、本実施の形態の一次側直列共振電流Ioとしては、一次巻線N1の励磁インダクタンスにより発生する鋸歯状波成分がほとんど含まれていないことが分かる。これは、絶縁コンバータトランスPITの結合係数をより疎結合な状態としたことで、一次巻線N1のリーケージインダクタンスL1が増加した分、相対的に一次巻線N1の励磁インダクタンスが小さくなったことに依る。
そして、このような一次側直列共振電流Ioの波形が得られるのに応じて、二次巻線N2の電圧V2としては、一次側直列共振電流Ioが正極性/負極性で反転するのに応じて同様に反転し、二次側直流出力電圧Eoに対応する絶対値レベルでクランプされた波形となる。
ここで、図14に示す電圧V2と比較して分かるように、この図4に示す電圧V2は、0レベルの区間を挟むことなく正/負で反転する波形となっていることが分かる。
ここで、図14に示す電圧V2と比較して分かるように、この図4に示す電圧V2は、0レベルの区間を挟むことなく正/負で反転する波形となっていることが分かる。
そして、二次側の倍電流/同期整流回路についての電圧検出方式による同期整流回路の動作としては、抵抗Rg1−R11、及び抵抗Rg2−R12から成る各駆動回路により上記電圧V2を検出し、それぞれMOS−FETQ3,Q4に対してオンレベルのゲート電圧を出力することになる。これにより、MOS−FETQ3,Q4の各ゲート−ソース間に生じるゲート−ソース間電圧VGS3,VGS4は、それぞれ、電圧V2が正/負となるパルス期間に応じてオン電圧レベルを生じる。
ゲート−ソース間電圧VGS3は、二次巻線電圧V2について二次巻線N2の端部Pb側が正極性となったときに対応してオン電圧となり、MOS−FETQ3をオンとさせる。このときに流れる整流電流I1は、MOS−FETQ3のソース→ドレインからインダクタL11に流れる成分と、二次巻線N2の端部Pa側から流入する成分とに分岐する。
整流電流I1として、インダクタL11に流れた成分は、そのまま平滑コンデンサCoの正極端子に充電電流として流入し、二次巻線N2の端部Pa側から流入した成分はインダクタL12に流入した後に、平滑コンデンサCoの正極端子に充電電流として流入する。
整流電流I1として、インダクタL11に流れた成分は、そのまま平滑コンデンサCoの正極端子に充電電流として流入し、二次巻線N2の端部Pa側から流入した成分はインダクタL12に流入した後に、平滑コンデンサCoの正極端子に充電電流として流入する。
これに対して、ゲート−ソース間電圧VGS4は、二次巻線電圧V2について二次巻線N2の端部Pa側が正極性となったときに対応してオン電圧となり、MOS−FETQ4をオンとさせる。このときに流れる整流電流I2は、MOS−FETQ4のソース→ドレインからインダクタL12に流れる成分と、二次巻線N2の端部Pb側から流入する成分とに分岐する。
整流電流I2として、インダクタL12に流れた成分は、そのまま平滑コンデンサCoの正極端子に充電電流として流入し、二次巻線N2の端部Pb側から流入した成分はインダクタL11に流入した後に、平滑コンデンサCoの正極端子に充電電流として流入する。
このようにして流れる整流電流I1,I2は、それぞれ、図示する波形により期間DON1,DON2において流れるものとなる。
整流電流I2として、インダクタL12に流れた成分は、そのまま平滑コンデンサCoの正極端子に充電電流として流入し、二次巻線N2の端部Pb側から流入した成分はインダクタL11に流入した後に、平滑コンデンサCoの正極端子に充電電流として流入する。
このようにして流れる整流電流I1,I2は、それぞれ、図示する波形により期間DON1,DON2において流れるものとなる。
このことから、整流動作としては、二次巻線電圧V2が正/負となる各半波の期間で平滑コンデンサCoに対して充電する全波整流動作が得られていることがわかる。
また、二次巻線電圧V2が正/負となる各半波の期間において流れる整流電流は、二次巻線N2と、インダクタL11又はインダクタL12とに分岐して流れるようにされている。インダクタL11及びインダクタL12には、定常的に同じ方向で平滑コンデンサCoへの充電電流が流れているようにされる。
つまり、平滑コンデンサCoへの充電電流量に対して、二次巻線N2に流れる電流量が1/2となる倍電流整流回路としての動作が得られていることが分かる。
また、二次巻線電圧V2が正/負となる各半波の期間において流れる整流電流は、二次巻線N2と、インダクタL11又はインダクタL12とに分岐して流れるようにされている。インダクタL11及びインダクタL12には、定常的に同じ方向で平滑コンデンサCoへの充電電流が流れているようにされる。
つまり、平滑コンデンサCoへの充電電流量に対して、二次巻線N2に流れる電流量が1/2となる倍電流整流回路としての動作が得られていることが分かる。
そして、前述したように、二次巻線電圧V2が0レベルとなる期間を挟むことなく正/負で反転するのに応じて、ゲート−ソース間電圧VGS3,VGS4がそれぞれオン電圧として正極性となる期間も連続することになり、従って、平滑コンデンサCoに対する充電電流としての整流電流I1,I2も連続して流れることになる。
つまり、本実施の形態としては、重負荷とされてスイッチング周波数が低くなるようにして制御されているときにも、二次側整流電流としては連続モードが得られていることになる。なお、この場合、整流電流I1,I2としては30Apとなっており、例えば従来の図14に示した整流電流I1,I2よりも低減している。これは、例えば、同等のスイッチング周波数に対応する周期内において、整流電流の導通期間が従来よりも拡大したことに依るものである。
つまり、本実施の形態としては、重負荷とされてスイッチング周波数が低くなるようにして制御されているときにも、二次側整流電流としては連続モードが得られていることになる。なお、この場合、整流電流I1,I2としては30Apとなっており、例えば従来の図14に示した整流電流I1,I2よりも低減している。これは、例えば、同等のスイッチング周波数に対応する周期内において、整流電流の導通期間が従来よりも拡大したことに依るものである。
また、二次巻線[N4A,N4B]の組に対して接続される全波整流回路においても、整流電流I3,I4が、それぞれ、期間DON1,DON2において、整流ダイオードDo3、Do4を流れるようにされており、これらの整流電流I3,I4も連続モードとなる。また、整流電流I3,I4のピークレベルも14Apとされて、従来の図11に示した整流電流I3,I4よりも低減している。
なお、二次巻線[N3A,N3B]に対して接続される全波整流回路においても、上記整流電流I3,I4として示されるのと同様の動作によって、整流ダイオードDo1,Do2に整流電流が流れる。
なお、二次巻線[N3A,N3B]に対して接続される全波整流回路においても、上記整流電流I3,I4として示されるのと同様の動作によって、整流ダイオードDo1,Do2に整流電流が流れる。
このようにして、重負荷の条件でも連続モードが得られているのは、これまでの説明から理解されるように、ギャップ長の設定により絶縁コンバータトランスPITの結合係数を0.8以下程度までに低下させることで、より疎結合の状態とし、また、例えば二次巻線の1ターンあたりの誘起電圧レベルが2V/T程度に低下するようにして一次巻線N1と二次巻線(N2,N3A,N3B,N4A,N4B)の巻数(ターン数)を設定し、これにより、絶縁コンバータトランスPITのコアに生じる磁束密度を所要以下にまで低下させたことにより得られるものである。
また、図5には、図4と同一部位についての軽負荷時(Po=25W時)の動作が示されている。ただし、スイッチング電流IDS1,IDS2の動作と、ゲート−ソース間電圧VGS3,VGS4の各動作は、図4の場合における期間T1,T2又は期間DON1,DON2におけるスイッチング電流IDS1,IDS2、ゲート−ソース間電圧VGS3,VGS4の動作と同じとなるので、ここでの図示は省略している。
図1に示す電源回路では、これまでの説明から理解されるように、二次側直流出力電圧Eoの安定化のために、スイッチング周波数制御による定電圧制御を行う。この定電圧制御は、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。
このような軽負荷の状態では、図示するスイッチング素子Q2の両端電圧V1に対して、二次側巻線電圧V2はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流I1,I2、及び整流電流I3,I4としては、期間DON1,DON2との間に休止期間が無く平滑コンデンサCoに連続して充電されるようにして流れる。つまり、連続モードとなる。
図1に示す電源回路では、これまでの説明から理解されるように、二次側直流出力電圧Eoの安定化のために、スイッチング周波数制御による定電圧制御を行う。この定電圧制御は、軽負荷の条件となって二次側直流出力電圧が上昇すると、スイッチング周波数を高くするようにして二次側直流出力電圧を低下させ、これにより安定化を図るように動作する。
このような軽負荷の状態では、図示するスイッチング素子Q2の両端電圧V1に対して、二次側巻線電圧V2はほぼ同じタイミングで反転するようになり、これに応じて、二次側の整流電流I1,I2、及び整流電流I3,I4としては、期間DON1,DON2との間に休止期間が無く平滑コンデンサCoに連続して充電されるようにして流れる。つまり、連続モードとなる。
従来でも述べたように、同期整流回路は、低オン抵抗で低耐圧のMOS−FETを整流用素子として用いるために、整流用素子にダイオード素子を用いる場合よりも導通損を低減することができる。
しかしながら、上記図4に示す重負荷時のようにして、二次側整流電流が不連続モードで流れる場合において、同期整流回路として巻線電圧検出方式を採る場合、平滑コンデンサCoへの充電電流が0レベルとなってもMOS−FETがオンを維持して逆方向電流が流れ、これが無効電力を生じていた。
この無効電力を解消しようとすれば、整流電流検出方式の同期整流回路を採用することになる。しかしながら、整流電流検出方式では、カレントトランス及びコンパレータを備える駆動回路系などが必要であり、回路構成が複雑で大規模化する。
しかしながら、上記図4に示す重負荷時のようにして、二次側整流電流が不連続モードで流れる場合において、同期整流回路として巻線電圧検出方式を採る場合、平滑コンデンサCoへの充電電流が0レベルとなってもMOS−FETがオンを維持して逆方向電流が流れ、これが無効電力を生じていた。
この無効電力を解消しようとすれば、整流電流検出方式の同期整流回路を採用することになる。しかしながら、整流電流検出方式では、カレントトランス及びコンパレータを備える駆動回路系などが必要であり、回路構成が複雑で大規模化する。
これに対して本実施の形態では、重負荷時においても二次側整流電流を連続モードとしていることで、電圧検出方式による同期整流回路であっても、上記のような電流不連続期間の無効電力が生じることはない。
このようにして本実施の形態では、重負荷にかかわらず連続モードの動作を得た上で、複数の二次側直流出力電圧を生成するのにあたり、少なくとも1つの整流回路系については、同期整流回路として電圧検出方式による構成を採ることとしている。これにより、簡単な二次側整流回路系の回路構成として回路規模の拡大を抑制し、さらにコストアップを避けるようにしていながら、なおかつ、電流不連続期間の無効電力による電力変換効率の低下の問題を解消していることになる。
このようにして本実施の形態では、重負荷にかかわらず連続モードの動作を得た上で、複数の二次側直流出力電圧を生成するのにあたり、少なくとも1つの整流回路系については、同期整流回路として電圧検出方式による構成を採ることとしている。これにより、簡単な二次側整流回路系の回路構成として回路規模の拡大を抑制し、さらにコストアップを避けるようにしていながら、なおかつ、電流不連続期間の無効電力による電力変換効率の低下の問題を解消していることになる。
さらに、二次巻線N2に対して接続される同期整流回路は、倍電流整流回路としての構成を基としている。倍電流整流回路では、絶縁コンバータトランスPITにより伝達される電流レベルとして、二次巻線N2側に得られる電流レベルが、平滑コンデンサCoへの充電電流レベルの1/2倍となるので、その分の、二次側巻線における損失を低減することができる。このために、本実施の形態としては、より向上された電力変換効率を得ることができる。
また、倍電流整流回路は、その回路構成上、全波整流回路の動作でありながら、二次巻線N2をセンタータップする必要がないので、その分のトランスの構造が簡単なものとなって、例えば製造効率も向上するという効果も得られる。
また、倍電流整流回路は、その回路構成上、全波整流回路の動作でありながら、二次巻線N2をセンタータップする必要がないので、その分のトランスの構造が簡単なものとなって、例えば製造効率も向上するという効果も得られる。
また、図1に示す電源回路では、先に説明したように、二次側直流出力電圧Eo1,Eo2については、直交型制御トランスPRT(PRT−1,PRT−2)を備えて、整流電流経路に挿入した被制御巻線NR(NR1,NR2)のインダクタンスを可変することで安定化を図ることとしている。
ここで、直交型制御トランスPRTの被制御巻線NRにおける電力損失は少なく、被制御巻線NRのインダクタンス可変のために制御回路3−1,3−2等が必要とする制御電力は、例えば0.4W程度である。
また、前述しているように、可飽和インダクタSRのコアはアモルファスであるのに対して、直交型制御トランスPRTのコアはフェライト材であるが、フェライト材のほうが高周波動作における鉄損が少ない。また、可飽和インダクタSRの巻線Lnは単線であるのに対して、直交型制御トランスPRTの線材は、リッツ線とされることから、リッツ線のほうが銅損が少ない。つまり、可飽和インダクタSRと直交型制御トランスPRTとでは、それ自体における電力損失も、直交型制御トランスPRTのほうが少ない。
また、前述しているように、可飽和インダクタSRのコアはアモルファスであるのに対して、直交型制御トランスPRTのコアはフェライト材であるが、フェライト材のほうが高周波動作における鉄損が少ない。また、可飽和インダクタSRの巻線Lnは単線であるのに対して、直交型制御トランスPRTの線材は、リッツ線とされることから、リッツ線のほうが銅損が少ない。つまり、可飽和インダクタSRと直交型制御トランスPRTとでは、それ自体における電力損失も、直交型制御トランスPRTのほうが少ない。
このために、二次側直流出力電圧Eo1,Eo2の安定化するための回路構成として磁気増幅器安定化回路を備える場合と比較すると、電力損失をはるかに少なくすることができ、それだけ電力変換効率を向上させることが可能になる。
実際の測定結果として、交流入力電圧VAC=100V、最大負荷電力Po=218WでのAC→DC電力変換効率は、91.1%が得られた。この値は、前述したように、二次側の構成を全波整流の整流電流検出方式による同期整流回路とした図9に示した電源回路のAC→DC電力変換効率に対して、3.1%増加しているものである。また、これに伴って交流入力電力は8.4Wの低減が図られた。
また、図9に示したような、磁気増幅器定電圧回路を形成するのにあたっては、可飽和インダクタSRとしてのトロイダルコアと、リセット電圧可変用のダイオード素子、及びリセット電流出力用のトランジスタなどの半導体素子が必要である。例えば実際においては、リセット電圧可変用のダイオード素子には、ショットキーダイオードが選定される。また、リセット電流出力用のトランジスタには、対応負荷に応じた耐電圧、耐電流のものが選定される。これらの半導体素子は比較的高価でもあるから、コスト的には不利である。
特に、図9に示す電源回路の構成を基礎とする場合には、この問題が拡大する。つまり、前述もしたように、一次側スイッチングコンバータの基本構成を電流共振形としていることに対応して、二次側直流出力電圧を生成する整流回路系としては全波整流回路としている。しかし、全波整流回路に対して磁気増幅器定電圧回路を付加する場合には、正/負の整流電流経路に対応して、可飽和インダクタSR、及びリセット電圧可変用のダイオード素子については2組が必要となってしまう。
特に、図9に示す電源回路の構成を基礎とする場合には、この問題が拡大する。つまり、前述もしたように、一次側スイッチングコンバータの基本構成を電流共振形としていることに対応して、二次側直流出力電圧を生成する整流回路系としては全波整流回路としている。しかし、全波整流回路に対して磁気増幅器定電圧回路を付加する場合には、正/負の整流電流経路に対応して、可飽和インダクタSR、及びリセット電圧可変用のダイオード素子については2組が必要となってしまう。
これに対して、図1に示す回路の場合、直交型制御トランスPRTを備える二次側定電圧制御回路としては、対応する整流回路が全波整流回路であっても、1組の可変インダクタンス素子である直交型制御トランスPRTと、1組の制御回路3により構成することが可能である。
例えば、直交型制御トランスPRTは、磁気増幅器を形成する可飽和インダクタと比較すれば、非常に低コストである。また、図3により説明したように、その立体形状サイズも、1辺が約15mm〜20mm程度と小さい。また、1組の制御回路(3−1、又は3−2)の具体的回路構成としても、半導体としてはシャントレギュレータとトランジスタとを備え、あとはいくつかの抵抗素子などにより形成できる簡単な誤差増幅器でよい。
この結果、例えば定電圧制御回路系として、磁気増幅器定電圧回路を備える回路構成と比較した場合には、はるかに小型軽量で、低コストで構成することができる。実際において、図1に示す回路のインダクタンス制御による定電圧制御系は、図9に示す磁気増幅器安定化回路に対して、コストをほぼ1/2にまで抑えることが可能になる。
例えば、直交型制御トランスPRTは、磁気増幅器を形成する可飽和インダクタと比較すれば、非常に低コストである。また、図3により説明したように、その立体形状サイズも、1辺が約15mm〜20mm程度と小さい。また、1組の制御回路(3−1、又は3−2)の具体的回路構成としても、半導体としてはシャントレギュレータとトランジスタとを備え、あとはいくつかの抵抗素子などにより形成できる簡単な誤差増幅器でよい。
この結果、例えば定電圧制御回路系として、磁気増幅器定電圧回路を備える回路構成と比較した場合には、はるかに小型軽量で、低コストで構成することができる。実際において、図1に示す回路のインダクタンス制御による定電圧制御系は、図9に示す磁気増幅器安定化回路に対して、コストをほぼ1/2にまで抑えることが可能になる。
以上をまとめると次のようなことがいえる。つまり、本実施の形態の電源回路は、重負荷でも連続モードが得られるようにしている。そして、複数の二次側直流出力電圧を得るのにあたり、少なくとも1つについては、巻線電圧検出方式による同期整流回路を採用していることで、電流不連続期間に対応する無効電力を生じさせないようにしている。これにより、同期整流回路として、無効電力分をキャンセルするようにしての電力変換効率の向上と、回路の簡略化との両立を図っているものである。
また、残る二次側直流出力電圧については、インダクタンス制御方式による定電圧制御とすることで、磁気増幅器安定化回路よりも電力損失を少なくし、また、回路の小規模化及び低コスト化を図っているものである。
また、補足しておくと、直交型制御トランスPRTの被制御巻線NRのインダクタンス可変は、制御巻線Ncに流す制御電流(直流電流レベル)を可変するという直流的制御によるものであって、スイッチング動作を伴わない。従って、この場合にも、一次側スイッチングコンバータと二次側整流回路とでのスイッチング周波数の干渉の問題は生じない。
また、残る二次側直流出力電圧については、インダクタンス制御方式による定電圧制御とすることで、磁気増幅器安定化回路よりも電力損失を少なくし、また、回路の小規模化及び低コスト化を図っているものである。
また、補足しておくと、直交型制御トランスPRTの被制御巻線NRのインダクタンス可変は、制御巻線Ncに流す制御電流(直流電流レベル)を可変するという直流的制御によるものであって、スイッチング動作を伴わない。従って、この場合にも、一次側スイッチングコンバータと二次側整流回路とでのスイッチング周波数の干渉の問題は生じない。
図6は、本発明の第2の実施の形態としてのスイッチング電源回路の構成例を示している。なお、この図において、図1と同一部分には、同一符号を付して説明を省略する。
この場合、絶縁コンバータトランスPITの二次側としては、二次巻線N2,N3,N4の3組を備えることとしており、これら二次巻線N2,N3,N4に励起される交番電圧から、それぞれ個々に安定化されると共に、その安定化レベルが異なる二次側直流出力電圧Eo,Eo1,Eo2を生成して出力するようにされる。
なお、この場合にも、二次側直流出力電圧Eo,Eo1,Eo2の安定化レベルは、第1の実施の形態と同様に、二次側直流電圧Eo=5V、Eo1=12V,Eo2=3.3Vとする。
また、第1の実施の形態では、二次巻線のうち、二次巻線N2のみがセンタータップ無しの1本の巻線とされ、残る2組の二次巻線[N3A,N3B]、二次巻線[N4A,N4B]の組はセンタータップを形成していたのに対して、この第2の実施の形態では、3組の二次巻線N2,N3,N4のそれぞれが、センタータップを有さない1本の巻線として絶縁コンバータトランスPITに巻装される。これは、後述するようにして、二次巻線N2,N3,N4のそれぞれに対して、同様の構成の倍電流/同期整流回路が接続されることに対応している。
この場合、絶縁コンバータトランスPITの二次側としては、二次巻線N2,N3,N4の3組を備えることとしており、これら二次巻線N2,N3,N4に励起される交番電圧から、それぞれ個々に安定化されると共に、その安定化レベルが異なる二次側直流出力電圧Eo,Eo1,Eo2を生成して出力するようにされる。
なお、この場合にも、二次側直流出力電圧Eo,Eo1,Eo2の安定化レベルは、第1の実施の形態と同様に、二次側直流電圧Eo=5V、Eo1=12V,Eo2=3.3Vとする。
また、第1の実施の形態では、二次巻線のうち、二次巻線N2のみがセンタータップ無しの1本の巻線とされ、残る2組の二次巻線[N3A,N3B]、二次巻線[N4A,N4B]の組はセンタータップを形成していたのに対して、この第2の実施の形態では、3組の二次巻線N2,N3,N4のそれぞれが、センタータップを有さない1本の巻線として絶縁コンバータトランスPITに巻装される。これは、後述するようにして、二次巻線N2,N3,N4のそれぞれに対して、同様の構成の倍電流/同期整流回路が接続されることに対応している。
また、この図に示す電源回路としても、絶縁コンバータトランスPITについては、図2にて説明した構造としていることで、結合係数kとしては、k=0.8以下による疎結合の状態を得るようにしている。
また、二次側巻線の1T(ターン)あたりの誘起電圧レベルとしても、2V/Tとなるように一次巻線N1と、二次巻線N2,N3,N4の各巻線数(ターン数)を設定している。この場合には、一次巻線N1=135T、二次巻線N2=3T、二次巻線N3=8T、二次巻線N4=2T、としている。つまり、この場合にも、絶縁コンバータトランスPITとしては、低磁束密度とすることで、重負荷時においても二次側整流電流が連続モードとなるようにしている。
また、一次側直列共振コンデンサC1には0.018μFを選定している。MOS−FETQ3,Q4については、30A/20Vを選定しており、そのオン抵抗は5mΩである。
なお、インダクタL11,L12のインダクタンスは、本実施の形態においては、後述するようにして、二次側直流出力電圧Eoの安定化のために、可変制御されることになる。
また、二次側巻線の1T(ターン)あたりの誘起電圧レベルとしても、2V/Tとなるように一次巻線N1と、二次巻線N2,N3,N4の各巻線数(ターン数)を設定している。この場合には、一次巻線N1=135T、二次巻線N2=3T、二次巻線N3=8T、二次巻線N4=2T、としている。つまり、この場合にも、絶縁コンバータトランスPITとしては、低磁束密度とすることで、重負荷時においても二次側整流電流が連続モードとなるようにしている。
また、一次側直列共振コンデンサC1には0.018μFを選定している。MOS−FETQ3,Q4については、30A/20Vを選定しており、そのオン抵抗は5mΩである。
なお、インダクタL11,L12のインダクタンスは、本実施の形態においては、後述するようにして、二次側直流出力電圧Eoの安定化のために、可変制御されることになる。
この図6に示す電源回路の二次側整流回路の構成として、先ず、二次巻線N2に対応して設けられる整流回路系の構成について説明する。
ここで、第1の実施の形態における二次巻線N2に対応の二次側整流回路は、二次巻線電流を、二次巻線N2側とで分流させる経路を形成するインダクタL11,L12を備えると共に、整流用素子のMOS−FETQ3,Q4と、これらを駆動する抵抗素子([Rg1,R11][Rg2,R12])から成る駆動回路を備えて、倍電流/同期整流回路としての構成を採っていた。そして、平滑コンデンサCoの両端電圧として得られる二次側直流出力電圧Eoの安定化については、スイッチング周波数制御方式により行っていた。
ここで、第1の実施の形態における二次巻線N2に対応の二次側整流回路は、二次巻線電流を、二次巻線N2側とで分流させる経路を形成するインダクタL11,L12を備えると共に、整流用素子のMOS−FETQ3,Q4と、これらを駆動する抵抗素子([Rg1,R11][Rg2,R12])から成る駆動回路を備えて、倍電流/同期整流回路としての構成を採っていた。そして、平滑コンデンサCoの両端電圧として得られる二次側直流出力電圧Eoの安定化については、スイッチング周波数制御方式により行っていた。
本実施の形態としても、二次巻線N2に対応する整流回路系としては、第1の実施の形態と同様にして、倍電流/同期整流回路を備える。ただし、二次側直流出力電圧Eoの安定化のために、直交型制御トランスPRT−0を備えることとしている。つまり、先の第1の実施の形態において、二次巻線[N3A,N3B]、二次巻線[N4A,N4B]に対応の全波整流回路に対して備えられていた、インダクタンス制御方式による定電圧制御回路系の動作を、倍電流/同期整流回路に対して適用するものである。
この場合において、倍電流/同期整流回路を形成していたインダクタL11,L12は、図1と同様の接続形態を採ったうえで、それぞれ、直交型制御トランスPRT−0に対して被制御巻線NR1,NR2として巻装される。
直交型制御トランスPRT−0の構造としては、先に図3に示した直交型制御トランスPRTと同様の構造でよいものとされる。この点については、後述する二次巻線N3,N4に対応して設けられる直交型制御トランスPRT−1,PRT−2についても同様である。
また、この場合における制御巻線NCと被制御巻線NR1,NR2とのターン数(巻線数)は、NC=1000T、NR1=NR2=4Tとしている。
直交型制御トランスPRT−0の構造としては、先に図3に示した直交型制御トランスPRTと同様の構造でよいものとされる。この点については、後述する二次巻線N3,N4に対応して設けられる直交型制御トランスPRT−1,PRT−2についても同様である。
また、この場合における制御巻線NCと被制御巻線NR1,NR2とのターン数(巻線数)は、NC=1000T、NR1=NR2=4Tとしている。
また、二次巻線N2に対応する二次側直流出力電圧Eoのレベルを検出電圧として入力する制御回路1の出力は、直交型制御トランスPRT−0の制御巻線Ncに対して供給されるようになっている。
この場合の制御回路1は、検出電圧として入力された二次側直流出力電圧Eoのレベルの誤差に応じて、直交型制御トランスPRT−0の制御巻線Ncに流すべき制御電流としての直流電流レベルを可変して出力するように構成される。
この場合にも、直交型制御トランスPRT−0の制御巻線Ncに流れる制御電流レベルが可変されることによって、被制御巻線NR1,NR2の各インダクタンスが変化することになる。
この場合にも、第1の実施の形態と同様にして、制御巻線Ncに流れる制御電流レベルが大きくなるのに応じては、被制御巻線NR1,NR2の各インダクタンスは大きくなるようにして変化する。また、被制御巻線NR1,NR2の各インダクタンスは、被制御巻線NR1,NR2に流れる電流レベルの絶対値が大きくなるのに応じて小さくなるようにも変化する。
この場合にも、直交型制御トランスPRT−0の制御巻線Ncに流れる制御電流レベルが可変されることによって、被制御巻線NR1,NR2の各インダクタンスが変化することになる。
この場合にも、第1の実施の形態と同様にして、制御巻線Ncに流れる制御電流レベルが大きくなるのに応じては、被制御巻線NR1,NR2の各インダクタンスは大きくなるようにして変化する。また、被制御巻線NR1,NR2の各インダクタンスは、被制御巻線NR1,NR2に流れる電流レベルの絶対値が大きくなるのに応じて小さくなるようにも変化する。
このようにして被制御巻線NR1,NR2(インダクタL11,L12)のインダクタンスが変化するのに応じては、二次巻線N2に得られる交番電圧を整流する整流素子としてのMOS−FETQ4,Q3の各ドレイン−ソース間電圧が変化する。MOS−FETQ4,Q3の各ドレイン−ソース間電圧が変化することによっては、二次側直流出力電圧Eoのレベルもこれに応じて変化することになる。このようにして、二次側直流出力電圧Eoのレベル誤差に応じて被制御巻線NR1,NR2のインダクタンスを可変することによっては、二次側直流出力電圧Eoのレベルが安定化されるように制御されることになる。
このようにして、二次側整流回路系として倍電流/同期整流回路の構成を採る場合にも、二次側で完結する定電圧制御として、インダクタンス制御方式を適用することができる。
このようにして、二次側整流回路系として倍電流/同期整流回路の構成を採る場合にも、二次側で完結する定電圧制御として、インダクタンス制御方式を適用することができる。
また、二次巻線N3に対しても、上記二次巻線N2と同様の構成による倍電流/同期整流回路、及びインダクタンス制御方式による定電圧制御の構成が備えられる。
つまり、二次巻線N3に対して、直交型制御トランスPRT−1の被制御巻線NR1,NR2を倍電流整流回路のためのインダクタL11,L12として接続する。また、整流用素子であるNチャンネルのMOS−FETQ5(及びボディダイオードDD5),Q6(及びボディダイオードDD6)、抵抗Rg1,R11から成る駆動回路、抵抗Rg2,R12から成る駆動回路、及び平滑コンデンサCo1を、二次巻線N2側のMOS−FETQ3,Q4、抵抗Rg1,R11、抵抗Rg2,R12、及び平滑コンデンサCoと同様の接続形態により接続するものである。
つまり、二次巻線N3に対して、直交型制御トランスPRT−1の被制御巻線NR1,NR2を倍電流整流回路のためのインダクタL11,L12として接続する。また、整流用素子であるNチャンネルのMOS−FETQ5(及びボディダイオードDD5),Q6(及びボディダイオードDD6)、抵抗Rg1,R11から成る駆動回路、抵抗Rg2,R12から成る駆動回路、及び平滑コンデンサCo1を、二次巻線N2側のMOS−FETQ3,Q4、抵抗Rg1,R11、抵抗Rg2,R12、及び平滑コンデンサCoと同様の接続形態により接続するものである。
また、二次巻線N4に対しても、直交型制御トランスPRT−2の被制御巻線NR1,NR2を倍電流整流回路のためのインダクタL11,L12とし、整流用素子としてのNチャンネルのMOS−FETQ7(及びボディダイオードDD7),Q8(及びDD8)、駆動回路(抵抗Rg1,R11)(抵抗Rg2,R12)、及び平滑コンデンサCo1を、二次巻線N2側のMOS−FETQ3,Q4、抵抗Rg1,R11、抵抗Rg2,R12、及び平滑コンデンサCoと同様の接続形態により接続する。これにより、二次巻線N4に対応した倍電流/同期整流回路、及びインダクタンス制御方式による定電圧制御回路が形成されることなる。
このような二次側の構成から分かるように、本実施の形態では、二次巻線N2,N3,N4ごとに対応して設けられる二次側整流回路により生成される二次側直流出力電圧Eo,Eo1,Eo2について、個々に二次側で完結するようにして安定化を図っているものである。そのための構成として、これら3つの整流回路系の全てについて、倍電流/同期整流回路に対して直交型制御トランスPRTによるインダクタンス制御方式の定電圧制御回路を組み合わせている。
このような二次側の構成から分かるように、本実施の形態では、二次巻線N2,N3,N4ごとに対応して設けられる二次側整流回路により生成される二次側直流出力電圧Eo,Eo1,Eo2について、個々に二次側で完結するようにして安定化を図っているものである。そのための構成として、これら3つの整流回路系の全てについて、倍電流/同期整流回路に対して直交型制御トランスPRTによるインダクタンス制御方式の定電圧制御回路を組み合わせている。
図7及び図8の波形図は、上記図6に示す構成による電源回路の動作を示している。図7は、交流入力電圧VAC=100V、負荷電力Po=125W(重負荷時)のときの動作を示し、図8は、交流入力電圧VAC=100V、負荷電力Po=25W時(軽負荷時)の動作を示している。
ここで、図7に示す重負荷時の各部の波形としては、先の第1の実施の形態に対応する図3の波形図における同一部位とほぼ同様の動作が示されていることから、ここでの詳しい説明は省略するが、この図7に示す波形によっても、図6に示す回路では、二次側整流電流が連続モードとなっていることが分かる。
また、第2の実施の形態では、二次巻線N3,N4に対応する整流回路系は、二次巻線N2に対応する整流回路系と同じ倍電流/同期整流回路の構成を採るので、整流ダイオードDo1,Do2の組、及び整流ダイオードDo3,Do4の組に流れる整流電流は、図7の整流電流I1,I2と同じ波形、タイミングで流れる。ただし、二次側直流出力電圧Eo1,Eo2の負荷条件などに応じて、整流電流のピークレベルはそれぞれ異なることになる。
また、第2の実施の形態では、二次巻線N3,N4に対応する整流回路系は、二次巻線N2に対応する整流回路系と同じ倍電流/同期整流回路の構成を採るので、整流ダイオードDo1,Do2の組、及び整流ダイオードDo3,Do4の組に流れる整流電流は、図7の整流電流I1,I2と同じ波形、タイミングで流れる。ただし、二次側直流出力電圧Eo1,Eo2の負荷条件などに応じて、整流電流のピークレベルはそれぞれ異なることになる。
また、図8の波形が示す動作からは、軽負荷の条件となったことに対応して各部に流れる電流のレベルが抑制されていることが分かる。
そして、上記したように、図6に示す電源回路では、スイッチング周波数制御による安定化を行わないことから、一次側スイッチングコンバータのスイッチング周波数は固定である。従って、図8に示した重負荷時の動作波形と、軽負荷時の図9の動作波形とでは、スイッチング周波数に対応する期間T1,T2、また期間DON1,DON2は、上記固定のスイッチング周波数に応じた同一の時間長となる。
なお、この図8においては、スイッチング電流IDS1,IDS2の動作と、ゲート−ソース間電圧VGS3,VGS4の各動作は、図7の場合における期間T1,T2又は期間DON1,DON2におけるスイッチング電流IDS1,IDS2、ゲート−ソース間電圧VGS3,VGS4の動作と同じとなるので、ここでの図示は省略している。
そして、上記したように、図6に示す電源回路では、スイッチング周波数制御による安定化を行わないことから、一次側スイッチングコンバータのスイッチング周波数は固定である。従って、図8に示した重負荷時の動作波形と、軽負荷時の図9の動作波形とでは、スイッチング周波数に対応する期間T1,T2、また期間DON1,DON2は、上記固定のスイッチング周波数に応じた同一の時間長となる。
なお、この図8においては、スイッチング電流IDS1,IDS2の動作と、ゲート−ソース間電圧VGS3,VGS4の各動作は、図7の場合における期間T1,T2又は期間DON1,DON2におけるスイッチング電流IDS1,IDS2、ゲート−ソース間電圧VGS3,VGS4の動作と同じとなるので、ここでの図示は省略している。
このような動作となる第2の実施の形態としての電源回路では、二次側整流回路が、全て倍電流/同期整流回路とされている。これにより、例えば図1に示した電源回路のように、複数の二次側整流回路について、倍電流/同期整流回路とダイオード素子を整流素子とした全波整流回路とする場合よりも、二次側整流回路における電力損失は低減することができる。もちろん、第2の実施の形態としても、第1の実施の形態と同様に、重負荷時における二次側整流電流の動作として連続モードを確保しているから、各倍電流/同期整流回路において無効電力期間が生じることはない。
実際の測定結果として、交流入力電圧VAC=100V、最大負荷電力Po=218WでのAC→DC電力変換効率は、91.7%が得られた。この値は、図6に示した電源回路のAC→DC電力変換効率に対して、3.7%増加しているものである。また、交流入力電力は10W低減した。また、この値は、図1に示した第1の実施の形態の電源回路よりも良好な結果となっており、電力変換効率に関しては、第2の実施の形態が有利であることになる。
実際の測定結果として、交流入力電圧VAC=100V、最大負荷電力Po=218WでのAC→DC電力変換効率は、91.7%が得られた。この値は、図6に示した電源回路のAC→DC電力変換効率に対して、3.7%増加しているものである。また、交流入力電力は10W低減した。また、この値は、図1に示した第1の実施の形態の電源回路よりも良好な結果となっており、電力変換効率に関しては、第2の実施の形態が有利であることになる。
なお、本発明としては、これまでに説明した電源回路の構成に限定されるものではない。
例えば、本発明に基づいた巻線電圧検出方式の同期整流回路の細部の構成については適宜変更されてよい。また、例えば一次側スイッチングコンバータのスイッチング素子としては、IGBT(Insulated Gate Bipolar Transistor)など、他励式に使用可能な素子であれば、MOS−FET以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。
また、本発明としては、自励式による電流共振形コンバータを備えて構成することも可能とされる。この場合には、スイッチング素子として例えばバイポーラトランジスタを選定することができる。さらには、4石のスイッチング素子をフルブリッジ結合した電流共振形コンバータにも適用できる。
また、本発明に基づく電源回路により生成する二次側直流出力電圧の数としては、例えば対応すべき負荷電力や、必要とされる直流電源の数などに応じて適宜変更されてよい。また、二次側直流出力電圧数などに応じて、絶縁コンバータトランスPITに巻装すべき二次巻線の組数も変更されてよい。
例えば、本発明に基づいた巻線電圧検出方式の同期整流回路の細部の構成については適宜変更されてよい。また、例えば一次側スイッチングコンバータのスイッチング素子としては、IGBT(Insulated Gate Bipolar Transistor)など、他励式に使用可能な素子であれば、MOS−FET以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。
また、本発明としては、自励式による電流共振形コンバータを備えて構成することも可能とされる。この場合には、スイッチング素子として例えばバイポーラトランジスタを選定することができる。さらには、4石のスイッチング素子をフルブリッジ結合した電流共振形コンバータにも適用できる。
また、本発明に基づく電源回路により生成する二次側直流出力電圧の数としては、例えば対応すべき負荷電力や、必要とされる直流電源の数などに応じて適宜変更されてよい。また、二次側直流出力電圧数などに応じて、絶縁コンバータトランスPITに巻装すべき二次巻線の組数も変更されてよい。
1 制御回路、2 発振・ドライブ回路、3−1,3−2 制御回路、Di 整流回路部、DA,DB 整流ダイオード、Ci 平滑コンデンサ、Q1,Q2 スイッチング素子、DD1,DD2 ダンパーダイオード、C1 一次側直列共振コンデンサ、Cp 部分電圧共振コンデンサ、PIT 絶縁コンバータトランス、N1 一次巻線、N2,N3,N4 二次巻線、Q3,Q4,Q5,Q6,Q7,Q8 MOS−FET、DD3,DD4,DD5,DD6,DD7,DD8 ボディダイオード、Rg1,Rg2 ゲート抵抗、R11,R12 抵抗、Do1,Do2,Do3,Do4 整流ダイオード、Co,Co1,Co2 (二次側)平滑コンデンサ、PRT−0,直交型制御トランスPRT−1,直交型制御トランスPRT−2 直交型制御トランス、Nc 制御巻線、NR1,NR2 被制御巻線
Claims (5)
- 入力された直流入力電圧を断続するようにしてスイッチングを行うスイッチング素子を備えて形成されるスイッチング手段と、
上記スイッチング素子をスイッチング駆動する駆動手段と、
上記スイッチング手段のスイッチング出力を一次側から二次側に伝送するものであり、少なくとも一次巻線と二次巻線が巻装される絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、自己のキャパシタンスとによって上記スイッチング手段の動作を共振形とするための一次側共振回路を形成するようにして、一次側の所定の部位に接続される一次側共振コンデンサと、
上記スイッチング手段を形成するスイッチング素子のうち、少なくとも一方のスイッチング素子に対して並列に接続される部分共振コンデンサのキャパシタンスと、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分によって形成され、上記スイッチング手段を形成するスイッチング素子のターンオフ期間に部分電圧共振動作を行う一次側部分電圧共振回路と、
上記絶縁コンバータトランスの二次巻線に得られる交番電圧を入力して整流動作を行うことで二次側直流出力電圧を生成するように構成された、複数の二次側整流回路とを備えると共に、
上記複数の二次側整流回路のうち、少なくとも1つは同期整流回路と倍電流整流回路とが組み合わされた倍電流/同期整流回路とされると共に、上記倍電流/同期整流回路以外の上記二次側整流回路としては、整流用ダイオード素子を備える整流回路とされ、
上記倍電流/同期整流回路は、
上記絶縁コンバータトランスに巻装された1組の二次巻線の一方の端部と二次側アースとの間に直列接続される第1のMOS型トランジスタと、
上記二次巻線の他方の端部と二次側アースとの間に直列接続される第2のMOS型トランジスタと、
上記第1のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第1のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第1の駆動回路と、
上記第2のMOS型トランジスタが整流電流を流すべき半波の期間に対応する二次巻線電圧を抵抗素子により検出して、上記第2のMOS型トランジスタをオンとするためのゲート電圧を出力するようにされた第2の駆動回路と、
第1のインダクタと第2のインダクタとを直列接続して形成されるインダクタ直列回路であり、上記二次巻線に対して並列に接続されると共に、上記第1のインダクタと第2のインダクタの接続点が上記二次側平滑コンデンサの正極端子と接続されるインダクタ直列回路と、から成り、
上記絶縁コンバータトランスの磁束密度は、上記二次側直流電圧に接続される負荷条件の変動にかかわらず、上記全波整流動作により同期整流回路に流れる二次側整流電流が連続モードとなるようにして、所定以下となるように設定した、
ことを特徴とするスイッチング電源回路。 - 上記絶縁コンバータトランスの磁束密度を一定以下とするために、絶縁コンバータトランスに形成するギャップ長を所定以上とすることで、一次側と二次側の結合係数を所定以下に設定している、
ことを特徴とする請求項1に記載のスイッチング電源回路。 - 上記絶縁コンバータトランスの磁束密度を一定以下とするために、上記第1の二次巻線及び第2の二次巻線における1ターンあたりの誘起電圧レベルが所要以下となるように、上記一次巻線と、上記第1の二次巻線及び第2の二次巻線のターン数を設定している、
ことを特徴とする請求項1に記載のスイッチング電源回路。 - 上記複数の二次側整流回路により生成される二次側直流出力電圧のうち、所要の1つの制御対象となる上記二次側直流出力電圧のレベルに応じて、上記スイッチング手段のスイッチング周波数を可変制御することで、上記制御対象となる二次側直流出力電圧についての定電圧制御を行うようにされた定電圧制御手段をさらに備える、
ことを特徴とする請求項1に記載のスイッチング電源回路。 - 上記複数の二次側整流回路により生成される二次側直流出力電圧のうち、制御対象となる所要の二次側直流出力電圧に対応して設けられるもので、制御巻線と被制御巻線が巻装された可飽和リアクトルとしての制御トランスの上記被制御巻線を、制御対象である二次側直流出力電圧を生成するための二次側整流電流経路に挿入し、上記制御対象である二次側直流出力電圧レベルに応じて、制御巻線に流すべき制御電流レベルを可変して上記被制御巻線のインダクタンスを可変することで、上記制御対象である二次側直流出力電圧に対する定電圧制御を行うように構成されたインダクタンス制御型定電圧制御手段をさらに備える、
ことを特徴とする請求項1に記載のスイッチング電源回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287888A JP2005057923A (ja) | 2003-08-06 | 2003-08-06 | スイッチング電源回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003287888A JP2005057923A (ja) | 2003-08-06 | 2003-08-06 | スイッチング電源回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005057923A true JP2005057923A (ja) | 2005-03-03 |
Family
ID=34366743
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003287888A Pending JP2005057923A (ja) | 2003-08-06 | 2003-08-06 | スイッチング電源回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005057923A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111656661A (zh) * | 2017-11-27 | 2020-09-11 | 塔尔·阿布拉莫维奇 | 恒频dc / dc功率转换器 |
-
2003
- 2003-08-06 JP JP2003287888A patent/JP2005057923A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111656661A (zh) * | 2017-11-27 | 2020-09-11 | 塔尔·阿布拉莫维奇 | 恒频dc / dc功率转换器 |
CN111656661B (zh) * | 2017-11-27 | 2023-03-28 | 塔尔·阿布拉莫维奇 | 恒频dc / dc功率转换器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101439495B1 (ko) | 스위칭 전원장치 | |
US7388760B2 (en) | Switching power supply circuit | |
JP2005151796A (ja) | スイッチング電源回路 | |
KR20050085453A (ko) | 스위칭전원회로 | |
KR20020029902A (ko) | 2중 전압 출력을 가진 공진 스위칭 전원 회로 | |
JP2000152617A (ja) | スイッチング電源回路 | |
JP2001224170A (ja) | スイッチング電源回路 | |
JP2001275351A (ja) | スイッチング電源回路 | |
JP2002159178A (ja) | スイッチング電源回路 | |
JP2000134925A (ja) | スイッチング電源回路 | |
JP2005073335A (ja) | スイッチング電源回路 | |
JP2018014852A (ja) | 絶縁型dc/dcコンバータ | |
JP2002262568A (ja) | スイッチング電源回路 | |
JP2015154525A (ja) | 双方向フライバックコンバータ | |
JP7356102B2 (ja) | 無線給電装置 | |
JP2005057923A (ja) | スイッチング電源回路 | |
JP2005057925A (ja) | スイッチング電源回路 | |
JP2005057924A (ja) | スイッチング電源回路 | |
JP4367611B2 (ja) | スイッチング電源回路 | |
JP4264625B2 (ja) | スイッチング電源回路 | |
JP2001275350A (ja) | スイッチング電源回路 | |
JP2000166235A (ja) | スイッチング電源回路 | |
JP2006054935A (ja) | スイッチング電源回路 | |
JP2022535537A (ja) | 電気負荷に電力を供給するためのコンバータ | |
JP2000152618A (ja) | スイッチング電源回路 |