JP2005057227A - 素子貼り換え方法 - Google Patents
素子貼り換え方法 Download PDFInfo
- Publication number
- JP2005057227A JP2005057227A JP2003317272A JP2003317272A JP2005057227A JP 2005057227 A JP2005057227 A JP 2005057227A JP 2003317272 A JP2003317272 A JP 2003317272A JP 2003317272 A JP2003317272 A JP 2003317272A JP 2005057227 A JP2005057227 A JP 2005057227A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sacrificial layer
- etching
- layer
- replacement method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 238000005530 etching Methods 0.000 claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 claims abstract description 50
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 238000000926 separation method Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 21
- 238000005516 engineering process Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 239000007769 metal material Substances 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 109
- 239000011347 resin Substances 0.000 description 14
- 229920005989 resin Polymers 0.000 description 14
- 239000002184 metal Substances 0.000 description 10
- 230000031700 light absorption Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005553 drilling Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Micromachines (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Decoration By Transfer Pictures (AREA)
Abstract
【課題】必要な素子を基板より分離し、もうひとつの基板に貼リ換えてフレキシブルデスプレイあるいはフレキシブル電子装置を製作するのに応用される素子貼り換え方法の提供。
【解決手段】素子貼り換え方法において、素子の製作前に犠牲層１１０とバッファ層１２０を設置し、バッファ層の上に素子１３０を製作する、素子製作ステップと、素子間の特定位置にあって犠牲層に到達する複数のエッチングチャネル１３１を形成する、エッチングチャネル形成ステップと、エッチングチャネルにエッチング液を流して犠牲層をエッチングし、且つ複数の犠牲層支柱を保留する、犠牲層エッチングステップと、第１転換基板を該素子の上に貼り付ける、第１転換基板貼り付けステップと、犠牲層支柱を除去或いは剥離し、素子に接続された基板を分離させる、基板分離ステップと、を具えたことを特徴とする、素子貼り換え方法。
【選択図】図１４
【解決手段】素子貼り換え方法において、素子の製作前に犠牲層１１０とバッファ層１２０を設置し、バッファ層の上に素子１３０を製作する、素子製作ステップと、素子間の特定位置にあって犠牲層に到達する複数のエッチングチャネル１３１を形成する、エッチングチャネル形成ステップと、エッチングチャネルにエッチング液を流して犠牲層をエッチングし、且つ複数の犠牲層支柱を保留する、犠牲層エッチングステップと、第１転換基板を該素子の上に貼り付ける、第１転換基板貼り付けステップと、犠牲層支柱を除去或いは剥離し、素子に接続された基板を分離させる、基板分離ステップと、を具えたことを特徴とする、素子貼り換え方法。
【選択図】図１４
Description
本発明は一種の素子貼り換え方法に関するものである。それは、湿式横方向エッチング或いは湿式横方向エッチングに機械式剥離方式の組合せを用い、金属犠牲層の設置を組み合わせて必要な素子を基板より分離し並びにもう一つの基板に貼り換え、この素子貼り換えの技術は特に素子をフレキシブル基板に転移し、例えばフレキシブルディスプレイ或いはフレキシブル電子装置を製作するのに応用される。
フラットパネルディスプレイ技術は大面積化に向かうと共に、更に軽量で、更に薄くフレキシブルな技術特性の追求が始められ、そのうち、プラスチック基板をガラス基板の代わりに使用するのが現在の研究の主流の方向である。しかし、プラスチック基板は軽量で薄く、フレキシブルであるが、そのＴＧ点は非常に低く、素子を高温下で製作することができず、素子特性が影響を受ける。このほか、プラスチック上に素子を製作すると、厳重な応力問題を有するほか、静電気も克服しにくく、熱膨張係数も大きい。既存の製造工程技術で耐高温の材質の基板上に素子を製作し、さらにプラスチック基板に貼り換える方法は、多くの工程上の問題は免除され、且つ工程パラメータを変更させる必要もなく、潜在力を有する方法であるといえる。
現在フラットパネルディスプレイの多くはガラス基板上に製作されており、このような製造方法は大面積と大量生産を実現する長所を有している。しかし軽量で薄く、フレキシブルな長所を必要とするならば、基板材料を改変しなければならず、そのうちプラスチック基板は最も可能性を有する材料である。しかしプラスチック基板の材料特性は現在の液晶ディスプレイの製造工程の、３００℃、４００℃といった高温に耐えられず、このため多くの代替方法が発生している。そのうち、工程温度を下げる技術と貼り換え技術が主なものである。しかし、工程温度を下げる方式は素子特性に影響を与えるほか、付着性不良や、リソグラフィーアライメントと応力等の他の問題も有し、このため、貼り換え技術のほうが比較的実行可能な方法である。
図１から図６は特許文献１に記載の貼り換え技術工程表示図である。そのうち図１の工程では、光吸収層１２が基板１０の上に形成され、図２では光吸収層１２の上に素子層１４が形成され（素子層１４内の素子１５はこの技術のポイントではないため説明を省略し、貼り換え技術についてのみ説明する）、図３では、素子層１４の上に接着層１６により転換材質１８が接着され、さらに図４では、レーザー光が照射されて基板１０を透過して光吸収層１２に作用し、図５のように基板１０と光吸収層１２を分離させる。実際にこのステップを行なう時は、光吸収層１２は基板１０と併せて除去されうるが、もし基板がなければ、洗浄（Ｗａｓｈｉｎｇ）、エッチング（Ｅｔｃｈｉｎｇ）、研磨つや出し（Ｐｏｌｉｓｈｉｎｇ）等の方式で、光吸収層１２が除去される。これは図６に示されるようである。これは周知の技術の素子貼り換え方法であるが、その欠点は、この方法を運用するには、正確にレーザーエネルギー量を制御して上層の薄膜液晶ディスプレイユニット素子を傷つけないようにする必要があり、その制御は容易でなくコストがかかることである。
図７から図１２は、特許文献２に記載の貼り換え工程ステップ表示図である。そのうち、図７に示されるように、基板３０の上側に上酸化層３４が、下側に下酸化層３２が設置され、且つ上酸化層３４の上に絶縁層３６が設置されている。絶縁層３６の上には薄膜３８が設置され、薄膜３８に素子４０が設置されている。図８は孔あけのステップであり、絶縁層３６及び上酸化層３４に孔あけの処理が行なわれ、開孔４２を具えた溝が形成される。その後、図９に示されるように、開孔４２に樹脂４８が充填され、樹脂４８の充填の後、絶縁層３６の上に孔４６が形成される。続いて図１０では、樹脂４８の支持により横方向エッチング方式で上酸化層３４が除去されて、中空層５０を具えた構造が形成される。その後、樹脂４８の支持により、続いてその上に保留樹脂８２と除去樹脂８４が形成される。さらに図１１に示されるように、保留樹脂８２と除去樹脂８４の上に更に転換基板８０が設置され、最後に図１２に示されるように樹脂４８と接続された除去樹脂８４が、一部の絶縁層３６と共に除去され、こうして素子貼り換え処理を完成する。
以上の二つの周知の技術は、素子貼り換えの目的を達成できるが、正確なエネルギー量制御と工程中の複雑な処理過程を必要とし、このため、実際の運用上は欠点があり、素子貼り換えを達成できる他の技術が求められている。
本発明は一種の素子貼り換え方法を提供することを課題とし、それは素子を基板上に製作し、且つ基板と素子の間にバッファ層と金属犠牲層を設置し、その後、横方向エッチングで金属犠牲層を除去して素子分離と貼り換えの目的を達成するものである。
請求項１の発明は、素子貼り換え方法において、
素子の製作前に犠牲層とバッファ層を設置し、バッファ層の上に素子を製作する、素子製作ステップと、
素子間の特定位置にあって犠牲層に到達する複数のエッチングチャネルを形成する、エッチングチャネル形成ステップと、
エッチングチャネルにエッチング液を流して犠牲層をエッチングし、且つ複数の犠牲層支柱を保留する、犠牲層エッチングステップと、
第１転換基板を該素子の上に貼り付ける、第１転換基板貼り付けステップと、
犠牲層支柱を除去或いは剥離し、素子に接続された基板を分離させる、基板分離ステップと、
を具えたことを特徴とする、素子貼り換え方法としている。
請求項２の発明は、請求項１記載の素子貼り換え方法において、バッファ層が酸化けい素或いは窒化けい素材質とされたことを特徴とする、素子貼り換え方法としている。
請求項３の発明は、請求項１記載の素子貼り換え方法において、犠牲層が金属材質とされたことを特徴とする、素子貼り換え方法としている。
請求項４の発明は、請求項１記載の素子貼り換え方法において、犠牲層エッチングステップで、エッチング液を使用した湿式エッチングの方式で犠牲層をエッチングして複数の犠牲層支柱を保留、形成することを特徴とする、素子貼り換え方法としている。
請求項５の発明は、請求項１記載の素子貼り換え方法において、基板分離ステップで、機械剥離の方法を採用し、犠牲層支柱を分離させることを特徴とする、素子貼り換え方法としている。
請求項６の発明は、請求項１記載の素子貼り換え方法において、基板分離ステップで、エッチング液を使用して犠牲層支柱を完全に基板と分離することを特徴とする、素子貼り換え方法としている。
請求項７の発明は、請求項１記載の素子貼り換え方法において、基板分離ステップの後に、第２転換基板をバッファ層の上に貼り付ける第２次貼り付けステップを実行することを特徴とする、素子貼り換え方法としている。
請求項８の発明は、半導体工程のエッチング技術により素子アレイの貼り換えを完成する素子貼り換え方法において、
素子製作前に犠牲層を形成し、犠牲層に複数の孔を形成し、その後、バッファ層を充填してバッファ層支柱を形成する、犠牲層設置ステップと、
素子製作ステップと、
素子間の特定位置に犠牲層に到達する複数のエッチングチャネルを形成する、エッチングチャネル形成ステップと、
エッチングチャネルにエッチング液を流して犠牲層をエッチングし、且つ複数のバッファ層支柱を保留する、犠牲層エッチングステップと、
第１転換基板を該素子の上に貼り付ける、第１転換基板貼り付けステップと、
犠牲層支柱を除去或いは剥離し、素子に接続された基板を分離させる、基板分離ステップと、
を具えたことを特徴とする、素子貼り換え方法としている。
請求項９の発明は、請求項８記載の素子貼り換え方法において、バッファ層が酸化けい素或いは窒化けい素材質とされたことを特徴とする、素子貼り換え方法としている。
請求項１０の発明は、請求項８記載の素子貼り換え方法において、犠牲層が金属材質とされたことを特徴とする、素子貼り換え方法としている。
請求項１１の発明は、請求項８記載の素子貼り換え方法において、犠牲層エッチングステップで、エッチング液を使用した湿式エッチングにより犠牲層を完全にエッチングすることを特徴とする、素子貼り換え方法としている。
請求項１２の発明は、請求項８記載の素子貼り換え方法において、基板分離ステップで、機械剥離の方法を採用し、犠牲層支柱を分離させることを特徴とする、素子貼り換え方法としている。
請求項１３の発明は、請求項８記載の素子貼り換え方法において、基板分離ステップで、エッチング液を使用してバッファ層支柱完全にエッチングして基板と分離することを特徴とする、素子貼り換え方法としている。
請求項１４の発明は、請求項８記載の素子貼り換え方法において、基板分離ステップの後に、第２転換基板をバッファ層の上に貼り付ける第２次貼り付けステップを実行することを特徴とする、素子貼り換え方法としている。
素子の製作前に犠牲層とバッファ層を設置し、バッファ層の上に素子を製作する、素子製作ステップと、
素子間の特定位置にあって犠牲層に到達する複数のエッチングチャネルを形成する、エッチングチャネル形成ステップと、
エッチングチャネルにエッチング液を流して犠牲層をエッチングし、且つ複数の犠牲層支柱を保留する、犠牲層エッチングステップと、
第１転換基板を該素子の上に貼り付ける、第１転換基板貼り付けステップと、
犠牲層支柱を除去或いは剥離し、素子に接続された基板を分離させる、基板分離ステップと、
を具えたことを特徴とする、素子貼り換え方法としている。
請求項２の発明は、請求項１記載の素子貼り換え方法において、バッファ層が酸化けい素或いは窒化けい素材質とされたことを特徴とする、素子貼り換え方法としている。
請求項３の発明は、請求項１記載の素子貼り換え方法において、犠牲層が金属材質とされたことを特徴とする、素子貼り換え方法としている。
請求項４の発明は、請求項１記載の素子貼り換え方法において、犠牲層エッチングステップで、エッチング液を使用した湿式エッチングの方式で犠牲層をエッチングして複数の犠牲層支柱を保留、形成することを特徴とする、素子貼り換え方法としている。
請求項５の発明は、請求項１記載の素子貼り換え方法において、基板分離ステップで、機械剥離の方法を採用し、犠牲層支柱を分離させることを特徴とする、素子貼り換え方法としている。
請求項６の発明は、請求項１記載の素子貼り換え方法において、基板分離ステップで、エッチング液を使用して犠牲層支柱を完全に基板と分離することを特徴とする、素子貼り換え方法としている。
請求項７の発明は、請求項１記載の素子貼り換え方法において、基板分離ステップの後に、第２転換基板をバッファ層の上に貼り付ける第２次貼り付けステップを実行することを特徴とする、素子貼り換え方法としている。
請求項８の発明は、半導体工程のエッチング技術により素子アレイの貼り換えを完成する素子貼り換え方法において、
素子製作前に犠牲層を形成し、犠牲層に複数の孔を形成し、その後、バッファ層を充填してバッファ層支柱を形成する、犠牲層設置ステップと、
素子製作ステップと、
素子間の特定位置に犠牲層に到達する複数のエッチングチャネルを形成する、エッチングチャネル形成ステップと、
エッチングチャネルにエッチング液を流して犠牲層をエッチングし、且つ複数のバッファ層支柱を保留する、犠牲層エッチングステップと、
第１転換基板を該素子の上に貼り付ける、第１転換基板貼り付けステップと、
犠牲層支柱を除去或いは剥離し、素子に接続された基板を分離させる、基板分離ステップと、
を具えたことを特徴とする、素子貼り換え方法としている。
請求項９の発明は、請求項８記載の素子貼り換え方法において、バッファ層が酸化けい素或いは窒化けい素材質とされたことを特徴とする、素子貼り換え方法としている。
請求項１０の発明は、請求項８記載の素子貼り換え方法において、犠牲層が金属材質とされたことを特徴とする、素子貼り換え方法としている。
請求項１１の発明は、請求項８記載の素子貼り換え方法において、犠牲層エッチングステップで、エッチング液を使用した湿式エッチングにより犠牲層を完全にエッチングすることを特徴とする、素子貼り換え方法としている。
請求項１２の発明は、請求項８記載の素子貼り換え方法において、基板分離ステップで、機械剥離の方法を採用し、犠牲層支柱を分離させることを特徴とする、素子貼り換え方法としている。
請求項１３の発明は、請求項８記載の素子貼り換え方法において、基板分離ステップで、エッチング液を使用してバッファ層支柱完全にエッチングして基板と分離することを特徴とする、素子貼り換え方法としている。
請求項１４の発明は、請求項８記載の素子貼り換え方法において、基板分離ステップの後に、第２転換基板をバッファ層の上に貼り付ける第２次貼り付けステップを実行することを特徴とする、素子貼り換え方法としている。
本発明の素子貼り換え方法は、既存の工程で基板にディスプレイ素子を製作した後に、貼り換え方法によりディスプレイ素子を必要な材質の基板上に貼り換えることができ、これにより、もとの基板上の工程条件を変更せずに、その他の材質の基板の具備する軽量、薄型、フレキスブルな特性を得ることができる。
本発明の素子貼り換え方法は、既存の工程で基板にディスプレイ素子を製作した後に、貼り換え方法によりディスプレイ素子を必要な材質の基板上に貼り換える。これにより、もとの基板上の工程条件を変更せずに、その他の材質の基板の具備する軽量、薄型、フレキスブルな特性を得る。
素子貼り換え実行時には、まず孔あけの方式で金属犠牲層に到達する溝を形成し、その後、半導体工程中で使用するエッチング方式を使用し、金属犠牲層の一部をエッチングし、続いて素子上にもう一つの基板を貼り付け、その後、再度エッチングの方式を利用するか或いは機械剥離の処理により、残った金属犠牲層を除去或いは剥離し、素子と基板を分離させ、こうして素子貼り換えの作業を完成する。このような貼り換え方法は、素子を容易に製作でき、工程上のパラメータの変更が不要である。また、素子をフレキシブル基板、例えばプラスチック基板に貼り換えることにより、その基板特性に軽量、薄型、フレキシブルな長所を具備させることができる。
或いは、素子の製造工程開始時に、工程レイアウトの設計を利用し、金属犠牲層を基板の上に設置し、さらにバッファ層の一部を基板と接続するようにし、その後、素子を形成する。その後、素子を形成する。素子の貼り換え処理を行なう時、同様に孔あけの方式を運用し、金属犠牲層に到達する溝を形成し、その後、エッチング方式で金属犠牲層をエッチングし、更に貼り換えを要する基板を素子の上に貼り付け、最後に、エッチング方式を運用するか、機械剥離の処理により、バッファ層と基板の接続された部分を除去或いは剥離し、基板と素子を分離させ、これにより、素子貼り換えの作業を完成する。
上述の二種類の貼り換えの方法は、最後にエッチング或いは機械剥離の方式で完成した後、すでに貼り換えを終えた素子アレイに二次貼り換え処理を行ない、さらに別の基板を素子のもう一側に貼り付けることができ、こうして素子貼り換えの設計上の利用性を高めることができる。
この素子貼り換え方法を運用した基板は回収重複使用可能で、製造コストを節約できる。このほか、基板に耐高温の基板を採用して高温工程を行なうことで、高機能の素子を製作できる。
図１３から図１９は本発明の第１実施例の工程ステップ表示図である。まず、図１３に示されるように、基板１００の上に金属材質の犠牲層１１０を形成する。並びに犠牲層１１０の上にバッファ層１２０を設置する。その後、必要な素子１３０をバッファ層１２０の上に製作する。その後、素子１３０の貼り換えを開始する。まず、図１４に示されるように、素子１３０間のバッファ層１２０内に孔あけの方式でエッチングチャネル１３１を形成する。その目的は、エッチングチャネル１３１の設置により、続いて犠牲層１１０のエッチングを行なえるようにすることである。さらに、図１５に示されるように、エッチングチャネル１３１の位置と犠牲層エッチングの制御により、犠牲層支柱１１１を形成し、犠牲層支柱１１１の設置により素子１３０を基板１００の上に支持する。
さらに図１６に示されるように、犠牲層１１０のエッチングを完成し犠牲層支柱１１１を保留した後、素子１３０を第１転換基板１４０に貼り換える。該第１転換基板１４０はフレキシブル或いはその他の設計上適用するべき材質とされる。
図１７に示されるように、第１転換基板１４０を素子１３０の上に貼り付けた後、基板１００と犠牲層支柱１１１を分離する。その分離の方式は機械剥離の方式のほか、再度のエッチングを行なう方式も可能で、残余の犠牲層支柱１１１を完全に除去する。こうして基板１００と素子１３０、バッファ層１２０を分離する。これにより、素子の一次貼り換え作業を完成する。
その後、実際の必要に応じて、第２次貼り換えを行なう。図１８に示されるように、素子１３０に一次貼り換えの作業を行なった後、素子１３０の別の側面にあって第２転換基板１５０をバッファ層１２０の上に貼り付け、その後、図１９に示されるように、第１転換基板１４０を除去し、第二次貼り換えの作業を完成する。
以上は本発明の第１実施例のステップであり、実際には、本発明中で使用する材料に制限はなく、これにより機械力による剥離方式で基板と素子アレイを分離することもでき、また適当な材料を選択して簡単にエッチングし、基板への貼り換えの作業を行なうことも容易である。
工程のエッチングの運用と制御程度の違いにより、本発明の提出する第２実施例もまた素子貼り換えの作業を完成することができる。図２０から図２６の本発明の第２実施例の製造ステップ表示図を参照されたい。そのうち、図４は第１実施例の図１３と類似であるが、犠牲層２１０とバッファ層２２０の部分がやや異なる。その違いは、第２実施例では犠牲層２１０形成開始時に、半導体工程中のレイアウトの設計により犠牲層２１０を適当な位置に設置し、複数の孔を留め、その後、バッファ層２２０設置時に、残された孔を充満し、バッファ層支柱２２１を形成し、且つバッファ層もまた犠牲層２１０の上に形成し、その後、素子２３０をバッファ層２２０の上に形成する。
素子２３０アレイの設置後、素子貼り換えを開始する処理作業を行なう。図２１を参照されたい。それは第１実施例と類似しており、素子２３０の間のバッファ層２２０内に溝を形成してエッチングチャネル２２２を形成した後、犠牲層２１０エッチングの処理を行なう。図２２を参照されたい。図２２はエッチングチャネル２２２の設置を説明する図であり、エッチング液で犠牲層２１０を完全にエッチングし、バッファ層支柱２２１と基板２００の接続のみ残し、素子２３０アレイを支持する。
図２３に示されるように、犠牲層２１０のエッチング完成後に、素子２３０の上に第１転換基板２４０を貼り付ける。その後、図２５に示されるように、第１変換基板２４０を貼り付けた後に、直接機械剥離の方式を運用し、基板２００と素子２３０アレイを分離し、こうして、素子２３０アレイの一次貼り換え作業を完成する。
その後、実際の応用の要求により、第２次貼り換えを行なう。図２５を参照されたい。第１実施例と同様、設計上の実際の運用に合わせて、第２素子貼り換えの処理を行なう。すなわち第２転換基板２５０をバッファ層２２０の上に貼り付けた後、図２６に示されるように、第１転換基板２４０を除去し、こうして第２次貼り換えの作業を完成する。
第２実施例も実際の運用上、使用する材料に制限はなく、このため機械応力による剥離方式を運用して基板と素子アレイを分離することもでき、適当な材料を選んでエッチングし基板への貼り換えを行なうことも容易である。
以上は本発明の実施例の詳細な説明であるが、実際の製造工程中では、バッファ層、犠牲層或いは転換基板の材質と用途上、制限はなく、このため実際の設計にあっては、各層は適当な変化により設計の要求を達成することができ、また転換基板或いはその他の各層上に複数層構造の材料を選択することもできる。
総合すると、本発明はその目的と機能上、いずれも実施上の進歩性と産業上の利用価値を有し、極めて産業上の利用価値を有し、現在市場に見られない新発明であり、完全に特許の要件に符合する。なお、以上の実施例は本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
１０ 基板
１２ 光吸収層
１４ 素子層
１５ 素子
１６ 接着層
１８ 転換材質
３０ 基板
３２ 下酸化層
３４ 上酸化層
３６ 絶縁層
３８ 薄膜
４０ 素子
４２ 開孔
４６ 孔
４８ 樹脂
５０ 空層
８０ 転換基板
８２ 保留樹脂
８４ 除去樹脂
１００ 基板
１１０ 犠牲層
１１１ 犠牲層支柱
１２０ バッファ層
１３０ 素子
１３１ エッチングチャネル
１４０ 第１転換基板
１５０ 第２転換基板
２００ 基板
２１０ 犠牲層
２２０ バッファ層
２２１ バッファ層支柱
２２２ エッチングチャネル
２３０ 素子
２４０ 第１転換基板
２５０ 第２転換基板
１２ 光吸収層
１４ 素子層
１５ 素子
１６ 接着層
１８ 転換材質
３０ 基板
３２ 下酸化層
３４ 上酸化層
３６ 絶縁層
３８ 薄膜
４０ 素子
４２ 開孔
４６ 孔
４８ 樹脂
５０ 空層
８０ 転換基板
８２ 保留樹脂
８４ 除去樹脂
１００ 基板
１１０ 犠牲層
１１１ 犠牲層支柱
１２０ バッファ層
１３０ 素子
１３１ エッチングチャネル
１４０ 第１転換基板
１５０ 第２転換基板
２００ 基板
２１０ 犠牲層
２２０ バッファ層
２２１ バッファ層支柱
２２２ エッチングチャネル
２３０ 素子
２４０ 第１転換基板
２５０ 第２転換基板
Claims (14)
- 素子貼り換え方法において、
素子の製作前に犠牲層とバッファ層を設置し、バッファ層の上に素子を製作する、素子製作ステップと、
素子間の特定位置にあって犠牲層に到達する複数のエッチングチャネルを形成する、エッチングチャネル形成ステップと、
エッチングチャネルにエッチング液を流して犠牲層をエッチングし、且つ複数の犠牲層支柱を保留する、犠牲層エッチングステップと、
第１転換基板を該素子の上に貼り付ける、第１転換基板貼り付けステップと、
犠牲層支柱を除去或いは剥離し、素子に接続された基板を分離させる、基板分離ステップと、
を具えたことを特徴とする、素子貼り換え方法。 - 請求項１記載の素子貼り換え方法において、バッファ層が酸化けい素或いは窒化けい素材質とされたことを特徴とする、素子貼り換え方法。
- 請求項１記載の素子貼り換え方法において、犠牲層が金属材質とされたことを特徴とする、素子貼り換え方法。
- 請求項１記載の素子貼り換え方法において、犠牲層エッチングステップで、エッチング液を使用した湿式エッチングの方式で犠牲層をエッチングして複数の犠牲層支柱を保留、形成することを特徴とする、素子貼り換え方法。
- 請求項１記載の素子貼り換え方法において、基板分離ステップで、機械剥離の方法を採用し、犠牲層支柱を分離させることを特徴とする、素子貼り換え方法。
- 請求項１記載の素子貼り換え方法において、基板分離ステップで、エッチング液を使用して犠牲層支柱を完全に基板と分離することを特徴とする、素子貼り換え方法。
- 請求項１記載の素子貼り換え方法において、基板分離ステップの後に、第２転換基板をバッファ層の上に貼り付ける第２次貼り付けステップを実行することを特徴とする、素子貼り換え方法。
- 半導体工程のエッチング技術により素子アレイの貼り換えを完成する素子貼り換え方法において、
素子製作前に犠牲層を形成し、犠牲層に複数の孔を形成し、その後、バッファ層を充填してバッファ層支柱を形成する、犠牲層設置ステップと、
素子製作ステップと、
素子間の特定位置に犠牲層に到達する複数のエッチングチャネルを形成する、エッチングチャネル形成ステップと、
エッチングチャネルにエッチング液を流して犠牲層をエッチングし、且つ複数のバッファ層支柱を保留する、犠牲層エッチングステップと、
第１転換基板を該素子の上に貼り付ける、第１転換基板貼り付けステップと、
犠牲層支柱を除去或いは剥離し、素子に接続された基板を分離させる、基板分離ステップと、
を具えたことを特徴とする、素子貼り換え方法。 - 請求項８記載の素子貼り換え方法において、バッファ層が酸化けい素或いは窒化けい素材質とされたことを特徴とする、素子貼り換え方法。
- 請求項８記載の素子貼り換え方法において、犠牲層が金属材質とされたことを特徴とする、素子貼り換え方法。
- 請求項８記載の素子貼り換え方法において、犠牲層エッチングステップで、エッチング液を使用した湿式エッチングにより犠牲層を完全にエッチングすることを特徴とする、素子貼り換え方法。
- 請求項８記載の素子貼り換え方法において、基板分離ステップで、機械剥離の方法を採用し、犠牲層支柱を分離させることを特徴とする、素子貼り換え方法。
- 請求項８記載の素子貼り換え方法において、基板分離ステップで、エッチング液を使用してバッファ層支柱完全にエッチングして基板と分離することを特徴とする、素子貼り換え方法。
- 請求項８記載の素子貼り換え方法において、基板分離ステップの後に、第２転換基板をバッファ層の上に貼り付ける第２次貼り付けステップを実行することを特徴とする、素子貼り換え方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW092121727A TWI221010B (en) | 2003-08-07 | 2003-08-07 | A method for transferably pasting an element |
| TW092121727 | 2003-08-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005057227A true JP2005057227A (ja) | 2005-03-03 |
| JP4758603B2 JP4758603B2 (ja) | 2011-08-31 |
Family
ID=34114697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003317272A Expired - Fee Related JP4758603B2 (ja) | 2003-08-07 | 2003-09-09 | 素子貼り換え方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6982209B2 (ja) |
| JP (1) | JP4758603B2 (ja) |
| TW (1) | TWI221010B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013128A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2019134165A (ja) * | 2018-02-02 | 2019-08-08 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | ウェハ合成物および半導体コンポーネントの製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006123825A1 (en) * | 2005-05-20 | 2006-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US7465674B2 (en) * | 2005-05-31 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| TWI334164B (en) * | 2006-06-07 | 2010-12-01 | Ind Tech Res Inst | Method of manufacturing nitride semiconductor substrate and composite material substrate |
| US20090280588A1 (en) * | 2008-05-06 | 2009-11-12 | Leo Mathew | Method of forming an electronic device including removing a differential etch layer |
| EP2444826B1 (en) | 2009-06-18 | 2019-05-22 | Toppan Printing Co., Ltd. | Optical device and method of manufacturing the same |
| WO2014129519A1 (en) | 2013-02-20 | 2014-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method, semiconductor device, and peeling apparatus |
| WO2015087192A1 (en) | 2013-12-12 | 2015-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Peeling method and peeling apparatus |
| US9397149B2 (en) | 2013-12-27 | 2016-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| TWI621250B (zh) | 2017-04-19 | 2018-04-11 | 友達光電股份有限公司 | 軟性面板及其製作方法 |
| CN107946414B (zh) * | 2017-10-29 | 2019-06-11 | 广东省半导体产业技术研究院 | 一种基于干法刻蚀的悬挂式微器件结构转移方法 |
| CN109031742B (zh) * | 2018-07-26 | 2021-01-22 | 京东方科技集团股份有限公司 | 显示基板的制造方法、显示基板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197357A (ja) * | 1997-09-16 | 1999-04-09 | Tokyo University Of Agriculture And Technology | 半導体素子形成法 |
| JP2002353235A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板とそれを用いた表示装置およびその製造方法 |
| WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6638835B2 (en) * | 2001-12-11 | 2003-10-28 | Intel Corporation | Method for bonding and debonding films using a high-temperature polymer |
| JP2003197881A (ja) * | 2001-12-27 | 2003-07-11 | Seiko Epson Corp | 半導体集積回路、半導体集積回路の製造方法、半導体素子部材、電気光学装置、電子機器 |
| AU2003205104A1 (en) * | 2002-01-11 | 2003-07-30 | The Pennsylvania State University | Method of forming a removable support with a sacrificial layers and of transferring devices |
| JP2004047691A (ja) * | 2002-07-11 | 2004-02-12 | Seiko Epson Corp | 半導体装置の製造方法、電気光学装置、及び電子機器 |
-
2003
- 2003-08-07 TW TW092121727A patent/TWI221010B/zh not_active IP Right Cessation
- 2003-09-09 JP JP2003317272A patent/JP4758603B2/ja not_active Expired - Fee Related
- 2003-11-12 US US10/704,795 patent/US6982209B2/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197357A (ja) * | 1997-09-16 | 1999-04-09 | Tokyo University Of Agriculture And Technology | 半導体素子形成法 |
| JP2002353235A (ja) * | 2001-05-23 | 2002-12-06 | Matsushita Electric Ind Co Ltd | アクティブマトリクス基板とそれを用いた表示装置およびその製造方法 |
| WO2003010825A1 (en) * | 2001-07-24 | 2003-02-06 | Seiko Epson Corporation | Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013128A (ja) * | 2005-05-31 | 2007-01-18 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2019134165A (ja) * | 2018-02-02 | 2019-08-08 | インフィニオン テクノロジーズ アクチエンゲゼルシャフトＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ ＡＧ | ウェハ合成物および半導体コンポーネントの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050032329A1 (en) | 2005-02-10 |
| TWI221010B (en) | 2004-09-11 |
| TW200507119A (en) | 2005-02-16 |
| US6982209B2 (en) | 2006-01-03 |
| JP4758603B2 (ja) | 2011-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4758603B2 (ja) | 素子貼り換え方法 | |
| TWI419091B (zh) | 可轉移的可撓式電子裝置結構及可撓式電子裝置的製造方法 | |
| JP6483246B2 (ja) | 微小持ち上げ・接合組立法 | |
| US20140008657A1 (en) | Method of manufacturing flexible display and substrate for manufacturing flexible display | |
| WO2016169336A1 (zh) | 衬底载板、柔性显示面板及相应的制作方法、柔性显示装置 | |
| TWI444945B (zh) | 用於製作軟性顯示裝置之基板、結構及軟性顯示裝置的製作方法 | |
| US7943440B2 (en) | Fabrication method of thin film device | |
| US8268655B2 (en) | Method for fabricating flexible display device | |
| JP2009516929A (ja) | ガラス絶縁体上の大面積半導体 | |
| JP5140635B2 (ja) | 薄膜素子の製造方法 | |
| CN110838503A (zh) | 微型led芯片制作方法、微型led显示器件制作方法和微型led显示器件 | |
| JP5309672B2 (ja) | 薄膜素子およびその製造方法 | |
| US20140141571A1 (en) | Integrated circuit manufacturing for low-profile and flexible devices | |
| CN113690171A (zh) | 一种Micro-LED芯片的巨量转移方法 | |
| JP2010062526A (ja) | 薄膜素子の製造方法 | |
| JP2008177182A (ja) | 薄膜デバイスの製造方法 | |
| JP2007015101A (ja) | 隠れヒンジｍｅｍｓデバイス | |
| KR100510821B1 (ko) | 미세 구조물이 형성된 기판과 그 기판의 제조방법 | |
| JP2005303158A (ja) | デバイスの形成方法 | |
| JP2005078064A (ja) | フレキシブルパネルの製造方法 | |
| JP2009231533A (ja) | 剥離方法、剥離装置および半導体装置の製造方法 | |
| JP4186502B2 (ja) | 薄膜デバイスの製造方法、薄膜デバイスおよび表示装置 | |
| JP2009095962A (ja) | 薄膜半導体装置の製造方法 | |
| KR100852735B1 (ko) | 가요성 어레이 기판의 제조 방법 및 기판 모듈 | |
| JP2003068995A (ja) | 薄膜デバイス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060123 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100402 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100402 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100430 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110603 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4758603 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140610 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |