JP2005055821A - Electric optical apparatus and electronic device - Google Patents

Electric optical apparatus and electronic device Download PDF

Info

Publication number
JP2005055821A
JP2005055821A JP2003289080A JP2003289080A JP2005055821A JP 2005055821 A JP2005055821 A JP 2005055821A JP 2003289080 A JP2003289080 A JP 2003289080A JP 2003289080 A JP2003289080 A JP 2003289080A JP 2005055821 A JP2005055821 A JP 2005055821A
Authority
JP
Japan
Prior art keywords
electro
electrode
optical device
light emitting
emitting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003289080A
Other languages
Japanese (ja)
Inventor
Hiroshi Hirayama
浩志 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003289080A priority Critical patent/JP2005055821A/en
Publication of JP2005055821A publication Critical patent/JP2005055821A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electric optical apparatus and an electronic device surely forming a light emitting layer on a step on a pixel electrode formed by wires set in a lower part. <P>SOLUTION: An insulation member 40a composed of a hydrophilic material is formed in a region Z1 on the pixel electrode 34 and corresponding to a position where a metal frame 21GF for a gate electrode and an electrode 21C for gate connection are superposedly disposed and formed via a interlayer insulation film 32, and to an outer periphery part thereof, respectively. A hydrophilic insulation member 40b is formed in a region Z2 on the pixel electrode 34 and corresponding to a position where a power source wire metal frame VF and a signal metal frame 21CF are superposedly disposed and formed via the insulation film 32, and an outer periphery part thereof, respectively. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、電気光学装置及び電子機器に関するものである。   The present invention relates to an electro-optical device and an electronic apparatus.

従来、液晶素子、有機エレクトロルミネッセンス素子、電気泳動素子、電子放出素子といった電気光学素子を備えた表示ディスプレイの駆動方式の一つにアクティブマトリクス駆動方式がある。アクティブマトリクス駆動方式の表示ディスプレイには、その画素電極の下方に各画素を制御する駆動トランジスタ、信号線、電源線が配置されたトップエミッションタイプの表示ディスプレイがある。   2. Description of the Related Art Conventionally, there is an active matrix driving method as one of driving methods for a display display including an electro-optical element such as a liquid crystal element, an organic electroluminescence element, an electrophoretic element, and an electron emitting element. An active matrix drive type display display includes a top emission type display in which a drive transistor, a signal line, and a power line for controlling each pixel are arranged below the pixel electrode.

図7は、従来のトップエミッションタイプの表示ディスプレイの一部断面図である。図7に示すように、画素電極81Aの下方には駆動トランジスタ82を構成するゲート電極82G、ドレイン電極82D及びソース電極82S、及び、信号線83a、電源線83bが形成されている。そして、前記画素電極81A上に形成された発光層84にて発せられた光は同画素電極81Aと対向する位置に形成された陰極電極81C側から出射される。   FIG. 7 is a partial cross-sectional view of a conventional top emission type display. As shown in FIG. 7, below the pixel electrode 81A, a gate electrode 82G, a drain electrode 82D, a source electrode 82S, a signal line 83a, and a power supply line 83b constituting the driving transistor 82 are formed. The light emitted from the light emitting layer 84 formed on the pixel electrode 81A is emitted from the cathode electrode 81C formed at a position facing the pixel electrode 81A.

このように、トップエミッションタイプの表示ディスプレイは、その各画素電極81Aの下方に駆動トランジスタ82の各電極82G,82D,82S、及び、信号線83a、電源線83bを配置することができるので、その分、開口率を高くすることができる。   As described above, the top emission type display can be provided with the electrodes 82G, 82D, and 82S of the driving transistor 82, the signal line 83a, and the power supply line 83b below the pixel electrode 81A. The aperture ratio can be increased.

しかしながら、この種のトップエミッションタイプの表示ディスプレイでは、例えば、信号線83aによって、その上層に形成される前記画素電極81Aのカバレッジが良好に保たれなくなる。特に、図7に示すような多層配線構造を有する表示ディスプレイおいては、信号線83aや電源線83bが互いに隣接する上下の層に配置される部分では、その上層に形成される前記画素電極81Aの表面に生じる段差は大きくなる。   However, in this type of top emission type display, for example, the signal line 83a does not maintain good coverage of the pixel electrode 81A formed in the upper layer. In particular, in a display having a multilayer wiring structure as shown in FIG. 7, in the portion where the signal line 83a and the power supply line 83b are arranged in the upper and lower layers adjacent to each other, the pixel electrode 81A formed in the upper layer is provided. The step formed on the surface of the film becomes large.

従って、画素電極81A上での発光層81の膜厚にバラツキが生じ、その結果、画素電極81Aと陰極電極81Cのショートや発光特性の劣化が生じる。例えば、図中Qで示される発光層84の膜厚が小さい領域では、発光層84にキャリアを注入して発光させているうちにダークスポットが成長する場合があり、その結果、画素毎で輝度のムラが発生し、表示品位が劣化してしまう。   Accordingly, the film thickness of the light emitting layer 81 on the pixel electrode 81A varies, and as a result, the pixel electrode 81A and the cathode electrode 81C are short-circuited or the light emission characteristics are deteriorated. For example, in the region where the film thickness of the light emitting layer 84 indicated by Q in the drawing is small, dark spots may grow while carriers are injected into the light emitting layer 84 to cause light emission. Unevenness occurs, and the display quality deteriorates.

そこで、画素電極81Aの下層に層間絶縁膜85を形成し、その層間絶縁膜85をリフロー処理することでその表面の平坦化を図り、画素電極81A及び発光層84のカバレッジを良好にするようにしたものが知られている(例えば、特許文献1)。
特開2001−56650号公報
Therefore, an interlayer insulating film 85 is formed under the pixel electrode 81A, and the interlayer insulating film 85 is subjected to a reflow process so that the surface thereof is planarized so that the coverage of the pixel electrode 81A and the light emitting layer 84 is improved. Is known (for example, Patent Document 1).
JP 2001-56650 A

しかしながら、リフロー処理して得られる画素電極81Aには、例えば0.5μm程度の段差が残ってしまう場合がある。画素電極81Aしかしながら、発光層84が高分子有機材料で構成される有機エレクトロルミネッセンスディスプレイにおいては、その画素電極81A上の段差が0.5μm程度より更に小さいことが要求される。従って、発光層84が高分子有機材料で構成される有機エレクトロルミネッセンスディスプレイにおいては、リフロー処理を施しても要求される画素電極81A及び発光層84のカバレッジを改善することが困難である。この結果、特に、有機エレクトロルミネッセンスディスプレイにおいては、各画素の発光層84の膜厚にバラツキが生じるため、画素毎で輝度のムラが発
生し、表示品位が劣化してしまう。
However, the pixel electrode 81A obtained by the reflow process may leave a level difference of about 0.5 μm, for example. However, in the organic electroluminescence display in which the light emitting layer 84 is made of a polymer organic material, the step on the pixel electrode 81A is required to be smaller than about 0.5 μm. Therefore, in an organic electroluminescence display in which the light emitting layer 84 is made of a polymer organic material, it is difficult to improve the required coverage of the pixel electrode 81A and the light emitting layer 84 even if reflow treatment is performed. As a result, in particular, in an organic electroluminescence display, since the film thickness of the light emitting layer 84 of each pixel varies, luminance unevenness occurs from pixel to pixel and display quality deteriorates.

本発明は上記問題点を解消するためになされたものであって、その目的は、下方に形成される配線によって生じる画素電極上の段差に発光層を確実に形成させる電気光学装置及び電子機器を提供することにある。   The present invention has been made to solve the above problems, and an object of the present invention is to provide an electro-optical device and an electronic apparatus that reliably form a light emitting layer at a step on a pixel electrode caused by wiring formed below. It is to provide.

本発明は、基板と、前記基板の上方に形成され、データ信号の信号レベルに応じて発光する発光層と、前記基板と前記発光層との間に配置形成され、前記データ信号に基づいた駆動信号を生成する駆動素子を構成する配線が形成される配線層と、前記発光層と前記配線層との間に形成され、前記駆動素子から出力された前記駆動信号を前記発光層に供給するための電極と、画素発光領域を規定すべく、前記電極の周縁部に設けられた絶縁物と、を備えた電気光学装置において、前記電極は、画素発光領域である前記絶縁物の内側の領域において、親水性材料で構成された絶縁部材を備えている。   The present invention includes a substrate, a light emitting layer formed above the substrate and emitting light according to a signal level of a data signal, and disposed between the substrate and the light emitting layer, and driven based on the data signal. A wiring layer in which wirings constituting a driving element for generating a signal are formed, and the driving signal output from the driving element is supplied to the light emitting layer, formed between the light emitting layer and the wiring layer. And an insulator provided at a peripheral portion of the electrode so as to define a pixel light emission region, wherein the electrode is a pixel light emission region in a region inside the insulator. And an insulating member made of a hydrophilic material.

これによれば、配線層によって電極上に段差が生じた場合であっても、その段差がある領域に絶縁部材を備えることで、例えば、高分子有機材料で構成された発光層を確実に密着して形成することができる。従って、前記段差がある領域にて前記電極と発光層を介して形成される電極との間がショートするのを防止することができる。また、電極上の段差がある領域に、発光層を確実に密着して形成することができるので、その分、その電極上に形成される発光層の膜厚を均一化することができる。さらに、その電極上の形成される発光層の膜厚を均一化することができるので、発光層の膜厚が小さい領域が徐々に黒く表示される、所謂、ダークスポットが成長するのを抑制することができる。この結果、電気光学装置の表示品位を向上させることができる。また、電気光学装置の歩留まりを向上させることができる。   According to this, even when a step is generated on the electrode due to the wiring layer, the insulating member is provided in the region where the step is present, so that, for example, the light emitting layer made of a polymer organic material is securely adhered. Can be formed. Accordingly, it is possible to prevent a short circuit between the electrode and the electrode formed through the light emitting layer in the region having the step. In addition, since the light emitting layer can be reliably formed in a region having a step on the electrode, the thickness of the light emitting layer formed on the electrode can be made uniform accordingly. Furthermore, since the film thickness of the light emitting layer formed on the electrode can be made uniform, a region where the film thickness of the light emitting layer is small is gradually displayed in black so that the so-called dark spot is prevented from growing. be able to. As a result, the display quality of the electro-optical device can be improved. In addition, the yield of the electro-optical device can be improved.

この電気光学装置において、前記絶縁部材は、前記配線のエッジ部に対応する領域の前記電極上に形成されていてもよい。
これによれば、前記配線のエッジ部に対応する領域の前記電極に対応した領域が他の領域に比べて盛り上がっていても、その前記電極に対応した領域上に、例えば、高分子有機材料で構成された発光層を確実に密着して形成することができる。このことから、電気光学装置の歩留まりを向上させることができる。
In this electro-optical device, the insulating member may be formed on the electrode in a region corresponding to an edge portion of the wiring.
According to this, even if the region corresponding to the electrode in the region corresponding to the edge portion of the wiring is raised compared to the other region, the region corresponding to the electrode is made of, for example, a polymer organic material. The configured light emitting layer can be formed in close contact with each other. From this, the yield of the electro-optical device can be improved.

この電気光学装置において、前記絶縁部材は、前記駆動素子を構成する前記配線を含む領域の周縁部に対応する領域の前記電極上に形成されていてもよい。
これによれば、前記駆動素子を構成する前記配線を含む領域の周縁部に対応する領域の前記電極に対応した領域が他の領域に比べて盛り上がっていても、その周縁部に対応した領域上に、例えば、高分子有機材料で構成された発光層を確実に密着して形成することができる。このことから、電気光学装置の歩留まりを向上させることができる。
In this electro-optical device, the insulating member may be formed on the electrode in a region corresponding to a peripheral portion of a region including the wiring constituting the driving element.
According to this, even if the region corresponding to the electrode in the region corresponding to the peripheral portion of the region including the wiring constituting the drive element is raised compared to the other regions, the region corresponding to the peripheral portion In addition, for example, a light emitting layer made of a polymer organic material can be reliably adhered and formed. From this, the yield of the electro-optical device can be improved.

この電気光学装置において、前記絶縁部材は、二酸化珪素、親水性高分子材料またはSOG膜のいずれかで構成されていてもよい。
これによれば、前記絶縁部材を、二酸化珪素、親水性高分子材料またはSOGのいずれかで構成することで、配線層に形成される配線によってその電極上に生じた段差が形成される領域に確実に発光層を形成することができる。また、前記電極上に形成される発光層の膜厚を均一にすることができる。
In this electro-optical device, the insulating member may be made of silicon dioxide, a hydrophilic polymer material, or an SOG film.
According to this, the insulating member is made of any one of silicon dioxide, a hydrophilic polymer material, or SOG, so that a step formed on the electrode by the wiring formed in the wiring layer is formed. A light emitting layer can be formed reliably. In addition, the thickness of the light emitting layer formed on the electrode can be made uniform.

この電気光学装置において、前記発光層にて発せられた光は前記基板と対向する側から出射されてもよい。
これによれば、前記発光層にて発せられた光が前記基板と対向する側から出射される、
所謂、トップエミッションタイプの電気光学装置において、配線層に形成される配線によってその電極上に生じた段差が形成される領域に確実に発光層を形成することができる。また、前記電極上の形成される発光層の膜厚を均一化することができる。
In this electro-optical device, the light emitted from the light emitting layer may be emitted from the side facing the substrate.
According to this, the light emitted from the light emitting layer is emitted from the side facing the substrate.
In a so-called top emission type electro-optical device, the light emitting layer can be reliably formed in a region where a step formed on the electrode is formed by the wiring formed in the wiring layer. In addition, the thickness of the light emitting layer formed on the electrode can be made uniform.

この電気光学装置において、前記発光層は有機材料で構成されていてもよい。
これによれば、その発光層が有機材料で構成された電気光学装置において、例えば、その電極上に生じる段差が形成される領域にて前記発光層を確実に形成することができる。また、前記電極上の形成される前記発光層の膜厚を均一化することができる。
In the electro-optical device, the light emitting layer may be made of an organic material.
According to this, in the electro-optical device in which the light emitting layer is made of an organic material, for example, the light emitting layer can be reliably formed in a region where a step formed on the electrode is formed. Moreover, the film thickness of the light emitting layer formed on the electrode can be made uniform.

この電気光学装置において、前記有機材料は高分子材料で構成されていてもよい。
これによれば、その発光層が高分子材料で構成された電気光学装置において、例えば、その電極上に生じる段差が形成される領域にて前記発光層を確実に形成することができる。また、前記電極上の形成される前記発光層の膜厚を均一化することができる。
In this electro-optical device, the organic material may be composed of a polymer material.
According to this, in the electro-optical device in which the light emitting layer is made of a polymer material, for example, the light emitting layer can be reliably formed in a region where a step formed on the electrode is formed. Moreover, the film thickness of the light emitting layer formed on the electrode can be made uniform.

この電気光学装置において、前記発光層はインクジェット方式を用いて形成されてもよい。
これによれば、インクジェット方式を用いて発光層が形成された電気光学装置において、例えば、その電極上に生じる段差が形成される領域にて前記発光層を確実に形成することができる。また、前記電極上の形成される前記発光層の膜厚を均一化することができる。
In the electro-optical device, the light emitting layer may be formed using an ink jet method.
According to this, in the electro-optical device in which the light emitting layer is formed using the ink jet method, for example, the light emitting layer can be reliably formed in a region where a step generated on the electrode is formed. Moreover, the film thickness of the light emitting layer formed on the electrode can be made uniform.

本発明の電子機器は、上記記載の電気光学装置を備えている。
これによれば、その電極上に生じる段差が形成される領域にて発光層を確実に形成することができるので、その分、その表示品位が向上した電気光学装置を備えた電子機器を提供することができる。
The electronic apparatus of the present invention includes the electro-optical device described above.
According to this, since the light emitting layer can be reliably formed in the region where the step formed on the electrode is formed, an electronic apparatus including the electro-optical device with improved display quality is provided. be able to.

以下、本発明を有機エレクトロルミネッセンスディスプレイに適用した各実施形態を図面に基づいて説明する。また、各実施形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術思想の範囲内で任意に変更可能である。さらに、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
(第1実施形態)
本発明を具体化した第1実施形態を図1〜図4に従って説明する。図1は、有機エレクトロルミネッセンスディスプレイの電気的構成を説明するためのブロック図である。図2は、表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。図3は、画素の回路図である。
Hereinafter, each embodiment in which the present invention is applied to an organic electroluminescence display will be described with reference to the drawings. Each embodiment shows one mode of the present invention, does not limit the present invention, and can be arbitrarily changed within the scope of the technical idea of the present invention. Furthermore, in each figure shown below, in order to make each layer and each member large enough to be recognized on the drawing, the scale is varied for each layer and each member.
(First embodiment)
A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a block diagram for explaining an electrical configuration of an organic electroluminescence display. FIG. 2 is a circuit diagram showing an electrical configuration of the display panel unit and the data line driving circuit. FIG. 3 is a circuit diagram of the pixel.

図1に示すように、有機エレクトロルミネッセンスディスプレイ10は、信号生成回路11、表示パネル部12、走査線駆動回路13及びデータ線駆動回路14を備えている。有機エレクトロルミネッセンスディスプレイ10の信号生成回路11、走査線駆動回路13及びデータ線駆動回路14は、それぞれが独立した電子部品によって構成されていてもよい。例えば、信号生成回路11、走査線駆動回路13及びデータ線駆動回路14が、各々1チップの半導体集積回路装置によって構成されていてもよい。また、信号生成回路11、走査線駆動回路13及びデータ線駆動回路14の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。   As shown in FIG. 1, the organic electroluminescence display 10 includes a signal generation circuit 11, a display panel unit 12, a scanning line driving circuit 13, and a data line driving circuit 14. Each of the signal generation circuit 11, the scanning line driving circuit 13, and the data line driving circuit 14 of the organic electroluminescence display 10 may be configured by independent electronic components. For example, each of the signal generation circuit 11, the scanning line driving circuit 13, and the data line driving circuit 14 may be configured by a one-chip semiconductor integrated circuit device. Further, all or a part of the signal generation circuit 11, the scanning line driving circuit 13, and the data line driving circuit 14 may be configured by a programmable IC chip, and the function may be realized by software by a program written in the IC chip. Good.

信号生成回路11は、図示しない外部装置から供給されるクロックパルスCP及び画像デジタルデータDを入力する。信号生成回路11は、クロックパルスCPに基づいて水平
同期信号HSYNC及び垂直同期信号VSYNCを作成する。また、信号生成回路11は、その作成した水平同期信号HSYNCを走査線駆動回路13に出力するとともに、前記垂直同期信号VSYNCをデータ線駆動回路14に出力する。さらに、信号生成回路11は、画像デジタルデータDをデータ線駆動回路14に出力する。
The signal generation circuit 11 receives a clock pulse CP and image digital data D supplied from an external device (not shown). The signal generation circuit 11 generates a horizontal synchronization signal HSYNC and a vertical synchronization signal VSYNC based on the clock pulse CP. The signal generation circuit 11 outputs the generated horizontal synchronization signal HSYNC to the scanning line driving circuit 13 and outputs the vertical synchronization signal VSYNC to the data line driving circuit 14. Further, the signal generation circuit 11 outputs the image digital data D to the data line driving circuit 14.

表示パネル部12は、図2に示すように、行方向に沿って延設されるn本の走査線Y1,Y2,…,Ynを備えている。また、表示パネル部12は、列方向に沿って延設されるm本のデータ線X1,X2,…,Xmを備えている。そして、前記各走査線Y1,Y2,…,Ynと前記各データ線X1,X2,…,Xmとの交差部に対応した各位置には画素20が形成されている。   As shown in FIG. 2, the display panel unit 12 includes n scanning lines Y1, Y2,..., Yn extending along the row direction. Further, the display panel unit 12 includes m data lines X1, X2,..., Xm extending along the column direction. Pixels 20 are formed at positions corresponding to the intersections of the scanning lines Y1, Y2,..., Yn and the data lines X1, X2,.

さらに、表示パネル部12は、前記各データ線X1,X2,…,Xmに並行して延設されるm本の電源線Loを備えている。全ての電源線Loには電源電圧Voが供給されている。   Furthermore, the display panel unit 12 includes m power lines Lo extending in parallel with the data lines X1, X2,. The power supply voltage Vo is supplied to all the power supply lines Lo.

各画素20は、対応する走査線Y1,Y2,…,Ynを介して走査線駆動回路13に接続されている。また、各画素20は、対応するデータ線X1,X2,…,Xmを介してデータ線駆動回路14に接続されている。さらに、各画素20は、電源線Loに接続されている。   Each pixel 20 is connected to the scanning line driving circuit 13 via a corresponding scanning line Y1, Y2,. Each pixel 20 is connected to the data line driving circuit 14 via corresponding data lines X1, X2,..., Xm. Further, each pixel 20 is connected to a power supply line Lo.

画素20は、その各々が図3に示すように、駆動トランジスタQd、スイッチングトランジスタQsw、保持キャパシタCo及び有機エレクトロルミネッセンス素子OLEDを備えている。尚、図3は、n番目の走査線Ynとm番目のデータ線Xmとの交差部に対応する位置に形成された画素20の等価回路図である。この画素20の電気的構成は全て同じであるので、説明の便宜上、以下、n番目の走査線Ynとm番目のデータ線Xmとの交差部に対応する位置に形成された画素20についてのみについて説明し、他の画素20についてはその説明を省略する。   Each of the pixels 20 includes a driving transistor Qd, a switching transistor Qsw, a holding capacitor Co, and an organic electroluminescence element OLED, as shown in FIG. FIG. 3 is an equivalent circuit diagram of the pixel 20 formed at a position corresponding to the intersection of the nth scanning line Yn and the mth data line Xm. Since all the electrical configurations of the pixels 20 are the same, only the pixels 20 formed at positions corresponding to the intersections of the nth scanning line Yn and the mth data line Xm will be described below for convenience of explanation. The description of other pixels 20 will be omitted.

駆動トランジスタQdは、通常はTFT(薄膜トランジスタ)で構成されている。また、駆動トランジスタQdは本実施形態ではその導電型がP型である。スイッチングトランジスタQswは本実施形態ではその導電型がN型である。   The drive transistor Qd is usually composed of a TFT (Thin Film Transistor). The drive transistor Qd has a P-type conductivity in this embodiment. The conductivity type of the switching transistor Qsw is N-type in this embodiment.

スイッチングトランジスタQswは、そのドレインがデータ線Xmに接続されている。スイッチングトランジスタQswのゲートは走査線Ynに接続されている。スイッチングトランジスタQswのソースは、駆動トランジスタQdのゲートに接続されている。駆動トランジスタQdのゲート/ソース間には保持キャパシタCoが接続されている。また、駆動トランジスタQdのソースは電源線Loに接続されている。駆動トランジスタQdのドレインは有機エレクトロルミネッセンス素子OLEDの陽極E1に接続されている。有機エレクトロルミネッセンス素子OLEDの陰極E2は接地されている。   The drain of the switching transistor Qsw is connected to the data line Xm. The gate of the switching transistor Qsw is connected to the scanning line Yn. The source of the switching transistor Qsw is connected to the gate of the drive transistor Qd. A holding capacitor Co is connected between the gate and source of the driving transistor Qd. The source of the driving transistor Qd is connected to the power supply line Lo. The drain of the drive transistor Qd is connected to the anode E1 of the organic electroluminescence element OLED. The cathode E2 of the organic electroluminescence element OLED is grounded.

走査線駆動回路13は、走査信号SC1,SC2,…,SCnを作成する。各走査信号SC1,SC2,…,SCnはLレベル及びHレベルを有する電圧信号である。また、走査線駆動回路13は前記水平同期信号HSYNCに従って、Hレベルの走査信号を各走査線Y1,Y2,…,Ynに出力することで順次走査線Y1,Y2,…,Ynを選択駆動する。   The scanning line driving circuit 13 generates scanning signals SC1, SC2,. Each of the scanning signals SC1, SC2,..., SCn is a voltage signal having an L level and an H level. Further, the scanning line driving circuit 13 sequentially drives the scanning lines Y1, Y2,..., Yn by sequentially outputting H level scanning signals to the respective scanning lines Y1, Y2,..., Yn according to the horizontal synchronization signal HSYNC. .

データ線駆動回路14は、図2に示すように複数の単一ラインドライバ14aを備えている。複数の単一ラインドライバ14aの各々は対応するデータ線X1,X2,…,Xmに接続されている。また、各単一ラインドライバ14aは、前記信号生成回路11から出力された画像デジタルデータDを入力する。そして、各単一ラインドライバ14aは、入
力された画像デジタルデータDの大きさに対応したレベルのアナログ電圧信号であるデータ信号D1,D2,…,Dmを作成する。そして、単一ラインドライバ14aは、前記信号生成回路11から出力された垂直同期信号VSYNCに従って前記データ信号D1,D2,…,Dmを対応するデータ線X1,X2,…,Xmを介して各画素20に一斉に出力する。
As shown in FIG. 2, the data line driving circuit 14 includes a plurality of single line drivers 14a. Each of the plurality of single line drivers 14a is connected to a corresponding data line X1, X2,. Each single line driver 14a receives the image digital data D output from the signal generation circuit 11. Each single line driver 14a creates data signals D1, D2,..., Dm, which are analog voltage signals of a level corresponding to the magnitude of the input image digital data D. The single line driver 14a receives the data signals D1, D2,..., Dm through the corresponding data lines X1, X2,..., Xm according to the vertical synchronization signal VSYNC output from the signal generation circuit 11. Output to 20 at once.

そして、前記走査線駆動回路13が水平同期信号HSYNCに従って走査線Y1,Y2,…,Ynのうちの一本の走査線にHレベルの走査信号を出力すると、その走査線に接続された一行分の全ての画素20の各スイッチングトランジスタQswがオンになる。このとき、前記データ線駆動回路14の各単一ラインドライバ14aから対応するデータ線X1,X2,…,Xmを介してデータ信号D1,D2,…,Dmが一斉に出力される。すると、前記スイッチングトランジスタQswがオンになった前記一行分の全ての画素20の各保持キャパシタCoにデータ信号が供給される。この結果、前記各画素20は、このデータ信号に応じて同画素20の内部状態(保持キャパシタCoの電荷量)が設定され、これに応じて駆動トランジスタQdの導電率が制御される。この結果、その導電率に応じたレベルの駆動電流Ielが有機エレクトロルミネッセンス素子OLEDに供給され、有機エレクトロルミネッセンス素子OLEDが同駆動電流Ielの電流レベルに応じた輝度で発光する。   When the scanning line driving circuit 13 outputs an H level scanning signal to one scanning line among the scanning lines Y1, Y2,..., Yn in accordance with the horizontal synchronization signal HSYNC, one line connected to the scanning line is output. Each of the switching transistors Qsw of all the pixels 20 is turned on. At this time, the data signals D1, D2,..., Dm are simultaneously output from the single line drivers 14a of the data line driving circuit 14 through the corresponding data lines X1, X2,. Then, a data signal is supplied to each holding capacitor Co of all the pixels 20 of the one row where the switching transistor Qsw is turned on. As a result, the internal state (charge amount of the holding capacitor Co) of the pixel 20 is set in the pixel 20 according to the data signal, and the conductivity of the driving transistor Qd is controlled accordingly. As a result, a driving current Iel having a level corresponding to the conductivity is supplied to the organic electroluminescence element OLED, and the organic electroluminescence element OLED emits light with a luminance corresponding to the current level of the driving current Iel.

以降、各走査線Y1,Y2,…,Ynが順次選択されることで各画素20にデータ信号D1,D2,…,Dmが供給され、各有機エレクトロルミネッセンス素子OLEDが駆動電流Ielの電流レベルに応じた輝度で発光する。このようにすることで表示パネル部12上にデータ信号D1,D2,…,Dmに応じた画像が表示される。   Thereafter, the data signals D1, D2,..., Dm are supplied to the respective pixels 20 by sequentially selecting the respective scanning lines Y1, Y2,..., Yn, and the respective organic electroluminescence elements OLED are brought to the current level of the driving current Iel. Emits light with a corresponding brightness. In this way, an image corresponding to the data signals D1, D2,..., Dm is displayed on the display panel unit 12.

次に、表示パネル部12の構造について図4(a),(b)に従って説明する。図4(a)は、画素20を構成する前記駆動トランジスタQd及び電源線Lo等を構成するメタルフレームMPの一部を含む画素20の上面図である。   Next, the structure of the display panel unit 12 will be described with reference to FIGS. FIG. 4A is a top view of the pixel 20 including a part of the metal frame MP constituting the drive transistor Qd, the power supply line Lo, and the like constituting the pixel 20.

メタルフレームMPは、図4(a)に示すように、2点差線で示される第1メタルフレームM1と実線で示される第2メタルフレームM2とから構成されている。
第1メタルフレームM1は、駆動トランジスタQdのゲートを構成するゲート電極21Gと、該ゲート電極21Gに接続し該ゲート電極21Gに前記データ信号D1,D2,…,Dmを供給するゲート電極用メタルフレーム21GFを備えている。また、第1メタルフレームM1は、前記電源線Loを構成する電源線メタルフレームVFを備えている。
As shown in FIG. 4A, the metal frame MP includes a first metal frame M1 indicated by a two-point difference line and a second metal frame M2 indicated by a solid line.
The first metal frame M1 includes a gate electrode 21G constituting the gate of the driving transistor Qd, and a gate electrode metal frame connected to the gate electrode 21G and supplying the data signals D1, D2,..., Dm to the gate electrode 21G. 21GF is provided. The first metal frame M1 includes a power line metal frame VF that constitutes the power line Lo.

第2メタルフレームM2は、駆動トランジスタQdのドレインを構成するドレイン電極21Dと、該ドレイン電極21Dに接続し前記駆動電流Ielが流れるドレイン電極用メタルフレーム21DFを備えている。また、第2メタルフレームM2は、前記ドレイン電極用メタルフレーム21DFに接続し、前記駆動電流Ielを有機エレクトロルミネッセンス素子OLEDの陽極E1に供給するための電流供給用電極21Kを備えている。さらに、第2メタルフレームM2は、前記駆動トランジスタQdのソースを構成するソース電極21Sと、該ソース電極21Sに接続し前記ソース電極21Sに前記電源電圧Voを供給するためのソース電極用メタルフレーム21SFを備えている。また、第2メタルフレームM2は、ゲート接続用電極21Cと、該ゲート接続用電極21Cに接続し前記ゲート電極21Gにデータ信号を供給するための信号線メタルフレーム21CFを備えている。   The second metal frame M2 includes a drain electrode 21D that constitutes the drain of the drive transistor Qd, and a drain electrode metal frame 21DF that is connected to the drain electrode 21D and through which the drive current Iel flows. The second metal frame M2 includes a current supply electrode 21K that is connected to the drain electrode metal frame 21DF and supplies the drive current Iel to the anode E1 of the organic electroluminescence element OLED. Further, the second metal frame M2 includes a source electrode 21S that constitutes the source of the driving transistor Qd, and a source electrode metal frame 21SF that is connected to the source electrode 21S and supplies the power supply voltage Vo to the source electrode 21S. It has. The second metal frame M2 includes a gate connection electrode 21C and a signal line metal frame 21CF that is connected to the gate connection electrode 21C and supplies a data signal to the gate electrode 21G.

図4(b)は、同図(a)に示したメタルフレームMPの一部を含む表示パネル部12の断面図であって、同図(a)中のA−A線に沿う断面に対応している。
図4(b)に示すように、ガラス基板GL上であって前記ドレイン電極21D、ソース電極21S及びゲート電極21Gがそれぞれ配置される位置に対応する領域に島状のシリ
コン層30が形成されている。このシリコン層30は、本実施形態では多結晶シリコンで構成されている。また、このシリコン層30の前記ドレイン電極21Dと対向する位置付近にはドレイン領域30Dが形成されている。同様に、シリコン層30の前記ソース電極21Sと対向する位置付近にはソース領域30Sが形成されている。そして、シリコン層30のドレイン領域30Dとソース領域30Sとの間にはチャネル領域30Cが形成されている。また、ドレイン領域30Dは前記ドレイン電極21Dに、ソース領域30Sは前記ソース電極21Sに、それぞれ電気的に接続されている。
4B is a cross-sectional view of the display panel portion 12 including a part of the metal frame MP shown in FIG. 4A, and corresponds to a cross section taken along the line AA in FIG. doing.
As shown in FIG. 4B, an island-shaped silicon layer 30 is formed on the glass substrate GL in a region corresponding to the position where the drain electrode 21D, the source electrode 21S, and the gate electrode 21G are disposed. Yes. This silicon layer 30 is made of polycrystalline silicon in this embodiment. Further, a drain region 30D is formed in the vicinity of a position of the silicon layer 30 facing the drain electrode 21D. Similarly, a source region 30S is formed near the position of the silicon layer 30 facing the source electrode 21S. A channel region 30C is formed between the drain region 30D and the source region 30S of the silicon layer 30. The drain region 30D is electrically connected to the drain electrode 21D, and the source region 30S is electrically connected to the source electrode 21S.

前記シリコン層30上であって前記ドレイン電極21D及びソース電極21Sに接続された位置を除いた領域には、ゲート絶縁膜31が形成されている。また、前記ゲート絶縁膜31は、前記シリコン層30が形成されていない領域のガラス基板GL上に直接形成されている。   A gate insulating film 31 is formed in a region on the silicon layer 30 except for the position connected to the drain electrode 21D and the source electrode 21S. The gate insulating film 31 is directly formed on the glass substrate GL in a region where the silicon layer 30 is not formed.

ゲート絶縁膜31上には前記第1メタルフレームM1が形成されている。詳しくは、前記ゲート絶縁膜31上の、前記シリコン層30のチャネル領域30Cと対向する位置に前記ゲート電極21Gが形成されている。また、前記ガラス基板GL上に直接ゲート絶縁膜31が形成されている領域には前記ゲート電極用メタルフレーム21GFが形成されている。さらに、前記ゲート電極用メタルフレーム21GFの図中右側には前記電源線メタルフレームVFが形成されている。   On the gate insulating film 31, the first metal frame M1 is formed. Specifically, the gate electrode 21G is formed on the gate insulating film 31 at a position facing the channel region 30C of the silicon layer 30. The gate electrode metal frame 21GF is formed in a region where the gate insulating film 31 is directly formed on the glass substrate GL. Further, the power supply line metal frame VF is formed on the right side of the gate electrode metal frame 21GF in the drawing.

そして、ゲート電極21G、ゲート電極用メタルフレーム21GF、電源線メタルフレームVF及び前記ゲート絶縁膜31上には層間絶縁膜32が形成されている。尚、層間絶縁膜32は、本実施形態においては、二酸化珪素(SiO)で構成されている。層間絶縁膜32上には第2メタルフレームM2が形成されている。詳しくは、層間絶縁膜32上の、前記ドレイン領域30Dに対向する位置には前記ドレイン電極21Dが形成されている。同様に、層間絶縁膜32上であって、前記ソース領域30Sに対向する位置には前記ソース電極21Sが形成されている。 An interlayer insulating film 32 is formed on the gate electrode 21G, the gate electrode metal frame 21GF, the power line metal frame VF, and the gate insulating film 31. The interlayer insulating film 32 is made of silicon dioxide (SiO 2 ) in the present embodiment. A second metal frame M <b> 2 is formed on the interlayer insulating film 32. Specifically, the drain electrode 21D is formed on the interlayer insulating film 32 at a position facing the drain region 30D. Similarly, the source electrode 21S is formed on the interlayer insulating film 32 at a position facing the source region 30S.

また、層間絶縁膜32上であって、前記ゲート電極用メタルフレーム21GFに対向する位置には、前記ゲート接続用電極21Cが形成されている。さらに、層間絶縁膜32上の、前記電源線メタルフレームVFに対向する位置には、前記信号線メタルフレーム21CFが形成されている。   The gate connection electrode 21C is formed on the interlayer insulating film 32 at a position facing the gate electrode metal frame 21GF. Further, the signal line metal frame 21CF is formed on the interlayer insulating film 32 at a position facing the power line metal frame VF.

そして、前記ドレイン電極21Dと前記シリコン層30のドレイン領域30Dとの間の層間絶縁膜32には前記ゲート絶縁膜と連通して開孔形成されたドレイン用コンタクトホールHDが形成されている。そして、このドレイン用コンタクトホールHDに導電性材料が埋め込まれることで形成されたドレインコンタクト部DCONを介して前記ドレイン電極21Dと前記ドレイン領域30Dとが電気的に接続されている。   A drain contact hole HD is formed in the interlayer insulating film 32 between the drain electrode 21D and the drain region 30D of the silicon layer 30 so as to communicate with the gate insulating film. The drain electrode 21D and the drain region 30D are electrically connected through a drain contact portion DCON formed by embedding a conductive material in the drain contact hole HD.

同様に、前記ソース電極21Sと前記シリコン層30のソース領域30Sとの間の層間絶縁膜32には前記ゲート絶縁膜と連通して開孔形成されたソース用コンタクトホールHSが形成されている。そして、このソース用コンタクトホールHSに導電性材料が埋め込まれることで形成されたソースコンタクト部SCONを介して前記ソース電極21Sと前記ソース領域30Sとが電気的に接続されている。そして、前記ドレイン電極21D、ソース電極21S、ゲート電極21G、ドレインコンタクト部DCON、ソースコンタクト部SCON及びシリコン層30で前記駆動トランジスタQdが構成されている。   Similarly, a source contact hole HS is formed in the interlayer insulating film 32 between the source electrode 21S and the source region 30S of the silicon layer 30 so as to communicate with the gate insulating film. The source electrode 21S and the source region 30S are electrically connected through a source contact portion SCON formed by embedding a conductive material in the source contact hole HS. The drain electrode 21D, the source electrode 21S, the gate electrode 21G, the drain contact portion DCON, the source contact portion SCON, and the silicon layer 30 constitute the drive transistor Qd.

また、前記ゲート接続用電極21Cと前記ゲート電極用メタルフレーム21GFとの間の層間絶縁膜32には該層間絶縁膜32を開孔形成されたゲート用コンタクトホールHGが形成されている。そして、このゲート用コンタクトホールHGに導電性材料が埋め込ま
れることで形成されたゲートコンタクト部GCONを介して前記ゲート接続用電極21Cと前記ゲート電極用メタルフレーム21GFとが電気的に接続されている。
Further, a gate contact hole HG in which the interlayer insulating film 32 is formed is formed in the interlayer insulating film 32 between the gate connection electrode 21C and the gate electrode metal frame 21GF. The gate connection electrode 21C and the gate electrode metal frame 21GF are electrically connected through a gate contact portion GCON formed by burying a conductive material in the gate contact hole HG. .

このように前記表示パネル部12は、層間絶縁膜32を介して第1メタルフレームM1と第2メタルフレームM2とが積層して配置された多層配線構造を成している。
前記各電極21D,21S,21C、信号線メタルフレーム21CF及び層間絶縁膜32上には絶縁層33が形成されている。尚、絶縁層33は、本実施形態においては、二酸化珪素(SiO)で構成されている。絶縁層33上には、その所定の位置に画素電極34及び第1隔壁層35aがそれぞれ形成されている。詳しくは、前記駆動トランジスタQdを構成する各電極21D,21S,21G、ゲート電極用メタルフレーム21GF、ゲート接続用電極21C、信号線メタルフレーム21CF、及び、電源線メタルフレームVFが配置された位置に対応した絶縁層33上には、画素電極34が形成されている。画素電極34は、図4(a)に示す前記電流供給用電極21Kに電気的に接続されている。つまり、画素電極34は、図3に示す有機エレクトロルミネッセンス素子OLEDの陽極E1に対応しており、前記駆動トランジスタQdから出力された駆動電流Ielを画素電極34上に形成される発光層36に供給するための電極である。また、前記画素電極34は光学的に反射率の高い材料で構成されている。本実施形態においては、画素電極34はアルミニウム(Al)とスズドープ酸化インジウム(ITO)の2層で構成されている。
As described above, the display panel unit 12 has a multilayer wiring structure in which the first metal frame M1 and the second metal frame M2 are stacked with the interlayer insulating film 32 interposed therebetween.
An insulating layer 33 is formed on each of the electrodes 21D, 21S, 21C, the signal line metal frame 21CF, and the interlayer insulating film 32. In this embodiment, the insulating layer 33 is made of silicon dioxide (SiO 2 ). On the insulating layer 33, a pixel electrode 34 and a first partition wall layer 35a are formed at predetermined positions, respectively. Specifically, the electrodes 21D, 21S, and 21G, the gate electrode metal frame 21GF, the gate connection electrode 21C, the signal line metal frame 21CF, and the power supply line metal frame VF that constitute the drive transistor Qd are disposed at the positions. A pixel electrode 34 is formed on the corresponding insulating layer 33. The pixel electrode 34 is electrically connected to the current supply electrode 21K shown in FIG. That is, the pixel electrode 34 corresponds to the anode E1 of the organic electroluminescence element OLED shown in FIG. 3, and supplies the drive current Iel output from the drive transistor Qd to the light emitting layer 36 formed on the pixel electrode 34. It is an electrode for doing. The pixel electrode 34 is made of a material having high optical reflectance. In the present embodiment, the pixel electrode 34 is composed of two layers of aluminum (Al) and tin-doped indium oxide (ITO).

第1隔壁層35aは前記画素電極34の周縁部に乗り上げて形成されており、絶縁物である親水性の無機材料で構成されている。このため、第1隔壁層35aの内側が画素発光領域となる。つまり、前記画素電極34の周縁部に設けられた第1隔壁層35aで画素発光領域が規定される。本実施形態における第1隔壁層35aは、親水性の無機材料である二酸化珪素(SiO)で構成されている。 The first partition layer 35a is formed on the peripheral edge of the pixel electrode 34, and is made of a hydrophilic inorganic material that is an insulator. For this reason, the inner side of the first partition layer 35a becomes a pixel light emitting region. That is, the pixel light emission region is defined by the first partition layer 35 a provided at the peripheral edge of the pixel electrode 34. The first partition layer 35a in the present embodiment is made of silicon dioxide (SiO 2 ), which is a hydrophilic inorganic material.

第1隔壁層35a上には第2隔壁層35bが形成されている。第2隔壁層35bはその表面が、大気雰囲気中で4フッ化メタンを反応ガスとするプラズマ処理(CF4プラズマ
処理)を施すことで撥水性処理されている。
A second partition layer 35b is formed on the first partition layer 35a. The surface of the second partition wall layer 35b is subjected to water repellency treatment by performing plasma treatment (CF 4 plasma treatment) using methane tetrafluoride as a reaction gas in the air atmosphere.

そして、前記画素電極34上であって前記第1及び第2隔壁層35a,35bで囲まれた領域(以下、画素開口部Sという。)には高分子有機材料で構成された発光層36が形成されている。本実施形態では、前記したように、第1隔壁層35aは親水性である二酸化珪素(SiO)で構成されているため、高分子有機材料で構成された発光層36が同第1隔壁層35aの表面に密着して形成される。一方、第2隔壁層35bは前記したように撥水性処理されているため、高分子有機材料で構成された発光層36が同第2隔壁層35bの表面全体に渡って密着して形成されることはない。この結果、例えば、インクジェット方式を用いて高分子有機材料を画素開口部Sに塗布することで発光層36を形成する場合において、画素開口部Sの画素電極34上に前記発光層36を構成する高分子有機材料が精度良く付着されることができる。 A light emitting layer 36 made of a polymer organic material is formed in a region (hereinafter referred to as a pixel opening S) on the pixel electrode 34 and surrounded by the first and second partition layers 35a and 35b. Is formed. In the present embodiment, as described above, since the first partition layer 35a is made of hydrophilic silicon dioxide (SiO 2 ), the light emitting layer 36 made of a polymer organic material is used as the first partition layer. It is formed in close contact with the surface of 35a. On the other hand, since the second partition layer 35b has been subjected to water repellency treatment as described above, the light emitting layer 36 made of a polymer organic material is formed in close contact with the entire surface of the second partition layer 35b. There is nothing. As a result, for example, when the light emitting layer 36 is formed by applying a polymer organic material to the pixel opening S using an inkjet method, the light emitting layer 36 is formed on the pixel electrode 34 of the pixel opening S. The polymer organic material can be attached with high accuracy.

また、前記発光層36及び第2隔壁層35b上の全面に渡って陰極電極37が形成されている。陰極電極37は、光透過性のある導電性材料で構成されている。この陰極電極37は前記した有機エレクトロルミネッセンス素子OLEDの陰極E2に対応する電極層である。本実施形態においては、前記陰極電極37は、スズドープ酸化インジウム(ITO)で構成されている。陰極電極37上には光透過性のある材料で構成された封止基板38が形成されている。   A cathode electrode 37 is formed over the entire surface of the light emitting layer 36 and the second partition layer 35b. The cathode electrode 37 is made of a light transmissive conductive material. The cathode electrode 37 is an electrode layer corresponding to the cathode E2 of the organic electroluminescence element OLED. In the present embodiment, the cathode electrode 37 is made of tin-doped indium oxide (ITO). A sealing substrate 38 made of a light transmissive material is formed on the cathode electrode 37.

そして、前記駆動トランジスタQdを構成するドレイン電極21Dから出力された駆動電流Ielがドレイン電極用メタルフレーム21DF及び電流供給用電極21Kを介して画素電極34に供給されることで、駆動電流Ielの電流レベルに応じて発光層36が発
光する。そして、発光層36にて発せられた光が前記陰極電極37及び封止基板38を介して外部に出射される。また、このとき、前記したように、画素電極34は、アルミニウム(Al)とスズドープ酸化インジウム(ITO)の2層で構成されているため、前記発光層36で発せられた光が画素電極34で反射されて前記封止基板38側から出射される。このようにして前記発光層36にて発せられた光が封止基板38側から出射される、所謂、トップエミッションタイプの有機エレクトロルミネッセンスディスプレイが構成される。
Then, the drive current Iel output from the drain electrode 21D constituting the drive transistor Qd is supplied to the pixel electrode 34 via the drain electrode metal frame 21DF and the current supply electrode 21K. The light emitting layer 36 emits light according to the level. Then, the light emitted from the light emitting layer 36 is emitted to the outside through the cathode electrode 37 and the sealing substrate 38. At this time, as described above, since the pixel electrode 34 is composed of two layers of aluminum (Al) and tin-doped indium oxide (ITO), the light emitted from the light emitting layer 36 is emitted from the pixel electrode 34. The light is reflected and emitted from the sealing substrate 38 side. In this manner, a so-called top emission type organic electroluminescence display in which the light emitted from the light emitting layer 36 is emitted from the sealing substrate 38 side is configured.

上記のように構成された表示パネル部12は、本実施形態においては、画素電極34上であって、その下方に前記第1メタルフレームM1と前記第2メタルフレームM2とが層間絶縁膜32を介して互いに重なって配置形成されている位置に対応する領域に親水性材料で構成された絶縁部材40a,40bが形成されている。尚、本実施形態では、前記絶縁部材40a,40bは、それぞれ二酸化珪素(SiO)で構成されている。 In the present embodiment, the display panel unit 12 configured as described above is on the pixel electrode 34, and the first metal frame M <b> 1 and the second metal frame M <b> 2 form the interlayer insulating film 32 below the pixel electrode 34. Insulating members 40a and 40b made of a hydrophilic material are formed in a region corresponding to a position where they are arranged to overlap each other. In the present embodiment, the insulating members 40a and 40b are each made of silicon dioxide (SiO 2 ).

詳述すると、図4(a),(b)に示すように、画素電極34上であって前記ゲート電極用メタルフレーム21GFとゲート接続用電極21Cとが層間絶縁膜32を介して互いに重なって配置形成される位置及びその外周縁部(これが、特許請求の範囲に記載のエッジ部に相当)にそれぞれ対応する領域Z1(図4(a)においては、斜線で示されている領域)に絶縁部材40aが形成されている。この絶縁部材40aは前記ゲート接続用電極21Cのエッジ部に対応する領域に形成されている。   More specifically, as shown in FIGS. 4A and 4B, the gate electrode metal frame 21GF and the gate connection electrode 21C are overlapped with each other via the interlayer insulating film 32 on the pixel electrode. Insulation in regions Z1 (regions shown by diagonal lines in FIG. 4 (a)) corresponding to the positions where they are arranged and their outer peripheral edges (this corresponds to the edge portion described in the claims) A member 40a is formed. The insulating member 40a is formed in a region corresponding to the edge portion of the gate connection electrode 21C.

また、画素電極34上であって前記電源線メタルフレームVFと信号線メタルフレーム21CFとが層間絶縁膜32を介して互いに重なって配置形成される位置及びその外周縁部(これが、特許請求の範囲に記載のエッジ部に相当)にそれぞれ対応する領域Z2(図4(a)においては、斜線で示されている領域)に絶縁部材40bが形成されている。この絶縁部材40bは前記電源線メタルフレームVFと信号線メタルフレーム21CFとが互いに重なって配置形成される位置の中央部に対応する領域を除いて形成されている。この絶縁部材40a,40bがそれぞれ形成される前記領域Z1,Z2は、それ以外の領域に比べて、例えば、約1μmといった比較的大きな段差が生じる領域である。   Further, a position on the pixel electrode 34 where the power line metal frame VF and the signal line metal frame 21CF are arranged to overlap each other via the interlayer insulating film 32 and an outer peripheral edge thereof (this is the scope of the claims) Insulating members 40b are formed in regions Z2 (corresponding to the edge portions described in FIG. 4A) (regions indicated by hatching in FIG. 4A). The insulating member 40b is formed except for a region corresponding to the central portion of the position where the power line metal frame VF and the signal line metal frame 21CF are arranged to be overlapped with each other. The regions Z1 and Z2 in which the insulating members 40a and 40b are respectively formed are regions in which a relatively large step such as about 1 μm is generated as compared with other regions.

従って、前記領域Z1,Z2にそれぞれ親水性の絶縁部材40a,40bを形成することで、画素電極34上の比較的大きな段差が生じる領域Z1,Z2上に発光層36を構成する前記高分子有機材料を確実に付着させることができる。その結果、前記領域Z1,Z2にて画素電極34と陰極電極37とが接触してショートするのを防止することができる。このことから、有機エレクトロルミネッセンスディスプレイの表示品位を向上させることができる。また、有機エレクトロルミネッセンスディスプレイの歩留まりを向上させることができる。   Therefore, by forming the hydrophilic insulating members 40a and 40b in the regions Z1 and Z2, respectively, the polymer organic that constitutes the light emitting layer 36 on the regions Z1 and Z2 where a relatively large step on the pixel electrode 34 is generated. The material can be reliably attached. As a result, it is possible to prevent the pixel electrode 34 and the cathode electrode 37 from contacting and short-circuiting in the regions Z1 and Z2. From this, the display quality of the organic electroluminescence display can be improved. Moreover, the yield of an organic electroluminescent display can be improved.

また、前記領域Z1,Z2に親水性の絶縁部材40a,40bを形成することで、前記領域Z1,Z2を含む画素20の発光層36の膜厚を均一にすることができる。従って、発光層36にて発せられる光の輝度を均一にすることができる。この結果、有機エレクトロルミネッセンスディスプレイの表示ムラを抑制することができる。さらに、前記領域Z1,Z2での発光層36の膜厚が小さいと、同前記領域Z1,Z2にてダークスポットが成長し易いが、親水性の絶縁部材40a,40bを形成することで前記領域Z1,Z2での発光層36の膜厚を大きくすることができる。従って、ダークスポットが成長の抑制することができる。この結果、有機エレクトロルミネッセンスディプレイの表示品位が低下するのを抑制することができる。   Further, by forming the hydrophilic insulating members 40a and 40b in the regions Z1 and Z2, the film thickness of the light emitting layer 36 of the pixel 20 including the regions Z1 and Z2 can be made uniform. Therefore, the luminance of light emitted from the light emitting layer 36 can be made uniform. As a result, display unevenness of the organic electroluminescence display can be suppressed. Further, if the thickness of the light emitting layer 36 in the regions Z1 and Z2 is small, dark spots are likely to grow in the regions Z1 and Z2, but the regions are formed by forming hydrophilic insulating members 40a and 40b. The film thickness of the light emitting layer 36 in Z1 and Z2 can be increased. Therefore, the growth of dark spots can be suppressed. As a result, it can suppress that the display quality of an organic electroluminescent display falls.

また、インクジェット方式を用いて発光層36を形成するようにした場合、前記画素電極34上の前記領域Z1,Z2においても、前記したように、前記領域Z1,Z2に発光
層36を確実に形成することができる。このことから、インクジェット方式を用いて製造された有機エレクトロルミネッセンスディスプレイの表示品位を向上させることができる。また、有機エレクトロルミネッセンスディスプレイの歩留まりを向上させることができる。
Further, when the light emitting layer 36 is formed using the ink jet method, the light emitting layer 36 is reliably formed in the regions Z1 and Z2 in the regions Z1 and Z2 on the pixel electrode 34 as described above. can do. From this, the display quality of the organic electroluminescent display manufactured using the inkjet system can be improved. Moreover, the yield of an organic electroluminescent display can be improved.

尚、特許請求の範囲に記載の基板は、例えば、本実施形態では、ガラス基板GLに対応している。また、特許請求の範囲に記載の駆動素子は、例えば、本実施形態では、駆動トランジスタQdに対応している。さらに、特許請求の範囲に記載の配線層は、例えば、本実施形態では、電源線Lo、第1メタルフレームM1、第2メタルフレームM2、電源線メタルフレームVFまたは信号線メタルフレーム21CFに対応している。また、特許請求の範囲に記載の電気光学装置は、例えば、本実施形態では、有機エレクトロルミネッセンスディスプレイ10に対応している。特許請求の範囲に記載の電極は、例えば、本実施形態では、画素電極34に対応している。また、特許請求の範囲に記載の駆動信号は、例えば、本実施形態では、駆動電流Ielに対応している。   In addition, the board | substrate as described in a claim respond | corresponds to the glass substrate GL in this embodiment, for example. Further, the drive element described in the claims corresponds to, for example, the drive transistor Qd in the present embodiment. Furthermore, the wiring layer described in the claims corresponds to, for example, the power line Lo, the first metal frame M1, the second metal frame M2, the power line metal frame VF, or the signal line metal frame 21CF in the present embodiment. ing. In addition, the electro-optical device described in the claims corresponds to, for example, the organic electroluminescence display 10 in the present embodiment. The electrodes described in the claims correspond to, for example, the pixel electrode 34 in the present embodiment. In addition, the drive signal described in the claims corresponds to the drive current Iel in the present embodiment, for example.

前記実施形態によれば、以下のような特徴を得ることができる。
(1)前記実施形態では、画素電極34上であってゲート電極用メタルフレーム21GFとゲート接続用電極21Cとが層間絶縁膜32を介して互いに重なって配置形成される位置及びその外周縁部にそれぞれ対応する領域Z1に親水性材料で構成された絶縁部材40aを形成した。また、画素電極34上であって前記電源線メタルフレームVFと信号線メタルフレーム21CFとが層間絶縁膜32を介して互いに重なって配置形成される位置及びその外周縁部にそれぞれ対応する領域Z2に親水性の絶縁部材40bを形成した。
According to the embodiment, the following features can be obtained.
(1) In the above embodiment, the gate electrode metal frame 21GF and the gate connection electrode 21C are disposed on the pixel electrode 34 so as to overlap each other with the interlayer insulating film 32 therebetween, and at the outer peripheral edge thereof. An insulating member 40a made of a hydrophilic material was formed in each corresponding region Z1. Further, a position on the pixel electrode 34 where the power line metal frame VF and the signal line metal frame 21CF are arranged to overlap each other via the interlayer insulating film 32 and a region Z2 corresponding to the outer peripheral edge portion thereof. A hydrophilic insulating member 40b was formed.

従って、画素電極34上の比較的大きな段差が生じる前記各領域Z1,Z2に発光層36を構成する高分子有機材料を確実に付着させることができる。その結果、前記領域Z1,Z2にて画素電極34と陰極電極37とが接触してショートするのを防止することができる。このことから、有機エレクトロルミネッセンスディスプレイの表示品位を向上させることができる。また、有機エレクトロルミネッセンスディスプレイの歩留まりを向上させることができる。   Accordingly, it is possible to reliably attach the polymer organic material constituting the light emitting layer 36 to each of the regions Z1 and Z2 where a relatively large step on the pixel electrode 34 occurs. As a result, it is possible to prevent the pixel electrode 34 and the cathode electrode 37 from contacting and short-circuiting in the regions Z1 and Z2. From this, the display quality of the organic electroluminescence display can be improved. Moreover, the yield of an organic electroluminescent display can be improved.

(2)前記実施形態では、画素電極34上の比較的大きな段差が生じる前記各領域Z1,Z2に親水性材料で構成された絶縁部材40aを形成した。従って、画素電極34上の比較的大きな段差が生じる前記各領域Z1,Z2に発光層36を構成する高分子有機材料を確実に付着させることができる。この結果、前記領域Z1,Z2を含む画素20の発光層36の膜厚を均一にすることができる。このことから、発光層36にて発せられる光の輝度を画素20毎で均一にすることができる。   (2) In the embodiment, the insulating member 40a made of a hydrophilic material is formed in each of the regions Z1 and Z2 where a relatively large step on the pixel electrode 34 occurs. Accordingly, it is possible to reliably attach the polymer organic material constituting the light emitting layer 36 to each of the regions Z1 and Z2 where a relatively large step on the pixel electrode 34 occurs. As a result, the thickness of the light emitting layer 36 of the pixel 20 including the regions Z1 and Z2 can be made uniform. Thus, the luminance of light emitted from the light emitting layer 36 can be made uniform for each pixel 20.

(3) 前記実施形態では、画素電極34上であってゲート電極用メタルフレーム21GFとゲート接続用電極21Cとが層間絶縁膜32を介して互いに重なって配置形成される位置及びその外周縁部にそれぞれ対応する領域Z1に親水性材料で構成された絶縁部材40aを形成した。また、画素電極34上であって前記電源線メタルフレームVFと信号線メタルフレーム21CFとが層間絶縁膜32を介して互いに重なって配置形成される位置及びその外周縁部にそれぞれ対応する領域Z2に親水性の絶縁部材40bを形成した。   (3) In the above-described embodiment, the gate electrode metal frame 21GF and the gate connection electrode 21C are disposed on the pixel electrode 34 so as to overlap each other via the interlayer insulating film 32 and the outer peripheral edge thereof. An insulating member 40a made of a hydrophilic material was formed in each corresponding region Z1. Further, a position on the pixel electrode 34 where the power line metal frame VF and the signal line metal frame 21CF are arranged to overlap each other via the interlayer insulating film 32 and a region Z2 corresponding to the outer peripheral edge portion thereof. A hydrophilic insulating member 40b was formed.

従って、画素電極34上の前記各領域Z1,Z2にて発光層36の膜厚が小さくなることはない。この結果、前記各領域Z1,Z2にてダークスポットが成長するのを抑制することができる。従って、その分、有機エレクトロルミネッセンスディプレイの表示品位が低下するのを抑制することができる。
(第2実施形態)
次に、本発明を具体化した第2実施形態を図5に従って説明する。また、本実施形態に
係る表示パネル部は、親水性材料で構成された絶縁部材40a,40bが形成される領域が異なっていること以外は前記第1実施形態と同じ構造である。従って、その他の構造については部材番号を付すとともにその詳細な説明は省略する。
Therefore, the film thickness of the light emitting layer 36 does not decrease in each of the regions Z1 and Z2 on the pixel electrode 34. As a result, it is possible to suppress the growth of dark spots in each of the regions Z1 and Z2. Therefore, it is possible to suppress the display quality of the organic electroluminescence display from being lowered accordingly.
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. The display panel unit according to the present embodiment has the same structure as that of the first embodiment except that the regions where the insulating members 40a and 40b made of a hydrophilic material are formed are different. Accordingly, the member numbers are assigned to the other structures, and detailed descriptions thereof are omitted.

図5は、第1実施形態にて説明した画素20を構成する前記駆動トランジスタQd及び電源線Lo等を構成するメタルフレームMPの一部を含む画素20の上面図である。本実施形態においては、画素電極34上であって、その下方に駆動トランジスタQdといった有機エレクトロルミネッセンス素子OLEDに駆動電流Ielを供給する各種駆動素子が配置形成されている位置に対応する領域Rの外周部の領域Z3に親水性絶縁材料で構成された絶縁層が形成されている。この駆動トランジスタQdといった各種駆動素子が配置形成される領域Rは、それ以外の領域に比べて全体的に、例えば、1μm程度盛り上がっており、その領域Rの外周部の領域Z3には比較的大きな段差が生じる。   FIG. 5 is a top view of the pixel 20 including a part of the metal frame MP constituting the drive transistor Qd, the power supply line Lo, and the like constituting the pixel 20 described in the first embodiment. In the present embodiment, the outer periphery of the region R corresponding to the position on the pixel electrode 34 below which various driving elements for supplying the driving current Iel to the organic electroluminescence element OLED such as the driving transistor Qd are arranged and formed. An insulating layer made of a hydrophilic insulating material is formed in the region Z3. The region R in which various drive elements such as the drive transistor Qd are arranged and formed is generally raised by, for example, about 1 μm as compared with the other regions, and the region Z3 on the outer periphery of the region R is relatively large. A step occurs.

そして、本実施形態では画素電極34上であって、前記領域Rの外周部の領域Z3に親水性材料で構成された絶縁層が形成されている。尚、図5には駆動トランジスタQd以外のスイッチングトランジスタQswや保持キャパシタCoといった他の駆動素子は図示していないが、この駆動トランジスタQdの形成位置の近傍であって、前記領域R内に形成されている。   In this embodiment, an insulating layer made of a hydrophilic material is formed on the pixel electrode 34 and in the region Z3 in the outer peripheral portion of the region R. Although other driving elements such as the switching transistor Qsw and the holding capacitor Co other than the driving transistor Qd are not shown in FIG. 5, they are formed in the region R in the vicinity of the formation position of the driving transistor Qd. ing.

この結果、前記領域Rの外周部の領域Z3に対応する画素電極34上に発光層36を構成する前記高分子有機材料を確実に密着して形成することができる。従って、発光層36の膜厚を均一化することができる。この結果、前記第1実施形態と同様な効果を得ることができる。
(第3実施形態)
次に、第1及び第2実施形態で説明した電気光学装置としての有機エレクトロルミネッセンスディスプレイ10の電子機器の適用について図6に従って説明する。有機エレクトロルミネッセンスディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
As a result, the polymer organic material constituting the light emitting layer 36 can be reliably adhered to the pixel electrode 34 corresponding to the region Z3 on the outer peripheral portion of the region R. Therefore, the film thickness of the light emitting layer 36 can be made uniform. As a result, the same effect as that of the first embodiment can be obtained.
(Third embodiment)
Next, application of the electronic device of the organic electroluminescence display 10 as the electro-optical device described in the first and second embodiments will be described with reference to FIG. The organic electroluminescence display 10 can be applied to various electronic devices such as a mobile personal computer, a mobile phone, and a digital camera.

図6は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図6において、パーソナルコンピュータ70は、キーボード71を備えた本体部72と、前記有機エレクトロルミネッセンスディスプレイ10を用いた表示ユニット73とを備えている。この場合においても、有機エレクトロルミネッセンスディスプレイ10を用いた表示ユニット73は前記第1及び第2実施形態と同様な効果を発揮する。   FIG. 6 is a perspective view showing the configuration of the mobile personal computer. In FIG. 6, the personal computer 70 includes a main body 72 having a keyboard 71 and a display unit 73 using the organic electroluminescence display 10. Even in this case, the display unit 73 using the organic electroluminescence display 10 exhibits the same effects as those of the first and second embodiments.

尚、発明の実施形態は、上記各実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第1及び第2実施形態では、絶縁部材40a,40bを構成する親水性材料を二酸化珪素(SiO)で構成した。これを、親水性高分子材料やSOG膜(シラノール(Si(OH))をアルコールに溶かしたものを、例えばスピンナを用いて形成した膜)で構成してもよい。このようにすることで、上記実施形態と同じ効果を奏することができる。
In addition, embodiment of invention is not limited to said each embodiment, You may implement as follows.
In the first and second embodiments, the hydrophilic material constituting the insulating members 40a and 40b is made of silicon dioxide (SiO 2 ). This may be composed of a hydrophilic polymer material or an SOG film (a film in which silanol (Si (OH) 4 ) is dissolved in alcohol, for example, using a spinner). By doing in this way, the same effect as the above-mentioned embodiment can be produced.

○上記第1及び第2実施形態では、本発明を画素電極34上に直接発光層36が形成され、且つ、発光層36上に直接陰極電極37が形成された構造を成した有機エレクトロルミネッセンス素子OLEDを備えた有機エレクトロルミネッセンスディスプレイ10に適応した。これを、画素電極34上に正孔輸送層を形成し、その正孔輸送層上に発光層36が形成され、且つ、発光層36上に電子注入層を形成し、その電子注入層上に陰極電極37が形成された構造を成した有機エレクトロルミネッセンス素子OLEDを備えた有機エレクトロルミネッセンスディスプレイに適応してもよい。このようにすることで、上記実
施形態と同じ効果を奏することができる。
In the first and second embodiments, the present invention is an organic electroluminescence device having a structure in which the light emitting layer 36 is directly formed on the pixel electrode 34 and the cathode electrode 37 is directly formed on the light emitting layer 36. It was adapted to an organic electroluminescent display 10 equipped with an OLED. A hole transport layer is formed on the pixel electrode 34, a light emitting layer 36 is formed on the hole transport layer, an electron injection layer is formed on the light emitting layer 36, and the electron injection layer is formed on the electron injection layer. You may adapt to the organic electroluminescent display provided with the organic electroluminescent element OLED which comprised the structure in which the cathode electrode 37 was formed. By doing in this way, the same effect as the above-mentioned embodiment can be produced.

○上記各実施形態では、電気光学装置として、その発光層が有機材料で構成された有機エレクトロルミネッセンス素子を備えた有機エレクトロルミネッセンスディスプレイ10に具体化したが、これに限定されるものではなく、液晶素子、電気泳動素子、電子放出素子といった電気光学素子を備えた電気光学装置ならどのような電気光学装置に適応してもよい。   In each of the above embodiments, the electro-optical device is embodied in the organic electroluminescence display 10 including the organic electroluminescence element whose light emitting layer is composed of an organic material. However, the present invention is not limited to this, and liquid crystal Any electro-optical device including an electro-optical device such as an element, an electrophoretic device, and an electron-emitting device may be applied.

○上記各実施形態では、トップエミッションタイプの有機エレクトロルミネッセンスディスプレイ10に具体化したが、所謂、ボトムエミッションタイプの有機エレクトロルミネッセンスディスプレイに適応してもよい。   In each of the above embodiments, the top emission type organic electroluminescence display 10 is embodied. However, the embodiment may be applied to a so-called bottom emission type organic electroluminescence display.

○上記各実施形態では、ポリシリコンで構成されたシリコン層30を有した駆動トランジスタQdで画素20が構成された有機エレクトロルミネッセンスディスプレイ10に対して適応した。これを、単結晶で構成されたシリコン層を有した駆動トランジスタで画素20が構成された有機エレクトロルミネッセンスディスプレイに対して適応してもよい。   In each of the above embodiments, the present invention is applied to the organic electroluminescence display 10 in which the pixel 20 is configured by the driving transistor Qd having the silicon layer 30 configured by polysilicon. This may be applied to an organic electroluminescence display in which the pixel 20 is configured by a driving transistor having a silicon layer composed of a single crystal.

有機エレクトロルミネッセンスディスプレイの電気的構成を説明するためのブロック図である。It is a block diagram for demonstrating the electrical structure of an organic electroluminescent display. 表示パネル部及びデータ線駆動回路の電気的構成を示す回路図である。It is a circuit diagram which shows the electrical structure of a display panel part and a data line drive circuit. 画素の回路図である。It is a circuit diagram of a pixel. (a)は、第1実施形態における画素を構成する前記駆動トランジスタ及び電源線等を構成するメタルフレームの一部を含む表示パネル部の上面図である。(b)は、(a)中のA−A線に沿ったメタルフレームを含む表示パネル部の一部断面図である。FIG. 4A is a top view of a display panel unit including a part of a metal frame that constitutes the driving transistor, a power supply line, and the like that constitute a pixel in the first embodiment. (B) is a partial cross section figure of the display panel part containing the metal frame along the AA line in (a). 第2実施形態における画素を構成する駆動トランジスタ及び電源線等を構成するメタルフレームの一部を含む表示パネル部の上面図である。It is a top view of the display panel part containing a part of metal frame which comprises the drive transistor, power supply line, etc. which comprise the pixel in 2nd Embodiment. 第3の実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。It is a perspective view which shows the structure of the mobile type personal computer for demonstrating 3rd Embodiment. 従来の表示パネル部の一部断面図である。It is a partial cross section figure of the conventional display panel part.

符号の説明Explanation of symbols

D1,D2,…,Dm・・・データ信号、GL…基板としてのガラス基板、Lo…配線層としての電源線、M1…配線層としての第1メタルフレーム、M2…配線層としての第2メタルフレーム、OLED…有機エレクトロルミネッセンス素子、Qd…駆動素子としての駆動トランジスタ、VF…配線層としての電源線メタルフレーム、10…電気光学装置としての有機エレクトロルミネッセンスディスプレイ、21CF…配線層としての信号線メタルフレーム、32…層間絶縁膜、34…電極としての画素電極、36…発光層、40a,40b…絶縁部材、70…電子機器としてのモバイル型のパーソナルコンピュータ。   D1, D2,..., Dm ... data signal, GL ... glass substrate as substrate, Lo ... power supply line as wiring layer, M1 ... first metal frame as wiring layer, M2 ... second metal as wiring layer. Frame, OLED: Organic electroluminescence element, Qd: Driving transistor as driving element, VF: Power line metal frame as wiring layer, 10: Organic electroluminescence display as electro-optical device, 21CF: Signal line metal as wiring layer Frame, 32... Interlayer insulating film, 34... Pixel electrode as electrode, 36... Light emitting layer, 40 a and 40 b.

Claims (9)

基板と、
前記基板の上方に形成され、データ信号の信号レベルに応じて発光する発光層と、
前記基板と前記発光層との間に配置形成され、前記データ信号に基づいた駆動信号を生成する駆動素子を構成する配線が形成される配線層と、
前記発光層と前記配線層との間に形成され、前記駆動素子から出力された前記駆動信号を前記発光層に供給するための電極と、
画素発光領域を規定すべく、前記電極の周縁部に設けられた絶縁物と
を備えた電気光学装置において、
前記電極は、画素発光領域である前記絶縁物の内側の領域において、親水性材料で構成された絶縁部材を備えていることを特徴とする電気光学装置。
A substrate,
A light emitting layer formed above the substrate and emitting light according to the signal level of the data signal;
A wiring layer formed between the substrate and the light emitting layer, and formed with a wiring constituting a driving element that generates a driving signal based on the data signal;
An electrode that is formed between the light emitting layer and the wiring layer and supplies the driving signal output from the driving element to the light emitting layer;
In an electro-optical device including an insulator provided on a peripheral portion of the electrode to define a pixel light emission region,
The electro-optical device, wherein the electrode includes an insulating member made of a hydrophilic material in a region inside the insulator which is a pixel light emitting region.
請求項1に記載の電気光学装置において、
前記絶縁部材は、前記配線のエッジ部に対応する領域の前記電極上に形成されていることを特徴とする電気光学装置。
The electro-optical device according to claim 1.
The electro-optical device, wherein the insulating member is formed on the electrode in a region corresponding to an edge portion of the wiring.
請求項1に記載の電気光学装置において、
前記絶縁部材は、前記駆動素子を構成する前記配線を含む領域の周縁部に対応する領域の前記電極上に形成されていることを特徴とする電気光学装置。
The electro-optical device according to claim 1.
The electro-optical device, wherein the insulating member is formed on the electrode in a region corresponding to a peripheral portion of a region including the wiring constituting the driving element.
請求項1乃至3のいずれか一つに記載の電気光学装置において、
前記絶縁部材は、二酸化珪素、一酸化珪素、窒化珪素、親水性高分子材料またはSOG膜のいずれかで構成されていることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 3,
The electro-optical device, wherein the insulating member is made of any one of silicon dioxide, silicon monoxide, silicon nitride, a hydrophilic polymer material, or an SOG film.
請求項1乃至4のいずれか一つに記載の電気光学装置において、
前記発光層にて発せられた光は前記基板と対向する側から出射されることを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 4,
The electro-optical device, wherein the light emitted from the light emitting layer is emitted from a side facing the substrate.
請求項1乃至5のいずれか一つに記載の電気光学装置において、
前記発光層は有機材料で構成されていることを特徴とする電気光学装置。
The electro-optical device according to claim 1,
The electro-optical device, wherein the light emitting layer is made of an organic material.
請求項6に記載の電気光学装置において、
前記有機材料は高分子材料で構成されていることを特徴とする電気光学装置。
The electro-optical device according to claim 6.
The electro-optical device is characterized in that the organic material is made of a polymer material.
請求項6に記載の電気光学装置において、
前記発光層はインクジェット方式を用いて形成されていることを特徴とする電気光学装置。
The electro-optical device according to claim 6.
The electro-optical device is characterized in that the light emitting layer is formed using an ink jet method.
請求項1乃至8のいずれか一つに記載の電気光学装置を備えたことを特徴とする電子機器。 An electronic apparatus comprising the electro-optical device according to claim 1.
JP2003289080A 2003-08-07 2003-08-07 Electric optical apparatus and electronic device Withdrawn JP2005055821A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003289080A JP2005055821A (en) 2003-08-07 2003-08-07 Electric optical apparatus and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003289080A JP2005055821A (en) 2003-08-07 2003-08-07 Electric optical apparatus and electronic device

Publications (1)

Publication Number Publication Date
JP2005055821A true JP2005055821A (en) 2005-03-03

Family

ID=34367528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003289080A Withdrawn JP2005055821A (en) 2003-08-07 2003-08-07 Electric optical apparatus and electronic device

Country Status (1)

Country Link
JP (1) JP2005055821A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105877B2 (en) * 2004-10-13 2012-12-26 シャープ株式会社 Functional board
JP2016146351A (en) * 2010-04-26 2016-08-12 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Organic light emitting display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105877B2 (en) * 2004-10-13 2012-12-26 シャープ株式会社 Functional board
JP2016146351A (en) * 2010-04-26 2016-08-12 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Organic light emitting display device

Similar Documents

Publication Publication Date Title
US7316948B2 (en) Semiconductor device and method of manufacturing the same
CN106469748B (en) Transparent display panel and transparent display device comprising same
JP2012189828A (en) Electro-optic device and electronic apparatus
KR102568920B1 (en) Display appratus
WO2019186900A1 (en) Display device
JP6844283B2 (en) Electro-optics and electronic devices
US20240276811A1 (en) Display panel and display apparatus including the same
JP4581408B2 (en) Display device
JP5617319B2 (en) Display device and electronic device
KR100614474B1 (en) Electrooptic device, active matrix substrate and electronic instrument
JP2004341513A (en) Display device
KR102715832B1 (en) Top Emission Type Organic Light Emitting Diode Display
JP6477838B2 (en) Electro-optical device and electronic apparatus
WO2019229854A1 (en) Display device
JP6245326B2 (en) Electro-optical device and electronic apparatus
CN115249731A (en) Display device and method for manufacturing display device
JP2005055821A (en) Electric optical apparatus and electronic device
JP4855855B2 (en) Display device
WO2020145296A1 (en) Display panel and display device
JP5999202B2 (en) Electro-optical device and electronic apparatus
JP5999201B2 (en) Electro-optical device and electronic apparatus
KR20190048557A (en) Organic light emitting diode display device
US20240268146A1 (en) Method of manufacturing display device
JP2005032513A (en) Electro-optical device and electronic equipment
KR20240100925A (en) Flexible Display panel and method for manufacturing the same

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107