JP2005055369A - Substrate inspection device and method - Google Patents
Substrate inspection device and method Download PDFInfo
- Publication number
- JP2005055369A JP2005055369A JP2003288177A JP2003288177A JP2005055369A JP 2005055369 A JP2005055369 A JP 2005055369A JP 2003288177 A JP2003288177 A JP 2003288177A JP 2003288177 A JP2003288177 A JP 2003288177A JP 2005055369 A JP2005055369 A JP 2005055369A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- inspection
- substrate
- contact
- pattern group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 225
- 238000007689 inspection Methods 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000005259 measurement Methods 0.000 claims description 85
- 238000001514 detection method Methods 0.000 claims description 22
- 238000009751 slip forming Methods 0.000 claims description 3
- 230000002950 deficient Effects 0.000 abstract description 23
- 230000007547 defect Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 16
- 230000004907 flux Effects 0.000 description 7
- 238000000691 measurement method Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 239000003550 marker Substances 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
本発明は、基板検査装置に関し、特に、抵抗測定によって配線パターンの短絡している場所を検出することができる基板検査装置に関する。そして、このような基板検査装置に利用される基板検査方法に関する。尚、この発明は、プリント配線基板に限らず、例えば、フレキシブル基板、多層配線基板、液晶ディスプレイやプラズマディスプレイ用の電極板、及び半導体パッケージ用のパッケージ基板やフィルムキャリアなど種々の基板における電気的配線の検査に適用でき、この明細書では、それら種々の配線基板を総称して「基板」と称する。 The present invention relates to a substrate inspection apparatus, and more particularly to a substrate inspection apparatus capable of detecting a location where a wiring pattern is short-circuited by resistance measurement. And it is related with the board | substrate inspection method utilized for such a board | substrate inspection apparatus. The present invention is not limited to a printed wiring board, but includes, for example, electrical wiring on various substrates such as flexible substrates, multilayer wiring substrates, electrode plates for liquid crystal displays and plasma displays, and package substrates and film carriers for semiconductor packages. In this specification, these various wiring boards are collectively referred to as “substrates”.
図7に示す基板101は、例えばBGA(Ball Grid Array)等のICパッケージに用いられるパッケージ基板WCが、縦4行、横16列の計64個平面的に連続して一体に形成されている。また、図8は、図7に示す基板101の破線で囲まれた部分の拡大図である。基板101には、配線パターン103等の表面に電解メッキ等の手法を用いて金メッキ等の表面処理を施すために、すべての配線パターンの一方端が接続された電解メッキ用の短絡用配線パターン102が形成されている。
In the
図9は、パッケージ基板WCの拡大図である。図9において、パッケージ基板WCに設けられたすべてのボールグリッド用パッド104は、配線パターン103を介して短絡用配線パターン102に接続されている。これにより、電解メッキ工程において、配線パターン103に電圧を印加することにより、基板101に形成されたすべての配線パターン103、パッド104、あるいはパッケージ基板WCに半導体チップをワイヤボンディングするための図略の接続パッド等のパターンに電解メッキできるようにされている。
FIG. 9 is an enlarged view of the package substrate WC. In FIG. 9, all
図10は、図9に示すパッケージ基板WCの一部をさらに拡大し、その検査手段と共に示した図である。図10に示すパッケージ基板WCにおいて、基板101の表側の表面に形成された短絡用配線パターン102aに一方端が接続された配線パターン103aは、基板101を貫通するバイアホール105を介して基板101の裏側の表面に形成されたパッド104aに接続されている。また、基板101の裏側の表面に形成された短絡用配線パターン102bに一方端が接続された配線パターン103bは、基板101の裏側の表面に形成されたパッド104bに接続されている。そして、短絡用配線パターン102aに接続された配線パターン103a、バイアホール105、及びパッド104aからなる第1の配線パターン群と、短絡用配線パターン102bに接続された配線パターン103b、及びパッド104bからなる第2の配線パターン群とは互いに絶縁状態になるよう形成されている。
FIG. 10 is a view further enlarging a part of the package substrate WC shown in FIG. 9 and showing it together with its inspection means. In the package substrate WC shown in FIG. 10, the
図10に示すような配線パターンの検査を行う方法として、以下のような方法が知られている。すなわち、まず、検査対象となる配線パターンに接続されたパッドに、それぞれ検査用の接触子を接触させる。例えば配線パターン103bの検査を行う場合、2本の配線パターン103bにそれぞれ接続された2つのパッド104bに、それぞれ接触子109,110を接触させる。接触子109と接触子110との間には、図略の電流計が接続され、接触子109と接触子110との間に流れる電流を測定することができる。
As a method for inspecting a wiring pattern as shown in FIG. 10, the following method is known. That is, first, the contact for inspection is brought into contact with the pad connected to the wiring pattern to be inspected. For example, when the
そして、磁性体コア106にコイル107を巻き付けた磁界印加部108を基板101に対向配置し、磁界印加部108から時間的に変化する磁束を配線パターン103bと鎖交するように発生させる。そうすると、接触子109、接触子109と接触するパッド104bに接続された配線パターン103b、短絡用配線パターン102b、接触子110と接触するパッド104bに接続された配線パターン103b、接触子110、及び前記電流計からなる電流ループに、磁界印加部108からの磁束の変化に応じた誘導電流が流れる。そして、その誘導電流を前記電流計により測定して得られた電流値に基づいて、前記電流ループを構成する配線パターン103b等の断線、短絡検査を行う方法、装置(以下、磁界検査と称する)が知られている(例えば、特許文献1参照。)。
ところで、上述のような磁界検査による基板の検査方法を用いた場合には、第1の配線パターン群及び第2の配線パターン群について、それぞれ検査を行うことができるが、第1の配線パターン群と第2の配線パターン群との間に生じた短絡不良を検出することはできない。そこで、短絡用配線パターン102aと短絡用配線パターン102bとの間の導通を検出し、導通している場合に基板101は不良であると判定することが考えられる。
By the way, when the substrate inspection method using the magnetic field inspection as described above is used, the first wiring pattern group and the second wiring pattern group can be inspected. It is impossible to detect a short circuit failure that has occurred between the first wiring pattern group and the second wiring pattern group. Therefore, it is conceivable to detect the continuity between the short-
しかし、このような判定方法を用いた場合には、基板101に含まれる64個のパッケージ基板WCのうちの1個でも第1の配線パターン群と第2の配線パターン群との間に短絡不良が生じていた場合には、短絡用配線パターン102aと短絡用配線パターン102bとが導通するため基板101全体を不良と判定することとなり、短絡不良が生じているパッケージ基板WC以外の63個の良品のパッケージ基板WCまでも、不良品として扱わなければならないという問題があった。
However, when such a determination method is used, a short circuit failure occurs between the first wiring pattern group and the second wiring pattern group even in one of the 64 package substrates WC included in the
本発明は、このような問題に鑑みて為された発明であり、互いに絶縁状態になるよう形成された第1、第2の配線パターン群を備えた基板において、第1、第2の配線パターン群間で生じた短絡不良の発生している領域を検出することができる基板検査装置を提供することを目的とする。そして、このような基板検査装置に利用される基板検査方法を提供することを目的とする。 The present invention has been made in view of such a problem, and the first and second wiring patterns are provided on the substrate including the first and second wiring pattern groups formed so as to be insulated from each other. An object of the present invention is to provide a substrate inspection apparatus capable of detecting a region where a short-circuit failure occurs between groups. And it aims at providing the board | substrate inspection method utilized for such a board | substrate inspection apparatus.
上述の目的を達成するために、本発明の第1の手段に係る基板検査装置は、基板の一方の表面に形成された第1の短絡用配線パターンに接続された複数の配線パターンからなる第1の配線パターン群と、前記基板の他方の表面に形成された第2の短絡用配線パターンに接続されると共に、前記第1の配線パターン群とは絶縁されるべく形成された複数の配線パターンからなる第2の配線パターン群とを有する基板を検査する基板検査装置であって、前記基板上に複数の検査領域を設定し、当該検査領域毎に、前記第1の配線パターン群に含まれる配線パターン上の検査点と前記第2の配線パターン群に含まれる配線パターン上の検査点との間の抵抗値を測定する抵抗測定部と、前記抵抗測定部によって測定された抵抗値に基づいて、前記複数の検査領域のうち前記第1の配線パターン群と前記第2の配線パターン群との間に短絡が生じている検査領域を検出する判定部とを備えたことを特徴としている。 In order to achieve the above object, a substrate inspection apparatus according to a first means of the present invention comprises a plurality of wiring patterns connected to a first short-circuit wiring pattern formed on one surface of a substrate. A plurality of wiring patterns connected to one wiring pattern group and a second short-circuit wiring pattern formed on the other surface of the substrate and formed to be insulated from the first wiring pattern group A substrate inspection apparatus for inspecting a substrate having a second wiring pattern group consisting of: a plurality of inspection regions are set on the substrate, and each inspection region is included in the first wiring pattern group. A resistance measuring unit that measures a resistance value between an inspection point on the wiring pattern and an inspection point on the wiring pattern included in the second wiring pattern group; and a resistance value measured by the resistance measuring unit. The plurality It is characterized in that a determination unit for detecting an examination region of a short circuit has occurred between said second wiring pattern group and the first wiring pattern group of the examination region.
また、上述の基板検査装置において、前記判定部は、前記抵抗測定部によって測定された抵抗値のうち、最も小さい抵抗値が測定された前記検査領域を、前記短絡が生じている検査領域として検出することを特徴としている。 In the above-described substrate inspection apparatus, the determination unit detects the inspection region in which the smallest resistance value is measured among the resistance values measured by the resistance measurement unit as the inspection region in which the short circuit occurs. It is characterized by doing.
また、上述の基板検査装置において、前記判定部は、前記抵抗測定部によって測定された前記検査領域毎の抵抗値を、前記基板上における前記検査領域の配置順に並べて低抵抗側のピークとなる抵抗値が測定された前記検査領域を、前記短絡が生じている検査領域として検出することを特徴としている。 Moreover, in the above-described substrate inspection apparatus, the determination unit arranges the resistance values of the inspection regions measured by the resistance measurement unit in the order of arrangement of the inspection regions on the substrate and becomes a resistance that becomes a peak on the low resistance side. The inspection area where the value is measured is detected as an inspection area where the short circuit occurs.
また、上述の基板検査装置において、前記判定部は、前記抵抗測定部によって測定された前記検査領域毎の抵抗値のうち、所定の基準値よりも小さい抵抗値が測定された前記検査領域を、前記短絡が生じている検査領域として検出することを特徴としている。 Moreover, in the above-described substrate inspection apparatus, the determination unit includes the inspection region in which a resistance value smaller than a predetermined reference value is measured among the resistance values for each of the inspection regions measured by the resistance measurement unit, It is detected as an inspection area where the short circuit occurs.
そして、上述の基板検査装置において、前記抵抗測定部は、前記配線パターン上の検査点に接触させるための第1、第2の電流供給用接触子及び第1、第2の電圧測定用接触子と、前記第1、第2の電流供給用接触子間に所定レベルの測定用電流を流す電流生成部と、前記第1、第2の電圧測定用接触子間の電圧を測定する電圧測定部とを備え、前記基板上の複数の検査領域において、当該検査領域毎に、前記第1の配線パターン群に含まれる配線パターン上の検査点に接触した前記第1の電流供給用接触子と前記第2の配線パターン群に含まれる配線パターン上の検査点に接触した前記第2の電流供給用接触子との間に前記電流生成部によって前記測定用電流を流すと共に、前記第1の配線パターン群に含まれる配線パターン上の検査点に接触した前記第1の電圧測定用接触子と前記第2の配線パターン群に含まれる配線パターン上の検査点に接触した前記第2の電圧測定用接触子との間に生じた電圧を、前記電圧測定部によって測定し、その電圧測定値と前記測定用電流とから、当該検査領域毎の抵抗値を測定するものであることを特徴としている。 In the above-described substrate inspection apparatus, the resistance measurement unit includes first and second current supply contacts and first and second voltage measurement contacts for contacting the inspection points on the wiring pattern. A current generation unit that causes a predetermined level of measurement current to flow between the first and second current supply contacts, and a voltage measurement unit that measures a voltage between the first and second voltage measurement contacts In the plurality of inspection regions on the substrate, for each inspection region, the first current supply contact that contacts the inspection point on the wiring pattern included in the first wiring pattern group, and The measurement current is caused to flow by the current generator between the second current supply contact that contacts the inspection point on the wiring pattern included in the second wiring pattern group, and the first wiring pattern For inspection points on the wiring pattern included in the group The voltage generated between the touched first voltage measuring contact and the second voltage measuring contact in contact with the inspection point on the wiring pattern included in the second wiring pattern group, The measurement is performed by a voltage measurement unit, and the resistance value for each inspection region is measured from the voltage measurement value and the measurement current.
また、上述の基板検査装置において、前記抵抗測定部によって前記抵抗値が測定される場合に、前記第1の電流供給用接触子が接触している検査点と、前記第1の電圧測定用接触子が接触している検査点とは異なる検査点であると共に、前記第2の電流供給用接触子が接触している検査点と、前記第2の電圧測定用接触子が接触している検査点とは異なる検査点であることを特徴としている。 Further, in the above-described substrate inspection apparatus, when the resistance value is measured by the resistance measurement unit, the inspection point in contact with the first current supply contact and the first voltage measurement contact The inspection point is different from the inspection point in contact with the child, and the inspection point in contact with the second current supply contact is in contact with the second voltage measuring contact. It is characterized by an inspection point different from the point.
さらに、上述の基板検査装置において、前記基板は、複数のワーク片が平面的に連続して一体に形成されるものであり、前記検査領域は、前記ワーク片と対応して設定されることを特徴としている。 Furthermore, in the above-described substrate inspection apparatus, the substrate includes a plurality of workpiece pieces that are continuously formed integrally in a plane, and the inspection region is set corresponding to the workpiece pieces. It is a feature.
また、本発明の第2の手段に係る基板検査方法は、基板の一方の表面に形成された第1の短絡用配線パターンに接続された複数の配線パターンからなる第1の配線パターン群と、前記基板の他方の表面に形成された第2の短絡用配線パターンに接続されると共に、前記第1の配線パターン群とは絶縁すべく形成された複数の配線パターンからなる第2の配線パターン群とを有する基板を検査する基板検査方法であって、前記基板上に複数の検査領域を設定し、当該検査領域毎に、前記第1の配線パターン群に含まれる配線パターン上の検査点と前記第2の配線パターン群に含まれる配線パターン上の検査点との間の抵抗値を測定し、前記第1の配線パターン群と前記第2の配線パターン群との間に短絡が生じている場合に、前記抵抗測定部によって測定された抵抗値に基づいて、前記複数の検査領域のうち前記短絡が生じている検査領域を検出することを特徴としている。 Further, the substrate inspection method according to the second means of the present invention includes a first wiring pattern group consisting of a plurality of wiring patterns connected to a first short-circuit wiring pattern formed on one surface of the substrate, A second wiring pattern group composed of a plurality of wiring patterns connected to a second short-circuit wiring pattern formed on the other surface of the substrate and insulated from the first wiring pattern group A plurality of inspection areas are set on the substrate, and the inspection points on the wiring patterns included in the first wiring pattern group and the inspection points are set for each of the inspection areas. When a resistance value between the inspection points on the wiring patterns included in the second wiring pattern group is measured and a short circuit occurs between the first wiring pattern group and the second wiring pattern group In addition, the resistance measurement unit Based on the measured resistance value I, it is characterized by detecting the examination region where the short circuit has occurred among the plurality of inspection areas.
このような構成の基板検査装置及び基板検査方法は、検査領域毎の第1の配線パターン群に含まれる配線パターン上の検査点と第2の配線パターン群に含まれる配線パターン上の検査点との間の抵抗値に基づいて、複数の検査領域のうち第1の配線パターン群と第2の配線パターン群との間に短絡が生じている検査領域を検出することができる。 The substrate inspection apparatus and the substrate inspection method having such a configuration include an inspection point on the wiring pattern included in the first wiring pattern group for each inspection region, and an inspection point on the wiring pattern included in the second wiring pattern group. Based on the resistance value between them, it is possible to detect an inspection region in which a short circuit has occurred between the first wiring pattern group and the second wiring pattern group among the plurality of inspection regions.
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。 Embodiments according to the present invention will be described below with reference to the drawings. In addition, the structure which attached | subjected the same code | symbol in each figure shows that it is the same structure, The description is abbreviate | omitted.
(第1実施形態)
図1は、本発明の第1の実施形態に係る基板検査装置1の構成の一例を説明するための図である。図1に示す基板検査装置1は、多針状検査用接触子2、マルチプレクサ3、電流検出部4、電流生成部5、電圧測定部6、導通検出部7、交流信号発生回路8、磁界印加部9、XY位置決め機構10、マーカ11、及び制御部12を備える。図1に示す基板101は、検査対象となる基板で、図7、図8、図9、図10に示す基板101と同様の構成にされている。
(First embodiment)
FIG. 1 is a diagram for explaining an example of the configuration of the
多針状検査用接触子2は、基板101に形成された配線パターン上の検査点となるパッド104に接触させるためのもので、不図示の基板ホルダー上に載置され固定された基板101に対して、多針状検査用接触子2を構成する個々の接触子が、基板101下面上の各パッド104にそれぞれ接触する。また、各接触子は、それぞれマルチプレクサ3によって、電流検出部4、電流生成部5、電圧測定部6、及び導通検出部7のいずれかに接続される。そして、電流検出部4に接続された接触子は、磁界印加部9からの磁束の変化に応じた誘導電流を測定するための電流測定用接触子として機能し、電流生成部5に接続された接触子は、抵抗測定のための電流供給用接触子として機能し、電圧測定部6に接続された接触子は、抵抗測定のための電圧測定用接触子として機能する。
The
マルチプレクサ3は、制御部12からの制御信号に応じてオンオフするスイッチアレー等から構成され、多針状検査用接触子2の個々の接触子と、電流検出部4、電流生成部5、及び電圧測定部6との間の接続を切り替える。電流検出部4は、マルチプレクサ3によって電流検出部4に接続された二つの接触子間の電流を測定するもので、磁界印加部9からの磁束の変化に応じて誘導された誘導電流を測定する。
The
電流生成部5は、所定レベルの測定用電流を出力する定電流源から構成され、マルチプレクサ3によって電流生成部5に接続された二つの接触子間に、所定レベルの測定用電流を出力する。電圧測定部6は、マルチプレクサ3によって電圧測定部6に接続された二つの接触子間の電圧を測定すると共に、その電圧測定値を制御部12へ出力する。なお、電圧測定部6は、電流生成部5から出力された測定用電流の電流値と、その電圧測定値とから得られた抵抗値を制御部12へ出力するものであってもよい。
The
導通検出部7は、配線パターン間の短絡の有無を検出するためのいわゆる簡易テスターである。導通検出部7は、まず、制御部12からの制御信号に応じて、マルチプレクサ3によって導通検出部7に接続された二つの接触子間に所定の電圧を印加する。そして、導通検出部7は、電流が流れない場合には二つの接触子間に短絡がないことを示す信号を制御部12へ出力する一方、電流が流れる場合には二つの接触子間が短絡していることを示す信号を制御部12へ出力する。
The
交流信号発生回路8は、制御部12からの制御信号に応じて交流電流を出力する。磁界印加部9は、例えばコイルが巻き付けられた磁性体コアからなり、基板101と対向して位置される。そして、磁界印加部9は、交流信号発生回路8から出力された交流電流に応じて基板101上の配線パターンと鎖交するように磁束を発生させる。
The AC
XY位置決め機構10は、例えばXYテーブル等からなり、制御部12からの制御信号に応じて多針状検査用接触子2、磁界印加部9、及びマーカ11と、基板101との相対位置を移動させ、かつ検査位置に位置決めする。
The
マーカ11は、例えばインクを吐出してマーキングするインク吐出機構からなり、制御部12からの制御信号に応じて不良と判定されたパッケージ基板WCにマーキングすべく、インクを吐出する。
The
制御部12は、基板検査装置1全体の動作を司るもので、例えば基板検査装置1の動作を制御するための制御プログラム、基板101上の配線パターンの検査を行う磁界検査を実行するための磁界検査プログラム、第1の配線パターン群と第2の配線パターン群との間の抵抗値を測定する抵抗測定プログラム、及び短絡不良が生じているパッケージ基板WCを検出する領域検出プログラムを記憶するROM(Read Only Memory)、一時的にデータを保管するRAM(Random Access Memory)、及び制御プログラム等をROMから読み出して実行するマイクロプロセッサ等から構成される。
The
そして、制御部12は、抵抗測定プログラムを実行することにより抵抗測定部として機能し、領域検出プログラムを実行することにより判定部として機能する。
The
次に、上記のように構成された基板検査装置1の動作について説明する。図2は、検査対象となる基板101に含まれるパッケージ基板WCのうちの隣接する二つ、パッケージ基板WC1とパッケージ基板WC2の一部を拡大した図である。図2に示すパッケージ基板WC1は、基板101の表側表面に形成された配線パターン121,122,123と、基板101の裏側表面に形成された配線パターン124,125,126,127,128と、配線パターン124,125,126,127,128にそれぞれ接続されたボールグリッド用のパッド133,134,135,136,137と、配線パターン121,122,123とボールグリッド用のパッド132,配線パターン124,125とをそれぞれ基板101を貫通して接続するバイアホール129,130,131とを備える。
Next, the operation of the
また、配線パターン121,122,123は、基板101の表側表面に形成された短絡用配線パターン102aに一方端が接続され、配線パターン126,127,128は、基板101の裏側表面に形成された短絡用配線パターン102bに一方端が接続されている。
The
パッケージ基板WC2は、基板101の表側表面に形成された配線パターン141,142,143と、基板101の裏側表面に形成された配線パターン144,145,146,147,148と、配線パターン144,145,146,147,148にそれぞれ接続されたボールグリッド用のパッド153,154,155,156,157と、配線パターン141,142,143とボールグリッド用のパッド152,配線パターン144,145とをそれぞれ基板101を貫通して接続するバイアホール149,150,151とを備える。
The package substrate WC2 includes
また、配線パターン141,142,143は、基板101の表側表面に形成された短絡用配線パターン102aに一方端が接続され、配線パターン146,147,148は、基板101の裏側表面に形成された短絡用配線パターン102bに一方端が接続されている。
The
そして、短絡用配線パターン102aと接続された、配線パターン121,122,123,124,125,141,142,143,144,145と、バイアホール129,130,131,149,150,151と、パッド132,133,134,152,153,154とが第1の配線パターン群にされている。また、短絡用配線パターン102bと接続された、配線パターン126,127,128,146,147,148と、パッド135,136,137,155,156,157とが第2の配線パターン群にされている。
The
そして、第1の配線パターン群と第2の配線パターン群とは、互いに絶縁状態になるよう形成されているが、第1の配線パターン群に属するパッド132と、第2の配線パターン群に属するパッド137との間に短絡不良Xがあるために、第1の配線パターン群と第2の配線パターン群とは導通状態になっている。
The first wiring pattern group and the second wiring pattern group are formed so as to be insulated from each other, but belong to the
図3は、基板検査装置1の動作の一例を説明するためのフローチャートである。まず、基板101が多針状検査用接触子2上に載置された後、制御部12からの制御信号に応じて、XY位置決め機構10によってパッケージ基板WC1が検査位置になるように、基板101が位置決めされる。そして、図2を参照して、パッケージ基板WC1の検査点であるパッド133,134,135,136と、多針状検査用接触子2の接触子である接触子21,22,23,24とが、それぞれ接触される。なお、図2においては、パッド133,134,135,136に接触される接触子21,22,23,24のみ図示しており、他の接触子については図示を省略している。
FIG. 3 is a flowchart for explaining an example of the operation of the
次に、ステップS1において、第1の配線パターン群に属するパッド133に接触している接触子21と、第2の配線パターン群に属するパッド135に接触している接触子23とが制御部12からの制御信号に応じてマルチプレクサ3によって、導通検出部7に接続される。そして、導通検出部7により、接触子21と接触子23との間、すなわち第1の配線パターン群と第2の配線パターン群との間の短絡の有無が検出される。そして、導通検出部7によって、第1の配線パターン群と第2の配線パターン群との間の短絡が検出された場合には、短絡不良を有するパッケージ基板WCを検出すべくステップS2へ移行する一方、短絡が検出されない場合には、基板101の配線パターンの導通短絡を磁界検査により検査すべくステップS4へ移行する。図2に示すパッケージ基板WC1は、短絡不良Xによって第1の配線パターン群と第2の配線パターン群とが短絡しているので、ステップS2へ移行する。
Next, in step S <b> 1, the
次に、ステップS2において、制御部12からの制御信号に応じてマルチプレクサ3によって、接触子22,23が電流生成部5に接続され、接触子21,24が電圧測定部6に接続される。そして、制御部12からの制御信号に応じて電流生成部5から出力された測定用電流Iが、接触子22、パッド134、配線パターン125、バイアホール131、配線パターン123、短絡用配線パターン102a、配線パターン121、バイアホール129、パッド132、短絡不良X、パッド137、配線パターン128、短絡用配線パターン102b、配線パターン126、パッド135、及び接触子23を経由する経路を流れる。
Next, in step S <b> 2, the
また、電圧測定部6によって、接触子21,24間の電圧、すなわちパッド133、配線パターン124、バイアホール130、配線パターン122、短絡用配線パターン102a、配線パターン121、バイアホール129、パッド132、短絡不良X、パッド137、配線パターン128、短絡用配線パターン102b、配線パターン127、及びパッド136を経由する経路に生じた電圧Vが測定される。
Further, the
そして、制御部12によって、電圧測定部6により測定された電圧Vと、電流生成部5により流された測定用電流Iとから、短絡不良Xを含む測定対象経路の抵抗が、抵抗値Rx=V/Iとして算出される。この場合、抵抗値Rxは、公知の4端子測定法(ケルビン法)によって測定されるため、低抵抗を高精度で測定することができる。
Then, the resistance of the measurement target path including the short-circuit defect X is determined by the
さらに、第1の配線パターン群に接触させる接触子21,22を、異なる検査点であるパッド133,134に接触させ、第2の配線パターン群に接触させる接触子23,24を、異なる検査点であるパッド135,136に接触させる結果、4端子測定法の効果によって、測定用電流Iが流れる経路と電圧Vの測定対象経路との交差点であるポイントP1とポイントP2との間の抵抗値が抵抗値Rxとして測定される。
Further, the
なお、例えば、接触子21,22を両方ともパッド134に接触させると共に接触子23,24を両方ともパッド135に接触させた状態で、4端子測定法による抵抗測定を行ってもよい。この場合、測定抵抗値Rは、パッド134から配線パターン125、バイアホール131、配線パターン123、短絡用配線パターン102aを経由してポイントP1に至る経路(以下、R0経路と称する)の抵抗値R0と、パッド135から配線パターン126、短絡用配線パターン102bを経由してポイントP2に至る経路(以下、R1経路と称する)の抵抗値R1とを含み、R=Rx+R0+R1となる。
For example, the resistance measurement by the four-terminal measurement method may be performed in a state where both the
一方、本実施形態においては、接触子21,22をそれぞれパッド133,134に接触させ、接触子23,24をそれぞれパッド135,136に接触させるので、R0経路及びR1経路は4端子測定法における測定用プローブの延長部分(プローブの一部分)として機能することとなる結果、4端子測定法の効果により、測定用プローブの抵抗値とみなすことができる抵抗値R0と抵抗値R1とがキャンセルされ、短絡不良Xを含むポイントP1とポイントP2との間の経路の抵抗値を、抵抗値Rxとして測定することができる。この場合、抵抗測定値Rxには、抵抗値R0と抵抗値R1とが含まれないので、抵抗測定値における短絡不良X部分以外の配線パターン抵抗の影響を低減することができる。
On the other hand, in the present embodiment, the
次に、ステップS3において、制御部12によって、あらかじめ設定された所定の基準抵抗値Rrefと、ステップS2において測定された抵抗値Rxとが比較され、抵抗値Rxが基準抵抗値Rrefを超えている場合は、パッケージ基板WC1には第1、第2の配線パターン群間の短絡不良はないと判断され、磁界検査による導通短絡検査を行うべくステップS4へ移行する一方、抵抗値Rxが基準抵抗値Rref以下の場合はパッケージ基板WC1を不良と判定すると共に、パッケージ基板WC1に不良品であることを示すマーキングを行うべくステップS5へ移行する。パッケージ基板WC1の場合は、短絡不良Xを有するため抵抗値Rxが基準抵抗値Rref以下となり、ステップS5へ移行する。
Next, in step S3, the
次に、ステップS5において、制御部12からの制御信号に応じて、マーカ11によってパッケージ基板WC1の表面にインクが吐出され、パッケージ基板WC1に不良品であることを示すマーキングが行われる。これにより、基板101に含まれる64個のパッケージ基板WCのうち、不良のあるパッケージ基板WCを検出すると共に不良パッケージ基板WCを良品パッケージ基板WCと識別可能にマーキングすることができる。
Next, in step S5, ink is ejected onto the surface of the package substrate WC1 by the
次に、ステップS7において、基板101のすべてのパッケージ基板WCについて検査が終了していれば、基板101についての検査を終了し、終了していなければ次の検査対象であるパッケージ基板WCの検査を行うべくステップS8へ移行する。
Next, in step S7, if the inspection has been completed for all the package substrates WC of the
次に、ステップS8において、XY位置決め機構10によって、制御部12からの制御信号に応じて基板101が移動され、パッケージ基板WC2が検査位置に位置決めされる。これにより、パッケージ基板WC2の検査点であるパッド153,154,155,156と、接触子21,22,23,24とが、それぞれ接触される。そして、パッケージ基板WC2の検査を実行すべく再びステップS1へ移行する。
Next, in step S8, the
次に、ステップS1において、第1の配線パターン群と第2の配線パターン群との間の短絡の有無に応じて条件分岐が行われるが、すでに第1の配線パターン群と第2の配線パターン群との間の短絡の有無は最初にステップS1が実行された際に検出されているので、2回目以降ステップS1が実行された際には、最初にステップS1が実行された際の検出結果に基づいて条件分岐を行えばよい。従って、パッケージ基板WC2について抵抗測定を行うべくステップS2へ移行する。 Next, in step S1, conditional branching is performed according to the presence or absence of a short circuit between the first wiring pattern group and the second wiring pattern group. Since the presence or absence of a short circuit with the group is detected when step S1 is executed for the first time, when step S1 is executed after the second time, the detection result when step S1 is executed for the first time Based on the above, conditional branching may be performed. Therefore, the process proceeds to step S2 to perform resistance measurement on the package substrate WC2.
次に、ステップS2において、制御部12からの制御信号に応じてマルチプレクサ3によって、接触子22,23が電流生成部5に接続され、接触子21,24が電圧測定部6に接続される。そして、制御部12からの制御信号に応じて電流生成部5から出力された測定用電流Iが、接触子22、パッド154、配線パターン145、バイアホール151、配線パターン143、短絡用配線パターン102a、配線パターン121、バイアホール129、パッド132、短絡不良X、パッド137、配線パターン128、短絡用配線パターン102b、配線パターン146、パッド155、及び接触子23を経由する経路を流れる。
Next, in step S <b> 2, the
また、電圧測定部6によって、接触子21,24間の電圧、すなわちパッド153、配線パターン144、バイアホール150、配線パターン142、短絡用配線パターン102a、配線パターン121、バイアホール129、パッド132、短絡不良X、パッド137、配線パターン128、短絡用配線パターン102b、配線パターン147、及びパッド156を経由する経路に生じた電圧Vが測定される。
Further, the
そして、制御部12によって、電圧測定部6により測定された電圧Vと、電流生成部5により流された測定用電流Iとから、パッケージ基板WC2から見た短絡不良Xを含む測定対象経路の抵抗値Rx1=V/Iとして算出される。この場合、抵抗値Rx1は、パッケージ基板WC1における抵抗値Rx測定の場合と同様に、測定用電流Iが流れる経路と電圧Vの測定対象経路との交差点であるポイントP3とポイントP4との間の抵抗値が抵抗値Rx1として測定される。この場合、抵抗値Rx1には、パッケージ基板WC1における抵抗値Rxに、ポイントP3からポイントP1までの抵抗値R2と、ポイントP2からポイントP4までの抵抗値にほぼ等しい抵抗値R3とが加算されるため、Rx1≒Rx+R2+R3となり、抵抗値Rx1は、抵抗値Rxよりも抵抗値が大きくなる。
Then, the resistance of the measurement target path including the short-circuit defect X viewed from the package substrate WC2 from the voltage V measured by the
次に、ステップS3において、制御部12によって、基準抵抗値Rrefと、ステップS2において測定された抵抗値Rx1とが比較され、抵抗値Rx1が基準抵抗値Rrefを超えている場合は、パッケージ基板WC2には第1、第2の配線パターン群間の短絡不良はないと判断され、磁界検査による導通短絡検査を行うべくステップS4へ移行する一方、抵抗値Rx1が基準抵抗値Rref以下の場合はパッケージ基板WC2を不良と判定すると共に、パッケージ基板WC2に不良品であることを示すマーキングを行うべくステップS5へ移行する。今、パッケージ基板WC2は短絡不良Xを有しておらず、抵抗値Rx1は、抵抗値Rxよりも抵抗値が大きいので、基準抵抗値Rrefを適切な値に設定しておくことにより、抵抗値Rx1は基準抵抗値Rrefを超えてパッケージ基板WC2には第1、第2の配線パターン群間の短絡不良はないと判断され、ステップS4へ移行する。
Next, in step S3, the
次に、ステップS4において、制御部12によって、磁界検査による導通短絡検査が行われる。具体的には、例えば、配線パターン146と配線パターン147について磁界検査を行う場合、まず、制御部12からの制御信号に応じてマルチプレクサ3によって、接触子23,24が電流検出部4に接続される。また、交流信号発生回路8によって、制御部12からの制御信号に応じて交流電流が磁界印加部9へ出力され、磁界印加部9により、交流信号発生回路8から出力された交流電流に応じて配線パターン146,147と鎖交するように磁束が発生される。
Next, in step S4, the
そして、電流検出部4によって、接触子23,24間に流れる電流Im、すなわち磁界印加部9から発生された磁束に応じて接触子23、パッド155、配線パターン146、短絡用配線パターン102b、配線パターン147、パッド156、接触子24、及び接触子23,24間に接続された電流検出部4からなる電流ループに誘導された誘導電流Imが測定される。同様にして、パッケージ基板WC2の他の配線パターンについても誘導電流Imが測定される。
Then, according to the current Im flowing between the
この場合、ステップS4の磁界検査においては、検査対象となる各配線パターンの検査点である各パッドにそれぞれ接触子を接触させて誘導電流の測定を行うので、ステップS2の抵抗測定において、電流供給用接触子と電圧測定用接触子を異なるパッドに接触させて4端子測定法による抵抗測定を行うこととすれば、磁界検査のための接触子を4端子測定法による抵抗測定に用いることができ、4端子測定法のための接触子を別途備える必要が無く、検査装置のコストを低減することができる。 In this case, in the magnetic field inspection in step S4, the contact current is measured by bringing the contacts into contact with the pads that are the inspection points of each wiring pattern to be inspected. Therefore, in the resistance measurement in step S2, current supply is performed. If the contact for voltage measurement and the contact for voltage measurement are brought into contact with different pads and resistance measurement is performed by the four-terminal measurement method, the contact for magnetic field inspection can be used for resistance measurement by the four-terminal measurement method. There is no need to provide a separate contact for the four-terminal measurement method, and the cost of the inspection apparatus can be reduced.
次に、ステップS6において、制御部12により、ステップS4において測定された誘導電流Imと、所定の基準電流値範囲Irefとが比較される。そして、パッケージ基板WC2のすべての配線パターンについて測定された誘導電流Imが基準電流値範囲Irefの範囲内であれば、制御部12によりパッケージ基板WC2は良品であると判定され他の検査対象のパッケージ基板WCの有無を確認すべく再びステップS7へ移行する(ステップS6でYES)一方、誘導電流Imが基準電流値範囲Irefの範囲内でなければ、パッケージ基板WC2は不良品であると判定されパッケージ基板WC2に不良品であることを示すマーキングを行うべくステップS5へ移行する(ステップS6でNO)。
Next, in step S6, the
以上、ステップS1〜S8の処理を繰り返すことにより、基板101のすべてのパッケージ基板WCについて、良否を判定することができる。そして、基板101に第1、第2の配線パターン群間の短絡不良が有る場合であっても、第1、第2の配線パターン群間で生じた短絡不良の発生しているパッケージ基板WCを検出し、そのパッケージ基板WCにマーキングすることができる。
As described above, it is possible to determine pass / fail for all the package substrates WC of the
(第2実施形態)
次に、本発明の第2の実施の形態による基板検査装置について説明する。本発明の第2の実施の形態による基板検査装置は、図1に示す基板検査装置1と同様の構成にされており、第1の実施の形態による基板検査装置とは、第1、第2の配線パターン群間の短絡不良があるパッケージ基板WCを検出するための動作が異なる。その他は第1の実施の形態による基板検査装置と同様であるので、以下本実施の形態の特徴的な点について説明する。
(Second Embodiment)
Next, a substrate inspection apparatus according to a second embodiment of the present invention will be described. The substrate inspection apparatus according to the second embodiment of the present invention has the same configuration as that of the
図4は、第1、第2の配線パターン群間の短絡不良が生じているパッケージ基板WCを検出する領域検出動作を説明するためのフローチャートである。まず、図3におけるステップS1と同様にして第1、第2の配線パターン群間の短絡不良が検出された基板101について、図3におけるステップS2と同様に抵抗測定が行われる(ステップS11)。
FIG. 4 is a flowchart for explaining a region detection operation for detecting the package substrate WC in which a short circuit failure occurs between the first and second wiring pattern groups. First, resistance measurement is performed on the
そして、基板101のすべてのパッケージ基板WCについて抵抗測定が終了していなければ(ステップS12でNO)、ステップS13へ移行してXY位置決め機構10によって制御部12からの制御信号に応じて基板101が移動され、次のパッケージ基板WCが検査位置に位置決めされ、再びステップS11の処理が繰り返される一方、すべてのパッケージ基板WCについて抵抗測定が終了していれば(ステップS12でYES)、各パッケージ基板WCについて測定された抵抗値に基づいて短絡不良が生じているパッケージ基板WCを検出すべくステップS14へ移行する。
If the resistance measurement has not been completed for all the package substrates WC of the substrate 101 (NO in step S12), the process proceeds to step S13, and the
図5は、ステップS11,S12,S13において測定された各パッケージ基板WCの抵抗測定値の一例を示すグラフである。図5において、グラフA、B,C,Dは、それぞれ図7に示す基板101の行に対応し、横軸は図7に示す基板101の列番号1〜16を示し、縦軸は基板101の行と列で示されるパッケージ基板WCの抵抗測定値を示している。また、図6は、図5に示すグラフを3次元座標上に示したものである。
FIG. 5 is a graph showing an example of a resistance measurement value of each package substrate WC measured in steps S11, S12, and S13. 5, graphs A, B, C, and D correspond to the rows of the
次に、ステップS14において、制御部12によって、各パッケージ基板WCの抵抗測定値のうち最も抵抗値が小さいパッケージ基板WCで第1、第2の配線パターン群間の短絡不良が生じていると判断される。例えば、図5においては、C行10列のパッケージ基板WCの抵抗測定値が最も小さいので、C行10列のパッケージ基板WCが第1、第2の配線パターン群間の短絡不良が生じている基板であると判断される。この場合、あらかじめ基準抵抗値Rrefを設定しておく必要がない。この検査方法は、不良基板の数が少ないことが予め想定されているときに有効である。
Next, in step S14, the
なお、ステップS14において、各パッケージ基板WCの抵抗測定値を図6に示す3次元座標上に表した場合に、低抵抗側のピークとなるパッケージ基板WCが第1、第2の配線パターン群間の短絡不良が生じている基板として検出される構成としてもよい。図6において、低抵抗側のピークとなるパッケージ基板WCは、C行10列のパッケージ基板WCであるので、C行10列のパッケージ基板WCが第1、第2の配線パターン群間の短絡不良が生じている基板であると判断される。これにより、例えば基板101が第1、第2の配線パターン群間の短絡不良を複数有していた場合には、低抵抗側のピークが複数現れるので、第1、第2の配線パターン群間の短絡不良が生じているパッケージ基板WCを複数検出することができる。
In step S14, when the measured resistance value of each package substrate WC is represented on the three-dimensional coordinates shown in FIG. 6, the package substrate WC that becomes the peak on the low resistance side is between the first and second wiring pattern groups. It is good also as a structure detected as a board | substrate which has produced the short circuit defect. In FIG. 6, the package substrate WC having the peak on the low resistance side is the package substrate WC of C row and 10 columns, so that the package substrate WC of C row and 10 columns is short-circuit failure between the first and second wiring pattern groups. It is determined that this is a substrate on which is generated. Thereby, for example, when the
また、第1、第2の配線パターン群間の短絡不良が生じている位置が、隣接するパッケージ基板WCとの境界線近くであった場合、両方のパッケージ基板WCから得られた抵抗測定値がほぼ等しくなることがある。このような場合、当該両方のパッケージ基板WCを不良品としてもよい。 In addition, when the position where the short-circuit failure occurs between the first and second wiring pattern groups is near the boundary line with the adjacent package substrate WC, the resistance measurement values obtained from both the package substrates WC are May be approximately equal. In such a case, both the package substrates WC may be defective.
また、基板101が複数のパッケージ基板WCを含んでおり、パッケージ基板WC単位で第1、第2の配線パターン群間の短絡不良の有無を検出する例を示したが、基板101が複数のパッケージ基板WCにより構成される例に限定されることなく基板101を所定の領域毎に分割して複数の検査領域を設定し、各検査領域毎に第1、第2の配線パターン群間の短絡不良の有無を検出する構成としてもよい。
In addition, although the
次に、ステップS15において、ステップS14において短絡不良が検出されたパッケージ基板WCの表面に、制御部12からの制御信号に応じてマーカ11によってインクが吐出され、短絡不良が検出されたパッケージ基板WCに不良品であることを示すマーキングが行われる。これにより、基板101に含まれる64個のパッケージ基板WCのうち、不良のあるパッケージ基板WCを検出すると共に不良パッケージ基板WCを良品パッケージ基板WCと識別可能にマーキングすることができる。
Next, in step S15, ink is ejected by the
1 基板検査装置
2 多針状検査用接触子
3 マルチプレクサ
4 電流検出部
5 電流生成部
6 電圧測定部
7 導通検出部
8 交流信号発生回路
9 磁界印加部
10 XY位置決め機構
11 マーカ
12 制御部(判定部)
21,22,23,24 接触子
101 基板
102 短絡用配線パターン
102a 短絡用配線パターン(第1の短絡用配線パターン)
102b 短絡用配線パターン(第2の短絡用配線パターン)
103,103a,103b 配線パターン
104,104a,104b パッド
106 磁性体コア
107 コイル
108 磁界印加部
109,110 接触子
121〜128、141〜148 配線パターン
132〜137,152〜157 パッド(検査点)
WC パッケージ基板(ワーク片)
DESCRIPTION OF
21, 22, 23, 24
102b Short-circuit wiring pattern (second short-circuit wiring pattern)
103, 103a,
WC package substrate (work piece)
Claims (8)
前記基板上に複数の検査領域を設定し、当該検査領域毎に、前記第1の配線パターン群に含まれる配線パターン上の検査点と前記第2の配線パターン群に含まれる配線パターン上の検査点との間の抵抗値を測定する抵抗測定部と、
前記抵抗測定部によって測定された抵抗値に基づいて、前記複数の検査領域のうち前記第1の配線パターン群と前記第2の配線パターン群との間に短絡が生じている検査領域を検出する判定部とを備えたことを特徴とする基板検査装置。 A first wiring pattern group composed of a plurality of wiring patterns connected to a first short-circuit wiring pattern formed on one surface of the substrate, and a second short-circuit wiring formed on the other surface of the substrate A substrate inspection apparatus for inspecting a substrate connected to a pattern and having a second wiring pattern group composed of a plurality of wiring patterns formed to be insulated from the first wiring pattern group,
A plurality of inspection areas are set on the substrate, and inspection points on the wiring pattern included in the first wiring pattern group and inspection on the wiring pattern included in the second wiring pattern group are set for each inspection area. A resistance measurement unit for measuring a resistance value between the points;
Based on the resistance value measured by the resistance measurement unit, an inspection region in which a short circuit occurs between the first wiring pattern group and the second wiring pattern group among the plurality of inspection regions is detected. A board inspection apparatus comprising a determination unit.
前記配線パターン上の検査点に接触させるための第1、第2の電流供給用接触子及び第1、第2の電圧測定用接触子と、
前記第1、第2の電流供給用接触子間に所定レベルの測定用電流を流す電流生成部と、
前記第1、第2の電圧測定用接触子間の電圧を測定する電圧測定部とを備え、
前記基板上の複数の検査領域において、当該検査領域毎に、前記第1の配線パターン群に含まれる配線パターン上の検査点に接触した前記第1の電流供給用接触子と前記第2の配線パターン群に含まれる配線パターン上の検査点に接触した前記第2の電流供給用接触子との間に前記電流生成部によって前記測定用電流を流すと共に、前記第1の配線パターン群に含まれる配線パターン上の検査点に接触した前記第1の電圧測定用接触子と前記第2の配線パターン群に含まれる配線パターン上の検査点に接触した前記第2の電圧測定用接触子との間に生じた電圧を、前記電圧測定部によって測定し、その電圧測定値と前記測定用電流とから、当該検査領域毎の抵抗値を測定するものであることを特徴とする請求項1〜4のいずれかに記載の基板検査装置。 The resistance measuring unit is
First and second current supply contacts and first and second voltage measurement contacts for contacting the inspection points on the wiring pattern;
A current generator for flowing a predetermined level of measurement current between the first and second current supply contacts;
A voltage measuring unit for measuring a voltage between the first and second voltage measuring contacts,
In the plurality of inspection areas on the substrate, for each inspection area, the first current supply contact and the second wiring in contact with inspection points on the wiring pattern included in the first wiring pattern group The measurement current is caused to flow by the current generator between the second current supply contact that contacts an inspection point on the wiring pattern included in the pattern group, and is included in the first wiring pattern group. Between the first voltage measurement contact that contacts the inspection point on the wiring pattern and the second voltage measurement contact that contacts the inspection point on the wiring pattern included in the second wiring pattern group. The voltage generated in the step is measured by the voltage measuring unit, and the resistance value for each inspection region is measured from the voltage measurement value and the current for measurement. The board according to any one査 apparatus.
前記第1の電流供給用接触子が接触している検査点と、前記第1の電圧測定用接触子が接触している検査点とは異なる検査点であると共に、
前記第2の電流供給用接触子が接触している検査点と、前記第2の電圧測定用接触子が接触している検査点とは異なる検査点であることを特徴とする請求項5記載の基板検査装置。 When the resistance value is measured by the resistance measurement unit,
The inspection point in contact with the first current supply contact and the inspection point in contact with the first voltage measuring contact are different inspection points,
6. The inspection point different from the inspection point in contact with the second current supply contact and the inspection point in contact with the second voltage measuring contact. Board inspection equipment.
前記検査領域は、前記ワーク片と対応して設定されることを特徴とする請求項1〜6のいずれかに記載の基板検査装置。 The substrate is configured as a work in which a plurality of work pieces are continuously formed integrally in a plane,
The substrate inspection apparatus according to claim 1, wherein the inspection area is set corresponding to the work piece.
前記基板上に複数の検査領域を設定し、当該検査領域毎に、前記第1の配線パターン群に含まれる配線パターン上の検査点と前記第2の配線パターン群に含まれる配線パターン上の検査点との間の抵抗値を測定し、
前記第1の配線パターン群と前記第2の配線パターン群との間に短絡が生じている場合に、前記抵抗測定部によって測定された抵抗値に基づいて、前記複数の検査領域のうち前記短絡が生じている検査領域を検出することを特徴とする基板検査方法。 A first wiring pattern group composed of a plurality of wiring patterns connected to a first short-circuit wiring pattern formed on one surface of the substrate, and a second short-circuit wiring formed on the other surface of the substrate A substrate inspection method for inspecting a substrate connected to a pattern and having a second wiring pattern group composed of a plurality of wiring patterns formed to be insulated from the first wiring pattern group,
A plurality of inspection areas are set on the substrate, and inspection points on the wiring pattern included in the first wiring pattern group and inspection on the wiring pattern included in the second wiring pattern group are set for each inspection area. Measure the resistance between the points,
When a short circuit occurs between the first wiring pattern group and the second wiring pattern group, based on the resistance value measured by the resistance measurement unit, the short circuit among the plurality of inspection regions. A method for inspecting a substrate, comprising: detecting an inspection region in which the phenomenon occurs.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288177A JP4257164B2 (en) | 2003-08-06 | 2003-08-06 | Substrate inspection apparatus and substrate inspection method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288177A JP4257164B2 (en) | 2003-08-06 | 2003-08-06 | Substrate inspection apparatus and substrate inspection method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005055369A true JP2005055369A (en) | 2005-03-03 |
JP4257164B2 JP4257164B2 (en) | 2009-04-22 |
Family
ID=34366941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288177A Expired - Fee Related JP4257164B2 (en) | 2003-08-06 | 2003-08-06 | Substrate inspection apparatus and substrate inspection method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4257164B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013168729A1 (en) * | 2012-05-08 | 2013-11-14 | 日本電産リード株式会社 | Insulation inspection method and insulation inspection device |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4918339B2 (en) | 2006-11-30 | 2012-04-18 | 日本電産リード株式会社 | Board inspection equipment |
KR102016076B1 (en) * | 2013-05-08 | 2019-10-21 | 엘지디스플레이 주식회사 | Testing apparatus and method for flat display device |
-
2003
- 2003-08-06 JP JP2003288177A patent/JP4257164B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013168729A1 (en) * | 2012-05-08 | 2013-11-14 | 日本電産リード株式会社 | Insulation inspection method and insulation inspection device |
US9606162B2 (en) | 2012-05-08 | 2017-03-28 | Nidec-Read Corporation | Insulation inspection method and insulation inspection apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4257164B2 (en) | 2009-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10175284B2 (en) | Circuit board testing apparatus and circuit board testing method | |
JP3285568B2 (en) | Board wiring inspection apparatus and wiring inspection method | |
JPH04309875A (en) | In-circuit tester | |
KR20020001752A (en) | Tester and testing method, and testing unit | |
KR20090027610A (en) | Substrate inspecting apparatus and substrate inspecting method | |
KR20080044785A (en) | Insulation inspection apparatus and method | |
KR101157878B1 (en) | The method for maintenance of inspection fixture, apparatus for the same | |
JP4949947B2 (en) | Circuit board inspection method and circuit board inspection apparatus | |
JP4257164B2 (en) | Substrate inspection apparatus and substrate inspection method | |
JP5208787B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
WO2008001651A1 (en) | Board inspecting method and board inspecting device | |
JP6618826B2 (en) | Circuit board inspection equipment | |
CN110023768B (en) | Resistance measuring device and resistance measuring method | |
JP2005069864A (en) | Apparatus, system, method, program and auxiliary means for inspecting substrate | |
WO2007138831A1 (en) | Board examination method and board examination device | |
JP2005315775A (en) | Four-terminal inspection method and four-terminal inspection jig using single-sided transfer probe | |
JP2011069777A (en) | Method and device for inspecting substrate | |
JP6221281B2 (en) | Insulation inspection method and insulation inspection apparatus | |
JP2005300240A (en) | Circuit conductors inspection method and its system | |
JP5420303B2 (en) | Circuit board inspection apparatus and circuit board inspection method | |
JP5215026B2 (en) | Insulation inspection device and insulation inspection method | |
JP2006220552A (en) | Device and method for inspecting printed circuit board | |
JP2004361249A (en) | Substrate inspection device | |
JP4999143B2 (en) | Board inspection equipment | |
JP2020128881A (en) | Short circuit inspection system, and short circuit inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080829 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4257164 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120206 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130206 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140206 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |