JP2005049299A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005049299A5 JP2005049299A5 JP2003283636A JP2003283636A JP2005049299A5 JP 2005049299 A5 JP2005049299 A5 JP 2005049299A5 JP 2003283636 A JP2003283636 A JP 2003283636A JP 2003283636 A JP2003283636 A JP 2003283636A JP 2005049299 A5 JP2005049299 A5 JP 2005049299A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- current
- conductor
- evaluating
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (6)
- 半導体、絶縁体及び導電体が積層された半導体素子の評価方法において、
半径ｒの前記導電体に電圧を印加して、ゲートリーク電流を測定し、
前記ゲートリーク電流を、前記半導体と前記導電体が重なった領域の面積で割って、電流密度Ｊｇを算出し、
前記半径ｒの逆数と、前記電流密度Ｊｇを含む式Ｊｇ＝２Ａ／ｒ＋Ｂの係数２Ａと切片Ｂを用いて、前記半導体の空乏層のエッジ部分からリークした第１の電流と、前記半導体と前記導電体が重なった領域からリークした第２の電流を算出することを特徴とする半導体素子の評価方法。 - 半導体、絶縁体及び導電体が積層された半導体素子の評価方法において、
前記導電体に電圧を印加して、ゲートリーク電流を測定し、
前記ゲートリーク電流を、前記半導体と前記導電体が重なった領域の面積で割って、電流密度Ｊｇを算出し、
前記半導体のチャネル幅Ｗ及びチャネル長Ｌの逆数と、前記電流密度Ｊｇを含む式Ｊｇ＝Ａ／Ｗ＋Ｂ／Ｌ＋Ｃの係数Ａ、係数Ｂ及び切片Ｃを用いて、前記半導体のチャネル幅方向のエッジ部分からリークした第１の電流、前記半導体と前記導電体が重なった領域からリークした第２の電流及び前記半導体のチャネル長方向のエッジ部分からリークした第３の電流を算出することを特徴とする半導体素子の評価方法。 - 半導体、絶縁体及び導電体が積層された半導体素子の評価方法において、
前記半導体の電位を低電位電源の電位と同電位にし、半径ｒの前記導電体に電圧を印加して、ゲートリーク電流を測定し、
前記ゲートリーク電流を、前記導電体の面積πｒ２で割って、電流密度Ｊｇを算出し、
前記半径ｒの逆数と、前記電流密度Ｊｇを含む式Ｊｇ＝２Ａ／ｒ＋Ｂの係数２Ａと切片Ｂを用いて、前記半導体の空乏層のエッジ部分からリークした第１の電流と、前記半導体と前記導電体が重なった領域からリークした第２の電流を算出することを特徴とする半導体素子の評価方法。 - 半導体、絶縁体及び導電体が積層された半導体素子の評価方法において、
前記半導体が含む不純物領域の電位を低電位電源の電位と同電位にし、前記導電体に電圧を印加して、ゲートリーク電流を測定し、
前記ゲートリーク電流を、前記半導体と前記導電体が重なった領域の面積であるチャネル幅Ｗとチャネル長Ｌの積で割って、電流密度Ｊｇを算出し、
前記チャネル幅Ｗの逆数及び前記チャネル長Ｌの逆数と、前記電流密度Ｊｇを有する式Ｊｇ＝Ａ／Ｗ＋Ｂ／Ｌ＋Ｃの係数Ａ、係数Ｂ及び切片Ｃを用いて、前記半導体のチャネル幅方向のエッジ部分からリークした第１の電流、前記半導体と前記導電体が重なった領域からリークした第２の電流及び前記半導体のチャネル長方向のエッジ部分からリークした第３の電流を算出することを特徴とする半導体素子の評価方法。 - 請求項１または請求項３において、
前記第１の電流は前記係数２Ａに比例した値であり、前記第２の電流は前記切片Ｂに比例した値であることを特徴とする半導体素子の評価方法。 - 請求項２または請求項４において、
前記第１の電流は前記係数Ａに比例した値であり、前記第２の電流は前記係数Ｂに比例した値であり、前記第３の電流は前記切片Ｃに比例した値であることを特徴とする半導体素子の評価方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003283636A JP4364577B2 (ja) | 2003-07-31 | 2003-07-31 | 半導体素子の評価方法 |
| KR1020040057563A KR101069331B1 (ko) | 2003-07-31 | 2004-07-23 | 반도체 소자 평가 방법 |
| TW093122125A TWI333075B (en) | 2003-07-31 | 2004-07-23 | Method for evaluating semiconductor device |
| US10/900,109 US7112982B2 (en) | 2003-07-31 | 2004-07-28 | Method for evaluating semiconductor device |
| CNB2004100766765A CN100481361C (zh) | 2003-07-31 | 2004-07-30 | 评估半导体器件的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003283636A JP4364577B2 (ja) | 2003-07-31 | 2003-07-31 | 半導体素子の評価方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005049299A JP2005049299A (ja) | 2005-02-24 |
| JP2005049299A5 true JP2005049299A5 (ja) | 2006-08-31 |
| JP4364577B2 JP4364577B2 (ja) | 2009-11-18 |
Family
ID=34101061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003283636A Expired - Fee Related JP4364577B2 (ja) | 2003-07-31 | 2003-07-31 | 半導体素子の評価方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7112982B2 (ja) |
| JP (1) | JP4364577B2 (ja) |
| KR (1) | KR101069331B1 (ja) |
| CN (1) | CN100481361C (ja) |
| TW (1) | TWI333075B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7365611B2 (en) * | 2005-06-01 | 2008-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Element substrate, test method for element substrate, and manufacturing method for semiconductor device |
| US7921391B2 (en) * | 2005-06-02 | 2011-04-05 | Daro Semiconductors Ltd. | Apparatus, method and computer-readable code for automated design of physical structures of integrated circuits |
| US7897452B2 (en) * | 2005-06-20 | 2011-03-01 | Fuji Electric Systems Co., Ltd. | Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode |
| KR101124665B1 (ko) | 2005-07-08 | 2012-03-28 | 삼성전자주식회사 | 누설전류 측정회로 및 누설전류 비교회로 |
| TWI306950B (en) * | 2006-11-06 | 2009-03-01 | Macronix Int Co Ltd | Method for measuring intrinsic capacitances of a mos device |
| CN101620994B (zh) * | 2008-06-30 | 2011-01-12 | 中芯国际集成电路制造(北京)有限公司 | 掺杂栅介质层、多晶硅层及叠层顶层的最小厚度确定方法 |
| JP5484109B2 (ja) * | 2009-02-09 | 2014-05-07 | 三菱電機株式会社 | 電気光学装置 |
| CN103646968B (zh) * | 2013-11-27 | 2017-01-11 | 西安电子科技大学 | 一种基于电容结构的hemt栅泄漏电流分离结构与方法 |
| CN104062485B (zh) * | 2014-07-04 | 2016-08-17 | 西安电子科技大学 | Hemt器件栅泄漏电流中台面泄漏电流的测试方法 |
| CN107861045A (zh) * | 2017-10-13 | 2018-03-30 | 天津市英贝特航天科技有限公司 | 一种基于直流ct技术的短路芯片查找装置及方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3683183B2 (ja) | 2000-03-17 | 2005-08-17 | 松下電器産業株式会社 | 絶縁膜の評価方法及び評価装置 |
| JP4167872B2 (ja) * | 2001-10-04 | 2008-10-22 | 株式会社日立産機システム | 漏れ電流の監視装置及びその監視システム |
| US7019545B2 (en) * | 2002-10-17 | 2006-03-28 | United Microelectronics Corp. | Method for monitoring quality of an insulation layer |
-
2003
- 2003-07-31 JP JP2003283636A patent/JP4364577B2/ja not_active Expired - Fee Related
-
2004
- 2004-07-23 TW TW093122125A patent/TWI333075B/zh not_active IP Right Cessation
- 2004-07-23 KR KR1020040057563A patent/KR101069331B1/ko active IP Right Grant
- 2004-07-28 US US10/900,109 patent/US7112982B2/en not_active Expired - Fee Related
- 2004-07-30 CN CNB2004100766765A patent/CN100481361C/zh not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005049299A5 (ja) | ||
| CN103837744B (zh) | Mos晶体管的外部寄生电阻的测量方法 | |
| JP2008544482A5 (ja) | ||
| JP6656692B2 (ja) | 半導体装置の評価方法および半導体装置の評価装置 | |
| Akarvardar et al. | Low-frequency noise in SOI four-gate transistors | |
| TW200512468A (en) | Method for evaluating semiconductor device | |
| Villa et al. | Application of 1/f noise measurements to the characterization of near-interface oxide traps in ULSI n-MOSFETs | |
| CN102693959A (zh) | Mos晶体管栅极电阻测试结构 | |
| Tsai et al. | Channel length dependence of random telegraph signal in sub-micron MOSFET's | |
| Liu et al. | Electrical performance of 130 nm PD-SOI MOSFET with diamond layout | |
| Wellekens et al. | Write/erase degradation in source side injection flash EEPROM's: characterization techniques and wearout mechanisms | |
| Thakur et al. | Performance reliability of ultra-thin Si-SiO2, Si-Al2O3, Si-ZrO2 and Si-HfO2 interface in rectangular steep retrograded nano-regimes devices | |
| JPH02249251A (ja) | 埋め込みチャネルの物性特性測定法 | |
| Bergamaschi et al. | Experimental analysis of self-heating effects using the pulsed iv method in junctionless nanowire transistors | |
| JP2008109023A5 (ja) | ||
| Lopez et al. | Temperature and drain voltage dependence of gate-induced drain leakage | |
| TWI600901B (zh) | 離子感測場效電晶體 | |
| Tahiat et al. | Is there a limit when the access resistance impact on the extraction of key GAA NS FETs devices parameters can (not) be avoided? | |
| Ohmori et al. | Direct real-time observation of channel potential fluctuation correlated to random telegraph noise of drain current using nanowire MOSFETs with four-probe terminals | |
| Tseng et al. | Lateral nonuniformity effects of border traps on the characteristics of metal–oxide–semiconductor field-effect transistors subjected to high-field stresses | |
| ATE527701T1 (de) | Magnetwiderstandsvorrichtung | |
| Fleta et al. | High-energy proton irradiation effects on tunnelling MOS capacitors | |
| Rani et al. | Multi-finger gate ISFET (Mf-ISFET) for pH sensor application. | |
| Westgaard et al. | Radiation hardness of punch-through and FET biased silicon microstrip detectors | |
| Bonea et al. | Analytical modeling of contact resistance in organic transistors |