JP2005044936A

JP2005044936A - Thin film transistor, method of manufacturing the same electro-optical device, and electronic apparatus

Info

Publication number: JP2005044936A
Application number: JP2003201893A
Authority: JP
Inventors: Tomotaka Matsumoto; 友孝松本
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-07-25
Filing date: 2003-07-25
Publication date: 2005-02-17

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a thin film transistor wherein a dopant can be activated at a low temperature by suppressing the occurrence of hillock in an Al interconnection when manufacturing a polycrystalline silicon TFT with the Al interconnection; and also to provide the thin film transistor, an electro-optical device, and an electronic apparatus. <P>SOLUTION: The thin film transistor comprises a semiconductor film 17, a source electrode 23 and a drain electrode 23 which are connected to the semiconductor film 17, and a gate electrode 19 located on the semiconductor film 17 via a gate insulation film 18. The method of manufacturing the thin film transistor includes processes of forming the semiconductor film 17, the gate insulation film 18, and the gate electrode 19; injecting the dopant into the semiconductor film 17; and activating the dopant in the semiconductor film 17. The process of activating the dopant is conducted by heat treatment in a moisture-contained atmosphere. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置等の電気光学装置を構成するアクティブマトリクス基板においては、スイッチング素子として薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと略記する）が多用されている。このような電気光学装置においては、電子移動度が高い多結晶シリコンをＴＦＴとして用いることにより、高精細な画像表示を可能としている。更に、ＴＦＴ回路配線の微細化、及び基板の大型化に応じてＴＦＴ駆動電力の低電力化を達成するために、ゲート配線やソース配線等のＴＦＴ回路配線の材料として、Ａｌ（アルミニウム）等の低抵抗金属が採用されている。
【０００３】
このような多結晶シリコンＴＦＴの製造工程においては、多結晶シリコンに対して不純物を注入する工程と、不純物を活性化させる工程とを施すことが一般的である。この不純物活性化工程においては、４５０℃程度の高温条件の窒素雰囲気で行われるために、Ａｌ配線が熱の影響を受けて、ヒロックが発生してしまい、多結晶シリコンＴＦＴの歩留まりを低下させるという問題を招いていた。このような問題に対し、Ａｌ配線にＴｉ（チタニウム）等の高融点金属を積層形成する技術が提案されているが、当該技術を用いた場合、高融点金属が覆われていないＡｌ配線の側部におけるヒロックの発生が顕著であり、この部分ではＣＶＤ膜（層間絶縁膜）の密着性が悪い。
そこで、Ａｌ配線の耐熱性を高めるために、陽極酸化処理技術を用いてＡｌ表面を酸化させることによりＡｌの膜質を改質させて、Ａｌの耐熱性を高めて、ヒロックの発生を抑制する方法が提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１０−１８９９８４号公報
【０００５】
【発明が解決しようとする課題】
ところが、特許文献１の技術においては、陽極酸化を施すために全ての配線を陽極酸化用の端子に接続する工程が必要になるという問題があった。また、Ａｌ配線が複数に分岐された状態である場合には、それぞれの配線に電圧を供給する電圧源を端子に接続し、更に陽極酸化後に接続を切るという工程が必要となり、多くの工程が増加するという問題があった。また、陽極酸化膜自体のエッチングが困難であり、多結晶シリコンＴＦＴの歩留まり低下の原因となるという問題があった。
【０００６】
本発明は、上記の課題を解決するためになされたものであって、Ａｌ配線を備えた多結晶シリコンＴＦＴを製造するにあたり、Ａｌ配線におけるヒロック発生を抑制して、不純物の活性化を低温で行うことが可能となる薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の薄膜トランジスタの製造方法は、半導体膜と、当該半導体膜に接続されたソース電極及びドレイン電極と、半導体膜にゲート絶縁膜を介して配置されたゲート電極とを具備する薄膜トランジスタの製造方法において、半導体膜、ゲート絶縁膜、及びゲート電極を形成する工程と、半導体膜に不純物を注入する工程と、半導体膜内の不純物を活性化させる工程とを具備し、不純物を活性化させる工程は水分を含む雰囲気下で熱処理を行うことを特徴とする。
ここで、水分を含む雰囲気下で熱処理を施すとは、ウエットアニール装置を用いたウエットアニール処理を意味する。具体的には、チャンバ内に半導体膜が形成された基板を配置し、高温高圧状態の水をチャンバ内に供給することで、半導体膜内における不純物の活性化が行われる。
本発明によれば、水分を含む雰囲気下で熱処理を施すことにより、低温処理が可能となり、当該低温の熱処理による半導体膜内における不純物の活性化を施すことができる。従って、Ａｌ等の材料からなるゲート電極に対してダメージを与えることがなく、ヒロック等の欠陥の発生を抑制することができる。更に、従来技術と比較して、高温の熱処理による不純物の活性化を行う必要がなく、更に、Ａｌ配線の耐熱性を得るための陽極酸化処理を施す必要がなく、また、陽極酸化膜自体のエッチングを施す必要もない。即ち、工程の簡略化を達成することができ、多結晶シリコンＴＦＴの歩留まり向上を達成し、薄膜トランジスタの製造コストの低減を実現できる。
また、高圧の水雰囲気で熱処理を施すことで、水分の作用によって薄膜トランジスタを構成する各膜の膜質を変化させ、薄膜トランジスタの信頼性を向上させることが可能となる。例えば、水雰囲気で熱処理により、シリコン酸化膜等の絶縁膜に水分が浸入し、不安定な結合状態のシリコン酸化膜の弱い結合が切れると共にその箇所に−ＯＨ基が埋まる。これによってシリコン酸化膜の膜質の改善や、欠陥の補償を施すことができる。
【０００８】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、不純物を活性化させる工程の前に、半導体膜の上方に層間絶縁膜を形成することを特徴とする。
ここで、上記の高温高圧状態の水は、常温常圧の状態と比較して高い腐食性を有しているので、半導体膜やゲート電極等が露呈した状態で水雰囲気の熱処理を施すことで、半導体膜の腐食やゲート電極におけるヒロックの発生を招いてしまう。
本発明によれば、半導体膜の上方に層間絶縁膜が形成されるので、当該層間絶縁膜によって半導体膜やゲート電極等が保護され、半導体膜への腐食やゲート電極におけるヒロックの発生を防止できる。
【０００９】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、ソース電極上に層間絶縁膜を形成する工程と、当該層間絶縁膜の形成後に熱処理を施す工程とを更に具備し、層間絶縁膜の形成後に施す熱処理の温度は、水分を含む雰囲気下での熱処理の温度よりも低いことを特徴とする。
本発明によれば、上述の水雰囲気における熱処理後において、ソース電極上に層間絶縁膜を形成して、熱処理を施すことにより、半導体膜内の不純物を更に活性化させることが可能となり、即ち、不純物の活性化を補完することができる。
また、上述の水雰囲気における熱処理よりも低い温度の熱処理を施すので、Ａｌ等の材料からなるゲート電極、ソース電極、ドレイン電極に対してダメージを与えることがなく、ヒロック等の欠陥の発生を抑制することができる。
【００１０】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、ゲート電極を形成する工程よりも後に施される全ての工程の処理温度は、４００℃以下であることを特徴とする。
ここで、Ａｌ金属においては、４００℃を超えると、ヒロックが顕著に発生するという性質を有している。
本発明によれば、ゲート電極を形成する工程よりも後に施される全ての工程の処理温度が４００℃以下であるので、ヒロックの発生を防止することが可能となる。
【００１１】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、ゲート電極を形成する工程は、Ａｌ系金属層単層又はＡｌ系金属層と、当該Ａｌ系金属よりも高い融点を有する高融点金属層とを積層形成することを特徴とする。
本発明によれば、Ａｌ系金属層を形成することにより、ゲート電極及びゲート配線、ソース電極及びソース配線の低抵抗化を実現できるので、ＴＦＴ回路配線が微細化された場合でも、基板面積が大型化された場合でも、ＴＦＴ駆動電力の低電力化を達成することができる。
また、Ａｌ系金属層に高融点金属層を積層形成することにより、当該高融点金属は、キャップ層及びバリア層として機能させることが可能となる。例えば、高融点金属層をＡｌ系金属層の上層に積層形成した場合には、製造プロセスの熱処理工程、例えば、ＣＶＤ（化学的気相成長）工程等に起因するＡｌ系金属層のヒロックの発生を防止できる。更に、高融点金属層をＡｌ系金属層の下層に積層形成した場合には、高融点金属層の下地膜材料とＡｌ系金属層との相互活性化を防止できる。
【００１２】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、Ａｌ系金属層は高純度のＡｌ金属又はＡｌ合金からなることを特徴とする。
本発明によれば、先に記載した製造方法と同様の効果を奏する。
また、Ａｌ合金の例としては、Ｃｕ、Ｓｉ、Ｎｄ、Ｙのうちのいずれかの不純物を含有する合金であることが好ましい。例えば、Ａｌ金属にＮｄを添加したＡｌＮｄ合金を採用した場合には、キャップ層やバリア層を形成する必要がなく、ヒロックの発生を抑制し、下地膜材料との相互活性化を抑制するという効果が得られる。また、Ａｌ金属にＣｕを添加したＡｌＣｕ合金を採用した場合には、好適な低抵抗化を施すことができる。
【００１３】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、高融点金属層は、高純度の高融点金属又は高融点金属の化合物であることを特徴とする。
本発明によれば、先に記載した製造方法と同様の効果を奏する。
ここで、高融点金属層の材料としては、Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｃｒのいずれかを含有することが好ましい。
【００１４】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、高融点金属はＴｉであることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
本発明によれば、高融点金属としてＴｉを採用することにより、ＡｌとＴｉとが合金化しやすい性質を有しているので、ドライエッチング等のパターニングを施した場合に、ＡｌがＴｉに取り囲まれながらエッチングされる。即ち、Ａｌ単独で存在させるよりもＴｉを介在させることでＡｌのエッチングを良好に行うことが可能となり、Ａｌのエッチング残りを低減できる。
【００１５】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、高融点金属の化合物はＴｉＮであることを特徴とする。
本発明によれば、上記に記載した良好なエッチング性が得られるという効果を奏すると共に、ＴｉＮ膜と接触する他の材料との密着性を向上させることができる。例えば、ＴｉＮ膜上に層間絶縁膜として窒化物（ＳｉＮ等）や酸窒化物（ＳｉＯＮ等）が形成された場合には、ＴｉＮに対する窒化物や酸窒化物の密着性を向上させることができる。
【００１６】
また、本発明の薄膜トランジスタは、半導体膜と、当該半導体膜に接続されたソース電極及びドレイン電極と、半導体膜にゲート絶縁膜を介して配置されたゲート電極とを具備する薄膜トランジスタにおいて、半導体膜には不純物が注入されていると共に、当該不純物が水分を含む雰囲気下の熱処理により活性化されていることを特徴とする。
本発明によれば、水分を含む雰囲気下における熱処理が施されているので、半導体膜内の不純物が活性化、活性化された薄膜トランジスタとなる。また、低温の熱処理が施されているので、Ａｌ等の材料からなるゲート電極においてヒロック等の欠陥が抑制された薄膜トランジスタとなる。更に、従来技術と比較して、高温の熱処理による不純物の活性化が不要になると共に、Ａｌ配線の耐熱性を得るための陽極酸化処理を施す必要もなく、また、陽極酸化膜自体のエッチングを施す必要もない。即ち、工程の簡略化を達成された薄膜トランジスタとなり、当該薄膜トランジスタの歩留まり向上を達成し、更に、低コストの薄膜トランジスタとなる。
また、高圧の水雰囲気で熱処理が施されるので、水分の作用によって薄膜トランジスタを構成する各膜の膜質を変化させ、信頼性が向上された薄膜トランジスタとなる。例えば、水雰囲気で熱処理により、シリコン酸化膜等の絶縁膜に水分が浸入し、不安定な結合状態のシリコン酸化膜の弱い結合が切れると共にその箇所に−ＯＨ基が埋まる。これによってシリコン酸化膜の膜質の改善や、欠陥の補償を施すことができる。
【００１７】
また、本発明の電気光学装置は、半導体膜と、当該半導体膜に接続されたソース電極及びドレイン電極と、半導体膜にゲート絶縁膜を介して配置されたゲート電極とを具備する薄膜トランジスタを有する電気光学装置において、半導体膜には不純物が注入されていると共に、当該不純物が水分を含む雰囲気下の熱処理により活性化されていることを特徴とする。
本発明によれば、先に記載したトランジスタを有する電気光学装置となるので、同様の効果を奏すると共に、電気光学装置の高性能化、及び低コスト化を達成できる。
【００１８】
また、本発明の電子機器は、先に記載の電気光学装置を備えることを特徴とする。
このような電子機器としては、例えば、携帯電話機、移動体情報端末、時計、ワープロ、パソコンなどの情報処理装置などを例示することができる。このように電子機器の表示部に、本発明の電気光学装置を採用することによって、製造コストが低減された電子機器を提供することが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器について、図１〜図１２を参照して説明する。
【００２０】
（ウエットアニール装置）
まず、図１を参照して、ウエットアニールを行う装置について説明する。
当該ウエットアニール装置は、本発明の特徴点となる半導体膜内の不純物を活性化させる工程で用いられる装置である。
また、本実施形態のウエットアニール処理とは、本発明の熱処理に相当するものである。
図１に示すようにウエットアニール装置は、図１（ａ）に示すホットプレート型構造と、図１（ｂ）に示すホットウォール型構造とに大きく大別できる。次に、それぞれの構造について説明する。
【００２１】
図１（ａ）に示すように、ホットプレート型ウエットアニール装置２００は、温度調整可能なホットプレート２０１と、被処理物である基板２０２と、水の入った容器２０４と、基板２０２と容器２０４とを所定の空間内に密閉する石英容器２０３とによって構成されている。
【００２２】
次に、当該ウエットアニール装置２００の動作について簡単に説明する。
まず、ホットプレート２０１に設けられている加熱装置（不図示）が動作することにより、ホットプレート２０１の温度が４００℃以下に設定される。この状態で、ホットプレート２０１上に、多結晶シリコン膜、ゲート絶縁膜、ゲート電極等が形成された基板２０２を配置し、基板２０２と水の入った容器２０４を石英容器２０３で覆った状態で保持する。これにより、容器２０４内の水が気化し、石英容器２０３内は水分を含む雰囲気となる。この時、基板２０２はホットプレート２０１に接しているためホットプレート２０１の温度により４００℃程度に保たれている。
【００２３】
この方法でウエットアニールを施すことにより、多結晶シリコン膜内に注入されている不純物が活性化させることができる。更に、基板２０２の温度が４００℃以下に保持されるので、Ａｌ金属からなるゲート電極におけるヒロックの発生が抑制される。また、シリコン酸化膜からなる層間絶縁膜に水分（Ｈ_２Ｏ）が侵入していき、不安定な結合を持つシリコン酸化膜の弱い結合が切れて、同時にその箇所が−ＯＨ基で埋められることになり、シリコン酸化膜の膜質を改善することができる。
【００２４】
図１（ｂ）に示すように、ホットウォール型ウエットアニール装置３００は、石英反応室３０１と、当該石英反応室３０１の中央部付近の石英ポート３０２と、所定温度で石英反応室３０１内を加熱する炉ヒータ３０５と、所定流量のガスを石英反応室３０１内に供給するガス導入装置３０６と、石英反応室３０１内の圧力を所定値に制御する排気装置３０７とによって構成されている。更に、石英ポート３０２には、案内溝３０４が設けられており、この案内溝３０４に被処理物である基板３０３を水平に設置するようになっている。なお、図１（ｂ）では基板３０３は水平に配置されているが、これに限らず垂直或いは傾斜状態で設置することも可能となっている。また、排気装置３０７の構成として、ポンプ採用した場合には、石英反応室３０１内のガスの置換を素早く行うことが可能となる。
【００２５】
次に、当該ウエットアニール装置３００の動作について簡単に説明する。
まず、炉ヒータ３０５によって、石英反応室３０１内を所定の温度に昇温させる。本実施形態では、石英反応室３０１内の温度を４００℃以下に設定する。更に、ガス導入装置３０６は、石英反応室３０１内に所定流量の窒素を導入し、石英反応室３０１内の大気を取り除く。石英反応室３０１が所定の温度となった後、窒素ガスを続けて導入しながら、基板３０３を石英反応室３０１に挿入する。基板３０３を挿入後、基板３０３が所定の温度になるまで保持する。その後、ガス導入装置３０６を介して石英反応室３０１に導入されるガスを窒素から水蒸気に切り替える。水蒸気は、水のバブリングによって発生させてもよいし、水素と酸素の燃焼によって発生させてもよい。いずれの場合であっても、ガス導入装置３０６から石英反応室３０１に導入される水蒸気は水の分圧が０．５ＭＰａ程度の雰囲気であることが好ましい。石英反応室３０１に導入されるガスは、排気装置３０７から排気され、石英反応室３０１内は所定の圧力、例えば大気圧に保持される。このようにして基板３０３は、所定の時間、例えば１時間〜３時間保持され、ウエットアニールされる。ウエットアニール終了後、ガス導入装置３０６を介して石英反応室３０１に導入されるガスを水蒸気から酸素あるいは窒素等に切り替えて、石英反応室３０１内の水蒸気を排気装置３０７から排気することにより、石英反応室３０１内の結露を抑える。その後、基板３０３を石英反応室３０１から取り出す。
【００２６】
上記のウエットアニール装置３００を用いた場合は、ホットプレートを用いた場合に比べて、水蒸気の流量のコントロールが容易であり、基板３０３の温度を均一にすることができ、しかも石英反応室内を４００℃以下に保つことが可能となるため、より好適にゲート電極におけるヒロックの発生を抑制し、シリコン酸化膜の膜質を改善することが可能となる。
【００２７】
（薄膜トランジスタの製造方法）
次に、図２〜図５を参照して、薄膜トランジスタの製造方法について説明する。この製造方法により形成される薄膜トランジスタは、多結晶シリコンＴＦＴのスイッチング素子に相当するものである。
当該薄膜トランジスタの製造方法においては、上記のホットウォール型ウエットアニール装置３００を用いることにより、本発明の特徴であるウエットアニール（熱処理）を施すことにより、不純物の活性化を施している。
なお、図２〜図５においては、図１のホットウォール型ウエットアニール装置３００と同一の構成についての説明を簡略化している。
【００２８】
まず、図２（ａ）に示すように、ガラス基板１４としてＯＡ−２（商品名、日本電気ガラス社製）、あるいは７０５９（商品名、コーニング社製）等を準備し、ガラス基板１４上の全面に、電子サイクロトロン共鳴（ＥｌｅｃｔｒｏｎＣｙｃｌｏｔｒｏｎＲｅｓｏｎａｎｃｅ、以下、ＥＣＲと記す）によるＰＥＣＶＤ法、あるいはＴＥＯＳ−ＰＥＣＶＤ法を用いて、膜厚１００〜５００ｎｍ程度の下地絶縁膜１５（ＳｉＯ_２膜）を形成する。
ここで、ガラス基板１４は、先に記載したウエットアニール装置に載置される基板２０２、３０３に相当するものである。
【００２９】
次に、図２（ｂ）に示すように、下地ＳｉＯ_２膜１５上の全面に、ジシラン（Ｓｉ_２Ｈ_６）を原料とした温度４５０℃のＬＰＣＶＤ法、あるいはモノシラン（ＳｉＨ_４）を原料とした温度３２０℃のＰＥＣＶＤ法を用いて、膜厚５０ｎｍ程度のアモルファスシリコン層１６を形成する。
次に、アモルファスシリコン層１６上からレーザーアニールを施す。この際には、ＸｅＣｌ、ＫｒＦ等のエキシマレーザーを用い、エネルギー密度を２００〜３００ｍＪ／ｃｍ^２程度とする。
【００３０】
このレーザーアニールによって、図２（ｃ）に示すようにアモルファスシリコン層１６が結晶化され、本発明の半導体膜に相当する多結晶シリコン層１７が形成される。その後、更に温度３００℃のＨ_２アニールを行う。
【００３１】
次に、図２（ｄ）に示すように、多結晶シリコン層１７のパターニングを行った後、図２（ｅ）に示すように、ＥＣＲ−ＰＥＣＶＤ法、あるいはＴＥＯＳ−ＰＥＣＶＤ法を用いて、多結晶シリコン層１７を覆う膜厚１２０ｎｍ程度のゲート絶縁膜１８（ＳｉＯ_２膜）を形成する。
【００３２】
次に、スパッタ法によりチタニウム（Ｔｉ）膜、アルミニウム（Ａｌ）膜、窒化チタニウム（ＴｉＮ）膜を順次全面に堆積させて、図３（ｆ）に示すように、これをパターニングすることにより、Ｔｉ膜１９ａ、Ａｌ膜１９ｂ、及びＴｉＮ膜１９ｃからなるゲート電極１９を形成する。ここで、Ｔｉ膜１９ａ及びＴｉＮ膜１９ｃは、それぞれ本発明の高融点金属及び高融点金属の窒素化合物に相当するものである。また、本実施形態のＡｌ膜１９ｂは、高純度Ａｌの単金属材料である。また、Ｔｉ膜１９ａ、Ａｌ膜１９ｂ、及びＴｉＮ膜１９ｃの各膜厚は、それぞれ１００ｎｍ、４００ｎｍ及び５０ｎｍであることが好ましい。
【００３３】
次に、図３（ｇ）に示すように、このゲート電極１９をマスクとしてＰＨ_３／Ｈ_２を用いたイオンドーピング（不純物注入）を行うことによってＮｃｈ側の薄膜トランジスタのソース、ドレイン領域２０、２０を形成し、ついで、Ｂ_２Ｈ_６／Ｈ_２を用いたイオンドーピングを行うことによってＰｃｈ側の薄膜トランジスタのソース、ドレイン領域（図示せず）を形成する。この際、ソース、ドレイン領域２０、２０の間の領域がチャネル領域となる。また、いずれのイオンドーピングについても、ドーズ量は例えば７×１０^１５ａｔｏｍｓ／ｃｍ^２程度とする。ついで、３００℃、２時間のＨ_２アニールを行う。
【００３４】
次に、図３（ｈ）に示すように、ＴＥＯＳ−ＰＥＣＶＤ法により膜厚５００〜１０００ｎｍ程度、好ましくは８００ｎｍの層間絶縁膜２１（ＳｉＯ_２膜）を形成する。
この層間絶縁膜２１は、後の工程で水雰囲気の熱処理を施す際のゲート電極１９及び多結晶シリコン層１７の保護膜となる。
【００３５】
次に、図３（ｉ）に示すように、上述のホットウォール型ウエットアニール装置３００を用いて、ウエットアニール処理を施すことにより、多結晶シリコン層１７におけるソース、ドレイン領域２０、２０の不純物の活性化を施す。即ち、石英反応室３０１内にガラス基板１４を配置させた状態で、炉ヒータ３０５が所定の温度に石英反応室３０１内を４００℃以下の好適な温度に昇温させ、ガス導入装置３０６が石英反応室３０１内に水蒸気を供給し、排気装置３０７が石英反応室３０１内を所定圧力に保持しつつ水蒸気を排気する。
このようなウエットアニール処理を施すことにより、従来よりも低温でソース、ドレイン領域２０、２０の不純物が活性化される。更に、Ａｌ膜１９ｂを具備するゲート電極１０に対して、熱負荷のダメージを与えることがないので、ヒロックの発生が抑制される。
【００３６】
また、ウエットアニール処理における水蒸気は、石英反応室３０１内で高温高圧状態となっており、常温常圧における水の状態と比較して高い腐食性を有している。そのため、多結晶シリコン層１７やゲート電極１９が露呈した状態では、水蒸気が接触することにより多結晶シリコン層１７の腐食やゲート電極１９におけるヒロックの発生を招いてしまうが、ウエットアニール処理に先立って、層間絶縁膜２１が形成されるので、当該層間絶縁膜２１が多結晶シリコン層１７やゲート電極１９を保護し、多結晶シリコン層１７への腐食やゲート電極１９におけるヒロックの発生が抑制される。
【００３７】
また、ウエットアニール処理を施すことにより、シリコン酸化膜からなる層間絶縁膜２１の膜質の改善や、欠陥の補償が施される。ここで、図５を参照して、シリコン酸化膜の膜質改善について詳述する。
図５（ａ）に示すように、シリコン（Ｓｉ）原子と酸素（Ｏ）原子の結合に弱い個所１１がある場合には、このような不安定な結合を持つシリコン酸化膜では電気的特性の変動が生じてしまうが、ウエットアニール処理を施すことにより、図５（ｂ）に示すようにシリコン酸化膜中に水分（Ｈ_２Ｏ）が浸入していき、一旦、弱い結合１１が切れると同時にその個所が−ＯＨ基で埋まる。その後、図５（ｃ）に示すように、再度、水分が脱離するとともにシリコン原子と酸素原子の強い結合１２ができる。このように、ウエットアニール処理を経ることによってシリコン酸化膜中の結合が安定化するため、電気的特性の変動が著しく小さくなる。
【００３８】
次に、図４（ｊ）に戻り、薄膜トランジスタの製造方法について引き続き説明する。
上述のウエットアニール処理を施した後に、図４（ｊ）に示すように、層間絶縁膜２１を貫通して多結晶シリコン層上のソース、ドレイン領域２０、２０に通じるコンタクトホール２２、２２を開口する。当該コンタクトホール２２、２２の形成方法は、ドライエッチング法が用いられる。
更に、コンタクトホール２２、２２を埋設し、且つ、層間絶縁膜２１の表面を被覆するように、Ｔｉ膜、Ａｌ−Ｃｕ（アルミニウム銅合金）膜、ＴｉＮ膜を順次全面に堆積させる。更に、これをパターニングすることにより、Ｔｉ膜２３ａ、Ａｌ−Ｃｕ膜２３ｂ、及びＴｉＮ膜２３ｃからなるソース・ドレイン電極２３、２３を形成する。当該ソース・ドレイン電極２３、２３は、ソース、ドレイン領域２０、２０に電圧を印加するための電極である。また、Ｔｉ膜２３ａ、Ａｌ−Ｃｕ膜２３ｂ、及びＴｉＮ膜２３ｃの各膜厚は、それぞれ１００ｎｍ、４００ｎｍ及び５０ｎｍであることが好ましい。
ここで、Ａｌ−Ｃｕ膜２３ｂに代わり、ゲート電極１９と同様に高純度のＡｌの単金属材料を用いて形成した場合には、ゲート電極１９、ソース・ドレイン電極２３、２３を同一の積層構造にすることで、同一の製造工程、製造ラインで形成することが可能となり、工程管理を容易にすることが可能となる。
【００３９】
次に、図４（ｋ）に示すように、ソース・ドレイン電極２３、２３及び層間絶縁膜２１を被覆するように、ＳｉＮ膜２４を膜厚２００ｎｍで形成する。
更に、窒素雰囲気において、上述のウエットアニール処理よりも低い温度、例えば３００℃で、６０分間の熱処理を施す。これにより、多結晶シリコン層１７内の不純物が更に活性化され、即ち、不純物の活性化が補完される。また、ウエットアニール処理よりも低い温度の熱処理であるので、Ａｌ膜１９ｂ及びＡｌ−Ｃｕ膜２３ｂにおけるヒロックの発生が抑制される。
【００４０】
上述したように、本実施形態の薄膜トランジスタの製造方法においては、ウエットアニール処理を採用しているので、低温の熱処理が可能となり、これによって多結晶シリコン層１７内における不純物の活性化を施すことができる。従って、Ａｌ膜１９ｂを具備するゲート電極１９に対してダメージを与えることがなく、ヒロックの発生を抑制することができる。更に、従来技術と比較して、高温の熱処理による不純物の活性化を行う必要がなく、更に、Ａｌ配線の耐熱性を得るための陽極酸化処理を施す必要がなく、また、陽極酸化膜自体のエッチングを施す必要もない。即ち、工程の簡略化を達成することができ、多結晶シリコンＴＦＴの歩留まり向上を達成し、薄膜トランジスタの製造コストの低減を実現できる。
【００４１】
また、高圧の水雰囲気を用いてウエットアニール処理を施すことで、水分の作用によって薄膜トランジスタを構成する各膜の膜質を変化させ、薄膜トランジスタの信頼性を向上させることが可能となる。例えば、層間絶縁膜２１はじめとするシリコン酸化膜の膜質を改善することができる。即ち、酸化膜をウエットアニール処理することによって、酸化膜中の弱い結合が加水分解によって分解され、また脱水して再結合することを繰り返すことにより、酸化膜を安定化することができる。その結果、シリコン酸化膜からなる層間絶縁膜２１や下地絶縁膜１５等の絶縁膜の膜質をも安定化することができ、薄膜トランジスタの電気的特性の変動を低減し、信頼性を向上させることができる。
【００４２】
また、ウエットアニール処理を施す前に、多結晶シリコン層１７の上方に層間絶縁膜２１を形成しているので、多結晶シリコン層１７やゲート電極１９に対して、ウエットアニール処理における腐食性を有する水蒸気が直接的に接触することなく、多結晶シリコン層１７やゲート電極１９を保護するので、多結晶シリコン層１７の腐食やゲート電極１９におけるヒロックの発生を防止することができる。
【００４３】
また、ウエットアニール処理後において、層間絶縁膜２４を形成し低温の熱処理を施すことにより、多結晶シリコン層１７内の不純物を更に活性化させることが可能となり、即ち、不純物の活性化を補完することができる。
また、上述の水雰囲気における熱処理よりも低い温度の熱処理を施すので、Ａｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂを有するゲート電極、ソース電極、ドレイン電極に対してダメージを与えることがなく、ヒロック等の欠陥の発生を抑制することができる。
【００４４】
また、ゲート電極１９を形成した後の工程における処理温度は、処理温度が４００℃以下となっているので、Ａｌ金属におけるヒロックの発生を防止することが可能となる。
【００４５】
また、ゲート電極１９及びソース・ドレイン電極２３、２３においては、低抵抗金属からなるＡｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂを具備しているので、ＴＦＴ回路配線が微細化された場合でも、基板面積が大型化された場合でも、ＴＦＴ駆動電力の低電力化を達成することができる。
【００４６】
また、Ａｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂに対して、高融点金属のＴｉ膜１９ａ、２３ａと、ＴｉＮ膜１９ｃ、２３ｃとが積層形成されているので、これら高融点金属は、所謂キャップ層及びバリア層として機能させることが可能となる。即ち、ＣＶＤ（化学的気相成長）工程等の熱処理工程に起因するＡｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂにおけるヒロックの発生を防止できる。更に、Ａｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂと下地膜材料との相互活性化を防止できる。
【００４７】
また、ゲート電極１９及びソース・ドレイン電極２３、２３として、Ａｌと合金化しやすい性質を有するＴｉを採用しているので、ドライエッチング等のパターニングを施した場合に、ＡｌがＴｉに取り囲まれながらエッチングされる。即ち、Ａｌ単独で存在させるよりもＴｉを介在させることでＡｌのエッチングを良好に行うことが可能となり、Ａｌのエッチング残りを低減できる。
【００４８】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では、薄膜トランジスタの形態としてトップゲート型薄膜トランジスタの例を挙げたが、ゲート電極が下側、シリコン薄膜が上側に位置するボトムゲート型薄膜トランジスタに本発明を適用することもできる。また、シリコン薄膜としては、多結晶シリコンに限らず、アモルファスシリコンを用いてもよい。そして、上記実施形態で用いた各種膜の膜厚、各工程の製造条件等の具体的な数値に関しては、適宜設計変更が可能である。
【００４９】
また、上記実施形態においては、ゲート絶縁膜を介してソース、ドレイン領域およびチャネル領域に対向するゲート電極を形成した後にウエットアニール処理を行うこととしたが、これに加えて、下地ＳｉＯ_２膜形成後、ゲートＳｉＯ_２膜形成後、層間絶縁膜形成後等にウエットアニール処理を追加してもよい。これらのシリコン酸化膜形成直後にウエットアニール処理を行う場合、水分が短時間でシリコン酸化膜中に浸入するため、例えば数分以上というようにアニール時間をより短縮しても同様の効果を得ることができる。
【００５０】
また、本実施形態においては、ゲート電極１９のＡｌ膜１９ｂは、高純度Ａｌ材料により形成しているが、Ａｌ合金材料により形成してもよい。Ａｌ合金としては、ソース・ドレイン電極２３、２３のようにＡｌ−Ｃｕ合金を採用することにより、低抵抗化を達成することができる。
また、Ａｌ金属にＮｄを添加したＡｌＮｄ合金を採用した場合には、高融点金属からなるキャップ層やバリア層を形成する必要がなく、ヒロックの発生を抑制し、下地膜材料との相互活性化を抑制するという効果が得られる。
【００５１】
また、本実施形態においては、高融点金属層の材料としてＴｉを採用しているが、当該Ｔｉに代えて、Ｗ、Ｔａ、Ｍｏ、Ｃｒのいずれかの金属を採用してもよい。
【００５２】
（電気光学装置）
（液晶表示装置）
次に、上述の製造方法を用いて形成された薄膜トランジスタを具備するアクティブマトリクス基板と、当該アクティブマトリクス基板を具備する液晶表示装置（電気光学装置）について説明する。
図６は、シリコン薄膜による相補型薄膜トランジスタ構造のソース線ドライバ回路８１２及びゲート線ドライバー回路８２１と画素マトリクス８２２とが同一の透明基板上に形成されたアクティブマトリクス基板８１１の構成を示した図である。
【００５３】
ソース線ドライバー回路８１２は、シフトレジスタ８１３、薄膜トランジスタよりなるサンプルホールド回路８１７、８１８、８１９、及びビデオ信号バス８１４、８１５、８１６を含み、ゲート線ドライバー回路８２１はシフトレジスタ８２０及び必要に応じてバッファー８２３を含んでいる。また、画素マトリクス８２２は、前記ソース線ドライバー回路８１２に接続される複数のソース線８２６、８２７、８２８、ゲート線ドライバー回路８２１に接続される複数のゲート線８２４、８２５及びソース線とゲート線に接続された画素８３３、８３３を含んでいる。当該画素はＴＦＴ８２９及び液晶セル８３０を含み、該液晶セル８３０は画素電極と対向電極８３１と液晶よりなる。尚、前記シフトレジスタ８１３及び８２０はソース線及びゲート線を順次選択する機能を有する他の回路、例えばカウンター及びデコーダで代用しても差し支えない。ソース線ドライバー回路の入力端子８３４、８３５、８３６には、それぞれクロック信号ＣＬＸ、スタート信号ＤＸ、ビデオ信号Ｖ_１、Ｖ_２、Ｖ_３が入力され、ゲート線ドライバー回路の入力端子８３７、８３８には、それぞれクロック信号ＣＬＹ、スタート信号ＤＹが入力される。
【００５４】
更に、上述のアクティブマトリクス基板を用いて製造された液晶表示装置（電気光学装置）の例について説明する。
液晶表示装置（液晶表示パネル）は、例えば、図７に示すように、バックライト９００、偏光板９２２、アクティブマトリクス基板９２３と、アクティブマトリクス基板上のドライバー回路部９２３１と、液晶９２４と、対向基板（カラーフィルタ基板）９２５、偏光板９２６とからなる。
このような構成の液晶表示装置においては、先に記載した薄膜トランジスタを備えるので、同様の効果を奏すると共に、電気光学装置の高性能化、及び低コスト化を達成できる。
【００５５】
（有機エレクトロルミネッセンス装置）
次に、上述のアクティブマトリクス基板を用いた有機エレクトロルミネッセンス装置（以下有機ＥＬ装置と称す。）について説明する。
図８は、上記の多層配線基板の製造方法により一部の構成要素が製造された有機ＥＬ装置の側断面図であり、まずこの有機ＥＬ装置の概略構成を説明する。
図８に示すようにこの有機ＥＬ装置３０１は、基板３１１、回路素子部３２１、画素電極３３１、バンク部３４１、発光素子３５１、陰極３６１（対向電極）、および封止基板３７１から構成された有機ＥＬ素子３０２に、フレキシブル基板（図示略）の配線および駆動ＩＣ（図示略）を接続したものである。回路素子部３２１は基板３１１上に形成され、複数の画素電極３３１が回路素子部３２１上に整列している。そして、各画素電極３３１間にはバンク部３４１が格子状に形成されており、バンク部３４１により生じた凹部開口３４４に、発光素子３５１が形成されている。陰極３６１は、バンク部３４１および発光素子３５１の上部全面に形成され、陰極３６１の上には封止用基板３７１が積層されている。
回路素子部３２１は、ボトムゲート型構造のＴＦＴ３２１ａと、第１層間絶縁膜３２１ｂと、第２層間絶縁膜３２１ｃとを備えた構成となっている。当該ＴＦＴ３２１ａにおいては、先に記載した薄膜トランジスタが採用されている。
発光素子３５１は、液体吐出法により形成される部位であり、また、上記平坦化された第１層間絶縁膜３２１ｂ及び第２層間絶縁膜３２１の上部に形成されるものである。
このような有機ＥＬ装置３０１は、液体吐出法を用いて形成された発光素子３５１を備える所謂高分子型有機ＥＬ装置である。
【００５６】
有機ＥＬ素子を含む有機ＥＬ装置３０１の製造プロセスは、バンク部３４１を形成するバンク部形成工程と、発光素子３５１を適切に形成するためのプラズマ処理工程と、発光素子３５１を形成する発光素子形成工程と、陰極３６１を形成する対向電極形成工程と、封止用基板３７１を陰極３６１上に積層して封止する封止工程とを備えている。
【００５７】
発光素子形成工程は、凹部開口３４４、すなわち画素電極３３１上に正孔注入層３５２および発光層３５３を形成することにより発光素子３５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層３５２を形成するための第１組成物（液状体）を各画素電極３３１上に吐出する第１吐出工程と、吐出された第１組成物を乾燥させて正孔注入層３５２を形成する第１乾燥工程とを有し、発光層形成工程は、発光層３５３を形成するための第２組成物（液状体）を正孔注入層３５２の上に吐出する第２吐出工程と、吐出された第２組成物を乾燥させて発光層３５３を形成する第２乾燥工程とを有している。
【００５８】
このように構成された有機ＥＬ装置においては、先に記載の薄膜トランジスタを備えているので、先に記載の同様の効果を奏する。
なお、上記の有機ＥＬ装置は、高分子型に限らずに低分子型であってもよい。
【００５９】
（電子機器）
次に、上述の液晶表示装置（液晶表示パネル）を用いて構成される電子機器は、図９に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。
表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号等の表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【００６０】
このような構成の電子機器の具体例として、図１０に示す液晶プロジェクタ、図１１に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）、及びエンジニアリング・ワークステーション（ＥＷＳ）、図１２に示すページャ、或いは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【００６１】
図１０に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。
図１０において、プロジェクタ１１００では、白色光源のランプユニット１１０２から射出された投写光がライトガイド１１０４の内部で、複数のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂに導かれる。そして、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、レッドＲおよびブルーＢの光が９０°曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ１１１４を通してスクリーンなどにカラー画像が投写される。
【００６２】
図１１に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示パネルからなる液晶表示画面１２０６とを有する。
図１２に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示基板１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１，第２のシールド板１３１０，１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６及びフィルムキャリアテープ１３１８は、液晶表示基板１３０４と回路基板１３０８とを接続するものである。
ここで、液晶表示基板１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図９に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示基板１３０４に搭載されない回路は、液晶表示基板の外付け回路とされ、図１０の場合には回路基板１３０８に搭載できる。
図１２はページャの構成を示すものであるから、液晶表示基板１３０４以外に回路基板１３０８が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板１３０４である。あるいは、液晶表示基板１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。更に、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示基板１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。これらに代えて、図１３に示すように、液晶表示基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【００６３】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、プラズマディスプレー装置や、図８に示した有機ＥＬ装置にも適用可能である。
【図面の簡単な説明】
【図１】本発明の実施形態におけるウエットアニール装置を示す側断面図。
【図２】本発明の実施形態における薄膜トランジスタの製造方法の工程図。
【図３】本発明の実施形態における薄膜トランジスタの製造方法の工程図。
【図４】本発明の実施形態における薄膜トランジスタの製造方法の工程図。
【図５】本発明の実施形態における膜質改善のメカニズムを示す図。
【図６】本発明の実施形態におけるアクティブマトリクス基板の構成図。
【図７】本発明の実施形態における液晶表示装置の構成図。
【図８】本発明の実施形態における有機ＥＬ装置の概略構成図。
【図９】本発明の実施形態における液晶表示装置を備える電子機器を示す図。
【図１０】本発明の実施形態における電子機器の液晶プロジェクタの構成図。
【図１１】本発明の実施形態における電子機器のコンピュータを示す図。
【図１２】本発明の実施形態における電子機器のページャを示す図。
【図１３】本発明の実施形態における電子機器に実装したＴＣＰを示す図。
【符号の説明】
１７…多結晶シリコン層（半導体膜）
１８…ゲート絶縁膜
１９…ゲート電極
１９ｂ…Ａｌ膜（Ａｌ系金属層）
１９ａ、２３ａ…Ｔｉ膜（高融点金属層）
１９ｃ、２３ｃ…ＴｉＮ膜（高融点金属層）
２１…層間絶縁膜
２３…ソース電極、ドレイン電極
２３ｂ…Ａｌ−Ｃｕ膜（Ａｌ系金属層）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a thin film transistor, a thin film transistor, an electro-optical device, and an electronic apparatus.
[0002]
[Prior art]
Conventionally, in an active matrix substrate constituting an electro-optical device such as a liquid crystal display device, a thin film transistor (hereinafter abbreviated as TFT) is frequently used as a switching element. In such an electro-optical device, high-definition image display is enabled by using polycrystalline silicon having a high electron mobility as a TFT. Furthermore, in order to achieve a reduction in TFT driving power in accordance with the miniaturization of TFT circuit wiring and the increase in size of the substrate, the material of TFT circuit wiring such as gate wiring and source wiring is made of Al (aluminum) or the like. Low resistance metal is used.
[0003]
In the manufacturing process of such a polycrystalline silicon TFT, it is common to perform a process of injecting impurities into the polycrystalline silicon and a process of activating the impurities. Since this impurity activation process is performed in a nitrogen atmosphere under a high temperature condition of about 450 ° C., the Al wiring is affected by heat and hillocks are generated, thereby reducing the yield of the polycrystalline silicon TFT. Had a problem. In order to solve such a problem, a technique for stacking and forming a refractory metal such as Ti (titanium) on the Al wiring has been proposed, but when this technique is used, the side of the Al wiring that is not covered with the refractory metal. The occurrence of hillocks in the area is remarkable, and the adhesion of the CVD film (interlayer insulating film) is poor in this area.
Therefore, in order to increase the heat resistance of the Al wiring, a method for improving the Al film quality by oxidizing the Al surface by using an anodizing technique to increase the Al heat resistance and suppress the generation of hillocks. Has been proposed (see, for example, Patent Document 1).
[0004]
[Patent Document 1]
JP-A-10-189984
[0005]
[Problems to be solved by the invention]
However, the technique of Patent Document 1 has a problem that a step of connecting all the wirings to the terminals for anodization is required in order to perform anodization. In addition, when the Al wiring is in a branched state, it is necessary to connect a voltage source for supplying a voltage to each wiring to the terminal, and further disconnect the connection after anodizing. There was a problem of increasing. In addition, it is difficult to etch the anodic oxide film itself, which causes a decrease in the yield of the polycrystalline silicon TFT.
[0006]
The present invention has been made to solve the above-described problems. In manufacturing a polycrystalline silicon TFT having an Al wiring, the generation of hillocks in the Al wiring is suppressed, and the activation of impurities is performed at a low temperature. It is an object to provide a thin film transistor manufacturing method, a thin film transistor, an electro-optical device, and an electronic device that can be performed.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a method of manufacturing a thin film transistor according to the present invention includes a semiconductor film, a source electrode and a drain electrode connected to the semiconductor film, and a gate electrode disposed on the semiconductor film via a gate insulating film. And a step of forming a semiconductor film, a gate insulating film, and a gate electrode, a step of injecting impurities into the semiconductor film, and a step of activating the impurities in the semiconductor film. The step of activating the impurities is characterized in that heat treatment is performed in an atmosphere containing moisture.
Here, performing heat treatment in an atmosphere containing moisture means wet annealing using a wet annealing apparatus. Specifically, a substrate on which a semiconductor film is formed is placed in the chamber, and high-temperature and high-pressure water is supplied into the chamber to activate impurities in the semiconductor film.
According to the present invention, low-temperature processing is possible by performing heat treatment in an atmosphere containing moisture, and impurities in the semiconductor film can be activated by the low-temperature heat treatment. Therefore, the generation of defects such as hillocks can be suppressed without damaging the gate electrode made of a material such as Al. Furthermore, it is not necessary to activate the impurities by high-temperature heat treatment as compared with the prior art, and further, it is not necessary to perform anodizing treatment for obtaining the heat resistance of the Al wiring. There is no need to etch. That is, the process can be simplified, the yield of the polycrystalline silicon TFT can be improved, and the manufacturing cost of the thin film transistor can be reduced.
Further, by performing heat treatment in a high-pressure water atmosphere, the film quality of each film included in the thin film transistor can be changed by the action of moisture, and the reliability of the thin film transistor can be improved. For example, by heat treatment in a water atmosphere, moisture penetrates into an insulating film such as a silicon oxide film, and a weak bond of an unstable bonded silicon oxide film is broken, and an —OH group is buried in that portion. As a result, the quality of the silicon oxide film can be improved and defects can be compensated.
[0008]
The thin film transistor manufacturing method of the present invention is the above-described thin film transistor manufacturing method, wherein an interlayer insulating film is formed above the semiconductor film before the step of activating the impurities.
Here, the water in the high temperature and high pressure state is highly corrosive compared to the normal temperature and normal pressure state, so by performing a heat treatment in a water atmosphere with the semiconductor film and the gate electrode exposed. In addition, corrosion of the semiconductor film and generation of hillocks in the gate electrode are caused.
According to the present invention, since the interlayer insulating film is formed above the semiconductor film, the interlayer insulating film protects the semiconductor film, the gate electrode, and the like, and can prevent corrosion to the semiconductor film and generation of hillocks in the gate electrode. .
[0009]
The thin film transistor manufacturing method of the present invention is the above-described thin film transistor manufacturing method, further comprising a step of forming an interlayer insulating film on the source electrode and a step of performing a heat treatment after the formation of the interlayer insulating film. The temperature of the heat treatment performed after the formation of the interlayer insulating film is lower than the temperature of the heat treatment in an atmosphere containing moisture.
According to the present invention, it is possible to further activate the impurities in the semiconductor film by forming the interlayer insulating film on the source electrode and performing the heat treatment after the heat treatment in the water atmosphere, that is, Impurity activation can be supplemented.
In addition, since heat treatment is performed at a lower temperature than the heat treatment in the water atmosphere described above, the generation of defects such as hillocks is suppressed without damaging the gate electrode, source electrode, and drain electrode made of a material such as Al. can do.
[0010]
The thin film transistor manufacturing method of the present invention is the above-described thin film transistor manufacturing method, wherein the processing temperature of all steps performed after the step of forming the gate electrode is 400 ° C. or lower. And
Here, Al metal has a property that hillocks are remarkably generated when the temperature exceeds 400 ° C.
According to the present invention, since the processing temperature of all the steps performed after the step of forming the gate electrode is 400 ° C. or less, generation of hillocks can be prevented.
[0011]
In addition, the thin film transistor manufacturing method of the present invention is the thin film transistor manufacturing method described above, and the step of forming the gate electrode is higher than the Al-based metal layer or the Al-based metal layer and the Al-based metal. A refractory metal layer having a melting point is laminated and formed.
According to the present invention, since the resistance of the gate electrode and the gate wiring, the source electrode and the source wiring can be reduced by forming the Al-based metal layer, the substrate area can be reduced even when the TFT circuit wiring is miniaturized. Even when the size is increased, the TFT drive power can be reduced.
In addition, by forming a refractory metal layer on the Al-based metal layer, the refractory metal can function as a cap layer and a barrier layer. For example, when a refractory metal layer is formed on an upper layer of an Al-based metal layer, generation of hillocks in the Al-based metal layer caused by a heat treatment step of the manufacturing process, for example, a CVD (chemical vapor deposition) step Can be prevented. Further, when the refractory metal layer is formed under the Al-based metal layer, mutual activation of the base film material of the refractory metal layer and the Al-based metal layer can be prevented.
[0012]
The thin film transistor manufacturing method of the present invention is the thin film transistor manufacturing method described above, wherein the Al-based metal layer is made of high-purity Al metal or Al alloy.
According to this invention, there exists an effect similar to the manufacturing method described previously.
Moreover, as an example of Al alloy, it is preferable that it is an alloy containing the impurity in any one of Cu, Si, Nd, and Y. For example, when an AlNd alloy in which Nd is added to Al metal is used, there is no need to form a cap layer or a barrier layer, and the effect of suppressing the generation of hillocks and suppressing the mutual activation with the base film material. Is obtained. In addition, when an AlCu alloy in which Cu is added to Al metal is employed, suitable resistance reduction can be performed.
[0013]
The thin film transistor manufacturing method of the present invention is the thin film transistor manufacturing method described above, wherein the refractory metal layer is a high-purity refractory metal or a compound of a refractory metal.
According to this invention, there exists an effect similar to the manufacturing method described previously.
Here, the material for the refractory metal layer preferably contains any of Ti, W, Ta, Mo, and Cr.
[0014]
Moreover, the manufacturing method of the thin-film transistor of this invention is a manufacturing method of the thin-film transistor as described above, The refractory metal is Ti, The manufacturing method of the thin-film transistor of Claim 6 characterized by the above-mentioned.
According to the present invention, by adopting Ti as a refractory metal, Al and Ti have a property of being easily alloyed. Therefore, when patterning such as dry etching is performed, Al is surrounded by Ti. While being etched. That is, it is possible to perform the etching of Al satisfactorily by interposing Ti rather than the presence of Al alone, and the remaining etching of Al can be reduced.
[0015]
The thin film transistor production method of the present invention is the thin film transistor production method described above, wherein the refractory metal compound is TiN.
According to the present invention, it is possible to improve the adhesiveness with other materials that are in contact with the TiN film, while achieving the effect that the above-described good etching properties can be obtained. For example, when a nitride (SiN or the like) or an oxynitride (SiON or the like) is formed as an interlayer insulating film on the TiN film, the adhesion of the nitride or oxynitride to TiN can be improved.
[0016]
The thin film transistor of the present invention includes a semiconductor film, a thin film transistor including a source electrode and a drain electrode connected to the semiconductor film, and a gate electrode disposed on the semiconductor film with a gate insulating film interposed therebetween. Is characterized in that an impurity is implanted and the impurity is activated by heat treatment in an atmosphere containing moisture.
According to the present invention, since the heat treatment is performed in an atmosphere containing moisture, the thin film transistor in which impurities in the semiconductor film are activated and activated. In addition, since the low-temperature heat treatment is performed, the thin film transistor in which defects such as hillocks are suppressed in the gate electrode made of a material such as Al. Furthermore, as compared with the prior art, activation of impurities by high-temperature heat treatment becomes unnecessary, and it is not necessary to perform anodizing treatment for obtaining heat resistance of the Al wiring, and etching of the anodized film itself is performed. There is no need to apply. That is, the thin film transistor can be simplified, the yield of the thin film transistor can be improved, and the low-cost thin film transistor can be obtained.
In addition, since heat treatment is performed in a high-pressure water atmosphere, the film quality of each film constituting the thin film transistor is changed by the action of moisture, so that a thin film transistor with improved reliability is obtained. For example, by heat treatment in a water atmosphere, moisture penetrates into an insulating film such as a silicon oxide film, and a weak bond of an unstable bonded silicon oxide film is broken, and an —OH group is buried in that portion. As a result, the quality of the silicon oxide film can be improved and defects can be compensated.
[0017]
In addition, the electro-optical device according to the present invention includes an electric transistor having a thin film transistor including a semiconductor film, a source electrode and a drain electrode connected to the semiconductor film, and a gate electrode disposed on the semiconductor film with a gate insulating film interposed therebetween. In the optical device, an impurity is implanted into the semiconductor film, and the impurity is activated by heat treatment in an atmosphere containing moisture.
According to the present invention, since the electro-optical device having the above-described transistor is obtained, the same effect can be achieved, and higher performance and lower cost of the electro-optical device can be achieved.
[0018]
According to another aspect of the invention, there is provided an electronic apparatus including the above-described electro-optical device.
Examples of such electronic devices include information processing devices such as mobile phones, mobile information terminals, watches, word processors, and personal computers. Thus, by employing the electro-optical device of the present invention for the display unit of an electronic device, it is possible to provide an electronic device with reduced manufacturing costs.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a method for manufacturing a thin film transistor, a thin film transistor, an electro-optical device, and an electronic apparatus according to the present invention will be described with reference to FIGS.
[0020]
(Wet annealing equipment)
First, an apparatus for performing wet annealing will be described with reference to FIG.
The wet annealing apparatus is an apparatus used in a process of activating impurities in a semiconductor film, which is a feature of the present invention.
Further, the wet annealing process of the present embodiment corresponds to the heat treatment of the present invention.
As shown in FIG. 1, the wet annealing apparatus can be roughly divided into a hot plate type structure shown in FIG. 1 (a) and a hot wall type structure shown in FIG. 1 (b). Next, each structure will be described.
[0021]
As shown in FIG. 1A, a hot plate type wet annealing apparatus 200 includes a temperature-adjustable hot plate 201, a substrate 202 that is an object to be processed, a container 204 containing water, a substrate 202, and a container 204. And a quartz container 203 that hermetically seals in a predetermined space.
[0022]
Next, the operation of the wet annealing apparatus 200 will be briefly described.
First, the temperature of the hot plate 201 is set to 400 ° C. or lower by operating a heating device (not shown) provided in the hot plate 201. In this state, a substrate 202 on which a polycrystalline silicon film, a gate insulating film, a gate electrode and the like are formed is placed on a hot plate 201, and a container 204 containing water and the substrate 202 is covered with a quartz container 203. Hold. Thereby, the water in the container 204 is vaporized, and the quartz container 203 has an atmosphere containing moisture. At this time, since the substrate 202 is in contact with the hot plate 201, it is kept at about 400 ° C. by the temperature of the hot plate 201.
[0023]
By performing wet annealing by this method, impurities implanted in the polycrystalline silicon film can be activated. Furthermore, since the temperature of the substrate 202 is maintained at 400 ° C. or lower, generation of hillocks in the gate electrode made of Al metal is suppressed. Further, moisture (H ₂ O) invades, the weak bond of the silicon oxide film having an unstable bond is broken, and at the same time, the portion is filled with —OH groups, so that the film quality of the silicon oxide film can be improved.
[0024]
As shown in FIG. 1B, the hot wall type wet annealing apparatus 300 heats the quartz reaction chamber 301, the quartz port 302 near the center of the quartz reaction chamber 301, and the inside of the quartz reaction chamber 301 at a predetermined temperature. A furnace heater 305 for supplying the gas, a gas introduction device 306 for supplying a predetermined flow rate of gas into the quartz reaction chamber 301, and an exhaust device 307 for controlling the pressure in the quartz reaction chamber 301 to a predetermined value. Further, the quartz port 302 is provided with a guide groove 304, and a substrate 303 as an object to be processed is horizontally installed in the guide groove 304. In FIG. 1B, the substrate 303 is disposed horizontally, but the present invention is not limited to this, and the substrate 303 can be disposed in a vertical or inclined state. Further, when a pump is used as the configuration of the exhaust device 307, the gas in the quartz reaction chamber 301 can be quickly replaced.
[0025]
Next, the operation of the wet annealing apparatus 300 will be briefly described.
First, the temperature inside the quartz reaction chamber 301 is raised to a predetermined temperature by the furnace heater 305. In this embodiment, the temperature in the quartz reaction chamber 301 is set to 400 ° C. or lower. Further, the gas introducing device 306 introduces a predetermined flow rate of nitrogen into the quartz reaction chamber 301 and removes the atmosphere in the quartz reaction chamber 301. After the quartz reaction chamber 301 reaches a predetermined temperature, the substrate 303 is inserted into the quartz reaction chamber 301 while continuously introducing nitrogen gas. After the substrate 303 is inserted, the substrate 303 is held until a predetermined temperature is reached. Thereafter, the gas introduced into the quartz reaction chamber 301 via the gas introduction device 306 is switched from nitrogen to water vapor. The water vapor may be generated by bubbling water or may be generated by combustion of hydrogen and oxygen. In any case, it is preferable that the water vapor introduced from the gas introduction device 306 into the quartz reaction chamber 301 is an atmosphere having a partial pressure of water of about 0.5 MPa. The gas introduced into the quartz reaction chamber 301 is exhausted from the exhaust device 307, and the inside of the quartz reaction chamber 301 is maintained at a predetermined pressure, for example, atmospheric pressure. In this way, the substrate 303 is held for a predetermined time, for example, 1 hour to 3 hours, and wet-annealed. After the wet annealing is completed, the gas introduced into the quartz reaction chamber 301 through the gas introduction device 306 is switched from water vapor to oxygen or nitrogen, and the water vapor in the quartz reaction chamber 301 is exhausted from the exhaust device 307, thereby producing quartz. Condensation in the reaction chamber 301 is suppressed. Thereafter, the substrate 303 is taken out from the quartz reaction chamber 301.
[0026]
When the above-described wet annealing apparatus 300 is used, it is easier to control the flow rate of water vapor than when a hot plate is used, the temperature of the substrate 303 can be made uniform, and 400 in the quartz reaction chamber. Since it becomes possible to keep the temperature at or below ° C., generation of hillocks in the gate electrode can be suppressed more suitably, and the film quality of the silicon oxide film can be improved.
[0027]
(Thin Film Transistor Manufacturing Method)
Next, a method for manufacturing a thin film transistor will be described with reference to FIGS. The thin film transistor formed by this manufacturing method corresponds to a switching element of a polycrystalline silicon TFT.
In the method for manufacturing the thin film transistor, the hot wall type wet annealing apparatus 300 is used to activate the impurities by performing wet annealing (heat treatment) which is a feature of the present invention.
2 to 5, the description of the same configuration as the hot wall type wet annealing apparatus 300 of FIG. 1 is simplified.
[0028]
First, as shown in FIG. 2A, OA-2 (trade name, manufactured by Nippon Electric Glass) or 7059 (trade name, manufactured by Corning) or the like is prepared as the glass substrate 14. A base insulating film 15 (SiO2) having a film thickness of about 100 to 500 nm is formed on the entire surface by PECVD method or TEOS-PECVD method using electron cyclotron resonance (hereinafter referred to as ECR). ₂ Film).
Here, the glass substrate 14 corresponds to the substrates 202 and 303 placed on the wet annealing apparatus described above.
[0029]
Next, as shown in FIG. ₂ On the entire surface of the film 15, disilane (Si ₂ H ₆ LPCVD with a temperature of 450 ° C., or monosilane (SiH) ₄ The amorphous silicon layer 16 having a film thickness of about 50 nm is formed using a PECVD method at a temperature of 320 ° C. using as a raw material.
Next, laser annealing is performed on the amorphous silicon layer 16. In this case, an excimer laser such as XeCl or KrF is used, and the energy density is 200 to 300 mJ / cm. ² To the extent.
[0030]
By this laser annealing, the amorphous silicon layer 16 is crystallized as shown in FIG. 2C, and a polycrystalline silicon layer 17 corresponding to the semiconductor film of the present invention is formed. After that, H at a temperature of 300 ° C ₂ Annealing is performed.
[0031]
Next, as shown in FIG. 2D, after the polycrystalline silicon layer 17 is patterned, as shown in FIG. 2E, an ECR-PECVD method or a TEOS-PECVD method is used. A gate insulating film 18 (SiO2) having a thickness of about 120 nm covering the crystalline silicon layer 17 ₂ Film).
[0032]
Next, a titanium (Ti) film, an aluminum (Al) film, and a titanium nitride (TiN) film are sequentially deposited on the entire surface by sputtering, and this is patterned as shown in FIG. A gate electrode 19 composed of a film 19a, an Al film 19b, and a TiN film 19c is formed. Here, the Ti film 19a and the TiN film 19c correspond to the refractory metal and the refractory metal nitrogen compound of the present invention, respectively. Further, the Al film 19b of the present embodiment is a single metal material of high purity Al. The thicknesses of the Ti film 19a, Al film 19b, and TiN film 19c are preferably 100 nm, 400 nm, and 50 nm, respectively.
[0033]
Next, as shown in FIG. 3G, the gate electrode 19 is used as a mask to generate PH. ₃ / H ₂ The source and drain regions 20 and 20 of the Nch-side thin film transistor are formed by performing ion doping (impurity implantation) using B, and then B ₂ H ₆ / H ₂ The source and drain regions (not shown) of the thin film transistor on the Pch side are formed by performing ion doping using. At this time, a region between the source and drain regions 20 and 20 becomes a channel region. In any ion doping, the dose amount is, for example, 7 × 10. ¹⁵ atoms / cm ² To the extent. Then, 300 ° C, 2 hours of H ₂ Annealing is performed.
[0034]
Next, as shown in FIG. 3 (h), an interlayer insulating film 21 (SiO 2 having a thickness of about 500 to 1000 nm, preferably 800 nm, is formed by TEOS-PECVD. ₂ Film).
The interlayer insulating film 21 serves as a protective film for the gate electrode 19 and the polycrystalline silicon layer 17 when heat treatment in a water atmosphere is performed in a later step.
[0035]
Next, as shown in FIG. 3I, the wet annealing process is performed using the above-described hot wall type wet annealing apparatus 300, so that impurities in the source and drain regions 20 and 20 in the polycrystalline silicon layer 17 are reduced. Apply activation. That is, with the glass substrate 14 placed in the quartz reaction chamber 301, the furnace heater 305 raises the temperature in the quartz reaction chamber 301 to a predetermined temperature of 400 ° C. or lower to a predetermined temperature, and the gas introduction device 306 is moved to the quartz reaction chamber 301. Water vapor is supplied into the reaction chamber 301, and the exhaust device 307 exhausts the water vapor while maintaining the quartz reaction chamber 301 at a predetermined pressure.
By performing such wet annealing treatment, the impurities in the source and drain regions 20 and 20 are activated at a lower temperature than in the prior art. Further, since the gate electrode 10 having the Al film 19b is not damaged by thermal load, generation of hillocks is suppressed.
[0036]
In addition, the water vapor in the wet annealing process is in a high temperature and high pressure state in the quartz reaction chamber 301 and has a higher corrosiveness than the water state at normal temperature and pressure. Therefore, in the state where the polycrystalline silicon layer 17 and the gate electrode 19 are exposed, contact with water vapor causes corrosion of the polycrystalline silicon layer 17 and generation of hillocks in the gate electrode 19, but prior to the wet annealing process. Since the interlayer insulating film 21 is formed, the interlayer insulating film 21 protects the polycrystalline silicon layer 17 and the gate electrode 19, and corrosion of the polycrystalline silicon layer 17 and generation of hillocks in the gate electrode 19 are suppressed. .
[0037]
Further, by performing the wet annealing process, the film quality of the interlayer insulating film 21 made of a silicon oxide film is improved and defects are compensated. Here, referring to FIG. 5, the improvement in the quality of the silicon oxide film will be described in detail.
As shown in FIG. 5A, when there is a portion 11 that is weak in the bond between silicon (Si) atoms and oxygen (O) atoms, the silicon oxide film having such an unstable bond has electrical characteristics. Although fluctuations occur, by performing wet annealing, moisture (H in the silicon oxide film as shown in FIG. 5B) is obtained. ₂ O) penetrates, and once the weak bond 11 is broken, the portion is filled with —OH groups. Thereafter, as shown in FIG. 5C, moisture is desorbed again and a strong bond 12 of silicon atoms and oxygen atoms is formed. As described above, since the bonding in the silicon oxide film is stabilized through the wet annealing process, the fluctuation of the electrical characteristics is remarkably reduced.
[0038]
Next, returning to FIG. 4J, the method for manufacturing the thin film transistor will be described.
After performing the above-described wet annealing treatment, contact holes 22 and 22 are formed through the interlayer insulating film 21 and leading to the source and drain regions 20 and 20 on the polycrystalline silicon layer, as shown in FIG. To do. A dry etching method is used as a method of forming the contact holes 22 and 22.
Further, a Ti film, an Al—Cu (aluminum copper alloy) film, and a TiN film are sequentially deposited on the entire surface so as to fill the contact holes 22 and 22 and cover the surface of the interlayer insulating film 21. Further, by patterning this, source / drain electrodes 23 and 23 composed of a Ti film 23a, an Al—Cu film 23b, and a TiN film 23c are formed. The source / drain electrodes 23, 23 are electrodes for applying a voltage to the source / drain regions 20, 20. The film thicknesses of the Ti film 23a, the Al—Cu film 23b, and the TiN film 23c are preferably 100 nm, 400 nm, and 50 nm, respectively.
Here, instead of the Al—Cu film 23 b, when the gate electrode 19 is formed using a single metal material of high purity like the gate electrode 19, the gate electrode 19 and the source / drain electrodes 23, 23 have the same stacked structure. By making it, it becomes possible to form in the same manufacturing process and manufacturing line, and it becomes possible to make process management easy.
[0039]
Next, as shown in FIG. 4K, a SiN film 24 is formed to a thickness of 200 nm so as to cover the source / drain electrodes 23 and 23 and the interlayer insulating film 21.
Further, heat treatment is performed in a nitrogen atmosphere at a temperature lower than the above-described wet annealing treatment, for example, 300 ° C. for 60 minutes. Thereby, the impurity in the polycrystalline silicon layer 17 is further activated, that is, the activation of the impurity is complemented. Further, since the heat treatment is performed at a temperature lower than that of the wet annealing treatment, generation of hillocks in the Al film 19b and the Al—Cu film 23b is suppressed.
[0040]
As described above, since the wet annealing process is employed in the thin film transistor manufacturing method of the present embodiment, it is possible to perform a low-temperature heat treatment, thereby enabling the activation of impurities in the polycrystalline silicon layer 17. it can. Accordingly, the generation of hillocks can be suppressed without damaging the gate electrode 19 having the Al film 19b. Furthermore, it is not necessary to activate the impurities by high-temperature heat treatment as compared with the prior art, and further, it is not necessary to perform anodizing treatment for obtaining the heat resistance of the Al wiring. There is no need to etch. That is, the process can be simplified, the yield of the polycrystalline silicon TFT can be improved, and the manufacturing cost of the thin film transistor can be reduced.
[0041]
In addition, by performing wet annealing using a high-pressure water atmosphere, the film quality of each film constituting the thin film transistor can be changed by the action of moisture, and the reliability of the thin film transistor can be improved. For example, the film quality of the silicon oxide film including the interlayer insulating film 21 can be improved. That is, when the oxide film is wet-annealed, weak bonds in the oxide film are decomposed by hydrolysis, and the oxide film can be stabilized by repeating dehydration and recombination. As a result, it is possible to stabilize the film quality of the insulating film such as the interlayer insulating film 21 and the base insulating film 15 made of a silicon oxide film, to reduce the variation in the electrical characteristics of the thin film transistor, and to improve the reliability. it can.
[0042]
In addition, since the interlayer insulating film 21 is formed above the polycrystalline silicon layer 17 before the wet annealing process, the polycrystalline silicon layer 17 and the gate electrode 19 are corrosive in the wet annealing process. Since the polycrystalline silicon layer 17 and the gate electrode 19 are protected without direct contact with water vapor, corrosion of the polycrystalline silicon layer 17 and generation of hillocks in the gate electrode 19 can be prevented.
[0043]
Further, after the wet annealing process, the interlayer insulating film 24 is formed and subjected to a low-temperature heat treatment, so that the impurities in the polycrystalline silicon layer 17 can be further activated, that is, the activation of the impurities is complemented. be able to.
In addition, since heat treatment at a temperature lower than that in the above-described water atmosphere is performed, the gate electrode, the source electrode, and the drain electrode having the Al film 19b and the Al—Cu film 23b are not damaged, and hillocks and the like can be obtained. The occurrence of defects can be suppressed.
[0044]
In addition, since the processing temperature in the process after forming the gate electrode 19 is 400 ° C. or less, generation of hillocks in the Al metal can be prevented.
[0045]
Further, since the gate electrode 19 and the source / drain electrodes 23 and 23 include the Al film 19b and the Al—Cu film 23b made of a low-resistance metal, the substrate area can be reduced even when the TFT circuit wiring is miniaturized. Even when the size of the TFT is increased, the TFT driving power can be reduced.
[0046]
Further, since the refractory metal Ti films 19a and 23a and the TiN films 19c and 23c are laminated on the Al film 19b and the Al-Cu film 23b, these refractory metals are formed by a so-called cap layer and It becomes possible to function as a barrier layer. That is, generation of hillocks in the Al film 19b and the Al—Cu film 23b due to a heat treatment process such as a CVD (chemical vapor deposition) process can be prevented. Furthermore, mutual activation of the Al film 19b, the Al—Cu film 23b, and the base film material can be prevented.
[0047]
Further, since Ti having the property of being easily alloyed with Al is adopted as the gate electrode 19 and the source / drain electrodes 23 and 23, when patterning such as dry etching is performed, the etching is performed while Al is surrounded by Ti. Is done. That is, it is possible to perform the etching of Al satisfactorily by interposing Ti rather than the presence of Al alone, and the remaining etching of Al can be reduced.
[0048]
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, in the above embodiment, an example of a top gate type thin film transistor is given as an example of a thin film transistor. However, the present invention can also be applied to a bottom gate type thin film transistor in which a gate electrode is located on the lower side and a silicon thin film is located on the upper side. The silicon thin film is not limited to polycrystalline silicon, and amorphous silicon may be used. And about the specific numerical values, such as the film thickness of the various films | membranes used in the said embodiment, the manufacturing conditions of each process, a design change is possible suitably.
[0049]
In the above embodiment, the wet annealing process is performed after forming the gate electrode facing the source, drain region, and channel region via the gate insulating film. ₂ After film formation, gate SiO ₂ A wet annealing process may be added after the film formation, after the formation of the interlayer insulating film, or the like. When wet annealing is performed immediately after the formation of these silicon oxide films, moisture enters the silicon oxide film in a short time, so that the same effect can be obtained even if the annealing time is shortened, for example, several minutes or more. Can do.
[0050]
In this embodiment, the Al film 19b of the gate electrode 19 is formed of a high-purity Al material, but may be formed of an Al alloy material. As the Al alloy, by using an Al—Cu alloy like the source / drain electrodes 23 and 23, the resistance can be reduced.
In addition, when an AlNd alloy in which Nd is added to Al metal is used, there is no need to form a cap layer or a barrier layer made of a refractory metal, and the generation of hillocks is suppressed and mutual activation with the underlying film material is achieved. The effect of suppressing is obtained.
[0051]
In this embodiment, Ti is used as the material of the refractory metal layer, but any of W, Ta, Mo, and Cr may be used instead of Ti.
[0052]
(Electro-optical device)
(Liquid crystal display device)
Next, an active matrix substrate including a thin film transistor formed using the above-described manufacturing method and a liquid crystal display device (electro-optical device) including the active matrix substrate will be described.
FIG. 6 is a diagram showing a configuration of an active matrix substrate 811 in which a source line driver circuit 812 and a gate line driver circuit 821 having a complementary thin film transistor structure using a silicon thin film and a pixel matrix 822 are formed on the same transparent substrate. .
[0053]
The source line driver circuit 812 includes a shift register 813, sample hold circuits 817, 818, 819 made of thin film transistors, and video signal buses 814, 815, 816. The gate line driver circuit 821 includes a shift register 820 and a buffer as necessary. 823. The pixel matrix 822 includes a plurality of source lines 826, 827, and 828 connected to the source line driver circuit 812, a plurality of gate lines 824 and 825 connected to the gate line driver circuit 821, and source lines and gate lines. The connected pixels 833 and 833 are included. The pixel includes a TFT 829 and a liquid crystal cell 830. The liquid crystal cell 830 includes a pixel electrode, a counter electrode 831, and a liquid crystal. The shift registers 813 and 820 may be replaced by other circuits having a function of sequentially selecting source lines and gate lines, for example, counters and decoders. A clock signal CLX, a start signal DX, and a video signal V are respectively input to input terminals 834, 835, and 836 of the source line driver circuit. ₁ , V ₂ , V ₃ And the clock signal CLY and the start signal DY are input to the input terminals 837 and 838 of the gate line driver circuit, respectively.
[0054]
Further, an example of a liquid crystal display device (electro-optical device) manufactured using the above active matrix substrate will be described.
For example, as shown in FIG. 7, the liquid crystal display device (liquid crystal display panel) includes a backlight 900, a polarizing plate 922, an active matrix substrate 923, a driver circuit portion 9231 on the active matrix substrate, a liquid crystal 924, and a counter substrate. (Color filter substrate) 925 and polarizing plate 926.
Since the liquid crystal display device having such a configuration includes the above-described thin film transistor, the same effect can be achieved, and high performance and low cost of the electro-optical device can be achieved.
[0055]
(Organic electroluminescence device)
Next, an organic electroluminescence device (hereinafter referred to as an organic EL device) using the above active matrix substrate will be described.
FIG. 8 is a side sectional view of an organic EL device in which some components are manufactured by the above-described method for manufacturing a multilayer wiring board. First, a schematic configuration of the organic EL device will be described.
As shown in FIG. 8, the organic EL device 301 includes an organic substrate composed of a substrate 311, a circuit element portion 321, a pixel electrode 331, a bank portion 341, a light emitting element 351, a cathode 361 (counter electrode), and a sealing substrate 371. A wiring of a flexible substrate (not shown) and a driving IC (not shown) are connected to the EL element 302. The circuit element portion 321 is formed on the substrate 311, and a plurality of pixel electrodes 331 are aligned on the circuit element portion 321. Bank portions 341 are formed in a lattice shape between the pixel electrodes 331, and light emitting elements 351 are formed in the recess openings 344 generated by the bank portions 341. The cathode 361 is formed on the entire upper surface of the bank portion 341 and the light emitting element 351, and a sealing substrate 371 is laminated on the cathode 361.
The circuit element portion 321 includes a bottom gate type TFT 321a, a first interlayer insulating film 321b, and a second interlayer insulating film 321c. In the TFT 321a, the above-described thin film transistor is employed.
The light emitting element 351 is a part formed by a liquid discharge method, and is formed on the flattened first interlayer insulating film 321b and the second interlayer insulating film 321.
Such an organic EL device 301 is a so-called polymer organic EL device including a light emitting element 351 formed using a liquid discharge method.
[0056]
The manufacturing process of the organic EL device 301 including the organic EL element includes a bank part forming step for forming the bank part 341, a plasma processing step for appropriately forming the light emitting element 351, and a light emitting element formation for forming the light emitting element 351. A process, a counter electrode forming process for forming the cathode 361, and a sealing process for stacking and sealing the sealing substrate 371 on the cathode 361.
[0057]
The light emitting element forming step is to form the light emitting element 351 by forming the hole injection layer 352 and the light emitting layer 353 on the concave opening 344, that is, the pixel electrode 331. The hole injection layer forming step and the light emitting layer forming step It is equipped with. The hole injection layer forming step includes a first discharge step of discharging a first composition (liquid material) for forming the hole injection layer 352 onto each pixel electrode 331, and the discharged first composition. And the first drying step of forming the hole injection layer 352, and the light emitting layer forming step includes supplying the second composition (liquid material) for forming the light emitting layer 353 to the hole injection layer 352. It has the 2nd discharge process discharged above, and the 2nd drying process which forms the light emitting layer 353 by drying the discharged 2nd composition.
[0058]
Since the organic EL device configured as described above includes the thin film transistor described above, the same effects as described above can be obtained.
The organic EL device is not limited to a high molecular type and may be a low molecular type.
[0059]
(Electronics)
Next, an electronic apparatus configured using the above-described liquid crystal display device (liquid crystal display panel) includes a display information output source 1000, a display information processing circuit 1002, a display driving circuit 1004, a liquid crystal panel, and other display panels shown in FIG. 1006, a clock generation circuit 1008, and a power supply circuit 1010.
The display information output source 1000 includes a memory such as a ROM and a RAM, a tuning circuit that tunes and outputs a television signal, and outputs display information such as a video signal based on a clock from the clock generation circuit 1008. To do. The display information processing circuit 1002 processes display information based on the clock from the clock generation circuit 1008 and outputs it. The display information processing circuit 1002 can include, for example, an amplification / polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit, or a clamp circuit. The display driving circuit 1004 includes a scanning side driving circuit and a data side driving circuit, and drives the liquid crystal panel 1006 to display. The power supply circuit 1010 supplies power to each of the circuits described above.
[0060]
Specific examples of the electronic apparatus having such a configuration include a liquid crystal projector shown in FIG. 10, a personal computer (PC) compatible with multimedia shown in FIG. 11, an engineering work station (EWS), a pager shown in FIG. Examples include a telephone, a word processor, a TV, a viewfinder type or a monitor direct-view type video tape recorder, an electronic notebook, an electronic desk calculator, a car navigation device, a POS terminal, and a device equipped with a touch panel.
[0061]
The liquid crystal projector shown in FIG. 10 is a projection type projector using a transmissive liquid crystal panel as a light valve, and uses, for example, a three-plate prism type optical system.
In FIG. 10, in the projector 1100, the projection light emitted from the lamp unit 1102 of the white light source is divided into three primary colors R, G, and B by a plurality of mirrors 1106 and two dichroic mirrors 1108 inside the light guide 1104. And led to three liquid crystal panels 1110R, 1110G, and 1110B that display images of respective colors. The light modulated by the respective liquid crystal panels 1110R, 1110G, and 1110B is incident on the dichroic prism 1112 from three directions. In the dichroic prism 1112, the red R and blue B lights are bent by 90 °, and the green G light travels straight.
[0062]
A personal computer 1200 illustrated in FIG. 11 includes a main body 1204 provided with a keyboard 1202 and a liquid crystal display screen 1206 including a liquid crystal display panel.
12 includes a liquid crystal display substrate 1304, a light guide 1306 having a backlight 1306a, a circuit substrate 1308, first and second shield plates 1310 and 1312, and two elastic conductive members. It has a body 1314, 1316 and a film carrier tape 1318. Two elastic conductors 1314 and 1316 and a film carrier tape 1318 connect the liquid crystal display substrate 1304 and the circuit substrate 1308.
Here, the liquid crystal display substrate 1304 is obtained by enclosing a liquid crystal between two transparent substrates 1304a and 1304b, thereby forming at least a dot matrix type liquid crystal display panel. A driving circuit 1004 shown in FIG. 9 or a display information processing circuit 1002 can be formed on one transparent substrate. A circuit that is not mounted on the liquid crystal display substrate 1304 is an external circuit of the liquid crystal display substrate, and can be mounted on the circuit substrate 1308 in the case of FIG.
FIG. 12 shows the configuration of the pager, and thus a circuit board 1308 is required in addition to the liquid crystal display board 1304. In the case where a liquid crystal display device is used as a component for electronic equipment, When a display driving circuit or the like is mounted, the minimum unit of the liquid crystal display device is a liquid crystal display substrate 1304. Alternatively, a liquid crystal display substrate 1304 fixed to a metal frame 1302 as a housing can be used as a liquid crystal display device which is a component for electronic equipment. Further, in the case of the backlight type, a liquid crystal display device can be configured by incorporating a liquid crystal display substrate 1304 and a light guide 1306 provided with a backlight 1306a in a metal frame 1302. Instead of these, as shown in FIG. 13, a TCP in which an IC chip 1324 is mounted on a polyimide tape 1322 having a metal conductive film formed on one of two transparent substrates 1304a and 1304b constituting a liquid crystal display substrate 1304. (Tape Carrier Package) 1320 can be connected to be used as a liquid crystal display device which is one component for electronic equipment.
[0063]
In addition, this invention is not limited to the said Example, A various deformation | transformation implementation is possible within the range of the summary of this invention. For example, the present invention is not limited to being applied to driving the above-described various liquid crystal panels, but can also be applied to a plasma display device and the organic EL device shown in FIG.
[Brief description of the drawings]
FIG. 1 is a side sectional view showing a wet annealing apparatus in an embodiment of the present invention.
FIG. 2 is a process chart of a method for manufacturing a thin film transistor in an embodiment of the present invention.
FIG. 3 is a process diagram of a method for manufacturing a thin film transistor in an embodiment of the present invention.
FIG. 4 is a process diagram of a method for manufacturing a thin film transistor in an embodiment of the present invention.
FIG. 5 is a diagram showing a mechanism for improving film quality in an embodiment of the present invention.
FIG. 6 is a configuration diagram of an active matrix substrate in an embodiment of the present invention.
FIG. 7 is a configuration diagram of a liquid crystal display device according to an embodiment of the present invention.
FIG. 8 is a schematic configuration diagram of an organic EL device according to an embodiment of the present invention.
FIG. 9 is a diagram showing an electronic apparatus including a liquid crystal display device according to an embodiment of the present invention.
FIG. 10 is a configuration diagram of a liquid crystal projector of the electronic apparatus according to the embodiment of the invention.
FIG. 11 is a diagram showing a computer of an electronic device in an embodiment of the present invention.
FIG. 12 is a view showing a pager of the electronic device according to the embodiment of the invention.
FIG. 13 is a view showing TCP mounted on an electronic device according to an embodiment of the present invention.
[Explanation of symbols]
17 ... polycrystalline silicon layer (semiconductor film)
18 ... Gate insulating film
19 ... Gate electrode
19b ... Al film (Al-based metal layer)
19a, 23a ... Ti film (refractory metal layer)
19c, 23c ... TiN film (refractory metal layer)
21 ... Interlayer insulating film
23 ... Source electrode, drain electrode
23b ... Al-Cu film (Al-based metal layer)

Claims

In a method for manufacturing a thin film transistor, comprising: a semiconductor film; a source electrode and a drain electrode connected to the semiconductor film; and a gate electrode disposed on the semiconductor film via a gate insulating film.
Forming the semiconductor film, the gate insulating film, and the gate electrode;
Injecting impurities into the semiconductor film;
Activating the impurities in the semiconductor film,
The method for activating the impurity includes performing a heat treatment in an atmosphere containing moisture, and a method for manufacturing a thin film transistor.

2. The method of manufacturing a thin film transistor according to claim 1, wherein an interlayer insulating film is formed above the semiconductor film before the step of activating the impurities.

Forming an interlayer insulating film on the source electrode;
And a step of performing a heat treatment after the formation of the interlayer insulating film,
2. The method for manufacturing a thin film transistor according to claim 1, wherein the temperature of the heat treatment performed after the formation of the interlayer insulating film is lower than the temperature of the heat treatment in the atmosphere containing moisture.

4. The method for manufacturing a thin film transistor according to claim 1, wherein the processing temperature of all the steps performed after the step of forming the gate electrode is 400 ° C. or lower. 5.

The step of forming the gate electrode is characterized in that an Al-based metal layer single layer or an Al-based metal layer and a refractory metal layer having a melting point higher than that of the Al-based metal are stacked. The manufacturing method of the thin-film transistor of description.

6. The method of manufacturing a thin film transistor according to claim 5, wherein the Al-based metal layer is made of high-purity Al metal or Al alloy.

6. The method of manufacturing a thin film transistor according to claim 5, wherein the refractory metal layer is a high-purity refractory metal or a compound of a refractory metal.

8. The method of manufacturing a thin film transistor according to claim 7, wherein the refractory metal is Ti.

8. The method of manufacturing a thin film transistor according to claim 7, wherein the refractory metal compound is TiN.

In a thin film transistor comprising a semiconductor film, a source electrode and a drain electrode connected to the semiconductor film, and a gate electrode disposed on the semiconductor film via a gate insulating film,
A thin film transistor, wherein an impurity is implanted into the semiconductor film and the impurity is activated by heat treatment in an atmosphere containing moisture.

In an electro-optical device having a thin film transistor comprising a semiconductor film, a source electrode and a drain electrode connected to the semiconductor film, and a gate electrode disposed on the semiconductor film via a gate insulating film,
An electro-optical device, wherein an impurity is implanted into the semiconductor film and the impurity is activated by heat treatment in an atmosphere containing moisture.

An electronic apparatus comprising the electro-optical device according to claim 11.