JP3646311B2 - Contact structure of the multilayer wiring, the active matrix substrate and a manufacturing method thereof - Google Patents

Contact structure of the multilayer wiring, the active matrix substrate and a manufacturing method thereof

Info

Publication number
JP3646311B2
JP3646311B2 JP52351697A JP52351697A JP3646311B2 JP 3646311 B2 JP3646311 B2 JP 3646311B2 JP 52351697 A JP52351697 A JP 52351697A JP 52351697 A JP52351697 A JP 52351697A JP 3646311 B2 JP3646311 B2 JP 3646311B2
Authority
JP
Grant status
Grant
Patent type
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP52351697A
Other languages
Japanese (ja)
Inventor
和正 長谷川
Original Assignee
セイコーエプソン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode

Description

〔技術分野〕 〔Technical field〕
本発明は、アルミニウムまたはアルミニウムを含有する合金からなる配線と透明導電膜からなる配線との多層配線のコンタクト構造と、前記コンタクト構造を用いたアクティブマトリクス基板及びその製造方法に関する。 The present invention includes a contact structure of a multilayer wiring to consist of wiring and the transparent conductive film made of an alloy containing aluminum or aluminum wires, an active matrix substrate and a manufacturing method thereof using the contact structure.
〔背景技術〕 Background of the Invention
本発明に関わる従来技術としては、特開平1−255829号、及びジャーナルオブエレクトロケミカルソサイエティー、1991年、第138巻、7号、2070−2075頁に所載の論文がある。 As a conventional art relating to the present invention, JP-A-1-255829, and Journal of Electro Chemical Society, 1991, 138, pp. 7 No., there are papers Shosai pp 2070-2075.
特開平1−255829号においては、アルミニウム上に薄膜珪素層を介してITOを形成した多層配線構造が開示されている。 In Japanese Patent Laid-Open No. 1-255829, a multilayer wiring structure formed of ITO on an aluminum through a thin silicon layer is disclosed.
ジャーナルオブエレクトロケミカルソサイエティー、1991年、第138巻、7号、2070−2075頁に所載の論文においては、アルミニウム上にチタン層を介してITOを形成した多層配線構造が開示されている。 Journal of Electro Chemical Society, 1991, 138, pp. 7 No. In the paper Shosai pp 2070-2075, a multilayer wiring structure formed of ITO over the titanium layer on the aluminum is disclosed.
しかしながら、前記従来技術によるアルミニウムまたはアルミニウムを含有する合金と透明導電膜のコンタクト構造においては、以下に示すような解決されるべき問題がある。 However, the in contact structure of the prior art alloy and a transparent conductive film containing aluminum or aluminum by, there is a problem to be solved as shown below.
特開平1−255829号におけるごとき構成においては、同例中に記載されているごとく、約300℃程度の熱処理において珪素とアルミニウムは反応してシリサイド化する。 In such structure in JP-A-1-255829, as is described in the same example, silicon and aluminum in a heat treatment of about 300 ° C. to silicide react. この処理はITOを成膜した後にその電気抵抗を下げるために必要なものであるが、シリサイド化したアルミニウムがこのときITOから酸素を奪い、酸化が起こり、このため、ITOとアルミニウム間の接触電気抵抗(以下、コンタクト抵抗と記す)が大きくなってしまう。 This process is necessary to lower the electrical resistance after forming the ITO, silicided aluminum deprives oxygen from ITO In this case, oxidation occurs, Therefore, the electrical contact between ITO and aluminum resistance (hereinafter, referred to as contact resistance) is increased.
ジャーナルオブエレクトロケミカルソサイエティー、1991年、第138巻、7号、2070−2075頁に所載の論文においては、アルミニウム上ITO及びアルミニウム上チタン上ITOを400℃で熱処理した後の、アルミニウムとITOのコンタクト抵抗が掲載され、後者の場合にはチタンを1000Å以上の厚みにすればコンタクト抵抗が低い場合もあることが示されている。 Journal of Electro Chemical Society, 1991, 138, pp. 7 No., in Shosai paper pages 2070-2075, after the aluminum on the ITO and aluminum on the titanium on the ITO heat treated at 400 ° C., aluminum and ITO the contact resistance is posted, when the latter has been shown to sometimes lower the contact resistance if the titanium thickness of at least 1000 Å. しかしながら、チタンはアルミニウムと合金化しやすく、さらに前例の珪素よりも酸化しやすい。 However, titanium tends to aluminum alloyed, easily oxidized than further silicon precedent. 従って、この構成で安定に小さなコンタクト抵抗を実現するのは極めて困難である。 Therefore, it is very difficult to realize stable small contact resistance in this configuration.
従って、以上の従来技術を用いた場合のアクティブマトリクス基板は、アルミニウムとITOや酸化錫等による透明導電膜の、コンタクト抵抗が大きかったり不安定であったりするため、その特性が不十分であったり、不安定であったりした。 Accordingly, the foregoing active matrix substrate in the case of using the prior art, aluminum and ITO and the transparent conductive film by tin oxide, to or unstable or large contact resistance, its characteristics or insufficient It was or was unstable.
本発明は上記従来技術の問題点に鑑みてなされたものであり、以下の点を目的とするものである。 The present invention has been made in view of the problems of the prior art, it is an object of the following points.
(1)アルミニウム又はアルミニウム合金とITO等の透明導電膜のコンタクト抵抗を安定に小さいものとしたコンタクト構造を実現すること。 (1) aluminum or the contact resistance of the transparent conductive film such as an aluminum alloy and ITO possible to realize the contact structure as stable small.
(2)上記コンタクト構造を用いた高性能のアクティブマトリクス基板を提供すること。 (2) providing a high-performance active matrix substrate using the above contact structure.
(3)簡略な製造プロセスを用いて上記低コンタクト抵抗のコンタクト構造を有するアクティブマトリクス基板を高歩留まりで実現すること。 (3) to realize an active matrix substrate at a high yield with a contact structure of the low contact resistance with a simple manufacturing process.
〔発明の開示〕 DISCLOSURE OF THE INVENTION
以上の課題を解決するため、本発明は以下の構成要件を具備するものである。 To solve the above problems, the present invention includes the following constituent features.
(1)アルミニウムまたはアルミニウムを含有する合金からなる第1配線と透明導電膜からなる第2配線との多層配線のコンタクト構造において、 (1) in a contact structure of a multilayer wiring and the second wiring comprising a first wiring and the transparent conductive film made of an alloy containing aluminum or aluminum,
前記第1配線と前記第2配線との間にバリア層が形成されてなり、 Barrier layer is formed between the first wiring and the second wiring,
前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲で珪素より高い材料、または該材料同士の化合物、または該材料もしくは化合物を主成分とした化合物からなることを特徴とする。 The barrier layer is characterized by its oxide formation free energy is 300 to 1,000 higher than silicon in the range of ℃ materials or compounds of the material between, or a compound whose main component is the material or compound.
ここで言うところのバリア層とは、金属等の表面の酸化を防止するための層を意味するものである。 The barrier layer as referred to herein, is intended to mean a layer for preventing oxidation of the surface of the metal.
(2)前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲で錫より高い材料、または該材料同士の化合物、または該材料もしくは化合物を主成分とした化合物からなることを特徴とする。 (2) the barrier layer and characterized in that its oxide formation free energy is higher material than tin in the range of 300 to 1000 ° C. or compounds of the material or between compound as a main component material or compound, to.
(3)前記バリア層はモリブデン、亜鉛、マンガン、ニオブ、クロム、ニッケル、銅、タンタル、鉛の中の1種の材料、または以上の材料を2種以上有する化合物、または該材料もしくは化合物を主成分とした化合物からなることを特徴とする。 (3) The barrier layer is primarily molybdenum, zinc, manganese, niobium, chromium, nickel, copper, tantalum, compounds having two or more of one material or more materials in the lead, or the material or compound characterized by comprising the compound as a component.
(4)前記バリア層は、その酸化物生成自由エネルギーが300〜1000℃の範囲で珪素より高い材料1種以上と珪素との化合物、または該化合物を主成分とした化合物からなることを特徴とする。 (4) The barrier layer has a feature that its oxide formation free energy of the compound of the high material 1 or more and silicon than silicon in the range of 300 to 1000 ° C., or a compound whose main component is the compound to.
(5)前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲で錫より高い材料1種以上と珪素との化合物、または該化合物を主成分とした化合物からなることを特徴とする請求項1記載の多層配線のコンタクト構造。 (5) The barrier layer is characterized by comprising a compound thereof oxide formation free energy of the compound of the high material 1 or more and silicon from the tin in the range of 300 to 1000 ° C., or as a main component the compound contact structure of a multilayer wiring according to claim 1, wherein.
(6)前記バリア層はモリブデン、亜鉛、マンガン、ニオブ、クロム、ニッケル、銅、タンタル、鉛のうちの1種以上の材料と珪素との化合物、または該化合物を主成分とした化合物からなることを特徴とする。 (6) The barrier layer is made of molybdenum, zinc, manganese, niobium, chromium, nickel, copper, tantalum, compounds with one or more materials and silicon of the lead, or a compound whose main component is the compound the features.
(7)アルミニウムまたはアルミニウムを含有する合金からなる第1配線と透明導電膜からなる第2配線との多層配線のコンタクト構造において、 (7) in the contact structure of a multilayer wiring and the second wiring comprising a first wiring and the transparent conductive film made of an alloy containing aluminum or aluminum,
前記第1配線と前記第2配線との間にバリア層が形成されてなり、前記バリア層はその酸化物生成自由エネルギーが300〜1000℃の範囲でアルミニウムより高い材料、または該材料同士の化合物、または、該材料もしくは化合物を主成分とした化合物の窒化物からなることを特徴とする。 Wherein becomes a barrier layer is formed between the first wiring and the second wiring, wherein the barrier layer is higher than an aluminum material in a range of oxide formation free energy 300 to 1000 ° C. or material compound between, or, characterized by comprising the nitride compound whose main component is the material or compound.
(8)前記バリア層の厚みを500〜1000Å以下としたことを特徴とする。 (8), characterized in that the thickness of the barrier layer was less 500-1000.
(9)基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線とに接続されたトランジスタと、前記薄膜トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板において、 (9) and a plurality of gate lines disposed on the substrate, a plurality of data lines arranged to cross to the gate line, a transistor connected with the data line and the gate line, electricity the thin film transistor in an active matrix substrate having a pixel electrode made of connected to the transparent conductive film,
前記基板上に形成されたシリコン薄膜からなるソース・ドレイン領域と、前記シリコン薄膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜及びゲート電極上に形成された層間絶縁膜と、前記ゲート絶縁膜及び層間絶縁膜にコンタクトホールを介して前記ソース・ドレイン領域に接続されるように形成されたアルミニウム又はアルミニウムを含有する合金よりなる金属配線層と、前記金属配線層上に配置されたバリア層と、前記バリア層に接続されるように配置された透明導電膜からなる前記画素電極とを有することを特徴とする。 And the source and drain regions made of silicon thin film formed on the substrate, wherein the silicon thin gate insulating formed on the film, a gate electrode formed on the gate insulating film, the gate insulating film and a gate electrode an interlayer insulating film formed on said gate insulating film and a metal wiring layer made of alloy containing the formed aluminum or aluminum so as to be connected to said source and drain regions through a contact hole in the interlayer insulating film When, characterized by having a said pixel electrode made of the metal wiring layer being arranged on the barrier layer, it arranged transparent conductive film to be connected to the barrier layer.
(10)前記バリア層は、500Å〜1000Åの膜厚を有することを特徴とする。 (10) The barrier layer is characterized by having a film thickness of 500A~1000A.
(11)前記バリア層上に絶縁膜が形成されてなり、前記バリア層は、前記絶縁膜に形成されたスルーホールを介して前記透明導電膜に接続されてなることを特徴とする。 (11) the insulating film barrier layer is formed becomes in, the barrier layer is characterized by comprising connected to the transparent conductive film through a through hole formed in the insulating film.
(12)基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線とに接続されたトランジスタと、前記薄膜トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板の製造方法において、 (12) and a plurality of gate lines disposed on the substrate, a plurality of data lines arranged to cross to the gate line, a transistor connected with the data line and the gate line, electricity the thin film transistor in the manufacturing method of the active matrix substrate having a pixel electrode made of connected to the transparent conductive film,
前記基板上にソース・ドレイン領域となるシリコン薄膜を堆積する工程と、 Depositing a silicon thin film to be the source and drain regions on the substrate,
前記シリコン薄膜上にゲート絶縁膜を形成する工程と、 Forming a gate insulating film on the silicon film,
前記ゲート絶縁膜上にゲート電極を形成する工程と、 Forming a gate electrode on the gate insulating film,
前記シリコン薄膜にイオン打ち込みすることにより、ソース・ドレイン領域を形成する工程と、 By ion implantation in the silicon thin film, and forming source and drain regions,
前記ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成する工程と、 Forming an interlayer insulating film on the gate insulating film and the gate electrode,
前記ゲート絶縁膜及び層間絶縁膜にコンタクトホールを形成して、前記ソース・ドレイン領域に接続されるようにアルミニウム又はアルミニウムを含有する合金よりなる金属配線層を形成する工程と、 Forming said gate insulating film and forming a contact hole in the interlayer insulating film, a metal wiring layer made of an alloy containing aluminum or aluminum so as to be connected to said source and drain regions,
前記金属配線層上にバリア層を形成する工程と、 Forming a barrier layer on the metal wiring layer,
前記バリア層に接続されるように透明導電膜からなる前記画素電極を形成する工程とを有することを特徴とする。 Characterized by a step of forming the pixel electrode made of a transparent conductive film to be connected to the barrier layer.
(13)前記金属配線を形成する工程と前記バリア層を形成する工程は、1torr以下の真空度で前記金属配線及び前記バリア層となるそれぞれの膜をスパッタリングにより形成し、連続的にドライエッチンングによりパターニングして形成することを特徴とする。 (13) forming a step and the barrier layer forming the metal wiring is formed by sputtering a respective film to be the metal wiring and the barrier layer at a degree of vacuum below 1 torr, continuously dry etching ring and forming and patterning a.
(14)前記バリア層は、500Å〜1000Åの膜厚を有することを特徴とする。 (14) The barrier layer is characterized by having a film thickness of 500A~1000A.
(15)前記前記画素電極を形成する工程及びそれ以降に、前記基板の温度が300℃以上となる工程が含まれることを特徴とする。 (15) in the said process and thereafter a pixel electrode, the temperature of the substrate is characterized to include steps to be 300 ° C. or higher.
(16)前記金属配線を形成する工程と前記バリア層を形成する工程は、前記金属配線と前記バリア層となるそれぞれの層を1torr以下の真空度を保ったままスパッタリングで形成し、前記バリア層をエッチングしてパターニングし、1torr以下の真空度を保ったまま前記金属配線を反応性イオンエッチングしてパターニングすることを特徴とする。 (16) forming the barrier layer and the step of forming the metal wiring, each layer serving as the metal wiring and the barrier layer was formed by sputtering while keeping the degree of vacuum below 1 torr, the barrier layer It is etched and patterned, characterized by patterning by reactive ion etching the metal wire while maintaining a degree of vacuum of 1 torr.
(17)前記バリア層上に絶縁膜が形成されてなり、前記バリア層は、前記絶縁膜に形成されたスルーホールを介して前記透明導電膜に接続されてなることを特徴とする。 (17) the insulating film barrier layer is formed becomes in, the barrier layer is characterized by comprising connected to the transparent conductive film through a through hole formed in the insulating film.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
第1図は本発明の実施例におけるアルミニウムまたはアルミニウムを含有する合金と透明導電膜とのコンタクト構造の断面図である。 FIG. 1 is a cross-sectional view of the contact structure of the alloy and a transparent conductive film containing aluminum or aluminum in the embodiment of the present invention.
第2図は酸化物生成自由エネルギーと温度の関係をあらわした模式図である。 Figure 2 is a schematic diagram that shows the relationship between oxide formation free energy and temperature.
第3図は本発明の実施例におけるアクティブマトリクス基板の平面図である。 Figure 3 is a plan view of an active matrix substrate in the embodiment of the present invention.
第4図は本発明の実施例におけるアクティブマトリクス基板の製造工程順の図1X−X'に対応した断面図。 Figure 4 is a sectional view corresponding to FIG. 1X-X 'of the order of manufacturing steps of the active matrix substrate in the embodiment of the present invention. 同図(a)はゲート電極形成工程終了時の断面図、同図(b)はバリア層と金属配線層エッチング工程終了時の断面図、同図(c)は画素電極形成工程終了時の断面図である。 FIG (a) is a sectional view of the end gate electrode forming step, FIG. (B) the barrier layer and the metal wiring layer etching step at the end of a cross-sectional view and FIG. (C) The cross section of the end pixel electrode formation step it is a diagram.
第5図は本発明の実施例における、ゲートが基板側にあるTFTを用いたアクティブマトリクス基板の断面図である。 FIG. 5 is in the embodiment of the present invention, the gate is a cross-sectional view of an active matrix substrate using a TFT on the substrate side.
第6図は本発明の実施例における、金属配線層及びバリア層上に絶縁層とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させたアクティブマトリクス基板の断面図である。 Figure 6 is in the embodiment of the present invention, an insulating layer and a through hole in the metal wiring layer and the barrier layer, the active matrix contacting the pixel electrode by the barrier layer and the transparent conductive film through the through hole it is a cross-sectional view of the substrate.
第7図は本発明を用いた液晶表示装置の構成例を示す図である。 FIG. 7 is a diagram showing a configuration example of a liquid crystal display device using the present invention.
第8図は本発明を用いた電子機器の構成例を示す図である。 FIG. 8 is a diagram showing a configuration example of an electronic apparatus using the present invention.
第9図は本発明の応用例である電子機器(プロジェクタ)の構成を示す図である。 Figure 9 is a diagram showing a configuration of an electronic device which is an application example of the present invention (projector).
第10図は本発明の応用例である電子機器(パーソナルコンピュータ)の構成を示す図である。 FIG. 10 is a diagram showing a configuration of an electronic device which is an application example of the present invention (personal computer).
第11図は本発明の応用例である電子機器(ページャー)の構成を示す図である。 FIG. 11 is a diagram showing a configuration of an electronic device which is an application example of the present invention (pager).
【符号の説明】 DESCRIPTION OF SYMBOLS
101 ゲート電極 101 gate electrode
102 アルミニウムまたはアルミニウムを含有する合金による金属配線層 Metal wiring layer by an alloy containing 102 aluminum or aluminum
103 半導体薄膜層 103 semiconductor thin film layer
104 層間絶縁膜に形成されたスルーホール 104 through holes formed in the interlayer insulating film
105 透明導電膜による画素電極 Pixel electrode by 105 transparent conductive film
201 ガラス基板 201 glass substrate
202 ゲート絶縁膜 202 a gate insulating film
203 層間絶縁膜 203 interlayer insulating film
204 バリア層 204 barrier layer
601 絶縁層〔発明を実施するための最良の形態〕 601 insulating layer [Best Mode for Carrying Out the Invention
以下、本発明の実施例について図面を参照しながら説明する。 It will be described below with reference to the accompanying drawings embodiments of the present invention.
(実施例1) (Example 1)
図1は、本発明の実施例におけるアルミニウムまたはアルミニウムを含有する合金からなる配線と透明導電膜からなる配線とのコンタクト構造の断面図である。 Figure 1 is a cross-sectional view of the contact structure of aluminum or aluminum consists wiring and the transparent conductive film made of an alloy containing wire in an embodiment of the present invention. 同図においては、アルミニウムまたはアルミニウムを含有する合金による金属配線層102上に、バリア層204を介して、ITOやSnO 2などの透明導電膜105が接続されている構造となっている。 In the figure, on the metal wiring layer 102 by an alloy containing aluminum or aluminum, through a barrier layer 204, the transparent conductive film 105, such as ITO or SnO 2 has a structure that is connected.
本発明者は、金属配線層102にAlSiCu合金(Si1wt%、Cu0.5wt%)、透明導電膜105に基板温度220℃でスパッタリング法で形成し、その後熱処理を300℃で、30分行ったITOを用いて、バリア層材料に関する実験を行った。 The present inventors have, AlSiCu alloy metal wiring layer 102 (Si1wt%, Cu0.5wt%), was formed by sputtering at a substrate temperature of 220 ° C. to the transparent conductive film 105, then heat-treated at a 300 ° C., 30 minutes went ITO It was used to perform experiments on the barrier layer material. ここでのバリア層とは金属配線の表面酸化を防ぐ層を意味する。 The barrier layer here means a layer for preventing surface oxidation of the metal wiring.
バリア層204の材料として、1019cm -3程度のリンを含む非晶質珪素をPECVD法にて厚み1000Å形成した場合、AlSiCu合金とITO間のコンタクト抵抗は測定電圧1Vにおいて10Ωcm 2程度であり、しかもオーミックなものではなかった。 As the material of the barrier layer 204, if the amorphous silicon containing phosphorus of about 1019 cm -3 and a thickness 1000Å formed by PECVD method, the contact resistance between the AlSiCu alloy and ITO are about 2 10Ωcm in measured voltage 1V, yet It was not ohmic ones. 従って、バリア層は500〜1000Åが実用上問題なく使用できるものである。 Accordingly, the barrier layer is one which can be used without 500~1000Å practical problem.
これに対し、バリア層として珪素より酸化物生成自由エネルギーが大きいモリブデンをスパッタリング法にて厚み1000Å形成した場合、コンタクト抵抗は測定電圧1Vにおいて0.1mΩcm 2程度と、前記非晶質珪素によるバリア層形成の場合に対し大きく低減させることができ、しかもオーミックなものが得られた。 In contrast, when the thickness 1000Å formed by sputtering an oxide formation free energy is greater molybdenum than silicon as a barrier layer, and 0.1Emuomegacm 2 degrees in the contact resistance measuring voltage 1V, the barrier layer by the amorphous silicon formed large can be reduced relative to the case of, yet ohmic ones were obtained. バリア層モリブデンの厚みを500Åと薄くしても、コンタクト抵抗は同様に0.1mΩcm 2程度でオーミックなものであった。 Even if the thickness of the barrier layer of molybdenum and 500 Å, the contact resistance was as ohmic similar to 0.1Emuomegacm 2 about. また、このオーミックな低コンタクト抵抗は、再現性よく得ることができた。 Further, the low ohmic contact resistance, could be obtained with good reproducibility.
図2に、酸化物生成自由エネルギーと温度の関係をあらわした模式図を示す。 Figure 2 shows a schematic diagram indicating the relationship between the oxide formation free energy and temperature. 図中直線はそれぞれの酸化物を形成するための自由エネルギーをあらわしたものであり、それぞれの直線により領域1乃至4にグループ分けされる。 Drawing a straight line are those which represent the free energy for the formation of respective oxides are grouped into areas 1 to 4 by respective straight lines. 酸化物生成自由エネルギーに関する詳しいデータは、金属データブック、日本金属学会編、改定2版、丸善、p.90などに示されている。 Data detailed on the oxide formation free energy, metal data book, the Japan Institute of Metals, ed., Revised second edition, Maruzen, have been shown in such p.90. 珪素より酸化物生成自由エネルギーが大きいモリブデンは、図2中で領域3の範疇に属する。 Oxide formation free energy is greater molybdenum than silicon, belongs to the category of region 3 in FIG. 2. 珪素より酸化されにくいモリブデンをバリア層204に用いることにより、ITOのスパッタリング形成時やその後の熱処理時に、ITO膜中の酸素をアルミニウムが奪い、アルミニウム合金102表面が酸化されることにより生じるアルミニウム合金102とITO105のコンタクト抵抗の増大を防止することが可能となり、すなわちバリア層204表面及びAlSiCu合金102表面の酸化が起こらず、オーミックな低コンタクト抵抗が実現されたと考えられる。 The use of molybdenum is not easily oxidized than the silicon barrier layer 204, at the time of sputtering when forming and subsequent heat treatment of ITO, the oxygen in the ITO film took aluminum, aluminum alloys caused by the aluminum alloy 102 surface are oxidized 102 If it is possible to prevent an increase in contact resistance ITO105, i.e. it does not occur oxidation barrier layer 204 surface and AlSiCu alloy 102 surface, considered low ohmic contact resistance is achieved.
よって、モリブデンに限らず、酸化物生成自由エネルギーが珪素より大きな材料、すなわち亜鉛、マンガン、ニオブなどの図2中領域3及び4に位置する材料や、それらの化合物、さらにはそれらを主成分とした化合物をバリア層204に用いてよい。 Therefore, not only the molybdenum material larger than the oxide formation free energy of silicon, i.e. zinc, manganese, materials and positioned in FIG. 2 in the region 3 and 4, such as niobium, their compounds, further a main component thereof it may be used to compound the barrier layer 204. 例えば、本発明者は、バリア層204にモリブデンの珪素化合物であるMoSi 2を用いてみた。 For example, the present inventors have the barrier layer 204 try using MoSi 2 is a silicon compound of molybdenum. このとき、コンタクト抵抗は1mΩcm 2程度と、前記金属モリブデンを用いた場合に比べやや増大したが、オーミックなものであった。 At this time, the contact resistance and 1Emuomegacm 2 degrees, although slightly increased compared with the case of using the metallic molybdenum was ohmic ones. したがって、酸化物生成自由エネルギーが珪素よりたかい材料1種以上と珪素との化合物、またはそれらを主成分とした化合物をバリア層204に用いてよい。 Therefore, it is used a compound of the oxide formation free energy is higher material one or more of silicon and silicon, or a compound thereof were mainly composed of the barrier layer 204. また、珪素より酸化物生成自由エネルギーの高い金属相とそれらの珪素化合物相の混在相からなる材料を用いることも可能である。 It is also possible to use a material consisting of mixed phase high metal phase and their silicon compound phases of oxide formation free energy than silicon.
(実施例2) (Example 2)
図1に示すAlSiCu合金とITOのコンタクト構造において、バリア層204に銅をスパッタリング法で厚み500Å形成し、用いてみた。 In the contact structure of AlSiCu alloy and ITO shown in FIG. 1, the copper and the thickness 500Å formed by sputtering the barrier layer 204, we tried using. コンタクト抵抗は測定電圧1Vにおいて0.01mΩcm 2程度となり、前記モリブデンによるバリア層形成の場合に比べ、さらに低いコンタクト抵抗となった。 Contact resistance becomes 0.01Emuomegacm 2 about the measured voltage 1V, compared with the case of a barrier layer formed by the molybdenum became even lower contact resistance. また、印加電圧に対しコンタクト抵抗は一定で、オーミックなものであった。 Further, the contact resistance is constant with respect to applied voltage was ohmic ones. また、この試料をさらに500℃程度で、30分熱処理した場合も、コンタクト抵抗は熱処理前と同等であった。 Further, the sample at about a further 500 ° C., even when heated for 30 minutes, the contact resistance was equivalent to the ones before the heat treatment. この場合のバリア層も500〜1000Åの範囲内であれば問題なく使用可能である。 Barrier layer in this case can be used without problems as long as it is within the range of 500-1000.
錫より酸化物生成自由エネルギーが大きな銅は、図2中で領域4の範疇に属する。 Large copper from oxide formation free energy tin, belongs to the category of region 4 in FIG. 銅に限らず、酸化物生成自由エネルギーが錫より大きな材料、すなわちタンタル、クロム、ニッケル、鉛などの図2中領域4の範疇に属する材料をバリア層204に用いた場合、前記モリブデンなどの材料に比べ、透明導電膜105を形成した後の熱処理温度を高温化することが可能となる。 Is not limited to copper, when the oxide formation free energy using larger material than tin, i.e. tantalum, chromium, nickel, a material belonging to the category of FIG. 2 in the region 4, such as lead in the barrier layer 204, materials such as the molybdenum in comparison, it is possible to high temperature heat treatment temperature after forming the transparent conductive film 105. もちろん、酸化物生成自由エネルギーが錫より大きな材料同士の化合物、該材料や化合物を主成分とした化合物をバリア層204に用いた場合も同様の効果が期待できる。 Of course, the compounds of the large material between oxide formation free energy than tin compounds as a main component material and compound the same effect can be expected even when used in barrier layer 204. また、実施例1の場合と同様に、酸化物生成自由エネルギーが錫より高い材料1種以上と珪素との化合物、またはそれらを主成分とした化合物をバリア層204に用いてよい。 Also, as in Example 1, it may be used oxide formation free energy compound of high material 1 or more and silicon than tin, or compounds thereof were mainly composed of the barrier layer 204.
(実施例3) (Example 3)
図1に示すAlSiCu合金とITOとのコンタクト構造において、バリア層204にチタンの窒素化合物であるTiNをスパッタリング法で厚み500Å形成し、用いてみた。 In the contact structure of the AlSiCu alloy and ITO shown in FIG. 1, the TiN is a nitrogen compound of titanium thickness 500Å formed by sputtering the barrier layer 204, it tried using. コンタクト抵抗は1mΩcm 2程度となり、オーミックなものとなった。 Contact resistance is 2 about 1mΩcm, became the ohmic ones.
チタンは、図2中領域2に属し、珪素よりも酸化しやすい材料である。 Titanium belongs in FIG. 2 in the region 2 is easily oxidized materials than silicon. しかしながら、その窒素化合物を形成することにより、材料単独の場合に比べ、酸化しにくくなり、バリア層204として有効なものになったと考えられる。 However, by forming the nitrogen compound, compared to the case of the material alone, it is difficult to oxidize, believed to become effective as a barrier layer 204. したがって、酸化物生成自由エネルギーがアルミニウムより高い材料、すなわちアルミニウムよりも酸化しにくい材料、または該材料同士の化合物、またはそれらを主成分とした化合物の窒化物をバリア層204に用いてよい。 Therefore, the oxide formation free energy is higher than the aluminum material, i.e. using less easily oxidized materials than aluminum or the material compounds of each other, or nitride compounds that they were mainly composed of the barrier layer 204. 本実施例においてもバリア層は500Å〜1000Åの範囲内であれば使用可能である。 Barrier layer In the present embodiment can be used as long as it is within the range of 500A~1000A.
(実施例4) (Example 4)
図3は、本発明の実施例におけるアクティブマトリクス基板の平面図である。 Figure 3 is a plan view of an active matrix substrate in the embodiment of the present invention. 101は基板上に平行に配置された複数のゲート線を形成する配線層、102は該ゲート線と交差して配置された複数のデータ線を形成する金属配線層であり、アルミニウムまたはアルミニウム合金が用いられる。 101 wiring layers forming a plurality of gate lines arranged in parallel on the substrate, 102 is a metal wiring layer for forming a plurality of data lines arranged to intersect with the gate lines, aluminum or aluminum alloy used. 103は薄膜トランジスタのチャネル部を形成する半導体薄膜層であり、104は前記半導体薄膜層103と前記金属配線層102を接触させるため層間絶縁膜(後述する)に形成されたスルーホールである。 103 is a semiconductor thin film layer for forming the channel portion of the thin film transistor 104 is a through-hole formed in the interlayer insulating film (to be described later) for contacting the metal wiring layer 102 and the semiconductor thin film layer 103. 105は透明導電膜等からなる画素電極である。 105 is a pixel electrode made of a transparent conductive film or the like.
以下、製造工程に従って本発明のアクティブマトリクス基板及びその製造方法の一例を詳細に説明する。 Hereinafter, an example of an active matrix substrate and a manufacturing method thereof of the present invention will be described in detail in accordance with the manufacturing process.
図4(a)、(b)、(c)は、本発明の実施例におけるアクティブマトリクス基板の製造工程順の図3X−X'に対応した断面図を示す。 Figure 4 (a), (b), (c) shows a sectional view corresponding to FIG. 3X-X 'of the order of manufacturing steps of the active matrix substrate in the embodiment of the present invention. 同図(a)はゲート電極形成工程終了時の断面図、同図(b)はバリア層と金属配線層エッチング工程終了時の断面図、同図(c)は画素電極形勢工程終了時の断面図である。 FIG (a) is a sectional view of the end gate electrode forming step, FIG. (B) the barrier layer and the metal wiring layer etching step at the end of a cross-sectional view and FIG. (C) The cross section of the end pixel electrode tide step it is a diagram.
ガラス基板201上に半導体薄膜層103を形成する。 Forming a semiconductor thin film layer 103 on the glass substrate 201. 半導体薄膜層103としては非晶質珪素をプラズマ気相化学成長法(PECVD法)で成膜したものをレーザー結晶化して形成される多結晶珪素膜がパターニングされ、用いられる。 Polycrystalline silicon film formed by laser crystallization what was deposited amorphous silicon in a plasma chemical vapor deposition (PECVD method) is patterned as semiconductor thin film layer 103, it is used. さらにゲート絶縁膜202を、酸化珪素膜をPECVD法により成膜することにより形成する。 Further the gate insulating film 202 is formed by depositing silicon oxide film by PECVD. そして、ゲート電極101を、窒化タンタルを金属タンタルターゲットからアルゴンと窒素の混合ガス雰囲気で反応性スパッタリングすることにより成膜し、パターニングすることで形成する。 Then, a gate electrode 101, a tantalum nitride was deposited by reactive sputtering in a mixed gas atmosphere of argon and nitrogen from the metal tantalum target, it is formed by patterning. この状態でゲート側からリン等の不純物イオン注入を行い、熱処理を行うことにより活性化し、半導体薄膜層103中に不純物の活性化されたソース・ドレイン部を形成し、図4(a)のごとき断面図となる。 Impurity ions are implanted phosphorus from the gate side in this state, then activated by heat treatment, the source and drain portions of the activated impurities is formed in the semiconductor thin film layer 103, such as FIG. 4 (a) a cross-sectional view. 但し、ソース・ドレイン部は同図中には図示していない。 However, the source and drain portions are not shown in the figure. 以上の半導体薄膜層103、ゲート絶縁膜202、及びゲート電極101により薄膜トランジスタが構成される。 Or more semiconductor thin film layer 103, the thin film transistor is constituted by the gate insulating film 202 and the gate electrode 101,.
さらに層間絶縁膜203を、酸化珪素膜をPECVD法により成膜することにより形成し、該層間絶縁膜203とゲート絶縁膜202を連続でエッチングすることにより、スルーホール104を形成する。 Further an interlayer insulating film 203, a silicon oxide film is formed by depositing by PECVD, by etching the interlayer insulating film 203 and the gate insulating film 202 in a continuous, forming a through hole 104. そして、金属配線層102として珪素を1wt%、銅を0.5wt%含有したアルミニウム合金をスパッタリング法で成膜し、さらに1torr以下の真空度を保ったまま連続的にバリア層204として珪素より酸化物生成自由エネルギーの高いモリブデンをスパッタリング法で成膜する。 Then, 1 wt% silicon as the metal wiring layer 102, the copper 0.5 wt% containing aluminum alloy is deposited by a sputtering method, an oxide even more silicon as continuous barrier layer 204 while maintaining a degree of vacuum of 1torr a high free energy of formation of molybdenum is deposited by sputtering. その厚みは500Åとした。 It had a thickness of 500Å. そして、モリブデンによるバリア層204とアルミニウム合金による金属配線層102を、塩素と3塩化ホウ素の混合ガスで連続的にエッチングを行い、パターニングし、図4(b)のごとき断面図となる。 Then, a metal wiring layer 102 by the barrier layer 204 and the aluminum alloy by molybdenum carried out continuously etched with a mixed gas of chlorine and boron trichloride, and patterning, a cross-sectional view such in Figure 4 (b). アルミニウム合金による金属配線層102を形成した後、大気に基板をさらした場合、該金属配線層上に自然酸化膜が形成されてしまい、その後バリア層204を積層する場合、積層前にスパッタエッチングが必要となる。 After forming the metal wiring layer 102 of aluminum alloy, when exposed substrate to the atmosphere, would be a natural oxide film on the metal wiring layer is formed, to subsequently laminating the barrier layer 204, sputter etching prior to lamination is required. このため、アルミニウム合金成膜後、真空雰囲気、望ましくは1torr以下の真空度を保ったまま、連続的にバリア層を成膜することが望ましい。 Therefore, after the aluminum alloy deposition, vacuum atmosphere, while desirably maintaining the degree of vacuum below 1 torr, it is desirable to continuously forming the barrier layer.
その後、ITOによる透明導電膜をスパッタリング法で形成し、300℃程度の熱処理を行った後、パターニングを行い、画素電極105を形成し、図2(c)のごとき断面図となる。 Thereafter, a transparent conductive film of ITO was formed by sputtering, after the heat treatment at about 300 ° C., and patterned to form a pixel electrode 105, a cross-sectional view such as FIG. 2 (c). そして、保護膜形成とパターニングを行い、アクティブマトリクス基板が完成する。 Then, a protective film forming and patterning, the active matrix substrate is completed.
以上のアクティブマトリクス基板は、アルミニウム合金による金属配線層102上にモリブデンによるバリア層204を設け、これを介してITOによる画素電極105とのコンタクトを形成する構成となっている。 The active matrix substrate described above, the barrier layer 204 by molybdenum on the metal wiring layer 102 of aluminum alloy provided are configured to form a contact between the pixel electrode 105 of ITO through this. バリア層204の存在により、ITOのスパッタリング形成時やその後の熱処理時に、ITO膜中の酸素をアルミニウムが奪い、アルミニウム合金102表面が酸化されることにより生じるアルミニウム合金102とITO105のコンタクト抵抗の増大を防止することが可能となる。 The presence of the barrier layer 204, at the time of sputtering when forming and subsequent heat treatment of ITO, the oxygen in the ITO film took aluminum, the increase in the aluminum alloy 102 and contact resistance ITO105 caused by the aluminum alloy 102 surface are oxidized it is possible to prevent.
モリブデンをバリア層204として用いた上記実施例の試料において(ITO成膜後熱処理を300℃で30分行っている)、ITOとAl合金間のコンタクト抵抗は実施例1に示したごとく0.1mΩcm 2程度となり、これにより、200μm 2程度の接触面積でAl合金とITOのコンタクト構造が形成可能となり、高書き込み特性かつ高開口率のアクティブマトリクス基板が実現した。 In the samples of the above embodiment using molybdenum as the barrier layer 204 (which performed for 30 minutes at 300 ° C. The post-ITO deposition heat treatment), as the contact resistance between ITO and Al alloys are shown in Example 1 0.1mΩcm 2 becomes extent, thereby, the contact structure of the Al alloy and ITO in contact area of about 200 [mu] m 2 is possible to form the active matrix substrate of high write characteristic and a high aperture ratio is realized.
また、以上の実施例におけるアクティブマトリクス基板の製造方法は、モリブデンによるバリア層204とアルミニウム合金による金属配線層102を、塩素と3塩化ホウ素の混合ガスで連続的にエッチングを行っている。 Further, the method for manufacturing an active matrix substrate in the above embodiment, the metal wiring layer 102 by the barrier layer 204 and the aluminum alloy according to molybdenum, are subjected to a continuous etching with a mixed gas of chlorine and boron trichloride. これにより、バリア層204がない場合と同一のフォト工程数、また同一のエッチング工程でアクティブマトリクス基板を形成することが可能となった。 Thus, if there is no barrier layer 204 same photo process number and, also it is possible to form the active matrix substrate by the same etching process.
以上の実施例において、バリア層204については、実施例1乃至3に示した材料を用いることが可能である。 In the above embodiments, the barrier layer 204, it is possible to use materials described in Embodiments 1 to 3. 実施例1に示した珪化モリブデンや、実施例3に示した窒化チタンを用いた場合、バリア層203の上記エッチングガスを用いた場合のエッチングレートが向上し、バリア層203ととアルミニウム合金による金属配線層102のエッチングレートの差が小さくなり、このため、バリア層204とアルミニウム合金102のパターンにおける断面形状がテーパ−化し、透明導電膜105や、図示していない保護膜のステップカバレッジが向上した。 And molybdenum silicide as shown in Example 1, when using titanium nitride as shown in Example 3, improved the etching rate in the case of using the etching gas of the barrier layer 203, a metal by a barrier layer 203 and the aluminum alloy difference in etching rate of the wiring layer 102 is reduced, and therefore, the cross-sectional shape in the pattern of the barrier layer 204 and the aluminum alloy 102 is tapered - turned into, and transparent conductive films 105, has improved step coverage of the protective film (not shown) .
また、半導体薄膜層103としては、非晶質珪素や、ゲルマニウム、ゲルマニウムと珪素の化合物などを用いることも可能である。 As the semiconductor thin film layer 103, it is also possible to use or amorphous silicon, germanium, compounds of germanium and silicon and the like. また、半導体薄膜層103と基板201間に二酸化珪素層等で形成した絶縁層を挿入することも可能である。 It is also possible to insert an insulating layer formed by a silicon dioxide layer or the like between the semiconductor thin film layer 103 and the substrate 201. また、金属配線層102の材料も珪素と銅の含有量の異なるアルミニウム合金や、銅のみ含有するアルミニウム合金、他の材料、例えばネオジウム等を含有するアルミニウム合金、さらには純アルミニウムを用いること等が可能である。 The material of the metal wiring layer 102 of silicon and different or aluminum alloys the copper content, aluminum alloy containing only copper, other materials, such as aluminum alloy containing neodymium or the like, has such the use of pure aluminum possible it is. また、画素電極105に酸化錫等の材料を用いて良い。 Further, it may be used a material such as tin oxide pixel electrode 105. また、周辺駆動回路内蔵型のアクティブマトリクス基板において本発明を適用することも可能である。 It is also possible to apply the present invention in an active matrix substrate of the peripheral drive circuit-integrated.
(実施例5) (Example 5)
図3及び4における本発明の実施例のアクティブマトリクス基板において、バリア層204に錫より酸化物生成エネルギーの高い銅を用いてみた。 In the active matrix substrate of an embodiment of the present invention in FIG. 3 and 4, the barrier layer 204 try using copper high oxide formation energy than tin. その厚みは前記モリブデンの場合と同様500Åとした。 Its thickness was similar to the case of the molybdenum 500 Å. この時のアクティブマトリクス基板の製造方法は、前記(実施例1)に記載の方法とほぼ同様であるが、以下に述べる構成が異なる。 Method for manufacturing an active matrix substrate at this time, the is almost the same as the method described in Example 1, different configurations described below. アルミニウム合金102をスパッタリング法にて形成した後、1torr以下の真空度を保ったままバリア層204として銅をスパッタリング法にて形成した。 After forming the aluminum alloy 102 by a sputtering method to form a copper by sputtering as the barrier layer 204 while maintaining a degree of vacuum of 1 torr. 該バリア層204上にフォトレジストを形成した後、銅によるバリア層をアルゴンガス雰囲気でスパッタエッチングし、さらに1torr以下の真空度を保ったままアルミニウム合金102を塩素と3塩化ホウ素の混合ガス雰囲気で反応性イオンエッチングし、バリア層204と金属配線層102のパターン形成を行った。 After forming a photoresist on the barrier layer 204, a barrier layer of copper is sputter etched in an argon gas atmosphere, further an aluminum alloy 102 while maintaining a degree of vacuum below 1torr a mixed gas atmosphere of chlorine and boron trichloride reactive ion etching, a pattern was formed of the barrier layer 204 and the metal wiring layer 102. 銅によるバリア層204をスパッタエッチングした後、基板を大気にさらした場合、露出したアルミニウム合金102の表面に自然酸化膜が形成され、このため、該アルミニウム合金のエッチングの際、表面自然酸化膜の存在に起因した残さが生じやすくなる。 After the barrier layer 204 of copper was sputter etching, when exposing the substrate to air, a natural oxide film is formed on the exposed surface of the aluminum alloy 102, in this order, in the etching of the aluminum alloy, surface natural oxide film residue due to the presence is likely to occur. このため、バリア層204をスパッタエッチングした後、真空雰囲気、望ましくは1torr以下の真空度を保ったままアルミニウム合金をエッチングすることが望ましい。 Therefore, after the sputter etching of the barrier layer 204, a vacuum atmosphere, preferably it is desirable to etch the aluminum alloy while keeping the degree of vacuum of 1 torr. また、アルミニウム合金102のエッチングは、異方性の強い条件で反応性イオンエッチングすることが望ましい。 The etching of the aluminum alloy 102, it is desirable to reactive ion etching in strong conditions anisotropy. これは、アルミニウム合金のサイドエッチングが生じると、バリア層204とアルミニウム合金102のパターンにおける断面形状は、該バリア層がひさしの如くなるようなものとなるからである。 This is because if the side etching of the aluminum alloy occurs, the cross-sectional shape in the pattern of the barrier layer 204 and the aluminum alloy 102 is because the barrier layer becomes such that as eaves.
この、バリア層204に銅を用いたアクティブマトリクス基板において、透明導電膜105とアルミニウム合金102との間のコンタクト抵抗は実施例2に示したように0.01Ωcm 2程度と実施例4の場合に比べさらに低抵抗化され、かつオーミックなものとなり、また、さらに高温熱処理することが可能となり、TFTの高性能化を図ることができた。 This, in the active matrix substrate using the copper barrier layer 204, compared with the case of the transparent conductive film 105 and the aluminum alloy 102 Example and 0.01? Cm 2 approximately as contact resistance shown in the second embodiment between 4 further low resistance, and becomes an ohmic ones, also, it is possible to further high temperature heat treatment, it was possible to improve the performance of the TFT. これらの効果により、さらなる書き込み特性の向上と、高開口率が得られるアクティブマトリクス基板が実現された。 These effects and further improve the write characteristics, an active matrix substrate high aperture ratio can be obtained is realized.
また、本実施例におけるアクティブマトリクス基板の製造方法は、同一のエッチングマスクを用いて、バリア層204をスパッタエッチングし、1torr以下の真空度を保ったまま金属配線層102を反応性イオンエッチングすることにより、バリア層204がない場合と同一のフォト工程数でアクティブマトリクス基板を形成することが可能となった。 The manufacturing method of the active matrix substrate in the present embodiment, it using the same etching mask, the barrier layer 204 is sputter etching, reactive ion etching while the metal wiring layer 102 was maintained below vacuum 1torr Accordingly, it has become possible to form an active matrix substrate in the same photo process number and if there is no barrier layer 204.
以上の実施例において、バリア層204については、錫より酸化物生成自由エネルギーの高い鉛、ニッケル、クロム、タンタル等の材料を用いることが可能であり、前記実施例における銅をバリア層204に用いる場合と同様な効果が期待される。 In the above embodiments, the barrier layer 204, a high oxide formation free energy than tin-lead, it is possible to use nickel, chromium, a material such as tantalum, a copper in the embodiment the barrier layer 204 If the same effect can be expected. バリア層204に、錫より酸化物生成自由エネルギーが大きい材料を用いると、熱処理によるアルミニウム合金102表面の酸化はもとより、バリア層204表面の酸化も決して起こらず、安定で低抵抗でオーミックなITOとアルミニウム合金のコンタクト構造が形成可能となる。 The barrier layer 204, the use of oxide formation free energy is larger material than tin, the oxidation of the aluminum alloy 102 surface by heat treatment as well, also not occur never oxidation of the barrier layer 204 surface, and ohmic ITO stable low resistance contact structure of the aluminum alloy it is possible to form. もちろん、錫より酸化物生成自由エネルギーが高い材料同士の化合物、さらにはそれらを主成分とした化合物など、実施例2中で述べた材料をバリア層204に用いてよい。 Of course, the oxide formation free energy is higher material compound between from tin, more like compound as a main component thereof, may be used materials described in example 2 in the barrier layer 204.
(実施例6) (Example 6)
図5は、本発明の実施例における、ゲート電極が基板側にあるTFTを用いたアクティブマトリクス基板の断面図を示す。 5, in the embodiment of the present invention, the gate electrode is a cross sectional view of an active matrix substrate using a TFT on the substrate side. ガラス基板201上にゲート電極101、ゲート絶縁膜202、半導体薄膜層103、アルミニウム合金102が形成され、バリア層204を介して透明導電膜105が形成される構成となっている。 Gate electrode 101 on a glass substrate 201, the gate insulating film 202, the semiconductor thin film layer 103, an aluminum alloy 102 is formed, has a structure in which the transparent conductive film 105 is formed over the barrier layer 204.
本実施例のアクティブマトリクス基板の製造方法を以下に示す。 The method for manufacturing an active matrix substrate of this example are shown below. まず、基板201上にゲート電極101を形成し、ゲート絶縁膜202を形成する。 First, a gate electrode 101 on a substrate 201, a gate insulating film 202. ゲート絶縁膜202は、実施例1中に示した二酸化珪素や、二酸化珪素と窒化珪素の積層膜などで形成する。 The gate insulating film 202, silicon dioxide and shown in Example 1, it is formed by such as a multilayer film of silicon dioxide and silicon nitride. その後半導体薄膜層103を形成し、該半導体薄膜中に選択的に不純物を添加する。 Then forming the semiconductor thin film layer 103, selectively adding an impurity into the semiconductor thin film. 半導体薄膜層中に不純物を添加した領域は、図示していない。 Region doped semiconductor thin film layer is not shown. その後、アルミニウムもしくはアルミニウム合金で金属配線層102、すでに述べてきた材料でバリア層204を形成し、さらに透明導電膜による画素電極105を形成する。 Then, the metal wiring layer 102 of aluminum or aluminum alloy, a barrier layer 204 of a material that has already been mentioned, further to form the pixel electrode 105 of a transparent conductive film.
本実施例に示されるように、本発明は、ゲート電極が半導体薄膜層の下側にある、すなわち基板側にあるTFTを有し、アルミニウム又はアルミニウム合金と透明導電膜が接触する構造を持つアクティブマトリクス基板に適用することが可能である。 As shown in this embodiment, the present invention provides an active gate electrode is on the lower side of the semiconductor thin film layer, i.e., has a TFT in the substrate has a structure in which aluminum or an aluminum alloy and a transparent conductive film is in contact it is possible to apply to the matrix substrate.
(実施例7) (Example 7)
図6は、本発明の実施例における、金属配線層及びバリア層上に絶縁層とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させたアクティブマトリクス基板の断面図である。 6, in an embodiment of the present invention, an active matrix to form an insulating layer and a through hole in the metal wiring layer and the barrier layer, are brought into contact with the pixel electrode by the barrier layer and the transparent conductive film through the through hole it is a cross-sectional view of the substrate. 基板201上に、半導体薄膜層103、ゲート絶縁膜202、ゲート電極101より成るTFTを形成し、層間絶縁膜203を形成し、層間絶縁膜203及びゲート絶縁膜202にスルーホールを形成し、アルミニウムもしくはアルミニウム合金による金属配線層102、及びすでに述べてきた材料によるバリア層204を形成する。 On the substrate 201, the semiconductor thin film layer 103, the gate insulating film 202, forming a TFT composed of a gate electrode 101, an interlayer insulating film 203, forming a through hole in the interlayer insulating film 203 and the gate insulating film 202, aluminum or a metal interconnect layer 102 of aluminum alloy, and a barrier layer 204 by materials which have already been mentioned. その上に表面の平坦化をはかるため絶縁層601を形成する。 Forming an insulating layer 601 for achieving planarization of the surface thereon. 絶縁層601には、ポリシラザンやSOGを出発原料とした二酸化珪素膜や、それとPECVD法で形成した二酸化珪素膜の積層構造などを用いることができる。 The insulating layer 601, a polysilazane and SOG and silicon dioxide film as a starting material, the same such as a multilayer structure of silicon dioxide film formed by a PECVD method may be used. 絶縁層601にスルーホールを形成し、透明導電膜105を形成することにより、本実施例のアクティブマトリクス基板が形成される。 A through hole is formed in the insulating layer 601, by forming a transparent conductive film 105, an active matrix substrate of this embodiment is formed.
本実施例のような構成のアクティブマトリクス基板にすることにより、透明導電膜がバリア層204及び金属配線層102の断面部をカバーする構造がなくなり、前記断面部で起こっていた透明導電膜の断線を防ぐことができ、高性能でかつ高歩留まりのアクティブマトリクス基板が実現された。 By an active matrix substrate having the structure as in this embodiment, there is no structure to the transparent conductive film covers the cross section of the barrier layer 204 and the metal wiring layer 102, disconnection of the transparent conductive film which has occurred in the cross section can be prevented, high performance and an active matrix substrate of the high yield was achieved. なお、以上の金属配線層及びバリア層上に絶縁層とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させた構成は、実施例6に示すような、ゲート電極が基板側にあるTFTを用いたアクティブマトリクス基板に適用してもよい。 Note that the insulating layer and the through hole is formed on the above metal wiring layer and the barrier layer, structure contacting the pixel electrode by the barrier layer and the transparent conductive film through the through holes, as shown in Example 6 Do, the gate electrode may be applied to an active matrix substrate using a TFT on the substrate side.
上述の実施例のアクティブマトリクス基板は、液晶表示装置に適用可能であり、そのような構成例の全体を第7図に示す。 The active matrix substrate of the above-described embodiments is applicable to a liquid crystal display device, showing the whole of such a configuration example in FIG. 7. 即ち、液晶表示装置は、バックライト900と、偏光板い901と、駆動回路902を搭載したアクティブマトリクス基板903と、液晶904と、対向基板905と、偏光板906を具備している。 That is, the liquid crystal display device, a backlight 900, a polarizer have 901, an active matrix substrate 903 mounted with the driving circuit 902, a liquid crystal 904, a counter substrate 905 is provided with a polarizing plate 906.
上述の実施例の液晶表示装置を用いて構成される電子機器は、図8に示す表示情報出力源1000、表示情報処理回路1002、表示駆動回路1004、液晶パネルなどの表示パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される。 Electronic devices configured using a liquid crystal display device of the above-described embodiments, the display information output source 1000 shown in FIG. 8, a display information processing circuit 1002, display drive circuit 1004, display panel 1006 such as a liquid crystal panel, a clock generating circuit configured to include a 1008 and a power supply circuit 1010. 表示情報出力源1000は、ROM、RAMなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロックに基づいて、ビデオ信号などの表示情報を出力する。 Display information output source 1000, ROM, memory such as a RAM, an, and the like tuning circuit and outputting the tuned television signal, based on the clock from the clock generation circuit 1008, outputs a display information such as video signals to. 表示情報処理回路1002は、クロック発生回路1008からのクロックに基づいて表示情報を処理して出力する。 Display information processing circuit 1002, and outputs the processed display information based on the clock from the clock generation circuit 1008. この表示情報処理回路1002は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。 The display information processing circuit 1002 may include, for example, amplification and polarity inversion circuit, a phase expansion circuit, a rotation circuit, a gamma correction circuit or clamp circuit. 表示駆動回路1004は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル1006を表示駆動する。 The display driving circuit 1004 is configured to include a scanning-side driving circuit and the data side drive circuit and display driving of the liquid crystal panel 1006. 電源回路1010は、上述の各回路に電力を供給する。 Power supply circuit 1010 supplies power to each circuit.
このような構成の電子機器として、図9に示す液晶プロジェクタ、図10に示すマルチメディア対応のパーソナルコンピュータ(PC)及びエンジニアリング・ワークステーション(EWS)、図11に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。 As electronic devices such a configuration, the liquid crystal projector shown in FIG. 9, the pager shown in multimedia personal computer (PC) and engineering workstation (EWS), 11 shown in FIG. 10 or a cellular phone, word processor, television, a view finder type or monitor direct view type video tape recorder, electronic notebook, electronic desk calculator, a car navigation system, POS terminals, and apparatuses having a touch panel.
図9に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば3板プリズム方式の光学系を用いている。 LCD projector shown in FIG. 9 is a projection type projector using a transmissive liquid crystal panel as a light valve, for example, using an optical system of a three-plate prism type.
図9において、プロジェクタ1100では、白色光源のランプユニット1102から射出された投写光がライトガイド1104の内部で、複数のミラー1106および2枚のダイクロイックミラー1108によってR、G、Bの3原色に分けられ、それぞれの色の画像を表示する3枚の液晶パネル1110R、1110Gおよび1110Bに導かれる。 9, the projector 1100, projection light emitted from the lamp unit 1102 of a white light source within the light guide 1104, separated by a plurality of mirrors 1106 and two dichroic mirrors 1108 R, G, the three primary colors of B is, three liquid crystal panels 1110R for displaying an image of each color, is guided to 1110G and 1110B. そして、それぞれの液晶パネル1110R、1110Gおよび1110Bによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。 Then, each of the liquid crystal panel 1110R, light modulated by 1110G and 1110B are incident on a dichroic prism 1112 in three directions. ダイクロイックプリズム1112では、レッドRおよびブルーBの光が90゜曲げられ、グリーンGの光が直進するので各色の画像が合成され、投写レンズ1114を通してスクリーンなどにカラー画像が投写される。 In the dichroic prism 1112, red light R and blue B are bent 90 °, the light of green G are straight images of the respective colors are combined, a color image is projected on a screen or the like through a projection lens 1114.
図10に示すパーソナルコンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示画面1206とを有する。 Personal computer 1200 shown in FIG 10 includes a main body 1204 having a keyboard 1202, and a liquid crystal display screen 1206.
図11に示すページャ1300は、金属製フレーム1302内に、液晶表示基板1304、バックライト1306aを備えたライトガイド1306、回路基板1308、第1,第2のシールド板1310,1312、2つの弾性導電体1314,1316、及びフィルムキャリアテープ1318を有する。 Pager 1300 shown in FIG. 11, in a metal frame 1302, a liquid crystal display substrate 1304, the backlight light guide 1306 provided with a 1306a, a circuit board 1308, first and second shield plates 1310,1312,2 one elastic conductive having a body 1314 and 1316, and the film carrier tape 1318. 2つの弾性導電体1314,1316及びフィルムキャリアテープ1318は、液晶表示基板1304と回路基板1308とを接続するものである。 Two elastic conductors 1314 and 1316 and the film carrier tape 1318 is used to connect the liquid crystal display substrate 1304 and the circuit board 1308.
ここで、液晶表示基板1304は、2枚の透明基板1304a,1304bの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。 The liquid crystal display substrate 1304, two transparent substrates 1304a, obtained by sealing a liquid crystal between 1304b, thereby at least a dot-matrix type liquid crystal display panel is constituted. 一方の透明基板に、図8に示す駆動回路1004、あるいはこれに加えて表示情報処理回路1002を形成することができる。 On one of the transparent substrate, it is possible to form the driving circuit 1004 display information processing circuit 1002, or in addition, illustrated in FIG. 液晶表示基板1304に搭載されない回路は、液晶表示基板の外付け回路とされ、図11の場合には回路基板1308に搭載できる。 Circuits not mounted on the liquid crystal display substrate 1304 is an external circuit of the liquid crystal display substrate, in the case of FIG. 11 can be mounted on a circuit board 1308.
図11はページャの構成を示すものであるから、液晶表示基板1304以外に回路基板1308が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板1304である。 Since FIG. 11 shows the configuration of a pager, the circuit board 1308 in addition to the liquid crystal display substrate 1304 but is required, in a case where the liquid crystal display device is used as a component for electronic devices, a transparent substrate when a display driving circuit is mounted, the minimum unit of the liquid crystal display device is a liquid crystal display substrate 1304. あるいは、液晶表示基板1304を筺体としての金属フレーム1302に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。 Alternatively, a material obtained by fixing a liquid crystal display substrate 1304 in a metal frame 1302 as a housing can also be used as a liquid crystal display device which is a component of electronic equipment. さらに、バックライト式の場合には、金属製フレーム1302内に、液晶表示基板1304と、バックライト1306aを備えたライトガイド1306とを組み込んで、液晶表示装置を構成することができる。 Furthermore, in the case of backlit is in a metal frame 1302, incorporates a liquid crystal display substrate 1304, a light guide 1306 with a backlight 1306a, it is possible to construct a liquid crystal display device.
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。 The present invention is not limited to the above embodiments, and various modifications are possible within the spirit and scope of the present invention. 例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレー装置にも適用可能である。 For example, the present invention is not limited to being applied to the driving of the above-described various liquid crystal panels, electroluminescent, it is also applicable to a plasma display device.
以上説明したように、本発明のアルミニウムまたはアルミニウムを含有する合金と透明導電膜のコンタクト構造及び該コンタクト構造を用いたアクティブマトリクス基板及びその製造方法を用いることにより、以下のような効果がある。 As described above, by using the active matrix substrate and a manufacturing method thereof using a contact structure and the contact structure of aluminum or alloy and a transparent conductive film containing aluminum of the present invention provides the following advantages.
(1)バリア層によりアルミニウムまたはアルミニウム合金による金属配線層表面の酸化が防止でき、さらにはバリア層自身の酸化がされないため、アルミニウム又はアルミニウム合金とITO等の透明導電膜のコンタクト抵抗を安定に小さいものとすることが可能となる。 (1) barrier layer by prevents oxidation of the aluminum or metal wiring layer surface of aluminum alloy, and more because they are not the oxidation of the barrier layer itself, stable small contact resistance of the transparent conductive film such as aluminum or an aluminum alloy and ITO it is possible to things.
(2)上記低抵抗のコンタクト構造を用いることにより、書き込み特性と開口率の改善が図られた、高性能のアクティブマトリクス基板が実現される。 (2) By using the contact structure of the low resistance, improved writing characteristic and the opening ratio is achieved, the active matrix substrate of high performance can be realized.
(3)バリア層と金属配線層を同一のガス種を用いて連続エッチング、又は、バリア層をスパッタエッチング後1torr以下の真空度を保ったまま金属配線層を反応性イオンエッチングすることにより、簡略な製造プロセスを用いて上記のアクティブマトリクス基板を実現することが可能となる。 (3) continuously etched using the same gas species barrier layers and the metal wiring layer, or by reactive ion etching the metal wiring layer while keeping the degree of vacuum below 1torr after sputter etching the barrier layer, simplified it is possible to realize an active matrix substrate described above using a Do manufacturing process. また、バリア層及び金属配線層上に絶縁膜とスルーホールを形成し、該スルーホールを介して前記バリア層と透明導電膜による画素電極を接触させた構成とすることにより、高歩留まりのアクティブマトリクス基板が実現される。 The barrier layer and the insulating film and the through hole is formed on the metal wiring layer, with the structure contacting the pixel electrode by the barrier layer and the transparent conductive film through the through-hole, an active matrix of high yield the substrate is achieved.

Claims (6)

  1. 基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線との交差に対応して設けられたトランジスタと、前記トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板の製造方法において、 A plurality of gate lines disposed on the substrate, a plurality of data lines arranged to cross to the gate line, and a transistor provided correspondingly to intersections between the data lines and the gate lines, said transistor in the manufacturing method of the active matrix substrate having a pixel electrode made of electrically connected to the transparent conductive film,
    前記基板上にソース・ドレイン領域となるシリコン薄膜を堆積する工程と、 Depositing a silicon thin film to be the source and drain regions on the substrate,
    前記シリコン薄膜上にゲート絶縁膜を形成する工程と、 Forming a gate insulating film on the silicon film,
    前記ゲート絶縁膜上にゲート電極を形成する工程と、 Forming a gate electrode on the gate insulating film,
    前記シリコン薄膜にイオン打ち込みすることにより、ソース・ドレイン領域を形成する工程と、 By ion implantation in the silicon thin film, and forming source and drain regions,
    前記ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成する工程と、 Forming an interlayer insulating film on the gate insulating film and the gate electrode,
    前記ゲート絶縁膜及び層間絶縁膜にスルーホールを形成して、前記ソース・ドレイン領域に接続されるようにアルミニウム又はアルミニウムを含有する合金よりなる金属配線層を形成する工程と、 Forming said gate insulating film and forming a through hole in the interlayer insulating film, a metal wiring layer made of an alloy containing aluminum or aluminum so as to be connected to said source and drain regions,
    前記金属配線層上に、マンガン、銅、鉛の中の1種の材料、または該材料を2種以上有する化合物、または、該材料もしくは化合物を主成分とした化合物からなるバリア層を形成する工程と、 The metal wiring layer, forming manganese, copper, one material in the lead or the material of the compound having two or more, or, a barrier layer made of a compound whose main component is the material or compound When,
    前記バリア層に接続されるように透明導電膜からなる前記画素電極を形成する工程とを有することを特徴とするアクティブマトリクス基板の製造方法。 The method for manufacturing an active matrix substrate characterized by having a step of forming the pixel electrode made of a transparent conductive film to be connected to the barrier layer.
  2. 基板上に配置された複数のゲート線と、該ゲート線に交差して配置された複数のデータ線と、前記ゲート線と前記データ線との交差に対応して設けられたトランジスタと、前記トランジスタに電気的に接続された透明導電膜からなる画素電極とを有するアクティブマトリクス基板の製造方法において、 A plurality of gate lines disposed on the substrate, a plurality of data lines arranged to cross to the gate line, and a transistor provided correspondingly to intersections between the data lines and the gate lines, said transistor in the manufacturing method of the active matrix substrate having a pixel electrode made of electrically connected to the transparent conductive film,
    前記基板上にソース・ドレイン領域となるシリコン薄膜を堆積する工程と、 Depositing a silicon thin film to be the source and drain regions on the substrate,
    前記シリコン薄膜上にゲート絶縁膜を形成する工程と、 Forming a gate insulating film on the silicon film,
    前記ゲート絶縁膜上にゲート電極を形成する工程と、 Forming a gate electrode on the gate insulating film,
    前記シリコン薄膜にイオン打ち込みすることにより、ソース・ドレイン領域を形成する工程と、 By ion implantation in the silicon thin film, and forming source and drain regions,
    前記ゲート絶縁膜及びゲート電極上に層間絶縁膜を形成する工程と、 Forming an interlayer insulating film on the gate insulating film and the gate electrode,
    前記ゲート絶縁膜及び層間絶縁膜にスルーホールを形成して、前記ソース・ドレイン領域に接続されるようにアルミニウム又はアルミニウムを含有する合金よりなる金属配線層を形成する工程と、 Forming said gate insulating film and forming a through hole in the interlayer insulating film, a metal wiring layer made of an alloy containing aluminum or aluminum so as to be connected to said source and drain regions,
    前記金属配線層上に、珪化モリブデンまたは窒化チタンからなるバリア層を形成する工程と、 The metal wiring layer, forming a barrier layer made of molybdenum silicide or titanium nitride,
    前記金属配線層と前記バリア層を、塩素ガスと3塩化ホウ素の混合ガスで連続的にエッチングする工程と、 The barrier layer and the metal wiring layer, a step of continuously etching with a mixed gas of chlorine gas and boron trichloride,
    前記バリア層に接続されるように透明導電膜からなる前記画素電極を形成する工程とを有することを特徴とするアクティブマトリクス基板の製造方法。 The method for manufacturing an active matrix substrate characterized by having a step of forming the pixel electrode made of a transparent conductive film to be connected to the barrier layer.
  3. 前記金属配線を形成する工程と前記バリア層を形成する工程は、1torr以下の真空度で前記金属配線及び前記バリア層となるそれぞれの膜をスパッタリングにより形成し、連続的にドライエッチングによりパターニングして形成することを特徴とする請求項1又は2に記載のアクティブマトリクス基板の製造方法。 The step of forming the barrier layer and the step of forming the metal wiring is formed by sputtering a respective film to be the metal wiring and the barrier layer at a degree of vacuum below 1 torr, and patterned by continuously dry-etched the method for manufacturing an active matrix substrate according to claim 1 or 2, characterized in that to form.
  4. 前記画素電極を形成する工程及びそれ以降に、前記基板の温度が300℃以上となる工程が含まれることを特徴とする請求項1ないし3のいずれか1項に記載のアクティブマトリクス基板の製造方法。 The process and subsequent forming the pixel electrode, method of manufacturing an active matrix substrate according to any one of claims 1 to 3 temperature of the substrate is characterized to include steps to be 300 ° C. or higher .
  5. 前記金属配線を形成する工程と前記バリア層を形成する工程は、前記金属配線と前記バリア層となるそれぞれの層を1torr以下の真空度を保ったままスパッタリング形成し、前記バリア層と前記金属配線を同一のエッチング工程でパターニングすることを特徴とする請求項1ないし4のいずれか1項に記載のアクティブマトリクス基板の製造方法。 The step of forming the barrier layer and the step of forming the metal wiring, the metal wiring remains sputtering form respective layers of said barrier layer keeping the degree of vacuum below 1 torr, the metal wiring and the barrier layer method of manufacturing an active matrix substrate according to any one of claims 1 to 4, characterized in that the patterning in the same etching step.
  6. 前記バリア層上に絶縁膜が形成されてなり、前記バリア層は、前記絶縁膜に形成されたスルーホールを介して前記透明導電膜に接続されてなることを特徴とする請求項1ないし5のいずれか1項に記載のアクティブマトリクス基板の製造方法。 Insulating film is formed on the barrier layer, the barrier layer of claim 1 to 5, characterized in that connected to the transparent conductive film through a through hole formed in the insulating film the method for manufacturing an active matrix substrate according to any one.
JP52351697A 1996-02-09 1997-02-07 Contact structure of the multilayer wiring, the active matrix substrate and a manufacturing method thereof Expired - Fee Related JP3646311B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2451796 1996-02-09
PCT/JP1997/000338 WO1997029400A1 (en) 1996-02-09 1997-02-07 Contact structure for multilayer wiring, active matrix substrate and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP3646311B2 true JP3646311B2 (en) 2005-05-11

Family

ID=12140374

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52351697A Expired - Fee Related JP3646311B2 (en) 1996-02-09 1997-02-07 Contact structure of the multilayer wiring, the active matrix substrate and a manufacturing method thereof

Country Status (2)

Country Link
JP (1) JP3646311B2 (en)
WO (1) WO1997029400A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928665B2 (en) * 1999-12-31 2012-05-09 三星電子株式会社Samsung Electronics Co.,Ltd. Contact structure and method of forming and a thin film transistor substrate and a manufacturing method thereof comprising the same wiring
JP4522529B2 (en) * 2000-03-29 2010-08-11 株式会社半導体エネルギー研究所 A semiconductor device and a manufacturing method thereof
JP2008306043A (en) * 2007-06-08 2008-12-18 Ulvac Japan Ltd Formation method for wiring film, transistor, and electronic apparatus
US8449818B2 (en) 2010-06-30 2013-05-28 H. C. Starck, Inc. Molybdenum containing targets
US8449817B2 (en) * 2010-06-30 2013-05-28 H.C. Stark, Inc. Molybdenum-containing targets comprising three metal elements
US9334565B2 (en) 2012-05-09 2016-05-10 H.C. Starck Inc. Multi-block sputtering target with interface portions and associated methods and articles

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02132833A (en) * 1988-11-11 1990-05-22 Matsushita Electric Ind Co Ltd Thin film wiring
JPH04256324A (en) * 1991-02-08 1992-09-11 Toshiba Corp Manufacture of thin-film semiconductor element
JP3491904B2 (en) * 1992-02-21 2004-02-03 セイコーエプソン株式会社 A method of manufacturing a liquid crystal display device

Also Published As

Publication number Publication date Type
WO1997029400A1 (en) 1997-08-14 application

Similar Documents

Publication Publication Date Title
US6562645B2 (en) Method of fabricating fringe field switching mode liquid crystal display
US5917564A (en) Methods of forming active matrix display devices with reduced susceptibility to image-sticking and devices formed thereby
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US6762082B2 (en) Semiconductor device and method of fabricating the same
US6969889B2 (en) Wire structure, a thin film transistor substrate of using the wire structure and a method of manufacturing the same
US6008869A (en) Display device substrate and method of manufacturing the same
US20020139980A1 (en) Semiconductor device
US7223643B2 (en) Method of manufacturing a semiconductor device
US6524895B2 (en) Semiconductor device and method of fabricating the same
EP1020920A2 (en) Semiconductor device having a driver TFT and a pixel TFT on a common substrate and manufacturing method thereof
US6936844B1 (en) Semiconductor device having a gate wiring comprising laminated wirings
US6630977B1 (en) Semiconductor device with capacitor formed around contact hole
US20050263835A1 (en) Semiconductor device, and method of fabricating the same
US20060269786A1 (en) Wiring for display device and thin film transistor array panel including the same and method for manufacturing thereof
US6420282B1 (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
US20040238886A1 (en) Thin film transistor array panel and a method for manufacturing the same
US20030178656A1 (en) Manufacturing method of electro line for liquid crystal display device
JP2000228527A (en) Semiconductor device and manufacture thereof
US20030153110A1 (en) Thin film transistor substrate and method of manufacturing the same
US6861670B1 (en) Semiconductor device having multi-layer wiring
US7226822B2 (en) Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US5660971A (en) Thin film device and a method for fabricating the same
JP2001339072A (en) Liquid crystal display device
US6853405B2 (en) Method of fabricating liquid crystal display
US20040072444A1 (en) Etchant for wire, method of manufacturing wire using etchant, thin film transistor array panel including wire and manufacturing method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20031216

Free format text: JAPANESE INTERMEDIATE CODE: A131

RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20031225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040212

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041112

A521 Written amendment

Effective date: 20041209

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20050118

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050131

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20080218

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20090218

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090218

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100218

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110218

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20110218

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20120218

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130218

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees