JP2005033186A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2005033186A JP2005033186A JP2004165303A JP2004165303A JP2005033186A JP 2005033186 A JP2005033186 A JP 2005033186A JP 2004165303 A JP2004165303 A JP 2004165303A JP 2004165303 A JP2004165303 A JP 2004165303A JP 2005033186 A JP2005033186 A JP 2005033186A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- semiconductor
- thermal decomposition
- pyrolysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、 III族窒化物を用いた電界効果トランジスタ、バイポーラトランジスタ又は発光素子等の半導体装置の製造方法に関し、特に基板を分割して半導体素子を取り出す技術に関する。 The present invention relates to a method for manufacturing a semiconductor device such as a field effect transistor, a bipolar transistor, or a light emitting element using a group III nitride, and more particularly to a technique for extracting a semiconductor element by dividing a substrate.
GaN 、AlN 、InN 又はこれらの混晶よりなる III族窒化物半導体(以下、単に窒化物半導体という)は、そのバンドギャップが広いために発光素子に応用されているのみならず、その耐圧、電子飽和速度及び電子移動度が高いために電界効果トランジスタ又はバイポーラトランジスタ等の高周波高出力電子デバイス等の開発にも利用されている。 Group III nitride semiconductors (hereinafter simply referred to as nitride semiconductors) made of GaN, AlN, InN or mixed crystals thereof are not only applied to light-emitting devices because of their wide band gaps, but also their breakdown voltage, electron Because of its high saturation speed and high electron mobility, it is also used for the development of high-frequency and high-power electronic devices such as field effect transistors or bipolar transistors.
これらの窒化物半導体を用いた半導体装置の製造においては、単結晶ウェハの製造が難しく、その結果、これらの窒化物半導体とは格子定数や熱膨張係数が異なる材料よりなる母材基板、例えばサファイア基板やSiC基板の上において窒化物半導体結晶層の成長が行なわれてきた。しかしながら、サファイア基板やSiC基板の上で結晶成長させた場合、基板と窒化物半導体結晶層との間の格子不整合に起因する残留応力及びそれに伴う残留歪みが存在し、それによって基板が反る等の問題が生じる。それに対して、この残留歪みを除去する1つの方法として、光を母材基板の裏面側から照射することによって、基板と窒化物半導体結晶層との界面に、該結晶層が熱分解されてなる熱分解層を形成するという技術が開発されている(特許文献1及び2参照)。
しかしながら、単に光を母材基板の裏面から照射し、基板と窒化物半導体結晶層との界面に熱分解層を形成する従来技術においては、次のような問題が生じる。すなわち、熱分解層は主に III族金属を主成分としているため、その融点が低いと共に化学反応を起こしやすい。このため、熱分解層を形成する工程よりも後に、ウェハを昇温する工程やウェハを反応性ガス雰囲気中にさらす工程等の通常の半導体製造工程を実施すると、熱分解層から III族金属が蒸発して汚染の原因となってしまうという問題、又は熱分解層自身が化学反応によって変質又は変形を起こしてウェハの均一性が損なわれるという問題が生じる。 However, in the prior art in which light is simply irradiated from the back surface of the base material substrate and the thermal decomposition layer is formed at the interface between the substrate and the nitride semiconductor crystal layer, the following problems occur. That is, since the pyrolysis layer is mainly composed of a group III metal, it has a low melting point and easily undergoes a chemical reaction. For this reason, when a normal semiconductor manufacturing process such as a process of heating the wafer or a process of exposing the wafer to a reactive gas atmosphere is performed after the process of forming the pyrolysis layer, the group III metal is removed from the pyrolysis layer. There arises a problem that evaporation causes contamination, or a problem that the thermal decomposition layer itself is altered or deformed by a chemical reaction to deteriorate the uniformity of the wafer.
さらに、従来技術においては、ウェハ裏面の全領域に対して光を照射するため、前述の熱分解層が、窒化物半導体層と母材基板との界面における全領域に形成される結果、該半導体層の母材基板に対する完全な固定状態を保てなくなるので、半導体装置製造工程において該半導体層が位置ずれを起こすという問題も生じる。このような場合、後に行なわれる基板の降温過程で熱分解層を再度固化したとしても、この熱分解層は III族金属であるGa、Al又はIn等を主成分とするために融点が低いので、基板上に半導体素子を作り込んでいく過程において室温以上に基板温度を上昇させた場合等に熱分解層が再び融解し、その結果、半導体素子の基板からの位置ずれが起こるという問題が生じる。 Further, in the prior art, since the entire region on the back surface of the wafer is irradiated with light, the above-described pyrolysis layer is formed in the entire region at the interface between the nitride semiconductor layer and the base material substrate. Since the layer cannot be completely fixed to the base material substrate, there is a problem that the semiconductor layer is displaced in the semiconductor device manufacturing process. In such a case, even if the pyrolysis layer is solidified again in the process of lowering the temperature of the substrate performed later, the pyrolysis layer has a low melting point because it is mainly composed of a group III metal such as Ga, Al, or In. When the substrate temperature is raised to room temperature or higher in the process of forming the semiconductor element on the substrate, the pyrolysis layer is melted again, resulting in a problem that the semiconductor element is displaced from the substrate. .
前記に鑑み、本発明は、半導体装置製造プロセスにおける半導体層の位置ずれ及び熱処理工程での汚染、変質又は変形等を防止しながら、半導体層を結晶成長させたウェハ面内において残留応力又は残留歪みを均一に緩和できるようにすることを目的とする。 In view of the above, the present invention provides a residual stress or residual strain within a wafer surface on which a semiconductor layer is crystal-grown while preventing misalignment of the semiconductor layer in the semiconductor device manufacturing process and contamination, alteration or deformation in the heat treatment step. The purpose is to be able to alleviate uniformly.
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、基板の一面上に形成された半導体層に対して基板の他面側から光を照射し、それによって半導体層における基板との接触領域を部分的に熱分解させて熱分解層を形成する工程と、基板と半導体層とが結合している状態を保ちながら熱分解層を除去する工程とを備えている。 In order to achieve the above object, a semiconductor device manufacturing method according to the present invention irradiates a semiconductor layer formed on one surface of a substrate with light from the other surface side of the substrate, thereby forming a substrate in the semiconductor layer. And a step of partially pyrolyzing the contact region with the substrate to form a pyrolysis layer, and a step of removing the pyrolysis layer while maintaining a state where the substrate and the semiconductor layer are bonded to each other.
本発明の半導体装置の製造方法によると、基板の一面(表面)上に形成された半導体層に対して基板の他面(裏面)側から光を照射して熱分解層を形成するため、熱分解層の弾力性によって基板表面内の残留歪みを緩和することができるので、基板の反り等の問題が発生することを防止できる。また、半導体層を部分的に熱分解させて熱分解層を形成するため、言い換えると、基板裏面の一部分のみに対して光照射を行なって熱分解層を形成するため、半導体層(正確には半導体層のうちの基板との接触領域)における光が照射されない部分には熱分解層が形成されない。すなわち、半導体層における熱分解層の非形成領域と基板との直接的な結合が保たれるので、半導体層の母材基板に対する完全な固定状態を保つことができ、それによって半導体層の位置ずれを防止することができる。 According to the method for manufacturing a semiconductor device of the present invention, the semiconductor layer formed on one surface (front surface) of the substrate is irradiated with light from the other surface (back surface) side of the substrate to form the thermal decomposition layer. Residual strain in the substrate surface can be relaxed by the elasticity of the decomposition layer, so that problems such as warpage of the substrate can be prevented. In addition, in order to form a thermal decomposition layer by partially thermally decomposing the semiconductor layer, in other words, to form a thermal decomposition layer by irradiating only a part of the back surface of the substrate, the semiconductor layer (precisely, A thermal decomposition layer is not formed in a portion of the semiconductor layer that is not irradiated with light in a contact region with the substrate. In other words, since the direct bonding between the non-pyrolyzed region of the semiconductor layer and the substrate is maintained, the semiconductor layer can be kept completely fixed to the base material substrate, thereby shifting the position of the semiconductor layer. Can be prevented.
また、本発明の半導体装置の製造方法によると、熱分解層自体を除去するため、その後に、熱分解層の融点以上に基板を加熱する工程を行なったとしても、熱処理に起因する汚染、変質又は変形を防止することができる。すなわち、熱処理に起因する汚染、変質又は変形を防止しながら、熱分解層の融点以上に基板を昇温させる工程を実施することができる。 In addition, according to the method for manufacturing a semiconductor device of the present invention, even if a step of heating the substrate to a temperature equal to or higher than the melting point of the pyrolysis layer is performed to remove the pyrolysis layer itself, contamination and alteration caused by the heat treatment are performed. Alternatively, deformation can be prevented. That is, the step of raising the temperature of the substrate above the melting point of the pyrolysis layer can be performed while preventing contamination, alteration or deformation due to heat treatment.
本発明の半導体装置の製造方法において、半導体層は III族窒化物よりなる半導体層であることが好ましい。このようにすると、熱分解層の形成を確実に行なうことができる。 In the method for manufacturing a semiconductor device of the present invention, the semiconductor layer is preferably a semiconductor layer made of a group III nitride. If it does in this way, formation of a thermal decomposition layer can be performed reliably.
本発明の半導体装置の製造方法において、熱分解層を形成する工程では、熱分解層は、基板の一面上において該一面の中心に対して対称な形状に形成されることが好ましい。 In the method of manufacturing a semiconductor device of the present invention, in the step of forming the pyrolysis layer, the pyrolysis layer is preferably formed in a symmetrical shape with respect to the center of the one surface on one surface of the substrate.
このようにすると、半導体層の形成時に基板表面内に生じた初期残留歪みを基板表面内で均一に且つ等方的に解放することができる。 In this way, the initial residual strain generated in the substrate surface during the formation of the semiconductor layer can be released uniformly and isotropically in the substrate surface.
本発明の半導体装置の製造方法における熱分解層を形成する工程において、熱分解層は、基板表面の周縁部上のみに形成されてもよいし、又は、基板表面における中心部以外の他の部分の上に形成されてもよい。 In the step of forming the thermal decomposition layer in the method for manufacturing a semiconductor device of the present invention, the thermal decomposition layer may be formed only on the peripheral edge portion of the substrate surface, or other part other than the central portion on the substrate surface. It may be formed on the top.
本発明の半導体装置の製造方法において、熱分解層を形成する工程では、熱分解層は、基板の一面上において同心円状、放射状又はらせん状に形成されることが好ましい。 In the method for manufacturing a semiconductor device of the present invention, in the step of forming the pyrolysis layer, the pyrolysis layer is preferably formed concentrically, radially or spirally on one surface of the substrate.
このようにすると、基板表面内に存在する歪を、基板表面の中心に対してほぼ対称に且つ均一に緩和することができる。 In this way, strain existing in the substrate surface can be relaxed substantially symmetrically and uniformly with respect to the center of the substrate surface.
本発明の半導体装置の製造方法において、熱分解層を形成する工程では、熱分解層は、半導体層の端部に露出する部分を持つように形成され、熱分解層を除去する工程では、熱分解層は、前記露出する部分から酸性溶液によってエッチングされることが好ましい。 In the method for manufacturing a semiconductor device of the present invention, in the step of forming the pyrolysis layer, the pyrolysis layer is formed to have a portion exposed at the end of the semiconductor layer, and in the step of removing the pyrolysis layer, heat is The decomposition layer is preferably etched from the exposed portion with an acidic solution.
このようにすると、熱分解層全体を確実にエッチングによって除去することができる。 In this way, the entire pyrolysis layer can be reliably removed by etching.
本発明の半導体装置の製造方法において、熱分解層を除去する工程よりも後に、熱分解層の融点以上に基板を加熱する工程をさらに備えていてもよい。 The semiconductor device manufacturing method of the present invention may further include a step of heating the substrate to a temperature equal to or higher than the melting point of the pyrolysis layer after the step of removing the pyrolysis layer.
本発明の半導体装置の製造方法において、熱分解層を除去する工程よりも後に、半導体層を活性層として用いた複数の半導体素子を形成する工程をさらに備えていてもよい。 The method for manufacturing a semiconductor device of the present invention may further include a step of forming a plurality of semiconductor elements using the semiconductor layer as an active layer after the step of removing the thermal decomposition layer.
この場合、複数の半導体素子を形成する工程よりも後に、基板を分割することによって複数の半導体素子を個片化する工程をさらに備え、熱分解層を形成する工程は、基板の分割ラインに沿って半導体層に対して光を照射することにより、熱分解層をライン状に形成する工程を含み、複数の半導体素子を個片化する工程は、熱分解層が除去されたライン状の領域に沿って基板を分割する工程を含むことが好ましい。このようにすると、基板表面内における残留歪みを緩和しながら各半導体素子を形成できると共に、各半導体素子をチップとして切り出すことができる。 In this case, the method further includes the step of dividing the plurality of semiconductor elements by dividing the substrate after the step of forming the plurality of semiconductor elements, and the step of forming the thermal decomposition layer is performed along the dividing line of the substrate. Including the step of forming the thermal decomposition layer in a line shape by irradiating the semiconductor layer with light, and the step of dividing the plurality of semiconductor elements into the linear region from which the thermal decomposition layer has been removed. Preferably, the method includes a step of dividing the substrate along the substrate. Thus, each semiconductor element can be formed while relaxing the residual strain in the substrate surface, and each semiconductor element can be cut out as a chip.
また、この場合、複数の半導体素子を形成する工程よりも後に、基板を分割することによって複数の半導体素子を個片化する工程をさらに備え、熱分解層を形成する工程は、基板の分割ラインに沿って光が照射されない領域がライン状に存在するように半導体層に対して光を照射する工程を含み、複数の半導体素子を個片化する工程は、ライン状に存在する光が照射されない領域に沿って基板を分割する工程を含むことが好ましい。このようにすると、基板表面内における残留歪みを緩和しながら各半導体素子を形成できると共に基板から各半導体素子を、他の基板に貼り合わせ可能な薄膜状態で切り出すことができる。 In this case, the method further includes the step of dividing the plurality of semiconductor elements into pieces by dividing the substrate after the step of forming the plurality of semiconductor elements, and the step of forming the thermal decomposition layer includes a dividing line of the substrate. The step of irradiating the semiconductor layer with light so that the region not irradiated with light exists along the line, and the step of dividing the plurality of semiconductor elements into pieces is not irradiated with the light existing in the line shape It is preferable to include a step of dividing the substrate along the region. In this way, each semiconductor element can be formed while relaxing the residual strain in the substrate surface, and each semiconductor element can be cut out from the substrate in a thin film state that can be bonded to another substrate.
本発明によると、半導体層を結晶成長させたウェハ面において、熱分解層の形成によって残留応力又は残留歪みを均一に緩和することができるので、基板の反り等の問題が発生することを防止できる。また、基板と半導体層とが結合している状態を保ちながら熱分解層を除去することにより、その後の半導体装置製造プロセスにおける半導体層の位置ずれ及び熱処理工程での汚染、変質又は変形等が発生する事態も阻止することができる。すなわち、残留応力又は残留歪みを緩和して基板の反り等を防止しながら、半導体装置製造プロセスで位置ずれを起さず且つ熱処理工程にも耐えうる半導体層を用いた半導体装置を製造することができる。 According to the present invention, since the residual stress or residual strain can be uniformly relaxed by forming the thermal decomposition layer on the wafer surface on which the semiconductor layer is crystal-grown, it is possible to prevent problems such as substrate warpage from occurring. . Also, by removing the thermal decomposition layer while maintaining the state where the substrate and the semiconductor layer are bonded, the semiconductor layer is displaced in the subsequent semiconductor device manufacturing process, and contamination, alteration or deformation of the heat treatment process occurs. You can also prevent the situation. That is, it is possible to manufacture a semiconductor device using a semiconductor layer capable of withstanding a heat treatment process without causing a positional shift in a semiconductor device manufacturing process while relaxing a residual stress or a residual strain and preventing a warp of the substrate. it can.
(第1の実施形態)
以下、本発明の第1の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
(First embodiment)
A method for manufacturing a semiconductor device according to the first embodiment of the present invention will be described below with reference to the drawings.
図1(a)及び図1(c)〜(g)は、第1の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図1(b)は、第1の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 FIG. 1A and FIGS. 1C to 1G are cross-sectional views showing respective steps of the semiconductor device manufacturing method according to the first embodiment, and FIG. 1B shows the first embodiment. It is a top view which shows 1 process of the manufacturing method of the semiconductor device which concerns on a form.
まず、図1(a)に示すように、例えばC面を主面とする厚さ400μm程度のサファイア基板11の該主面上に、例えば有機金属気相エピタキシャル成長法(MOVPE法)により、例えば窒化ガリウム(GaN)よりなる厚さ2〜3μm程度の第1の半導体層12を形成する。その後、第1の半導体層12の上に、例えばアルミニウムとガリウムとを含む窒化物混晶(Alx Ga1-x N(但し0<x<1))よりなる厚さ25nm程度の第2の半導体層13を形成する。このとき、サファイア基板11と第1の半導体層12との間の格子不整合に起因する残留応力及びそれに伴う残留歪みが存在し、それによって、図1(a)に示すように、サファイア基板11が反る。
First, as shown in FIG. 1A, for example, nitridation is performed on the main surface of a
続いて、主面上に半導体層12及び13が積層されたサファイア基板11の裏面(前記主面の反対面)側から、例えばNd:YAGレーザの3次高調波を、例えば、照射エネルギー0.3J/cm2 、パルス幅5ns、ビーム径1.00μmの照射条件で照射する。具体的には、本実施形態においては、図1(b)に示すように、サファイア基板11の裏面における周縁部を光照射部11aとする。レーザ光に対してサファイア基板11は透明であるため、サファイア基板11の裏面側から照射したレーザ光は、第1の半導体層(GaN層)12におけるサファイア基板11との界面近傍で吸収されるので、該界面近傍のGaN層12のみが熱分解する。その結果、図1(c)に示すように、光照射部11aと対応するGaN層12の周縁部におけるサファイア基板11との界面近傍に、Gaを主成分とする薄い熱分解層14が形成される。このように熱分解層14を形成することによって、サファイア基板11の周縁部に存在する歪を、基板表面の中心に対してほぼ対称に且つ一様に緩和することができる。
Subsequently, from the back surface (opposite surface of the main surface) of the
ところで、熱分解層14の融点は一般に低いため、第1の半導体層(GaN層)12及び第2の半導体層(AlGaN層)13を用いた半導体装置の製造工程において、熱分解層14が形成されたままでサファイア基板11を昇温する工程を実施すると、次のような問題が生じる。すなわち、熱分解層14中のGaの蒸発若しくは拡散等に起因する汚染又は該Gaの酸化により、熱分解層14の厚さにむらが生じたり、又はAlGaN層13の表面形状が不均一になる結果、最終的に作製された半導体装置においても面内性能ばらつきが生じてしまう。
By the way, since the melting point of the
そこで、本実施形態においては、レーザ光の照射によって形成された熱分解層14を有するサファイア基板11を例えば塩酸に浸すことによって、図1(d)に示すように、熱分解層14を除去する。このとき、GaN層12については、図1(d)に示すように、レーザ光の未照射部分(熱分解層14の非形成領域)でサファイア基板11と結合された状態が保たれる。
Therefore, in this embodiment, the
次に、図1(e)に示すように、GaN層12及びAlGaN層13におけるデバイス活性領域として用いられる領域の上に、例えばSiよりなるマスク15を堆積した後、例えば900℃程度の酸素雰囲気中で9時間程度アニ−ルを実施する。これにより、AlGaN層13におけるマスク15によって覆われていない領域が選択的に酸化され、それにより素子分離層16が形成される。ここで、900℃程度という熱分解層14の融点以上の高温においてサファイア基板11を酸素雰囲気中に曝すことができるのは、図1(d)に示す工程で熱分解層14が既に除去されているからである。
Next, as shown in FIG. 1E, after a
次に、図1(f)に示すように、マスク15を除去した後、AlGaN層13の露出部分の上に、例えば、主としてTi層とAl層との積層構造から構成される一対のソース・ドレイン電極17を形成し、その後、例えば600℃程度の水素雰囲気中でアニ−ルを実施することにより、各ソース・ドレイン電極17とAlGaN層13との間においてオーミック・コンタクトを実現する。ここで、図1(d)に示す工程で熱分解層14が除去されているため、600℃程度という熱分解層14の融点以上の高温においてサファイア基板11を処理したとしても、熱分解層14の蒸発又は化学反応等に起因する悪影響を防止することができる。
Next, as shown in FIG. 1 (f), after removing the
次に、図1(g)に示すように、AlGaN層13における一対のソース・ドレイン電極17の間の領域の上に、例えばリフトオフ法によってゲート電極18を形成した後、AlGaN層13の残りの露出部分の上に表面パッシベ−ション膜19を形成する。その後、図示は省略しているが、配線工程等を経て半導体装置を完成させる。
Next, as shown in FIG. 1G, after the
以上に説明したように、第1の実施形態によると、サファイア基板11の主面上に形成されたGaN層12に対して、サファイア基板11の裏面(GaN層12が形成された主面の反対面)から光を照射して熱分解層14を形成するため、熱分解層14の弾力性によって基板主面内の残留歪みを緩和することができるので、サファイア基板11の反り等の問題が発生することを防止できる。また、第1の実施形態においては、反り等が生じた場合に一般に変形量が大きい基板周縁部の歪を、光照射(レーザ光照射)の仕方を調節することによって緩和することができる。
As described above, according to the first embodiment, the back surface of the sapphire substrate 11 (opposite of the main surface on which the
また、第1の実施形態によると、GaN層12を部分的に熱分解させて熱分解層14を形成するため、言い換えると、基板裏面の一部分のみに対して光照射を行なって熱分解層14を形成するため、GaN層12(正確にはGaN層12のうちのサファイア基板11との接触領域)における光が照射されない部分には熱分解層14が形成されない。すなわち、熱分解層14の除去後においても、GaN層12における熱分解層14の非形成領域とサファイア基板11との直接的な結合が保たれるので、母材基板であるサファイア基板11に対するGaN層12の完全な固定状態を保つことができ、それによってGaN層12の位置ずれを防止することができる。これにより、後のリソグラフィ工程等における精度の向上を図ることができる。
Further, according to the first embodiment, the
また、第1の実施形態によると、熱分解層14自体を除去するため、その後に、熱分解層14の融点以上にサファイア基板11を加熱する工程を行なったとしても、熱処理に起因する汚染、変質又は変形を防止することができる。すなわち、熱処理に起因する汚染、変質又は変形を防止しながら、熱分解層14の融点以上にサファイア基板11を昇温させる工程を実施することができる。
Further, according to the first embodiment, in order to remove the
尚、第1の実施形態において、基板裏面側から照射する光の種類は、第1の半導体層12を熱分解させることができる光であれば、特に限定されるものではない。
In the first embodiment, the type of light irradiated from the back side of the substrate is not particularly limited as long as it is light that can thermally decompose the
また、第1の実施形態において、第1の半導体層12として、GaN層を用いたが、これに限らず、 III族窒化物層を用いることによって、熱分解層14の形成を確実に行なうことができる。但し、 III族窒化物層以外の半導体層、例えばGaAs層又はSi層等を用いてもよいことは言うまでもない。
In the first embodiment, the GaN layer is used as the
また、第1の実施形態において、サファイア基板11を用いたが、これに代えて、SiC基板又はガラス基板等を用いてもよい。
In the first embodiment, the
また、第1の実施形態において、熱分解層14のエッチング除去に塩酸を用いたが、これに代えて、他の酸性溶液を用いてもよい。また、熱分解層14を、酸性溶液を用いたエッチング以外の方法によって除去してもよい。
In the first embodiment, hydrochloric acid is used for removing the
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
(Second Embodiment)
A method for manufacturing a semiconductor device according to the second embodiment of the present invention will be described below with reference to the drawings.
図2(a)及び図2(c)〜(g)は、第2の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図2(b)は、第2の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 2A and 2C to 2G are cross-sectional views showing respective steps of the semiconductor device manufacturing method according to the second embodiment, and FIG. 2B is a second embodiment. It is a top view which shows 1 process of the manufacturing method of the semiconductor device which concerns on a form.
まず、図2(a)に示すように、例えばC面を主面とする厚さ400μm程度のサファイア基板21の該主面上に、例えばMOVPE法により、例えばGaNよりなる厚さ2〜3μm程度の第1の半導体層22を形成する。その後、第1の半導体層22の上に、例えばアルミニウムとガリウムとを含む窒化物混晶(Alx Ga1-x N(但し0<x<1))よりなる厚さ25nm程度の第2の半導体層23を形成する。このとき、サファイア基板21と第1の半導体層22との間の格子不整合に起因する残留応力及びそれに伴う残留歪みが存在し、それによって、図1(a)に示すように、サファイア基板21が反る。
First, as shown in FIG. 2A, for example, on the main surface of the
続いて、主面上に半導体層22及び23が積層されたサファイア基板21の裏面(前記主面の反対面)側から、例えばNd:YAGレーザの3次高調波を、例えば、照射エネルギー0.3J/cm2 、パルス幅5ns、ビーム径1.00μmの照射条件で照射する。具体的には、本実施形態においては、図2(b)に示すように、サファイア基板21の裏面における中心近傍部を除くほぼ全域を光照射部21aとする。レーザ光に対してサファイア基板21は透明であるため、サファイア基板21の裏面側から照射したレーザ光は、第1の半導体層(GaN層)22におけるサファイア基板21との界面近傍で吸収されるので、該界面近傍のGaN層22のみが熱分解する。その結果、図2(c)に示すように、光照射部21aと対応するGaN層22のほぼ全域(中心近傍部を除く)におけるサファイア基板21との界面近傍に、Gaを主成分とする薄い熱分解層24が形成される。このように熱分解層24を形成することによって、光照射前に存在していたサファイア基板21の残留応力は、該基板の中心近傍部を除く広い範囲に亘って、該基板の中心に対してほぼ対称に且つ一様に緩和される。
Subsequently, from the back surface (opposite surface of the main surface) of the
ところで、熱分解層24の融点は一般に低いため、第1の半導体層(GaN層)22及び第2の半導体層(AlGaN層)23を用いた半導体装置の製造工程において、熱分解層24が形成されたままでサファイア基板21を昇温する工程を実施すると、次のような問題が生じる。すなわち、熱分解層24中のGaの蒸発若しくは拡散等に起因する汚染又は該Gaの酸化により、熱分解層24の厚さにむらが生じたり、又はAlGaN層23の表面形状が不均一になる結果、最終的に作製された半導体装置においても面内性能ばらつきが生じてしまう。
By the way, since the melting point of the
そこで、本実施形態においては、レーザ光の照射によって形成された熱分解層24を有するサファイア基板21を例えば塩酸に浸すことによって、図2(d)に示すように、熱分解層24を除去する。このとき、GaN層22については、図2(d)に示すように、レーザ光の未照射部分(熱分解層24の非形成領域)つまり中央部でサファイア基板21と結合された状態が保たれる。
Therefore, in this embodiment, the
次に、図2(e)に示すように、GaN層22及びAlGaN層23におけるデバイス活性領域として用いられる領域の上に、例えばSiよりなるマスク25を堆積した後、例えば900℃程度の酸素雰囲気中で9時間程度アニ−ルを実施する。これにより、AlGaN層23におけるマスク25によって覆われていない領域が選択的に酸化され、それにより素子分離層26が形成される。ここで、900℃程度という熱分解層24の融点以上の高温においてサファイア基板21を酸素雰囲気中に長時間曝すことができるのは、図2(d)に示す工程で熱分解層24が既に除去されているからである。
Next, as shown in FIG. 2E, after a
次に、図2(f)に示すように、マスク25を除去した後、AlGaN層23の露出部分の上に、例えば、主としてTi層とAl層との積層構造から構成される一対のソース・ドレイン電極27を形成し、その後、例えば600℃程度の水素雰囲気中でアニ−ルを実施することにより、各ソース・ドレイン電極27とAlGaN層23との間においてオーミック・コンタクトを実現する。ここで、図2(d)に示す工程で熱分解層24が予め除去されているため、熱分解層24の蒸発又は化学反応等に起因する悪影響を防止しながら、600℃程度という熱分解層24の融点以上の高温においてサファイア基板21を処理することが可能となった。
Next, as shown in FIG. 2 (f), after removing the
次に、図2(g)に示すように、AlGaN層23における一対のソース・ドレイン電極27の間の領域の上に、例えばリフトオフ法によってゲート電極28を形成した後、AlGaN層23の残りの露出部分の上に表面パッシベ−ション膜29を形成する。その後、図示は省略しているが、配線工程等を経て半導体装置を完成させる。
Next, as shown in FIG. 2G, after the
以上に説明したように、第2の実施形態によると、サファイア基板21の主面上に形成されたGaN層22に対して、サファイア基板21の裏面(GaN層22が形成された主面の反対面)から光を照射して熱分解層24を形成するため、熱分解層24の弾力性によって基板主面内の残留歪みを緩和することができるので、サファイア基板21の反り等の問題が発生することを防止できる。また、第2の実施形態においては、反り等が生じた場合に変形量が最も小さい基板中心部以外の全ての部分の歪を、光照射(レーザ光照射)の仕方を調節することによって緩和することができる。
As described above, according to the second embodiment, the back surface of the sapphire substrate 21 (opposite of the main surface on which the
また、第2の実施形態によると、GaN層22の中心部以外を熱分解させて熱分解層24を形成するため、言い換えると、基板裏面の中心部以外に対して光照射を行なって熱分解層24を形成するため、GaN層22(正確にはGaN層22のうちのサファイア基板21との接触領域)における光が照射されない中心部分には熱分解層24が形成されない。このため、熱分解層14の除去後においても、GaN層22における熱分解層24の非形成領域とサファイア基板21との直接的な結合が保たれる。言い換えると、熱分解層24の除去後においても、GaN層22をその中心部においてサファイア基板21により支持することが可能となる。従って、母材基板であるサファイア基板21に対するGaN層22の完全な固定状態を保つことができ、それによってGaN層22の位置ずれを防止することができる。これにより、後のリソグラフィ工程等における精度の向上を図ることができる。
In addition, according to the second embodiment, since the
また、第2の実施形態によると、熱分解層24自体を除去するため、その後に、熱分解層24の融点以上にサファイア基板21を加熱する工程を行なったとしても、熱処理に起因する汚染、変質又は変形を防止することができる。すなわち、熱処理に起因する汚染、変質又は変形を防止しながら、熱分解層24の融点以上にサファイア基板21を昇温させる工程を実施することができる。
In addition, according to the second embodiment, in order to remove the
尚、第2の実施形態において、基板裏面側から照射する光の種類は、第1の半導体層22を熱分解させることができる光であれば、特に限定されるものではない。
In the second embodiment, the type of light irradiated from the back side of the substrate is not particularly limited as long as it is light that can thermally decompose the
また、第2の実施形態において、第1の半導体層22として、GaN層を用いたが、これに限らず、 III族窒化物層を用いることによって、熱分解層24の形成を確実に行なうことができる。但し、 III族窒化物層以外の半導体層、例えばGaAs層又はSi層等を用いてもよいことは言うまでもない。
In the second embodiment, the GaN layer is used as the
また、第2の実施形態において、サファイア基板21を用いたが、これに代えて、SiC基板又はガラス基板等を用いてもよい。
In the second embodiment, the
また、第2の実施形態において、熱分解層24のエッチング除去に塩酸を用いたが、これに代えて、他の酸性溶液を用いてもよい。また、熱分解層24を、酸性溶液を用いたエッチング以外の方法によって除去してもよい。
In the second embodiment, hydrochloric acid is used for removing the
(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
(Third embodiment)
Hereinafter, a method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described with reference to the drawings.
図3(a)、(c)及び(d)は、第3の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図3(b)は、第3の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 3A, 3C, and 3D are cross-sectional views showing respective steps of the method of manufacturing a semiconductor device according to the third embodiment, and FIG. 3B shows the third embodiment. It is a top view which shows 1 process of the manufacturing method of the semiconductor device which concerns.
まず、図3(a)に示すように、例えばC面を主面とする厚さ400μm程度のサファイア基板31の該主面上に、例えばMOVPE法により、例えばGaNよりなる厚さ2〜3μm程度の第1の半導体層32を形成する。その後、第1の半導体層32の上に、例えばアルミニウムとガリウムとを含む窒化物混晶(Alx Ga1-x N(但し0<x<1))よりなる厚さ25nm程度の第2の半導体層33を形成する。このとき、サファイア基板31と第1の半導体層32との間の格子不整合に起因する残留応力及びそれに伴う残留歪みが存在し、それによって、図3(a)に示すように、サファイア基板21が反る。
First, as shown in FIG. 3A, on the main surface of a
続いて、主面上に半導体層32及び33が積層されたサファイア基板31の裏面(前記主面の反対面)側から、例えばNd:YAGレーザの3次高調波を、例えば、照射エネルギー0.3J/cm2 、パルス幅5ns、ビーム径1.00μmの照射条件で照射する。具体的には、本実施形態においては、図3(b)に示すように、サファイア基板31の裏面において同心円状パターンを持つ光照射部35を設定する。レーザ光に対してサファイア基板31は透明であるため、サファイア基板31の裏面側から照射したレーザ光は、第1の半導体層(GaN層)32におけるサファイア基板31との界面近傍で吸収されるので、該界面近傍のGaN層32のみが熱分解する。その結果、図3(c)に示すように、GaN層32のうちの光照射部35と対応する部分(基板主面上において同心円状に存在する部分)におけるサファイア基板31との界面近傍に、Gaを主成分とする薄い熱分解層34が形成される。このようにサファイア基板31の主面上において熱分解層34を基板中心に対して対称な形状に形成することによって、光照射前に存在していたサファイア基板31の残留応力は、該基板の全面に亘って、基板中心に対してほぼ対称に且つ一様に緩和される。
Subsequently, from the back surface (opposite surface of the main surface) of the
ところで、熱分解層34の融点は一般に低いため、第1の半導体層(GaN層)32及び第2の半導体層(AlGaN層)33を用いた半導体装置の製造工程において、熱分解層34が形成されたままでサファイア基板31を昇温する工程を実施すると、次のような問題が生じる。すなわち、熱分解層34中のGaの蒸発若しくは拡散等に起因する汚染又は該Gaの酸化により、熱分解層34の厚さにむらが生じたり、又はAlGaN層33の表面形状が不均一になる結果、最終的に作製された半導体装置においても面内性能ばらつきが生じてしまう。
By the way, since the melting point of the
そこで、本実施形態においては、レーザ光の照射によって形成された熱分解層34を有するサファイア基板31を例えば塩酸に浸すことによって、図3(d)に示すように、熱分解層34を除去する。ここで、図3(c)に示す、光照射部35と対応する同心円状パターンを持つ熱分解層34については、単にサファイア基板31を塩酸に浸すことによっては、熱分解層34のうちの内側の輪帯部分までは塩酸が供給されない結果、該内側の輪帯部分がエッチングによって除去されないという問題が生じる。そこで、本実施形態においては、サファイア基板31の裏面において、同心円状パターンを持つ光照射部35と共に、光照射部35の各輪帯部分同士を接続する光照射部36を設けておく。これによって、GaN層32のうちの光照射部36と対応する部分にも熱分解層34が形成されるため、熱分解層34におけるGaN層32の端部に露出する部分(最も外側の輪帯部分)から、基板中心に向かって熱分解層34が順次除去されていく。その結果、熱分解層34における内側の輪帯部分にも塩酸が供給されるので、該全ての熱分解層34が塩酸によってエッチング除去される。
Therefore, in this embodiment, the
尚、本実施形態においても、熱分解層34の除去後におけるGaN層32については、図3(d)に示すように、レーザ光の未照射部分(熱分解層34の非形成領域である同心円状部分)でサファイア基板31と結合された状態が保たれる。
Also in this embodiment, the
その後、図示は省略しているが、図1(e)〜(g)又は図2(e)〜(g)に示す第1又は第2の実施形態と同様の工程を行なうことによって、半導体装置を完成させることが可能となる。 Thereafter, although not shown, the semiconductor device is obtained by performing the same steps as those in the first or second embodiment shown in FIGS. 1 (e) to (g) or FIGS. 2 (e) to (g). Can be completed.
以上に説明したように、第3の実施形態によると、サファイア基板31の主面上に形成されたGaN層32に対して、サファイア基板31の裏面(GaN層32が形成された主面の反対面)から光を照射して熱分解層34を形成するため、熱分解層34の弾力性によって基板主面内の残留歪みを緩和することができるので、サファイア基板31の反り等の問題が発生することを防止できる。すなわち、本実施形態で説明した光照射(レーザ光照射)の仕方によって、基板主面において同心円状に発生する歪を緩和することが可能となる。
As described above, according to the third embodiment, the back surface of the sapphire substrate 31 (opposite of the main surface on which the
また、第3の実施形態によると、GaN層32を部分的に熱分解させて熱分解層34を形成するため、言い換えると、基板裏面に対して部分的に光照射を行なって熱分解層34を形成するため、GaN層32(正確にはGaN層32のうちのサファイア基板31との接触領域)における光が照射されない部分には熱分解層34が形成されない。すなわち、熱分解層34の除去後においても、GaN層32における熱分解層34の非形成領域とサファイア基板31との直接的な結合が保たれるので、母材基板であるサファイア基板31に対するGaN層32の完全な固定状態を保つことができ、それによってGaN層32の位置ずれを防止することができる。これにより、後のリソグラフィ工程等における精度の向上を図ることができる。
Further, according to the third embodiment, since the
また、第3の実施形態によると、熱分解層34自体を除去するため、その後に、熱分解層34の融点以上にサファイア基板31を加熱する工程を行なったとしても、熱処理に起因する汚染、変質又は変形を防止することができる。すなわち、熱処理に起因する汚染、変質又は変形を防止しながら、熱分解層34の融点以上にサファイア基板31を昇温させる工程を実施することができる。
In addition, according to the third embodiment, in order to remove the
尚、第3の実施形態において、基板裏面側から照射する光の種類は、第1の半導体層32を熱分解させることができる光であれば、特に限定されるものではない。
In the third embodiment, the type of light irradiated from the back side of the substrate is not particularly limited as long as it is light that can thermally decompose the
また、第3の実施形態において、第1の半導体層32として、GaN層を用いたが、これに限らず、 III族窒化物層を用いることによって、熱分解層34の形成を確実に行なうことができる。但し、 III族窒化物層以外の半導体層、例えばGaAs層又はSi層等を用いてもよいことは言うまでもない。
In the third embodiment, a GaN layer is used as the
また、第3の実施形態において、サファイア基板31を用いたが、これに代えて、SiC基板又はガラス基板等を用いてもよい。
In the third embodiment, the
また、第3の実施形態において、熱分解層34のエッチング除去に塩酸を用いたが、これに代えて、他の酸性溶液を用いてもよい。また、熱分解層34を、酸性溶液を用いたエッチング以外の方法によって除去してもよい。
In the third embodiment, hydrochloric acid is used for removing the
(第4の実施形態)
以下、本発明の第4の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
(Fourth embodiment)
Hereinafter, a method for fabricating a semiconductor device according to the fourth embodiment of the present invention will be described with reference to the drawings.
図4(a)、(c)及び(d)は、第4の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図4(b)は、第4の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 FIGS. 4A, 4C, and 4D are cross-sectional views showing respective steps of the semiconductor device manufacturing method according to the fourth embodiment, and FIG. 4B shows the fourth embodiment. It is a top view which shows 1 process of the manufacturing method of the semiconductor device which concerns.
まず、図4(a)に示すように、例えばC面を主面とする厚さ400μm程度のサファイア基板41の該主面上に、例えばMOVPE法により、例えばGaNよりなる厚さ2〜3μm程度の第1の半導体層42を形成する。その後、第1の半導体層42の上に、例えばアルミニウムとガリウムとを含む窒化物混晶(Alx Ga1-x N(但し0<x<1))よりなる厚さ25nm程度の第2の半導体層43を形成する。このとき、サファイア基板41と第1の半導体層42との間の格子不整合に起因する残留応力及びそれに伴う残留歪みが存在し、それによって、図4(a)に示すように、サファイア基板41が反る。
First, as shown in FIG. 4A, on the main surface of a
続いて、主面上に半導体層42及び43が積層されたサファイア基板41の裏面(前記主面の反対面)側から、例えばNd:YAGレーザの3次高調波を、例えば、照射エネルギー0.3J/cm2 、パルス幅5ns、ビーム径1.00μmの照射条件で照射する。具体的には、本実施形態においては、図4(b)に示すように、サファイア基板41の裏面において放射状パターンを持つ光照射部41aを設定する。レーザ光に対してサファイア基板41は透明であるため、サファイア基板41の裏面側から照射したレーザ光は、第1の半導体層(GaN層)42におけるサファイア基板41との界面近傍で吸収されるので、該界面近傍のGaN層42のみが熱分解する。その結果、図4(c)に示すように、GaN層42のうちの光照射部41aと対応する部分(基板主面上において放射状に存在する部分)におけるサファイア基板41との界面近傍に、Gaを主成分とする薄い熱分解層44が形成される。このようにサファイア基板41の主面上において熱分解層44を基板中心に対して対称な形状に形成することによって、光照射前に存在していたサファイア基板41の残留応力は、該基板の全面に亘って、該基板の中心に対してほぼ対称に且つ一様に緩和される。尚、図4(c)は、図4(b)におけるIV−IV線の断面図である。
Subsequently, from the back surface (opposite surface of the main surface) of the
ところで、熱分解層44の融点は一般に低いため、第1の半導体層(GaN層)42及び第2の半導体層(AlGaN層)43を用いた半導体装置の製造工程において、熱分解層44が形成されたままでサファイア基板41を昇温する工程を実施すると、次のような問題が生じる。すなわち、熱分解層44中のGaの蒸発若しくは拡散等に起因する汚染又は該Gaの酸化により、熱分解層44の厚さにむらが生じたり、又はAlGaN層43の表面形状が不均一になる結果、最終的に作製された半導体装置においても面内性能ばらつきが生じてしまう。
By the way, since the melting point of the
そこで、本実施形態においては、レーザ光の照射によって形成された熱分解層44を有するサファイア基板41を例えば塩酸に浸すことによって、図4(d)に示すように、熱分解層44を除去する。このとき、熱分解層44におけるGaN層42の端部に露出する部分から、基板中心に向かって熱分解層44が順次除去されていく。その結果、熱分解層44における基板中心付近に形成されている部分にも塩酸が供給されるので、全ての熱分解層44が塩酸によってエッチング除去される。
Therefore, in this embodiment, the
尚、本実施形態においても、熱分解層44の除去後におけるGaN層42については、図4(d)に示すように、レーザ光の未照射部分(熱分解層44の非形成領域である放射状部分)でサファイア基板41と結合された状態が保たれる。
In the present embodiment as well, the
その後、図示は省略しているが、図1(e)〜(g)又は図2(e)〜(g)に示す第1又は第2の実施形態と同様の工程を行なうことによって、半導体装置を完成させることが可能となる。 Thereafter, although not shown, the semiconductor device is obtained by performing the same steps as those in the first or second embodiment shown in FIGS. 1 (e) to (g) or FIGS. 2 (e) to (g). Can be completed.
以上に説明したように、第4の実施形態によると、サファイア基板41の主面上に形成されたGaN層42に対して、サファイア基板41の裏面(GaN層42が形成された主面の反対面)から光を照射して熱分解層44を形成するため、熱分解層44の弾力性によって基板主面内の残留歪みを緩和することができるので、サファイア基板41の反り等の問題が発生することを防止できる。すなわち、本実施形態で説明した光照射(レーザ光照射)の仕方によって、基板主面に存在する歪を基板の中心に対して対称に且つ均一に緩和することが可能となる。
As described above, according to the fourth embodiment, the back surface of the sapphire substrate 41 (opposite of the main surface on which the
また、第4の実施形態によると、GaN層42を部分的に熱分解させて熱分解層44を形成するため、言い換えると、基板裏面に対して部分的に光照射を行なって熱分解層44を形成するため、GaN層42(正確にはGaN層42のうちのサファイア基板41との接触領域)における光が照射されない部分には熱分解層44が形成されない。すなわち、熱分解層44の除去後においても、GaN層42における熱分解層44の非形成領域とサファイア基板41との直接的な結合が保たれるので、母材基板であるサファイア基板41に対するGaN層42の完全な固定状態を保つことができ、それによってGaN層42の位置ずれを防止することができる。これにより、後のリソグラフィ工程等における精度の向上を図ることができる。
According to the fourth embodiment, the
また、第4の実施形態によると、熱分解層44自体を除去するため、その後に、熱分解層44の融点以上にサファイア基板41を加熱する工程を行なったとしても、熱処理に起因する汚染、変質又は変形を防止することができる。すなわち、熱処理に起因する汚染、変質又は変形を防止しながら、熱分解層44の融点以上にサファイア基板41を昇温させる工程を実施することができる。
In addition, according to the fourth embodiment, in order to remove the
尚、第4の実施形態において、基板裏面側から照射する光の種類は、第1の半導体層42を熱分解させることができる光であれば、特に限定されるものではない。
In the fourth embodiment, the type of light irradiated from the back side of the substrate is not particularly limited as long as it is light that can thermally decompose the
また、第4の実施形態において、第1の半導体層42として、GaN層を用いたが、これに限らず、 III族窒化物層を用いることによって、熱分解層44の形成を確実に行なうことができる。但し、 III族窒化物層以外の半導体層、例えばGaAs層又はSi層等を用いてもよいことは言うまでもない。
In the fourth embodiment, the GaN layer is used as the
また、第4の実施形態において、サファイア基板41を用いたが、これに代えて、SiC基板又はガラス基板等を用いてもよい。
In the fourth embodiment, the
また、第4の実施形態において、熱分解層44のエッチング除去に塩酸を用いたが、これに代えて、他の酸性溶液を用いてもよい。また、熱分解層44を、酸性溶液を用いたエッチング以外の方法によって除去してもよい。
In the fourth embodiment, hydrochloric acid is used for removing the
(第5の実施形態)
以下、本発明の第5の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
(Fifth embodiment)
A semiconductor device manufacturing method according to the fifth embodiment of the present invention will be described below with reference to the drawings.
図5(a)、(c)及び(d)は、第5の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図5(b)は、第5の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 FIGS. 5A, 5C, and 5D are cross-sectional views showing the respective steps of the semiconductor device manufacturing method according to the fifth embodiment, and FIG. 5B shows the fifth embodiment. It is a top view which shows 1 process of the manufacturing method of the semiconductor device which concerns.
まず、図5(a)に示すように、例えばC面を主面とする厚さ400μm程度のサファイア基板51の該主面上に、例えばMOVPE法により、例えばGaNよりなる厚さ2〜3μm程度の第1の半導体層52を形成する。その後、第1の半導体層52の上に、例えばアルミニウムとガリウムとを含む窒化物混晶(Alx Ga1-x N(但し0<x<1))よりなる厚さ25nm程度の第2の半導体層53を形成する。このとき、サファイア基板51と第1の半導体層52との間の格子不整合に起因する残留応力及びそれに伴う残留歪みが存在し、それによって、図5(a)に示すように、サファイア基板51が反る。
First, as shown in FIG. 5A, for example, on the main surface of a
続いて、主面上に半導体層52及び53が積層されたサファイア基板51の裏面(前記主面の反対面)側から、例えばNd:YAGレーザの3次高調波を、例えば、照射エネルギー0.3J/cm2 、パルス幅5ns、ビーム径1.00μmの照射条件で照射する。具体的には、本実施形態においては、図5(b)に示すように、サファイア基板51の裏面において、らせん状パターンを持つ光照射部51aを設定する。レーザ光に対してサファイア基板51は透明であるため、サファイア基板51の裏面側から照射したレーザ光は、第1の半導体層(GaN層)52におけるサファイア基板51との界面近傍で吸収されるので、該界面近傍のGaN層52のみが熱分解する。その結果、図5(c)に示すように、GaN層52のうちの光照射部51aと対応する部分(基板主面上においてらせん状に存在する部分)におけるサファイア基板51との界面近傍に、Gaを主成分とする薄い熱分解層54が形成される。このようにサファイア基板51の主面上において熱分解層54を基板中心に対して対称な形状に形成することによって、光照射前に存在していたサファイア基板51の残留応力は、該基板の全面に亘って均等に緩和される。
Subsequently, from the back surface (opposite surface of the main surface) side of the
ところで、熱分解層54の融点は一般に低いため、第1の半導体層(GaN層)52及び第2の半導体層(AlGaN層)53を用いた半導体装置の製造工程において、熱分解層54が形成されたままでサファイア基板51を昇温する工程を実施すると、次のような問題が生じる。すなわち、熱分解層54中のGaの蒸発若しくは拡散等に起因する汚染又は該Gaの酸化により、熱分解層54の厚さにむらが生じたり、又はAlGaN層53の表面形状が不均一になる結果、最終的に作製された半導体装置においても面内性能ばらつきが生じてしまう。
By the way, since the melting point of the
そこで、本実施形態においては、レーザ光の照射によって形成された熱分解層54を有するサファイア基板51を例えば塩酸に浸すことによって、図5(d)に示すように、熱分解層54を除去する。このとき、熱分解層54におけるGaN層52の端部に露出する部分から、基板中心に向かって熱分解層54が順次除去されていく。その結果、熱分解層54における基板中心付近に形成されている部分にも塩酸が供給されるので、全ての熱分解層54が塩酸によってエッチング除去される。
Therefore, in this embodiment, the
尚、本実施形態においても、熱分解層54の除去後におけるGaN層52については、図5(d)に示すように、レーザ光の未照射部分(熱分解層54の非形成領域である、らせん状部分)でサファイア基板51と結合された状態が保たれる。
Also in the present embodiment, the
その後、図示は省略しているが、図1(e)〜(g)又は図2(e)〜(g)に示す第1又は第2の実施形態と同様の工程を行なうことによって、半導体装置を完成させることが可能となる。 Thereafter, although not shown, the semiconductor device is obtained by performing the same steps as those in the first or second embodiment shown in FIGS. 1 (e) to (g) or FIGS. 2 (e) to (g). Can be completed.
以上に説明したように、第5の実施形態によると、サファイア基板51の主面上に形成されたGaN層52に対して、サファイア基板51の裏面(GaN層52が形成された主面の反対面)から光を照射して熱分解層54を形成するため、熱分解層54の弾力性によって基板主面内の残留歪みを緩和することができるので、サファイア基板51の反り等の問題が発生することを防止できる。すなわち、本実施形態で説明した光照射(レーザ光照射)の仕方によって、基板主面内に存在する残留応力を基板中心に対してほぼ対称に且つほぼ均一に緩和することが可能となる。
As described above, according to the fifth embodiment, the back surface of the sapphire substrate 51 (opposite of the main surface on which the
また、第5の実施形態によると、GaN層52を部分的に熱分解させて熱分解層54を形成するため、言い換えると、基板裏面に対して部分的に光照射を行なって熱分解層54を形成するため、GaN層52(正確にはGaN層52のうちのサファイア基板51との接触領域)における光が照射されない部分には熱分解層54が形成されない。すなわち、熱分解層54の除去後においても、GaN層52における熱分解層54の非形成領域とサファイア基板51との直接的な結合が保たれるので、母材基板であるサファイア基板51に対するGaN層52の完全な固定状態を保つことができ、それによってGaN層52の位置ずれを防止することができる。これにより、後のリソグラフィ工程等における精度の向上を図ることができる。
Further, according to the fifth embodiment, the
また、第5の実施形態によると、熱分解層54自体を除去するため、その後に、熱分解層54の融点以上にサファイア基板51を加熱する工程を行なったとしても、熱処理に起因する汚染、変質又は変形を防止することができる。すなわち、熱処理に起因する汚染、変質又は変形を防止しながら、熱分解層54の融点以上にサファイア基板51を昇温させる工程を実施することができる。
In addition, according to the fifth embodiment, in order to remove the
尚、第5の実施形態において、基板裏面側から照射する光の種類は、第1の半導体層52を熱分解させることができる光であれば、特に限定されるものではない。
In the fifth embodiment, the type of light irradiated from the back side of the substrate is not particularly limited as long as it is light that can thermally decompose the
また、第5の実施形態において、第1の半導体層52として、GaN層を用いたが、これに限らず、 III族窒化物層を用いることによって、熱分解層54の形成を確実に行なうことができる。但し、 III族窒化物層以外の半導体層、例えばGaAs層又はSi層等を用いてもよいことは言うまでもない。
In the fifth embodiment, the GaN layer is used as the
また、第5の実施形態において、サファイア基板51を用いたが、これに代えて、SiC基板又はガラス基板等を用いてもよい。
In the fifth embodiment, the
また、第5の実施形態において、熱分解層54のエッチング除去に塩酸を用いたが、これに代えて、他の酸性溶液を用いてもよい。また、熱分解層54を、酸性溶液を用いたエッチング以外の方法によって除去してもよい。
Further, in the fifth embodiment, hydrochloric acid is used for etching removal of the
(第6の実施形態)
以下、本発明の第6の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
(Sixth embodiment)
A semiconductor device manufacturing method according to the sixth embodiment of the present invention will be described below with reference to the drawings.
図6(a)及び図6(c)〜(e)は、第6の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図6(b)は、第6の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 FIGS. 6A and 6C to 6E are cross-sectional views showing respective steps of the semiconductor device manufacturing method according to the sixth embodiment, and FIG. 6B shows the sixth embodiment. It is a top view which shows 1 process of the manufacturing method of the semiconductor device which concerns on a form.
まず、図6(a)に示すように、例えばC面を主面とする厚さ400μm程度のサファイア基板61の該主面上に、例えばMOVPE法により、例えばGaNよりなる厚さ2〜3μm程度の第1の半導体層62を形成する。その後、第1の半導体層62の上に、例えばアルミニウムとガリウムとを含む窒化物混晶(Alx Ga1-x N(但し0<x<1))よりなる厚さ25nm程度の第2の半導体層63を形成する。このとき、サファイア基板61と第1の半導体層62との間の格子不整合に起因する残留応力及びそれに伴う残留歪みが存在し、それによって、図6(a)に示すように、サファイア基板61が反る。
First, as shown in FIG. 6A, for example, on the main surface of a
続いて、主面上に半導体層62及び63が積層されたサファイア基板61の裏面(前記主面の反対面)側から、例えばNd:YAGレーザの3次高調波を、例えば、照射エネルギー0.3J/cm2 、パルス幅5ns、ビーム径1.00μmの照射条件で照射する。具体的には、本実施形態においては、図6(b)に示すように、サファイア基板61の裏面において、サファイア基板61からチップを取り出すための分割ライン(図6(d)の一点鎖線参照)に沿ったパターンを持つ光照射部65を設定する。すなわち、本実施形態においては、光照射部65によって区画された領域(つまり光非照射部)がチップ形成領域66となる。レーザ光に対してサファイア基板61は透明であるため、サファイア基板61の裏面側から照射したレーザ光は、第1の半導体層(GaN層)62におけるサファイア基板61との界面近傍で吸収されるので、該界面近傍のGaN層62のみが熱分解する。その結果、図6(c)に示すように、GaN層62のうちの光照射部65と対応する部分(基板主面上において分割ラインに沿って存在する部分)におけるサファイア基板61との界面近傍に、Gaを主成分とする薄い熱分解層64が形成される。すなわち、サファイア基板61の分割ラインに沿ってライン状の熱分解層64が形成される。尚、本実施形態の熱分解層64は、基板(ウェハ)全体のサイズに比べて十分に小さいサイズでウェハ全面に亘って形成されるので、光照射前に存在していたウェハ面内の残留応力は該面内において一様に緩和される。
Subsequently, from the back surface (opposite surface of the main surface) of the
ところで、熱分解層64の融点は一般に低いため、第1の半導体層(GaN層)62及び第2の半導体層(AlGaN層)63を用いた半導体装置の製造工程において、熱分解層64が形成されたままでサファイア基板61を昇温する工程を実施すると、次のような問題が生じる。すなわち、熱分解層64中のGaの蒸発若しくは拡散等に起因する汚染又は該Gaの酸化により、熱分解層64の厚さにむらが生じたり、又はAlGaN層63の表面形状が不均一になる結果、最終的に作製された半導体装置においても面内性能ばらつきが生じてしまう。
By the way, since the melting point of the
そこで、本実施形態においては、レーザ光の照射によって形成された熱分解層64を有するサファイア基板61を例えば塩酸に浸すことによって、図6(d)に示すように、熱分解層64を除去する。このとき、熱分解層64におけるGaN層62の端部に露出する部分から、基板中心に向かって熱分解層64が順次除去されていく。その結果、熱分解層64における基板中心付近に形成されている部分にも塩酸が供給されるので、全ての熱分解層64が塩酸によってエッチング除去される。
Therefore, in this embodiment, the
尚、本実施形態においても、熱分解層64の除去後におけるGaN層62については、図6(d)に示すように、レーザ光の未照射部分(熱分解層64の非形成領域)でサファイア基板61と結合された状態が保たれる。
Also in this embodiment, the
その後、図示は省略しているが、図1(e)〜(g)又は図2(e)〜(g)に示す第1又は第2の実施形態と同様の工程を行なうことによって、各チップ形成領域66(図6(b)参照)に、GaN層62及びAlGaN層63を活性層として用いた半導体素子を形成していく。
Thereafter, although not shown in the drawings, each chip is obtained by performing the same steps as those in the first or second embodiment shown in FIG. 1 (e) to (g) or FIG. 2 (e) to (g). A semiconductor element using the
続いて、図6(d)に示す半導体装置の製造後、図6(e)に示すように、サファイア基板61の分割ラインに沿ってサファイア基板61に対してダイシングを行なう。すなわち、ライン状に形成された熱分解層64が除去された領域に沿ってサファイア基板61を分割する。このとき、熱分解層64が除去された領域の上側のGaN層62(以下、上部GaN層62と称する)、及びAlGaN層63は非常に薄いので、容易に切断することができる。また、チップ形成領域66のGaN層62及びAlGaN層63に何らの損傷を与えることなく、サファイア基板61を切断して、個片の半導体素子を取り出すことができる。
Subsequently, after manufacturing the semiconductor device shown in FIG. 6D, dicing is performed on the
以上に説明したように、第6の実施形態によると、サファイア基板61の主面上に形成されたGaN層62に対して、サファイア基板61の裏面(GaN層62が形成された主面の反対面)から光を照射して熱分解層64を形成するため、熱分解層64の弾力性によって基板主面内の残留歪みを緩和することができるので、サファイア基板61の反り等の問題が発生することを防止できる。
As described above, according to the sixth embodiment, the back surface of the sapphire substrate 61 (opposite of the main surface on which the
また、第6の実施形態によると、GaN層62を部分的に熱分解させて熱分解層64を形成するため、言い換えると、基板裏面に対して部分的に光照射を行なって熱分解層64を形成するため、GaN層62(正確にはGaN層62のうちのサファイア基板61との接触領域)における光が照射されない部分には熱分解層64が形成されない。すなわち、熱分解層64の除去後においても、GaN層62における熱分解層64の非形成領域とサファイア基板61との直接的な結合が保たれるので、母材基板であるサファイア基板61に対するGaN層62の完全な固定状態を保つことができ、それによってGaN層62の位置ずれを防止することができる。これにより、後の半導体素子形成のためのリソグラフィ工程等における精度の向上を図ることができる。
Further, according to the sixth embodiment, the
また、第6の実施形態によると、熱分解層64自体を除去するため、その後に、熱分解層64の融点以上にサファイア基板61を加熱する工程を行なったとしても、熱処理に起因する汚染、変質又は変形を防止することができる。すなわち、熱処理に起因する汚染、変質又は変形を防止しながら、熱分解層64の融点以上にサファイア基板61を昇温させる工程を実施することができる。
Further, according to the sixth embodiment, in order to remove the
また、第6の実施形態によると、サファイア基板61の分割ラインに沿ってGaN層62に光を照射することにより、熱分解層64をライン状に形成した後、該熱分解層64を除去し、その後、分割ラインに沿って、つまり熱分解層64が除去されたライン状の領域に沿ってサファイア基板61を分割する。これにより、サファイア基板61上に形成された複数の半導体素子が個片化される。すなわち、第6の実施形態によると、熱分解層64を用いて、サファイア基板61の表面内における残留歪みを緩和しながら各半導体素子を形成できると共に、熱分解層64が除去されたライン状の領域を分割ラインとしてサファイア基板61のダイシングを行なうことにより、各半導体素子が作り込まれたチップ形成領域66に損傷を与えることなく各半導体素子をチップとして切り出すことができる。
Further, according to the sixth embodiment, the
尚、第6の実施形態において、基板裏面側から照射する光の種類は、第1の半導体層62を熱分解させることができる光であれば、特に限定されるものではない。
In the sixth embodiment, the type of light irradiated from the back side of the substrate is not particularly limited as long as it is light that can thermally decompose the
また、第6の実施形態において、第1の半導体層62として、GaN層を用いたが、これに限らず、 III族窒化物層を用いることによって、熱分解層64の形成を確実に行なうことができる。但し、 III族窒化物層以外の半導体層、例えばGaAs層又はSi層等を用いてもよいことは言うまでもない。
In the sixth embodiment, the GaN layer is used as the
また、第6の実施形態において、サファイア基板61を用いたが、これに代えて、SiC基板又はガラス基板等を用いてもよい。
In the sixth embodiment, the
また、第6の実施形態において、熱分解層64のエッチング除去に塩酸を用いたが、これに代えて、他の酸性溶液を用いてもよい。また、熱分解層64を、酸性溶液を用いたエッチング以外の方法によって除去してもよい。
Further, in the sixth embodiment, hydrochloric acid is used for etching removal of the
また、第6の実施形態において、サファイア基板61のダイシングを行なう前に、サファイア基板61の厚さを70μm程度まで薄くしてもよい。
In the sixth embodiment, the thickness of the
(第7の実施形態)
以下、本発明の第7の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。
(Seventh embodiment)
Hereinafter, a method for fabricating a semiconductor device according to a seventh embodiment of the present invention will be described with reference to the drawings.
図7(a)及び図7(c)〜(e)は、第7の実施形態に係る半導体装置の製造方法の各工程を示す断面図であり、図7(b)は、第7の実施形態に係る半導体装置の製造方法の一工程を示す平面図である。 FIG. 7A and FIGS. 7C to 7E are cross-sectional views showing respective steps of the semiconductor device manufacturing method according to the seventh embodiment, and FIG. 7B shows the seventh embodiment. It is a top view which shows 1 process of the manufacturing method of the semiconductor device which concerns on a form.
まず、図7(a)に示すように、例えばC面を主面とする厚さ400μm程度のサファイア基板71の該主面上に、例えばMOVPE法により、例えばGaNよりなる厚さ2〜3μm程度の第1の半導体層72を形成する。その後、第1の半導体層72の上に、例えばアルミニウムとガリウムとを含む窒化物混晶(Alx Ga1-x N(但し0<x<1))よりなる厚さ25nm程度の第2の半導体層73を形成する。このとき、サファイア基板71と第1の半導体層72との間の格子不整合に起因する残留応力及びそれに伴う残留歪みが存在し、それによって、図7(a)に示すように、サファイア基板71が反る。
First, as shown in FIG. 7A, on the main surface of a
続いて、主面上に半導体層72及び73が積層されたサファイア基板71の裏面(前記主面の反対面)側から、例えばNd:YAGレーザの3次高調波を、例えば、照射エネルギー0.3J/cm2 、パルス幅5ns、ビーム径1.00μmの照射条件で照射する。具体的には、本実施形態においては、図7(b)に示すように、サファイア基板71の裏面において、チップ形成領域と対応するパターンを持つ光照射部76を設定する。言い換えると、本実施形態においては、光照射部76を区画する領域(つまり光非照射部)75が、サファイア基板71からチップを取り出すための分割ライン(図7(d)の一点鎖線参照)に沿って存在する。レーザ光に対してサファイア基板71は透明であるため、サファイア基板71の裏面側から照射したレーザ光は、第1の半導体層(GaN層)72におけるサファイア基板71との界面近傍で吸収されるので、該界面近傍のGaN層72のみが熱分解する。その結果、図7(c)に示すように、GaN層72のうちの光照射部76と対応する部分(基板主面上のチップ形成領域に存在する部分)におけるサファイア基板71との界面近傍に、Gaを主成分とする薄い熱分解層74が形成される。すなわち、サファイア基板71の分割ラインに囲まれるように熱分解層74が形成される。尚、本実施形態の熱分解層74は、基板(ウェハ)全体のサイズに比べて十分に小さいサイズでウェハ全面に亘って形成されるので、光照射前に存在していたウェハ面内の残留応力は該面内において一様に緩和される。
Subsequently, from the back surface (opposite surface of the main surface) of the
ところで、熱分解層74の融点は一般に低いため、第1の半導体層(GaN層)72及び第2の半導体層(AlGaN層)73を用いた半導体装置の製造工程において、熱分解層74が形成されたままでサファイア基板71を昇温する工程を実施すると、次のような問題が生じる。すなわち、熱分解層74中のGaの蒸発若しくは拡散等に起因する汚染又は該Gaの酸化により、熱分解層74の厚さにむらが生じたり、又はAlGaN層73の表面形状が不均一になる結果、最終的に作製された半導体装置においても面内性能ばらつきが生じてしまう。
By the way, since the melting point of the
そこで、本実施形態においては、レーザ光の照射によって形成された熱分解層74を有するサファイア基板71を例えば塩酸に浸すことによって、図7(d)に示すように、熱分解層74を除去する。このとき、熱分解層74におけるGaN層72の端部に露出する部分から、基板中心に向かって熱分解層74を順次除去するために、図7(c)に示す熱分解層74の形成時に、各チップ形成領域と対応する熱分解層74同士を接続し且つ熱分解層となるブリッジパターンを設けておくことが好ましい。すなわち、予め、図7(b)に示す光照射部76の設定時に、各チップ形成領域と対応する光照射部76同士を接続し且つ光照射部となるブリッジパターンを設けておくことが好ましい。このようにすると、熱分解層74における基板中心付近に形成されている部分にも塩酸が供給されるので、全ての熱分解層74が塩酸によってエッチング除去される。
Therefore, in this embodiment, the
尚、本実施形態においても、熱分解層74の除去後におけるGaN層72については、図7(d)に示すように、レーザ光の未照射部分(熱分解層74の非形成領域)でサファイア基板71と結合された状態が保たれる。
In the present embodiment as well, the
その後、図示は省略しているが、図1(e)〜(g)又は図2(e)〜(g)に示す第1又は第2の実施形態と同様の工程を行なうことによって、各チップ形成領域(図6(b)の光照射部76と対応する領域)に、GaN層72及びAlGaN層73を活性層として用いた半導体素子を形成していく。
Thereafter, although not shown in the drawings, each chip is obtained by performing the same steps as those in the first or second embodiment shown in FIG. 1 (e) to (g) or FIG. 2 (e) to (g). A semiconductor element using the
続いて、図7(d)に示す半導体装置の製造後、図7(e)に示すように、サファイア基板71の分割ラインに沿ってサファイア基板71に対してダイシングを行なう。すなわち、該分割ラインと対応するライン状の光非照射部75(図7(b)参照)に沿ってサファイア基板71を分割する。このようにすると、熱分解層74が除去された領域の上側のGaN層72(以下、上部GaN層72と称する)、及びAlGaN層73を活性層とする各半導体素子を、他の基板に貼り合わせ可能な薄膜状態でサファイア基板71から切り出すことができる。
Subsequently, after manufacturing the semiconductor device shown in FIG. 7D, dicing is performed on the
以上に説明したように、第7の実施形態によると、サファイア基板71の主面上に形成されたGaN層72に対して、サファイア基板71の裏面(GaN層72が形成された主面の反対面)から光を照射して熱分解層74を形成するため、熱分解層74の弾力性によって基板主面内の残留歪みを緩和することができるので、サファイア基板71の反り等の問題が発生することを防止できる。
As described above, according to the seventh embodiment, the back surface of the sapphire substrate 71 (opposite of the main surface on which the
また、第7の実施形態によると、GaN層72を部分的に熱分解させて熱分解層74を形成するため、言い換えると、基板裏面に対して部分的に光照射を行なって熱分解層74を形成するため、GaN層72(正確にはGaN層72のうちのサファイア基板71との接触領域)における光が照射されない部分には熱分解層74が形成されない。すなわち、熱分解層74の除去後においても、GaN層72における熱分解層74の非形成領域とサファイア基板71との直接的な結合が保たれるので、母材基板であるサファイア基板71に対するGaN層72の完全な固定状態を保つことができ、それによってGaN層72の位置ずれを防止することができる。これにより、後の半導体素子形成のためのリソグラフィ工程等における精度の向上を図ることができる。
According to the seventh embodiment, the
また、第7の実施形態によると、熱分解層74自体を除去するため、その後に、熱分解層74の融点以上にサファイア基板71を加熱する工程を行なったとしても、熱処理に起因する汚染、変質又は変形を防止することができる。すなわち、熱処理に起因する汚染、変質又は変形を防止しながら、熱分解層74の融点以上にサファイア基板71を昇温させる工程を実施することができる。
In addition, according to the seventh embodiment, in order to remove the
また、第7の実施形態によると、サファイア基板71の分割ラインに沿って光非照射部75がライン状に存在するようにGaN層72に光を照射することにより、熱分解層74を形成した後、該熱分解層74を除去し、その後、分割ラインに沿って、つまりライン状に存在する光非照射部75に沿ってサファイア基板71を分割する。これにより、サファイア基板71から複数の半導体素子を分離し且つ各半導体素子を個片化することができる。すなわち、第7の実施形態によると、熱分解層74を用いて、サファイア基板71の表面内における残留歪みを緩和しながら各半導体素子を形成できると共に、サファイア基板71基板から各半導体素子を、他の基板に貼り合わせ可能な薄膜状態で切り出すことができる。
In addition, according to the seventh embodiment, the
尚、第7の実施形態において、基板裏面側から照射する光の種類は、第1の半導体層72を熱分解させることができる光であれば、特に限定されるものではない。
In the seventh embodiment, the type of light irradiated from the back side of the substrate is not particularly limited as long as it is light that can thermally decompose the
また、第7の実施形態において、第1の半導体層72として、GaN層を用いたが、これに限らず、 III族窒化物層を用いることによって、熱分解層74の形成を確実に行なうことができる。但し、 III族窒化物層以外の半導体層、例えばGaAs層又はSi層等を用いてもよいことは言うまでもない。
In the seventh embodiment, the GaN layer is used as the
また、第7の実施形態において、サファイア基板71を用いたが、これに代えて、SiC基板又はガラス基板等を用いてもよい。
In the seventh embodiment, the
また、第7の実施形態において、熱分解層74のエッチング除去に塩酸を用いたが、これに代えて、他の酸性溶液を用いてもよい。また、熱分解層74を、酸性溶液を用いたエッチング以外の方法によって除去してもよい。
In the seventh embodiment, hydrochloric acid is used for removing the
また、第7の実施形態において、サファイア基板71のダイシングを行なう前に、サファイア基板71の厚さを70μm程度まで薄くしてもよい。
In the seventh embodiment, the thickness of the
本発明は、半導体装置の製造方法に関し、ウェハ上における半導体層の結晶成長に適用した場合には、半導体装置製造プロセスにおける半導体層の位置ずれ及び熱処理工程での汚染、変質又は変形を防止しながら、半導体層を結晶成長させたウェハ面内において残留応力又は残留歪みを均一に緩和できるという効果が得られ、有用である。 The present invention relates to a method for manufacturing a semiconductor device, and, when applied to crystal growth of a semiconductor layer on a wafer, prevents misalignment of the semiconductor layer in the semiconductor device manufacturing process and contamination, alteration or deformation in a heat treatment step. The effect that the residual stress or the residual strain can be uniformly relieved in the wafer surface where the semiconductor layer is crystal-grown is obtained and useful.
11 サファイア基板
11a 光照射部
12 第1の半導体層
13 第2の半導体層
14 熱分解層
15 マスク
16 素子分離層
17 ソース・ドレイン電極
18 ゲート電極
19 パッシベーション膜
21 サファイア基板
21a 光照射部
22 第1の半導体層
23 第2の半導体層
24 熱分解層
25 マスク
26 素子分離層
27 ソース・ドレイン電極
28 ゲート電極
29 パッシベーション膜
31 サファイア基板
32 第1の半導体層
33 第2の半導体層
34 熱分解層
35 光照射部
36 光照射部
41 サファイア基板
41a 光照射部
42 第1の半導体層
43 第2の半導体層
44 熱分解層
51 サファイア基板
51a 光照射部
52 第1の半導体層
53 第2の半導体層
54 熱分解層
61 サファイア基板
62 第1の半導体層
63 第2の半導体層
64 熱分解層
65 光照射部
66 チップ形成領域
71 サファイア基板
72 第1の半導体層
73 第2の半導体層
74 熱分解層
75 光非照射部
76 光照射部
DESCRIPTION OF
Claims (11)
前記基板と前記半導体層とが結合している状態を保ちながら前記熱分解層を除去する工程とを備えていることを特徴とする半導体装置の製造方法。 A semiconductor layer formed on one surface of the substrate is irradiated with light from the other surface side of the substrate, thereby partially thermally decomposing a contact region of the semiconductor layer with the substrate to form a pyrolysis layer. And a process of
And a step of removing the thermal decomposition layer while maintaining a state in which the substrate and the semiconductor layer are bonded to each other.
前記熱分解層を除去する工程において、前記熱分解層は、前記露出する部分から酸性溶液によってエッチングされることを特徴とする請求項1に記載の半導体装置の製造方法。 In the step of forming the pyrolysis layer, the pyrolysis layer is formed to have a portion exposed at an end of the semiconductor layer,
2. The method of manufacturing a semiconductor device according to claim 1, wherein, in the step of removing the thermal decomposition layer, the thermal decomposition layer is etched from the exposed portion with an acidic solution.
前記熱分解層を形成する工程は、前記基板の分割ラインに沿って前記半導体層に対して前記光を照射することにより、前記熱分解層をライン状に形成する工程を含み、
前記複数の半導体素子を個片化する工程は、前記熱分解層が除去されたライン状の領域に沿って前記基板を分割する工程を含むことを特徴とする請求項9に記載の半導体装置の製造方法。 A step of dividing the plurality of semiconductor elements into pieces by dividing the substrate after the step of forming the plurality of semiconductor elements;
The step of forming the pyrolysis layer includes the step of forming the pyrolysis layer in a line by irradiating the light to the semiconductor layer along a division line of the substrate,
10. The semiconductor device according to claim 9, wherein the step of dividing the plurality of semiconductor elements includes a step of dividing the substrate along a line-shaped region from which the thermal decomposition layer has been removed. Production method.
前記熱分解層を形成する工程は、前記基板の分割ラインに沿って前記光が照射されない領域がライン状に存在するように前記半導体層に対して前記光を照射する工程を含み、
前記複数の半導体素子を個片化する工程は、前記ライン状に存在する前記光が照射されない領域に沿って前記基板を分割する工程を含むことを特徴とする請求項9に記載の半導体装置の製造方法。 A step of dividing the plurality of semiconductor elements into pieces by dividing the substrate after the step of forming the plurality of semiconductor elements;
The step of forming the pyrolysis layer includes a step of irradiating the semiconductor layer with the light so that regions where the light is not irradiated along the dividing lines of the substrate exist in a line shape,
10. The semiconductor device according to claim 9, wherein the step of dividing the plurality of semiconductor elements includes a step of dividing the substrate along a region where the light existing in the line shape is not irradiated. Production method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004165303A JP4157857B2 (en) | 2003-06-16 | 2004-06-03 | Manufacturing method of semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003170301 | 2003-06-16 | ||
JP2004165303A JP4157857B2 (en) | 2003-06-16 | 2004-06-03 | Manufacturing method of semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005033186A true JP2005033186A (en) | 2005-02-03 |
JP2005033186A5 JP2005033186A5 (en) | 2005-08-18 |
JP4157857B2 JP4157857B2 (en) | 2008-10-01 |
Family
ID=34219870
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004165303A Expired - Fee Related JP4157857B2 (en) | 2003-06-16 | 2004-06-03 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4157857B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007332012A (en) * | 2006-06-19 | 2007-12-27 | Hitachi Cable Ltd | Fabrication process of semiconductor wafer |
-
2004
- 2004-06-03 JP JP2004165303A patent/JP4157857B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007332012A (en) * | 2006-06-19 | 2007-12-27 | Hitachi Cable Ltd | Fabrication process of semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
JP4157857B2 (en) | 2008-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006210660A (en) | Manufacturing method of semiconductor substrate | |
TWI424588B (en) | Semiconductor light emitting device manufacturing method | |
JP4968232B2 (en) | Manufacturing method of nitride semiconductor | |
JP6959919B2 (en) | Wide bandgap device integrated circuit architecture on a machined substrate | |
KR100638880B1 (en) | Semiconductor laminated structure and method of manufacturing nitride semiconductor crystal substrate and nitride semiconductor device | |
JP5192785B2 (en) | Manufacturing method of nitride semiconductor device | |
JP2018514498A (en) | Method for manufacturing diamond-semiconductor composite substrate | |
JP2001223165A (en) | Nitride semiconductor and method of manufacturing the same | |
WO2011142288A9 (en) | Semiconductor device, bonded substrate, and manufacturing methods therefor | |
JP2007043037A (en) | Substrate for semiconductor layer deposition, field effect semiconductor device, and manufacturing method thereof | |
JP2008306026A (en) | Method of manufacturing semiconductor device | |
JP2003303743A (en) | Manufacturing method of nitride semiconductor device and its substrate | |
US7026261B2 (en) | Method for fabricating semiconductor device | |
JP5014217B2 (en) | Group III nitride semiconductor and method of manufacturing the same | |
JP5439526B2 (en) | Group III nitride semiconductor and substrate for group III nitride semiconductor growth | |
US20200152455A1 (en) | A Compound Semiconductor Substrate, A Pellicle Film, And A Method For Manufacturing A Compound Semiconductor Substrate | |
JP4157857B2 (en) | Manufacturing method of semiconductor device | |
TWI462285B (en) | Semiconductor structures and method of manufacturing the same | |
TWI509828B (en) | Method of manufacturing nitride semiconductor device | |
JP2009117583A (en) | Method of manufacturing nitride semiconductor element, nitride semiconductor crystal growth substrate, crystal growth substrate holding board, and adhesive material | |
JP2011193010A (en) | Semiconductor wafer and semiconductor wafer for high frequency electronic device | |
JP2007332012A (en) | Fabrication process of semiconductor wafer | |
JP5086928B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
EP2124258A2 (en) | Mos field effect transistor and manufacturing method for the same | |
JP7009153B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050323 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050323 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080428 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4157857 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |