JP7009153B2 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents

Semiconductor devices and methods for manufacturing semiconductor devices Download PDF

Info

Publication number
JP7009153B2
JP7009153B2 JP2017196319A JP2017196319A JP7009153B2 JP 7009153 B2 JP7009153 B2 JP 7009153B2 JP 2017196319 A JP2017196319 A JP 2017196319A JP 2017196319 A JP2017196319 A JP 2017196319A JP 7009153 B2 JP7009153 B2 JP 7009153B2
Authority
JP
Japan
Prior art keywords
layer
diamond
semiconductor device
insulating layer
protective insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017196319A
Other languages
Japanese (ja)
Other versions
JP2019071339A (en
Inventor
史朗 尾崎
俊裕 多木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017196319A priority Critical patent/JP7009153B2/en
Publication of JP2019071339A publication Critical patent/JP2019071339A/en
Application granted granted Critical
Publication of JP7009153B2 publication Critical patent/JP7009153B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体装置、及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

GaN等の窒化物半導体を利用した半導体装置には様々なタイプのものがある。なかでも、HEMT(High Electron Mobility Transistor)は、雑音が小さく高速動作が可能であるという特徴を有する。 There are various types of semiconductor devices that utilize nitride semiconductors such as GaN. Among them, HEMT (High Electron Mobility Transistor) has a feature that noise is small and high-speed operation is possible.

そのHEMTにおいては、電子供給層に発生する自発分極やピエゾ分極によってその下の電子走行層に二次元電子ガスを発生させることができる。その二次元電子ガスの濃度は高いため、HEMTは高出力増幅器等のパワーデバイスへの応用が期待されている。 In the HEMT, two-dimensional electron gas can be generated in the electron traveling layer below it by spontaneous polarization or piezo polarization generated in the electron supply layer. Since the concentration of the two-dimensional electron gas is high, HEMT is expected to be applied to power devices such as high-power amplifiers.

このように高出力のHEMTは動作時における発熱量が高く、故障や特性の劣化が生じることがある。これを防ぐには、熱伝導率が高い放熱部をHEMTに設け、HEMTで生じた熱を放熱部を介して外部に逃がすのが有効である。 As described above, a high output HEMT has a high calorific value during operation, which may cause a failure or deterioration of characteristics. To prevent this, it is effective to provide a heat dissipation part with high thermal conductivity in the HEMT and release the heat generated by the HEMT to the outside through the heat dissipation part.

そのような放熱部の材料としてダイヤモンドが提案されている。ダイヤモンドは、熱伝導率が３３．２ W/(cm・K)と高いため、HEMTの放熱部の材料として有用である。 Diamond has been proposed as a material for such a heat dissipation part. Since diamond has a high thermal conductivity of 33.2 W / (cm · K), it is useful as a material for the heat dissipation part of HEMT.

特開２０１６－１６７５２２号公報Japanese Unexamined Patent Publication No. 2016-167522 特開２０１２－５１３６７４号公報Japanese Unexamined Patent Publication No. 2012-513674

”Profiling the Temperature Distribution in AlGaN/GaNHEMTs with Nanocrystalline Diamond Heat Spreading Layers”, T.J. Anderson et al., session 11a.5, CS MANTECH Conference, April 23rd - 26th, 2012."Profiling the Temperature Distribution in AlGaN / GaNHEMTs with Nanocrystalline Diamond Heat Spreading Layers", T.J. Anderson et al., Session 11a.5, CS MANTECH Conference, April 23rd --26th, 2012.

しかしながら、放熱部にダイヤモンドを使用すると、硬度が高いダイヤモンドによってHEMTに傷が付くおそれがあり、製造途中のHEMTがダメージを受けるおそれがある。 However, if diamond is used for the heat dissipation part, the HEMT may be damaged by the diamond having high hardness, and the HEMT in the process of manufacturing may be damaged.

一側面によれば、本発明は、ダイヤモンドにより半導体装置が受けるダメージを低減することを目的とする。 According to one aspect, it is an object of the present invention to reduce the damage to a semiconductor device caused by diamond.

一側面によれば、基板と、前記半導体基板の上に形成された電子走行層と、前記電子走行層の上に形成された電子供給層と、前記電子供給層の上に形成されたソース電極と、前記電子供給層の上において前記ソース電極から間隔をおいて形成されたドレイン電極と、前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に形成された保護絶縁層と、前記保護絶縁層の上に形成され、第１の粒径の第１のダイヤモンド結晶を含むと共に、開口が形成された第１のダイヤモンド層と、前記第１のダイヤモンド層の上に形成され、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含むと共に、前記開口が形成された第２のダイヤモンド層と、前記開口に形成されたゲート電極とを有する半導体装置が提供される。 According to one aspect, the substrate, the electron traveling layer formed on the semiconductor substrate, the electron feeding layer formed on the electron traveling layer, and the source electrode formed on the electron feeding layer. A drain electrode formed on the electron supply layer at a distance from the source electrode, and a region above the electron supply layer between the source electrode and the drain electrode. Above the protective insulating layer, the first diamond layer formed on the protective insulating layer, containing the first diamond crystal of the first particle size, and having an opening formed, and the first diamond layer. A second diamond layer having a second particle size larger than that of the first particle size, and having the opening formed therein, and a gate electrode formed in the opening. A semiconductor device having the above is provided.

一側面によれば、第１のダイヤモンド層における第１のダイヤモンド結晶の粒径が小さいため、第１のダイヤモンド層の成長時に第１のダイヤモンド結晶で保護絶縁層が突き破られ難くなり、第１のダイヤモンド結晶により半導体装置が受けるダメージを低減できる。 According to one aspect, since the particle size of the first diamond crystal in the first diamond layer is small, it becomes difficult for the first diamond crystal to break through the protective insulating layer during the growth of the first diamond layer, and the first The diamond crystal can reduce the damage to the semiconductor device.

更に、第２のダイヤモンド層における第２のダイヤモンド結晶の粒径が大きいため、第２のダイヤモンド層の熱伝導性を阻害する粒界が減り、第２のダイヤモンド層の熱伝導性を高めて放熱効率を向上させることができる。 Further, since the grain size of the second diamond crystal in the second diamond layer is large, the grain boundaries that hinder the thermal conductivity of the second diamond layer are reduced, and the thermal conductivity of the second diamond layer is enhanced to dissipate heat. Efficiency can be improved.

図１は、その調査に使用した半導体装置の断面図である。FIG. 1 is a cross-sectional view of the semiconductor device used in the investigation. 図２（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その１）である。2 (a) and 2 (b) are cross-sectional views (No. 1) of the semiconductor device according to the first embodiment during manufacturing. 図３（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その２）である。3 (a) and 3 (b) are cross-sectional views (No. 2) of the semiconductor device according to the first embodiment during manufacturing. 図４（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その３）である。4 (a) and 4 (b) are cross-sectional views (No. 3) of the semiconductor device according to the first embodiment during manufacturing. 図５（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その４）である。5 (a) and 5 (b) are cross-sectional views (No. 4) of the semiconductor device according to the first embodiment during manufacturing. 図６（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その５）である。6 (a) and 6 (b) are cross-sectional views (No. 5) of the semiconductor device according to the first embodiment during manufacturing. 図７（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その６）である。7 (a) and 7 (b) are cross-sectional views (No. 6) of the semiconductor device according to the first embodiment during manufacturing. 図８（ａ）、（ｂ）は、第１実施形態に係る半導体装置の製造途中の断面図（その７）である。8 (a) and 8 (b) are cross-sectional views (No. 7) of the semiconductor device according to the first embodiment during manufacturing. 図９は、第１実施形態に係る半導体装置の動作について説明するための断面図である。FIG. 9 is a cross-sectional view for explaining the operation of the semiconductor device according to the first embodiment. 図１０は、第１実施形態の別の例に係る半導体装置の断面図である。FIG. 10 is a cross-sectional view of the semiconductor device according to another example of the first embodiment. 図１１（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その１）である。11 (a) and 11 (b) are cross-sectional views (No. 1) of the semiconductor device according to the second embodiment during manufacturing. 図１２（ａ）、（ｂ）は、第２実施形態に係る半導体装置の製造途中の断面図（その２）である。12 (a) and 12 (b) are cross-sectional views (No. 2) of the semiconductor device according to the second embodiment during manufacturing. 図１３は、第２実施形態の別の例に係る半導体装置の断面図である。FIG. 13 is a cross-sectional view of the semiconductor device according to another example of the second embodiment. 図１４（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その１）である。14 (a) and 14 (b) are cross-sectional views (No. 1) of the semiconductor device according to the third embodiment during manufacturing. 図１５（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その２）である。15 (a) and 15 (b) are cross-sectional views (No. 2) of the semiconductor device according to the third embodiment during manufacturing. 図１６（ａ）、（ｂ）は、第３実施形態に係る半導体装置の製造途中の断面図（その３）である。16 (a) and 16 (b) are cross-sectional views (No. 3) of the semiconductor device according to the third embodiment during manufacturing. 図１７は、第３実施形態の別の例に係る半導体装置の断面図である。FIG. 17 is a cross-sectional view of the semiconductor device according to another example of the third embodiment. 図１８（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その１）である。18 (a) and 18 (b) are cross-sectional views (No. 1) of the semiconductor device according to the fourth embodiment during manufacturing. 図１９（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その２）である。19 (a) and 19 (b) are cross-sectional views (No. 2) of the semiconductor device according to the fourth embodiment during manufacturing. 図２０（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その３）である。20 (a) and 20 (b) are cross-sectional views (No. 3) of the semiconductor device according to the fourth embodiment during manufacturing. 図２１（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その４）である。21 (a) and 21 (b) are cross-sectional views (No. 4) of the semiconductor device according to the fourth embodiment during manufacturing. 図２２（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その５）である。22 (a) and 22 (b) are cross-sectional views (No. 5) of the semiconductor device according to the fourth embodiment during manufacturing. 図２３（ａ）、（ｂ）は、第４実施形態に係る半導体装置の製造途中の断面図（その６）である。23 (a) and 23 (b) are cross-sectional views (No. 6) of the semiconductor device according to the fourth embodiment during manufacturing.

本実施形態の説明に先立ち、本願発明者が調査した事項について説明する。 Prior to the description of the present embodiment, the matters investigated by the inventor of the present application will be described.

図１は、その調査に使用した半導体装置の断面図である。 FIG. 1 is a cross-sectional view of the semiconductor device used in the investigation.

この半導体装置１は、HEMTであって、SiC基板等の基板２と、その上に形成された電子走行層３とを有する。その電子走行層３として、この例では不純物を含まないi型のGaN層を形成し、電子走行層３において電子の不純物散乱を抑制する。 This semiconductor device 1 is a HEMT and has a substrate 2 such as a SiC substrate and an electron traveling layer 3 formed on the substrate 2. As the electron traveling layer 3, an i-type GaN layer containing no impurities is formed in this example, and the electron traveling layer 3 suppresses the scattering of impurities.

そして、その電子走行層３の上にはスペーサ層４と電子供給層５がこの順に形成される。 Then, the spacer layer 4 and the electron supply layer 5 are formed in this order on the electron traveling layer 3.

このうち、スペーサ層４はi型のAlGaN層であり、電子供給層５はn型のAlGaN層である。 Of these, the spacer layer 4 is an i-type AlGaN layer, and the electron supply layer 5 is an n-type AlGaN layer.

電子供給層５のAlGaNは電子走行層３のGaNよりも格子定数が小さく、電子走行層３と電子供給層５には格子定数差が生じる。その格子定数差に起因したピエゾ分極が電子供給層５に発生し、これにより電子走行層３に二次元電子ガスeが発生する。 The AlGaN of the electron supply layer 5 has a smaller lattice constant than the GaN of the electron traveling layer 3, and a lattice constant difference occurs between the electron traveling layer 3 and the electron supplying layer 5. Piezopolarization due to the difference in lattice constant is generated in the electron supply layer 5, and as a result, two-dimensional electron gas e is generated in the electron traveling layer 3.

また、このように電子走行層３と電子供給層５との間に不純物を含まないスペーサ層４を形成することにより、電子供給層５の不純物に起因した不純物散乱が電子走行層３において発生するのを抑制することができる。 Further, by forming the spacer layer 4 containing no impurities between the electron traveling layer 3 and the electron supply layer 5 in this way, impurity scattering caused by the impurities in the electron supply layer 5 is generated in the electron traveling layer 3. Can be suppressed.

その電子供給層５の上にはソース電極６とドレイン電極７とが間隔をおいて形成される。 A source electrode 6 and a drain electrode 7 are formed on the electron supply layer 5 at intervals.

更に、これらソース電極６とドレイン電極７の間の電子供給層５の上には、キャップ層８としてn型のGaN層が形成される。そのキャップ層８は、電子供給層５のAlGaNが製造途中に酸化されるのを防止する役割を担う。 Further, an n-type GaN layer is formed as the cap layer 8 on the electron supply layer 5 between the source electrode 6 and the drain electrode 7. The cap layer 8 plays a role of preventing the AlGaN of the electron supply layer 5 from being oxidized during manufacturing.

そして、そのキャップ層８の上には、保護絶縁層９とダイヤモンド層１０とがこの順に形成される。 Then, the protective insulating layer 9 and the diamond layer 10 are formed on the cap layer 8 in this order.

このうち、保護絶縁層９は、ダイヤモンド層１０を成膜する際の成膜雰囲気から電子供給層５やキャップ層８を保護するための窒化シリコン(SiN)層である。 Of these, the protective insulating layer 9 is a silicon nitride (SiN) layer for protecting the electron supply layer 5 and the cap layer 8 from the film forming atmosphere when the diamond layer 10 is formed.

一方、ダイヤモンド層１０は、熱伝導性に優れたダイヤモンド結晶１０ｄから形成されており、半導体装置１で発生する熱を上方に放熱する放熱部として機能する。そのダイヤモンド層１０は、例えばメタン(CH4)と水素(H2)との混合ガスを成膜ガスとして使用し、かつ基板温度を７００℃～９００℃とするCVD(Chemical Vapor Deposition)法で成膜される。 On the other hand, the diamond layer 10 is formed of a diamond crystal 10d having excellent thermal conductivity, and functions as a heat radiating portion that radiates heat generated by the semiconductor device 1 upward. The diamond layer 10 is formed by, for example, a CVD (Chemical Vapor Deposition) method in which a mixed gas of methane (CH 4 ) and hydrogen (H 2 ) is used as a film forming gas and the substrate temperature is 700 ° C to 900 ° C. Be filmed.

そして、ダイヤモンド層１０には開口１０ａが形成されており、開口１０ａ内とその周囲のダイヤモンド層１０の上にゲート電極１１が形成される。 An opening 10a is formed in the diamond layer 10, and a gate electrode 11 is formed in the opening 10a and on the diamond layer 10 around the opening 10a.

このような半導体装置１によれば、熱伝導性に優れたダイヤモンド層１０を半導体装置１の上側表面に露出させたことにより、半導体装置１で発生した熱をダイヤモンド層１０を介して速やかに上方に放熱することができる。 According to such a semiconductor device 1, by exposing the diamond layer 10 having excellent thermal conductivity to the upper surface of the semiconductor device 1, the heat generated by the semiconductor device 1 is rapidly increased via the diamond layer 10. Can dissipate heat.

特に、ダイヤモンド層１０の熱伝導率は、基板２の材料であるSiCよりも５～６倍程度も高いため、ダイヤモンド層１０によって半導体装置１の上側からの放熱が促され、半導体装置１に熱が籠り難くなる。 In particular, since the thermal conductivity of the diamond layer 10 is about 5 to 6 times higher than that of SiC which is the material of the substrate 2, the diamond layer 10 promotes heat dissipation from the upper side of the semiconductor device 1 and heats the semiconductor device 1. It becomes difficult to keep.

また、ダイヤモンド層１０の下に保護絶縁層９を形成したことで、ダイヤモンド１０の成膜雰囲気に含まれる水素から電子供給層５やキャップ層８を保護することができ、これらの層に含まれるガリウムが水素と反応してエッチングされるのを防止できる。 Further, by forming the protective insulating layer 9 under the diamond layer 10, the electron supply layer 5 and the cap layer 8 can be protected from hydrogen contained in the film forming atmosphere of the diamond 10, and are included in these layers. It can prevent gallium from reacting with hydrogen and being etched.

しかしながら、本願発明者の調査によれば、ダイヤモンド層１０の成膜時には、点線円内に示すようにダイヤモンド結晶１０ｄは上方だけでなく下方にも成長し、ダイヤモンド結晶１０ｄが下地の保護絶縁層９を突き破ってしまうことが明らかとなった。 However, according to the investigation by the inventor of the present application, when the diamond layer 10 is formed, the diamond crystal 10d grows not only upward but also downward as shown in the dotted circle, and the diamond crystal 10d is the underlying protective insulating layer 9. It became clear that it would break through.

その結果、ダイヤモンド層１０の成膜雰囲気に含まれる水素が保護絶縁層９を透過して電子供給層５やキャップ層８に至り、これらの層に含まれるガリウムが水素と反応して電子供給層５やキャップ層８がエッチングされてしまう。 As a result, hydrogen contained in the film forming atmosphere of the diamond layer 10 permeates through the protective insulating layer 9 to reach the electron supply layer 5 and the cap layer 8, and gallium contained in these layers reacts with hydrogen to form an electron supply layer. 5 and the cap layer 8 are etched.

これを防ぐために、ダイヤモンド層１０のダイヤモンド結晶１０ｄの粒径をなるべく小さくし、ダイヤモンド結晶１０ｄが下地の保護絶縁層９を突き破らないようにすることも考えられる。 In order to prevent this, it is conceivable to reduce the particle size of the diamond crystal 10d of the diamond layer 10 as much as possible so that the diamond crystal 10d does not break through the protective insulating layer 9 underneath.

しかしながら、ダイヤモンド層１０の熱伝導率はダイヤモンド結晶１０ｄの粒径に依存し、粒径が小さいほど熱伝導を阻害するダイヤモンド結晶１０ｄの粒界が増え、ダイヤモンド層１０の熱伝導性が低下する。よって、上記のようにダイヤモンド結晶１０ｄの粒径を小さくすると、ダイヤモンド層１０の熱伝導性が低下してしまい、ダイヤモンドが有する高い熱伝導性を活かすことができなくなってしまう。 However, the thermal conductivity of the diamond layer 10 depends on the particle size of the diamond crystal 10d, and the smaller the particle size, the more grain boundaries of the diamond crystal 10d that inhibits heat conduction, and the lower the thermal conductivity of the diamond layer 10. Therefore, if the particle size of the diamond crystal 10d is reduced as described above, the thermal conductivity of the diamond layer 10 is lowered, and the high thermal conductivity of diamond cannot be utilized.

以下に、各実施形態について説明する。 Hereinafter, each embodiment will be described.

（第１実施形態）
本実施形態に係る半導体装置について、その製造工程を追いながら説明する。 (First Embodiment)
The semiconductor device according to this embodiment will be described while following the manufacturing process thereof.

図２～図８は、第１実施形態に係る半導体装置の製造途中の断面図である。 2 to 8 are cross-sectional views of the semiconductor device according to the first embodiment during manufacturing.

まず、図２（ａ）に示すように、基板２１としてSiC基板を用意し、その上にMOVPE(Metal Organic Vapor Phase Epitaxy)法で電子走行層２２としてi型のGaN層を３μｍ程度の厚さに形成する。 First, as shown in FIG. 2A, a SiC substrate is prepared as the substrate 21, and an i-type GaN layer as an electronic traveling layer 22 is formed on the SiC substrate by the MOVPE (Metal Organic Vapor Phase Epitaxy) method to a thickness of about 3 μm. Form to.

電子走行層２２の成膜条件は特に限定されない。本実施形態では、成膜ガスとしてTMG(Trimethylgalium)ガス、アンモニア（NH3）ガス、及び水素（H2）ガスの混合ガスを使用しながら、基板温度を１０００℃～１２００℃程度とすることにより電子走行層２２を形成する。 The film forming conditions of the electronic traveling layer 22 are not particularly limited. In this embodiment, the substrate temperature is set to about 1000 ° C. to 1200 ° C. while using a mixed gas of TMG (Trimethylgalium) gas, ammonia (NH 3 ) gas, and hydrogen (H 2 ) gas as the film forming gas. The electronic traveling layer 22 is formed.

次に、図２（ｂ）に示すように、電子走行層２２の上にMOVPE法でi型のAlGaN層を５nm程度の厚さに形成し、そのAlGaN層をスペーサ層２３とする。スペーサ層２３の成膜ガスとしては、例えば、TMA(Trimethylaluminum)ガス、TMGガス、アンモニアガス、及び水素ガスの混合ガスがある。 Next, as shown in FIG. 2B, an i-type AlGaN layer is formed on the electron traveling layer 22 by the MOVPE method to a thickness of about 5 nm, and the AlGaN layer is used as a spacer layer 23. Examples of the film-forming gas of the spacer layer 23 include a mixed gas of TMA (Trimethylaluminum) gas, TMG gas, ammonia gas, and hydrogen gas.

更に、その成膜ガスにn型不純物のシリコンをドープするためのシランガス（SiH4）を添加することにより、スペーサ層２３の上に電子供給層２４としてn型のAlGaN層をMOVPE法で２０nm程度の厚さに形成する。 Further, by adding silane gas (SiH 4 ) for doping the film-forming gas with silicon as an n-type impurity, an n-type AlGaN layer is formed on the spacer layer 23 as an electron supply layer 24 by the MOVPE method at about 20 nm. Form to the thickness of.

この例では、電子走行層２２のGaN層と格子定数の異なるAlGaN層を電子供給層２４として形成することにより、その格子定数差に起因したピエゾ分極を電子走行層２２に誘起し、そのピエゾ分極により電子走行層２２に二次元電子ガスを発生させる。 In this example, by forming an AlGaN layer having a lattice constant different from that of the GaN layer of the electron traveling layer 22 as the electron supply layer 24, the piezo polarization caused by the difference in the lattice constant is induced in the electron traveling layer 22 and the piezo polarization thereof. Generates two-dimensional electron gas in the electron traveling layer 22.

なお、このようにピエゾ分極により二次元電子ガスを発生させるのに代えて、電子供給層２４の自発分極により電子走行層２２に二次元電子ガスを発生させてもよい。その場合は、自発分極が発生するInAlN層やInGaAl層を電子供給層２４として形成すればよい。 Instead of generating the two-dimensional electron gas by the piezo polarization in this way, the two-dimensional electron gas may be generated in the electron traveling layer 22 by the spontaneous polarization of the electron supply layer 24. In that case, the InAlN layer or the InGaAl layer in which spontaneous polarization is generated may be formed as the electron supply layer 24.

次いで、図３（ａ）に示すように、電子供給層２４の上にキャップ層２５としてn型のGaN層をMOVPE法で１０nm程度の厚さに形成し、電子供給層２４のAlGaNが酸化されるのをキャップ層２５で防止する。 Next, as shown in FIG. 3A, an n-type GaN layer was formed as a cap layer 25 on the electron supply layer 24 to a thickness of about 10 nm by the MOVPE method, and the AlGaN of the electron supply layer 24 was oxidized. The cap layer 25 prevents this from happening.

なお、電子供給層２４の酸化が問題にならない場合にはキャップ層２５を形成しなくてもよい。 If the oxidation of the electron supply layer 24 does not pose a problem, the cap layer 25 may not be formed.

また、キャップ層２５の成膜ガスも特に限定されない。例えば、TMGガス、アンモニアガス、及び水素ガスの混合ガスに、n型不純物のシリコンをドープするためのシランガスを添加した成膜ガスを使用することでキャップ層２５を形成し得る。 Further, the film forming gas of the cap layer 25 is not particularly limited. For example, the cap layer 25 can be formed by using a film-forming gas in which a silane gas for doping the n-type impurity silicon is added to a mixed gas of TMG gas, ammonia gas, and hydrogen gas.

続いて、図３（ｂ）に示すように、例えばシランガスとアンモニアガスとを成膜ガスとして使用するプラズマCVD(Chemical Vapor Deposition)法によりキャップ層２５の上に保護絶縁層２６として窒化シリコン層を形成する。なお、窒化シリコン層に代えて窒化アルミニウム(AlN)層を保護絶縁層２６として形成してもよい。 Subsequently, as shown in FIG. 3B, for example, a silicon nitride layer as a protective insulating layer 26 is formed on the cap layer 25 by a plasma CVD (Chemical Vapor Deposition) method using silane gas and ammonia gas as film forming gases. Form. The aluminum nitride (AlN) layer may be formed as the protective insulating layer 26 instead of the silicon nitride layer.

窒化シリコン層や窒化アルミニウム層は、成膜ガスに酸素を添加しなくても形成することができるため、保護絶縁層２６を形成する際に下地の電子走行層２４やキャップ層２５が酸化するのを防止することができる。 Since the silicon nitride layer and the aluminum nitride layer can be formed without adding oxygen to the film-forming gas, the underlying electronic traveling layer 24 and the cap layer 25 are oxidized when the protective insulating layer 26 is formed. Can be prevented.

また、保護絶縁層２６の膜厚は特に限定されないが、この例では１０nm～１００nm程度の厚さに保護絶縁層２６を形成する。膜厚の上限を１００nmとしたのは、これによりも厚いと基板の上側への放熱が保護絶縁層２６によって阻害されるおそれがあるからである。また、膜厚の下限を１０nmとしたのは、これよりも薄いと後で形成するダイヤモンド層の成膜雰囲気から電子供給層２４やキャップ層２５を保護絶縁層２６で保護するのが難しくなるためである。 The film thickness of the protective insulating layer 26 is not particularly limited, but in this example, the protective insulating layer 26 is formed to a thickness of about 10 nm to 100 nm. The upper limit of the film thickness is set to 100 nm because if it is thicker than this, the heat radiation to the upper side of the substrate may be hindered by the protective insulating layer 26. Further, the reason why the lower limit of the film thickness is set to 10 nm is that if it is thinner than this, it becomes difficult to protect the electron supply layer 24 and the cap layer 25 with the protective insulating layer 26 from the film forming atmosphere of the diamond layer to be formed later. Is.

次に、図４（ａ）に示すように、複数の第１のダイヤモンド粒３１ｘが分散したアルコール等の溶媒を用意し、その溶媒中に基板２１を浸漬する。そして、その溶液から基板２１を引き上げた後、保護絶縁層２６の表面に残留している余分な溶媒を乾燥させることにより、保護絶縁層２６の表面に複数の第１のダイヤモンド粒３１ｘを付着させる。 Next, as shown in FIG. 4A, a solvent such as alcohol in which a plurality of first diamond grains 31x are dispersed is prepared, and the substrate 21 is immersed in the solvent. Then, after the substrate 21 is pulled up from the solution, the excess solvent remaining on the surface of the protective insulating layer 26 is dried to attach the plurality of first diamond grains 31x to the surface of the protective insulating layer 26. ..

第１のダイヤモンド粒３１ｘの粒径は特に限定されない。この例では、第１のダイヤモンド粒３１ｘの粒径を１０nm程度とすることにより、保護絶縁層２６の膜厚Tよりも第１のダイヤモンド粒３１ｘの粒径を小さくする。 The particle size of the first diamond grain 31x is not particularly limited. In this example, by setting the particle size of the first diamond grain 31x to about 10 nm, the particle size of the first diamond grain 31x is made smaller than the film thickness T of the protective insulating layer 26.

続いて、図４（ｂ）に示すように、基板温度を７００℃～９００℃を維持しながら、メタンと水素との混合ガスを成膜ガスとして使用するCVD法で保護絶縁層２６の上に第１のダイヤモンド層３１を形成する。 Subsequently, as shown in FIG. 4B, the protective insulating layer 26 is subjected to a CVD method using a mixed gas of methane and hydrogen as a film forming gas while maintaining the substrate temperature at 700 ° C. to 900 ° C. The first diamond layer 31 is formed.

第１のダイヤモンド層３１は、第１のダイヤモンド粒３１ｘを成長核としながら成長し、その膜中には複数のダイヤモンド結晶３１ｙが形成される。各々のダイヤモンド結晶３１ｙの第１の粒径G1は、第１のダイヤモンド粒３１ｘと同程度の大きさであって、保護絶縁層２６の膜厚よりも小さい。 The first diamond layer 31 grows with the first diamond grain 31x as a growth nucleus, and a plurality of diamond crystals 31y are formed in the film. The first particle size G1 of each diamond crystal 31y is about the same size as the first diamond grain 31x and smaller than the film thickness of the protective insulating layer 26.

そのため、第１のダイヤモンド層３１の成膜時に保護絶縁層２６がダイヤモンド結晶３１ｙによって突き破られるのが防止され、第１のダイヤモンド層３１の成膜雰囲気に含まれる水素によって電子供給層２４やキャップ層２５がエッチングされるのを防止できる。 Therefore, it is prevented that the protective insulating layer 26 is pierced by the diamond crystal 31y during the film formation of the first diamond layer 31, and the electron supply layer 24 and the cap are prevented by the hydrogen contained in the film formation atmosphere of the first diamond layer 31. It is possible to prevent the layer 25 from being etched.

但し、このように第１の粒径G1が小さな第１のダイヤモンド層３１は膜中に多くの粒界が含まれるため、その膜厚が厚いと第１のダイヤモンド層３１の熱伝導性が低下する。 However, since the first diamond layer 31 having a small first particle size G1 contains many grain boundaries in the film, if the film thickness is large, the thermal conductivity of the first diamond layer 31 is lowered. do.

そのため、本実施形態では第１のダイヤモンド層３１を１０nm～２０nm、例えば２０nm程度に薄く形成し、第１のダイヤモンド層３１の熱伝導性が低下するのを防止する。 Therefore, in the present embodiment, the first diamond layer 31 is formed as thin as 10 nm to 20 nm, for example, about 20 nm to prevent the thermal conductivity of the first diamond layer 31 from deteriorating.

次に、図５（ａ）に示すように、第１のダイヤモンド粒３１ｘ（図４（ａ）参照）よりも粒径が大きな複数の第２のダイヤモンド粒３２ｘが分散したアルコール等の溶媒を用意し、その溶媒中に基板２１を浸漬する。 Next, as shown in FIG. 5A, a solvent such as alcohol in which a plurality of second diamond grains 32x having a particle size larger than that of the first diamond grain 31x (see FIG. 4A) is dispersed is prepared. Then, the substrate 21 is immersed in the solvent.

そして、その溶液から基板２１を引き上げた後、第１のダイヤモンド層３１の表面に残留している余分な溶媒を乾燥させることにより、第１のダイヤモンド層３１の表面に複数の第２のダイヤモンド粒３２ｘを付着させる。 Then, after the substrate 21 is pulled up from the solution, a plurality of second diamond grains are formed on the surface of the first diamond layer 31 by drying the excess solvent remaining on the surface of the first diamond layer 31. Attach 32x.

第２のダイヤモンド粒３２ｘの粒径は第１のダイヤモンド粒３１ｘのそれよりも大きければ特に限定されず、この例では第２のダイヤモンド粒３２ｘの粒径を５０nm程度とする。 The particle size of the second diamond grain 32x is not particularly limited as long as it is larger than that of the first diamond grain 31x, and in this example, the particle size of the second diamond grain 32x is about 50 nm.

続いて、図５（ｂ）に示すように、基板温度を７００℃～９００℃を維持しながら、メタンと水素との混合ガスを成膜ガスとして使用するCVD法で第１のダイヤモンド層３１の上に第２のダイヤモンド層３２を形成する。 Subsequently, as shown in FIG. 5B, the first diamond layer 31 is subjected to a CVD method using a mixed gas of methane and hydrogen as a film forming gas while maintaining the substrate temperature at 700 ° C. to 900 ° C. A second diamond layer 32 is formed on top.

第２のダイヤモンド層３２は、第１のダイヤモンド粒３２ｘを成長核としながら成長し、その膜中には複数のダイヤモンド結晶３２ｙが形成される。各々のダイヤモンド結晶３２ｙの第２の粒径G2は、第２のダイヤモンド粒３２ｘと同程度の大きさであって、下地の第１のダイヤモンド層３１における第１の粒径G1よりも大きい。 The second diamond layer 32 grows with the first diamond grain 32x as a growth nucleus, and a plurality of diamond crystals 32y are formed in the film. The second grain size G2 of each diamond crystal 32y is about the same size as the second diamond grain 32x and larger than the first grain size G1 in the underlying first diamond layer 31.

その結果、第２のダイヤモンド層３２における第２の粒径G2の平均値は、第１のダイヤモンド層３１における第１の粒径G1の平均値よりも大きくなる。 As a result, the average value of the second particle size G2 in the second diamond layer 32 is larger than the average value of the first particle size G1 in the first diamond layer 31.

よって、第２のダイヤモンド層３２に含まれる粒界は第１のダイヤモンド層３１におけるよりも少なくなり、第２のダイヤモンド層３２の熱伝導性は第１のダイヤモンド層３１よりも良好となる。 Therefore, the grain boundaries contained in the second diamond layer 32 are smaller than those in the first diamond layer 31, and the thermal conductivity of the second diamond layer 32 is better than that in the first diamond layer 31.

第２のダイヤモンド層３２の膜厚は特に限定されない。上記のように第２のダイヤモンド層３２は良好な熱伝導性を有しているため、ある程度厚く形成してもその熱伝導性は顕著には低下しない。そこで、本実施形態では第２のダイヤモンド層３２の膜厚を第１のダイヤモンド層３１よりも厚い２０ｎｍ～５０００ｎｍ程度、例えば５００ｎｍ程度とする。
The film thickness of the second diamond layer 32 is not particularly limited. As described above, since the second diamond layer 32 has good thermal conductivity, its thermal conductivity does not significantly decrease even if it is formed to be thick to some extent. Therefore, in the present embodiment, the film thickness of the second diamond layer 32 is set to about 20 nm to 5000 nm, which is thicker than that of the first diamond layer 31, for example, about 500 nm.

次いで、図６（ａ）に示すように、第２のダイヤモンド層３２の上にフォトレジストを塗布し、それを露光、現像することにより、ソース領域とドレイン領域が開口された第１のレジスト層３３を形成する。 Next, as shown in FIG. 6 (a), a photoresist is applied on the second diamond layer 32, and by exposing and developing the photoresist, the first resist layer in which the source region and the drain region are opened is opened. Form 33.

そして、図６（ｂ）に示すように、第１のレジスト層３３をマスクにしながら、ソース領域とドレイン領域におけるキャップ層２５、保護絶縁層２６、第１のダイヤモンド層３１、及び第２のダイヤモンド層３２の各々をドライエッチングして除去する。 Then, as shown in FIG. 6B, while using the first resist layer 33 as a mask, the cap layer 25, the protective insulating layer 26, the first diamond layer 31, and the second diamond in the source region and the drain region are used. Each of the layers 32 is dry-etched and removed.

なお、そのドライエッチングではエッチングガスを切り替えることにより各層が除去され、第１及び第２のダイヤモンド層３１、３２のエッチングガスとしては酸素ガスを使用する。また、保護絶縁層２６のエッチングガスとしてはSF6ガス等のフッ素系のガスを使用し、キャップ層２６のエッチングガスとしてはCl2ガスやBCl3ガスを使用する。 In the dry etching, each layer is removed by switching the etching gas, and oxygen gas is used as the etching gas for the first and second diamond layers 31 and 32. Further, a fluorine-based gas such as SF 6 gas is used as the etching gas of the protective insulating layer 26, and Cl 2 gas or B Cl 3 gas is used as the etching gas of the cap layer 26.

その後に、第１のレジスト層３３は除去される。 After that, the first resist layer 33 is removed.

続いて、図７（ａ）に示すように、半導体基板２１の上側全面に蒸着法でチタン層とアルミニウム層とをこの順に形成した後、これらの金属層をリフトオフ法でパターニングし、電子供給層２４の上にソース電極３５とドレイン電極３６とを間隔をおいて形成する。 Subsequently, as shown in FIG. 7A, a titanium layer and an aluminum layer are formed in this order on the entire upper surface of the semiconductor substrate 21 by a vapor deposition method, and then these metal layers are patterned by a lift-off method to form an electron supply layer. A source electrode 35 and a drain electrode 36 are formed on the 24 at intervals.

その後、窒素雰囲気中で基板温度を４００℃～１０００℃とする条件でソース電極３５とドレイン電極３６とを加熱する。これにより、ソース電極３５とドレイン電極３６の材料が電子供給層２４に拡散し、ソース電極３５とドレイン電極３６の各々を電子供給層２４にオーミックコンタクトさせることができる。 Then, the source electrode 35 and the drain electrode 36 are heated under the condition that the substrate temperature is 400 ° C. to 1000 ° C. in a nitrogen atmosphere. As a result, the materials of the source electrode 35 and the drain electrode 36 are diffused into the electron supply layer 24, and each of the source electrode 35 and the drain electrode 36 can be ohmically contacted with the electron supply layer 24.

次に、図７（ｂ）に示すように、基板２１の上側全面にフォトレジストを塗布し、それを露光、現像することにより、開口３８ａを備えた第２のレジスト層３８を形成する。 Next, as shown in FIG. 7B, a photoresist is applied to the entire upper surface of the substrate 21 and exposed and developed to form a second resist layer 38 having an opening 38a.

続いて、図８（ａ）に示すように、エッチングガスとして酸素ガスを使用しながら、開口３８ａを通じて第１のダイヤモンド層３１と第２のダイヤモンド層３２の各々をドライエッチングし、各ダイヤモンド層３１、３２に開口３１ａを形成する。 Subsequently, as shown in FIG. 8A, each of the first diamond layer 31 and the second diamond layer 32 is dry-etched through the opening 38a while using oxygen gas as the etching gas, and each diamond layer 31 is dry-etched. , 32 is formed with an opening 31a.

その後に、第２のレジスト層３８は除去される。 After that, the second resist layer 38 is removed.

そして、図８（ｂ）に示すように、基板２１の上側全面に蒸着法でニッケル層と金層とをこの順に形成し、更にこれらの金属層をリフトオフ法でパターニングすることにより、開口３１ａ内とその周囲の第２のダイヤモンド層３２の上にゲート電極３９を形成する。 Then, as shown in FIG. 8B, a nickel layer and a gold layer are formed in this order on the entire upper surface of the substrate 21 by a vapor deposition method, and these metal layers are further patterned by a lift-off method in the opening 31a. A gate electrode 39 is formed on and a second diamond layer 32 around the gate electrode 39.

以上により、本実施形態に係る半導体装置４０の基本構造が完成する。 As described above, the basic structure of the semiconductor device 40 according to the present embodiment is completed.

次に、この半導体装置４０の動作について説明する。 Next, the operation of the semiconductor device 40 will be described.

図９は、半導体装置４０の動作について説明するための断面図である。 FIG. 9 is a cross-sectional view for explaining the operation of the semiconductor device 40.

この半導体装置４０においては、電子走行層２２のGaNと電子供給層２４のAlGaNとの格子定数差に起因したピエゾ分極が電子供給層２４に発生し、これにより電子走行層２２に二次元電子ガスeが発生する。なお、電子供給層２４としてInAlN層やInGaAl層を形成する場合には、電子供給層２４の自発分極により二次元電子ガスeが発生する。 In this semiconductor device 40, piezopolarization due to the lattice constant difference between the GaN of the electron traveling layer 22 and the AlGaN of the electron supply layer 24 is generated in the electron supply layer 24, whereby the two-dimensional electron gas is generated in the electron traveling layer 22. e occurs. When the InAlN layer or the InGaAl layer is formed as the electron supply layer 24, the two-dimensional electron gas e is generated by the spontaneous polarization of the electron supply layer 24.

その二次元電子ガスeはキャリアとして機能し、保護絶縁層２６を介してゲート電極３９から二次元電子ガスeに作用するゲート電圧によってキャリアの流れを制御することができる。 The two-dimensional electron gas e functions as a carrier, and the flow of the carrier can be controlled by the gate voltage acting on the two-dimensional electron gas e from the gate electrode 39 via the protective insulating layer 26.

本実施形態では、熱伝導性に優れた第１のダイヤモンド層３１と第２のダイヤモンド層３２を電子供給層２４の上方に形成したため、二次元電子ガスeの流れ等によって生じる熱を各ダイヤモンド層３１、３２を介して上方に速やかに放熱できる。 In the present embodiment, since the first diamond layer 31 and the second diamond layer 32 having excellent thermal conductivity are formed above the electron supply layer 24, heat generated by the flow of the two-dimensional electron gas e or the like is generated in each diamond layer. Heat can be quickly dissipated upward via 31 and 32.

しかも、第１のダイヤモンド層３１における第１の粒径G1を第２のダイヤモンド層３２における第２の粒径G2よりも小さくしたことにより、第１のダイヤモンド層３１の第１のダイヤモンド結晶３１ｙが保護絶縁層２６を突き抜け難くなる。これにより、第１のダイヤモンド層３１の成膜雰囲気に含まれる水素によって電子供給層２４やキャップ層２５がエッチングされるのを抑えることができ、これらの層の品質が劣化するのを防止することができる。 Moreover, by making the first particle size G1 in the first diamond layer 31 smaller than the second particle size G2 in the second diamond layer 32, the first diamond crystal 31y of the first diamond layer 31 becomes. It becomes difficult to penetrate the protective insulating layer 26. As a result, it is possible to prevent the electron supply layer 24 and the cap layer 25 from being etched by hydrogen contained in the film forming atmosphere of the first diamond layer 31, and to prevent the quality of these layers from deteriorating. Can be done.

更に、第２のダイヤモンド層３２における第２の粒径G2が第１のダイヤモンド層３１における第１の粒径G1よりも大きいため、第２のダイヤモンド層３２の熱伝導性を第１のダイヤモンド層３１よりも向上させることができる。これにより、第１のダイヤモンド層３１のみを形成する場合よりも半導体装置４０の放熱効率が向上し、半導体装置４０の内部に熱が籠り難くすることができる。 Further, since the second particle size G2 in the second diamond layer 32 is larger than the first particle size G1 in the first diamond layer 31, the thermal conductivity of the second diamond layer 32 is increased by the first diamond layer. It can be improved more than 31. As a result, the heat dissipation efficiency of the semiconductor device 40 is improved as compared with the case where only the first diamond layer 31 is formed, and it is possible to prevent heat from being trapped inside the semiconductor device 40.

しかも、本実施形態ではゲート電極３９の下に保護絶縁層２６を残すため、ゲート電極３９と電子走行層２４との間にリーク電流が流れるのを保護絶縁層２６で防止することができる。 Moreover, since the protective insulating layer 26 is left under the gate electrode 39 in the present embodiment, the protective insulating layer 26 can prevent the leakage current from flowing between the gate electrode 39 and the electron traveling layer 24.

なお、本実施形態は上記に限定されない。 The present embodiment is not limited to the above.

図１０は、本実施形態の別の例に係る半導体装置４０の断面図である。 FIG. 10 is a cross-sectional view of the semiconductor device 40 according to another example of the present embodiment.

図１０の例では、電子走行層２４の上にキャップ層２５を形成せずに、電子走行層２４の上に保護絶縁層２６を形成する。このような構造においても、保護絶縁層２６の上に粒径の小さな第１のダイヤモンド層３１を形成することにより、ダイヤモンド結晶が保護絶縁層２６を突き破るのが防止される。 In the example of FIG. 10, the protective insulating layer 26 is formed on the electronic traveling layer 24 without forming the cap layer 25 on the electronic traveling layer 24. Even in such a structure, by forming the first diamond layer 31 having a small particle size on the protective insulating layer 26, the diamond crystals are prevented from breaking through the protective insulating layer 26.

（第２実施形態）
第１実施形態では、図９に示したように、ゲート電極３９の下に保護絶縁層２６を残した。 (Second Embodiment)
In the first embodiment, as shown in FIG. 9, the protective insulating layer 26 is left under the gate electrode 39.

これに対し、本実施形態では以下のようにしてゲート電極３９の下から保護絶縁層２６を除去する。 On the other hand, in the present embodiment, the protective insulating layer 26 is removed from under the gate electrode 39 as follows.

図１１～図１２は、本実施形態に係る半導体装置の製造途中の断面図である。 11 to 12 are cross-sectional views of the semiconductor device according to the present embodiment during manufacturing.

なお、図１１～図１２において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。 In FIGS. 11 to 12, the same elements as described in the first embodiment are designated by the same reference numerals as those in the first embodiment, and the description thereof will be omitted below.

まず、第１実施形態で説明した図２（ａ）～図７（ｂ）の工程を行うことにより、図１１（ａ）に示すように、第１のダイヤモンド層３１と第２のダイヤモンド層３２の各々に開口３１ａが形成された構造を作製する。 First, by performing the steps of FIGS. 2A to 7B described in the first embodiment, as shown in FIG. 11A, the first diamond layer 31 and the second diamond layer 32 are performed. A structure in which an opening 31a is formed in each of the above is produced.

次に、図１１（ｂ）に示すように、第２のレジスト層３８の開口３８ａを通じて保護絶縁層２６をドライエッチングすることにより、保護絶縁層２６にも開口３１ａを形成し、開口３１ａからキャップ層２５を露出させる。 Next, as shown in FIG. 11B, by dry etching the protective insulating layer 26 through the opening 38a of the second resist layer 38, an opening 31a is also formed in the protective insulating layer 26, and a cap is formed from the opening 31a. The layer 25 is exposed.

なお、そのドライエッチングで使用するエッチングガスとしては、SF6ガス等のフッ素系のガスがある。 The etching gas used in the dry etching includes a fluorine-based gas such as SF 6 gas.

続いて、図１２（ａ）に示すように、第２のレジスト層３８を除去する。 Subsequently, as shown in FIG. 12 (a), the second resist layer 38 is removed.

この後は、第１実施形態で説明した図８（ｂ）の工程を行うことにより、図１２（ｂ）に示すように開口３１ａ内にゲート電極３９を形成し、本実施形態に係る半導体装置５０の基本構造を完成させる。 After that, by performing the step of FIG. 8B described in the first embodiment, the gate electrode 39 is formed in the opening 31a as shown in FIG. 12B, and the semiconductor device according to the present embodiment is formed. Complete 50 basic structures.

以上説明した本実施形態によれば、ゲート電極３９の下の保護絶縁層２６を除去するため、ゲート電極３９がキャップ層２５にショットキー接触した構造を得ることができる。 According to the present embodiment described above, in order to remove the protective insulating layer 26 under the gate electrode 39, it is possible to obtain a structure in which the gate electrode 39 is in Schottky contact with the cap layer 25.

しかも、保護絶縁層２６を除去したことによりゲート電極３９の下面３９ａと電子走行層２２との間隔Dが狭まるため、ゲート電極３９から二次元電子ガスeに電界が作用し易くなり、二次元電子ガスeの流れをゲート電圧で制御し易くなる。 Moreover, since the distance D between the lower surface 39a of the gate electrode 39 and the electron traveling layer 22 is narrowed by removing the protective insulating layer 26, an electric field is easily applied from the gate electrode 39 to the two-dimensional electron gas e, and two-dimensional electrons are easily generated. It becomes easier to control the flow of gas e with the gate voltage.

なお、本実施形態は上記に限定されない。 The present embodiment is not limited to the above.

図１３は、本実施形態の別の例に係る半導体装置の断面図である。 FIG. 13 is a cross-sectional view of a semiconductor device according to another example of the present embodiment.

図１３の例では、電子供給層２４の上にキャップ層２５を形成せずに、開口３１ａ内においてゲート電極３９を電子供給層２４にショットキー接触させる。このような構造でも、上記と同様にゲート電極３９の下面３９ａと電子走行層２２との間隔Dが狭まるため、二次元電子ガスeの流れをゲート電圧で制御し易くなる。 In the example of FIG. 13, the gate electrode 39 is brought into Schottky contact with the electron supply layer 24 in the opening 31a without forming the cap layer 25 on the electron supply layer 24. Even with such a structure, since the distance D between the lower surface 39a of the gate electrode 39 and the electron traveling layer 22 is narrowed as described above, the flow of the two-dimensional electron gas e can be easily controlled by the gate voltage.

（第３実施形態）
本実施形態では、ゲート電極３９の下に以下のようにしてゲート絶縁層を形成する。 (Third Embodiment)
In the present embodiment, the gate insulating layer is formed under the gate electrode 39 as follows.

図１４～図１６は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図１４～図１６において、第１及び第２実施形態で説明したのと同じ要素にはこれらの実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。 14 to 16 are cross-sectional views of the semiconductor device according to the present embodiment during manufacturing. In FIGS. 14 to 16, the same elements as described in the first and second embodiments are designated by the same reference numerals as those in these embodiments, and the description thereof will be omitted below.

まず、第２実施形態の図１１（ａ）～図１２（ａ）の工程を行うことにより、図１４（ａ）に示すように、保護絶縁層２６と各ダイヤモンド層３１、３２のそれぞれに開口３１ａが形成された構造を作製する。 First, by performing the steps of FIGS. 11 (a) to 12 (a) of the second embodiment, as shown in FIG. 14 (a), the protective insulating layer 26 and the diamond layers 31 and 32 are opened to each other. A structure in which 31a is formed is produced.

次いで、図１４（ｂ）に示すように、第２のダイヤモンド層３２、ソース電極３５、及びドレイン電極３６のそれぞれの上と開口３１ａ内とにゲート絶縁層５１としてALD(Atomic Layer Deposition)法で酸窒化アルミニウム(AlON)層を形成する。 Next, as shown in FIG. 14 (b), the gate insulating layer 51 is formed on each of the second diamond layer 32, the source electrode 35, and the drain electrode 36 and in the opening 31a by the ALD (Atomic Layer Deposition) method. Form an aluminum nitride (AlON) layer.

ゲート絶縁層５１の膜厚は特に限定されない。この例では、１nm～２０nm程度の厚さ、例えば２nm程度の厚さにゲート絶縁層５１を形成する。 The film thickness of the gate insulating layer 51 is not particularly limited. In this example, the gate insulating layer 51 is formed to a thickness of about 1 nm to 20 nm, for example, a thickness of about 2 nm.

ゲート絶縁層５１として形成した酸窒化アルミニウム層は、保護層２６として形成した窒化シリコン層よりもバンドギャップが広く耐圧が高いため、高電界に曝されても破壊され難い。 Since the aluminum nitride layer formed as the gate insulating layer 51 has a wider bandgap and higher withstand voltage than the silicon nitride layer formed as the protective layer 26, it is not easily destroyed even when exposed to a high electric field.

このように窒化シリコン層よりもバンドギャップが広い絶縁層としては、酸化アルミニウム(Al2O3)層、二酸化シリコン(SiO2)層、及び酸窒化シリコン(SiON)層もあり、これらのいずれかをゲート絶縁層５１として形成してもよい。 As such an insulating layer having a wider bandgap than the silicon nitride layer, there are an aluminum oxide (Al 2 O 3 ) layer, a silicon dioxide (SiO 2 ) layer, and a silicon oxynitride (SiON) layer, and any of these. May be formed as the gate insulating layer 51.

次に、図１５（ａ）に示すように、窒素雰囲気中で基板温度を５００℃～８００℃とする条件でゲート絶縁層５１に対して熱処理を行うことによりゲート絶縁層５１に含まれる不純物を除去し、ゲート絶縁層５１の膜質を高める。 Next, as shown in FIG. 15A, impurities contained in the gate insulating layer 51 are removed by heat-treating the gate insulating layer 51 under the condition that the substrate temperature is 500 ° C. to 800 ° C. in a nitrogen atmosphere. It is removed to improve the film quality of the gate insulating layer 51.

なお、ゲート絶縁層５１として二酸化シリコン層を形成する場合には、酸素雰囲気でこの熱処理を行うことによりゲート絶縁層５１中の酸素を補填してもよい。 When the silicon dioxide layer is formed as the gate insulating layer 51, oxygen in the gate insulating layer 51 may be supplemented by performing this heat treatment in an oxygen atmosphere.

続いて、図１５（ｂ）に示すように、ゲート絶縁層５１の上側全面にフォトレジストを塗布し、それを露光、現像することにより開口３１ａ内に第３のレジスト層５２を形成する。 Subsequently, as shown in FIG. 15B, a photoresist is applied to the entire upper surface of the gate insulating layer 51, and the photoresist is exposed and developed to form a third resist layer 52 in the opening 31a.

そして、図１６（ａ）に示すように、TMAH(Tetramethylammonium hydroxide)溶液をエッチング液として使用しながら、第３のレジスト層５２をマスクにしてゲート絶縁層５１をウエットエッチングすることにより、開口３１ａ内のみにゲート絶縁層５１を残す。 Then, as shown in FIG. 16A, while using the TMAH (Tetramethylammonium hydroxide) solution as the etching solution, the gate insulating layer 51 is wet-etched with the third resist layer 52 as a mask, thereby forming the inside of the opening 31a. Only the gate insulating layer 51 is left.

なお、TMAH溶液に代えてKOH溶液をエッチング液として使用してもよい。 A KOH solution may be used as the etching solution instead of the TMAH solution.

その後に、第３のレジスト層５２は除去される。 After that, the third resist layer 52 is removed.

この後は、第１実施形態で説明した図８（ｂ）の工程を行うことにより、図１６（ｂ）に示すように開口３１ａ内のゲート絶縁層５１上にゲート電極３９を形成し、本実施形態に係る半導体装置６０の基本構造を完成させる。 After that, by performing the step of FIG. 8 (b) described in the first embodiment, the gate electrode 39 is formed on the gate insulating layer 51 in the opening 31a as shown in FIG. 16 (b). The basic structure of the semiconductor device 60 according to the embodiment is completed.

以上説明した本実施形態によれば、保護絶縁層２６よりもバンドギャップが広く耐圧が高いゲート絶縁層５１をゲート電極３９の下に形成する。そのため、半導体装置６０の耐圧を高めることができると共に、ゲート電極３９と電子走行層２４との間にリーク電流が流れるのを防止することができる。 According to the present embodiment described above, the gate insulating layer 51 having a wider bandgap and higher withstand voltage than the protective insulating layer 26 is formed under the gate electrode 39. Therefore, the withstand voltage of the semiconductor device 60 can be increased, and leakage current can be prevented from flowing between the gate electrode 39 and the electronic traveling layer 24.

なお、本実施形態は上記に限定されない。 The present embodiment is not limited to the above.

図１７は、本実施形態の別の例に係る半導体装置の断面図である。 FIG. 17 is a cross-sectional view of a semiconductor device according to another example of the present embodiment.

図１７の例では、電子供給層２４の上にキャップ層２５を形成せずに、電子供給層２４の上にもゲート絶縁層５１を形成する。このような構造でも、耐圧が高いゲート絶縁層５１によって半導体装置６０の耐圧を高めることができる。 In the example of FIG. 17, the gate insulating layer 51 is also formed on the electron supply layer 24 without forming the cap layer 25 on the electron supply layer 24. Even with such a structure, the withstand voltage of the semiconductor device 60 can be increased by the gate insulating layer 51 having a high withstand voltage.

（第４実施形態）
第１実施形態では、第１及び第２のダイヤモンド層３１、３２を形成した後にソース電極３５とドレイン電極３６とを形成した。これに対し、本実施形態では以下のように先にソース電極３５とドレイン電極３６を形成し、その後に第１及び第２のダイヤモンド層３１、３２を形成する。 (Fourth Embodiment)
In the first embodiment, the source electrode 35 and the drain electrode 36 are formed after the first and second diamond layers 31 and 32 are formed. On the other hand, in the present embodiment, the source electrode 35 and the drain electrode 36 are formed first, and then the first and second diamond layers 31 and 32 are formed as follows.

図１８～図２３は、本実施形態に係る半導体装置の製造途中の断面図である。なお、図１８～図２３において、第１実施形態で説明したのと同じ要素には第１実施形態におけるのと同じ符号を付し、以下ではその説明を省略する。 18 to 23 are cross-sectional views of the semiconductor device according to the present embodiment during manufacturing. In FIGS. 18 to 23, the same elements as described in the first embodiment are designated by the same reference numerals as those in the first embodiment, and the description thereof will be omitted below.

まず、第１実施形態で説明した図２（ａ）～図３（ａ）の工程を行うことにより、図１８（ａ）に示すように最上層にキャップ層２５が形成された構造を作製する。 First, by performing the steps of FIGS. 2 (a) to 3 (a) described in the first embodiment, a structure in which the cap layer 25 is formed on the uppermost layer is produced as shown in FIG. 18 (a). ..

次いで、図１８（ｂ）に示すように、キャップ層２５の上にフォトレジストを塗布し、それを露光、現像することにより、ソース領域とドレイン領域が開口された第１のレジスト層３３を形成する。 Next, as shown in FIG. 18B, a photoresist is applied on the cap layer 25, and the photoresist is exposed and developed to form a first resist layer 33 in which the source region and the drain region are opened. do.

続いて、図１９（ａ）に示すように、第１のレジスト層３３をマスクにしながらキャップ層２５をドライエッチングし、第１のレジスト層３３で覆われていない部分のキャップ層２５を除去する。そのドライエッチングで使用するエッチングガスとしては、例えばCl2ガスやBCl3ガスがある。 Subsequently, as shown in FIG. 19A, the cap layer 25 is dry-etched while using the first resist layer 33 as a mask, and the cap layer 25 in the portion not covered by the first resist layer 33 is removed. .. Examples of the etching gas used in the dry etching include Cl 2 gas and B Cl 3 gas.

その後に、第１のレジスト層３３は除去される。 After that, the first resist layer 33 is removed.

次に、図１９（ｂ）に示すように、半導体基板２１の上側全面に蒸着法でチタン層とアルミニウム層とをこの順に形成した後、これらの金属層をリフトオフ法でパターニングし、電子供給層２４の上にソース電極３５とドレイン電極３６とを間隔をおいて形成する。 Next, as shown in FIG. 19B, a titanium layer and an aluminum layer are formed in this order on the entire upper surface of the semiconductor substrate 21 by a vapor deposition method, and then these metal layers are patterned by a lift-off method to form an electron supply layer. The source electrode 35 and the drain electrode 36 are formed on the 24 at intervals.

その後、窒素雰囲気中で基板温度を４００℃～１０００℃とする条件でソース電極３５とドレイン電極３６とを加熱し、これらの電極の各々を電子供給層２４にオーミックコンタクトさせる。 Then, the source electrode 35 and the drain electrode 36 are heated under the condition that the substrate temperature is 400 ° C. to 1000 ° C. in a nitrogen atmosphere, and each of these electrodes is ohmically contacted with the electron supply layer 24.

次いで、図２０（ａ）に示すように、ソース電極３５、ドレイン電極３６、及びキャップ層２５の各々の上にプラズマCVD法で保護絶縁層２６として窒化シリコン層を１０nm～１００nm程度の厚さに形成する。なお、第１実施形態と同様に、窒化シリコン層に代えて窒化アルミニウム層を保護絶縁層２６として形成してもよい。 Next, as shown in FIG. 20 (a), a silicon nitride layer was formed on each of the source electrode 35, the drain electrode 36, and the cap layer 25 as a protective insulating layer 26 by a plasma CVD method to a thickness of about 10 nm to 100 nm. Form. As in the first embodiment, the aluminum nitride layer may be formed as the protective insulating layer 26 instead of the silicon nitride layer.

続いて、図２０（ｂ）に示すように、第１実施形態の図４（ａ）と同じ工程を行うことにより、保護絶縁層２６の表面に複数の第１のダイヤモンド粒３１ｘを付着させる。第１実施形態で説明したように、第１のダイヤモンド粒３１ｘの粒径は、保護絶縁層２６の膜厚よりも小さい１０nm程度である。 Subsequently, as shown in FIG. 20 (b), by performing the same process as in FIG. 4 (a) of the first embodiment, a plurality of first diamond grains 31x are attached to the surface of the protective insulating layer 26. As described in the first embodiment, the particle size of the first diamond grain 31x is about 10 nm, which is smaller than the film thickness of the protective insulating layer 26.

そして、図２１（ａ）に示すように、メタンと水素との混合ガスを成膜ガスとして使用するCVD法により、基板温度を７００℃～９００℃とする条件で保護絶縁層２６の上に第１のダイヤモンド層３１を２０nm程度の厚さに形成する。 Then, as shown in FIG. 21A, the protective insulating layer 26 is placed on the protective insulating layer 26 under the condition that the substrate temperature is 700 ° C. to 900 ° C. by the CVD method using a mixed gas of methane and hydrogen as the film forming gas. The diamond layer 31 of 1 is formed to have a thickness of about 20 nm.

その第１のダイヤモンド層３１は第１のダイヤモンド粒３１ｘを成長核としながら成長し、第１のダイヤモンド粒３１ｘと同程度の第１の粒径G1を有する複数のダイヤモンド結晶３１ｙが第１のダイヤモンド層３１の膜中に形成される。 The first diamond layer 31 grows with the first diamond grain 31x as a growth nucleus, and a plurality of diamond crystals 31y having a first grain size G1 similar to that of the first diamond grain 31x are the first diamonds. It is formed in the film of layer 31.

次に、図２１（ｂ）に示すように、第１実施形態の図５（ａ）と同じ工程を行うことにより、第１のダイヤモンド層３１の表面に複数の第２のダイヤモンド粒３２ｘを付着させる。その第２のダイヤモンド粒３２ｘの粒径は、第１のダイヤモンド粒３１ｘのそれよりも大きい５０nm程度である。 Next, as shown in FIG. 21 (b), by performing the same process as in FIG. 5 (a) of the first embodiment, a plurality of second diamond grains 32x are attached to the surface of the first diamond layer 31. Let me. The particle size of the second diamond grain 32x is about 50 nm, which is larger than that of the first diamond grain 31x.

続いて、図２２（ａ）に示すように、メタンと水素との混合ガスを成膜ガスとして使用するCVD法により、基板温度を７００℃～９００℃とする条件で第１のダイヤモンド層３１の上に第２のダイヤモンド層３２を５００nm程度の厚さに形成する。 Subsequently, as shown in FIG. 22A, the first diamond layer 31 is formed under the condition that the substrate temperature is 700 ° C. to 900 ° C. by a CVD method using a mixed gas of methane and hydrogen as a film forming gas. A second diamond layer 32 is formed on the top to a thickness of about 500 nm.

第１実施形態で説明したように、第２のダイヤモンド層３２は第２のダイヤモンド粒３２ｘを成長核としながら成長し、第２のダイヤモンド粒３２ｘと同程度の第２の粒径G2を有する複数のダイヤモンド結晶３２ｙが第２のダイヤモンド層３２の膜中に形成される。 As described in the first embodiment, the second diamond layer 32 grows with the second diamond grain 32x as a growth nucleus, and has a second particle size G2 similar to that of the second diamond grain 32x. Diamond crystal 32y is formed in the film of the second diamond layer 32.

次いで、図２２（ｂ）に示すように、基板２１の上側全面にフォトレジストを塗布し、それを露光、現像することにより、開口３８ａを備えた第２のレジスト層３８を形成する。 Next, as shown in FIG. 22B, a photoresist is applied to the entire upper surface of the substrate 21 and exposed and developed to form a second resist layer 38 having an opening 38a.

次に、図２３（ａ）に示すように、開口３８ａを通じて第１のダイヤモンド層３１と第２のダイヤモンド層３２の各々をドライエッチングし、各ダイヤモンド層３１、３２に開口３１ａを形成する。そのドライエッチングで使用するエッチングガスとしては、例えば酸素ガスがある。 Next, as shown in FIG. 23 (a), each of the first diamond layer 31 and the second diamond layer 32 is dry-etched through the openings 38a to form openings 31a in the diamond layers 31 and 32, respectively. As the etching gas used in the dry etching, for example, oxygen gas is used.

その後に、第２のレジスト層３８は除去される。 After that, the second resist layer 38 is removed.

そして、図２３（ｂ）に示すように、基板２１の上側全面に蒸着法でニッケル層と金層とをこの順に形成し、更にこれらの金属層をリフトオフ法でパターニングすることにより、開口３１ａ内とその周囲の第２のダイヤモンド層３２の上にゲート電極３９を形成する。 Then, as shown in FIG. 23 (b), a nickel layer and a gold layer are formed in this order on the entire upper surface of the substrate 21 by a vapor deposition method, and these metal layers are further patterned by a lift-off method in the opening 31a. A gate electrode 39 is formed on and a second diamond layer 32 around the gate electrode 39.

以上により、本実施形態に係る半導体装置７０の基本構造が完成する。 As described above, the basic structure of the semiconductor device 70 according to the present embodiment is completed.

上記した本実施形態においても、第１実施形態と同様に第１のダイヤモンド層３１の第１の粒径G1を第２のダイヤモンド層３２の第２の粒径G2よりも小さくする。そのため、第１のダイヤモンド層３１の第１のダイヤモンド粒３１ｙがその下の保護絶縁層２６を突き破るのが防止され、第１のダイヤモンド層３１の成膜雰囲気に含まれる水素によって電子供給層２４やキャップ層２５がエッチングされるのを抑制できる。 Also in the present embodiment described above, the first particle size G1 of the first diamond layer 31 is made smaller than the second particle size G2 of the second diamond layer 32 as in the first embodiment. Therefore, it is prevented that the first diamond grain 31y of the first diamond layer 31 breaks through the protective insulating layer 26 under the first diamond grain 31y, and the hydrogen contained in the film forming atmosphere of the first diamond layer 31 causes the electron supply layer 24 and the like. It is possible to prevent the cap layer 25 from being etched.

更に、第１のダイヤモンド層３１よりも粒径が大きな第２のダイヤモンド層３２の熱伝導性が良好となるため、半導体装置７０で発生した熱を各ダイヤモンド層３１、３２を介して上方に速やかに逃がすことができる。 Further, since the second diamond layer 32 having a larger particle size than the first diamond layer 31 has better thermal conductivity, the heat generated by the semiconductor device 70 is swiftly moved upward through the diamond layers 31 and 32, respectively. Can be escaped to.

以上説明した各実施形態に関し、更に以下の付記を開示する。 The following additional notes will be further disclosed with respect to each of the above-described embodiments.

（付記１） 基板と、
前記基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたソース電極と、
前記電子供給層の上において前記ソース電極から間隔をおいて形成されたドレイン電極と、
前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に形成された保護絶縁層と、
前記保護絶縁層の上に形成され、第１の粒径の第１のダイヤモンド結晶を含むと共に、開口が形成された第１のダイヤモンド層と、
前記第１のダイヤモンド層の上に形成され、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含むと共に、前記開口が形成された第２のダイヤモンド層と、
前記開口に形成されたゲート電極と、
を有する半導体装置。 (Appendix 1) Board and
An electronic traveling layer formed on the substrate and
An electron supply layer formed on the electron traveling layer and
The source electrode formed on the electron supply layer and
A drain electrode formed on the electron supply layer at a distance from the source electrode,
A protective insulating layer above the electron supply layer and formed in the region between the source electrode and the drain electrode.
A first diamond layer formed on the protective insulating layer, containing a first diamond crystal having a first particle size and having an opening formed therein.
A second diamond layer formed on the first diamond layer, containing a second diamond crystal having a second particle size larger than the first particle size, and having the opening formed therein.
The gate electrode formed in the opening and
Semiconductor device with.

（付記２） 前記第１の粒径は、前記保護絶縁層の膜厚よりも小さいことを特徴とする付記１に記載の半導体装置。 (Appendix 2) The semiconductor device according to Appendix 1, wherein the first particle size is smaller than the film thickness of the protective insulating layer.

（付記３） 前記開口が前記保護絶縁層にも形成され、前記開口内において前記ゲート電極が前記電子供給層に接触したことを特徴とする付記１に記載の半導体装置。 (Supplementary Note 3) The semiconductor device according to Supplementary Note 1, wherein the opening is also formed in the protective insulating layer, and the gate electrode is in contact with the electron supply layer in the opening.

（付記４） 前記開口内に、前記保護絶縁層よりもバンドギャップが広いゲート絶縁層が形成され、前記ゲート絶縁層の上に前記ゲート電極が形成されたことを特徴とする付記１に記載の半導体装置。 (Appendix 4) The description in Appendix 1, wherein a gate insulating layer having a bandgap wider than that of the protective insulating layer is formed in the opening, and the gate electrode is formed on the gate insulating layer. Semiconductor device.

（付記５） 前記第２のダイヤモンド層における前記第２の粒径の平均値は、前記第１のダイヤモンド層における前記第１の粒径の平均値よりも大きいことを特徴とする付記１に記載の半導体装置。 (Appendix 5) The description in Appendix 1, wherein the average value of the second particle size in the second diamond layer is larger than the average value of the first particle size in the first diamond layer. Semiconductor equipment.

（付記６） 前記保護絶縁層は、窒化シリコン層又は窒化アルミニウム層であることを特徴とする付記１に記載の半導体装置。 (Appendix 6) The semiconductor device according to Appendix 1, wherein the protective insulating layer is a silicon nitride layer or an aluminum nitride layer.

（付記７） 基板の上に電子走行層を形成する工程と、
前記電子走行層の上に電子供給層を形成する工程と、
前記電子供給層の上に、ソース電極とドレイン電極とを互いに間隔をおいて形成する工程と、
前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に保護絶縁層を形成する工程と、
前記保護絶縁層の上に、第１の粒径の第１のダイヤモンド結晶を含む第１のダイヤモンド層を形成する工程と、
前記第１のダイヤモンド層の上に、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含む第２のダイヤモンド層を形成する工程と、
前記第１のダイヤモンド層と前記第２のダイヤモンド層の各々に開口を形成する工程と、
前記開口にゲート電極を形成する工程と、
を有する半導体装置の製造方法。 (Appendix 7) The process of forming an electronic traveling layer on the substrate and
The process of forming an electron supply layer on the electron traveling layer and
A step of forming a source electrode and a drain electrode on the electron supply layer at intervals from each other,
A step of forming a protective insulating layer in a region above the electron supply layer and between the source electrode and the drain electrode.
A step of forming a first diamond layer containing a first diamond crystal having a first particle size on the protective insulating layer, and a step of forming the first diamond layer.
A step of forming a second diamond layer containing a second diamond crystal having a second particle size larger than the first particle size on the first diamond layer.
A step of forming an opening in each of the first diamond layer and the second diamond layer,
The process of forming a gate electrode in the opening and
A method for manufacturing a semiconductor device having.

（付記８） 前記第１のダイヤモンド層を形成する工程は、
前記保護絶縁層の上に複数の第１のダイヤモンド粒を付着させる工程と、
前記第１のダイヤモンド粒を結晶核にして前記第１のダイヤモンド結晶を成長させる工程とを有し、
前記第２のダイヤモンド層を形成する工程は、
前記第１のダイヤモンド層の上に、前記第１のダイヤモンド粒よりも大きな複数の第２のダイヤモンド粒を付着させる工程と、
前記第２のダイヤモンド粒を結晶核にして前記第２のダイヤモンド結晶を成長させる工程とを有することを特徴とする付記７に記載の半導体装置の製造方法。 (Appendix 8) The step of forming the first diamond layer is
A step of adhering a plurality of first diamond grains on the protective insulating layer,
It has a step of growing the first diamond crystal by using the first diamond grain as a crystal nucleus.
The step of forming the second diamond layer is
A step of adhering a plurality of second diamond grains larger than the first diamond grain onto the first diamond layer,
The method for manufacturing a semiconductor device according to Appendix 7, further comprising a step of growing the second diamond crystal by using the second diamond grain as a crystal nucleus.

１…半導体装置、２…基板、３…電子走行層、４…スペーサ層、５…電子供給層、６…ソース電極、７…ドレイン電極、８…キャップ層、９…保護絶縁層、１０…ダイヤモンド層、１０ａ…開口、１０ｄ…ダイヤモンド結晶、１１…ゲート電極、２１…基板、２２…電子走行層、２３…スペーサ層、２４…電子供給層、２５…キャップ層、２６…保護絶縁層、３１…第１のダイヤモンド層、３１ａ…開口、３１ｘ…第１のダイヤモンド粒、３１ｙ…ダイヤモンド結晶、３２…第２のダイヤモンド層、３２ｘ…第２のダイヤモンド粒、３２ｙ…ダイヤモンド結晶、３３…第１のレジスト層、３５…ソース電極、３６…ドレイン電極、３８…第２のレジスト層、３８ａ…開口、３９…ゲート電極、４０、５０、６０、７０…半導体装置、５１…ゲート絶縁層、５２…第３のレジスト層。 1 ... semiconductor device, 2 ... substrate, 3 ... electron traveling layer, 4 ... spacer layer, 5 ... electron supply layer, 6 ... source electrode, 7 ... drain electrode, 8 ... cap layer, 9 ... protective insulating layer, 10 ... diamond Layers, 10a ... openings, 10d ... diamond crystals, 11 ... gate electrodes, 21 ... substrates, 22 ... electron traveling layers, 23 ... spacer layers, 24 ... electron supply layers, 25 ... cap layers, 26 ... protective insulating layers, 31 ... First diamond layer, 31a ... opening, 31x ... first diamond grain, 31y ... diamond crystal, 32 ... second diamond layer, 32x ... second diamond grain, 32y ... diamond crystal, 33 ... first resist Layer, 35 ... Source electrode, 36 ... Drain electrode, 38 ... Second resist layer, 38a ... Opening, 39 ... Gate electrode, 40, 50, 60, 70 ... Semiconductor device, 51 ... Gate insulating layer, 52 ... Third Resistor layer.

Claims (5)

基板と、
前記基板の上に形成された電子走行層と、
前記電子走行層の上に形成された電子供給層と、
前記電子供給層の上に形成されたソース電極と、
前記電子供給層の上において前記ソース電極から間隔をおいて形成されたドレイン電極と、
前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に形成された保護絶縁層と、
前記保護絶縁層の上に形成され、第１の粒径の第１のダイヤモンド結晶を含むと共に、開口が形成された第１のダイヤモンド層と、
前記第１のダイヤモンド層の上に形成され、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含むと共に、前記開口が形成された第２のダイヤモンド層と、
前記開口に形成されたゲート電極と、
を有し、
前記第２のダイヤモンド層の厚さは前記第１のダイヤモンド層の厚さよりも厚い
半導体装置。 With the board
An electronic traveling layer formed on the substrate and
An electron supply layer formed on the electron traveling layer and
The source electrode formed on the electron supply layer and
A drain electrode formed on the electron supply layer at a distance from the source electrode,
A protective insulating layer above the electron supply layer and formed in the region between the source electrode and the drain electrode.
A first diamond layer formed on the protective insulating layer, containing a first diamond crystal having a first particle size and having an opening formed therein.
A second diamond layer formed on the first diamond layer, containing a second diamond crystal having a second particle size larger than the first particle size, and having the opening formed therein.
The gate electrode formed in the opening and
Have,
The thickness of the second diamond layer is thicker than the thickness of the first diamond layer.
Semiconductor device. 前記第１の粒径は、前記保護絶縁層の膜厚よりも小さいことを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the first particle size is smaller than the film thickness of the protective insulating layer. 前記開口内に、前記保護絶縁層よりもバンドギャップが広いゲート絶縁層が形成され、前記ゲート絶縁層の上に前記ゲート電極が形成されたことを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein a gate insulating layer having a bandgap wider than that of the protective insulating layer is formed in the opening, and the gate electrode is formed on the gate insulating layer. 前記保護絶縁層は、窒化シリコン層又は窒化アルミニウム層であることを特徴とする請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the protective insulating layer is a silicon nitride layer or an aluminum nitride layer. 基板の上に電子走行層を形成する工程と、
前記電子走行層の上に電子供給層を形成する工程と、
前記電子供給層の上に、ソース電極とドレイン電極とを互いに間隔をおいて形成する工程と、
前記電子供給層の上方であって、前記ソース電極と前記ドレイン電極との間の領域に保護絶縁層を形成する工程と、
前記保護絶縁層の上に、第１の粒径の第１のダイヤモンド結晶を含む第１のダイヤモンド層を形成する工程と、
前記第１のダイヤモンド層の上に、前記第１の粒径よりも大きな第２の粒径の第２のダイヤモンド結晶を含み前記第１のダイヤモンド層の厚さよりも厚い第２のダイヤモンド層を形成する工程と、
前記第１のダイヤモンド層と前記第２のダイヤモンド層の各々に開口を形成する工程と、
前記開口にゲート電極を形成する工程と、
を有する半導体装置の製造方法。 The process of forming an electronic traveling layer on the substrate and
The process of forming an electron supply layer on the electron traveling layer and
A step of forming a source electrode and a drain electrode on the electron supply layer at intervals from each other,
A step of forming a protective insulating layer in a region above the electron supply layer and between the source electrode and the drain electrode.
A step of forming a first diamond layer containing a first diamond crystal having a first particle size on the protective insulating layer, and a step of forming the first diamond layer.
On the first diamond layer, a second diamond layer containing a second diamond crystal having a second particle size larger than the first grain size and thicker than the thickness of the first diamond layer is formed. The process of forming and
A step of forming an opening in each of the first diamond layer and the second diamond layer,
The process of forming a gate electrode in the opening and
A method for manufacturing a semiconductor device having.
JP2017196319A 2017-10-06 2017-10-06 Semiconductor devices and methods for manufacturing semiconductor devices Active JP7009153B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017196319A JP7009153B2 (en) 2017-10-06 2017-10-06 Semiconductor devices and methods for manufacturing semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017196319A JP7009153B2 (en) 2017-10-06 2017-10-06 Semiconductor devices and methods for manufacturing semiconductor devices

Publications (2)

Publication Number Publication Date
JP2019071339A JP2019071339A (en) 2019-05-09
JP7009153B2 true JP7009153B2 (en) 2022-01-25

Family

ID=66440698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017196319A Active JP7009153B2 (en) 2017-10-06 2017-10-06 Semiconductor devices and methods for manufacturing semiconductor devices

Country Status (1)

Country Link
JP (1) JP7009153B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021114588A (en) 2020-01-21 2021-08-05 富士通株式会社 Semiconductor device, manufacturing method for semiconductor device, and electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044003A (en) 2010-08-19 2012-03-01 Toshiba Corp Semiconductor device and manufacturing method of the same
JP2016167522A (en) 2015-03-09 2016-09-15 株式会社東芝 Semiconductor device
US20160348236A1 (en) 2015-05-27 2016-12-01 Advanced Diamond Technologies, Inc. Extreme durability composite diamond film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012044003A (en) 2010-08-19 2012-03-01 Toshiba Corp Semiconductor device and manufacturing method of the same
JP2016167522A (en) 2015-03-09 2016-09-15 株式会社東芝 Semiconductor device
US20160348236A1 (en) 2015-05-27 2016-12-01 Advanced Diamond Technologies, Inc. Extreme durability composite diamond film

Also Published As

Publication number Publication date
JP2019071339A (en) 2019-05-09

Similar Documents

Publication Publication Date Title
US11575021B2 (en) Surface treatment and passivation for high electron mobility transistors
JP5323527B2 (en) Manufacturing method of GaN-based field effect transistor
JP5533661B2 (en) Compound semiconductor device and manufacturing method thereof
US9299823B2 (en) Semiconductor device and method of making including cap layer and nitride semiconductor layer
JP2005286135A (en) Semiconductor device and manufacturing method thereof
TW201413952A (en) Compound semiconductor device and method of manufacturing the same
KR20120002985A (en) Dopant diffusion modulation in gan buffer layers
JP2009010107A (en) Semiconductor device and manufacturing method therefor
JP2009158528A (en) Semiconductor device
JP2008010526A (en) Nitride semiconductor device, and its manufacturing method
TWI653742B (en) Semiconductor device and method of manufacturing same
JP4517077B2 (en) Heterojunction field effect transistor using nitride semiconductor material
JP2016100471A (en) Semiconductor device and method of manufacturing semiconductor device
JP5248743B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5183975B2 (en) Enhanced mode field effect device and manufacturing method thereof
US20160225865A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2008306026A (en) Method of manufacturing semiconductor device
JPWO2021024502A1 (en) Semiconductor devices and their manufacturing methods
US8283700B2 (en) Field effect transistor and manufacturing method thereof
JP2008306025A (en) Method of manufacturing semiconductor device
JP7009153B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2010283372A (en) Semiconductor device
TW201436205A (en) Semiconductor device and manufacturing method thereof
JP5056206B2 (en) Group III nitride semiconductor transistor and group III nitride semiconductor laminated wafer
JP6524888B2 (en) Compound semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180215

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220112

R150 Certificate of patent or registration of utility model

Ref document number: 7009153

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150