JP2005025944A - コネクタと回路基板およびそれらを用いた画像形成装置 - Google Patents

Abstract

【課題】低コストでしかもスペースの有効利用が図れ多様な形態のコネクタが使用できる構成とした、コネクタと回路基板およびそれを用いた画像形成装置。
【解決手段】回路基板５０には、モータ駆動用のドライブ回路５１、５２、ＣＰＵ１０１、コネクタ９１、９２を、同一の面で同一側の端部に実装する。コネクタは、表面実装タイプのコネクタの機能を有する第１の部材９２ａと、ディップタイプのコネクタの機能を有する第２の部材９２ｂとを一体構造として構成している。第１の部材には電流容量が大きい負荷を接続し、第２の部材には電流容量が小さい負荷を接続する。また、第１の部材を中央寄りの内側に、第２の部材を外側となるように実装する。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は、低コストでしかもスペースの有効利用が図れ多様な形態のコネクタが使用できる構成とした、コネクタと回路基板およびそれを用いた画像形成装置に関するものである。
【０００２】
【従来の技術】
プリント配線基板（回路基板）上で、実装部品と電気的に接続されるコネクタ及びそのコネクタを含む配線装置として、特許文献１には図８の構成が記載されている。図８（ａ）は側面図、図８（ｂ）は、図８（ａ）に示された部品の部分的な斜視図である。
【０００３】
図８（ａ）において、プリント配線基板２００上の所定位置に電磁リレー２０１及びコネクタ２１０がそれぞれ実装される。電磁リレー２０１は、それらの各接点が、コネクタ２１０を介して、外部のグランド及び電源にそれぞれ電気的に接続されるとともに、励磁コイルの一端及び他端が図示省略の他のコネクタ等を介して外部のトランジスタ及び電源にそれぞれ電気的に接続される。
【０００４】
上記プリント配線板２００には、その裏面側に所定の配線パターンが形成されるとともに、コネクタ２１０及び電磁リレー２０１が実装される所定位置にそれぞれスルーホールが形成されている。 また、コネクタ２１０は、そのコネクタ本体の前面に負荷や電源と接続された外部コネクタ（図示省略）を接続するための接続部２１１を有し、その背面側にコネクタ端子２１２が延設されている。接続部２１１には、基板上面に沿って水平に延設部２１１ｂが形成される。
【０００５】
各コネクタ端子２１２は、図８（ｂ）に示すように、下向きの略Ｌ字状に形成され、その先端部は先細り状の挿入部２１２ａに仕上げられている。そして、各コネクタ端子２１２の挿入部２１２ａが各スルーホールにそれぞれ挿通されて配線パターンにはんだ付けされる。２２２ａ、２２４ａ、２２６ａは電磁リレー２０１のリード端子である。
【０００６】
このようにして、 図８（ａ）、（ｂ）の例では、通電される実装部品とコネクタとを延設したコネクタ端子で電気的に直接接続することで，プリント配線基板上の配線パターンを太めに形成することなく，狭スペースで実装可能なコネクタおよびそのコネクタを含む配線装置が得られる。
【０００７】
ところで、レーザプリンタのような画像形成装置においては、カラー化することで多くのセンサやモータ、ソレノイド等が必要となり、内部構造が複雑になっている。その一方で、レーザプリンタは小型・軽量・低コスト化が要求されている。レーザプリンタの印刷動作制御は、回路基板に実装されたエンジンコントローラが、各種センサ等の入力信号に基づきモータ等を制御することで行なわれている。
【０００８】
前記回路基板は、レーザプリンタの構造が複雑化することに伴い、入力および出力（Ｉ／Ｏ）が増加している。前記（Ｉ／Ｏ）は信号の電流値が数ｍＡ程度のセンサやサーミスタ等と、信号の電流値が１００ｍＡ以上のモータやソレノイド、クラッチ等に大きく分けられる。回路基板は、ＣＰＵ、ＡＳＩＣを中心とした制御回路が、配線パターンとともに構成され実装されている。
【０００９】
モータ等が接続される基板上の配線パターンは、流れる電流値の大きさに合わせて銅箔などの太いパターンで形成しなければならない。特にこの太いパターンは、回路基板上の制御回路の中で、モータ等を接続するコネクタ周辺に配線されている。この配線パターンによる基板上の占有面積の増大は、回路基板の設計上大きな制約となっている。また、回路基板において，コネクタは回路基板上で制御回路を囲むように，基板端部に１列に並べて配置している。このため，Ｉ／Ｏが増加しコネクタの端子数やコネクタ数が増加すると，基板サイズは制御回路ではなくコネクタの大きさや数によって決定されることになる。
【００１０】
【特許文献１】
特許第３３１５８８５号公報
【００１１】
【発明が解決しようとする課題】
特許文献１においては、回路基板上の配線パターンを太めに形成することに替えて、コネクタ端子を実装部品の端子まで延長している。しかしながら、このような構成では、回路構成ごとに専用のコネクタが必要となる。このため、コストが高くなるという問題があった。また、コネクタ端子は回路基板上に延設部２１２ｂが形成されているため、回路基板上に実装する電子部品のスペースが制約されてしまうという問題があった。
【００１２】
図８に記載されているコネクタは、回路基板に形成したスルーホールにリード端子を差し込み、回路基板の裏面に形成されている配線パターンと接続し、また回路基板に沿って延設部や平板部が形成されているするディップタイプのものである。このように専用コネクタが必要となるので、コネクタの使用形態が制約されるという問題があった。
さらに、このような回路基板を用いると、画像形成装置の低コスト化が図れないという問題があった。
【００１３】
本発明は上記課題に鑑みなされたものであり、低コストでしかもスペースの有効利用が図れ多様な形態のコネクタが使用できる構成とした、コネクタと回路基板およびそれを用いた画像形成装置の提供を目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成する本発明のコネクタは、表面実装タイプのコネクタの機能を有する第１の部材と、ディップタイプのコネクタの機能を有する第２の部材とを一体構造として構成したことを特徴とする。このように、表面実装タイプのコネクタの機能を有する第１の部材と、ディップタイプのコネクタの機能を有する第２の部材を使用して一体構造のコネクタを構成している。このため、基板の小型化を図り、基板スペースを有効に利用することができる。
【００１５】
また、本発明の回路基板は、電子部品と、表面実装タイプのコネクタの機能を有する第１の部材およびディップタイプのコネクタの機能を有する第２の部材とを一体構造として構成されたコネクタとが実装されると共に、前記電子部品と前記コネクタとを接続する配線を実装したことを特徴とする。このように、一体構成のコネクタを実装しているので、回路基板を安価に構成できる。また、表面実装タイプのコネクタとディップタイプのコネクタとを別個に回路基板に実装する際には、両者の実装位置間にデッドスペースが生じる。しかしながら、この発明ではコネクタを一体構成としているのでこのようなデッドスペースがなく、回路基板のスペースを有効に利用できる。
【００１６】
また、本発明は、前記電子部品と前記コネクタとを基板の両面で配線により接続したことを特徴とする。このため、多数の配線を回路基板に設けて電子部品とコネクタを接続することができるので、回路基板の有効利用が図れる。
【００１７】
また、本発明は、前記コネクタを複数設けて同列に実装したことを特徴とする。このように、複数のコネクタを同じ列に実装しているので、回路基板に実装されている電子部品と、回路基板の外側に配置されている負荷部品との電気的な接続処理が簡素化できる。
【００１８】
また、本発明は、前記複数のコネクタを基板の同一側の端部に実装したことを特徴とする。このように、コネクタを回路基板の一方端部にまとめて実装しているので、回路基板の他の三方向の端部には負荷への配線が存在せず、他の部品を取り付けるなどの利用が可能になる。したがって、スペースの有効利用が図れる。なお、回路基板の他の三方向の端部でも導体と電子部品または配線と接続することも可能である。
【００１９】
また、本発明は、前記第１の部材を中央寄りの内側に実装し、前記第２の部材を外側となるように実装したことを特徴とする。このため、回路基板の中央寄りの内側部分には、ディップタイプのコネクタを実装するための貫通穴（スルーホール）が不要となる。したがって、コネクタおよびコネクタに接続された配線パターンの回路基板占有面積が小さくなり、電子部品の配置や他のパターン配線の自由度を高めることができる。さらに、スルーホールを形成する数が減少し、配線パターン長が短くなる。このため、これらのインピーダンスによる信号への影響を小さくすることができ、不要な輻射ノイズの発生を低減することができる。
【００２０】
また、本発明は、前記第１の部材に電流容量が大きい負荷を接続し、前記第２の部材に電流容量が小さい負荷を接続したことを特徴とする。したがって、コネクタの電気的な能力に見合った利用が可能となる。特に、第１の部材を中央寄りの内側に実装した場合には、電流容量が大きい太い配線の配線長が短くなり、コストを低減することができる。
【００２１】
また、本発明は、前記第１の部材と前記電子部品との配線を基板の一面に、前記第２の部材と前記電子部品との配線を基板の他面に配置したことを特徴とする。このため、基板の両面の配線が整理されて、配線処理を円滑に行うことができる。また、ディップタイプのコネクタの機能を有する第２の部材には電流容量が小さい各種センサなどの負荷が接続されるが、これらのセンサの検知信号を伝達する配線は、電流容量が大きいモータなどの負荷電流を供給する配線とは分離される。
【００２２】
したがって、センサの検知信号を伝達する配線にはノイズなどの影響を受けず、ＣＰＵなどの制御部に正確な情報を入力することができる。特に、画像形成装置においては各種センサの検知信号に基づいて画像形成がなされる。このため、前記のように電流容量が大きい負荷に対応する配線ラインと、電流容量が小さい負荷に対応する配線ラインとを回路基板の両面に分離して配線することにより、安定した画質が得られる。
【００２３】
また、本発明は、回路基板を多層で形成し、内層の配線パターンと前記第２の部材とを接続したことを特徴とする。このように、配線パターンを異なる面（層）に重ねたり、交差させたりして配線することができるので、層間を接続するために余分なスルーホールを形成する必要がない。また、多層に配置された回路基板を使用するので、回路基板に実装された電子部品と負荷との電気的接続を行なう際に、適用範囲を拡張することができる。
【００２４】
また、本発明の画像形成装置は、上記のいずれかに記載の回路基板を有し、静電潜像を担持可能に構成された像担持体と、ロータリー現像ユニットとを備え、前記ロータリー現像ユニットは、複数のトナーカートリッジに収納されたトナーをその表面に担持するとともに、所定の回転方向に回転することによって異なる色のトナーを順次前記像担持体との対向位置に搬送し、前記像担持体と前記ロータリー現像ユニットとの間に現像バイアスを印加して、前記トナーを前記ロータリー現像ユニットから前記像担持体に移動させることで、前記静電潜像を顕像化してトナー像を形成することを特徴とする。このため、ロータリー現像ユニットを備えた画像形成装置において、低コストでしかもスペースの有効利用が図れる回路基板が利用できる。また、このような回路基板を用いることにより画質が安定した画像を形成することができる。
【００２５】
また、本発明の画像形成装置は、上記のいずれかに記載の回路基板を備え、像担持体カートリッジを装着して、前記像担持体の周囲に帯電手段、露光手段、現像手段、転写手段を配した状態で、前記像担持体上に形成されたトナー像を転写媒体に転写させることを特徴とする。このため、かかる形態の画像形成装置において、低コストでしかもスペースの有効利用が図れる回路基板が利用できる。また、このような回路基板を用いることにより画質が安定した画像を形成することができる。
【００２６】
また、本発明の画像形成装置は、前記像担持体に形成されたトナー像を、中間転写部材に転写することを特徴とする。このため、中間転写部材を備えた画像形成装置において、前記したように、低コストでしかもスペースの有効利用が図れる回路基板が利用できる。また、このような回路基板を用いることにより画質が安定した画像を形成することができる。
【００２７】
【発明の実施の形態】
図４は、本発明に適用される画像形成装置の一実施形態を示す縦断側面図である。また、図５は図４の画像形成装置の電気的構成を示すブロック図である。この画像形成装置は、イエロー（Ｙ）、シアン（Ｃ）、マゼンタ（Ｍ）、ブラック（Ｋ）の４色のトナーを重ね合わせてフルカラー画像の形成や、ブラック（Ｋ）のトナーのみを用いてモノクロ画像の形成を行う。
【００２８】
本発明に適用される画像形成装置では、ユーザからの画像形成要求に応じて、ホストコンピュータなどの外部装置から画像信号がメインコントローラ１１に与えられる。この際に、メインコントローラ１１からエンジンコントローラ１０に指令信号が送信される。この指令信号に応じてエンジンコントローラ１０がエンジン部ＥＧの各部を制御して、シートＳ（記録媒体）に画像信号に対応する画像を形成するものである。
【００２９】
このエンジン部ＥＧでは、「像担持体」として機能する感光体２が図３の矢印方向Ｄ１に回転自在に設けられている。また、この感光体２の周りにその回転方向Ｄ１に沿って、帯電ユニット３、ロータリー現像ユニット４およびクリーニング部５がそれぞれ配置されている。帯電ユニット３は帯電制御部１０３から帯電バイアスが印加されており、感光体２の外周面を所定の表面電位に均一に帯電させる。
【００３０】
そして、この帯電ユニット３によって帯電された感光体２の外周面に向けて露光ユニット６、すなわち、光学装置から光ビームＬが照射される。この露光ユニット６は、露光制御部１０２から与えられる制御指令に応じて光ビームＬを感光体２上に露光して、画像信号に対応する静電潜像を形成する。露光ユニット６には、レンズ、ミラーなどの適宜の光学素子が設けられている。
【００３１】
また、露光ユニット６は、直流モータを用いたスキャナモータを備えており、回転多面鏡のような光学素子を駆動する。これらの画像形成に用いる帯電ユニット３、ロータリー現像ユニット４、露光ユニット６などの各ユニットは交換可能に構成されている。そして、それぞれのユニットの寿命管理情報が後述するＦＲＡＭ１０７に記憶されている。
【００３２】
ホストコンピュータなどの外部装置より、インターフェース１１２を介してメインコントローラ１１のＣＰＵ１１１に画像信号が与えられると、エンジンコントローラ１０のＣＰＵ１０１が露光制御部１０２に対し所定のタイミングで画像信号に対応した制御信号を出力する。この制御信号に応じて露光ユニット６から光ビームＬが感光体２上に照射されて、画像信号に対応する静電潜像が感光体２上に形成される。
【００３３】
こうして形成された静電潜像はロータリ現像ユニット４によってトナー現像される。すなわち、この実施形態では、ロータリー現像ユニット４には、軸中心に回転自在に設けられた支持フレーム４０、図示を省略する回転駆動部などの部材が設けられている。また、支持フレーム４０に対して着脱自在に構成されてそれぞれの色のトナーを内蔵する、イエロー用の現像器４Ｙ、シアン用の現像器４Ｃ、マゼンタ用の現像器４Ｍ、およびブラック用の現像器４Ｋを備えている。これらの各現像器４Ｙ、４Ｃ、４Ｍ、４Ｋは、トナーカートリッジとして交換可能に装着されている。
【００３４】
このロータリー現像ユニット４は、図４に示すように、現像器制御部１０４により制御されている。そして、この現像器制御部１０４からの制御指令に基づいて、ロータリー現像ユニット４が回転駆動される。また、これらの現像器４Ｙ、４Ｃ、４Ｍ、４Ｋが選択的に感光体２と対向する所定の現像位置に位置決めされて、選択された色のトナーを感光体２の表面に付与する。これによって、感光体２上の静電潜像が選択トナー色で顕像化される。
【００３５】
また、ロータリー現像ユニット４は、画像形成領域への画像形成に先立って、エンジンコントローラ１０により各色のパッチ画像を形成する。パッチ画像には、べた画像のパッチ（Ｖｄｃパッチ）単独で、またはべた画像のパッチと細線パッチ（Ｅパッチ）が作成される。細線パッチは、例えば１ラインのパッチ画像を形成し、副走査方向に１０ライン分画像を形成しないいわゆる「１オン１０オフ」形式で作成される。また、メインコントローラ１１は、濃度調整パターンを決定するために階調パッチの画像を形成する。階調パッチは、像担持体上に単色、または複数色の重ね合わせにより形成される。
【００３６】
この画像形成装置においては、現像位置で当該位置に位置決めされた現像器（図４の例ではイエロー用現像器４Ｙ）に設けられた現像ローラ４４が感光体２と当接して、または所定のギャップを隔てて対向配置されている。この現像ローラ４４は、その表面に摩擦帯電されたトナーを担持するトナー担持体として機能している。そして、現像ローラ４４が回転することによって順次、その表面に静電潜像が形成されている感光体２との対向位置に、トナーが搬送される。
【００３７】
ここで、現像器制御部１０４から直流電圧と交流電圧とが重畳された現像バイアスが現像ローラ４４に印加される。このような現像バイアスによって、現像ローラ４４上に担持されたトナーは、感光体２の表面各部にその表面電位に応じて部分的に付着し、こうして感光体２上の静電潜像が当該トナー色のトナー像として顕像化される。上記のようにして現像ユニット４で現像されたトナー像は、一次転写領域ＴＲ１において転写ユニット７の中間転写ベルト（中間転写部材）７１上に一次転写される。転写ユニット７は、複数のローラ７２〜７５に掛け渡された中間転写ベルト７１と、ローラ７３を回転駆動することで中間転写ベルト７１を所定の回転方向Ｄ２に回転させる駆動部（図示省略）とを備えている。さらに、中間転写ベルト７１を挟んでローラ７３と対向する位置には、該ベルト７１表面に対して図示を省略した電磁クラッチにより、当接・離間移動可能に構成された二次転写ローラ７８が設けられている。
【００３８】
カラー画像をシートＳ（記録媒体）に転写する場合には、感光体２上に形成される各色のトナー像を中間転写ベルト７１上に重ね合わせてカラー画像を形成する。そして、カセット８から取り出されて中間転写ベルト７１と二次転写ローラ７８との間の二次転写領域ＴＲ２に搬送されてくるシートＳ上に、カラー画像を二次転写する。また、こうしてカラー画像が形成されたシートＳは定着ユニット９を経由して装置本体の上面部に設けられた排出トレイ部に搬送される。ロータリー現像ユニット４は、同量の記録媒体に対して各色の画像形成を行う手段として用いられている。
【００３９】
なお、中間転写ベルト７１へトナー像を一次転写した後の感光体２は、図示を省略した除電手段によりその表面電位がリセットされる。さらに、感光体２の表面に残留したトナーがクリーニング部５により除去された後、帯電ユニット３により次の帯電を受ける。クリーニング部５により除去されたトナーは、図示を省略したトナータンクに回収される。
【００４０】
また、ローラ７５の近傍には、クリーナ７６、濃度センサ６０および垂直同期センサ７７が配置されている。これらのうち、クリーナ７６は図示を省略する電磁クラッチによってローラ７５に対して近接・離間移動可能となっている。そして、ローラ７５側に移動した状態でクリーナ７６のブレードがローラ７５に掛け渡された中間転写ベルト７１の表面に当接し、二次転写後に中間転写ベルト７１の外周面に残留付着しているトナーを除去する。クリーナ７６のブレードで除去されたトナーは、転写廃トナータンクに回収される。
【００４１】
垂直同期センサ７７は、中間転写ベルト（中間転写部材）７１の基準位置を検出するためのセンサであり、中間転写ベルト７１の回転駆動に関連して出力される同期信号、つまり垂直同期信号Ｖｓｙｎｃを得るための垂直同期センサとして機能する。そして、この装置では、各部の動作タイミングを揃えるとともに各色で形成されるトナー像を正確に重ね合わせるために、装置各部の動作はこの垂直同期信号Ｖｓｙｎｃに基づいて制御される。さらに、濃度センサ６０は、中間転写ベルト７１の表面に対向して設けられており、濃度制御処理において、中間転写ベルト７１の外周面に形成されるパッチ画像の光学濃度を測定する。
【００４２】
図５に示すように、各現像器（トナーカートリッジ）４Ｙ、４Ｃ、４Ｍ、４Ｋには、該現像器の製造ロットや使用履歴、内蔵トナーの残量などに関するデータを記憶する「記憶素子」であるメモリ９１〜９４がそれぞれ設けられている。さらに、各現像器４Ｙ、４Ｃ、４Ｍ、４Ｋには、コネクタ４９Ｙ、４９Ｃ、４９Ｍ、４９Ｋがそれぞれ設けられている。
【００４３】
そして、必要に応じて、これらのコネクタ４９Ｙ、４９Ｃ、４９Ｍ、４９Ｋが選択的に本体側に設けられたコネクタ１０８と接続される。このため、インターフェース１０５を介して、エンジンコントローラ１０のＣＰＵ１０１と各メモリ９１〜９４との間でデータの送受を行って、該現像器（トナーカートリッジ）に関する消耗品管理等の各種情報の管理を行っている。
【００４４】
なお、この実施形態では本体側コネクタ１０８と各現像器側のコネクタ４９Ｋ等とが機械的に嵌合することで相互にデータ送受を行っているが、例えば無線通信等の電磁的手段を用いて非接触にてデータ送受を行うようにしてもよい。また、各現像器４Ｙ、４Ｃ、４Ｍ、４Ｋに固有のデータを記憶するメモリ９１〜９４は、電源オフ状態や該現像器が本体から取り外された状態でもそのデータを保存できる不揮発性メモリであることが望ましい。
【００４５】
また、図４では記載を省略しているが、この画像形成装置では図５に示すような表示部１２が設けられている。そして、必要に応じＣＰＵ１１１から与えられる制御指令に応じて所定のメッセージを表示することで、必要な情報をユーザに対し報知する。例えば、装置の故障や紙詰まり等の異常が発生したときにはその旨をユーザに知らせるメッセージを表示する。
【００４６】
この表示部１２としては、例えば液晶ディスプレイ等の表示装置を用いることができるが、これ以外に、必要に応じて点灯あるいは点滅する警告ランプを用いてもよい。さらに、メッセージを表示することで視覚によりユーザに報知する以外に、予め録音された音声メッセージやブザー等の音声による警報装置を用いたり、これらを適宜組み合わせて使用してもよい。
【００４７】
コントローラ１１には、ホストコンピュータなどの外部装置よりインターフェース１１２を介して与えられた画像を記憶するために、画像メモリ１１３が設けられている。符号１０６は、ＣＰＵ１０１が実行する演算プログラムやエンジン部ＥＧを制御するための制御データなどを記憶するためのＲＯＭである。また符号１０７は、ＣＰＵ１０１における演算結果やその他のデータを一時的に記憶する不揮発性のＦＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｍｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ：強誘電体メモリ）である。ＦＲＡＭ１０７には、トナーカートリッジ、その他の各交換可能なユニットの寿命管理情報や濃度調整などの各種調整情報が記憶される。
【００４８】
図６は、本発明の回路基板と負荷との接続を示す説明図である。この回路基板は、画像形成装置の制御部に用いる例を示している。ただし、簡単のため、コネクタは図示を省略している。また、回路基板に接続される多数の負荷を理解しやすいように四周に配置しているが、現実にこのような形態で負荷が回路基板に接続されるものではない。図６において、回路基板５０には、図５で説明したＣＰＵ１０１、ＦＲＡＭ１０７の他に、モータなどの駆動系部品のドライブ回路５１、５２、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ 特定用途向けＩＣ）１０９、Ａ／Ｄ変換器、Ｄ／Ａ変換器１１０が設けられている。
【００４９】
回路基板５０の周辺には、図５で説明したメインコントローラ１１１、ロータリー現像ユニット４に設けられているカートリッジメモリ（ＣＳメモリ）９１〜９４、レーザ露光器６の各配線端子が配置されている。また、スキャナモータなどの各モータ、ソレノイド、クラッチなどの電磁動力手段８０、定着サーミスタ、パッチセンサなどの測定手段８１、ロータリー位置検出センサなどの各センサ８２、感光体新旧判別ヒューズ８４の各配線端子が配置されている。
【００５０】
さらに、電源冷却ファンなどの各ファン８５、イレーサ８６、２４Ｖ系電源、５Ｖ系電源のインターロックスイッチ８７、現像器などに接続される高圧電源、５Ｖ電源、２４Ｖ電源の低圧電源８９、定着ヒータ９０の各配線端子が配置されている。このように、回路基板５０の周辺には、多数の部品に接続される配線端子が配置されている。
【００５１】
回路基板５０の配線端子と、各部品は、ケーブルまたはリード線で接続されている。図６において、太線５３ａは１００ｍＡ以上の電流が流れる信号伝送路、細線５４ａは数ｍＡの電流が流れる信号伝送路である。このように、電流容量が異なる信号伝送路が配線されるので、各信号伝送路の電流容量と対応した電流容量の配線パターンが回路基板に形成される。
【００５２】
図７は、図６の各部品を制御する例を部分的に示す回路図である。図７において、回路基板５０にはＣＰＵ１０１、ドライブ回路５１、５２が実装されている。また、回路基板５０からは、１００ｍＡ以上の電流が流れる信号伝送路５３ａに接続されるモータ（電磁動力手段）８０、数ｍＡの電流が流れる信号伝送路５４ａに接続される各種センサ８２に信号が供給される。
【００５３】
ドライブ回路５１、５２には、回路基板５０上に形成されている配線ライン５３が接続されており、配線端子（Ｘ）で信号伝送路５３ａに接続される。また、回路基板５０上に形成されている配線ライン５４は、配線端子（Ｙ）で信号伝送路５４ａに接続される。配線ライン５４の他端は、ＣＰＵ１０１の信号線５７と接続される。さらに、ＣＰＵ１０１とドライブ回路５１、５２は、回路基板に形成されている配線パターン５６で接続される。配線ライン５３は、信号伝送路５３ａの電流容量に対応させて電流容量を大きくしている。また、配線ライン５４は、信号伝送路５４ａの電流容量に対応させて電流容量を小さくしている。
【００５４】
図２は本発明の前提となるコネクタおよび回路基板の構成を示す図であり、（ａ）は平面図、（ｂ）は（ａ）のＰ点の断面でみた側面図である。図６、図７と対応する個所には同じ符号を付している。図２において、５９、６１は表面実装タイプのコネクタ、６２〜６４はディップタイプのコネクタである。６５は表面実装タイプのコネクタ６１に設けられているリード端子ピン、６６、６７はディップタイプのコネクタ６４に設けたリード端子ピンである。また、５８ａ、５８ｂは回路基板５０に形成されているスルーホールである。
【００５５】
ドライブ回路５１のリード端子５１ａとＣＰＵ１０１のリード端子１０１ａ間は、配線パターン５６で接続されている。配線パターン５６と前記リード端子５１ａ、１０１ａは、はんだなどで接着する。また、ドライブ回路５１のリード端子５１ｂと表面実装タイプのコネクタ６１のリード端子６５ａ間は、配線ライン５３で接続されている。配線ライン５３と前記リード端子５１ｂ、６５ａもはんだなどで接着する。次に、ＣＰＵ１０１のリード端子１０１ａとディップタイプのコネクタ６４のリード端子ピン間は、配線ライン５４、信号線５７で接続されている。
【００５６】
ここで、回路基板５０の一面、この例では上側の面をＡ面、他の面、この例では下側の面をＢ面とする。図１の例では、表面実装タイプのコネクタ５９と６１は、回路基板５０の内側の同じ列に配置する。また、ディップタイプのコネクタ６２〜６４は回路基板５０の外側の同じ列に配置している。表面実装タイプのコネクタ５９と６１から、ドライブ回路５２、５１に接続される配線ライン５３は、回路基板のＡ面に形成する。また、ディップタイプのコネクタ６２〜６４に接続される配線ライン５４は、回路基板のＢ面に形成する。
【００５７】
このように、図２の例では、表面実装タイプのコネクタ５９と６１と、ディップタイプのコネクタ６２〜６４のように、種類が異なる複数のコネクタを回路基板に設けている。このため、回路基板に実装されている電子部品や負荷の電流容量、その他の電気的特性などを考慮してコネクタを振り分けて利用できるのでユーザの利便性を高めることができる。
【００５８】
また、種類の異なるコネクタを共に回路基板５０の同一の面、この例ではＡ面に設置しているので、コネクタの取り付けを簡単に行なうことができる。なお、回路基板に実装された電子部品とコネクタとの配線ラインの接続や、コネクタと負荷とのリード線の接続作業を簡単に行なうことができる。
【００５９】
さらに、表面実装タイプのコネクタ５９と６１と、ディップタイプのコネクタ６２〜６４は、それぞれ同じ列に配置しているので、取り付けが簡単である上に、同じ機能のコネクタをまとめて配置しているので、回路基板５０に実装されている電子部品と、回路基板５０の外側に配置されている負荷部品との電気的な接続を誤りなく迅速に行なうことができる。
【００６０】
図２の例では、回路基板５０上に複数列配置されたコネクタのうち、基板中央寄りの内側に配置されたコネクタ５９、６１を汎用の表面実装タイプとし、外側に配置されたコネクタ６２〜６４を汎用のディップタイプとしている。内側に配置された表面実装タイプのコネクタに接続される配線ラインは、コネクタの実装面（Ａ面）に優先的に配線する。また、回路基板５０の外側に配置されたディップタイプのコネクタ６２〜６４に接続される配線ライン５４は、主としてコネクタの反実装面（Ｂ面）に配線し、一部はＡ面にも配線する。
【００６１】
ディップタイプのコネクタ６２〜６４には、電流容量が小さい各種センサなどの負荷が接続されるが、これらのセンサの検知信号をＣＰＵに伝達する配線ライン５４はＢ面に配置される。また、電流容量が大きいモータなどの負荷電流をドライバ回路５１、５２から供給する配線ライン５３はＡ面に配置される。このように、配線ライン５３と配線ライン５４は、Ａ面とＢ面に分離して配置される。
【００６２】
したがって、センサの検知信号を伝達する配線ライン５４は、配線ライン５３の電流をオンオフする際に発生するノイズなどの影響を受けず、ＣＰＵに正確な情報を入力することができる。特に、画像形成装置においては各種センサの検知信号に基づいて画像形成がなされる。このため、前記のように電流容量が大きい負荷に対応する配線ラインと、電流容量が小さい負荷に対応する配線ラインとを回路基板の両面に分離して配線することにより、安定した画質が得られる。
【００６３】
また、表面実装タイプのコネクタ５９、６１と、ディップタイプのコネクタ６２〜６４は、回路基板５０の同一側の端部に実装している。このように、各コネクタを回路基板５０の一方端部にまとめて実装しているので、回路基板５０の他の三方向の端部には負荷への配線が存在せず、他の部品を取り付けるなどの利用が可能になる。したがって、スペースの有効利用が図れる。なお、回路基板の他の三方向の端部でも導体と電子部品または配線と接続することも可能である。
【００６４】
さらに、回路基板５０を多層の構成とする場合には、回路基板の内層に配線ライン５４を配線し、ディップタイプのコネクタ６２〜６４と接続する。回路基板５０を多層構成とする場合には、４層以上とすることが積層効率の面からも望ましい。このように、本発明は多層に配置された回路基板にも適用できるので、回路基板に実装された電子部品と負荷との電気的接続を行なう際に、適用範囲を拡張することができる。
【００６５】
回路基板５０の中央寄りの内側に配置された表面実装タイプのコネクタ５９，６１には、大電流が流れるモータ等の電気的負荷を接続する。また、外側のディップタイプのコネクタ６２〜６４には、数ｍＡ程度しか電流が流れない電流容量が小さいセンサ等の電気的負荷を接続する。表面実装タイプのコネクタは、リード端子６５ａがはんだ付により配線ライン５３と接続されるので、負荷に対応した電流容量が大きい太い配線ラインでも接続できる。
【００６６】
したがって、図１の例では、コネクタの電気的な能力に見合った利用が可能となる。特に、表面実装タイプのコネクタを中央寄りの内側に実装した場合には、電流容量が大きい太い配線ライン５３の配線長が短くなり、コストを低減することができる。
【００６７】
図２の構成では、表面実装タイプのコネクタ５９、６１と、ディップタイプのコネクタ６２〜６４との実装位置間にデッドスペースが生じて、回路基板５０の有効利用面積が減少するという問題がある。そこで、本発明においては、回路基板にコネクタを設置する際のデッドスペースを解消するコネクタと、当該コネクタを実装した回路基板を提供する。
【００６８】
図１は、本発明のコネクタおよび回路基板を説明する図である。（ａ）は平面図、（ｂ）は（ａ）のＰ点の断面でみた側面図である。図１について、図２と相違するところのみを説明し細部の説明は省略する。図１において、９１、９２はコネクタである。コネクタ９２は、表面実装タイプのコネクタの機能を有する第１の部材９２ａと、ディップタイプのコネクタの機能を有する第２の部材９２ｂとを一体構造として構成している。９３〜９５はリード端子ピンである。
【００６９】
このように、図１の回路基板５０は、ＣＰＵ１０１などの電子部品と、表面実装タイプのコネクタの機能を有する第１の部材９２ａおよびディップタイプのコネクタの機能を有する第２の部材９２ｂとを一体構造として構成されたコネクタ９２とが実装されている。また、前記電子部品と前記コネクタとを接続する配線ライン５３、５４を実装している。
【００７０】
これらの配線ライン５３、５４は、基板の両面に実装されている。コネクタ９１、９２は、基板のＡ面に同列に実装されている。また、コネクタ９１、９２は、基板の同一側の端部に実装されている。このため、図１の回路基板５０の例においても、回路基板５０の他の三方向の端部には負荷への配線が存在せず、他の部品を取り付けるなどの利用が可能になる。したがって、スペースの有効利用が図れる。なお、回路基板の他の三方向の端部でも導体と電子部品または配線と接続することも可能である。
【００７１】
コネクタ９２の第１の部材９２ａ基板の中央寄りの内側に、第２の部材９２ｂを基板の外側に配置している。また、第１の部材９２ａに電流容量が大きい負荷を接続し、第２の部材９２ｂに電流容量が小さい負荷を接続する。さらに、回路基板を多層で形成し、内層の配線パターンと前記第２の部材とを接続する構成とすることもできる。このように、図１の回路基板５０は、図２で説明した回路基板の機能を備えるものであり、図２で説明したと同様の作用効果が得られる。
【００７２】
このように、本発明の実施形態においては、コネクタは、回路基板の内側に表面実装タイプの機能を有する第１の部材を実装したことで、この部分には、ディップタイプのコネクタを実装するための貫通穴（スルーホール）が不要となる。このため、配線パターンを異なる面（層）に重ねたり、交差させたりして配線することができるので、層間を接続するために余分なスルーホールを形成する必要がない。
【００７３】
したがって、コネクタおよびコネクタに接続された配線パターンの回路基板占有面積が小さくなり、電子部品の配置や他のパターン配線の自由度を高めることができる。さらに、スルーホールを形成する数が減少し、配線パターン長が短くなる。このため、これらのインピーダンスによる信号への影響を小さくすることができ、不要な輻射ノイズの発生を低減することができる。
【００７４】
図３は、図２を部分的に示す本発明の実施形態に係る概略の斜視図である。図３において、回路基板５０の内側には表面実装タイプのコネクタ６１を配置する。６９は電気的負荷と接続されるハーネスで、図６の信号伝送路５３ａに相当する。
ハーネス６９の先端には、雄型のコネクタ６１と結合される雌型のコネクタ６０ａが連結されている。すなわち、雌型のコネクタ６０ａには、雄型のコネクタ６１のリード端子ピン６５と対応する位置に係合穴が形成されている。図２には図示されていないが、ディップタイプのコネクタ６２〜６４も、同様の構成のハーネスの先端に連結された雌型のコネクタと係合される。
【００７５】
本発明の回路基板は、回路基板に実装された電子部品と一般的な電気的部品とを導電接続する際に利用できる。特に、図４で説明したようなロータリー現像ユニットや中間転写部材を備えた画像形成装置に適用すると低コスト化が図れると共に、安定した画質が形成されて有益である。しかしながら、本発明の回路基板の適用は、このようなロータリー現像ユニットを備えた画像形成装置には限定されない。本発明の回路基板は、タンデム方式の画像形成装置にも適用できる。
【００７６】
このように、本発明の回路基板は、像担持体カートリッジを装着して、前記像担持体の周囲に帯電手段、露光手段、現像手段、転写手段を配した状態で、前記像担持体上に形成されたトナー像を転写媒体に転写させるようにした画像形成装置一般に適用できる
【００７７】
上記した実施形態は、イエロー、シアン、マゼンタ、ブラックの４色のトナーを用いてフルカラー画像を形成可能に構成された画像形成装置を対象としている。本発明の回路基板が適用される画像形成装置は、使用するトナー色およびその色数はこれに限定されるものでなく任意である。例えば、ブラックトナーのみを用いてモノクロ画像を形成する装置に対しても、本発明の回路基板を適用することが可能である。
【図面の簡単な説明】
【図１】本発明の実施形態を示す図である。
【図２】本発明が適用される回路基板を示す図である。
【図３】本発明が適用される回路基板を部分的に示す斜視図である。
【図４】画像形成装置の一例を示す縦断側面図である。
【図５】図４の画像形成装置の電気的構成を示すブロック図である。
【図６】本発明の回路基板と負荷との接続を示す説明図である。
【図７】本発明の一例を示す回路図である。
【図８】従来例を示す説明図である。
【符号の説明】
２…感光体（像担持体）、４Ｃ、４Ｋ、４Ｍ、４Ｙ…現像器（トナーカートリッジ）、、１０…エンジンコントローラ、１１…メインコントローラ、４４…現像ローラ（トナー担持体）５０…回路基板、５１、５２…ドライブ回路、５３、５４…配線ライン、５９、６１…表面実装タイプのコネクタ、６２〜６４…ディップタイプのコネクタ、８０…電磁動力手段、８２…各種センサ、９１、９２…一体構造のコネクタ、９２ａ…表面実装タイプのコネクタの機能を有する第１の部材、９２ｂ…ディップタイプのコネクタの機能を有する第２の部材、１０１…エンジンコントローラのＣＰＵ、１０７…メモリ（ＦＲＡＭ）、１１１…メインコントローラのＣＰＵ

Claims (12)

1. 表面実装タイプのコネクタの機能を有する第１の部材と、ディップタイプのコネクタの機能を有する第２の部材とを一体構造として構成したことを特徴とする、コネクタ。
2. 電子部品と、表面実装タイプのコネクタの機能を有する第１の部材およびディップタイプのコネクタの機能を有する第２の部材とを一体構造として構成されたコネクタとが実装されると共に、前記電子部品と前記コネクタとを接続する配線を実装したことを特徴とする、回路基板。
3. 前記電子部品と前記コネクタとを基板の両面で前記配線により接続したことを特徴とする、請求項２に記載の回路基板。
4. 前記コネクタを複数設けて同列に実装したことを特徴とする、請求項２または請求項３に記載の回路基板。
5. 前記複数のコネクタを基板の同一側の端部に実装したことを特徴とする、請求項４に記載の回路基板。
6. 前記第１の部材を基板の中央寄りの内側に、前記第２の部材を基板の外側となるように配置したことを特徴とする、請求項２ないし請求項５のいずれかに記載の回路基板。
7. 前記第１の部材に電流容量が大きい負荷を接続し、前記第２の部材に電流容量が小さい負荷を接続したことを特徴とする、請求項２ないし請求項６のいずれかに記載の回路基板。
8. 前記第１の部材と前記電子部品とを接続する配線を基板の一面に、前記第２の部材と前記電子部品とを接続する配線を基板の他面に実装したことを特徴とする、請求項２ないし請求項７のいずれかに記載の回路基板。
9. 回路基板を多層で形成し、内層の配線パターンと前記第２の部材とを接続したことを特徴とする、請求項２ないし請求項７のいずれかに記載の回路基板。
10. 請求項１ないし請求項９のいずれかに記載の回路基板を有し、静電潜像を担持可能に構成された像担持体と、ロータリー現像ユニットとを備え、前記ロータリー現像ユニットは、複数のトナーカートリッジに収納されたトナーをその表面に担持するとともに、所定の回転方向に回転することによって異なる色のトナーを順次前記像担持体との対向位置に搬送し、前記像担持体と前記ロータリー現像ユニットとの間に現像バイアスを印加して、前記トナーを前記ロータリー現像ユニットから前記像担持体に移動させることで、前記静電潜像を顕像化してトナー像を形成することを特徴とする、画像形成装置。
11. 請求項１ないし請求項９のいずれかに記載の回路基板を備え、像担持体カートリッジを装着して、前記像担持体の周囲に帯電手段、露光手段、現像手段、転写手段を配した状態で、前記像担持体上に形成されたトナー像を転写媒体に転写させることを特徴とする、画像形成装置。
12. 前記像担持体に形成されたトナー像を、中間転写部材に転写することを特徴とする、請求項９または請求項１０に記載の画像形成装置。

Images