JP2005022408A

JP2005022408A - インクジェット記録ヘッド用基板と駆動制御方法、インクジェット記録ヘッド及びインクジェット記録装置

Info

Publication number: JP2005022408A
Application number: JP2004171760A
Authority: JP
Inventors: Tatsuo Furukawa; 達生古川
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2003-06-10
Filing date: 2004-06-09
Publication date: 2005-01-27
Anticipated expiration: 2024-06-09
Also published as: JP3997217B2

Abstract

【課題】各セグメントの配列方向に対して垂直方向の長さを増大させることなく、論理駆動用電圧から素子駆動用電圧に変換する回路構成を提供する。
【解決手段】基板には、インクを吐出するために利用される熱エネルギを発生するためのヒータとこれを駆動するための駆動回路とを含むヒータ／ドライバアレイが搭載されている。ヒータは複数のグループを単位としたブロック駆動によって駆動される。入力回路、シフトレジスタ回路、デコーダ回路のいずれかにおいて、論理信号電圧レベル（VDD）で入力された印刷データ信号に基づいて、駆動信号電圧レベル（VHT）のブロック選択信号と当該選択ブロックに対応するヒータ駆動信号が生成される。ヒータ／ドライバアレイは、この駆動信号電圧レベルのブロック選択信号とヒータ駆動信号に従って、ヒータを駆動する。
【選択図】図１

Description

本発明はインクジェット記録ヘッド用基板、インクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関し、特にインクを吐出するために必要な熱エネルギを発生する電気熱変換素子とそれを駆動するための駆動回路を同一の基板上に形成したインクジェット記録ヘッド及びその記録ヘッドを用いた記録装置に関するものである。

一般に、インクジェット方式に従う記録装置に搭載される記録ヘッドの電気熱変換素子（ヒータ）とその駆動回路は、例えば特許文献１、特許文献２に示されているように半導体プロセス技術を用いて同一基板上に形成されている。またこの駆動回路に加えて、当該半導体基板の状態、たとえば基板温度を検知するためのデジタル回路等が同一基板上に形成され、かつインク供給口が基板の中央付近にありこれを挟んだ位置にヒータが相対する記録ヘッドの構成が提案されている。

図５はこの種のインクジェット記録ヘッド用半導体基板、即ち、温度検知のデジタル信号出力を行なう回路を含んだインクジェット記録ヘッド用の半導体基板を模式的に示す図である。

図５において、５００はヒータ及び駆動回路を半導体プロセス技術により一体形成した基板である。５０１はヒータ／ドライバアレイであり、ヒータ及びドライバ回路を複数個配列した構成を有する。５０２は、基板裏面よりインクを供給するためのインク供給口である。

また、５０３はシフトレジスタであり、記録すべき印字データを一時的に保持する。５０７はデコーダ回路であり、ヒータ／ドライバアレイ５０１中のヒータをヒータブロック毎に駆動するための、ヒータブロック選択信号を出力する。５０４は入力回路であり、シフトレジスタ５０３及びデコーダ５０７にデジタル信号を入力するためのバッファ回路を含む。５１０は入力端子であり、論理素子用電圧Ｖｄｄを供給する端子、クロック信号を入力するための端子ＣＬＫ、印刷データ等を入力する端子等を含む。

図７はシフトレジスタ５０３に印字情報を送りヒータに電流を供給して駆動するまでの一連の動作を説明するためのタイミングチャートである。

ＣＬＫ端子に入力されたクロックパルスに同期して印字データがＤＡＴＡ＿Ａ及びＤＡＴＡ＿Ｂ端子に供給される。シフトレジスタ５０３は供給された印字データを一時的に格納し、ＢＧ端子に印加されるラッチ信号によりラッチ回路が印字データを保持する。その後、所望のブロックに分割されたヒータ群を選択するためのBlock信号と、ラッチ信号で保持された印字データがマトリクス状にＡＮＤをとられ、電流駆動時間を直接決定するＨＥ信号に同期してヒータ電流が流れる。この一連の動作を各ブロック毎に繰り返して印字が行なわれる。

図６（ａ）はインクを吐出するためのヒータに電流を駆動するための１セグメント分の等価回路図である。また、図６（ｂ）は、印字すべき画像データを一時的に格納するためのシフトレジスタとラッチ回路の１ｂｉｔ分に相当する等価回路図である。

ここで、ＡＮＤ回路６０１に入力されるBlock select信号は、デコーダ５０７から送られてくる、ブロックに分割されたヒータ群を選択するための信号である。また、ＡＮＤ回路６０１に入力されるｂｉｔ信号は、シフトレジスタ５０３に転送されその後ラッチ信号で保持された信号である。印字データにより選択的に各セグメントをオンさせるため、これらBlockselect信号とｂｉｔ信号とは、ＡＮＤ回路６０１によってマトリクス状にＡＮＤをとる。

６０５はヒータ駆動用電源となるＶＨ電源ライン、６０６はヒータ、６０７はヒータ６０６に電流を流すためのドライバトランジスタである。６０２は、ＡＮＤ回路６０１の出力を受けてバッファするためのインバータ回路である。６０３はインバータ回路６０２の電源となるVDD電源ラインである。６０８は、インバータ回路６０２のバッファ出力を受けるバッファとなるインバータ回路である。６０４は６０８のバッファに供給され、ドライバトランジスタのゲート電圧を供給するための電源となるVHT電源ラインである。

一般的にインバータ６０２、シフトレジスタ５０３等はデジタル回路であり、基本的にはLo／Hiのパルスにより動作が行なわれる。また記録ヘッド本来の印字情報のインターフェースやヒータ駆動のための印加パルスも同じくデジタル信号であり、外部との信号のやり取りはすべてLo／Hiのロジックパルスにより行なわれる。これらのロジックパルスの振幅は０Ｖ／５Ｖや０Ｖ／３．３Ｖのものが一般的であり、デジタル回路の電源VDDはこれらのうちの単一の電圧で供給されている。したがってＡＮＤ回路６０１にはVDD電圧の振幅をもったパルスが入力され、さらに２段のインバータ回路６０２によって構成されたバッファを通って次段のインバータ回路６０８に入力される。

一方、ドライバトランジスタ６０７としては、そのオンした状態での抵抗値、いわゆるオン抵抗が小さい程好ましい。これはヒータ以外で消費される電力を極力少なくすることで基板温度の上昇を防ぎ、安定した記録ヘッドの駆動を行なうことを可能にするものである。ドライバトランジスタ６０７のオン抵抗が大きいとこの部分でヒータ電流が流れることによる電圧降下がおおきくなり、余分に高い電圧をヒータにかける必要が生じてしまい、無駄な電力が消費されることになる。

ドライバトランジスタ６０７のオン抵抗を小さくするためにはそのゲートにかかる電圧を高く設定することが必要である。このため、図６（ａ）に示す回路では、電圧VDDより高い電圧の振幅をもったパルスに変換する回路が必要になる。そこで図６（ａ）に示す回路では、電圧VDDよりも高い電圧VHTの電源ライン６０４を用意しておき、VDD電圧の振幅をもったパルスで入力されたセグメント選択信号を、インバータ回路６０８を含むバッファ回路によって電圧VHTの振幅をもったパルスに変換する。こうして、電圧VHTの振幅を持ったパルスに変換した後にドライバトランジスタ６０７のゲートに印加する。すなわち、外部との信号のやり取りおよび内部デジタル回路での信号処理はすべてVDDの電圧振幅（論理回路駆動用電圧）のパルスにより行ない、ドライバトランジスタ６０７のゲートを駆動する直前でVHTの電圧振幅（素子駆動用電圧）のパルスに変換する回路（パルス振幅変換回路）を各セグメントに付加する構成をとる。
特開平５−１８５５９４号公報米国特許第６２９０３３４号明細書

一般的に記録ヘッドは高密度に各セグメントを複数個配列した形態をとるため、たとえば６００ｄｐｉの密度に各セグメントを配置する場合、配列方向のセグメント幅は約４２．３μｍに限定される。このピッチの中に、各セグメントを駆動するための、図６（ａ）に示したような回路をすべて収めようとした場合、各セグメントは配列方向とは垂直の方向に長さが増大することになる。

図１０は図６（ａ）のパルス振幅変換回路部分を具体的に構成した場合の等価回路図である。これをみてもわかるようにパルス振幅変換回路部分、特に点線で示したレベル変換部は多くのトランジスタによって構成されるため、必要とするチップの面積は大きなものとなる。

しかしながら上述のような構成をとる記録ヘッド用基板のレイアウト構成を考えた場合、各セグメント毎に付加されるパルス振幅変換回路は各セグメントの長さを増大させることにつながり、チップサイズの増大を招き、コストアップの要因となる。すなわち、上述のようなレイアウトでは、セグメントアレイと直交する方向にチップが拡大し、チップの増大が顕著となる。また各セグメント毎にパルス振幅変換回路を付加する場合、たとえばセグメント数が２５６個の記録ヘッドを考えた場合、必要となるバッファ回路の数は最低でも２５６個のインバータが必要となる。これは歩留まりの低下や回路構成の複雑化を招き、更なるコストアップの要因となる。

本発明は上記の課題に鑑みてなされたものであり、各セグメントの配列方向に対して垂直方向の長さを増大させることなく、論理駆動用電圧から素子駆動用電圧に変換する回路構成を提供することを目的とする。
また、本発明の他の目的は、パルス振幅変換回路を削減し、基板上に形成される素子数を低減することで歩留まりの向上を図りかつ回路構成を簡素化することにある。

上記の目的を達成するための本発明によるインクジェット記録ヘッド用基板は以下の構成を備える。すなわち、
インクを吐出するために利用される熱エネルギを発生するための電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載したインクジェット記録ヘッド用基板であって、
第１の電圧振幅レベルの入力信号に基づいて、ブロック選択信号と選択ブロック内の各電気熱変換素子に対する素子駆動信号を、第２の電圧振幅レベルで出力する論理回路と、
前記論理回路からのブロック選択信号と素子駆動信号に基づいて電気熱変換素子をブロック単位で駆動する駆動回路とを備える。

また、上記の目的を達成する本発明によれば、インクジェット記録ヘッド用基板の好適な駆動制御方法が提供される。この駆動制御方法は、
インクを吐出するために利用される熱エネルギを発生するための電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載した基板における、電気熱変換素子の駆動制御方法であって、
第１の電圧振幅レベルの入力信号を入力し、
該入力した信号に基づいて、ブロック選択信号と選択ブロック内の各電気熱変換素子に対する素子駆動信号を第２の電圧振幅レベルで出力し、
前記論理回路からのブロック選択信号と素子駆動信号に基づいて電気熱変換素子をブロック単位で駆動する。

更に、本発明によれば、上記インクジェット記録ヘッド用基板を用いたインクジェット記録ヘッド、及び該インクジェット記録ヘッドを用いたインクジェット記録装置が提供される。

本発明によれば、各セグメントの配列方向に対して垂直方向の長さを増大させることなく、論理駆動用電圧から素子駆動用電圧に変換する回路構成を提供することができる。また、本発明によれば、パルス振幅変換回路を削減し、基板上に形成される素子数を低減することで歩留まりの向上を図りかつ回路構成を簡素化することができる。

以下、添付の図面を参照して本発明の好適な実施形態を説明する。
なお、本発明において用いる「記録」とは、文字や図形等の意味を持つ画像を被記録媒体に対して付与することだけでなくパターン等の意味を持たない画像を付与することをも意味するものである。
また、以下に用いる「基板」とは、シリコン半導体からなる単なる基材を指し示すものではなく、各素子や回路や配線等が設けられた基板を示すものである。
なお、基板の形状は、板形状やチップ状の基板であっても良い。
また、「基板上」とは、単に基板の上を指し示すだけでなく、基板の表面、表面近傍の基板内部側をも示すものである。また、本発明でいう「作り込み（built-in）」とは、別体の各素子を単に基体上に配置することを指し示すものではなく、各素子を半導体回路の製造工程等によって基板上に一体的に形成、製造することを示すものである。

以下に説明する実施形態のインクジェット記録ヘッド用基板では、ドライバトランジスタ６０７のゲート端子に入る直前で行なっていたパルス振幅の電圧変換（図６（ａ）参照）を、各セグメント毎にデコーダ出力（Block Select）とシフトレジスタ出力（BIT）のＡＮＤをとるよりも前に行なう。また、これに伴ない各セグメント毎にＡＮＤをとる部分の回路にはロジック電圧よりも高い電圧がかかることになるため、本実施例ではこの部分の素子をデコーダやシフトレジスタ（S/R）といった他のロジック回路よりも高耐圧化したトランジスタにしている。この構成により、各セグメントの配列方向に対して垂直方向の長さを増大させることなくVDD電圧の振幅をもったパルスで入力されたセグメント選択信号をVHT電圧の振幅をもったパルスに変換できる。特に、本実施例の構成では、デコーダ側からの出力信号とシフトレジスタ側からの信号とのＡＮＤを取るより前にパルス幅変換を行う構成であるため、各セグメント毎に付加していたパルス振幅変換回路が不要となり、パルス幅変換回路の数自体を時分割駆動のブロック数（デコーダからの信号の出力数）と各ブロックに対応したデータ数（シフトレジスタからの出力数）との和の数まで減らすことができ、歩留まりの向上や回路構成の簡素化が図られる。

＜第１の実施形態＞
まずインクジェット記録装置の概略を説明する。

図８は、本発明が適用できるインクジェット記録装置の概観図である。同図において、リードスクリュー５００５は、駆動モータ５０１３の正逆回転に連動して駆動力伝達ギア５０１１，５００９を介して回転する。キャリッジＨＣは、リードスクリュー５００４の螺旋溝５００５に対して係合するピン（不図示）を有し、リードスクリュー５００４の回転に伴って矢印ａ，ｂ方向に往復移動される。このキャリッジＨＣには、インクジェットカートリッジＩＪＣが搭載されている。

５００２は紙押え板であり、キャリッジの移動方向に亙って紙をプラテン５０００に対して押圧する。５００７，５００８はフォトセンサで、キャリッジのレバー５００６のこの域での存在を確認して、モータ５０１３の回転方向切り換え等を行うためのホームポジション検知手段である。５０１６は記録ヘッドの前面をキャップするキャップ部材５０２２を支持する部材である。また、５０１５はこのキャップ内を吸引する吸引手段で、キャップ内開口５０２３を介して記録ヘッドの吸引回復を行う。５０１７はクリーニングブレードで、５０１９はこのブレードを前後方向に移動可能にする部材であり、本体支持板５０１８にこれらが支持されている。ブレードは、この形態でなく周知のクリーニングブレードが本例に適用できることは言うまでもない。又、５０２１は、吸引回復の吸引を開始するためのレバーで、キャリッジと係合するカム５０２０の移動に伴って移動し、駆動モータからの駆動力がクラッチ切り換え等の公知の伝達手段で移動制御される。

これらのキャッピング、クリーニング、吸引回復は、キャリッジがホームポジション側の領域に来た時にリードスクリュー５００４の作用によってそれらの対応位置で所望の処理が行えるように構成されているが、周知のタイミングで所望の作動を行うようにすれば、本例にはいずれも適用できる。

次に、上述したインクジェット記録装置の記録制御を実行するための制御構成について、図９に示すブロック図を参照して説明する。制御回路を示す同図において、１７００は記録信号を入力するインターフェース、１７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する制御プログラムを格納するプログラムＲＯＭ、１７０３は各種データ（上記記録信号やヘッドに供給される記録データ等）を保存しておくダイナミック型のＲＡＭ（以下、ＤＲＡＭ）である。１７０４は記録ヘッド１７０８に対する記録データの供給制御を行うゲートアレイであり、このゲートアレイを介して記録ヘッドを駆動するための信号を供給している。またこのゲートアレイは、インターフェース１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ転送制御も行う。

１７１０は記録ヘッド１７０８を搬送するためのキャリアモータ、１７０９は記録紙搬送のための搬送モータである。１７０５は記録ヘッド１７０８に設けられたインクジェット記録ヘッド用基板であり、インク吐出用のヒータやその駆動回路を含む。１７０６、１７０７はそれぞれ搬送モータ１７０９、キャリアモータ１７１０を駆動するためのモータドライバである。

上記制御構成の動作を説明すると、インターフェース１７００に記録信号が入るとゲートアレイ１７０４とＭＰＵ１７０１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７０６、１７０７が駆動されると共に、記録ヘッド１７０８内の記録ヘッド用基板に送られた記録データに従ってインク吐出用ヒータが駆動され、印字が行われる。

図１１はインクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。

図１１に示されているように、インクジェットカートリッジＩＪＣはブラックインクを吐出するカートリッジＩＪＣＫとシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを吐出するカートリッジＩＪＣＣから構成されており、これら２つのカートリッジは互いに対して分離可能であり、夫々独立にキャリッジＨＣと脱着可能である。

カートリッジＩＪＣＫはブラックインクを貯留するインクタンクＩＴＫとブラックインクを吐出して記録する記録ヘッドＩＪＨＫとから成り立っているが、これらは一体型の構成となっている。同様に、カートリッジＩＪＣＣはシアン（Ｃ）、マゼンタ（Ｍ）、イエロ（Ｙ）の３色のカラーインクを貯留するインクタンクＩＴＣとこれらカラーインクを吐出して記録する記録ヘッドＩＪＨＣとから成り立っているが、これらは一体型の構成となっている。

さらに、図１１から明らかなように、ブラックインクを吐出するノズル列、シアンインクを吐出するノズル列、マゼンタインクを吐出するノズル列、イエロインクを吐出するノズル列はキャリッジ移動方向に並んで配置され、ノズルの配列方向はキャリッジ移動方向とは交差する方向となっている。

図１２は３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。

図１２からインクタンクＩＴＫから供給されるインクの流れが明らかになる。記録ヘッドＩＪＨＣには、シアン（Ｃ）インクを供給するインクチャネル２Ｃ、マゼンタ（Ｍ）インクを供給するインクチャネル２Ｍ、イエロ（Ｙ）インクを供給するインクチャネル２Ｙがあり、インクタンクＩＴＫからは夫々のインクチャネルに基板の裏面側から夫々のインクを供給する供給路（不図示）が備えられている。

これらのインクチャネルを経てＣインク、Ｍインク、Ｙインクは夫々、インク流路３０１Ｃ、３０１Ｍ、３０１Ｙによって基板上に設けられた電気熱変換体（ヒータ）４０１まで導かれる。そして、電気熱変換体（ヒータ）４０１に対して後述する回路を通して通電されると、電気熱変換体（ヒータ）４０１上にあるインクに熱が与えられ、インクが沸騰し、その結果、生じた泡(bubble)によって吐出口３０２Ｃ、３０２Ｍ、３０２Ｙからインク液滴９００Ｃ、９００Ｍ、９００Ｙが吐出される。

なお、図１２において、１は後で詳述する電気熱変換体やこれを駆動する種々の回路、メモリ、キャリッジＨＣとの電気的接点となる種々のパッド、種々の信号線が形成された記録ヘッド用基板（以下、ヘッド基板という）である。

また、１つの電気熱変換体（ヒータ）、これを駆動するＭＯＳ−ＦＥＴ、及び電気熱変換体（ヒータ）をまとめて記録素子といい、複数の記録素子を総称して記録素子部という。

図１２ではカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示したが、ブラックインクを吐出する記録ヘッドＩＪＨＫも同様な構造をしている。ただし、その構造は図１２に示す構成の３分の１である。即ち、インクチャネルは１つであり、ヘッド基板の規模も約３分の１程度となる。

図１は第１の実施形態によるインクジェット用記録ヘッドの構成を説明する図である。１００はヒータや駆動回路を半導体プロセス技術により一体的に作り込んだ基板であり、上述のインクジェット記録ヘッド用基板１７０５に相当するものである。１０２は基板裏面よりインクを供給するためのインク供給口（供給路）、１０１はヒータ及びドライバ回路を複数個配列したヒータ／ドライバアレイであり、インクを吐出するための電気熱変換体であるヒータとヒータを選択的に駆動するためのドライバアレイを含む。また、１０３は記録すべき印字データを一時的に保持するための時分割駆動の１ブロックに対応したデータを持つシフトレジスタ、１０７はヒータ／ドライバアレイ中のヒータをヒータブロック毎に選択して駆動するためのデコーダ回路、１０４はシフトレジスタ１０３及びデコーダ１０７にデジタル信号を入力するためのバッファ回路を含む入力回路、１１０は入力端子である。

また、１３０はパルス振幅変換回路に供給するＶHT電圧をヒータ駆動電源電圧(VH)を基に発生するVHT電圧発生回路、１４０はVDD電圧振幅のデジタル信号をVHT電圧振幅のドライバトランジスタのゲート駆動パルスに変換するパルス振幅変換回路である。図１からわかるように、本実施形態のパルス振幅変換回路１４０は、デコーダ回路１４０の出力段、シフトレジスタ１０３の出力段にそれぞれ設けられる。

１２１は温度検知ブロックであり、当該半導体基板１００の温度を検知するための素子を含んで構成される。なお、基板の状態をモニタするための素子として基板の温度を検知する温度検知ブロック１２１を例示したが、電気熱変換素子の抵抗値を検知するための素子または該電流駆動用トランジスタの動作時の抵抗値を検知するための素子等を備えてもよい。また、複数種類の検知素子を設けてもよいことは言うまでもない。

図２は第１の実施形態におけるインクを吐出用ヒータに電流を供給して駆動するための１セグメント分の等価回路図である。また図３は印字すべき画像データを一時的に格納するためのシフトレジスタとラッチ回路の１ｂｉｔ分に相当する等価回路図である。

図１に示すように、本実施形態のインクジェット記録ヘッド用基板１００においては、図５、図６（ａ）で説明した従来の回路においては各セグメント（インクを吐出するための発熱抵抗体）毎に付加されていたパルス振幅変換回路を、シフトレジスタ１０３およびデコーダ１０７の出力部に付加している。すなわち、デコーダ回路１０７の出力信号（block select信号）とシフトレジスタ回路１０３の出力信号（ｂｉｔ信号）とのＡＮＤをとる前にすでにパルス振幅電圧を高くしておくという構成をとる。このため、図２に示すように各セグメントにはすでに振幅がVHT電圧まで上がったパルスが供給され、変換回路が不要となるので、これに費やしていた素子の面積が不要となる。

ここで、各セグメント毎にＡＮＤをとるＡＮＤ回路２０１には高い電圧がかかる構成になるため、ここを構成するトランジスタには高耐圧の素子が必要となる。従来はこの部分にはロジック電圧に相当する低い電圧しかかからなかったため、低耐圧の素子で構成されていたが、本実施例ではこの部分を他のロジック回路を構成するトランジスタよりも高耐圧化すること、具体的にはＡＮＤ回路を構成するトランジスタを高耐圧素子とすることにより達成している。

このような高耐圧のトランジスタ（MOSトランジスタ）を用いた場合、個々のトランジスタは低耐圧のトランジスタに比べ大型化してしまうが、前述のようにパルス幅変換回路（昇圧回路）の数を減らすことができると共に、その配置場所についても、各セグメントの近傍から離れた位置に配置することができるので、全体的にインクジェット記録ヘッド用基板１００の大きさを小型化することができる。

図３は本実施形態によるシフトレジスタ１０３とパルス振幅変換回路１４０の構成を示す図である。図６（ｂ）に示したシフトレジスタの回路構成に対して、出力段にパルス振幅変換回路が付加されており、ここでパルスの振幅をVDD電圧からVHT電圧へと変換する。

シフトレジスタ１０３およびデコーダ回路１０７の出力段数は全セグメントを時分割して駆動する際の分割数によって決定されるが、おおむね８〜３２分割程度である。たとえば２５６個のセグメントを１６分割する場合（各ブロックは１６個のセグメントを有することになる）を例にとると、必要なパルス振幅変換回路の数は１６個×２（シフトレジスタ側とデコーダ側）＝３２個となる。これはすべてのセグメントにパルス振幅変換回路を付加した場合の２５６個に対して大幅な削減となる。このため、セグメント配列方向に垂直方向のチップ長さを低減させることができる。また、シフトレジスタ１０３とデコーダ回路１０７に付加されるパルス振幅変換回路により、チップは配列方向の長さが増加することになるが、これは垂直方向の長さ低減に対して微少な増加であり、トータルのチップ面積としては減少する。

＜第２の実施形態＞
図４は第２の実施形態によるインクジェット記録ヘッド用基板を説明するための図である。なお、図４において図１と同一の構成には同一番号を付し、ここでは詳細な説明を省略する。

第２の実施形態では、パルス振幅変換回路１４０を入力回路１０４の直後に挿入する形態をとる。このような形態により、入力端子（CLK，DATA_A，DATA_B，BG，HE_A，HE_Bのロジック入力端子）の数と同数のパルス振幅変換回路だけが必要となり、更なるチップサイズの低減が実現できる。

以上説明したように、上記各実施形態によれば、従来はドライバトランジスタのゲート端子に入る直前で行なっていたパルス振幅の電圧変換を、デコーダ出力とシフトレジスタ出力のＡＮＤをとるよりも前に行なうことで、各セグメントの配列方向に対して垂直方向の長さを増大させることなく、Ｖｄｄ電圧の振幅をもったパルスで入力されたセグメント選択信号をＶHT電圧の振幅をもったパルスに変換する回路構成が実現される。また、各セグメント毎に付加していたパルス振幅変換回路が大幅に少なくする回路構成が実現される。このため、チップサイズの低減および素子数の低下による歩留りの向上、回路構成の簡素化によるコストダウン効果が期待できる。

第１の実施形態によるインクジェット用記録ヘッドの構成を説明する図である。第１の実施形態におけるインクを吐出用ヒータに電流を供給して駆動するための１セグメント分の等価回路図である。本実施形態によるシフトレジスタ１０３構成を示す図である。第２の実施形態によるインクジェット記録ヘッド用基板を説明するための図である。インクジェット記録ヘッド用半導体基板、即ち、温度検知のデジタル信号出力を行なう回路を含んだインクジェット記録ヘッド用の半導体基板を模式的に示す図である。（ａ）はインクを吐出するためのヒータに電流を駆動するための１セグメント分の等価回路図であり、（ｂ）は印字すべき画像データを一時的に格納するためのシフトレジスタとラッチ回路の１ｂｉｔ分に相当する等価回路図である。シフトレジスタ５０３に印字情報を送りヒータに電流を供給して駆動するまでの一連の動作を説明するためのタイミングチャートである。本発明が適用できるインクジェット記録装置の概観図である。図８に示したインクジェット記録装置の記録制御を実行するための制御構成を示す図である。パルス幅変換回路の等価回路を示す図である。インクジェットカートリッジＩＪＣの詳細な構成を示す外観斜視図である。３色のカラーインクを吐出する記録ヘッドＩＪＨＣの立体的な構造を示す斜視図である。

Claims

インクを吐出するために利用される熱エネルギを発生するための電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載したインクジェット記録ヘッド用基板であって、
第１の電圧振幅レベルの入力信号に基づいて、ブロック選択信号と選択ブロック内の各電気熱変換素子に対する素子駆動信号を、第２の電圧振幅レベルで出力する論理回路と、
前記論理回路からのブロック選択信号と素子駆動信号に基づいて電気熱変換素子をブロック単位で駆動する駆動回路とを備えることを特徴とするインクジェット記録ヘッド用基板。
前記論理回路は、
第１の電圧振幅レベルの入力データを該第１の電圧振幅レベルのブロック選択信号と素子駆動信号に変換する第１変換回路と、
前記第１変換回路から出力されたブロック選択信号と素子駆動信号を前記第２の電圧振幅レベルに変換する第２変換回路とを備えることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
前記論理回路は、
前記第１の電圧振幅レベルの入力データを前記第２の電圧振幅レベルに変換する第１変換回路と、
前記第１変換回路より得られる前記第２の電圧振幅レベルの入力信号から該第２の電圧振幅レベルのブロック選択信号と選択ブロックに対する素子駆動信号を生成する第２変換回路とを備えることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
前記半導体基板の状態を検知するためのモニター素子を更に備えることを特徴とする請求項１に記載のインクジェット記録ヘッド用基板。
インクを吐出するために利用される熱エネルギを発生するための電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載した基板における、電気熱変換素子の駆動制御方法であって、
第１の電圧振幅レベルの入力信号を入力し、
該入力した信号に基づいて、ブロック選択信号と選択ブロック内の各電気熱変換素子に対する素子駆動信号を第２の電圧振幅レベルで出力し、
前記論理回路からのブロック選択信号と素子駆動信号に基づいて電気熱変換素子をブロック単位で駆動することを特徴とする駆動制御方法。
インクジェット記録ヘッドであって、
インクを吐出するための吐出口と、
前記吐出口に対応して設けられた電気熱変換素子と、該電気熱変換素子を駆動するための駆動回路とを搭載し基板を備え、
該基板が、第１の電圧振幅レベルの入力信号に基づいて、ブロック選択信号と選択ブロック内の各電気熱変換素子に対する素子駆動信号を、第２の電圧振幅レベルで出力する論理回路と、
前記論理回路からのブロック選択信号と素子駆動信号に基づいて電気熱変換素子をブロック単位で駆動する駆動回路とを備えることを特徴とするインクジェット記録ヘッド。
インクを吐出するための吐出口と、前記吐出口に対応して設けられた電気熱変換素子と該電気熱変換素子を駆動するための駆動回路とを搭載した基板を備えたインクジェット記録ヘッドと、
該インクジェット記録ヘッドに供給するためのインクが充填されたインクタンクとを備え、
前記基板が、
第１の電圧振幅レベルの入力信号に基づいて、ブロック選択信号と選択ブロック内の各電気熱変換素子に対する素子駆動信号を、第２の電圧振幅レベルで出力する論理回路と、
前記論理回路からのブロック選択信号と素子駆動信号に基づいて電気熱変換素子をブロック単位で駆動する駆動回路とを有することを特徴とするインクジェット記録ヘッドカートリッジ。
インクを吐出するための吐出口と、前記吐出口に対応して設けられた電気熱変換素子と該電気熱変換素子を駆動するための駆動回路とを搭載した基板を備え、
該基板が、第１の電圧振幅レベルの入力信号に基づいて、ブロック選択信号と選択ブロック内の各電気熱変換素子に対する素子駆動信号を、第２の電圧振幅レベルで出力する論理回路と、
前記論理回路からのブロック選択信号と素子駆動信号に基づいて電気熱変換素子をブロック単位で駆動する駆動回路とを備えたインクジェット記録ヘッドと、
該記録ヘッドに制御信号を送信するための回路とを備えることを特徴とするインクジェット記録装置。