JP2005020569A - Image scanner, and data output method in the image scanner - Google Patents
Image scanner, and data output method in the image scanner Download PDFInfo
- Publication number
- JP2005020569A JP2005020569A JP2003185009A JP2003185009A JP2005020569A JP 2005020569 A JP2005020569 A JP 2005020569A JP 2003185009 A JP2003185009 A JP 2003185009A JP 2003185009 A JP2003185009 A JP 2003185009A JP 2005020569 A JP2005020569 A JP 2005020569A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- order
- memory
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Facsimile Heads (AREA)
- Image Input (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、一次元イメージセンサの端部から中間部までの画像データを各両端から順次出力して合成する画像読取装置及び画像読取装置におけるデータ出力方法に関する。
【0002】
【従来の技術】
一般に、画像読取装置で読み取った画像データに基づいてプリンタ部で印字を行うデジタル複写機等の画像形成装置では、複写速度を高速化するために、画像読取装置の読み取り速度を高める必要がある。このため、一次元CCD(Charge Coupled Device)イメージセンサを用いた画像読取装置において、一次元CCDイメージセンサの電荷転送部が中間部から2つに分割され、両端から同時に画像データを出力するものが使用されている。2つの出力部からは、それぞれ一次元CCDイメージセンサの端部を先頭として、中間部に向かう順に画像データが出力されるため、一端から他端まで順次出力される場合と比較して、約半分の時間でデータの転送を行うことができる。
【0003】
例えば、4出力型CCDセンサは、イメージセンサの画素配列方向に沿って端から順に画素番号を振った場合、イメージセンサの一端から主走査前半分の奇数画素の画像データと偶数画素の画像データが昇順に出力され、他端から主走査後半分の奇数画素の画像データと偶数画素の画像データが降順に出力される。主走査前半分の奇数画素の画像データと偶数画素の画像データとが合成されて、主走査前半分の画像データが画素配列方向に沿って連続した前端データが生成され、主走査後半分の奇数画素の画像データと偶数画素の画像データとが合成されて、主走査後半分の画像データが画素配列方向に沿って連続した後端データが生成される。
【0004】
ここで、前端データは昇順に出力され、後端データは降順に出力されるので、これらを合成して連続したデータにするためには、降順に出力されるデータの順序を逆にする必要がある。そこで、LIFO(Last In First Out)を用いて、降順に出力される画像データを昇順になるように補正した後、合成する技術が提案されている(例えば、特許文献1参照。)。
【0005】
図8に、4出力型CCDセンサ28により得られる画像データの合成方法を示す。主走査前半分の奇数画素の画像データOS1と偶数画素の画像データOS2を合成した前端データと、主走査後半分の奇数画素の画像データOS3と偶数画素の画像データOS4を合成した後端データそれぞれに、アナログ信号処理、AD変換が施される。その後、前端データはFIFO(First In First Out)29を用いて出力タイミングを補正され、後端データはLIFO30を用いてデータの順序が昇順になるよう補正され、FIFO29の出力とLIFO30の出力のタイミングを合わせて画像データが合成される。
【0006】
図9に、FIFO29、LIFO30の書き込み及び読み出しのタイミングの例を示す。FIFO29、LIFO30からの読み出しは、FIFO29、LIFO30への書き込みの2倍の速度で行われる。LIFO30では最後に書き込んだものから順に読み出されるため、図9に示すように、1ライン分の画像データをLIFO30へ書き込み終了後、読み出しが開始されることになる。
【0007】
【特許文献1】
特開2001−245101号公報
【0008】
【発明が解決しようとする課題】
しかし、図9に示すように、特許文献1に開示された方法では、メモリへの書き込みと読み出しのタイミングに半周期程度のずれが生じるために、メモリの動作時と非動作時の状態の差がノイズとなってアナログ信号に影響を与え、画像が劣化するという問題があった。
【0009】
本発明は、上記の従来技術における問題に鑑みてなされたものであって、メモリへの書き込みと読み出しのタイミングをずらすことなく、画像データの並べ替えを行うことができる画像読取装置及び画像読取装置におけるデータ出力方法を提供することを課題とする。
【0010】
【課題を解決するための手段】
上記の課題を解決するための請求項1に記載の発明は、端部から中間部までの画像データを各両端から順次出力する一次元CCDイメージセンサと、前記一次元CCDイメージセンサから出力された2系統の画像データを出力順に交互に並べて合成して出力する合成部と、前記合成された画像データの出力順にメモリに書き込み、前記メモリから前記一次元CCDイメージセンサの画素配列方向に沿って連続した順序に画像データを読み出す順序復元部と、を備えることを特徴とする画像読取装置である。
【0011】
請求項1に記載の発明によれば、一次元CCDイメージセンサの両端から出力された2系統の画像データを出力順に交互に並べて合成した画像データを出力順にメモリに書き込み、一次元CCDイメージセンサの画素配列方向に沿って連続した順序に画像データを読み出すので、メモリへの書き込みと読み出しのタイミングをずらすことなく、画像データの並べ替えを行うことができる。したがって、メモリの動作時と非動作時の状態の差によるノイズを防ぎ、画像の劣化を防止することができる。
【0012】
請求項2に記載の発明は、前記順序復元部は、前記メモリからの読み出しが終了したメモリ素子順に、次の主走査ラインの画像データの書き込みを行うことを特徴とする請求項1に記載の画像読取装置である。
【0013】
請求項2に記載の発明によれば、メモリからの読み出しが終了したメモリ素子順に、次の主走査ラインの画像データの書き込みを行うので、使用するメモリの容量を抑え、効率よく画像データの並べ替えを行うことができる。
【0014】
請求項3に記載の発明は、一次元CCDイメージセンサの端部から中間部までの画像データを各両端から順次出力し、その2系統の画像データを出力順に交互に並べた順にメモリに書き込み、前記メモリから前記一次元CCDイメージセンサの画素配列方向に沿って連続した順序に画像データを読み出して出力することを特徴とする画像読取装置におけるデータ出力方法である。
【0015】
請求項3に記載の発明によれば、一次元CCDイメージセンサの両端から出力された2系統の画像データを出力順に交互に並べた順にメモリに書き込み、一次元CCDイメージセンサの画素配列方向に沿って連続した順序に画像データを読み出すので、メモリへの書き込みと読み出しのタイミングをずらすことなく、画像データの並べ替えを行うことができる。したがって、メモリの動作時と非動作時の状態の差によるノイズを防ぎ、画像の劣化を防止することができる。
【0016】
請求項4に記載の発明は、前記メモリからの読み出しが終了したメモリ素子順に、次の主走査ラインの画像データの書き込みを行うことを特徴とする請求項3に記載の画像読取装置におけるデータ出力方法である。
【0017】
請求項4に記載の発明によれば、メモリからの読み出しが終了したメモリ素子順に、次の主走査ラインの画像データの書き込みを行うので、使用するメモリの容量を抑え、効率よく画像データの並べ替えを行うことができる。
【0018】
【発明の実施の形態】
以下、図を参照して本発明の実施の形態について詳細に説明する。ただし、発明の範囲は、図示例に限定されない。
【0019】
図1に、本実施の形態における画像読取装置1の概略構成を示す。画像読取装置1は、4出力型一次元CCDイメージセンサ(以下、CCDセンサという。)2、レンズ3、ランプ4等を備える。画像読み取りの対象となる原稿5にランプ4が照射され、その反射光がレンズ3を介してCCDセンサ2に入射し、電気信号に変換される。主走査方向はCCDセンサ2の電気的な走査によって、副走査方向はCCDセンサ2、レンズ3、ランプ4等を搭載したキャリッジ(図示せず)又は原稿5の移動による機械的な走査によって、原稿全体の読み取りが行われる。
【0020】
図2に、CCDセンサ2を模式的に示す。図2に示すように、CCDセンサ2は、照射された光によって電荷を生ずるフォトダイオード6と、その電荷を転送する電荷転送部7a,7b,7c,7dから構成されている。電荷転送部7a,7b,7c,7dは、フォトダイオード6の両側に設けられ、さらにそれぞれが中間部から2つに分割され、4つに分割されている。図2に示すように、電荷転送部7aを通って、7400画素分のうち主走査前半分の奇数画素(1番目〜3699番目の画素)の画像データOS1が昇順に出力され、電荷転送部7bを通って主走査前半分の偶数画素(2番目〜3700番目の画素)の画像データOS2が昇順に出力される。また、電荷転送部7cを通って主走査後半分の奇数画素(3701番目〜7399番目の画素)の画像データOS3が降順に出力され、電荷転送部7dを通って主走査後半分の偶数画素(3702番目〜7400番目の画素)の画像データOS4が降順に出力される。
【0021】
図3に、画像読取装置1のブロック図を示す。図3に示すように、画像読取装置1は、CCDセンサ2、合成部8,9、アナログ信号処理部10,11、AD変換部12,13、合成部14、順序復元部15、タイミング制御部16、クロック発生部17、CPU(Central Processing Unit)18等を備えて構成される。
【0022】
合成部8は、主走査前半分の奇数画素の画像データOS1と偶数画素の画像データOS2とを出力順に交互に合成して、主走査前半分の画像データが昇順に並んだ前端データを生成してアナログ信号処理部10へ出力する。同様に、合成部9は、主走査後半分の奇数画素の画像データOS3と偶数画素の画像データOS4とを出力順に交互に合成して、主走査後半分の画像データが降順に並んだ後端データを生成してアナログ信号処理部11へ出力する。
【0023】
アナログ信号処理部10,11は、合成部8,9から入力された2系統の画像データ、すなわち、前端データ、後端データそれぞれにノイズ除去や信号増幅等を行い、AD変換部12,13へ出力する。
【0024】
AD変換部12,13は、アナログ信号処理部10,11から入力されたデータそれぞれにアナログ/デジタル変換を行い、合成部14へ出力する。
【0025】
合成部14は、AD変換部12,13により出力された前端データと後端データとを出力順に交互に並べて合成して、順序復元部15へ出力する。
【0026】
順序復元部15は、合成部14から入力された画像データをCCDセンサ2の画素配列方向に沿って連続した順序に復元して出力する。
【0027】
タイミング制御部16は、CCDセンサ2、合成部8,9、アナログ信号処理部10,11、AD変換部12,13、合成部14、順序復元部15に対して動作タイミングを指示する信号を出力する。タイミング制御部16は、順序復元部15へ、インデックス信号(主走査開始信号)IND、副走査有効信号VV、クロック信号CLKを出力する。
【0028】
クロック発生部17は、一定の周波数のパルス信号をタイミング制御部16へ出力する。
【0029】
CPU18は、図示しないROMに記録されている各種プログラムの中から指定されたプログラムを図示しないRAMのワークエリアに展開し、上記プログラムとの協働によって各種処理を実行する。具体的には、CPU18は、合成部8,9、アナログ信号処理部10,11、AD変換部12,13、合成部14、順序復元部15、タイミング制御部16に対して回路動作を制御するための信号等を出力する。
【0030】
図4に、順序復元部15のブロック図を示す。順序復元部15は、アドレス発生部19と2ポートメモリ20等を備えて構成される。
【0031】
アドレス発生部19には、タイミング制御部16からインデックス信号IND、副走査有効信号VV、クロック信号CLKが入力され、また、CPU18によってCCDセンサ2の有効画素数PNが設定入力される。そして、アドレス発生部19は、2ポートメモリ20のデータの読み出し及び書き込みを行うアドレスADと、読み出し及び書き込みを許可するイネーブル信号ENを発生させる。
【0032】
2ポートメモリ20は、別々のポートから書き込みと読み出しが可能な1ライン分のラインメモリである。2ポートメモリ20に前端データと後端データが交互に合成された書き込みデータWDが書き込まれ、2ポートメモリ20から順序が復元された読み出しデータRDが読み出される。
【0033】
図4において、書き込みアドレスWADは、書き込みデータWDが書き込まれるアドレス、読み出しアドレスRADは、読み出しデータRDが読み出されるアドレスである。また、書き込みイネーブル信号WENは、書き込み側のイネーブル信号、読み出しイネーブル信号RENは、読み出し側のイネーブル信号である。書き込みイネーブル信号WENが1のとき、書き込みアドレスWADに書き込みデータWDが書き込まれ、読み出しイネーブル信号RENが1のとき、読み出しアドレスRADから読み出しデータRDが読み出される。
【0034】
なお、2ポートメモリ20は、書き込みと読み出しのアドレスが一致すると誤動作することがあるので、D型フリップフロップ21,22により、書き込みアドレスWAD、書き込みイネーブル信号WENは、それぞれ読み出しアドレスRAD、読み出しイネーブル信号RENより1クロック遅れるように設定されている。すなわち、読み出しが終了したアドレスから順に、次の主走査ラインの画像データの書き込みを行うようになっている。
【0035】
図5に、2ポートメモリ20へのアクセスタイミングを示す。前端データとして0番目の画素データ、1番目の画素データ、2番目の画素データ、・・・、後端データとして(PN−1)番目の画素データ、(PN−2)番目の画素データ、(PN−3)番目の画素データ、・・・が交互に合成されるので、書き込みデータWDは、0番目の画素データ、(PN−1)番目の画素データ、1番目の画素データ、(PN−2)番目の画素データ、2番目の画素データ、(PN−3)番目の画素データ、・・・の順となる。
【0036】
図5(a)に示すように、主走査1ライン目は、書き込みデータWDの並び順に2ポートメモリ20のアドレス順に1画素ずつ書き込み、読み出す際には、2ポートメモリ20のアドレスを0,2,4,・・・,5,3,1と順に読み出すことにより、画像データをCCDセンサ2の画素配列方向に沿って連続した順序に並べ替えることができる。次に、主走査2ライン目は、図5(b)に示すように、1ライン目の読み出しが終了した2ポートメモリ20のアドレスから順に0,2,4,6,8,10,・・・,と、1つおきにデータを書き込み、読み出す際には、2ポートメモリ20のアドレスを0,4,8,・・・,10,6,2と順に読み出すことにより、画像データをCCDセンサ2の画素配列方向に沿って連続した順序に並べ替えることができる。主走査3ライン目は、2ライン目の読み出しが終了した2ポートメモリ20のアドレスから順に0,4,8,・・・,と、3つおきにデータを書き込むことになる。
【0037】
このように、とびとびのアドレスでデータを読み書きすると、途中でアドレスの最大値に到達してしまうので、アドレスを折り返す必要が生じる。図6及び図7を用いて、アドレス発生部19におけるアドレスの生成方法について説明する。
【0038】
図6に、アドレス発生部19の回路図を示す。アドレス発生部19は、MAX生成回路23、主走査開始検出回路24、EN生成回路25、DIST生成回路26、AD生成回路27から構成される。
【0039】
MAX生成回路23は、有効画素数PNから基準値MAXを生成する。ここで、MAX=PN×2−1である。
【0040】
主走査開始検出回路24は、入力されるインデックス信号INDに基づいて主走査開始検出信号SETを出力する。
【0041】
EN生成回路25は、有効画素数PN及び主走査開始検出信号SETに基づいて、データの書き込み及び読み出しを許可するイネーブル信号ENを生成する。
【0042】
DIST生成回路26は、基準値MAX、副走査有効信号VV及び主走査開始検出信号SETに基づいて、アドレス間隔DISTを生成する。
【0043】
AD生成回路27は、有効画素数PN、基準値MAX及びアドレス間隔DISTに基づいて、データの書き込み及び読み出しを行うアドレスADを生成する。
【0044】
図7を参照して、有効画素数PN=10(MAX=19)の場合を例にして、具体的なアドレス生成方法について説明する。
【0045】
図7(a)に、副走査有効信号VV、インデックス信号IND、アドレス間隔DISTを示す。主走査iライン目の書き込みに対応するアドレス間隔をDIST(i)とすると、アドレス間隔DIST(i)は、下記の式で表される。
DIST(1)=1
DIST(i+1)=2×DIST(i)
なお、主走査iライン目の読み出しは、主走査(i+1)ライン目の書き込みに対応するアドレス間隔DIST(i+1)と同じアドレス間隔で行われる。
【0046】
ただし、アドレス間隔DISTが大きくなると、後述する計算が複雑になるため、有効画素数PNに応じて小さくしてもよく、DIST(i+1)≧MAXの場合には、
DIST(i+1)=DIST(i+1)−MAX
とする。すなわち、図7(a)に示すように、アドレス間隔DISTは順に1、2、4、8、16、13、7、14、9、1、・・・となる。
【0047】
図7(b)に、主走査1ライン分に対応するクロック信号CLK、インデックス信号IND、主走査開始検出信号SET及びイネーブル信号ENを示す。インデックス信号INDに基づいて出力される主走査開始検出信号SETに応じて、書き込み及び読み出しを許可するイネーブル信号ENが出力される。
【0048】
図7(c)に、PN=10の場合に、各アドレス間隔DISTに対して生成されるアドレスADを示す。書き込み及び読み出しを行うアドレスADを順にAD(0)、AD(1)、AD(2)、・・・とすると、AD(0)=0として、
AD(n+1)=AD(n)+DIST
により求められる。例えば、DIST=1の場合には、アドレスADは順に0、1、2、3、4、5、6、7、8、9となる。
【0049】
DISTが2以上のときは、途中でアドレスの最大値を越えてしまうので、AD(n+1)≧PNのときは、
AD(n+1)=MAX−AD(n+1)
とし、次からは、
AD(n+1)=AD(n)−DIST
とする。例えば、DIST=2の場合には、アドレスADは順に0、2、4、6、8、と順に生成され、次は、8+2=10≧PNであるので、AD=9となる。そして、以下、7、5、3、1と生成される。
【0050】
アドレスADをアドレス間隔DISTずつ減少させていく際に、アドレスADがアドレスの最小値より小さくなる場合もあり、AD(n+1)<0のときは、
AD(n+1)=0−AD(n+1)
とし、次からは、再び
AD(n+1)=AD(n)+DIST
とする。
【0051】
以上の方法によって生成されたアドレスADに従って、前端データ、後端データを交互に並べて合成した書き込みデータWDを出力順に2ポートメモリ20に書き込み、CCDセンサ2の画素配列方向に沿って連続した順序に読み出しデータRDを読み出すことにより、2ポートメモリ20への書き込みと読み出しのタイミングをずらすことなく、画像データの並べ替えを行うことができる。したがって、2ポートメモリ20の動作時と非動作時の状態の差によるノイズを防ぎ、画像の劣化を防止することができる。
【0052】
また、2ポートメモリ20からの読み出しが終了したメモリ素子順に、次の主走査ラインの画像データの書き込みを行うので、使用するメモリの容量を抑え、効率よく画像データの並べ替えを行うことができる。従来と比較して、メモリを追加する必要がないため、コストを抑えることができる。
【0053】
なお、本実施の形態における記述は、本発明に係る好適な画像読取装置1の一例であり、これに限定されるものではない。画像読取装置1を構成する各部の細部構成及び細部動作に関しても本発明の趣旨を逸脱することのない範囲で適宜変更可能である。
【0054】
【発明の効果】
請求項1に記載の発明によれば、一次元CCDイメージセンサの両端から出力された2系統の画像データを出力順に交互に並べて合成した画像データを出力順にメモリに書き込み、一次元CCDイメージセンサの画素配列方向に沿って連続した順序に画像データを読み出すので、メモリへの書き込みと読み出しのタイミングをずらすことなく、画像データの並べ替えを行うことができる。したがって、メモリの動作時と非動作時の状態の差によるノイズを防ぎ、画像の劣化を防止することができる。
【0055】
請求項2に記載の発明によれば、メモリからの読み出しが終了したメモリ素子順に、次の主走査ラインの画像データの書き込みを行うので、使用するメモリの容量を抑え、効率よく画像データの並べ替えを行うことができる。
【0056】
請求項3に記載の発明によれば、一次元CCDイメージセンサの両端から出力された2系統の画像データを出力順に交互に並べた順にメモリに書き込み、一次元CCDイメージセンサの画素配列方向に沿って連続した順序に画像データを読み出すので、メモリへの書き込みと読み出しのタイミングをずらすことなく、画像データの並べ替えを行うことができる。したがって、メモリの動作時と非動作時の状態の差によるノイズを防ぎ、画像の劣化を防止することができる。
【0057】
請求項4に記載の発明によれば、メモリからの読み出しが終了したメモリ素子順に、次の主走査ラインの画像データの書き込みを行うので、使用するメモリの容量を抑え、効率よく画像データの並べ替えを行うことができる。
【図面の簡単な説明】
【図1】本発明の実施の形態における画像読取装置1の概略構成図である。
【図2】4出力型一次元CCDイメージセンサ2の模式図である。
【図3】画像読取装置1のブロック図である。
【図4】順序復元部15のブロック図である。
【図5】2ポートメモリ20へのアクセスタイミングを示す図である。
【図6】アドレス発生部19の回路図である。
【図7】有効画素数PN=10の場合にアドレス発生部19により生成されるアドレスを示す図である。
【図8】従来の4出力型CCDセンサ28により得られる画像データの合成方法を示す図である。
【図9】従来の書き込み及び読み出しのタイミングの例を示す図である。
【符号の説明】
1 画像読取装置
2 4出力型一次元CCDイメージセンサ
3 レンズ
4 ランプ
5 原稿
6 フォトダイオード
7a,7b,7c,7d 電荷転送部
8,9 合成部
10,11 アナログ信号処理部
12,13 AD変換部
14 合成部
15 順序復元部
16 タイミング制御部
17 クロック発生部
18 CPU
19 アドレス発生部
20 2ポートメモリ
21,22 D型フリップフロップ
23 MAX生成回路
24 主走査開始検出回路
25 EN生成回路
26 DIST生成回路
27 AD生成回路
28 4出力型CCDセンサ
29 FIFO
30 LIFO[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image reading apparatus that sequentially outputs and combines image data from one end of a one-dimensional image sensor to an intermediate portion from both ends, and a data output method in the image reading apparatus.
[0002]
[Prior art]
In general, in an image forming apparatus such as a digital copying machine that performs printing by a printer unit based on image data read by an image reading apparatus, it is necessary to increase the reading speed of the image reading apparatus in order to increase the copying speed. For this reason, in an image reading apparatus using a one-dimensional CCD (Charge Coupled Device) image sensor, the charge transfer part of the one-dimensional CCD image sensor is divided into two from the middle part, and image data is output simultaneously from both ends. in use. Since the image data is output from the two output units in the order from the end of the one-dimensional CCD image sensor to the intermediate portion, it is approximately half that of the case where the output is sequentially output from one end to the other end. The data can be transferred in the time.
[0003]
For example, in a 4-output CCD sensor, when pixel numbers are assigned sequentially from the end along the pixel arrangement direction of the image sensor, image data of odd pixels and even pixels of the first half of the main scan from one end of the image sensor The image data is output in ascending order, and the image data of odd-numbered pixels and the image data of even-numbered pixels for the latter half of the main scanning are output in descending order from the other end. The image data of the odd-numbered pixels in the first half of the main scan and the image data of the even-numbered pixels are combined to generate front end data in which the image data in the first half of the main scan is continuous along the pixel arrangement direction. The image data of the pixels and the image data of the even-numbered pixels are combined to generate rear end data in which the image data for the latter half of the main scanning is continued along the pixel arrangement direction.
[0004]
Here, since the front end data is output in ascending order and the rear end data is output in descending order, in order to combine them into continuous data, it is necessary to reverse the order of the data output in descending order. is there. Thus, a technique has been proposed in which image data output in descending order is corrected using an LIFO (Last In First Out) so as to be in ascending order and then combined (see, for example, Patent Document 1).
[0005]
FIG. 8 shows a method for synthesizing image data obtained by the 4-
[0006]
FIG. 9 shows an example of write and read timings of the FIFO 29 and the LIFO 30. Reading from the FIFO 29 and the LIFO 30 is performed at twice the speed of writing to the FIFO 29 and the LIFO 30. Since the LIFO 30 reads the data sequentially from the last written data, as shown in FIG. 9, the reading is started after the writing of the image data for one line to the LIFO 30 is completed.
[0007]
[Patent Document 1]
JP 2001-245101 A
[Problems to be solved by the invention]
However, as shown in FIG. 9, in the method disclosed in
[0009]
The present invention has been made in view of the above-described problems in the prior art, and is an image reading apparatus and an image reading apparatus capable of rearranging image data without shifting the timing of writing to and reading from a memory. It is an object of the present invention to provide a data output method.
[0010]
[Means for Solving the Problems]
The invention described in
[0011]
According to the first aspect of the present invention, image data obtained by alternately arranging two lines of image data output from both ends of the one-dimensional CCD image sensor and combining them in the output order is written in the memory in the output order, and the one-dimensional CCD image sensor Since the image data is read in a sequential order along the pixel array direction, the image data can be rearranged without shifting the timing of writing to and reading from the memory. Accordingly, it is possible to prevent noise due to the difference between the operating state and the non-operating state of the memory, and to prevent image deterioration.
[0012]
The invention according to
[0013]
According to the second aspect of the present invention, since the image data of the next main scanning line is written in the order of the memory elements that have been read from the memory, the capacity of the memory to be used is suppressed and the image data is efficiently arranged. Can be replaced.
[0014]
The invention according to claim 3 sequentially outputs image data from one end to the middle of the one-dimensional CCD image sensor from both ends, and writes the two systems of image data in the memory in the order in which they are alternately arranged in the output order. A data output method in an image reading apparatus, wherein image data is read out from the memory and output in a sequential order along a pixel arrangement direction of the one-dimensional CCD image sensor.
[0015]
According to the third aspect of the present invention, the two systems of image data output from both ends of the one-dimensional CCD image sensor are written in the memory in the order in which they are arranged alternately in the output order, and along the pixel arrangement direction of the one-dimensional CCD image sensor. Therefore, the image data can be rearranged without shifting the timing of writing to and reading from the memory. Accordingly, it is possible to prevent noise due to the difference between the operating state and the non-operating state of the memory, and to prevent image deterioration.
[0016]
According to a fourth aspect of the present invention, the image data of the next main scanning line is written in the order of the memory elements that have been read from the memory. Is the method.
[0017]
According to the fourth aspect of the present invention, since the image data of the next main scanning line is written in the order of the memory elements that have been read from the memory, the capacity of the memory to be used is suppressed and the image data is efficiently arranged. Can be replaced.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the scope of the invention is not limited to the illustrated examples.
[0019]
FIG. 1 shows a schematic configuration of an
[0020]
FIG. 2 schematically shows the
[0021]
FIG. 3 shows a block diagram of the
[0022]
The combining
[0023]
The analog
[0024]
The
[0025]
The synthesizing
[0026]
The
[0027]
The
[0028]
The
[0029]
The
[0030]
FIG. 4 shows a block diagram of the
[0031]
The
[0032]
The 2-
[0033]
In FIG. 4, a write address WAD is an address to which write data WD is written, and a read address RAD is an address from which read data RD is read. The write enable signal WEN is a write side enable signal, and the read enable signal REN is a read side enable signal. When the write enable signal WEN is 1, the write data WD is written to the write address WAD, and when the read enable signal REN is 1, the read data RD is read from the read address RAD.
[0034]
Since the 2-
[0035]
FIG. 5 shows the access timing to the 2-
[0036]
As shown in FIG. 5A, in the first main scanning line, the addresses of the 2-
[0037]
As described above, when data is read and written at discrete addresses, the maximum value of the address is reached midway, so that it is necessary to return the address. A method for generating an address in the
[0038]
FIG. 6 shows a circuit diagram of the
[0039]
The MAX generation circuit 23 generates a reference value MAX from the effective pixel number PN. Here, MAX = PN × 2-1.
[0040]
The main scanning
[0041]
The EN generation circuit 25 generates an enable signal EN that permits data writing and reading based on the effective pixel number PN and the main scanning start detection signal SET.
[0042]
The
[0043]
The AD generation circuit 27 generates an address AD for writing and reading data based on the effective pixel number PN, the reference value MAX, and the address interval DIST.
[0044]
A specific address generation method will be described with reference to FIG. 7 taking the case where the effective pixel number PN = 10 (MAX = 19) as an example.
[0045]
FIG. 7A shows the sub-scanning valid signal VV, the index signal IND, and the address interval DIST. If the address interval corresponding to writing in the main scanning i-th line is DIST (i), the address interval DIST (i) is expressed by the following equation.
DIST (1) = 1
DIST (i + 1) = 2 × DIST (i)
Note that reading of the main scanning i-th line is performed at the same address interval as the address interval DIST (i + 1) corresponding to writing of the main scanning (i + 1) line.
[0046]
However, if the address interval DIST is increased, the calculation described later becomes complicated. Therefore, the address interval DIST may be decreased according to the number of effective pixels PN. When DIST (i + 1) ≧ MAX,
DIST (i + 1) = DIST (i + 1) -MAX
And That is, as shown in FIG. 7A, the address intervals DIST are 1, 2, 4, 8, 16, 13, 7, 14, 9, 1,.
[0047]
FIG. 7B shows a clock signal CLK, an index signal IND, a main scanning start detection signal SET, and an enable signal EN corresponding to one main scanning line. In response to the main scanning start detection signal SET output based on the index signal IND, an enable signal EN that permits writing and reading is output.
[0048]
FIG. 7C shows an address AD generated for each address interval DIST when PN = 10. When the address AD for writing and reading is sequentially AD (0), AD (1), AD (2),..., AD (0) = 0.
AD (n + 1) = AD (n) + DIST
It is calculated by. For example, when DIST = 1, the address AD is 0, 1, 2, 3, 4, 5, 6, 7, 8, 9 in order.
[0049]
When DIST is 2 or more, the maximum value of the address is exceeded in the middle, so when AD (n + 1) ≧ PN,
AD (n + 1) = MAX−AD (n + 1)
From the next,
AD (n + 1) = AD (n) −DIST
And For example, in the case of DIST = 2, the addresses AD are generated in order of 0, 2, 4, 6, 8, and the next is 8 + 2 = 10 ≧ PN, so that AD = 9. Then, 7, 5, 3, 1 are generated.
[0050]
When the address AD is decreased by the address interval DIST, the address AD may be smaller than the minimum value of the address. When AD (n + 1) <0,
AD (n + 1) = 0−AD (n + 1)
From the next, AD (n + 1) = AD (n) + DIST again
And
[0051]
In accordance with the address AD generated by the above method, the write data WD obtained by alternately arranging and synthesizing the front end data and the rear end data is written to the 2-
[0052]
In addition, since the image data of the next main scanning line is written in the order of the memory elements that have been read from the two-
[0053]
The description in the present embodiment is an example of a suitable
[0054]
【The invention's effect】
According to the first aspect of the present invention, image data obtained by alternately arranging two lines of image data output from both ends of the one-dimensional CCD image sensor and combining them in the output order is written in the memory in the output order, and the one-dimensional CCD image sensor Since the image data is read in a sequential order along the pixel array direction, the image data can be rearranged without shifting the timing of writing to and reading from the memory. Accordingly, it is possible to prevent noise due to the difference between the operating state and the non-operating state of the memory, and to prevent image deterioration.
[0055]
According to the second aspect of the present invention, since the image data of the next main scanning line is written in the order of the memory elements that have been read from the memory, the capacity of the memory to be used is suppressed and the image data is efficiently arranged. Can be replaced.
[0056]
According to the third aspect of the present invention, the two systems of image data output from both ends of the one-dimensional CCD image sensor are written in the memory in the order in which they are arranged alternately in the output order, and along the pixel arrangement direction of the one-dimensional CCD image sensor. Therefore, the image data can be rearranged without shifting the timing of writing to and reading from the memory. Accordingly, it is possible to prevent noise due to the difference between the operating state and the non-operating state of the memory, and to prevent image deterioration.
[0057]
According to the fourth aspect of the present invention, since the image data of the next main scanning line is written in the order of the memory elements that have been read from the memory, the capacity of the memory to be used is suppressed and the image data is efficiently arranged. Can be replaced.
[Brief description of the drawings]
FIG. 1 is a schematic configuration diagram of an
FIG. 2 is a schematic diagram of a four-output type one-dimensional
3 is a block diagram of the
4 is a block diagram of the
FIG. 5 is a diagram showing access timing to the 2-
6 is a circuit diagram of an
FIG. 7 is a diagram showing addresses generated by an
FIG. 8 is a diagram showing a method for synthesizing image data obtained by a conventional 4-
FIG. 9 is a diagram illustrating an example of conventional write and read timings.
[Explanation of symbols]
DESCRIPTION OF
19
30 LIFO
Claims (4)
前記一次元CCDイメージセンサから出力された2系統の画像データを出力順に交互に並べて合成して出力する合成部と、
前記合成された画像データの出力順にメモリに書き込み、前記メモリから前記一次元CCDイメージセンサの画素配列方向に沿って連続した順序に画像データを読み出す順序復元部と、
を備えることを特徴とする画像読取装置。A one-dimensional CCD image sensor that sequentially outputs image data from both ends to the intermediate portion;
A synthesizing unit for alternately arranging and synthesizing the two systems of image data output from the one-dimensional CCD image sensor in an output order; and
An order restoring unit that writes the image data in the output order of the combined image data and reads the image data from the memory in a sequential order along the pixel array direction of the one-dimensional CCD image sensor;
An image reading apparatus comprising:
その2系統の画像データを出力順に交互に並べた順にメモリに書き込み、
前記メモリから前記一次元CCDイメージセンサの画素配列方向に沿って連続した順序に画像データを読み出して出力することを特徴とする画像読取装置におけるデータ出力方法。The image data from the end to the middle of the one-dimensional CCD image sensor is sequentially output from both ends,
The two lines of image data are written to the memory in the order in which they are alternately arranged in the output order,
A data output method in an image reading apparatus, wherein image data is read from the memory and output in a sequential order along a pixel arrangement direction of the one-dimensional CCD image sensor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003185009A JP4039329B2 (en) | 2003-06-27 | 2003-06-27 | Image reading apparatus and data output method in image reading apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003185009A JP4039329B2 (en) | 2003-06-27 | 2003-06-27 | Image reading apparatus and data output method in image reading apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005020569A true JP2005020569A (en) | 2005-01-20 |
JP4039329B2 JP4039329B2 (en) | 2008-01-30 |
Family
ID=34184612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003185009A Expired - Fee Related JP4039329B2 (en) | 2003-06-27 | 2003-06-27 | Image reading apparatus and data output method in image reading apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4039329B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012095010A (en) * | 2010-10-25 | 2012-05-17 | Funai Electric Co Ltd | Image reading device |
-
2003
- 2003-06-27 JP JP2003185009A patent/JP4039329B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012095010A (en) * | 2010-10-25 | 2012-05-17 | Funai Electric Co Ltd | Image reading device |
Also Published As
Publication number | Publication date |
---|---|
JP4039329B2 (en) | 2008-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006222750A (en) | Analog front-end circuit and electronic apparatus | |
US8035712B2 (en) | Solid-state imaging apparatus, imaging system, and method of driving solid-state imaging apparatus | |
JP3165731B2 (en) | Image reading device | |
EP0752784A2 (en) | Image forming apparatus | |
JP4039329B2 (en) | Image reading apparatus and data output method in image reading apparatus | |
US4754338A (en) | Signal reading circuit for masked and overlapping linear image sensors | |
JPH05328039A (en) | Image reader | |
US6539129B1 (en) | Image reading apparatus having plural sensors arranged adjacently in a line | |
JP5225068B2 (en) | Image processing apparatus and image processing method | |
JP3618826B2 (en) | Image signal processing apparatus and method | |
JP2002016762A (en) | Image read method and its device | |
JP4132264B2 (en) | Image signal processing circuit | |
JP3529208B2 (en) | Image processing device | |
JP3458203B2 (en) | Image processing device | |
JPH10233900A (en) | Image reader | |
JP2009060463A (en) | Image reader | |
JP4059278B2 (en) | Image reading device | |
JP2887840B2 (en) | Image reading device | |
JPH08242345A (en) | Picture reader | |
JP3944200B2 (en) | Linear image sensor and image reading apparatus | |
JP4371244B2 (en) | Analog front-end circuit and electronic equipment | |
JP2006080853A (en) | Signal processing circuit | |
JP3829771B2 (en) | Image reading device | |
JP2002283625A (en) | Imaging apparatus | |
JP2001245101A (en) | Image processing equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071029 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4039329 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |