JP2005011918A - Wiring board and its producing process - Google Patents

Wiring board and its producing process Download PDF

Info

Publication number
JP2005011918A
JP2005011918A JP2003173020A JP2003173020A JP2005011918A JP 2005011918 A JP2005011918 A JP 2005011918A JP 2003173020 A JP2003173020 A JP 2003173020A JP 2003173020 A JP2003173020 A JP 2003173020A JP 2005011918 A JP2005011918 A JP 2005011918A
Authority
JP
Japan
Prior art keywords
wiring board
metal
layer
conductor pattern
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003173020A
Other languages
Japanese (ja)
Inventor
Eiji Yoshimura
栄二 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Daiwa Kogyo Co Ltd
Original Assignee
Daiwa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daiwa Kogyo Co Ltd filed Critical Daiwa Kogyo Co Ltd
Priority to JP2003173020A priority Critical patent/JP2005011918A/en
Publication of JP2005011918A publication Critical patent/JP2005011918A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board in which solder bridge is prevented without requiring solder resist because a wiring pattern is formed to be entirely recessed from an insulation layer and mounting of solder balls is facilitated by recognizing the boundary of the recess, and also to provide its producing process. <P>SOLUTION: In the wiring board provided with a conductor pattern 3a having a solder joint P, on at least one side of an insulation layer 16, outer surface of the conductor pattern 3a is entirely located lower than the outer surface of the insulation layer 16, and a level difference wall 16a is formed on the boundary to the insulation layer 16. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、ソルダ接続部が少なくとも一方の側に形成された配線基板、及びその製造方法に関する。当該配線基板は、ソルダ接続が行われる半導体チップの搭載用基板や他の電子部品の搭載用基板に好適に使用できる。
【0002】
【従来の技術】
近年、電子機器等の小形化や高機能化に伴い、電子部品の実装密度も高まる傾向があり、これに伴って半導体部品のパッケージ形態も高密度化に対応した構造へと変化している。例えば、エリアアレイ端子型のパッケージ形態のうち、はんだボールをグリッド状(格子状)に配置してリフロー接合を可能にしたボールグリッドアレイ(BGA)は、実装の作業性が良好で高密度化が可能なため、多用されている。
【0003】
また、複数の半導体チップを小さな基板に搭載して、マザーボードへの実装を可能にするマルチチップモジュール(MCM)も、実装の高密度化のために、多く採用されている。このようなMCMもリフロー接合が一般に行われている。
【0004】
一般に、BGA等のパッケージに使用するインターポーザ基板や、MCM用の基板には、マザーボードへ実装される際に、はんだ接合が行われる端子(パッド)が基板下面に設けられている。また、これらの基板についても、多層構造化やファインパターン化が進んでいる。
【0005】
従来の多層配線基板では、その最表面に形成される配線パターンやパッドは、平坦な絶縁層に形成されるため、絶縁層に凸状に形成されていた。また、絶縁層に対して予めパターン形成した配線パターン等を転写する転写法の場合、配線パターン等が絶縁層に埋め込まれるため、表面がフラットな状態となる。
【0006】
このような配線基板のパッド等にハンダボールを接合する方法としては、配線基板の最表面に、パッド部が開口したソルダーレジストを被覆しておき、開口部に対してハンダボールを直接搭載する方法や、浸漬法などで形成している。また、リフロー接続用のはんだペーストは、印刷法などでソルダーレジストの開口に塗布されている。
【0007】
一方、はんだ接続部を凹状に形成して、めっきによりその凹部内にはんだを形成した配線基板が知られている(例えば、特許文献1参照)。この配線基板は、絶縁層に予め凹部を形成しておき、その凹部内まで連続する配線パターンを形成した後、その凹部が開口したソルダーレジストを被覆することで作製されている。
【0008】
【特許文献1】
特開平6−29654号公報(第2頁、図1)
【0009】
【発明が解決しようとする課題】
しかしながら、特許文献1の配線基板は、凹部の外側から凹部内まで連続する配線パターンを形成するため、凹部の外側の配線パターンは凸状となるので、その部分へのハンダ付着を防止するために、ソルダーレジストの被覆が不可欠であった。従って、ソルダーレジストの被覆を行わずに、はんだのブリッジ等を防止するための有効な方法は、現在まで知られていなかった。
【0010】
そこで、本発明の目的は、配線パターンの全体が絶縁層に対して凹状に形成されているため、ソルダーレジストを設けなくても、はんだのブリッジ等を防止でき、しかも凹部境界を認識してハンダボールの搭載等が容易になる配線基板、およびその製造方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的は、下記の如き本発明により達成できる。
即ち、本発明の配線基板は、ソルダ接続部を有する導体パターンが、少なくとも一方の表面の絶縁層に設けられている配線基板において、前記導体パターンの外表面の全体が、前記絶縁層の外表面より低い位置に配置されて、前記絶縁層との境界に段差壁が形成されていることを特徴とする。
【0012】
本発明の配線基板によると、ソルダ接続部だけでなく導体パターンの外表面の全体が、絶縁層の外表面より低い位置に配置されているため、ソルダーレジストを設けなくても、境界の段差壁により、はんだのブリッジ等の防止効果が高く、ソルダーレジストを設ける場合でも、部分的に設けるだけで、十分な短絡防止効果が得られる。また、絶縁層との境界に段差壁が形成されているため、ソルダーレジストを設けなくても、凹部境界を認識してハンダボールの搭載等が容易になる。
【0013】
上記において、前記導体パターンの内面に、これとは別の金属からなる保護金属層が形成され、更に保護金属層の内面にはこれとは別の金属からなる層間接続体が形成された層間接続構造、及びその層間接続体に導電接続された別の導体パターンを更に備えるものが好ましい。このような層間接続構造を介した多層構造にすることで、半導体チップの搭載用基板や他の電子部品の搭載用基板としての高密度化に対応し易くなる。また、この層間接続構造によると、柱状金属体を介して上下の導体パターンとメッキ接合で導電接続できるため、接続の信頼性や耐久性が特に良好となる。
【0014】
本発明の別の配線基板は、ソルダ接続部が少なくとも一方の表面の絶縁層に設けられている配線基板において、前記ソルダ接続部の外表面の全体が、前記絶縁層の外表面より低い位置に配置されて、前記絶縁層との境界に環状(閉じている)の段差壁が形成されていることを特徴とする。本発明の別の配線基板によると、ソルダ接続部が絶縁層の外表面より低い位置に配置されているため、ソルダーレジストを設けなくても、境界の環状の段差壁により、はんだのブリッジ等の防止効果が高い。また、絶縁層との境界に環状の段差壁が形成されているため、ソルダーレジストを設けなくても、凹部境界を認識してハンダボールの搭載等が容易になる。
【0015】
上記において、前記ソルダ接続部が、前記絶縁層を貫通して導体パターンと導電接続された柱状金属体であることが好ましい。ソルダ接続部が導体パターンと共に形成されていない場合、内側層の導体パターンと導電接続する必要があるため、これを柱状金属体で形成することで、柱状金属体を介して上下の導体パターンとメッキ接合で導電接続できるため、接続の信頼性や耐久性が特に良好となる。
【0016】
また、前記ソルダ接続部に貴金属のメッキが前記段差壁の高さより低く形成されていることが好ましい。これによって、段差壁の効果をある程度維持しながら、ソルダ接続部の耐酸化性が高くなり、はんだ等の濡れ性や密着性を向上させることができる。
【0017】
一方、本発明の配線基板の製造方法は、ソルダ接続部を有する導体パターンの外表面に、これとは別の金属からなる被覆層が形成されて、その被覆層の外表面が周囲の絶縁層の外表面と略同じ高さに形成された配線基板前駆体を形成する工程と、その配線基板前駆体から前記被覆層を除去して前記導体パターンを露出させる工程とを含むことを特徴とする。絶縁層の外表面と略同じ高さに金属パターンを形成するのは、転写法等で容易に行えるため、導体パターンに被覆層が形成された配線基板前駆体を用いて、被覆層を除去することによって、簡易な工程で前記の如き作用効果を奏する配線基板を製造することができる。
【0018】
また、本発明の別の配線基板の製造方法は、ソルダ接続部の外表面に、これとは別の金属からなる被覆層が形成されて、その被覆層の外表面が周囲の絶縁層の外表面と略同じ高さに形成された配線基板前駆体を形成する工程と、その配線基板前駆体から前記被覆層を除去して前記ソルダ接続部を露出させる工程とを含むことを特徴とする。絶縁層の外表面と略同じ高さに金属パターンを形成するのは、転写法等で容易に行えるため、ソルダ接続部に被覆層が形成された配線基板前駆体を用いて、被覆層を除去することによって、簡易な工程で前記の如き作用効果を奏する配線基板を製造することができる。
【0019】
また、前記被覆層が前記ソルダ接続部とは異なる金属からなり、エッチングにより被覆層の除去を行うことが好ましい。被覆層が前記ソルダ接続部とは異なる金属であると、被覆層のみを選択的にエッチングして容易に除去することができる。
【0020】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら説明する。図1〜図4は、本発明の配線基板の製造方法の一例を示す工程図である。
【0021】
本発明の配線基板の製造方法は、図4(14)に示すような配線基板前駆体BPであって、ソルダ接続部Pを有する導体パターン3aの外表面に、これとは別の金属からなる被覆層2が形成されて、その被覆層2の外表面が周囲の絶縁層16の外表面と略同じ高さに形成された配線基板前駆体BPを形成する工程を有する。
【0022】
本実施形態では、得られる配線基板が、図4(15)に示すように、導体パターン3aの内面に、これとは別の金属からなる保護金属層11が形成され、更に保護金属層11の内面にはこれとは別の金属からなる層間接続体14aが形成された層間接続構造、及びその層間接続体14aに導電接続された別の導体パターン18aを更に備える例を示す。
【0023】
まず、図1(1)〜(2)に示すように、ベース基板となる第1金属層1と、これと別の金属からなる被覆層2とを有する積層体の当該被覆層2側に、これと別の金属からなる導体パターン3aを形成するものである。本発明では、導体パターン3aがソルダ接続部Pを有している。
【0024】
その際、パターン形成の方法はいずれでもよく、例えば、エッチングレジストを使用してパターン形成するパネルメッキ法や、パターンメッキ用レジストを使用してメッキで形成するパターンメッキ法等が挙げられる。本実施形態では、パネルメッキ法によりパターン形成する例を示す。
【0025】
その場合、図1(1)に示すような、第1金属層1と被覆層2と、導体パターン3aを形成するための金属層3とが積層された積層板SPを用意する。積層板SPは、何れの方法で製造したものでもよく、例えばメッキ、スパッタリング、蒸着などを利用して製造したものや、クラッド材などが何れも使用可能である。積層板SPの各層の厚みについては、例えば、第1金属層1の厚みは、30〜1000μm、被覆層2の厚みは、2〜100μm、金属層3の厚みは1〜100μmである。
【0026】
後述するように、被覆層2の厚みは、導体パターン3aと絶縁層16との境界に形成される段差壁の高さに相当する。このため被覆層2の厚みが大きいほど、はんだブリッジの防止効果は大きくなるが、被覆層2の厚みが大き過ぎると、材料コストの面で不利になり、除去するのに時間がかかるようになる。従って、好ましい被覆層2の厚みは、導体パターン3aの幅に対して例えば1〜10%である。
【0027】
導体パターン3aを構成する金属としては、通常、銅、銅合金、ニッケル、錫等が使用できる。被覆層2を構成する金属としては、第1金属層1及び導体パターン3aとは別の金属が使用され、これらの金属のエッチング時に耐性を示す別の金属が使用できる。具体的には、これらの金属が銅である場合、被覆層2を構成する別の金属としては、金、銀、亜鉛、パラジウム、ルテニウム、ニッケル、ロジウム、鉛−錫系はんだ合金、又はニッケル−金合金等が使用される。但し、本発明は、これらの金属の組合せに限らず、上記金属のエッチング時に耐性を示す別の金属との組合せが何れも使用可能である。これに関しては、保護金属層11を構成する金属と、第2金属層14及び導体パターン3aを構成する金属に関しても同様である。
【0028】
また、第1金属層1を構成する金属としては、被覆層2とは別の金属が使用され、例えば銅、銅合金、ニッケル、錫等が使用できる。本発明では、導体パターン3aを構成する金属と第1金属層1を構成する金属とが同じであることが好ましく、特に銅を使用することが好ましい。また、被覆層2はニッケルが好ましい。
【0029】
次に、図1(2)に示すように、エッチングレジスト4を用いてパターン形成を行う。エッチングレジスト4は、感光性樹脂やドライフィルムレジスト(フォトレジスト)などが使用できる。なお、第1金属層1が金属層3と同時にエッチングされる場合、これを防止するためのマスク材5を設けるのが好ましい。
【0030】
エッチングの方法としては、被覆層2及び金属層3を構成する各金属の種類に応じた、各種エッチング液を用いたエッチング方法が挙げられる。例えば、金属層3が銅であり、被覆層2が前述の金属(金属系レジストを含む)の場合、市販のアルカリエッチング液、過硫酸アンモニウム、過酸化水素/硫酸等が使用できる。エッチング後には、エッチングレジスト4が除去される。
【0031】
次に、図1(3)に示すように、少なくとも接続部Pを有する導体パターン3aを被覆する保護金属層11を形成する。本実施形態では、導体パターン3aの非パターン部を含めた略全面を保護金属層11で被覆する例を示す。
【0032】
保護金属層11を構成する金属としては、層間接続体14aをエッチングで形成する際に、耐性を示す別の金属が使用できる。具体的には、層間接続体14aを構成する金属が銅である場合、金、銀、亜鉛、パラジウム、ルテニウム、ニッケル、ロジウム、鉛−錫系はんだ合金、又はニッケル−金合金等が使用できる。本発明では、保護金属層11を構成する金属が、被覆層2を構成する金属と同じであることが好ましい。
【0033】
保護金属層11の形成は、電解メッキ、無電解メッキ、スパッタリング、蒸着などを利用して行うことができるが、電解メッキを用いるのが好ましい。保護金属層11の厚みは、例えば1〜20μmであり、1〜10μmが好ましい。
【0034】
電解メッキは、周知の方法で行うことができるが、一般的には、対象となる積層板をメッキ浴内に浸漬しながら、積層板を陰極とし、メッキする金属の金属イオン補給源を陽極として、電気分解反応により陰極側に金属を析出させることにより行われる。
【0035】
無電解メッキのメッキ液は、各種金属に対応して周知であり、各種のものが市販されている。一般的には、液組成として、金属イオン源、アルカリ源、還元剤、キレート剤、安定剤などを含有する。なお、無電解メッキに先立って、パラジウム等のメッキ触媒を沈着させてもよい。
【0036】
次に、図1(4)に示すように、その保護金属層11とは別の金属からなる第2金属層14を更に形成する。第2金属層14の形成は、電解メッキ、無電解メッキなどが利用できるが、電解メッキにより行うのが好ましい。第2金属層14の厚みは、層間接続体14aの高さに相当し、例えば30〜1000μmとすることができる。
【0037】
第2金属層14を構成する金属としては、例えば銅、銅合金、ニッケル、錫等が使用できる。本発明では、導体パターン3aを構成する金属と第2金属層14を構成する金属とが同じであることが好ましい。
【0038】
次に、図2(5)に示すように、その第2金属層14の層間接続体14aを形成する表面部分にマスク層15を形成する。マスク層15の形成は、感光性樹脂の塗布後またはドライフィルムレジストのラミネート後に、露光・現像する方法、あるいはスクリーン印刷などにより行うことができる。
【0039】
マスク層15の個々の大きさ(面積又は外径等)は、層間接続体14aの大きさに対応して決定され、配線層間の導電接続(ビア)のための層間接続体14aの外径としては、例えば50〜1000μm、また、放熱構造のための層間接続体14aの外径としては、1000μm以上の外径を有するものも可能である。マスク層15の形状は何れでもよく、円形、楕円形、四角形、多角形、パターン形状等が挙げられ、当該形状に応じた層間接続体14aを形成することができる。
【0040】
次に、図2(6)に示すように、マスク層15を形成した第2金属層14を選択的にエッチングして層間接続体14aを形成するものである。その際、エッチングによる浸食量が多過ぎると、形成される層間接続体14aが小径化(アンダーカットの増大)して、後の工程に支障をきたす場合が生じ、逆に、浸食量が少な過ぎると、非パターン部に第2金属層14が残存して、短絡の原因となる場合が生じる。従って、上記のエッチングによる浸食の程度は、図2(6)に示す程度か、或いはこれより多少増減する範囲内が好ましい。
【0041】
エッチングの方法としては、第2金属層14及び保護金属層11を構成する各金属の種類に応じた、各種エッチング液を用いたエッチング方法が挙げられる。例えば、第2金属層14が銅であり、保護金属層11が前述の金属(金属系レジストを含む)の場合、市販のアルカリエッチング液、過硫酸アンモニウム、過酸化水素/硫酸等が使用できる。
【0042】
次に、図2(7)に示すように、被覆層2及び保護金属層11の少なくとも非パターン部を、同時に又は別々に、選択的にエッチングして除去する。本実施形態では、被覆層2と保護金属層11とを同じ金属で形成しておき、これらを同時に選択的にエッチングして除去する例を示す。両者が異なる金属の場合には、順次エッチングして除去することができる。
【0043】
エッチングの方法としては、図2(6)に示すエッチング工程とは異なるエッチング液を用いたエッチング方法が挙げられるが、塩化物エッチング液を用いると金属系レジスト及び銅の両者が浸食されるため、その他のエッチング液を用いるのが好ましい。具体的には、層間接続体14aと導体パターン3aが銅であり、保護金属層11が前記の金属である場合、はんだ剥離用として市販されている、硝酸系、硫酸系、シアン系などの酸系のエッチング液等を用いるのが好ましい。
【0044】
エッチングで露出したパターン部に対しては、黒化処理などの表面処理を行って、絶縁層との密着性を高めておくのが好ましい。これは、他の導体パターンについても同様である。
【0045】
次に、図2(8)に示すように、マスク層15の除去を行うが、これは薬剤除去、剥離除去など、マスク層15の種類に応じて適宜選択すればよい。例えば、スクリーン印刷により形成された感光性のインクである場合、アルカリ等の薬品にて除去される。このとき同時に、マスク材5を除去してもよい。
【0046】
次に、図3(9)に示すように、層間接続体14aの形成面に絶縁層16を形成するものである。その際、層間接続体14aは絶縁層16から露出させることが好ましい。本実施形態では、絶縁層形成材を積層後に層間接続体14aを露出させる例を示す。
【0047】
まず、絶縁材の塗布を行うが、絶縁材としては、例えば絶縁性が良好で安価な液状ポリイミド樹脂、エポキシ樹脂等の反応硬化性樹脂を用いることができる。これを各種方法で、層間接続体14aの高さよりやや厚くなるように塗布した後、加熱又は光照射等により硬化させればよい。塗布方法としては、カーテンコーターなどの各種コーターを使用できる。また、反応硬化性樹脂等を含有する接着性シート、プリプレグ等を用いて、ホットプレスや真空ラミネート等する方法でもよい。
【0048】
次に、硬化した絶縁材を研削・研磨等することにより、層間接続体14aの高さと略同じ厚さを有する絶縁層16を形成する。研削の方法としては、ダイヤモンド製等の硬質刃を回転板の半径方向に複数配置した硬質回転刃を有する研削装置を使用する方法が挙げられ、当該硬質回転刃を回転させながら、固定支持された配線基板の上面に沿って移動させることによって、上面を平坦化することができる。また、研磨の方法としては、ベルトサンダ、バフ研磨等により軽く研磨する方法が挙げられる。
【0049】
次に、図3(10)〜(11)に示すように、層間接続体14aを形成した面にマスク材6を設けた後、ベース基板である第1金属層1をエッチング等で除去する。このとき、導体パターン3aの表面には被覆層2が設けられているため、導体パターン3aと第1金属層1とが同じ金属であっても、第1金属層1だけが除去される。第1金属層1のエッチングは、第2金属層14のエッチングと同様に行うことができる。
【0050】
次に、図3(12)〜図4(14)に示すように、層間接続体14aに導電接続された別の導体パターン18aを形成する。本実施形態では、この導体パターン18aを、導体パターン3aと同様にパネルメッキ法で形成しているが、パターンメッキ法で形成してもよい。
【0051】
以上のようにして、ソルダ接続部Pを有する導体パターン3aの外表面に、これとは別の金属からなる被覆層2が形成されて、その被覆層2の外表面が周囲の絶縁層16の外表面と略同じ高さに形成された配線基板前駆体BPを形成することができる。
【0052】
本発明は、図4(15)に示すように、配線基板前駆体BPから被覆層2を除去して導体パターン3aを露出させる工程を含む。これによって、ソルダ接続部Pを有する導体パターン3aが、少なくとも一方の表面の絶縁層16に設けられ、導体パターン3aの外表面の全体が、絶縁層16の外表面より低い位置に配置されて、絶縁層16との境界に段差壁16aが形成された配線基板を製造することができる。
【0053】
被覆層2の除去方法としては、エッチング、機械的な力による剥離など何れでもよいが、エッチングに除去するのが好ましい。エッチングの方法としては、導体パターン3a,18aが銅であり、被覆層2が前記の金属である場合、はんだ剥離用として市販されている、硝酸系、硫酸系、シアン系などの酸系のエッチング液等を用いるのが好ましい。このように、被覆層2がソルダ接続部Pとは異なる金属からなる場合、エッチングにより被覆層2の除去を行うことができる。
【0054】
本発明では、更に導体パターン18aの内面(図では上面)に、これとは別の金属からなる保護金属層21が形成され、更に保護金属層21の内面にはこれとは別の金属からなる層間接続体22が形成された層間接続構造、及びその層間接続体22に導電接続された別の導体パターン23を形成するなどして、配線基板を多層化することができる。
【0055】
例えば、図5に示すように、導体パターンが3層の多層配線基板とすることができる。なお、図5は本発明の配線基板の一例の使用状態を示す図であり、(a)はその断面図、(b)はその底面図である。
【0056】
図5に示すように、本発明の配線基板のソルダ接続部Pには、はんだボールを接合して、配線基板をマザーボード等のソルダ接続する際に、リフローにより接続することができる。はんだボール30をソルダ接続部Pに接合する際には、絶縁層16との境界に段差壁16aが有るため、ソルダーレジストを設けなくても、はんだのブリッジ等を防止でき、しかも段差壁16a(凹部境界)を認識しながらワイヤボンディング法などでハンダボール30を搭載するのが容易になる。
【0057】
本発明では、図5(b)に示すように、ソルダ接続部Pを有する導体パターン3aが、表面の絶縁層16の凹部底面から露出した状態となる。このため、浸漬法などによって、はんだボールを形成しようとすると、ソルダ接続部P以外の導体パターン3aにもはんだボールが付着する場合がある。その場合でも段差壁16aがあるため、はんだのブリッジ等は防止できる。
【0058】
近年、BGA等のパッド(ソルダ接続部)は、ファイン化、高密度化する傾向にあり、各パッドに対応した開口してソルダレジストを、基板の各パッド位置に合わせて被覆する工程が、位置合わせ精度との関係で非常に困難になっている。しかし、本発明の配線基板では、ソルダ接続部Pの周囲の大部分が段差壁16aで囲まれているため、例えばスリット状に複数の開口を有するソルダレジストを設けるだけでも、ソルダ接続部Pに精度良く、はんだボールを付着させることができる。
【0059】
一方、本発明の別の配線基板は、図6に示すように、ソルダ接続部Pが少なくとも一方の表面の絶縁層16に設けられ、ソルダ接続部Pの外表面の全体が、絶縁層16の外表面より低い位置に配置されて、絶縁層16との境界に環状(閉じている)の段差壁16aが形成されたものである。なお、図6は本発明の配線基板の他の例の使用状態を示す図であり、(a)はその断面図、(b)はその底面図である。このような配線基板は、ソルダ接続部Pの外表面に、これとは別の金属からなる被覆層が形成されて、その被覆層の外表面が周囲の絶縁層16の外表面と略同じ高さに形成された配線基板前駆体を形成する工程と、その配線基板前駆体から前記被覆層を除去してソルダ接続部Pを露出させる工程とを含む、本発明の配線基板の製造方法により製造することができる。
【0060】
この発明において、ソルダ接続部Pは、絶縁層16を貫通して導体パターン18aと導電接続された層間接続体14aであることが好ましく、この層間接続体14aが柱状金属体であるものが特に好ましい。本実施形態では、図6に示すように、ソルダ接続部Pに貴金属のメッキ35がなされている例を示す。
【0061】
配線基板前駆体を形成するには、例えば図2(5)に示す積層板から保護金属層11と導体パターン3aとを除いた積層板を使用し、残りの工程を図2(5)〜図4(14)に示す工程と同様にして実施すればい。これによって、図4(14)において保護金属層11と導体パターン3aとが存在しない配線基板前駆体を得ることができる。図6に示すものは、更に、導体パターン18aの内面(図では上面)に、これとは別の金属からなる保護金属層21が形成され、更に保護金属層21の内面にはこれとは別の金属からなる層間接続体22が形成された層間接続構造、及びその層間接続体22に導電接続された別の導体パターン23を形成するなどして、配線基板を多層化したものである。
【0062】
図6に示すように、この発明の配線基板のソルダ接続部Pには、リフロー用のはんだを接合して、配線基板をマザーボード等にソルダ接続することができる。はんだ31をソルダ接続部Pに接合する際には、絶縁層16との境界に段差壁16aが有るため、ソルダーレジストを設けなくても、はんだのブリッジ等を防止できる。
【0063】
本発明では、図6(b)に示すように、ソルダ接続部Pのみが表面の絶縁層16の凹部底面から露出し、導体パターンは露出しない状態となる。このため、浸漬法、印刷法などによって、ソルダレジストなしに、ソルダ接続部Pのみにはんだ31を付着させることができる。但し、ソルダレジストを設けてもよく、その場合、ソルダレジストの個々の開口の大きさや形状は、ソルダ接続部Pと異なっていてもよい。
【0064】
〔別の実施形態〕
以下、本発明の別の実施形態について説明する。
【0065】
(1)図6に示す実施形態では、絶縁層16を貫通して導体パターン18aと導電接続された層間接続体14aにより、ソルダ接続部Pが形成されている例を示したが、図7に示すように、導体パターン3aをソルダ接続部Pだけで構成して、導体パターン3aの内面に、これとは別の金属からなる保護金属層11が形成され、更に保護金属層11の内面にはこれとは別の金属からなる層間接続体14aが形成された層間接続構造を設けて、別の導体パターン18aと導電接続した構造にしてもよい。
【0066】
この場合、導体パターン3aの形状が異なるのみで形成することができる。また、前記と同様に、ソルダ接続部Pに貴金属のメッキが前記段差壁の高さより低く形成されていてもよい。
【0067】
(2)前記の実施形態では、絶縁層を形成した後にパネルメッキ法やパターンメッキ法によって導体パターンを形成する例を示したが、次のように、樹脂付き銅箔を使用して絶縁層と導体パターン層とを形成することも可能である。
【0068】
まず、層間接続体が形成された積層体(例えば図2(8))に、樹脂付き銅箔をプレス面により加熱プレスして、層間接続体に対応する位置に凸部を有し表面に金属層が形成された積層体を得る。このとき、プレス面と層間接続体が形成された被積層体との間に、少なくとも、凹状変形を許容するシート材を配置しておくのが好ましい。また、層間接続体に対応する位置に凹部を有するプレス面を使用してもよい。
【0069】
次いで、得られた積層体の凸部を除去して、層間接続体を露出させる。その際、積層体の金属層の上面より層間接続体の上面が高くなる分を、同時に除去して平坦化してもよい。
【0070】
凸部の除去方法としては、研削や研磨による方法が好ましく、ダイヤモンド製等の硬質刃を回転板の半径方向に複数配置した硬質回転刃を有する研削装置を使用する方法や、サンダ、ベルトサンダ、グラインダ、平面研削盤、硬質砥粒成形品などを用いる方法などが挙げられる。研削装置を使用すると、当該硬質回転刃を回転させながら、固定支持された配線基板の上面に沿って移動させることによって、上面を平坦化することができる。また、研磨の方法としては、ベルトサンダ、バフ研磨等により軽く研磨する方法が挙げられる。本発明のように積層体に凸部が形成されていると、その部分のみを研削するのが容易になり、全体の平坦化がより確実に行える。
【0071】
次いで、露出した層間接続体と、絶縁層を隔てて近接する金属層とを導電接続するが、例えば層間接続体の上面を含む金属層の略全面に対し、メッキにより導電体層を形成すればよい。その後、金属層及び導電体層をエッチングして、導体パターンを形成することができる。
【0072】
(3)前記の実施形態では、導体パターン同士を接続するための層間接続体が、エッチングで形成された柱状金属体である例を示したが、本発明における層間接続体は、導電性ペースト、メッキビアホール、レーザーフィルドビアなど何れでもよい。例えばレーザーフィルドビアの場合は、以下のようにして製造可能である。
【0073】
まず、前述と同様にして、図8(1)〜(2)に示すように、ベース基板となる第1金属層1と、これと別の金属からなる被覆層2とを有する積層体の当該被覆層2側に、これと別の金属からなる導体パターン3aを形成する。
【0074】
次に、図8(3)に示すように、導体パターン3aをエッチングレジストとして、被覆層2を選択的にエッチングする。エッチングの方法としては、塩化物エッチング液を用いると金属系レジスト及び銅の両者が浸食されるため、その他のエッチング液を用いるのが好ましい。具体的には、第1金属層1と導体パターン3aが銅であり、被覆層2が金、銀、亜鉛、パラジウム、ルテニウム、ニッケル、ロジウム、鉛−錫系はんだ合金、又はニッケル−金合金等である場合、はんだ剥離用として市販されている、硝酸系、硫酸系、シアン系などの酸系のエッチング液等を用いるのが好ましい。
【0075】
次に、図9(4)に示すように、導体パターン3aの形成面に絶縁層16を形成する。絶縁材としては、例えば絶縁性が良好で安価な液状ポリイミド樹脂、エポキシ樹脂等の反応硬化性樹脂を用いることができる。
【0076】
次に、図9(5)に示すように、フィルドビアFBを形成する位置に、レーザー等で開孔16cを設ける。開孔16cは、絶縁層16を感光性樹脂で形成しておき、露光・現像で形成することも可能である。更に、図9(6)〜図10(7)に示すように、常法により、フィルドビアFBとレーザービアLBとを形成する。
【0077】
次に、図10(8)に示すように、第1金属層1をエッチング等で除去して、ソルダ接続部Pを有する導体パターン3aの外表面に、これとは別の金属からなる被覆層2が形成されて、その被覆層2の外表面が周囲の絶縁層16の外表面と略同じ高さに形成された配線基板前駆体BPを形成する。
【0078】
次いで、図10(9)に示すように、配線基板前駆体BPから被覆層2を除去して導体パターン3aを露出させる。これによって、導体パターン3aの外表面の全体が、絶縁層16の外表面より低い位置に配置されて、絶縁層16との境界に段差壁16aが形成された配線基板を製造することができる。
【0079】
(4)前記の実施形態では、ベース基板となる第1金属層をエッチングにより除去する例を示したが、第1金属層の代わりに、絶縁層16から剥離可能な材料を使用してもよい。例えば、ステンレス鋼製などの鏡面板に被覆層が形成されたものや、樹脂板に被覆層が形成されたものでもよい。
【0080】
(5)前記の実施形態では、被覆層が金属である例を示したが、被覆層としては、金属に限らず、絶縁層と異なる材料の樹脂、低分子有機材料、無機材料など何れの材料を使用することも可能である。例えば、絶縁層と異なる材料の樹脂等を使用する場合、これを選択的に溶解又は分解して被覆層を除去することができる。
【0081】
(6)前記の実施形態では、マスク層の除去を金属層を選択的にエッチングした直後に行う例を示したが、マスク層の除去工程の順序はこれに限定されず、例えば、保護金属層のエッチング工程の直後、あるいは、絶縁材を研削・研磨等する際に、マスク層の除去を行ってもよい。
【0082】
(7)前記の実施形態では、放熱のための大面積の層間接続体を有しない多層配線基板の例を示したが、大面積の層間接続体を形成したものでもよい。例えば、上下の最外層に設けられた導体パターン層同士を貫通して接続する層間接続構造を有し、これを介して半導体チップから基板裏面へ効果的に放熱できるようにしてもよい。
【0083】
(8)前記の実施形態では、図3(11)〜図4(14)に示すように、ベース基板である第1金属層1を除去した後に、層間接続体14aに導電接続された別の導体パターン18aを形成する例を示したが、本発明では、第1金属層1を除去する前に、層間接続体14aに導電接続された別の導体パターン18aを形成したり、更に上層の層間接続体や導体パターンを形成した後に、第1金属層1を除去してもよい。
【図面の簡単な説明】
【図1】本発明の配線基板の製造方法の一例を示す工程図
【図2】本発明の配線基板の製造方法の一例を示す工程図
【図3】本発明の配線基板の製造方法の一例を示す工程図
【図4】本発明の配線基板の製造方法の一例を示す工程図
【図5】本発明の配線基板の他の例の使用状態を示す図であり、(a)はその断面図、(b)はその底面図
【図6】本発明の配線基板の他の例の使用状態を示す図であり、(a)はその断面図、(b)はその底面図
【図7】本発明の配線基板の他の例の使用状態を示す断面図
【図8】本発明の配線基板の製造方法の他の例を示す工程図
【図9】本発明の配線基板の製造方法の他の例を示す工程図
【図10】本発明の配線基板の製造方法の他の例を示す工程図
【符号の説明】
1 第1金属層
2 被覆層
3a 導体パターン
11 保護金属層
14 第2金属層
14a 層間接続体
15 マスク層
16 絶縁層
16a 段差壁
18a 導体パターン層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wiring board in which a solder connection portion is formed on at least one side, and a manufacturing method thereof. The wiring board can be suitably used as a mounting board for a semiconductor chip to which solder connection is performed or a mounting board for other electronic components.
[0002]
[Prior art]
In recent years, with the miniaturization and high functionality of electronic devices and the like, the mounting density of electronic components tends to increase, and along with this, the package form of semiconductor components has also changed to a structure corresponding to high density. For example, among the area array terminal type package forms, a ball grid array (BGA) in which solder balls are arranged in a grid shape (lattice shape) to enable reflow bonding has good mounting workability and high density. Because it is possible, it is frequently used.
[0003]
In addition, a multi-chip module (MCM) that mounts a plurality of semiconductor chips on a small substrate and enables mounting on a mother board is also widely used to increase the mounting density. Such MCM is also generally reflow bonded.
[0004]
Generally, an interposer substrate used for a package such as a BGA or a substrate for MCM is provided with terminals (pads) on the lower surface of the substrate to be soldered when mounted on a motherboard. In addition, these substrates are also being made into multilayer structures and fine patterns.
[0005]
In conventional multilayer wiring boards, wiring patterns and pads formed on the outermost surface thereof are formed on a flat insulating layer, and thus are formed in a convex shape on the insulating layer. Further, in the case of a transfer method in which a wiring pattern or the like that has been patterned in advance is transferred to the insulating layer, the wiring pattern or the like is embedded in the insulating layer, so that the surface is flat.
[0006]
As a method of bonding a solder ball to a pad or the like of such a wiring board, a method of mounting a solder ball directly on the opening by covering the outermost surface of the wiring board with a solder resist having an opening in the pad Or by dipping method. The solder paste for reflow connection is applied to the opening of the solder resist by a printing method or the like.
[0007]
On the other hand, a wiring board is known in which a solder connection portion is formed in a concave shape, and solder is formed in the concave portion by plating (see, for example, Patent Document 1). This wiring board is manufactured by forming a recess in the insulating layer in advance, forming a continuous wiring pattern up to the inside of the recess, and then covering the solder resist with the opening of the recess.
[0008]
[Patent Document 1]
JP-A-6-29654 (2nd page, FIG. 1)
[0009]
[Problems to be solved by the invention]
However, since the wiring substrate of Patent Document 1 forms a continuous wiring pattern from the outside of the recess to the inside of the recess, the wiring pattern on the outside of the recess is convex, so that solder adhesion to the portion is prevented. Solder resist coating was essential. Therefore, an effective method for preventing solder bridging or the like without coating with a solder resist has not been known so far.
[0010]
Accordingly, an object of the present invention is to prevent the solder bridging or the like without providing a solder resist and to recognize the boundary of the recess and to solder since the entire wiring pattern is formed in a concave shape with respect to the insulating layer. An object of the present invention is to provide a wiring board that facilitates mounting of balls and the like, and a method of manufacturing the same.
[0011]
[Means for Solving the Problems]
The above object can be achieved by the present invention as described below.
That is, the wiring board of the present invention is a wiring board in which a conductor pattern having a solder connection portion is provided on an insulating layer on at least one surface, and the entire outer surface of the conductor pattern is the outer surface of the insulating layer. A step wall is formed at a boundary with the insulating layer at a lower position.
[0012]
According to the wiring board of the present invention, not only the solder connection portion but also the entire outer surface of the conductor pattern is disposed at a position lower than the outer surface of the insulating layer, so that the stepped wall at the boundary can be provided without providing a solder resist. As a result, the effect of preventing solder bridges and the like is high, and even when a solder resist is provided, a sufficient effect of preventing short-circuiting can be obtained by only partially providing a solder resist. Further, since the step wall is formed at the boundary with the insulating layer, it is easy to mount the solder ball by recognizing the boundary of the recess without providing a solder resist.
[0013]
In the above, an interlayer connection in which a protective metal layer made of a different metal is formed on the inner surface of the conductor pattern, and an interlayer connector made of a different metal is formed on the inner surface of the protective metal layer It is preferable to further include a structure and another conductor pattern conductively connected to the interlayer connector. By adopting a multilayer structure through such an interlayer connection structure, it becomes easy to cope with higher density as a semiconductor chip mounting substrate or other electronic component mounting substrate. Moreover, according to this interlayer connection structure, since the upper and lower conductor patterns can be conductively connected by plating bonding via the columnar metal body, the connection reliability and durability are particularly good.
[0014]
Another wiring board of the present invention is a wiring board in which the solder connection portion is provided on at least one surface of the insulating layer, and the entire outer surface of the solder connection portion is lower than the outer surface of the insulating layer. It is arranged, and an annular (closed) step wall is formed at the boundary with the insulating layer. According to another wiring board of the present invention, since the solder connection portion is disposed at a position lower than the outer surface of the insulating layer, a solder bridge or the like can be formed by an annular step wall at the boundary without providing a solder resist. High prevention effect. Further, since the annular step wall is formed at the boundary with the insulating layer, it is easy to mount the solder ball by recognizing the boundary of the recess without providing a solder resist.
[0015]
In the above, it is preferable that the solder connection part is a columnar metal body that is conductively connected to the conductor pattern through the insulating layer. When the solder connection part is not formed together with the conductor pattern, it is necessary to conduct conductive connection with the conductor pattern of the inner layer. Therefore, by forming this with a columnar metal body, the upper and lower conductor patterns are plated with the columnar metal body. Since the conductive connection can be achieved by bonding, the connection reliability and durability are particularly good.
[0016]
Further, it is preferable that the solder connection portion is formed with a noble metal plating lower than the height of the stepped wall. Thereby, while maintaining the effect of the stepped wall to some extent, the oxidation resistance of the solder connection portion is increased, and the wettability and adhesion of solder and the like can be improved.
[0017]
On the other hand, in the method for manufacturing a wiring board according to the present invention, a coating layer made of a metal different from this is formed on the outer surface of the conductor pattern having the solder connection portion, and the outer surface of the coating layer is the surrounding insulating layer. Forming a wiring board precursor formed at substantially the same height as the outer surface of the wiring board, and removing the coating layer from the wiring board precursor to expose the conductor pattern. . Forming the metal pattern at almost the same height as the outer surface of the insulating layer can be easily performed by a transfer method or the like, so the coating layer is removed using a wiring board precursor in which the coating layer is formed on the conductor pattern. As a result, a wiring board having the above-described effects can be manufactured by a simple process.
[0018]
Further, according to another wiring board manufacturing method of the present invention, a coating layer made of a different metal is formed on the outer surface of the solder connection portion, and the outer surface of the coating layer is outside the surrounding insulating layer. The method includes a step of forming a wiring substrate precursor formed at substantially the same height as the surface, and a step of removing the coating layer from the wiring substrate precursor to expose the solder connection portion. Forming the metal pattern at almost the same height as the outer surface of the insulating layer can be easily done by transfer method etc., so the coating layer is removed using the wiring board precursor with the coating layer formed on the solder connection part By doing so, it is possible to manufacture a wiring board that exhibits the above-described effects in a simple process.
[0019]
Further, it is preferable that the coating layer is made of a metal different from the solder connection portion, and the coating layer is removed by etching. When the coating layer is made of a metal different from the solder connection portion, only the coating layer can be selectively removed by selective etching.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings. 1 to 4 are process diagrams showing an example of a method of manufacturing a wiring board according to the present invention.
[0021]
The method for manufacturing a wiring board according to the present invention is a wiring board precursor BP as shown in FIG. 4 (14), and is made of a metal different from the outer surface of the conductor pattern 3a having the solder connection portion P. A step of forming the wiring substrate precursor BP in which the coating layer 2 is formed and the outer surface of the coating layer 2 is formed at substantially the same height as the outer surface of the surrounding insulating layer 16 is included.
[0022]
In the present embodiment, as shown in FIG. 4 (15), in the present embodiment, a protective metal layer 11 made of a metal different from this is formed on the inner surface of the conductor pattern 3 a, and the protective metal layer 11 is further formed. The example further includes an interlayer connection structure in which an interlayer connection body 14a made of another metal is formed on the inner surface, and another conductor pattern 18a electrically connected to the interlayer connection body 14a.
[0023]
First, as shown in FIGS. 1 (1) to (2), on the coating layer 2 side of a laminate having a first metal layer 1 serving as a base substrate and a coating layer 2 composed of another metal, A conductor pattern 3a made of another metal is formed. In the present invention, the conductor pattern 3a has a solder connection portion P.
[0024]
At this time, any pattern forming method may be used, and examples thereof include a panel plating method in which a pattern is formed using an etching resist, and a pattern plating method in which a pattern plating resist is used for plating. In this embodiment, an example in which a pattern is formed by a panel plating method is shown.
[0025]
In that case, a laminated plate SP in which a first metal layer 1, a covering layer 2, and a metal layer 3 for forming a conductor pattern 3a are laminated as shown in FIG. The laminated plate SP may be manufactured by any method, and for example, any of those manufactured using plating, sputtering, vapor deposition, etc., or a clad material can be used. Regarding the thickness of each layer of the laminated plate SP, for example, the thickness of the first metal layer 1 is 30 to 1000 μm, the thickness of the coating layer 2 is 2 to 100 μm, and the thickness of the metal layer 3 is 1 to 100 μm.
[0026]
As will be described later, the thickness of the covering layer 2 corresponds to the height of the step wall formed at the boundary between the conductor pattern 3 a and the insulating layer 16. For this reason, as the thickness of the coating layer 2 is increased, the effect of preventing solder bridges is increased. However, if the thickness of the coating layer 2 is too large, it is disadvantageous in terms of material cost and takes time to remove. . Therefore, the preferable thickness of the coating layer 2 is, for example, 1 to 10% with respect to the width of the conductor pattern 3a.
[0027]
Usually, copper, copper alloy, nickel, tin or the like can be used as the metal constituting the conductor pattern 3a. As the metal constituting the covering layer 2, a metal different from the first metal layer 1 and the conductor pattern 3a is used, and another metal exhibiting resistance when etching these metals can be used. Specifically, when these metals are copper, another metal constituting the coating layer 2 is gold, silver, zinc, palladium, ruthenium, nickel, rhodium, lead-tin solder alloy, or nickel- A gold alloy or the like is used. However, the present invention is not limited to the combination of these metals, and any combination with another metal exhibiting resistance when the metal is etched can be used. The same applies to the metal constituting the protective metal layer 11 and the metal constituting the second metal layer 14 and the conductor pattern 3a.
[0028]
Moreover, as a metal which comprises the 1st metal layer 1, the metal different from the coating layer 2 is used, for example, copper, copper alloy, nickel, tin etc. can be used. In this invention, it is preferable that the metal which comprises the conductor pattern 3a and the metal which comprises the 1st metal layer 1 are the same, and it is preferable to use copper especially. The coating layer 2 is preferably nickel.
[0029]
Next, as shown in FIG. 1B, pattern formation is performed using the etching resist 4. As the etching resist 4, a photosensitive resin, a dry film resist (photoresist), or the like can be used. In addition, when the 1st metal layer 1 is etched simultaneously with the metal layer 3, it is preferable to provide the mask material 5 for preventing this.
[0030]
Examples of the etching method include etching methods using various etching solutions according to the types of the metals constituting the coating layer 2 and the metal layer 3. For example, when the metal layer 3 is copper and the coating layer 2 is the aforementioned metal (including a metal resist), a commercially available alkaline etching solution, ammonium persulfate, hydrogen peroxide / sulfuric acid, or the like can be used. After the etching, the etching resist 4 is removed.
[0031]
Next, as shown in FIG. 1 (3), a protective metal layer 11 that covers the conductor pattern 3a having at least the connection portion P is formed. In the present embodiment, an example in which substantially the entire surface including the non-pattern portion of the conductor pattern 3a is covered with the protective metal layer 11 is shown.
[0032]
As the metal constituting the protective metal layer 11, another metal exhibiting resistance can be used when the interlayer connector 14a is formed by etching. Specifically, when the metal constituting the interlayer connector 14a is copper, gold, silver, zinc, palladium, ruthenium, nickel, rhodium, a lead-tin solder alloy, a nickel-gold alloy, or the like can be used. In the present invention, the metal constituting the protective metal layer 11 is preferably the same as the metal constituting the coating layer 2.
[0033]
The protective metal layer 11 can be formed using electrolytic plating, electroless plating, sputtering, vapor deposition, or the like, but it is preferable to use electrolytic plating. The thickness of the protective metal layer 11 is 1-20 micrometers, for example, and 1-10 micrometers is preferable.
[0034]
Electrolytic plating can be performed by a known method. In general, while immersing the target laminated plate in a plating bath, the laminated plate is used as a cathode, and the metal ion supply source of the metal to be plated is used as an anode. This is carried out by depositing a metal on the cathode side by an electrolysis reaction.
[0035]
Electroless plating solutions are well known for various metals, and various types are commercially available. In general, the liquid composition contains a metal ion source, an alkali source, a reducing agent, a chelating agent, a stabilizer, and the like. A plating catalyst such as palladium may be deposited prior to electroless plating.
[0036]
Next, as shown in FIG. 1 (4), a second metal layer 14 made of a metal different from the protective metal layer 11 is further formed. The formation of the second metal layer 14 can be performed by electrolytic plating, electroless plating, or the like, but is preferably performed by electrolytic plating. The thickness of the second metal layer 14 corresponds to the height of the interlayer connector 14a, and can be set to, for example, 30 to 1000 μm.
[0037]
As a metal constituting the second metal layer 14, for example, copper, copper alloy, nickel, tin or the like can be used. In this invention, it is preferable that the metal which comprises the conductor pattern 3a, and the metal which comprises the 2nd metal layer 14 are the same.
[0038]
Next, as shown in FIG. 2 (5), a mask layer 15 is formed on the surface portion of the second metal layer 14 where the interlayer connector 14a is to be formed. The mask layer 15 can be formed by a method of exposure / development or screen printing after applying a photosensitive resin or laminating a dry film resist.
[0039]
The individual size (area, outer diameter, etc.) of the mask layer 15 is determined in accordance with the size of the interlayer connector 14a, and is defined as the outer diameter of the interlayer connector 14a for conductive connection (via) between wiring layers. Can be, for example, 50 to 1000 μm, and the outer diameter of the interlayer connector 14a for the heat dissipation structure can be 1000 μm or more. The mask layer 15 may have any shape, and may be a circle, an ellipse, a quadrangle, a polygon, a pattern, or the like, and the interlayer connector 14a corresponding to the shape can be formed.
[0040]
Next, as shown in FIG. 2 (6), the second metal layer 14 on which the mask layer 15 is formed is selectively etched to form an interlayer connector 14a. At this time, if the amount of erosion caused by etching is too large, the formed interlayer connector 14a may be reduced in diameter (increased undercut), which may hinder subsequent processes, and conversely, the amount of erosion is too small. Then, the second metal layer 14 may remain in the non-patterned portion, causing a short circuit. Therefore, the degree of erosion by the above etching is preferably the degree shown in FIG.
[0041]
Examples of the etching method include etching methods using various etching solutions according to the types of metals constituting the second metal layer 14 and the protective metal layer 11. For example, when the second metal layer 14 is copper and the protective metal layer 11 is the aforementioned metal (including a metal resist), a commercially available alkaline etching solution, ammonium persulfate, hydrogen peroxide / sulfuric acid, or the like can be used.
[0042]
Next, as shown in FIG. 2 (7), at least the non-patterned portions of the covering layer 2 and the protective metal layer 11 are selectively etched away simultaneously or separately. In the present embodiment, an example is shown in which the covering layer 2 and the protective metal layer 11 are formed of the same metal, and these are simultaneously removed by selective etching. If the two are different metals, they can be removed by sequential etching.
[0043]
As an etching method, an etching method using an etching solution different from the etching step shown in FIG. 2 (6) can be mentioned. However, if a chloride etching solution is used, both the metal-based resist and copper are eroded. It is preferable to use other etching solutions. Specifically, when the interlayer connector 14a and the conductor pattern 3a are copper, and the protective metal layer 11 is the above-described metal, an acid such as nitric acid, sulfuric acid, or cyan is commercially available for solder removal. It is preferable to use a system etching solution or the like.
[0044]
The pattern portion exposed by etching is preferably subjected to a surface treatment such as a blackening treatment to improve the adhesion with the insulating layer. The same applies to other conductor patterns.
[0045]
Next, as shown in FIG. 2 (8), the mask layer 15 is removed. This may be selected as appropriate depending on the type of the mask layer 15 such as removal of chemicals and removal of peeling. For example, in the case of photosensitive ink formed by screen printing, it is removed with chemicals such as alkali. At the same time, the mask material 5 may be removed.
[0046]
Next, as shown in FIG. 3 (9), the insulating layer 16 is formed on the formation surface of the interlayer connector 14a. At that time, the interlayer connector 14 a is preferably exposed from the insulating layer 16. In the present embodiment, an example is shown in which the interlayer connector 14a is exposed after the insulating layer forming material is laminated.
[0047]
First, an insulating material is applied. As the insulating material, for example, an inexpensive and reactive curable resin such as a liquid polyimide resin or an epoxy resin can be used. This may be applied by various methods so as to be slightly thicker than the height of the interlayer connector 14a, and then cured by heating or light irradiation. As a coating method, various coaters such as a curtain coater can be used. Alternatively, a hot pressing or vacuum laminating method may be used by using an adhesive sheet, a prepreg, or the like containing a reactive curable resin.
[0048]
Next, the insulating layer 16 having a thickness substantially equal to the height of the interlayer connector 14a is formed by grinding and polishing the cured insulating material. Examples of the grinding method include a method using a grinding apparatus having a hard rotary blade in which a plurality of hard blades made of diamond or the like are arranged in the radial direction of the rotary plate, and the hard rotary blade is fixedly supported while rotating. By moving along the upper surface of the wiring board, the upper surface can be planarized. Moreover, as a grinding | polishing method, the method of lightly grind | polishing by a belt sander, buff grinding | polishing, etc. is mentioned.
[0049]
Next, as shown in FIGS. 3 (10) to 3 (11), after the mask material 6 is provided on the surface on which the interlayer connector 14a is formed, the first metal layer 1 as the base substrate is removed by etching or the like. At this time, since the coating layer 2 is provided on the surface of the conductor pattern 3a, even if the conductor pattern 3a and the first metal layer 1 are the same metal, only the first metal layer 1 is removed. The etching of the first metal layer 1 can be performed in the same manner as the etching of the second metal layer 14.
[0050]
Next, as shown in FIGS. 3 (12) to 4 (14), another conductor pattern 18a electrically connected to the interlayer connector 14a is formed. In the present embodiment, the conductor pattern 18a is formed by the panel plating method similarly to the conductor pattern 3a, but may be formed by the pattern plating method.
[0051]
As described above, the coating layer 2 made of a different metal is formed on the outer surface of the conductor pattern 3a having the solder connection portion P, and the outer surface of the coating layer 2 is the surrounding insulating layer 16. The wiring board precursor BP formed at substantially the same height as the outer surface can be formed.
[0052]
As shown in FIG. 4 (15), the present invention includes a step of removing the coating layer 2 from the wiring board precursor BP to expose the conductor pattern 3a. Thereby, the conductor pattern 3a having the solder connection portion P is provided on the insulating layer 16 on at least one surface, and the entire outer surface of the conductor pattern 3a is disposed at a position lower than the outer surface of the insulating layer 16, A wiring board having a step wall 16a formed at the boundary with the insulating layer 16 can be manufactured.
[0053]
The method for removing the coating layer 2 may be any method such as etching and peeling by mechanical force, but it is preferable to remove the coating layer 2 by etching. As an etching method, when the conductor patterns 3a and 18a are copper and the coating layer 2 is the above-described metal, acid-based etching such as nitric acid, sulfuric acid, and cyan is commercially available for solder peeling. It is preferable to use a liquid or the like. Thus, when the coating layer 2 is made of a metal different from the solder connection portion P, the coating layer 2 can be removed by etching.
[0054]
In the present invention, a protective metal layer 21 made of another metal is formed on the inner surface (upper surface in the drawing) of the conductor pattern 18a, and the inner surface of the protective metal layer 21 is made of another metal. The wiring board can be multilayered by forming an interlayer connection structure in which the interlayer connector 22 is formed and another conductor pattern 23 conductively connected to the interlayer connector 22.
[0055]
For example, as shown in FIG. 5, a multi-layer wiring board having three conductive patterns can be formed. 5A and 5B are diagrams showing a usage state of an example of the wiring board of the present invention, wherein FIG. 5A is a sectional view thereof and FIG. 5B is a bottom view thereof.
[0056]
As shown in FIG. 5, when solder balls are joined to the solder connection portion P of the wiring board of the present invention and the wiring board is solder-connected to a mother board or the like, it can be connected by reflow. When the solder ball 30 is joined to the solder connection portion P, the step wall 16a is present at the boundary with the insulating layer 16, so that solder bridges and the like can be prevented without providing a solder resist, and the step wall 16a ( It becomes easy to mount the solder ball 30 by the wire bonding method or the like while recognizing the recess boundary.
[0057]
In this invention, as shown in FIG.5 (b), the conductor pattern 3a which has the solder connection part P will be in the state exposed from the recessed part bottom face of the insulating layer 16 of the surface. For this reason, when it is going to form a solder ball by the immersion method etc., a solder ball may adhere also to the conductor patterns 3a other than the solder connection part P. FIG. Even in that case, since there is the step wall 16a, a solder bridge or the like can be prevented.
[0058]
In recent years, pads (solder connection parts) such as BGA tend to be finer and denser, and the process of coating the solder resist corresponding to each pad position on the substrate by opening corresponding to each pad is positioned. It is very difficult in relation to the alignment accuracy. However, in the wiring board of the present invention, since the majority of the periphery of the solder connection portion P is surrounded by the step wall 16a, the solder connection portion P can be provided only by providing a solder resist having a plurality of openings in a slit shape, for example. Solder balls can be attached with high accuracy.
[0059]
On the other hand, as shown in FIG. 6, in another wiring board of the present invention, the solder connection portion P is provided on the insulating layer 16 on at least one surface, and the entire outer surface of the solder connection portion P is formed of the insulating layer 16. An annular (closed) step wall 16a is formed at the boundary with the insulating layer 16 and is disposed at a position lower than the outer surface. FIGS. 6A and 6B are views showing a usage state of another example of the wiring board of the present invention, in which FIG. 6A is a sectional view thereof and FIG. 6B is a bottom view thereof. In such a wiring board, a coating layer made of another metal is formed on the outer surface of the solder connection portion P, and the outer surface of the coating layer is substantially the same as the outer surface of the surrounding insulating layer 16. Manufactured by the method for manufacturing a wiring board according to the present invention, comprising: a step of forming a wiring board precursor formed on the substrate; and a step of removing the coating layer from the wiring board precursor to expose the solder connection portion P. can do.
[0060]
In the present invention, the solder connection portion P is preferably an interlayer connection body 14a that is conductively connected to the conductor pattern 18a through the insulating layer 16, and the interlayer connection body 14a is particularly preferably a columnar metal body. . In the present embodiment, as shown in FIG. 6, an example in which noble metal plating 35 is applied to the solder connection portion P is shown.
[0061]
In order to form the wiring board precursor, for example, a laminated board obtained by removing the protective metal layer 11 and the conductor pattern 3a from the laminated board shown in FIG. 2 (5) is used, and the remaining steps are shown in FIG. 2 (5) to FIG. It may be carried out in the same manner as the process shown in 4 (14). Thereby, a wiring board precursor in which the protective metal layer 11 and the conductor pattern 3a do not exist in FIG. 4 (14) can be obtained. 6 further includes a protective metal layer 21 made of a different metal on the inner surface (upper surface in the drawing) of the conductor pattern 18a, and the protective metal layer 21 has a different inner surface. The wiring board is multilayered by forming an interlayer connection structure in which an interlayer connection body 22 made of the above metal is formed and another conductor pattern 23 conductively connected to the interlayer connection body 22.
[0062]
As shown in FIG. 6, reflow solder can be joined to the solder connection portion P of the wiring board of the present invention to solder-connect the wiring board to a mother board or the like. When the solder 31 is joined to the solder connection portion P, the step wall 16a is present at the boundary with the insulating layer 16, so that solder bridging or the like can be prevented without providing a solder resist.
[0063]
In this invention, as shown in FIG.6 (b), only the solder connection part P will be exposed from the recessed part bottom face of the surface insulating layer 16, and a conductor pattern will be in the state which is not exposed. For this reason, the solder 31 can be attached only to the solder connection part P without a solder resist by a dipping method, a printing method, or the like. However, a solder resist may be provided. In that case, the size and shape of each opening of the solder resist may be different from that of the solder connection portion P.
[0064]
[Another embodiment]
Hereinafter, another embodiment of the present invention will be described.
[0065]
(1) In the embodiment shown in FIG. 6, the example in which the solder connection portion P is formed by the interlayer connector 14a that is conductively connected to the conductor pattern 18a through the insulating layer 16 is shown in FIG. As shown in the figure, the conductor pattern 3a is composed only of the solder connection portion P, and a protective metal layer 11 made of a different metal is formed on the inner surface of the conductor pattern 3a. Alternatively, an interlayer connection structure in which an interlayer connection body 14a made of another metal is formed may be provided so as to be conductively connected to another conductor pattern 18a.
[0066]
In this case, the conductor pattern 3a can be formed only by different shapes. Similarly to the above, the solder connection portion P may be formed with a noble metal plating lower than the height of the step wall.
[0067]
(2) In the above-described embodiment, an example in which a conductor pattern is formed by a panel plating method or a pattern plating method after forming an insulating layer has been described. It is also possible to form a conductor pattern layer.
[0068]
First, a laminated body (for example, FIG. 2 (8)) on which an interlayer connection body is formed is hot-pressed with a resin-coated copper foil by a pressing surface, and has a convex portion at a position corresponding to the interlayer connection body and a metal on the surface. A laminated body in which layers are formed is obtained. At this time, it is preferable to dispose at least a sheet material that allows concave deformation between the press surface and the laminated body on which the interlayer connection body is formed. Moreover, you may use the press surface which has a recessed part in the position corresponding to an interlayer connection body.
[0069]
Subsequently, the convex part of the obtained laminated body is removed, and the interlayer connection body is exposed. At that time, the portion where the upper surface of the interlayer connection body is higher than the upper surface of the metal layer of the laminate may be simultaneously removed and planarized.
[0070]
As a method for removing the convex portion, a method by grinding or polishing is preferable, a method using a grinding device having a hard rotating blade in which a plurality of hard blades made of diamond or the like are arranged in the radial direction of the rotating plate, a sander, a belt sander, Examples thereof include a method using a grinder, a surface grinder, a hard abrasive molded product, and the like. When the grinding device is used, the upper surface can be flattened by moving the hard rotary blade along the upper surface of the fixedly supported wiring board while rotating the hard rotary blade. Moreover, as a grinding | polishing method, the method of lightly grind | polishing by a belt sander, buff grinding | polishing, etc. is mentioned. When the convex portion is formed on the laminate as in the present invention, it becomes easy to grind only that portion, and the entire flattening can be performed more reliably.
[0071]
Next, the exposed interlayer connection body and the metal layer adjacent to each other with the insulating layer interposed therebetween are conductively connected. For example, if the conductor layer is formed on the substantially entire surface of the metal layer including the upper surface of the interlayer connection body by plating. Good. Thereafter, the metal layer and the conductor layer can be etched to form a conductor pattern.
[0072]
(3) In the above-described embodiment, the example in which the interlayer connection body for connecting the conductor patterns is a columnar metal body formed by etching is shown. However, the interlayer connection body in the present invention is a conductive paste, Any of plated via holes and laser filled vias may be used. For example, in the case of a laser filled via, it can be manufactured as follows.
[0073]
First, in the same manner as described above, as shown in FIGS. 8 (1) to (2), the laminated body having the first metal layer 1 serving as the base substrate and the coating layer 2 made of another metal. A conductor pattern 3a made of another metal is formed on the coating layer 2 side.
[0074]
Next, as shown in FIG. 8C, the covering layer 2 is selectively etched using the conductor pattern 3a as an etching resist. As an etching method, when a chloride etching solution is used, both the metal-based resist and copper are eroded, and therefore other etching solutions are preferably used. Specifically, the first metal layer 1 and the conductor pattern 3a are copper, and the coating layer 2 is gold, silver, zinc, palladium, ruthenium, nickel, rhodium, lead-tin solder alloy, nickel-gold alloy, or the like. In this case, it is preferable to use acid-based etching solutions such as nitric acid, sulfuric acid, and cyan that are commercially available for solder removal.
[0075]
Next, as shown in FIG. 9 (4), the insulating layer 16 is formed on the formation surface of the conductor pattern 3a. As the insulating material, for example, an inexpensive and reactive curable resin such as a liquid polyimide resin or an epoxy resin can be used.
[0076]
Next, as shown in FIG. 9 (5), an opening 16c is provided by a laser or the like at a position where the filled via FB is formed. The opening 16c can be formed by exposing and developing the insulating layer 16 with a photosensitive resin. Further, as shown in FIGS. 9 (6) to 10 (7), filled via FB and laser via LB are formed by a conventional method.
[0077]
Next, as shown in FIG. 10 (8), the first metal layer 1 is removed by etching or the like, and a coating layer made of another metal is formed on the outer surface of the conductor pattern 3a having the solder connection portion P. 2 is formed, and a wiring board precursor BP is formed in which the outer surface of the covering layer 2 is formed at substantially the same height as the outer surface of the surrounding insulating layer 16.
[0078]
Next, as shown in FIG. 10 (9), the coating layer 2 is removed from the wiring board precursor BP to expose the conductor pattern 3a. As a result, it is possible to manufacture a wiring board in which the entire outer surface of the conductor pattern 3 a is disposed at a position lower than the outer surface of the insulating layer 16 and the step wall 16 a is formed at the boundary with the insulating layer 16.
[0079]
(4) In the above-described embodiment, the example in which the first metal layer serving as the base substrate is removed by etching has been described. However, a material that can be peeled off from the insulating layer 16 may be used instead of the first metal layer. . For example, a mirror plate made of stainless steel or the like with a coating layer formed thereon, or a resin plate with a coating layer formed thereon may be used.
[0080]
(5) In the above-described embodiment, the example in which the coating layer is a metal is shown. However, the coating layer is not limited to a metal, and any material such as a resin, a low-molecular organic material, or an inorganic material that is different from the insulating layer. Can also be used. For example, when using a resin or the like of a material different from that of the insulating layer, the coating layer can be removed by selectively dissolving or decomposing it.
[0081]
(6) In the above embodiment, the example in which the removal of the mask layer is performed immediately after the metal layer is selectively etched has been described. However, the order of the removal process of the mask layer is not limited to this, and for example, the protective metal layer The mask layer may be removed immediately after the etching step or when the insulating material is ground or polished.
[0082]
(7) In the above-described embodiment, an example of a multilayer wiring board that does not have a large-area interlayer connection for heat dissipation has been described. However, a multi-layer interlayer connection may be formed. For example, it may have an interlayer connection structure that penetrates and connects conductor pattern layers provided in the upper and lower outermost layers, through which heat can be effectively radiated from the semiconductor chip to the back surface of the substrate.
[0083]
(8) In the above-described embodiment, as shown in FIGS. 3 (11) to 4 (14), after removing the first metal layer 1 as the base substrate, another conductive connection is made to the interlayer connector 14a. Although the example of forming the conductor pattern 18a has been shown, in the present invention, before the first metal layer 1 is removed, another conductor pattern 18a conductively connected to the interlayer connector 14a is formed, or a further upper layer interlayer is formed. You may remove the 1st metal layer 1 after forming a connection body and a conductor pattern.
[Brief description of the drawings]
FIG. 1 is a process diagram showing an example of a method of manufacturing a wiring board according to the present invention.
FIG. 2 is a process diagram showing an example of a method of manufacturing a wiring board according to the present invention.
FIG. 3 is a process diagram showing an example of a method of manufacturing a wiring board according to the present invention.
FIG. 4 is a process diagram showing an example of a method of manufacturing a wiring board according to the present invention.
FIGS. 5A and 5B are diagrams showing a usage state of another example of the wiring board of the present invention, wherein FIG. 5A is a sectional view thereof, and FIG.
6A and 6B are diagrams showing a usage state of another example of the wiring board of the present invention, in which FIG. 6A is a cross-sectional view thereof, and FIG. 6B is a bottom view thereof.
FIG. 7 is a cross-sectional view showing a usage state of another example of the wiring board of the present invention.
FIG. 8 is a process diagram showing another example of a method for manufacturing a wiring board according to the present invention.
FIG. 9 is a process diagram showing another example of a method of manufacturing a wiring board according to the present invention.
FIG. 10 is a process diagram showing another example of a method of manufacturing a wiring board according to the present invention.
[Explanation of symbols]
1 1st metal layer
2 Coating layer
3a Conductor pattern
11 Protective metal layer
14 Second metal layer
14a Interlayer connection body
15 Mask layer
16 Insulating layer
16a Stepped wall
18a Conductor pattern layer

Claims (8)

ソルダ接続部を有する導体パターンが、少なくとも一方の表面の絶縁層に設けられている配線基板において、
前記導体パターンの外表面の全体が、前記絶縁層の外表面より低い位置に配置されて、前記絶縁層との境界に段差壁が形成されていることを特徴とする配線基板。
In the wiring board in which the conductor pattern having the solder connection portion is provided on the insulating layer on at least one surface,
The wiring board, wherein an entire outer surface of the conductor pattern is disposed at a position lower than an outer surface of the insulating layer, and a step wall is formed at a boundary with the insulating layer.
前記導体パターンの内面に、これとは別の金属からなる保護金属層が形成され、更に保護金属層の内面にはこれとは別の金属からなる層間接続体が形成された層間接続構造、及びその層間接続体に導電接続された別の導体パターンを更に備える請求項1記載の配線基板。An interlayer connection structure in which a protective metal layer made of a different metal is formed on the inner surface of the conductive pattern, and an interlayer connection made of a metal different from this is further formed on the inner surface of the protective metal layer; and The wiring board according to claim 1, further comprising another conductor pattern conductively connected to the interlayer connection body. ソルダ接続部が少なくとも一方の表面の絶縁層に設けられている配線基板において、
前記ソルダ接続部の外表面の全体が、前記絶縁層の外表面より低い位置に配置されて、前記絶縁層との境界に環状の段差壁が形成されていることを特徴とする配線基板。
In the wiring board in which the solder connection part is provided in the insulating layer on at least one surface,
The wiring board, wherein an entire outer surface of the solder connection portion is disposed at a position lower than an outer surface of the insulating layer, and an annular step wall is formed at a boundary with the insulating layer.
前記ソルダ接続部が、前記絶縁層を貫通して導体パターンと導電接続された柱状金属体である請求項3記載の配線基板。The wiring board according to claim 3, wherein the solder connection portion is a columnar metal body that is conductively connected to the conductor pattern through the insulating layer. 前記ソルダ接続部に貴金属のメッキが前記段差壁の高さより低く形成されている請求項1〜4いずれかに記載の配線基板。The wiring board according to any one of claims 1 to 4, wherein a plating of a noble metal is formed in the solder connection portion lower than a height of the step wall. ソルダ接続部を有する導体パターンの外表面に、これとは別の金属からなる被覆層が形成されて、その被覆層の外表面が周囲の絶縁層の外表面と略同じ高さに形成された配線基板前駆体を形成する工程と、
その配線基板前駆体から前記被覆層を除去して前記導体パターンを露出させる工程とを含む配線基板の製造方法。
A coating layer made of a metal different from this was formed on the outer surface of the conductor pattern having the solder connection portion, and the outer surface of the coating layer was formed at substantially the same height as the outer surface of the surrounding insulating layer. Forming a wiring board precursor; and
Removing the covering layer from the wiring board precursor to expose the conductor pattern.
ソルダ接続部の外表面に、これとは別の金属からなる被覆層が形成されて、その被覆層の外表面が周囲の絶縁層の外表面と略同じ高さに形成された配線基板前駆体を形成する工程と、
その配線基板前駆体から前記被覆層を除去して前記ソルダ接続部を露出させる工程とを含む配線基板の製造方法。
A wiring board precursor in which a coating layer made of a different metal is formed on the outer surface of the solder connection portion, and the outer surface of the coating layer is formed at substantially the same height as the outer surface of the surrounding insulating layer Forming a step;
And a step of removing the coating layer from the wiring board precursor to expose the solder connection portion.
前記被覆層が前記ソルダ接続部とは異なる金属からなり、エッチングにより被覆層の除去を行う請求項6又は7に記載の配線基板の製造方法。The method for manufacturing a wiring board according to claim 6, wherein the coating layer is made of a metal different from the solder connection portion, and the coating layer is removed by etching.
JP2003173020A 2003-06-18 2003-06-18 Wiring board and its producing process Pending JP2005011918A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003173020A JP2005011918A (en) 2003-06-18 2003-06-18 Wiring board and its producing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003173020A JP2005011918A (en) 2003-06-18 2003-06-18 Wiring board and its producing process

Publications (1)

Publication Number Publication Date
JP2005011918A true JP2005011918A (en) 2005-01-13

Family

ID=34096965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003173020A Pending JP2005011918A (en) 2003-06-18 2003-06-18 Wiring board and its producing process

Country Status (1)

Country Link
JP (1) JP2005011918A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199270A (en) * 2010-02-26 2011-10-06 Ngk Spark Plug Co Ltd Multilayer wiring board and method of manufacturing the same
JP2014160857A (en) * 2006-02-23 2014-09-04 Agere Systems Inc Flexible circuit substrate for flip-chip-on-flex applications

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160857A (en) * 2006-02-23 2014-09-04 Agere Systems Inc Flexible circuit substrate for flip-chip-on-flex applications
JP2011199270A (en) * 2010-02-26 2011-10-06 Ngk Spark Plug Co Ltd Multilayer wiring board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5886617B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor package
KR101131288B1 (en) A method of manufacturing printed circuit board
US9681546B2 (en) Wiring substrate and semiconductor device
WO2006046510A1 (en) Multilayer printed wiring board and method for manufacturing multilayer printed wiring board
KR100427794B1 (en) Method of manufacturing multilayer wiring board
JP5913063B2 (en) Wiring board
WO2004103039A1 (en) Double-sided wiring board, double-sided wiring board manufacturing method, and multilayer wiring board
US9578743B2 (en) Circuit board
JP2004193549A (en) Package substrate plated without plated lead-in wire and its manufacturing method
JP2013239603A (en) Wiring board
JP4022405B2 (en) Circuit board for mounting semiconductor chips
JP2007013048A (en) Multilayer wiring board manufacturing method
JP3918803B2 (en) Semiconductor device substrate and manufacturing method thereof
KR100908986B1 (en) Coreless Package Substrate and Manufacturing Method
JP2004265930A (en) Multilayer wiring board and its manufacturing method
JP2007116185A (en) Semiconductor module
JP3217381B2 (en) Method for manufacturing multilayer wiring board
JP6691031B2 (en) Wiring board, manufacturing method thereof, and semiconductor package
JP2003142829A (en) Multi-layered wiring board and its manufacturing method
JP2001007248A (en) Package substrate
JP2005285986A (en) Pillar-shaped metallic body and method for forming same
JP2005011918A (en) Wiring board and its producing process
JP5942514B2 (en) Semiconductor package manufacturing method and semiconductor package
JP7412735B2 (en) Manufacturing method for semiconductor packages
JP2003318534A (en) Interlayer connecting structure and its forming method