JP2005005449A - Discrete circuit component with through-hole filled with padding at production step and manufacturing method therefor - Google Patents

Discrete circuit component with through-hole filled with padding at production step and manufacturing method therefor Download PDF

Info

Publication number
JP2005005449A
JP2005005449A JP2003166550A JP2003166550A JP2005005449A JP 2005005449 A JP2005005449 A JP 2005005449A JP 2003166550 A JP2003166550 A JP 2003166550A JP 2003166550 A JP2003166550 A JP 2003166550A JP 2005005449 A JP2005005449 A JP 2005005449A
Authority
JP
Japan
Prior art keywords
die
surface pattern
substrate
conductive
pattern set
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003166550A
Other languages
Japanese (ja)
Inventor
Bunryu Chin
文隆 陳
Seikai Yo
成誡 楊
Shiryo Ko
志良 胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TENKI KAGI KOFUN YUGENKOSHI
Original Assignee
TENKI KAGI KOFUN YUGENKOSHI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TENKI KAGI KOFUN YUGENKOSHI filed Critical TENKI KAGI KOFUN YUGENKOSHI
Priority to JP2003166550A priority Critical patent/JP2005005449A/en
Publication of JP2005005449A publication Critical patent/JP2005005449A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1203Rectifying Diode
    • H01L2924/12032Schottky diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method in which the leaking-out of a sealant to the reverse side through a through-hole in a resin sealing process after a discrete circuit component is loaded on a base body with the through-hole. <P>SOLUTION: The method has (a) a step where the plated through-holes 131 and 132 are filled with paddings; (b) the step where circuit dies are placed on each first conductive partition of die-surface pattern sets 111 and 112, first electrodes for the dies are connected electrically to the partitions, and second electrodes for the dies are connected electrically to the second conductive partitions of the same patterns 111 and 112; (c) the step where the dies and all die-surface pattern sets on the first surface of a base body are sealed hermetically; and (d) the step where each of a plurality of the discrete circuit components is separated physically by removing paddings in the plated through-holes, cutting the hermetically sealed base body, and individualizing the dies. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、一般的にはディスクリート回路部品およびその製造方法に関し、より詳しくは、製造段階において一時的な詰め物を施した貫通孔を有するディスクリート回路部品とその製造方法とに関する。
【0002】
【従来の技術】
ダイオード、抵抗、キャパシタ、インダクタ等の能動的および受動的ディスクリート回路部品は、電子回路を構築する際に広く使用されている。信号用途であるか電力用途であるかや、線形用途であるかデジタル用途であるかに関わりなく、様々な電子回路システムの構築のために各種のディスクリート回路部品が必要である。これらの対極として集積回路(IC)の内部に製造されるものと同様に、ディスクリート回路部品の形のダイオード、抵抗、キャパシタ、インダクタが大量に生産され消費されている。
【0003】
単価が低く、大量に使用されることから、これらのディスクリート回路部品の製造は自動化された大量生産に特に適しており、また、それが必要である。生産の自動化を行って低価格と速い生産速度とを実現しなければ、これらのディスクリート回路部品には商品としての競争力がない。
【0004】
ディスクリート型の回路部品は多様なパッケージとして入手できるが、これらの中でリード線つきのパッケージが最も普通のものの1つである。継続的に追求されている小型化という目標のために、SMT(表面実装技術:Surface−Mount Technology)の標準に合わせて製造されるディスクリート回路部品は、現代の電子工業にとって、電子小型化された設計であるか否かに関わりなくほとんど全ての種類の電子装置の生産において、不可欠の要素となっている。しかし、当業者には良く知られているように、このようなディスクリート回路部品のうちの多くの製造は、未だに、ある程度まで人力による作業に基づいている。例えば、いくつかのディスクリートダイオードの生産においては、その生産工程のいくつかで、かなりのレベルの人力作業が利用されている。
【0005】
他方では、ディスクリート回路部品の従来の自動化された生産方法のいくつかでは、各部品に2つより多い数の貫通孔を形成している。製造基板全体に分布したパターン配列の集合体に対して、部品ユニットの各々のためのこれらの貫通孔をドリルで穿孔するためには、整列配置に或るレベルの精度が必要である。この穿孔のためには、部品のダイが貫通孔の近傍から十分に離れた構造となっていることが必要である。このような空間的な必要性によって、部品全体のサイズとして縮小可能な大きさに制限が生じる。換言すれば、貫通孔自体が空間を占有し、可能な部品詰込み密度の最大化を妨げる。また、素子製造の中間段階での貫通孔形成は問題を引起こす。例えば、貫通孔が存在することによって、素子ダイを気密封止するためのモールド材料を塗布することが複雑化し得る。成形圧力を加えられた樹脂モールド材料は、意図しないにも関わらず、貫通孔を通って構造体の反対側に洩れだすことがある。
【0006】
更に、異なるサイズのディスクリート回路部品を製造する際に使用する固定具は、構造体の構成が同じである場合にも、別のものを使用しなければならない。同じ構造を有していても物理的サイズの異なるディスクリート部品に対しては、別の固定具セットを準備しなければならない。
【0007】
【発明が解決しようとする課題】
したがって、本発明の1つの目的は、小型化されたディスクリート回路部品を低コストおよび高効率で製造する場合に適した、製造段階で詰め物を施した貫通孔を有するディスクリート回路部品およびその製造方法を提供することである。
【0008】
本発明の別の目的は、同じ構造を有しているがサイズが非常に異なっているディスクリート回路部品を低コストおよび高効率で製造する場合に適した、製造段階で詰め物を施した貫通孔を有するディスクリート回路部品およびその製造方法を提供することである。
【0009】
【課題を解決するための手段】
上述の目的およびその他の目的を達成するために、本発明では、基体上にディスクリート回路部品を製造する方法であって、前記基体の第1の表面には、互いに分離された第1および第2の導電性区画を各々が備えている複数のダイ表面パターンセットの配列が形成してあり、前記基体の第2の表面には、これに対応して、互いに分離された第1および第2の導電性区画を各々が備えている複数のハンダ付け表面パターンセットの配列が形成してあり、メッキされた貫通孔が、前記ダイ表面パターンセットの各々の前記第1および第2の導電性区画の各々を、対応するハンダ付け表面パターンセットの前記第1および第2の導電性区画にそれぞれ電気的に接続しており、前記方法が、(a)前記メッキされた貫通孔に詰め物を施すステップと、(b)前記ダイ表面パターンセットの各々の前記第1の導電性区画上に回路ダイを載置し、前記ダイの第1の電極をこれに電気的に接続し、前記ダイの第2の電極を同じパターンセットの前記第2の導電性区画に電気的に接続するステップと、(c)前記ダイと、前記基体の前記第1の表面上の全てのダイ表面パターンセットと、を気密封止するステップと、(d)前記メッキされた貫通孔の詰め物を除去し、前記気密封止された基体を切断して前記ダイを個別化することにより前記複数のディスクリート回路部品の各々を物理的に分離するステップと、を備えている方法を提供する。
【0010】
本発明では、また、製造段階で詰め物を施した貫通孔を有するディスクリート回路部品であって、基体であって、その第1の表面には、第1および第2の導電性区画を備えたダイ表面パターン(trace)セットが形成してあり、その反対側である第2の表面には、第1および第2の導電性区画を備えたハンダ付け表面パターンセットが形成してあり、メッキされた貫通孔が、前記ダイ表面パターンセットの前記第1および第2の導電性区画を、対応するハンダ付け表面パターンセットの前記第1および第2の導電性区画にそれぞれ電気的に接続している基体と、前記ダイ表面パターンセットの前記第1の導電性区画上にしっかりと載置された回路ダイであって、前記ダイの第1の電極がこれに電気的に接続されており、前記ダイの第2の電極が、前記パターンセットの前記第2の導電性区画に電気的に接続されている回路ダイと、前記ダイ、および前記基体の前記第1の表面上の前記ダイ表面パターンセット、を気密封止している気密封止材と、を備えているディスクリート回路部品を提供する。
【0011】
上述した、およびその他の、本発明の目的、特徴、長所は、以下に述べる好適であるが制限を加えるものではない実施例の詳細な説明を参照すれば明らかとなる。この説明は添付図面を参照しながら行う。
【0012】
【発明の実施の形態】
添付図面の図1〜図9は、それぞれ、本発明の好適な実施例に係る製造方法の中のいくつかのステップにおいて様々な方向からディスクリート回路部品を示す図である。各図は、本発明に係る特徴あるディスクリート回路部品が、本発明の方法の各工程ステップにおいて漸進的に構築されて行く途中の構造体の構成を示している。
【0013】
図1は、本発明の好適な実施例に係る基板のダイ表面の斜視図である。図示したように、素子基板100のダイ表面110の全面に導電性形状パターン(trace pattern)111,112,…,116が形成されており、これらが、一括で製造される多数のディスクリート回路部品の基礎的担持板として機能する。好ましくは、これらの初期段階において導電性である形状パターン111,112,…,116はダイ表面110の全面に数百という個数で準備され、典型的には、規則的な2次元配列として整列配置される。
【0014】
基板100のハンダ付け表面上にも、ダイ表面110上のパターン111,112,…,116の配列に対応する対向配列が形成されている。このようなパターン配列は、多数のハンダ付け表面導電性パターン211,212,…,214を備えている。図2は、図1の基板100のハンダ付け表面210の斜視図である。ハンダ付け表面パターン211,212,…,214は、本質的にパターン111,112,…,116のダイ表面配列の鏡映像となっている配列の形に整列配置されていることに留意されたい。例えば、ダイ表面配列にあるパターン111はハンダ付け表面配列にあるパターン211に対応しており、パターン112はパターン212に対応しており、以下同様である。基板100のダイ表面およびハンダ付け表面の上の配列の間のこの導電性パターンの対応は、図2の斜視図を裏返して図1の基板100の上に重ねる状況を想像すれば容易に理解できる。
【0015】
図2に示してあるように、ハンダ付け表面導電性パターンの各々のほぼ中心にはメッキされた貫通孔(PTH:plated through−hole)が形成してある。その名前の通り、PTHは基板100の全体の厚みを貫通している。例えば、図1および図2の両方に示してあるように、PTH131は、基板100のダイ表面110の導電性パターン111とハンダ付け表面210の導電性パターン211に対して形成されている。同様のPTH132がパターン112および212に対して形成されている。
【0016】
図3および図4には、PTHと、これに対応する素子基板のダイ表面およびハンダ付け表面の上の導電性パターンの対と、の空間的相互関係の詳細を示してある。図3には図1の基板の一部分を示してあり、基板のダイ表面の構造体の構成の詳細が示してある。図4には、基板100の断面詳細が示してある。これら全ての図において、想像線境界で囲まれた全体として矩形の領域は、あとの説明の部分で更に詳しく説明するが、1つのディスクリート部品の構造体用の実質的な物理領域を表している。例えば、図3に示してあるように、想像線境界121は、本発明の開示に基づいて構築されるべき1つのディスクリート回路部品の本体構造体の位置を示している。この境界121内の実質的な中心には、別の想像線151で示してあるように、そのディスクリート回路部品を構築するために回路ダイを載置する部位がある。部位151は、領域121に構築されるこの特定のディスクリート回路部品の実質的な中心でもある。
【0017】
図3の斜視図に示してあるように、基板100のダイ表面110上に形成された導電性パターンが、全体としては、そのパターン自体の長手方向(図ではほぼ水平方向)に沿って対称な形をしていることに留意されたい。しかし、本発明の好適な実施例では、パターン(図では111および112)は、部品平面面積121の内部でその長手軸に垂直な方向に沿って全体として対称な形をしている。
【0018】
図3に示してあるように、2つの隣接するダイ表面パターン111および112は電気的に分離されたパターンである。換言すれば、基板100のダイ表面110上の全てのパターンは電気的に独立したパターンである。同じことが、ハンダ付け側のパターンについても当てはまる。例えば図3に詳細に示してある111および112のようなダイ表面パターンの各々は、中心のPTHの右側へではなく左側へ延在する直線状の導電性区画の延長部分を有する形状構成を有していると見なすこともできる。要するに、図3の斜視図に示してあるように、ダイ表面パターンの右側アームが左側アームより長い。この点は図4の断面図にも示されている。要するに、例えば図3に示してあるダイ表面パターン111の場合には、パターンの右側アームがそのPTH131から、上述のダイ載置部位151である部品中心に向かって延在している。
【0019】
図3に示した本発明の実施例では、各ダイ表面パターンの右側アーム、すなわち、図に示してある左側区画、は延長区画である。しかし、左側アームが延長されているような別の配置にも適用可能であることは当業者には明らかである。
【0020】
図4の断面図には、全ての貫通孔がメッキされていることが明らかに示されている。図示したように、例えば、貫通孔131および132の壁の表面は、スパッタリングや、電気メッキや、その他のプリント回路基板(PCB:printed circuit board)等の製造に用いられる技術の中で利用可能な手段、等の処理によって、金属等の導電性材料でメッキを施すことができる。メッキされた金属材料や化合物やそれらの合金が、基板100のダイ表面110およびハンダ付け表面210の上の対応するパターン対の間に信頼性のある安定した導電性経路を提供する。
【0021】
図1および図2の斜視図に示してある素子基板100は、全体として、多数のディスクリート回路部品の一括製造用の一時的なベースとして機能する。電気絶縁性の担体である基板100は、例えば、繊維強化プラスチック(FRP:fiber−reinforced plastic)板で構成したり、樹脂ベースの材料でモールドしたりできる。ダイ表面パターンおよびハンダ付け表面パターンは、例えば、フォトリソグラフィ等の技術を用いて銅フォイルの層で覆うことにより形成できる。
【0022】
メッキされた貫通孔は、まず、適切なNC工作機械を用いたNC工程によって、基板上に割当てられた位置で基板に穿孔し、次いで、スパッタリングまたは電気メッキでメッキを施すことにより、図3の斜視図に詳細に示してあるように形成することができる。得られた結果が、図1および図2に示してある基板100である。
【0023】
素子基板に全てのPTHを形成した後、これらに詰め物を施す、すなわち材料を充填する。本発明の範囲としては、図1および図2に示したPTHに詰め物を施す際に使用する材料は、溶融に関して十分な温度耐性を有する材料ならばどんな材料でも良い。PTHに詰め物を施す際に使用する材料は、PTHに詰め物を施して室温で硬化させた後、その一時的詰め物としての本来の機能を失わずに製造処理温度に耐えるものでなければならない。しかし、使用する詰め物材料は、ディスクリート部品の一括製造が完了した後、全てのPTHから容易に除去できるものでもなければならない。全ての個々のディスクリート部品の形に物理的に分離する前またはその後に、この詰め物材料を水、有機溶媒、加熱、等の方法で除去して、全てのPTHの開口を回復しなければならない。
【0024】
図3および図4の素子基板100は、このような詰め物を施した状態で示してある。図4の基板100は、一括製造する全てのディスクリート部品の回路ダイを載置できる状態にある。図3の断面図に示してあるように、各ディスクリート部品に対して、その部品領域121内の割当てられた部位151に1つの回路ダイが載置される。例えば、図5の断面図には、基板100のダイ表面110上にディスクリート回路部品の回路ダイ511を載置し、このダイ自体とその担体との間に電気接続を形成した状態を示してある。回路ダイ511を載置すれば、ダイ511がパターン111A上に直接載るので、底部電極がパターン111Aに電気的に接続される。
【0025】
回路ダイ511とパターン111Aとの間の恒久的接続は、例えば、ダイの電極の表面上に前もって形成してあるスズベースのハンダ等のハンダ材料を加熱してパターン111Aの表面上で対応する割当て領域(図4の151)上でハンダ付けすることにより、形成できる。
【0026】
ダイ511の他方の、すなわち上部の、電極と、他方のパターン112Bとの間の電気接続は、ダイ511をパターン111Aとの電気接続によってしっかりと固定した後に、行うことができる。図5に示した実施例では、例えばジャンプ電線531を用いてダイ511の上部電極とパターン112Bとの間の電気接続を行うことができる。
【0027】
図5の構築を完了した後、回路ダイからこのディスクリート部品の対応する残りの部分への全ての必要な電気接続を行う。全てのPTHには未だ詰め物が入ったままなので、基板のダイ表面上の集合体配列上に整列配置された全ての回路ダイを気密封止できる。図6には、封止材600を用いて図5の回路ダイ511および512を気密封止した状態を断面図で示してある。このような封止は、例えば、基板100のダイ表面110上に適切な高さで形成されたモールド用空間に溶融した樹脂ベースの材料を圧入するモールド成形によって、行うことができる。モールド材料は、基板100自体の製造に用いた材料と同じであっても良いことに留意されたい。
【0028】
その後、図7の断面図に示してあるように、集合体配列から個々のディスクリート部品を物理的に分離できる。PTHの中心を通る経路で切断することによって、長手軸に沿って隣接する2つの部品を分離できることに留意されたい。図示してあるように、図7の部品711を切離すためには2つのPTHの中心を通る2つの切断経路741および742で切離すことが必要である。更に、明らかだが、集合体配列から部品711を取外すためには、切断経路741および742に垂直な別の少なくとも2つの切断が必要である。
【0029】
図8および図9には、本発明に係るディスクリート回路部品の構造の詳細を示してある。ディスクリート部品の物理的分離のための切断がPTHの中心を通っていることにより、部品711の長手方向に沿って反対側にある両端部には比較的大きな露出面131および132が存在している。導電性表面131および132は、それら自体が、対応するPTHの一部分であるので、本来的に曲面である。また、それらは、図8および図9において参照符号751および752で示してある部品ハンダ付け表面であるハンダ付け表面から実質的に垂直に立上っている。その一時的な詰め物材料を除去すれば、表面131および132によって部分的に囲まれ窪んだ空間は、部品711が電子機器に使用される際のSMT操作で溶融ハンダを吸出す有効な空間として機能する。このようなハンダ吸出しは、部品自体が整列を自動的に修正して機器のPCB上の割当てられた部位に位置することを助ける。
【0030】
【発明の効果】
本発明のディスクリート回路部品の範囲では、PTHが形成されて部品の機能性において重要な役割を果たしているが、これらには、本発明の部品の製造の初期段階で詰め物を施してあった。したがって、これらは、以降の部品製造工程においては実質的に存在していないに等しい。換言すれば、ディスクリート回路部品の一括製造用の素子基板の上の空間は、全て、部品小型化のために完全に利用できる。したがって、本発明のディスクリート回路部品は、小型化されたディスクリート回路部品、特に、0603寸法および0402寸法の小型素子や産業界では現段階で規定されていない更に小型の素子、に対して特に適している。
【0031】
更に、PTHには部品製造の初期段階で詰め物を施してあり、また、個々の部品を互いに物理的に分離するまで、ないし、分離した後までも、詰め物が除去されないので、本発明のディスクリート回路部品には少なくとももう1つの大きな長所がある。素子基板全体が、実効的には孔のない1枚板なので、同じ構成だが物理的サイズが異なるという部品の製造の際にも、大きな1枚板用に標準化された処理で取扱える。したがって、異なるサイズの部品に対して、必要な固定具や工具の統合が図れる。このような統合によって、同じ構成だが物理的サイズが異なるという回路部品の系列全体の製造におけるコスト削減や効率向上が直接に達成できる。
【0032】
以上では本発明の具体的な実施例の詳しい説明を行ったが、様々な修正、代替構成、等価な構成を用いても良い。また、本発明の好適な実施例の説明に関する上の説明部分では「ディスクリート回路部品」という一般的で広義の用語のみを用いたが、EIA標準に準拠するSMTタイプのどんなディスクリート部品に対しても本発明が実際に適用できることは当業者には明らかである。これらの例としては、ツェナーダイオードやショットキーダイオード等のディスクリート、極性ありまたは無極性の個別キャパシタ素子、個別抵抗素子、2つより多い数のリード電線を有するトランジスタ等の或る種の能動素子、が挙げられるが、これらに制限されるものではない。更に、本発明は、EIA標準部品として普通に用いられている1210寸法、1206寸法、0805寸法にのみ適用可能なのではなく、EIA標準に規定されていない更に小さな寸法に対しても適用可能である。実際のところ、本発明は、小型化されたSMT素子に対して特に適している。また、ダイ表面パターンおよびハンダ付け表面パターンは、銀ペースト、銅ペースト、または、このような金属の合金のペースト、を硬化させたもので形成できる。このパターンをニッケル、金、および/またはその他の金属で更に被覆しても良い。したがって、上述の説明および図示は、添付した請求範囲に規定されている本発明の範囲を制限するものと解釈すべきではない。
【図面の簡単な説明】
【図1】本発明の好適な実施例に係る基板のダイ表面の斜視図である。
【図2】図1の基板のハンダ付け表面の斜視図である。
【図3】図1の基板の一部分の図であり、基板のダイ表面の構成の詳細を示している図である。
【図4】図1および図2に示した基板の断面図である。
【図5】ディスクリート回路部品の素子ダイを基板上に載置し、それらの間に電気的接続を形成した状態を示す断面図である。
【図6】封止材を用いて図5の素子ダイを気密封止した状態を示す断面図である。
【図7】集合体基板からディスクリート回路部品を物理的に分離した状態を示す断面図である。
【図8】本発明に係るディスクリート回路部品の構造の詳細を示す斜視図である。
【図9】本発明に係るディスクリート回路部品の構造の詳細を示す斜視図である。
【符号の説明】
100 素子基板
110 ダイ表面
111,112, 形状パターン
121 部品領域
131 貫通孔
151 ダイ載置部位
210 表面
211,212, 表面導電性パターン
511 回路ダイ
531 ジャンプ電線
600 封止材
711 部品
741 切断経路
[0001]
BACKGROUND OF THE INVENTION
The present invention generally relates to a discrete circuit component and a method for manufacturing the same, and more particularly to a discrete circuit component having a through-hole with temporary filling in a manufacturing stage and a method for manufacturing the same.
[0002]
[Prior art]
Active and passive discrete circuit components such as diodes, resistors, capacitors, and inductors are widely used in building electronic circuits. Regardless of whether it is a signal application, a power application, a linear application, or a digital application, various discrete circuit components are required to construct various electronic circuit systems. As with these counter electrodes, diodes, resistors, capacitors, and inductors in the form of discrete circuit components are produced and consumed in large quantities, similar to those manufactured in an integrated circuit (IC).
[0003]
The production of these discrete circuit components is particularly suitable and necessary for automated mass production due to the low unit cost and high volume usage. These discrete circuit components are not competitive as products unless production is automated to achieve low cost and high production speed.
[0004]
Discrete circuit components are available in a variety of packages, of which the leaded package is one of the most common. Due to the ongoing pursuit of miniaturization, discrete circuit components manufactured to SMT (Surface-Mount Technology) standards have become electronic miniaturized for the modern electronics industry. Regardless of whether it is a design or not, it has become an indispensable element in the production of almost all kinds of electronic devices. However, as is well known to those skilled in the art, the manufacture of many of these discrete circuit components is still based on human work to some extent. For example, in the production of some discrete diodes, a significant level of manpower is utilized in some of the production processes.
[0005]
On the other hand, some conventional automated production methods for discrete circuit components form more than two through holes in each component. In order to drill these through holes for each of the component units against a collection of pattern arrangements distributed over the entire production substrate, a certain level of accuracy is required in the alignment. For this drilling, it is necessary that the component die has a structure sufficiently separated from the vicinity of the through hole. Due to such a spatial need, there is a limit to the size that can be reduced as the overall size of the component. In other words, the through hole itself occupies space and prevents the maximum possible component packing density. In addition, the formation of through holes at an intermediate stage of device production causes problems. For example, the presence of through-holes can complicate the application of a mold material for hermetically sealing the element die. The resin molding material to which the molding pressure is applied may leak to the opposite side of the structure through the through hole, although not intended.
[0006]
In addition, the fixtures used in the manufacture of discrete circuit components of different sizes must use different ones even when the structure is the same. Another set of fixtures must be prepared for discrete parts having the same structure but different physical sizes.
[0007]
[Problems to be solved by the invention]
Accordingly, an object of the present invention is to provide a discrete circuit component having a through-hole that has been stuffed at the manufacturing stage and a method for manufacturing the discrete circuit component, which are suitable for manufacturing a miniaturized discrete circuit component at low cost and high efficiency. Is to provide.
[0008]
Another object of the present invention is to provide a through-hole that is padded at the manufacturing stage, suitable for low cost and high efficiency manufacturing of discrete circuit components having the same structure but very different sizes. It is to provide a discrete circuit component having the same and a method for manufacturing the same.
[0009]
[Means for Solving the Problems]
To achieve the above and other objects, the present invention provides a method of manufacturing a discrete circuit component on a substrate, wherein the first surface of the substrate is separated from each other by the first and second. A plurality of die surface pattern set arrays each having a plurality of conductive sections are formed on the second surface of the substrate, correspondingly separated from each other. An array of a plurality of solder surface pattern sets, each having a conductive section, is formed, and plated through holes are provided for each of the first and second conductive sections of each of the die surface pattern sets. Electrically connecting each to the first and second conductive sections of a corresponding soldered surface pattern set, said method comprising: (a) applying a padding to said plated through-holes; (B) placing a circuit die on the first conductive section of each of the die surface pattern sets, electrically connecting a first electrode of the die to the second electrode of the die; Electrically connecting the second conductive section to the second conductive section of the same pattern set; (c) hermetically sealing the die and all die surface pattern sets on the first surface of the substrate And (d) physically removing each of the plurality of discrete circuit components by removing the padding of the plated through holes, cutting the hermetically sealed substrate, and individualizing the die. And a step of separating.
[0010]
According to the present invention, there is also provided a discrete circuit component having a through-hole that has been padded in the manufacturing stage, a die having a first surface and a second conductive section on a first surface thereof. A surface pattern set is formed, and on the opposite second surface is a soldered surface pattern set with first and second conductive sections formed and plated. A through hole electrically connects the first and second conductive sections of the die surface pattern set to the first and second conductive sections of the corresponding soldered surface pattern set, respectively. A circuit die securely mounted on the first conductive section of the die surface pattern set, the first electrode of the die being electrically connected thereto, Second A circuit die having a pole electrically connected to the second conductive section of the pattern set and the die and the die surface pattern set on the first surface of the substrate are hermetically sealed A discrete circuit component comprising: a hermetic sealing material;
[0011]
The above and other objects, features and advantages of the present invention will become apparent upon reference to the following detailed description of the preferred but non-limiting embodiments. This description will be given with reference to the accompanying drawings.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
1 to 9 of the accompanying drawings are diagrams showing discrete circuit components from various directions in several steps in the manufacturing method according to the preferred embodiment of the present invention. Each figure shows the structure of the structure on the way that the characteristic discrete circuit components according to the present invention are gradually constructed in each process step of the method of the present invention.
[0013]
FIG. 1 is a perspective view of a die surface of a substrate according to a preferred embodiment of the present invention. As shown in the figure, conductive pattern patterns 111, 112,..., 116 are formed on the entire die surface 110 of the element substrate 100, and these are formed by a large number of discrete circuit components manufactured in a batch. Functions as a basic support plate. Preferably, the shape patterns 111, 112,..., 116 that are conductive in these initial stages are prepared in hundreds on the entire surface of the die surface 110, and are typically arranged in a regular two-dimensional array. Is done.
[0014]
On the soldering surface of the substrate 100, an opposing arrangement corresponding to the arrangement of the patterns 111, 112,..., 116 on the die surface 110 is also formed. Such a pattern arrangement comprises a number of soldered surface conductive patterns 211, 212,. FIG. 2 is a perspective view of the soldering surface 210 of the substrate 100 of FIG. Note that the soldered surface patterns 211, 212,..., 214 are aligned in an array that is essentially a mirror image of the die surface array of the patterns 111, 112,. For example, the pattern 111 on the die surface array corresponds to the pattern 211 on the soldered surface array, the pattern 112 corresponds to the pattern 212, and so on. The correspondence of this conductive pattern between the array on the die surface and the soldering surface of the substrate 100 can be easily understood by imagining the situation in which the perspective view of FIG. 2 is turned over and superimposed on the substrate 100 of FIG. .
[0015]
As shown in FIG. 2, a plated through-hole (PTH) is formed substantially at the center of each soldered surface conductive pattern. As its name suggests, PTH penetrates the entire thickness of the substrate 100. For example, as shown in both FIGS. 1 and 2, the PTH 131 is formed with respect to the conductive pattern 111 on the die surface 110 of the substrate 100 and the conductive pattern 211 on the soldering surface 210. Similar PTH 132 is formed for patterns 112 and 212.
[0016]
3 and 4 show the details of the spatial interrelationship between the PTH and the corresponding pair of conductive patterns on the die surface and soldering surface of the device substrate. FIG. 3 shows a portion of the substrate of FIG. 1 and details the structure of the structure on the die surface of the substrate. FIG. 4 shows details of the cross section of the substrate 100. In all these figures, the overall rectangular area surrounded by the imaginary line boundary represents a substantial physical area for the structure of one discrete component, as will be described in more detail later in the description. . For example, as shown in FIG. 3, an imaginary line boundary 121 indicates the position of the body structure of one discrete circuit component to be constructed in accordance with the present disclosure. At the substantial center in the boundary 121, there is a part on which a circuit die is placed in order to construct the discrete circuit component, as indicated by another imaginary line 151. Site 151 is also the substantial center of this particular discrete circuit component built in region 121.
[0017]
As shown in the perspective view of FIG. 3, the conductive pattern formed on the die surface 110 of the substrate 100 as a whole is symmetrical along the longitudinal direction of the pattern itself (substantially horizontal in the figure). Note that it is shaped. However, in the preferred embodiment of the present invention, the patterns (111 and 112 in the figure) are generally symmetrical within the component plane area 121 along a direction perpendicular to its longitudinal axis.
[0018]
As shown in FIG. 3, two adjacent die surface patterns 111 and 112 are electrically separated patterns. In other words, all patterns on the die surface 110 of the substrate 100 are electrically independent patterns. The same is true for the soldered pattern. For example, each of the die surface patterns such as 111 and 112 shown in detail in FIG. 3 has a configuration with an extension of a linear conductive section that extends to the left rather than to the right of the central PTH. It can also be regarded as doing. In short, the right arm of the die surface pattern is longer than the left arm, as shown in the perspective view of FIG. This point is also shown in the cross-sectional view of FIG. In short, for example, in the case of the die surface pattern 111 shown in FIG. 3, the right arm of the pattern extends from the PTH 131 toward the component center that is the above-described die mounting portion 151.
[0019]
In the embodiment of the present invention shown in FIG. 3, the right arm of each die surface pattern, i.e., the left section shown in the figure, is an extension section. However, it will be apparent to those skilled in the art that other arrangements where the left arm is extended are also applicable.
[0020]
The cross-sectional view of FIG. 4 clearly shows that all the through holes are plated. As shown in the figure, for example, the surface of the walls of the through holes 131 and 132 can be used in a technique used for manufacturing sputtering, electroplating, and other printed circuit boards (PCBs). Plating can be performed with a conductive material such as a metal by processing such as means. Plated metal materials, compounds, and alloys thereof provide a reliable and stable conductive path between corresponding pattern pairs on the die surface 110 and soldering surface 210 of the substrate 100.
[0021]
The element substrate 100 shown in the perspective views of FIGS. 1 and 2 as a whole functions as a temporary base for batch production of a large number of discrete circuit components. The substrate 100, which is an electrically insulating carrier, can be composed of, for example, a fiber-reinforced plastic (FRP) plate or molded with a resin-based material. The die surface pattern and the soldering surface pattern can be formed, for example, by covering with a layer of copper foil using a technique such as photolithography.
[0022]
The plated through-holes are first drilled into the substrate at the assigned location on the substrate by an NC process using a suitable NC machine tool, and then plated by sputtering or electroplating to produce the FIG. It can be formed as detailed in the perspective view. The result obtained is the substrate 100 shown in FIGS.
[0023]
After all the PTHs are formed on the element substrate, they are padded, that is, filled with materials. For the purposes of the present invention, the material used to pad the PTH shown in FIGS. 1 and 2 may be any material that has sufficient temperature resistance with respect to melting. The material used in filling the PTH must be able to withstand the processing temperature without losing its original function as a temporary filling after the PTH is padded and cured at room temperature. However, the stuffing material used must also be one that can be easily removed from all PTH after batch production of discrete parts is complete. Before or after physical separation into the form of all individual discrete parts, the padding material must be removed by means of water, organic solvents, heating, etc. to restore all PTH openings.
[0024]
The element substrate 100 of FIGS. 3 and 4 is shown in such a state that the padding is applied. The substrate 100 of FIG. 4 is in a state in which circuit dies for all discrete components to be manufactured at once can be placed. As shown in the cross-sectional view of FIG. 3, for each discrete component, one circuit die is placed in the assigned portion 151 in the component area 121. For example, the cross-sectional view of FIG. 5 shows a state in which a circuit die 511, which is a discrete circuit component, is placed on the die surface 110 of the substrate 100 and an electrical connection is formed between the die itself and its carrier. . If the circuit die 511 is placed, the die 511 is placed directly on the pattern 111A, so that the bottom electrode is electrically connected to the pattern 111A.
[0025]
The permanent connection between the circuit die 511 and the pattern 111A can be achieved, for example, by heating a solder material, such as a tin-based solder, previously formed on the surface of the die electrode, and a corresponding assigned area on the surface of the pattern 111A. It can be formed by soldering on (151 in FIG. 4).
[0026]
The electrical connection between the other, ie, the top, electrode of die 511 and the other pattern 112B can be made after the die 511 is firmly secured by electrical connection with the pattern 111A. In the embodiment shown in FIG. 5, for example, the jump wire 531 can be used to make electrical connection between the upper electrode of the die 511 and the pattern 112B.
[0027]
After completing the construction of FIG. 5, all necessary electrical connections are made from the circuit die to the corresponding remaining portion of the discrete component. Since all PTH still contains the padding, all circuit dies aligned on the assembly array on the die surface of the substrate can be hermetically sealed. FIG. 6 is a sectional view showing a state in which the circuit dies 511 and 512 of FIG. Such sealing can be performed by, for example, molding by pressing a molten resin-based material into a molding space formed at an appropriate height on the die surface 110 of the substrate 100. Note that the mold material may be the same as the material used to manufacture the substrate 100 itself.
[0028]
Thereafter, as shown in the cross-sectional view of FIG. 7, individual discrete components can be physically separated from the assembly array. Note that two adjacent parts along the longitudinal axis can be separated by cutting along a path through the center of the PTH. As shown, in order to separate part 711 of FIG. 7, it is necessary to separate at two cutting paths 741 and 742 through the centers of the two PTHs. Further, it is clear that removing at least two parts perpendicular to the cutting paths 741 and 742 is necessary to remove the part 711 from the assembly array.
[0029]
8 and 9 show the details of the structure of the discrete circuit component according to the present invention. Because the cut for physical separation of the discrete parts passes through the center of the PTH, there are relatively large exposed surfaces 131 and 132 at opposite ends along the longitudinal direction of the part 711. . Conductive surfaces 131 and 132 are inherently curved because they are themselves part of the corresponding PTH. They also stand substantially vertically from the soldering surface, which is the component soldering surface indicated by reference numerals 751 and 752 in FIGS. If the temporary filling material is removed, the space partially surrounded and recessed by the surfaces 131 and 132 functions as an effective space for sucking molten solder in the SMT operation when the component 711 is used in an electronic device. To do. Such solder sucking helps the part itself to automatically correct the alignment and to be located at an assigned site on the instrument PCB.
[0030]
【The invention's effect】
Within the scope of the discrete circuit components of the present invention, PTH is formed and plays an important role in the functionality of the component, but these were padded at an early stage of manufacturing the component of the present invention. Accordingly, these are equivalent to substantially not existing in the subsequent component manufacturing process. In other words, the entire space above the element substrate for batch production of discrete circuit components can be completely utilized for component miniaturization. Therefore, the discrete circuit component of the present invention is particularly suitable for miniaturized discrete circuit components, in particular, small devices with dimensions 0603 and 0402, and smaller devices that are not defined in the industry at this stage. Yes.
[0031]
Further, since the padding is applied to the PTH at the initial stage of manufacturing the parts, and the padding is not removed until the individual parts are physically separated from each other or after the separation, the discrete circuit of the present invention is used. Parts have at least one other great advantage. Since the entire element substrate is effectively a single plate with no holes, it can be handled with standardized processing for large single plates even when manufacturing parts with the same configuration but different physical sizes. Therefore, necessary fixtures and tools can be integrated for parts of different sizes. Such integration can directly achieve cost reduction and efficiency gains in the manufacture of the entire circuit component series with the same configuration but different physical sizes.
[0032]
Although specific examples of the present invention have been described in detail above, various modifications, alternative configurations, and equivalent configurations may be used. Also, in the above description of the description of the preferred embodiment of the present invention, only the general and broad term “discrete circuit component” was used, but for any discrete component of the SMT type that complies with the EIA standard. It will be apparent to those skilled in the art that the present invention can be applied in practice. Examples of these include discrete elements such as Zener diodes and Schottky diodes, polar or nonpolar individual capacitor elements, individual resistance elements, certain active elements such as transistors having more than two lead wires, However, it is not limited to these. Furthermore, the present invention is not only applicable to the 1210, 1206, and 0805 dimensions commonly used as EIA standard parts, but is also applicable to smaller dimensions not defined in the EIA standard. . Indeed, the present invention is particularly suitable for miniaturized SMT elements. The die surface pattern and the soldering surface pattern can be formed by curing a silver paste, a copper paste, or a paste of such a metal alloy. This pattern may be further coated with nickel, gold, and / or other metals. Therefore, the above description and illustrations should not be taken as limiting the scope of the invention which is defined in the appended claims.
[Brief description of the drawings]
FIG. 1 is a perspective view of a die surface of a substrate according to a preferred embodiment of the present invention.
FIG. 2 is a perspective view of a soldering surface of the substrate of FIG.
3 is a diagram of a portion of the substrate of FIG. 1, showing details of the configuration of the die surface of the substrate.
4 is a cross-sectional view of the substrate shown in FIGS. 1 and 2. FIG.
FIG. 5 is a cross-sectional view showing a state in which an element die of a discrete circuit component is placed on a substrate and an electrical connection is formed between them.
6 is a cross-sectional view showing a state where the element die of FIG. 5 is hermetically sealed using a sealing material.
FIG. 7 is a cross-sectional view showing a state in which discrete circuit components are physically separated from the assembly substrate.
FIG. 8 is a perspective view showing details of the structure of a discrete circuit component according to the present invention.
FIG. 9 is a perspective view showing details of the structure of a discrete circuit component according to the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 100 Element substrate 110 Die surface 111,112, Shape pattern 121 Component area 131 Through-hole 151 Die mounting part 210 Surface 211,212, Surface conductive pattern 511 Circuit die 531 Jump electric wire 600 Sealing material 711 Component 741 Cutting path

Claims (5)

基体上にディスクリート回路部品を製造する方法であって、前記基体の第1の表面には、互いに分離された第1および第2の導電性区画を各々が備えている複数のダイ表面パターンセットの配列が形成してあり、前記基体の第2の表面には、これに対応して、互いに分離された第1および第2の導電性区画を各々が備えている複数のハンダ付け表面パターンセットの配列が形成してあり、メッキされた貫通孔が、前記ダイ表面パターンセットの各々の前記第1および第2の導電性区画の各々を、対応するハンダ付け表面パターンセットの前記第1および第2の導電性区画にそれぞれ電気的に接続しており、前記方法が、
(a)前記メッキされた貫通孔に詰め物を施すステップと、
(b)前記ダイ表面パターンセットの各々の前記第1の導電性区画上に回路ダイを載置し、前記ダイの第1の電極をこれに電気的に接続し、前記ダイの第2の電極を同じパターンセットの前記第2の導電性区画に電気的に接続するステップと、
(c)前記ダイと、前記基体の前記第1の表面上の全てのダイ表面パターンセットと、を気密封止するステップと、
(d)前記メッキされた貫通孔の詰め物を除去し、前記気密封止された基体を切断して前記ダイを個別化することにより前記複数のディスクリート回路部品の各々を物理的に分離するステップと、
を備えている方法。
A method of manufacturing a discrete circuit component on a substrate, comprising: a plurality of die surface pattern sets each having first and second conductive sections separated from each other on a first surface of the substrate; A plurality of solder surface pattern sets each having an array and correspondingly provided on the second surface of the substrate, each having first and second conductive sections separated from each other; An array is formed and plated through holes connect each of the first and second conductive sections of each of the die surface pattern sets to the first and second of the corresponding soldered surface pattern sets. Electrically connected to each of the conductive compartments, the method comprising:
(A) applying padding to the plated through holes;
(B) placing a circuit die on the first conductive section of each of the die surface pattern sets, electrically connecting a first electrode of the die to the second electrode of the die; Electrically connecting to the second conductive section of the same pattern set;
(C) hermetically sealing the die and all die surface pattern sets on the first surface of the substrate;
(D) physically separating each of the plurality of discrete circuit components by removing the plated through-hole filling, cutting the hermetically sealed substrate and individualizing the die; ,
A method comprising:
請求項1に記載のディスクリート回路部品を製造する方法であって、前記回路ダイが、ダイオードダイと、トランジスタダイと、キャパシタダイと、抵抗ダイと、能動的および受動的回路部品のダイと、から成るグループのうちの1つであることを特徴とする方法。A method of manufacturing a discrete circuit component according to claim 1, wherein the circuit die comprises a diode die, a transistor die, a capacitor die, a resistance die, and active and passive circuit component dies. A method characterized in that it is one of a group consisting of: ディスクリート回路部品を製造する方法であって、
(a)少なくとも2つの導電性区画を各々が備えている複数のダイ表面パターンセットの配列を基体の第1の表面に形成するステップと、
(b)これに対応して、少なくとも2つの導電性区画を各々が備えている複数のハンダ付け表面パターンセットの配列を前記基体の第2の表面に形成し、更に、メッキされた貫通孔を用いて、前記ダイ表面パターンセットの各々の前記少なくとも2つの導電性区画の第1、第2、以下の導電性区画を、対応するハンダ付け表面パターンセットの前記少なくとも2つの導電性区画の第1、第2、以下の導電性区画にそれぞれ電気的に接続するステップと、
(c)前記メッキされた貫通孔に詰め物を施すステップと、
(d)前記ダイ表面パターンセットの各々の前記第1の導電性区画上に前記部品用の回路ダイを載置し、前記ダイの前記第1の電極をこれに電気的に接続し、前記ダイの前記第2以下の電極を同じダイ表面パターンセットの前記第2以下の導電性区画にそれぞれ電気的に接続するステップと、
(e)前記ダイと、前記基体の前記第1の表面上の全てのダイ表面パターンセットと、を気密封止するステップと、
(f)前記メッキされた貫通孔の詰め物を除去し、前記気密封止された基体を切断して前記ダイを個別化することにより前記複数のディスクリート回路部品の各々を物理的に分離するステップと、
を備えている方法。
A method of manufacturing a discrete circuit component comprising:
(A) forming an array of a plurality of die surface pattern sets each comprising at least two conductive sections on the first surface of the substrate;
(B) Correspondingly, an array of a plurality of soldered surface pattern sets each comprising at least two conductive sections is formed on the second surface of the substrate, and further, plated through holes are formed. Using the first, second, following conductive sections of the at least two conductive sections of each of the die surface pattern sets, the first of the at least two conductive sections of the corresponding soldered surface pattern set. Electrically connecting to the second, following conductive compartments respectively;
(C) padding the plated through-holes;
(D) placing a circuit die for the component on the first conductive section of each of the die surface pattern sets, electrically connecting the first electrode of the die to the die, Electrically connecting the second and lower electrodes to the second and lower conductive sections of the same die surface pattern set, respectively.
(E) hermetically sealing the die and all die surface pattern sets on the first surface of the substrate;
(F) physically removing each of the plurality of discrete circuit components by removing the padding of the plated through-holes, cutting the hermetically sealed substrate and individualizing the die; ,
A method comprising:
製造段階で詰め物を施した貫通孔を有するディスクリート回路部品であって、
基体であって、その第1の表面には、第1および第2の導電性区画を備えたダイ表面パターンセットが形成してあり、その反対側である第2の表面には、第1および第2の導電性区画を備えたハンダ付け表面パターンセットが形成してあり、メッキされた貫通孔が、前記ダイ表面パターンセットの前記第1および第2の導電性区画の各々を、対応するハンダ付け表面パターンセットの前記第1および第2の導電性区画にそれぞれ電気的に接続している基体と、
第1および第2の電極を有する回路ダイであって、前記ダイの第1の電極が前記ダイ表面パターンセットの前記第1の導電性区画に電気的に接続されており、前記ダイの第2の電極が前記ダイ表面パターンセットの前記第2の導電性区画に電気的に接続されている回路ダイと、
前記ダイと、前記基体の前記第1の表面上の前記ダイ表面パターンセットと、を気密封止している気密封止材と、
を備えているディスクリート回路部品。
A discrete circuit component having a through-hole stuffed at the manufacturing stage,
A die surface pattern set having first and second conductive sections is formed on a first surface of the substrate, and on the opposite second surface, first and second surfaces are formed. A soldered surface pattern set having a second conductive section is formed, and a plated through hole corresponds to each of the first and second conductive sections of the die surface pattern set. A substrate electrically connected to each of the first and second conductive sections of the attachment surface pattern set;
A circuit die having first and second electrodes, wherein the first electrode of the die is electrically connected to the first conductive section of the die surface pattern set; A circuit die electrically connected to the second conductive section of the die surface pattern set;
An airtight sealing material hermetically sealing the die and the die surface pattern set on the first surface of the substrate;
Discrete circuit parts equipped with.
製造段階で詰め物を施した貫通孔を有するディスクリート回路部品であって、
基体であって、その第1の表面には、少なくとも第1および第2の導電性区画を備えたダイ表面パターンセットが形成してあり、その反対側である第2の表面には、少なくとも第1および第2の導電性区画を備えたハンダ付け表面パターンセットが形成してあり、1つのメッキされた貫通孔が、前記ダイ表面パターンセットの前記第1、第2、以下の導電性区画の各々を、対応するハンダ付け表面パターンセットの前記第1、第2、以下の導電性区画にそれぞれ電気的に接続している基体と、
少なくとも第1および第2の電極を有する回路ダイであって、前記ダイの第1の電極が前記ダイ表面パターンセットの前記第1の導電性区画に電気的に接続されており、前記ダイの第2以下の電極が、前記ダイ表面パターンセットの前記第2以下の導電性区画に電気的に接続されている回路ダイと、
前記ダイと、前記基体の前記第1の表面上の前記ダイ表面パターンセットと、を気密封止している気密封止材と、
を備えているディスクリート回路部品。
A discrete circuit component having a through-hole stuffed at the manufacturing stage,
A die surface pattern set having at least first and second conductive sections is formed on a first surface of the substrate, and at least a second surface on the opposite side is at least a first surface. Forming a soldered surface pattern set with first and second conductive sections, wherein one plated through-hole of the first, second and following conductive sections of the die surface pattern set; A substrate electrically connecting each to the first, second, and following conductive sections of the corresponding soldered surface pattern set;
A circuit die having at least a first and a second electrode, wherein the first electrode of the die is electrically connected to the first conductive section of the die surface pattern set; A circuit die having two or fewer electrodes electrically connected to the second or smaller conductive section of the die surface pattern set;
An airtight sealing material hermetically sealing the die and the die surface pattern set on the first surface of the substrate;
Discrete circuit parts equipped with.
JP2003166550A 2003-06-11 2003-06-11 Discrete circuit component with through-hole filled with padding at production step and manufacturing method therefor Pending JP2005005449A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003166550A JP2005005449A (en) 2003-06-11 2003-06-11 Discrete circuit component with through-hole filled with padding at production step and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003166550A JP2005005449A (en) 2003-06-11 2003-06-11 Discrete circuit component with through-hole filled with padding at production step and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2005005449A true JP2005005449A (en) 2005-01-06

Family

ID=34092683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003166550A Pending JP2005005449A (en) 2003-06-11 2003-06-11 Discrete circuit component with through-hole filled with padding at production step and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2005005449A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000564A (en) * 2011-09-14 2013-03-27 株式会社村田制作所 Method for manufacturing electronic component module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000564A (en) * 2011-09-14 2013-03-27 株式会社村田制作所 Method for manufacturing electronic component module
JP2013062387A (en) * 2011-09-14 2013-04-04 Murata Mfg Co Ltd Method of manufacturing electronic component module

Similar Documents

Publication Publication Date Title
US8110909B1 (en) Semiconductor package including top-surface terminals for mounting another semiconductor package
KR100826391B1 (en) Chip type solid electrolytic capacitor
US20100170706A1 (en) Electronic module and method for manufacturing an electronic module
KR20160041974A (en) Embedded packaging with preformed vias
US8797756B2 (en) Integrated overmolded interconnect tab for surface-mounted circuits
EP2733727B1 (en) Packaging method of quad flat non-leaded package
CN106816416B (en) Semiconductor embedded hybrid packaging structure and manufacturing method thereof
JP2004104048A (en) Chip type solid electrolytic capacitor
JP2021530111A (en) Semiconductor device with electroplated die mounting
CN103929895A (en) Circuit board with embedded element and manufacturing method of circuit board with embedded element and packaging structure of circuit board with embedded element
CN111081652B (en) Press-fit semiconductor device
US7076870B2 (en) Manufacturing process for a surface-mount metal-cavity package for an oscillator crystal blank
KR0148082B1 (en) Stack semiconductor package and package socket
JP2005005449A (en) Discrete circuit component with through-hole filled with padding at production step and manufacturing method therefor
JPS627109A (en) Manufacture of network electronic component
KR20170124769A (en) Electric component module and manufacturing method threrof
JP6763438B2 (en) Electronic module
EP2061289A1 (en) Interconnection of embedded passive components and substrates
CN112992776A (en) Packaging method, packaging structure and packaging module
US6989559B2 (en) Discrete circuit component having fabrication stage clogged through-holes and process of making the same
KR100243023B1 (en) Semiconductor package and method of manufacturing and laminating it
TW200847301A (en) Process for making leadless package for discrete circuit components
JPH06216492A (en) Electronic device
JP2719459B2 (en) Numerical display for surface mounting and method of manufacturing the same
WO2023213394A1 (en) Multi-layer printed circuit board and method for its production

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060131