JP2004533176A5 - - Google Patents

Download PDF

Info

Publication number
JP2004533176A5
JP2004533176A5 JP2003501086A JP2003501086A JP2004533176A5 JP 2004533176 A5 JP2004533176 A5 JP 2004533176A5 JP 2003501086 A JP2003501086 A JP 2003501086A JP 2003501086 A JP2003501086 A JP 2003501086A JP 2004533176 A5 JP2004533176 A5 JP 2004533176A5
Authority
JP
Japan
Prior art keywords
mode
adaptive
multimode
rake
functional mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003501086A
Other languages
English (en)
Other versions
JP2004533176A (ja
Filing date
Publication date
Priority claimed from US09/871,049 external-priority patent/US6618434B2/en
Application filed filed Critical
Publication of JP2004533176A publication Critical patent/JP2004533176A/ja
Publication of JP2004533176A5 publication Critical patent/JP2004533176A5/ja
Pending legal-status Critical Current

Links

Claims (50)

  1. ネットワークインタフェースと、
    該ネットワークインタフェースに接続された複数の適応マルチモードレイクフィンガであって、少なくとも2つの異なる固定のアーキテクチャを有する第1の複数の異種計算素子から成り、該第1の複数の異種計算素子が該複数の適応マルチモードレイクフィンガを形成するよう構成可能であり、該第1の複数の異種計算素子が第1のモード信号に応答してパス受信用の第1の機能モードに構成可能であり、第2のモード信号に応答してサーチ用の第2の機能モードに構成可能であり、および第3のモード信号に応答して第3の機能モードに構成可能であるような複数の適応マルチモードレイクフィンガと、
    該複数の適応マルチモードレイクフィンガに接続されたマルチモードプロセッサであって、該第1のモード信号に応答してパス受信用の該第1の機能モードに構成可能であり、該第2のモード信号に応答して、該サーチ用の第2の機能モードに構成可能であり、およびさらに該第3のモード信号に応答して第3の機能モードに構成可能であるようなマルチモードプロセッサと、
    を備えるマルチモードレイク受信機。
  2. 捕捉モードの場合、前記複数の適応マルチモードレイクフィンガのすべての適応マルチモードレイクフィンガは前記サーチ用の第2の機能モードに構成され、前記マルチモードプロセッサは前記サーチ用の第2の機能モードに構成される、請求項1記載のマルチモードレイク受信機。
  3. トラヒックモードの場合、
    前記複数の適応マルチモードレイクフィンガの第1の部分集合の適応マルチモードレイクフィンガは前記サーチ用の第2の機能モードに構成され、前記マルチモードプロセッサの第1の部分は前記サーチ用の第2の機能モードに構成され、
    前記複数の適応マルチモードレイクフィンガの第2の部分集合の適応マルチモードレイクフィンガは前記パス受信用の第1の機能モードに構成され、前記マルチモードプロセッサの第2の部分は前記パス受信用の第1の機能モードに構成される、請求項1記載のマルチモードレイク受信機。
  4. パス受信用の第1の機能モードに構成される前記第2の部分集合の適応マルチモードレイクフィンガは、前記サーチ用の第2の機能モードに構成されたときの前記第1の部分集合のマルチモードレイクフィンガおよび前記マルチモードプロセッサの前記第1の部分によって決まるマルチパスの数に対応する、請求項3記載のマルチモードレイク受信機。
  5. 前記サーチ用の第2の機能モードに構成される前記第1の部分集合の適応マルチモードレイクフィンガおよび前記パス受信用の第1の機能モードに構成される第2の部分集合の適応マルチモードレイクフィンガは、複数のチャネル依存パラメータから選択される少なくとも1つのチャネル依存パラメータに基づいて動的に決定され、前記複数のチャネル依存パラメータは、パイロット信号相対パワーレベル、識別されたマルチパスの数、識別された基地局の数、受信したトラヒックの信号対雑音比、および受信したトラックのエラーレートを含む、請求項3記載のマルチモードレイク受信機。
  6. アイドルモードの場合、
    前記複数の適応マルチモードレイクフィンガの第1の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第1の部分は前記サーチ用の第2の機能モードに構成され、
    前記複数の適応マルチモードレイクフィンガの第2の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第2の部分は前記パス受信用の第1の機能モードに構成され、
    前記複数の適応マルチモードレイクフィンガの第3の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第3の部分は、比較的低電力消費用の第4の機能モードに構成される、請求項1記載のマルチモードレイク受信機。
  7. 前記第1の複数の異種計算素子が
    第1の固定アーキテクチャを有する第1の計算素子と、第2の固定アーキテクチャを有する第2の計算素子とから成り、前記第1の固定アーキテクチャは前記第2の固定アーキテクチャと異なる、請求項1記載のマルチモードレイク受信機。
  8. 前記複数の適応マルチモードレイクフィンガ
    前記第1の複数の異種計算素子に接続された相互接続ネットワークをさらに備え、該相互接続ネットワークは、第1の構成情報に応答して前記第1の複数の異種計算素子を前記パス受信用の第1の機能モードに構成することが可能であり、該相互接続ネットワークは、第2の構成情報に応答して前記第1の複数の異種計算素子を前記サーチ用の第2の機能モードに再構成することが可能であり、および該相互接続ネットワークは、第3の構成情報に応答して前記第1の複数の異種計算素子を前記第3の機能モードに再構成することが可能である、請求項7記載のマルチモードレイク受信機。
  9. 前記第1の複数の異種計算素子は、
    擬似ランダムノイズシーケンスおよび直交コード発生器と、
    該擬似ランダムノイズシーケンスおよび直交コード発生器に接続されたタイミング調整器と、
    前記擬似ランダムノイズシーケンスおよび直交コード発生器に接続されたパイロット信号相関器と、
    該パイロット信号相関器に接続された位相推定器と、
    前記擬似ランダムノイズシーケンスおよび直交コード発生器ならびに前記タイミング調整器に接続されたチャネル相関器と、
    該チャネル相関器に接続された位相調整器と、
    をさらに備える、請求項7記載のマルチモードレイク受信機。
  10. 前記タイミング調整器からの第1の出力、前記パイロット信号相関器からの第2の出力、前記チャネル相関器からの第3の出力、および前記位相調整器からの第4の出力を含む複数の出力をさらに含み、該複数の出力がさらにマルチプレクサに接続され、該マルチプレクサは、前記第1の構成情報に応答して前記複数の出力から前記第4の出力を選択し、それによって前記パス受信用の第1の機能モードを提供することが可能であり、また、前記第2の構成情報に応答して前記複数の出力から前記第1の出力、前記第2の出力、および前記第3の出力を選択し、それによって前記サーチ用の第2の機能モードを提供することが可能である、請求項9記載のマルチモードレイク受信機。
  11. 前記第1の固定アーキテクチャおよび前記第2の固定アーキテクチャは、複数の特定のアーキテクチャから選択され、該複数の特定のアーキテクチャは、対応する機能、即ちメモリ、加算、乗算、複素乗算、減算、構成、再構成、制御、入力、出力、および現場でのプログラム可能性のうちの少なくとも2つの機能から成る請求項7記載のマルチモードレイク受信機。
  12. 前記マルチモードプロセッサは、
    第2の複数の異種計算素子をさらに備え、該第2の第1の計算素子は第1の固定アーキテクチャを有する第1の計算素子と、第2の固定アーキテクチャを有する第2の計算素子とから成り、前記第1の固定アーキテクチャは前記第2の固定アーキテクチャと異なる、請求項1記載のマルチモードレイク受信機。
  13. 前記マルチモードプロセッサは、
    前記第2の複数の異種計算素子に接続された相互接続ネットワークをさらに備え、該相互接続ネットワークは、前記第1の構成情報に応答して前記第2の複数の異種計算素子を前記パス受信用の第1の機能モードに構成することが可能であり、また、第2の構成情報に応答して前記第2の複数の異種計算素子を前記サーチ用の第2の機能モードに再構成することが可能であり、および、さらに第2の構成情報に応答して前記第2の複数の異種計算素子をサーチ用の第2の機能モードに再構成することが可能である、請求項12記載のマルチモードレイク受信機。
  14. 前記第2の複数の異種計算素子は、
    マルチパス結合器と、
    モードおよびパス割り振りプロセッサと、
    をさらに備える、請求項12記載のマルチモードレイク受信機。
  15. 前記第1の固定アーキテクチャおよび前記第2の固定アーキテクチャは、複数の特定のアーキテクチャから選択され、該複数の特定のアーキテクチャは、対応する機能、即ち、メモリ、加算、乗算、複素乗算、減算、構成、再構成、制御、入力、出力、および現場でのプログラム可能性のうちの少なくとも2つの機能から成る、請求項12記載のマルチモードレイク受信機。
  16. 移動局内に組み入れられる請求項1記載のマルチモードレイク受信機。
  17. 基地局内に組み入れられる請求項1記載のマルチモードレイク受信機。
  18. マルチモードレイク機能モードを含む直接拡散式スペクトラム拡散受信装置であって、
    複数の異種計算素子、これら複数の異種計算素子のうちの、第1の固定アーキテクチャを有し、前記第2の計算素子は第2の固定アーキテクチャを有する第1の計算素子、および該複数の異種計算素子のうちの該第1の固定のアーキテクチャとは異なる第2の固定アーキテクチャを有する第2の計算素子と、
    該複数の異種計算素子に接続された相互接続ネットワークであって、第1の構成情報に応答して前記複数の異種計算素子をマルチパス受信用の第1の機能モードに構成することが可能であり、また、第2の構成情報に応答して前記複数の異種計算素子をサーチ用の第2の機能モードに再構成することが可能であり、およびさらに、該第1および第2の機能モードとは異なる第3の機能モードに応答して前記複数の異種計算素子を第3の機能モードに再構成可能である該相互接続ネットワークと、
    を備える、直接拡散式スペクトラム拡散受信装置。
  19. 前記第1の固定アーキテクチャおよび前記第2の固定アーキテクチャは、複数の特定のアーキテクチャから選択され、該複数の特定のアーキテクチャは、対応する機能、即ちメモリ、加算、乗算、複素乗算、減算、構成、再構成、制御、入力、出力、および現場でのプログラム可能性のうちの少なくとも2つの機能から成る、請求項18記載の直接拡散式スペクトラム拡散受信装置。
  20. 前記相互接続ネットワークは、前記複数の異種計算素子間でデータおよび制御情報を再構成可能なようにルーティングする、請求項18記載の直接拡散式スペクトラム拡散受信装置。
  21. 前記複数の異種計算素子および前記相互接続ネットワークに接続されたコントローラをさらに備え、該コントローラは、前記複数の異種計算素子を前記マルチパス受信用の第1の機能モードに構成すること、前記複数の異種計算素子を前記サーチ用の第2の機能モードに再構成すること、および前記複数の異種計算素子を前記第3の機能モードに再構成することを指示しスケジューリングすることができる、請求項18記載の直接拡散式スペクトラム拡散受信装置。
  22. 前記複数の異種計算素子および前記相互接続ネットワークに接続されたメモリをさらに備え、該メモリは、前記第1の構成情報前記第2の構成情報、および前記第3の構成情報を格納することができる、請求項18記載の直接拡散式スペクトラム拡散受信装置。
  23. 前記複数の異種計算素子および前記相互接続ネットワークは、複数の適応マルチモードレイクフィンガを形成して前記マルチパス受信用の第1の機能モードおよび前記サーチ用の第2の機能モードを提供するように構成されるとともに、前記複数の適応マルチモードレイクフィンガに動作可能に接続されたマルチモードプロセッサを形成するように構成され、
    前記複数の適応マルチモードレイクフィンガの各適応マルチモードレイクフィンガは、前記第1の構成情報に応答して前記マルチパス受信用の第1の機能モードに構成されることが可能であり、またさらに、前記第2の構成情報に応答して前記サーチ用の第2の機能モードに構成されることが可能であり
    前記マルチモードプロセッサは、前記第1の構成情報に応答して前記マルチパス受信用の第1の機能モードに構成され、またさらに、第2の構成情報に応答して前記サーチ用の第2の機能モードに構成されることが可能である、請求項18記載の直接拡散式スペクトラム拡散受信装置。
  24. 捕捉モードの場合、前記複数の適応マルチモードレイクフィンガのすべての適応マルチモードレイクフィンガは前記サーチ用の第2の機能モードに構成され、前記マルチモードプロセッサは前記サーチ用の第2の機能モードに構成される、請求項23記載の直接拡散式スペクトラム拡散受信装置。
  25. トラヒックモードの場合、
    前記複数の適応マルチモードレイクフィンガの第1の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第1の部分は前記サーチ用の第2の機能モードに構成され、
    前記複数の適応マルチモードレイクフィンガの第2の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第2の部分は前記マルチパス受信用の第1の機能モードに構成される、請求項23記載の直接拡散式スペクトラム拡散受信装置。
  26. 前記マルチパス受信用の第1の機能モードに構成される前記第2の部分集合の適応マルチモードレイクフィンガは、前記サーチ用の第2の機能モードに構成されたときの前記第1の部分集合のマルチモードレイクフィンガおよび前記マルチモードプロセッサの前記第1の部分によって決まるマルチパスの数に対応する、請求項25記載の直接拡散式スペクトラム拡散受信装置。
  27. 前記サーチ用の機能モードに構成される前記第1の部分集合の適応マルチモードレイクフィンガおよび前記マルチパス受信用の第1の機能モードに構成される第2の部分集合の適応マルチモードレイクフィンガは、複数のチャネル依存パラメータから選択される少なくとも1つのチャネル依存パラメータに基づいて動的に決定され、前記複数のチャネル依存パラメータは、パイロット信号相対パワーレベル、識別されたマルチパスの数、識別された基地局の数、受信したトラヒックの信号対雑音比、および受信したトラックのエラーレートを含む、請求項25記載の直接拡散式スペクトラム拡散受信装置。
  28. アイドルモードの場合、
    前記複数の適応マルチモードレイクフィンガの第1の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第1の部分は前記サーチ用の第2の機能モードに構成され、
    前記複数の適応マルチモードレイクフィンガの第2の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第2の部分は前記マルチパス受信用の第1の機能モードに構成され、
    前記複数の適応マルチモードレイクフィンガの第3の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第3の部分は、比較的低電力消費用の第4の機能モードに構成される、請求項23記載の直接拡散式スペクトラム拡散受信装置。
  29. 前記複数の異種計算素子は、
    擬似ランダムノイズシーケンスおよび直交コード発生器と、
    該擬似ランダムノイズシーケンスおよび直交コード発生器に接続されたパイロット信号相関器と、
    該パイロット信号相関器に接続された位相推定器と、
    前記擬似ランダムノイズシーケンスおよび直交コード発生器に接続されたタイミング調整器と、
    前記擬似ランダムノイズシーケンスおよび直交コード発生器ならびに前記タイミング調整器に接続されたチャネル相関器と、
    該チャネル相関器に接続された位相調整器と、
    をさらに備える、請求項18記載の直接拡散式スペクトラム拡散受信装置。
  30. 前記複数の異種計算素子は、
    マルチパス結合器と、
    モードおよびパス割り振りプロセッサと、
    をさらに備える、請求項18記載の直接拡散式スペクトラム拡散受信装置。
  31. 前記第1の固定アーキテクチャおよび前記第2の固定アーキテクチャは、複数の特定のアーキテクチャから選択され、該複数の特定のアーキテクチャは、対応する機能、即ちメモリ、加算、乗算、複素乗算、減算、構成、再構成、制御、入力、出力、および現場でのプログラム可能性のうちの少なくとも2つの機能から成る、請求項18記載の直接拡散式スペクトラム拡散受信装置。
  32. 前記第3の機能モード、非レイク受信機能モードから選択されるものである、請求項18記載の直接拡散式スペクトラム拡散受信装置。
  33. 移動局内に組み入れられる請求項18記載の直接拡散式スペクトラム拡散受信装置。
  34. 基地局内に組み入れられる請求項18記載の直接拡散式スペクトラム拡散受信装置。
  35. 入力信号を受け取ること、
    構成情報に応答して複数の異種計算素子を複数の適応マルチモードレイクフィンガを形成するよう構成すること、および
    第1の構成情報に応答して、複数の適応マルチモードレイクフィンガをパス受信用の第1の機能モードに構成することであって、それにより前記入力信号のマルチパス受信を提供する、パス受信用の第1の機能モードに構成すること、
    第2の構成情報に応答して、前記複数の適応マルチモードレイクフィンガをサーチ用の第2の機能モードに構成することであって、それにより前記入力信号からの複数のパイロット信号の決定を提供する、サーチ用の第2の機能モードに構成すること、
    第3の構成情報に応答して、該複数の適応マルチモードレイクフィンガを該第1および第2の機能モードとは異なる第3の機能モードに構成すること
    とを含む、適応レイク受信方法。
  36. 前記第1の構成情報に応答して、マルチモードプロセッサをマルチパス結合器として前記パス受信用の第1の機能モードに構成することであって、それにより前記入力信号の前記マルチパス受信から出力データを供給する、パス受信用の第1の機能モードに構成すること、
    第2に構成情報に応答して、前記マルチモードプロセッサをサーチ用の第2の機能モードに構成することであって、それにより前記入力信号から決定された前記複数のパイロット信号から好ましいパイロット信号を選択する、サーチ用の第2の機能モードに構成すること、および
    前記第3の構成情報に応答して、前記マルチモードプロセッサを前記第3の機能モードに構成すること、
    とをさらに含む、請求項35記載の適応レイク受信方法。
  37. 捕捉モードにおいて、前記複数の適応マルチモードレイクフィンガのすべての適応マルチモードレイクフィンガおよび前記マルチモードプロセッサを前記サーチ用の第2の機能モードに構成することをさらに含む、請求項36記載の適応レイク受信方法。
  38. トラヒックモードにおいて、前記複数の適応マルチモードレイクフィンガの第1の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第1の部分を前記サーチ用の第2の機能モードに構成すること、
    前記トラヒックモードにおいて、前記複数の適応マルチモードレイクフィンガの第2の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第2の部分を前記パス受信用の第1の機能モードに構成すること、
    とをさらに含む、請求項36記載の適応レイク受信方法。
  39. パス受信用の第1の機能モードに構成される前記第2の部分集合の適応マルチモードレイクフィンガは、前記サーチ用の第2の機能モードに構成されたときの前記第1の部分集合のマルチモードレイクフィンガおよび前記マルチモードプロセッサの前記第1の部分によって決まるマルチパスの数に対応する、請求項38記載の適応レイク受信方法。
  40. 前記サーチ用の第2の機能モードに構成される前記第1の部分集合の適応マルチモードレイクフィンガおよび前記パス受信用の第1の機能モードに構成される前記第2の部分集合の適応マルチモードレイクフィンガは、複数のチャネル依存パラメータから選択される少なくとも1つのチャネル依存パラメータに基づいて動的に決定され、前記複数のチャネル依存パラメータは、パイロット信号相対パワーレベル、識別されたマルチパスの数、識別された基地局の数、受信したトラヒックの信号対雑音比、および受信したトラックのエラーレートを含む、請求項38記載の適応レイク受信方法。
  41. アイドルモードにおいて、前記複数の適応マルチモードレイクフィンガの第1の部分集合の適応マルチモードレイクフィンガを前記サーチ用の第2の機能モードに構成するとともに、前記マルチモードプロセッサの第1の部分を前記サーチ用の第2の機能モードに構成し、
    前記アイドルモードにおいて、前記複数の適応マルチモードレイクフィンガの第2の部分集合の適応マルチモードレイクフィンガを前記パス受信用の第1の機能モードに構成するとともに、前記マルチモードプロセッサの第2の部分を前記パス受信用の第1の機能モードに構成し、また、
    前記アイドルモードにおいて、前記複数の適応マルチモードレイクフィンガの第3の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第3の部分を比較的低電力消費用の第4の機能モードに構成する、請求項36記載の適応レイク受信方法。
  42. 移動局内で行われる請求項35記載の適応レイク受信方法。
  43. 基地局内で行われる請求項35記載の適応レイク受信方法。
  44. 第1の固定のアーキテクチャを有する第1の計算素子および該第1の固定のアーキテクチャとは異なる第2のアーキテクチャを有する第2の計算素子を含む複数の異種計算素子と、
    該複数の異種計算素子に接続された相互接続ネットワークであって、前記複数の異種計算素子を、複数の適応マルチモードレイクフィンガを形成して、複数のレイク機能モードを提供するとともに、該複数の適応マルチモードレイクフィンガに動作可能に接続されたマルチモードプロセッサを形成するように構成することができ、さらに該複数の異種計算素子を構成して非レイク機能モードを提供することができる該相互接続ネットワークと、
    を備える、直接拡散式スペクトラム拡散符号分割多重アクセス無線受信装置。
  45. 前記複数の適応マルチモードレイクフィンガの各適応マルチモードレイクフィンガは、第1の構成情報に応答して前記複数のレイク機能モードのうちのマルチパス受信機能モードに構成されるとともに、またさらに、第2の構成情報に応答して前記複数のレイク機能モードのうちのサーチャー機能モードに構成されることが可能であり
    前記マルチモードプロセッサは、前記第1の構成情報に応答して前記マルチパス受信機能モードに構成され、またさらに、第2の構成情報に応答して前記サーチャー機能モードに構成されることが可能である、請求項44記載の直接拡散式スペクトラム拡散符号分割多重アクセス無線受信装置。
  46. 捕捉モードの場合、前記複数の適応マルチモードレイクフィンガのすべての適応マルチモードレイクフィンガは前記サーチャー機能モードに構成され、前記マルチモードプロセッサは前記サーチャー機能モードに構成される、請求項45記載の直接拡散式スペクトラム拡散符号分割多重アクセス無線受信装置。
  47. トラヒックモードの場合、
    前記複数の適応マルチモードレイクフィンガの第1の部分集合の適応マルチモードレイクフィンガは前記サーチャー機能モードに構成され、前記マルチモードプロセッサの第1の部分は前記サーチャー機能モードに構成され、
    前記複数の適応マルチモードレイクフィンガの第2の部分集合の適応マルチモードレイクフィンガは前記マルチパス受信機能モードに構成され、前記マルチモードプロセッサの第2の部分は前記マルチパス受信機能モードに構成される、請求項45記載の直接拡散式スペクトラム拡散符号分割多重アクセス無線受信装置。
  48. 前記サーチャー機能モードに構成される前記第1の部分集合の適応マルチモードレイクフィンガおよび前記マルチパス受信機能モードに構成される第2の部分集合の適応マルチモードレイクフィンガは、複数のチャネル依存パラメータから選択される少なくとも1つのチャネル依存パラメータに基づいて動的に決定され、前記複数のチャネル依存パラメータは、パイロット信号相対パワーレベル、識別されたマルチパスの数、識別された基地局の数、受信したトラヒックの信号対雑音比、および受信したトラックのエラーレートを含む、請求項47記載の直接拡散式スペクトラム拡散符号分割多重アクセス無線受信装置。
  49. アイドルモードの場合、
    前記複数の適応マルチモードレイクフィンガの第1の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第1の部分は前記サーチャー機能モードに構成され、
    前記複数の適応マルチモードレイクフィンガの第2の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第2の部分は前記パス受信機能モードに構成され、
    前記複数の適応マルチモードレイクフィンガの第3の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第3の部分は、比較的低電力消費に構成される、請求項45記載の直接拡散式スペクトラム拡散符号分割多重アクセス無線受信装置。
  50. ネットワークインタフェースと、
    該ネットワークインタフェースに接続された複数の適応マルチモードレイクフィンガであって、該複数の適応マルチモードレイクフィンガの各適応マルチモードレイクフィンガは、複数の異種計算素子から成り、第1のモード信号に応答してパス受信用の第1の機能モードに構成され、また第2のモード信号に応答してサーチ用の第2の機能モードに構成され、およびさらに第3のモード信号に応答して第3の、非レイク機能モードに構成されることが可能な該複数の適応マルチモードレイクフィンガと、
    該複数の適応マルチモードレイクフィンガに動作可能に接続され、複数の異種計算素子から成るマルチモードプロセッサであって、該複数の異種計算素子が、該第1のモード信号に応答してパス受信用の該第1の機能モードに構成され、該第2のモード信号に応答して該サーチ用の第2の機能モードに構成され、およびさらに該第3のモード信号に応答して該第3の、非レイク機能モードに構成されることが可能となっているマルチモードプロセッサと、を備え、
    捕捉モードの場合、前記複数の適応マルチモードレイクフィンガのすべての適応マルチモードレイクフィンガは前記サーチ用の第2の機能モードに構成され、前記マルチモードプロセッサは前記サーチ用の第2の機能モードに構成され、
    トラヒックモードの場合、前記複数の適応マルチモードレイクフィンガの第1の部分集合の適応マルチモードレイクフィンガはおよび前記マルチモードプロセッサの第1の部分は前記用の第2の機能モードに構成され、前記複数の適応マルチモードレイクフィンガの第2の部分集合の適応マルチモードレイクフィンガおよび前記マルチモードプロセッサの第2の部分は前記パス受信用の第1の機能モードに構成され、
    前記サーチ用の第2の機能モードに構成される前記第1の部分集合の適応マルチモードレイクフィンガおよび前記パス受信用の第1の機能モードに構成される第2の部分集合の適応マルチモードレイクフィンガは、複数のチャネル依存パラメータから選択される少なくとも1つのチャネル依存パラメータに基づいて動的に決定され、前記複数のチャネル依存パラメータはさらに、パイロット信号相対パワーレベル、識別されたマルチパスの数、識別された基地局の数、受信したトラヒックの信号対雑音比、および受信したトラックのエラーレートを含む、マルチモードレイク受信機。
JP2003501086A 2001-05-31 2002-05-17 動的サーチおよびマルチパス受信の適応マルチモードレイク受信機 Pending JP2004533176A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/871,049 US6618434B2 (en) 2001-05-31 2001-05-31 Adaptive, multimode rake receiver for dynamic search and multipath reception
PCT/US2002/016044 WO2002098012A1 (en) 2001-05-31 2002-05-17 Adaptive, multimode rake receiver for dynamic search and multipath reception

Publications (2)

Publication Number Publication Date
JP2004533176A JP2004533176A (ja) 2004-10-28
JP2004533176A5 true JP2004533176A5 (ja) 2007-05-10

Family

ID=25356614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003501086A Pending JP2004533176A (ja) 2001-05-31 2002-05-17 動的サーチおよびマルチパス受信の適応マルチモードレイク受信機

Country Status (6)

Country Link
US (1) US6618434B2 (ja)
EP (1) EP1391050A1 (ja)
JP (1) JP2004533176A (ja)
KR (1) KR100894728B1 (ja)
TW (1) TW589819B (ja)
WO (1) WO2002098012A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012875B4 (de) * 2000-03-16 2004-04-01 Infineon Technologies Ag Mobilfunkempfänger
US7962716B2 (en) 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US20040133745A1 (en) 2002-10-28 2004-07-08 Quicksilver Technology, Inc. Adaptable datapath for a digital processing system
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US7752419B1 (en) 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
KR100428709B1 (ko) * 2001-08-17 2004-04-27 한국전자통신연구원 다중 경로 정보 피드백을 이용한 순방향 빔형성 장치 및그 방법
US20030055861A1 (en) * 2001-09-18 2003-03-20 Lai Gary N. Multipler unit in reconfigurable chip
US7257380B2 (en) * 2001-11-14 2007-08-14 Broadcom Corporation Integrated multimode radio and components thereof
US7433389B2 (en) * 2001-11-20 2008-10-07 Mediatek Inc. Methods and apparatus for spread spectrum signal processing using a reconfigurable coprocessor
US7046635B2 (en) 2001-11-28 2006-05-16 Quicksilver Technology, Inc. System for authorizing functionality in adaptable hardware devices
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US7215701B2 (en) 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
KR100430527B1 (ko) * 2001-12-27 2004-05-10 한국전자통신연구원 채널 추정 지연 보상이 가능한 레이크 수신기
US7403981B2 (en) * 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
US7058116B2 (en) * 2002-01-25 2006-06-06 Intel Corporation Receiver architecture for CDMA receiver downlink
US20040015970A1 (en) * 2002-03-06 2004-01-22 Scheuermann W. James Method and system for data flow control of execution nodes of an adaptive computing engine (ACE)
TWI325239B (en) * 2002-04-12 2010-05-21 Interdigital Tech Corp Node-b/base station, method for increasing capacity of base station and method for utilizing path searcher hardware for node-b/base station
US6785322B1 (en) * 2002-04-12 2004-08-31 Interdigital Technology Corporation Node-B/base station rake finger pooling
US7493375B2 (en) * 2002-04-29 2009-02-17 Qst Holding, Llc Storage and delivery of device features
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
EP1372269A1 (en) * 2002-06-12 2003-12-17 Agilent Technologies, Inc. - a Delaware corporation - Improved spread spectrum receiver rake
US7340017B1 (en) * 2002-07-30 2008-03-04 National Semiconductor Corporation System and method for finger management in a rake receiver
US6917814B2 (en) * 2002-08-06 2005-07-12 Motorola, Inc. Method and mobile station for reporting multi-path signals based on a report window
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
US7277474B2 (en) * 2002-11-05 2007-10-02 Analog Devices, Inc. Finger allocation for a path searcher in a multipath receiver
US7478031B2 (en) * 2002-11-07 2009-01-13 Qst Holdings, Llc Method, system and program for developing and scheduling adaptive integrated circuity and corresponding control or configuration information
US8276135B2 (en) 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
US7225301B2 (en) 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
US20040109494A1 (en) * 2002-12-10 2004-06-10 Kindred Daniel R. Finger merge protection for rake receivers using polling
CN100492937C (zh) * 2002-12-27 2009-05-27 Nxp股份有限公司 具有多天线的移动终端及其方法
KR100546318B1 (ko) * 2003-02-22 2006-01-26 삼성전자주식회사 서로 다른 통신모드를 지원하는 듀얼 모드 모뎀의 통합 셀탐색기
RU2006100275A (ru) * 2003-06-18 2006-07-10 Амбрик, Инк. (Us) Система разработки интегральной схемы
US20070186076A1 (en) * 2003-06-18 2007-08-09 Jones Anthony M Data pipeline transport system
JP3962785B2 (ja) * 2003-07-02 2007-08-22 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー シグナル・アナライザ及び周波数領域データ生成方法
US7286592B2 (en) * 2004-02-24 2007-10-23 Nokia Mobile Phones, Ltd. Method and apparatus for receiving a signal
US7817579B2 (en) * 2004-03-29 2010-10-19 Intel Corporation Access point having at least one or more configurable radios
US8867676B2 (en) * 2004-09-17 2014-10-21 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for controlling interference suppressing receivers
US20060063482A1 (en) * 2004-09-20 2006-03-23 Samsung Electronics Co., Ltd. Apparatus and method for receiving a broadcasting service in a digital multimedia broadcasting system
US20060105802A1 (en) * 2004-10-29 2006-05-18 Samsung Electronics Co., Ltd. Communication system with reconfigurable hardware structure and reconfiguration method therefor
JP4507909B2 (ja) * 2005-02-21 2010-07-21 株式会社日立製作所 チャネル密度を適応的に制御する基地局装置、および制御方法
US20060209932A1 (en) * 2005-03-18 2006-09-21 Qualcomm Incorporated Channel estimation for single-carrier systems
US7515876B2 (en) * 2005-05-03 2009-04-07 Agere Systems Inc. Rake receiver with time-shared fingers
KR100791285B1 (ko) * 2005-05-06 2008-01-04 삼성전자주식회사 무선 네트워크 서비스 지원 여부를 표시하는 장치 및 방법
US8964912B2 (en) * 2005-05-31 2015-02-24 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive timing recovery via generalized RAKE reception
EP3007056A1 (en) 2006-05-29 2016-04-13 Certgate GmbH Method for communication with a multi-function memory card
US8462818B2 (en) * 2006-08-02 2013-06-11 Freescale Semiconductor, Inc. Method for processing CDMA signals and a device having CDMA signal capabilities
JP5320811B2 (ja) 2008-05-13 2013-10-23 富士通株式会社 Rake受信機、基地局装置、受信制御方法および受信制御プログラム
US20100304744A1 (en) * 2009-05-29 2010-12-02 Qualcomm Incorporated Method and apparatus for performing searches with multiple receive diversity (rxd) search modes
EP2526494B1 (en) 2010-01-21 2020-01-15 SVIRAL, Inc. A method and apparatus for a general-purpose, multiple-core system for implementing stream-based computations
CN103891153B (zh) * 2011-10-19 2017-05-03 飞思卡尔半导体公司 多模耙式接收器、蜂窝基站以及蜂窝通信器件
US9155040B2 (en) * 2012-08-24 2015-10-06 Qualcomm Incorporated Methods and devices for processing a general page message in slotted idle mode
DE102016207588A1 (de) * 2015-05-06 2016-11-10 Samsung Electronics Co., Ltd. Gerät und Verfahren für die Suche nach Zellen in einem drahtlosen Endgerät
KR102478234B1 (ko) * 2015-05-06 2022-12-19 삼성전자주식회사 무선 단말에서의 셀 탐색장치 및 방법
EP3255805B1 (en) * 2016-06-08 2020-09-02 Nxp B.V. Signal processing system and method
US9729153B1 (en) * 2016-08-11 2017-08-08 Xilinx, Inc. Multimode multiplexer-based circuit
CN106686615B (zh) * 2017-02-22 2019-11-05 杭州字节信息技术有限公司 一种基于移动测量的全制式基站信息并行采集实现系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI932605A (fi) * 1993-06-07 1994-12-08 Nokia Telecommunications Oy Tukiasemavastaanotinlaitteisto
US5490165A (en) * 1993-10-28 1996-02-06 Qualcomm Incorporated Demodulation element assignment in a system capable of receiving multiple signals
JP2655068B2 (ja) 1993-12-30 1997-09-17 日本電気株式会社 スペクトラム拡散受信機
GB2291567B (en) 1994-07-01 1999-02-24 Roke Manor Research Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit
FI943249A (fi) 1994-07-07 1996-01-08 Nokia Mobile Phones Ltd Menetelmä vastaanottimen ohjaamiseksi ja vastaanotin
US5892961A (en) * 1995-02-17 1999-04-06 Xilinx, Inc. Field programmable gate array having programming instructions in the configuration bitstream
US5737631A (en) * 1995-04-05 1998-04-07 Xilinx Inc Reprogrammable instruction set accelerator
US5646544A (en) * 1995-06-05 1997-07-08 International Business Machines Corporation System and method for dynamically reconfiguring a programmable gate array
US5784313A (en) * 1995-08-18 1998-07-21 Xilinx, Inc. Programmable logic device including configuration data or user data memory slices
US6237029B1 (en) * 1996-02-26 2001-05-22 Argosystems, Inc. Method and apparatus for adaptable digital protocol processing
US5907580A (en) * 1996-06-10 1999-05-25 Morphics Technology, Inc Method and apparatus for communicating information
US6023742A (en) * 1996-07-18 2000-02-08 University Of Washington Reconfigurable computing architecture for providing pipelined data paths
CA2210582C (en) 1996-07-24 2001-01-30 Ntt Mobile Communications Network Inc. Method and apparatus for receiving cdma radio communication
JP3681230B2 (ja) * 1996-07-30 2005-08-10 松下電器産業株式会社 スペクトル拡散通信装置
US5828858A (en) * 1996-09-16 1998-10-27 Virginia Tech Intellectual Properties, Inc. Worm-hole run-time reconfigurable processor field programmable gate array (FPGA)
US5825202A (en) * 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
US5970254A (en) * 1997-06-27 1999-10-19 Cooke; Laurence H. Integrated processor and programmable data path chip for reconfigurable computing
US5966534A (en) * 1997-06-27 1999-10-12 Cooke; Laurence H. Method for compiling high level programming languages into an integrated processor with reconfigurable logic
US6120551A (en) * 1997-09-29 2000-09-19 Xilinx, Inc. Hardwire logic device emulating an FPGA
US6230307B1 (en) * 1998-01-26 2001-05-08 Xilinx, Inc. System and method for programming the hardware of field programmable gate arrays (FPGAs) and related reconfiguration resources as if they were software by creating hardware objects
JPH11261440A (ja) * 1998-03-11 1999-09-24 Oki Electric Ind Co Ltd 合成受信装置
US6088043A (en) * 1998-04-30 2000-07-11 3D Labs, Inc. Scalable graphics processor architecture
US6150838A (en) * 1999-02-25 2000-11-21 Xilinx, Inc. FPGA configurable logic block with multi-purpose logic/memory circuit
WO2002011309A1 (en) * 2000-07-31 2002-02-07 Morphics Technology, Inc. Generic finger architecture for spread spectrum applications
EP1368905A4 (en) * 2000-07-31 2009-06-24 Infineon Technologies Ag DEVICE AND METHOD FOR A CONFIGURABLE MULTI-DWELL SEARCH ENGINE FOR SPREADING SPECTRUM APPLICATIONS
US6674999B2 (en) * 2001-03-16 2004-01-06 Skyworks Solutions, Inc Dynamically varying linearity system for an RF front-end of a communication device

Similar Documents

Publication Publication Date Title
JP2004533176A5 (ja)
US6618434B2 (en) Adaptive, multimode rake receiver for dynamic search and multipath reception
CN1650590B (zh) 在cdma通信系统中的弹性相关和排队
US8406281B2 (en) Apparatus, module, and method for implementing communications functions
KR20050090027A (ko) 재구성 가능한 상관기 세트를 이용한 경로 검색기
CN1356802B (zh) 用于cdma接收机的多径检测电路和方法
US6463048B1 (en) Code generator for multiple rake finger and method of use
US7003022B2 (en) Matched filter and receiver for mobile radio communication system
WO2005034404A3 (en) Rake-based cdma receivers for multiple receiver antennas
KR100822590B1 (ko) 수신 장치, 수신 방법 및 반도체 장치
EP1133067B1 (en) Spreading code generation apparatus and CDMA receiver
KR100388873B1 (ko) 시분할 방식으로 동작 가능한 cdma 수신기 및 그의제어 방법
Zhang et al. Trade-offs of performance and single chip implementation of indoor wireless multi-access receivers
KR100480072B1 (ko) 다중 경로 탐색기
US7876809B2 (en) Code division multiple access (CDMA) receiving device, and path searching method
EP1058398A2 (en) CDMA mobile communication system
Verhelst et al. Energy Scalable Radio Design: For Pulsed UWB Communication and Ranging
JP2003283379A (ja) 無線通信システム
JPH11274977A (ja) マッチトフィルタ
JP2001186050A (ja) 受信端末装置
KR20060091172A (ko) 이동통신 시스템에서 기지국의 다중경로 탐색장치