TW589819B - Adaptive, multimode rake receiver for dynamic search and multipath reception - Google Patents

Adaptive, multimode rake receiver for dynamic search and multipath reception Download PDF

Info

Publication number
TW589819B
TW589819B TW091110770A TW91110770A TW589819B TW 589819 B TW589819 B TW 589819B TW 091110770 A TW091110770 A TW 091110770A TW 91110770 A TW91110770 A TW 91110770A TW 589819 B TW589819 B TW 589819B
Authority
TW
Taiwan
Prior art keywords
mode
adaptive
rake
adaptive multi
patent application
Prior art date
Application number
TW091110770A
Other languages
English (en)
Inventor
Ghobad Heidari-Bateni
Robert Thomas Plunkett
Original Assignee
Quicksilver Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quicksilver Tech Inc filed Critical Quicksilver Tech Inc
Application granted granted Critical
Publication of TW589819B publication Critical patent/TW589819B/zh

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7113Determination of path profile
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/7117Selection, re-selection, allocation or re-allocation of paths to fingers, e.g. timing offset control of allocated fingers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects
    • H04B1/711Interference-related aspects the interference being multi-path interference
    • H04B1/7115Constructive combining of multi-path signals, i.e. RAKE receivers
    • H04B1/712Weighting of fingers for combining, e.g. amplitude control or phase rotation using an inner loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2201/00Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/707Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
    • H04B2201/70707Efficiency-related aspects
    • H04B2201/70709Efficiency-related aspects with discontinuous detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

589819 A7 ________Β7 _ 五、發明說明(/ ) [發明領域] 本發明係槪括關於積體電路’且尤指用於動態搜尋及 多重路徑接收之多模耙式接收之適應性及可重新配置的積 體電路,其運用於例如CDMA、cdma2000、W-CDMA、或 任何其他的直接序列展開頻譜(direct-sequence spread spectrum)通訊系統。 [相關申請案之交互參照] 本申請案係關於Paul L· Master等人於西元2001年3 月22日所提出之美國專利申請案序號第09/815,122號, 其標題爲“具有固定特定應用計算元件之多樣性與適應性 計算單元的異種及可重新配置矩陣之適應性積體電路”且 係共同讓渡至Quicksilver技術公司,並以參照方式而納入 本文而主張其優先權於所有共同揭示之標的(該“相關申請 案,,)。 [發明背景] 分碼多重存取(CDMA,code division multiple access) 、cdma2000、與W-CDMA行動通訊系統係漸增配置(或計 劃被配置)以順應行動通訊技術之漸增使用階層。於此等通 訊系統內,且尤其是於基站與行動站(或者諸如CDMA行 動電話或多媒體裝置之行動單元)內,一 “耙式(rake)”接 收器係運用以供多重路徑接收,以增加空間多樣性與時間 多樣性至通訊系統。 一耙式接收器包括複數個“耙式指部(rake finger)” , 其係運用以供此多重路徑接收、以及一指定的搜尋器 (請先閱讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 589819 A7 ___^ 五、發明說明(上) (searcher)(具有種種搜尋視窗)。該種搜尋器係運用以決定 可利用的多重路徑,耙式指部係接著分派至可利用的多重 路徑。此外,於行動站之內,該搜尋器係亦運用以供系統( 前導(pilot)訊號)蒐集、 耙式接收器之目前CDMA實施係採用一固定數目之耙 式指部於行動站與於基站。舉例而言,於行動站’典型爲 三個耙式指部係使用以接收高達三個多重路徑’且一個搜 尋器係使用以監視可利用或即將來臨的多重路徑與基站訊 號。該種固定數目之指部或搜尋器係各者分別專用於多重 路徑或搜尋,而可能造成不可接受的延遲(諸如於系統蒐集 之延遲)、漏失的呼叫、降級的呼叫、或者其他不良的系統 性能。 另外,諸如cdma2000與寬頻帶CDMA (W-CDMA)之 已提出的技術之實施係可能需要或者可能最佳化藉著運用 額外的耙式指部於通聯(traffic)模式以供多重路徑接收、與 額外的搜尋器以供搜尋訊號或頻道選擇,各者具有額外的 複雜度以供應較大展開(虛擬隨機雜訊或“PN”)碼或序列 與正交功能。然而,額外、固定且專用的積體電路(IC)硬 體之該種運用係可能提局祀式接收器之複雜度與成本,且 可能提高功率消耗,而具有潛在的不利影響於電池壽命與 對應的談話或通聯時間。 結果,仍然存在需要以提供〜種適應性及可重新配置 之耙式接收器,其係可對於多模式功能性、對於多重路徑 接收與搜尋功能二者以即時動態最佳化。該種適應性及可 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)--- y (請先閱讀背面之注意事項再填寫本頁) •t裝 1_1 n i I^-OJe i I n l IV n n -
589819 A7 ____B7___ 五、發明說明(3 ) 重新配置之耙式接收器係應亦使功率消耗爲最小且係應適 用於低功率應用,諸如使用於手持式與其他的電池供電式 裝置。 [發明槪論] 本發明關於一種新穎型式的耙式接收器,亦即一種多 模耙式接收器,其係可納入於一行動站或一基站之內,且 其具有動態前導訊號搜尋及多重路徑接收及組合能力,用 於CDMA、PCS、3G或其他行動通訊系統。本發明之多模 耙式接收器係可利用現存形式的積體電路而實施,且較佳 利用針對適應性或可重新配置計算之一種新類別的積體電 路與一種新穎方法而實施。 此外’本發明之該種較佳的多模耙式接收器係提供多 個操作模式:一系統蒐集(acquisition)模式、一通聯(traffic) 模式、與一閒置(idle)模式。本發明係認可的是,於某些操 作模式’即系統蒐集模式與閒置模式,典型爲無需超過一 個祀式fe P卩(於系統鬼集模式爲零個,而於閒置模式爲一個 ),且於此等模式之任何額外的耙式指部係將爲1C材料之 一廢料。反之,根據本發明,多個搜尋器係將爲可運用於 此等模式,以提高系統蒐集速度或鄰近搜尋。此外,於通 聯模式中,欲接收之多重路徑或基站訊號的確實數目係歸 因於衰減頻道而爲動態可變。因此,視射頻(RF,radio frequency)環境之目前狀態而定,本發明係提供能力以動態 交換耙式指部與搜尋器,以增強該種接收器之性能。 較佳的1C實施例包括複數個異種的計算元件,其耦接 6 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
589819 A7 ___B7_ 五、發明說明(/ ) 至一互連網路,形成多模耙式指部。該複數個異種的計算 元件包括對應計算元件’其具有固定且差異的架構,諸如 對於不同功能之固定架構’該等不同功能係諸如記憶體、 加法、乘法、複數乘法、減法、配置、重新配置、控制、 輸入、輸出、與場式可程式規劃性。響應於配置資訊,互 連網路係即時運作以配置與重新配置複數個異種計算元件 以供複數個不同功能模式,包括前導訊號搜尋與多重路徑 接收與其組合。 更特別而言,該種較佳裝置包括一網路介面、複數個 適應性多模耙式指部、與一多模處理器。該複數個適應性 多模耙式指部之各個適應性多模耙式指部係響應於第一配 置資訊(一第一或路徑模式訊號)以配置用於一路徑接收功 能模式,且係響應於一第二配置資訊(一第二或搜尋模式訊 號)以配置用於一搜尋功能模式。該多模處理器係亦響應於 第一配置資訊(第一或路徑模式訊號)以配置用於該路徑接 收功能模式,且係響應於第二配置資訊(第二或搜尋模式訊 號)以配置用於該搜尋功能模式 根據本發明,當該種多模耙式接收器係於一系統蒐集 模式’該複數個所有的適應性多模耙式指部與該多模處理 器係配置用於搜尋功能模式。於一通聯模式,子集合之適 應性多模IE式指部與該多模處理器係動態配置用於於該搜 尋功能模式或者於該路徑接收功能模式,視諸如前導訊號 強度與可利用的多重路徑數目之因素而定。於一閒置模式 ’子集合之適應性多模耙式指部與該多模處理器係亦可配 _ 7 本紙張尺度適用中國因家標準(CNS)A4規格(210 X 297公麓) (請先閱讀背面之注意事項再填寫本頁) I * I-- -^7 ·1111111
589819 A7 B7 r 1 ' 111 ' """ ^ _ 一 —— 五、發明說明(f ) 置用於於一省電模式。 本發明係較佳運用一種新形式或型式的積體電路’其 係有效且有效率結合及最大化處理器、特定應用積體電路 (ASIC,application specific integrated circuit)、與場式可程 式規劃聞陣列(FPGA,field programmable gate array)之種種 優點,而且最小化潛在的缺點。根據本發明,稱爲一種適 應性計算引擎(ACE)之該新形式或型式的積體電路係揭示 ,其提供一處理器之程式規劃彈性、FPGA之後製彈性、 以及一 ASIC之高速度與高利用因數。本發明之ACE積體 電路係易於即時可重新配置,係能夠具有對應的多模操作 ,且進而最小化功率消耗而提高性能,特別適用於低功率 應用,諸如用於手持式與其他電池供電式裝置。 本發明之供適應性或可重新配置計算的ACE架構係包 括耦接至一互連網路之複數個異種(heterogeneous)計算元 件,而非同種(homogeneous)單元之FPGA。複數個異種計 算元件係包括其具有固定且不同架構之對應計算元件,諸 如對於不同功能之固定架構,其諸如記憶體、加法、乘法 、複數乘法、減法、配置、重新配置、控制、輸入、輸出 、與場式可程式規劃性。響應於配置資訊,互連網路係運 作以配置或重新配置複數個異種計算元件以供複數個不同 功能模式,包括線性演算作業、非線性演算作業、有限狀 態機器作業、記憶體作業、與位元階層處置。 如同更爲詳細說明及討論於下文,該種ACE架構係提 供一單一 1C,其係可爲即時配置或重新配置,運用此等固 8 本紙張尺度適用中_家標準(CNS)A4規格(210 X 297公爱) ----— (請先閱讀背面之注意事項再填寫本頁) I · e^i n n n ϋ ϋ n^--OJ« n n n It ϋ ϋ n 589819 A7 五、發明說明(6 ) 定之特定應用的計算元件,以執行種種的任務。於較佳實 施例中’該種ACE架構係形成複數個適應性耙式指部,利 用諸如相互關聯器、相位估計器、與相位校正器之元件, 其係可爲動態配置或重新配置以供多重路徑接收且供搜尋( 二基站訊號與其可利用的多重路徑)。 藉由本發明與其實施例之以下的詳細說明、申請專利 範圍、以及伴隨圖式,本發明之多個其他優點與特點係將 變得顯明。 [圖式簡單說明] 第一圖係一個方塊圖,其說明根據本發明之一種用於 動態搜尋及多重路徑接收之較佳適應性及可重新配置的多 模耙式接收器。 第二圖係一個方塊圖,其說明根據本發明之一種用於 動態搜尋及多重路徑接收之適應性及可重新配置的多模耙 式指部。 第三圖係一個流程圖,其說明根據本發明之一種用於 動態搜尋及多重路徑接收之較佳適應性及可重新配置的多 模耙式接收方法。 第四圖係一個方塊圖,其說明根據本發明之一種較佳 適應性計算引擎(ACE)實施例。 第五圖係一個方塊圖,其說明根據本發明之一種可重 新配置的矩陣、複數個計算單元、與複數個計算元件。 第六圖係一個方塊圖,更爲詳細說明根據本發明之一 種可重新配置的矩陣之一個計算單元。 9 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝
n n ·1 n^eJ« ϋ I n n ϋ ϋ n I 589819 A7 B7 五、發明說明(7 ) 第七圖係一個方塊圖,詳細說明根據本發明之一種較 佳的多功能適應性之計算單元,其具有複數個不同之固定 計算元件。 第八圖係一個方塊圖,詳細說明根據本發明之一種較 佳的適應性邏輯處理器計算單元’其具有複數個固定計算 元件。 第九圖係一個方塊圖,更爲詳細說明根據本發明之一 種適應性邏輯處理器計算單元之一較佳的核心格以及一個 固定計算元件。 第十圖係一個方塊圖,更爲詳細說明根據本發明之一 種適應性邏輯處理器計算單元之一核心格之一個較佳的固 定計算元件。 [窆要符號說明] 5網路介面 20多模耙式指部 21 前導相關聯器(pilot correlator) 22頻道相關聯器 23相位估計或追蹤方塊 24相位調整或校正方塊 25虛擬隨機雜訊(PN)與正交碼產生器 26時序調整方塊 27下行取樣器(downsampler) 28多工器(MUX) 30多模處理單元 中國國家標準~(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) · ϋ n fl·— n n n n 訂---------· 589819 A7 _B7_ 五、發明說明(?) 31多重路徑(符號)組合器 32模式與路徑指定處理器 50多模耙式接收器 55-80第三圖之流程圖的步驟 1〇〇適應性計算引擎(ACE) 110矩陣互連網路 120控制器 140記憶體 150A-N矩陣(或節點) 200A-N計算單元 210、220、240互連網路 230矩陣控制器 240資料互連網路 250A-Z計算元件 251輸入致能 252輸入選擇 253輸出選擇 254多工器(MUX)選擇 255計算單元控制器 256解多工器(DEMUX)致能 257 DEMUX 選擇 258 DEMUX輸出選擇 260計算單元核心 265控制位元 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -I · ϋ n ϋ n I— n^-_eJ籲 ΗΜ I 1 I MM » 589819 A7 _B7_ 五、發明說明(?) (請先閱讀背面之注意事項再填寫本頁) 270線路或接線 280輸入多工器 281輸入線路 285、290解多工器 291輸出線路 295線路 500適應性計算單元 505輸入 510多工器 515線路 520輸入記憶體 525資料記憶體 530暫存器 540乘法器 545加法器 550第一運算邏輯單元(ALU) 555第二運算邏輯單元(ALU) 560管線暫存器 570輸出 600適應性邏輯處理器(ALP)計算單元 610適應性核心格(CC) 615垂直輸入(VI) 620垂直反覆器(VR) 625垂直輸出(VO) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 589819 A7 —-^--- 五、發明說明(P ) 630水平反覆器(HR) 635水平終結器(HT) 640水平控制器(HC) 650固定計算元件 655控制邏輯 660輸入 665控制輸入 670控制輸出 675輸出 680 XNOR 聞 685 NOR 閘 690 NAND 閘 695 XOR 閘 705多工器(MUX) • 710輸出 720輸入 730互連輸入 [本發明之詳細說明] 儘管本發明係允許於諸多不同形式之實施例,其特定 實施例係顯示於圖式且係將詳細說明於此’可瞭解的是, 本揭示內容係欲視爲本發明主旨之範例而無意限制本發明 至所述之特定實施例。 如上文所指出,仍存在對於一種適應性及可重新配置 之耙式接收器的需求,其係可對於多模式功能性、對於多 13 __ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) i--------訂--------- 589819 A7 ___B7 _ - 五、發明說明(Η ) 重路徑接收與搜尋功能二者以即時動態最佳化。該種適應 性及可重新配置之耙式接收器係根據本發明而提出’其利 用一種新形式的積體電路,稱爲一適應性計算引擎(ACE) 。本發明係利用複數個固定計算元件,其係可爲即時配置 與重新配置以形成功能方塊(計算單元與矩陣),其可爲在 任何給定時間對於搜尋或者多重路徑接收功能所需者’諸 如相關器(correlator)、乘法器、解調變器、與組合器 (combiner)。根據本發明,該種適應性及可重新配置之耙式 接收器係亦使得功率消耗爲最小且係特別適用於低功率應 用,諸如使用於手持式與其他的電池供電式裝置。 第一圖係一個方塊圖,說明根據本發明之一種較佳的 適應性及可重新配置之多模耙式接收器50,其供動態搜尋 以及多重路徑接收。如上所述,此種多模耙式接收器50係 較佳實施爲一 ACE裝置100之一或多個矩陣150 (具有對 應的互連網路),如同以下參照第四至十圖所詳細論述。本 發明之適應性的多模耙式接收器50亦可實施爲如第二圖所 示’其更爲詳細論述於下文。根據本發明之多模耙式接收 器50係可被納入於其需有多重路徑接收與搜尋功能性之任 何通訊系統或裝置,諸如於CDMA、cdma2000、與W- CDMA行動通訊系統或其他無線通訊系統之基站與行動站 內。 參考第一圖,適應性的多模耙式接收器50包括複數個 多模耙式指部20、與一多模處理單元30,該複數個多模耙 式指部20係可實施耦接至一網路介面5。網路介面5係典 14 本紙張ϋ適用中國國家標準(CNS)A4規格(21〇 x 297公釐) --- (請先閱讀背面之注意事項再填寫木頁) -I n n n If I n 一 -OJ· ϋ ·ϋ n n n ϋ ·ϋ I · 589819 A7 _B7_____ 五、發明說明() 型爲可實施連接至一天線(未單獨顯示於第一圖),並且包 括諸如類比至數位(A/D)轉換、濾波、與其他中頻處理之功 能,以提供基頻帶的數位輸入訊號至適應性的多模耙式指 部20。多模處理單元30包括用於多重路徑(符號)組合(31)( 產生用以解交錯及頻道解碼之一輸出訊號)及指部與模式指 定處理(32)(產生指部路徑指定訊號與模式配置訊號(資訊) 以如下論述而指引用於路徑接收或者搜尋功能模式之耙式 指部配置)的功能方塊。(爲了易於解說,可能納入於習用 或已知的耙式接收器之其他構件係並未單獨顯示於第一圖 0 ) 亦非單獨顯示於第一圖而係將參照第四至十圖以更爲 詳細所論述者,各個多模耙式指部20槪括包括複數個計算 單元200,其更包括複數個固定的計算元件250。此等固定 的計算元件250係可爲即時適應性配置與重新配置以形成 計算單元200,其具有路徑接收或搜尋功能性,包括解除 展開(despreading)(相乘一選擇的虛擬雜訊(虛擬隨機雜訊 (pseudorandom noise,PN)及/或正交碼或序列)、相關聯、 相位追蹤(估計)、以及相位調整(顯示於第二圖)。類似而言 ,多模處理單元30係亦爲由固定計算元件250所組成,其 係可配置與重新配置成爲計算單元200。結果,多模處理 單元30係亦爲配置或重新配置以供比較或者相對強調於路 徑接收或搜尋功能性,亦即,作爲一多重路徑組合器31或 作爲一模式與路徑指定處理器32,如於第一與二圖所示。 此外,此等種種計算元件250係可配置與重新配置以供全 15 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -· I I I I I I I 訂· I 1 I I---- 589819 A7 _______B7____ 五、發明說明(6 ) 然不同的功能,如更爲詳細論述於下文。 如上文所指出,多模耙式指部20之各者係較佳爲具有 至少二個操作或功能模式,即,由多模耙式指部20A、 20B至20M所示之一路徑接收模式與由多模耙式指部20N 、20P至20Z所示之一搜尋模式。如更爲詳細論述於下文 ,視該多模耙式接收器50是否爲於一蒐集模式、一閒置模 式、或一通聯模式而定,(該複數個多模耙式指部20之)各 個多模耙式指部20係可配置或重新配置以供一特定的耙式 接收器功能模式(一路徑(或多重路徑)接收模式或一搜尋模 式),可爲維持於一閒置或未使用的模式,或可爲利用以供 全然的另一功能性(即運用以針對於ACE 100之一不同功能 )。另外,於較佳實施例中,一適應性耙式指部(20Z)係連 續維持於一搜尋模式(當ACE 100 (第四圖)係利用以供對應 的通訊功能時)。同理,視該種多模耙式接收器50是否爲 於一蒐集模式、一閒置模式、或一通聯模式而定,多模處 理單元30係亦將具有對應配置或重新配置,其計算元件 250爲配置或重新配置以供比較或者相對強調於路徑接收 或搜尋功能性,亦即,作爲一多重路徑組合器31或作爲一 模式與路徑指定處理器32。結果爲,一旦該多模處理單元 30與多模耙式指部2〇係配置以供路徑接收與搜尋功能, 多模耙式接收器50係可操作如於此技藝所習知者,即提供 解除展開、相互關聯、相未調整、多重路徑組合、多重路 徑偵測、以及前導訊號搜尋。 舉例而言,可假定的是,一特定的多模耙式接收器50 16 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) i--------tr--------- 589819 A7 _____B7 __ 五、發明說明(丨f ) (請先閱讀背面之注意事項再填寫本頁) 實施係包括足以形成多達七個多模耙式指部20之複數個計 算元件250、與足以供應於多模處理單元30之中的對應處 理之複數個計算元件250。當多模耙式接收器50係於蒐集 模式,諸如當其已經剛爲驅動於一特定位置且係正試圖找 出一服務供應者,根據本發明,所有可利用的多模式指 部20係接著配置於搜尋模式,檢驗於所有可利用頻率之所 有可利用的PN碼,以找出其具有足夠的前導訊號長度之 一適合基站。同理,對於蒐集模式,多模處理單元30之計 算元件250係亦配置以僅供一搜尋模式,諸如提供對於適 當的PN搜尋視窗之計算與記憶體資源以找出並且優先化 可利用的基站,無須提供用於解調變或多重路徑結合之另 外的能力。結果,相較於先前技藝實施,於其之專用硬體 係利用以形成於一行動站內之一搜尋器而具一潛在不可接 受的蒐集時間,根據本發明之於蒐集模式中的多模耙式接 收器50係可進行更爲迅速,約爲前述實施之快七倍,以提 供於一較短時間框內之系統蒐集並且具有較大的可靠度。 反之,在蒐集模式之後,多模耙式接收器50可進入一 通聯模式,舉例而言,於其之使用者係可涉及於全雙工式 的聲音或資料傳輸。視環境與其他條件而定,傳輸係可能 受到可觀的衰減或可能具有諸多動態變動的多重路徑。視 此等條件而定,計算元件250係可透過配置與重新配置而 分配,以提供適當階層之多重路徑接收或前導搜尋。舉例 而言,在大爲衰減而少的可利用多重路徑之條件下,或者 在其他不干涉(hand-off)的條件下,多模耙式接收器50資 17 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱1 ^' 589819 A7 ____Β7__ 五、發明說明(Β ) 源係可分配以提供較爲重大的搜尋、視窗、與前導訊號追 蹤能力,而造成較少漏失或降級的呼叫。亦爲舉例而言*, 在具有許多可利用的多重路徑之條件下,多模耙式接收器 50資源係可分配以提供較爲重大的路徑接收能力(即,— 相對較大數目的多模耙式指部20係配置以供路徑接收模@ ,且多模處理單元30之一相對較大的分配資源係配置以供 多重路徑結合(31)),其造成較高品質接收,且改善系統性 能。 第二圖係一個方塊圖,更詳細說明根據本發明之一種 適應性及可重新配置的多模耙式指部20,以供動態搜尋及 多重路徑接收。如第二圖所示,一適應性的多模耙式指部 20包括複數個相關聯器,諸如用於其由一個(或多個)基站 傳送的前導訊號之一前導相關聯器21、用於頻道(Walsh或 正交碼或序列)決定及選擇之一頻道(或通聯)相關聯器22、 與其包括於時序調整方塊26之多個關聯器(一般爲2至3 個)。多模耙式指部20亦包括一下行取樣器27、一虛擬隨 機雜訊(PN)序列與正交(Walsh)碼或序列產生器25、與供相 位估計或追蹤(23)與相位調整或校正(24)之其他功能方塊。 時序調整方塊26係較佳實施爲一種延遲鎖定迴路,其微調 於一晶片週期內之取樣時間,運用八倍(8x)於晶片速率之 一取樣速率,以供輸入至下行取樣方塊27,運用以提供取 樣後的資料輸入至相關聯器22。時序調整方塊26係亦較 佳爲執行前導頻道之同時(或即時)的解除展開,且該解除 展開(de-spread)的前導符號係接著輸入至相位估計方塊23 18 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 589819 A7 ______B7 _ 五、發明說明((b ) 。(此外,亦爲了易於解說,係可能存有其未單獨顯示於第 二圖之其他構件。)根據本發明,適應性的多模耙式指部 20係亦可包括一多工器(或其他開關)28,說明爲相當高階 (或槪念)的配置能力,以供針對路徑接收模式或針對搜尋 模式之多模耙式指部20的配置。舉例而言,且如於下文所 更爲詳細論述,模式與路徑指定處理器32係可配置一適應 性的耙式指部20以供路徑接收模式,藉著傳送一第一(或 路徑)模式訊號至其對應的多工器28,且該模式與路徑指 定處理器32係可配置另一適應性的耙式指部20以供搜尋 模式,藉著傳送一第二(或搜尋)模式訊號至其對應的多工 器28;藉以導引相關聯器21、相關聯器22之一輸出及/或 時序調整方塊26之相關聯器的輸出至模式與路徑指定處理 器32 (搜尋模式),或者導引相位調整器24至一輸出至多 重路徑組合器31 (路徑接收模式)。一多模耙式指部20之 更爲詳細及細密的適應性與重新配置能力係參照第四至十 圖而顯示及論述於下文。 第三圖係一高階流程圖,說明根據本發明之一種用於 較佳適應性及可重新配置的多模耙式接收之方法,其用於 動態搜尋及多重路徑接收。起始於步驟55,該種方法係開 始以決定該多模耙式接收器50是否於蒐集模式,步驟60 。當多模耙式接收器50係於蒐集模式,該種方法係繼續進 行至步驟65,且配置及適應該多模耙式接收器50以供前 導訊號搜尋。如上所述,對於蒐集模式之較佳實施例,所 有的多模耙式指部2〇與多模處理單元30之所有的資源係 19 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) I · ϋ ϋ n Λ— ΛΜ§ ϋ n^OJ· I ί n I n n ϋ I # 589819 A7 ______B7__ 五、發明說明(q ) 配置用於搜尋模式,以使前導訊號(或系統)蒐集時間爲最 小化及/或提高菓集可靠度。 當於步驟60之多模耙式接收器50係非於蒐集模式, 該種方法係繼續進行至步驟70,且決定其是否爲於通聯模 式。當多模耙式接收器50係於通聯模式,該種方法係繼續 進行至步驟75,且動態配置及適應該多模耙式接收器50 於通聯模式,配置及分配對於多重路徑接收與前導訊號搜 尋之資源。如上所述,視環境與其他條件而定,相對較多 或較少的資源係可能分配介於搜尋與多重路徑接收之間。 槪括而言,其配置用於該搜尋功能模式之適應性多模耙式 指部的數目、與其配置用於該路徑接收功能模式之適應性 多模耙式指部的數目係動態決定,其基於複數個頻道相依 參數之一或多,者,該複數個頻道相依參數包括(但不限於) 一前導訊號相關功率階層、若干個識別多重路徑、若干個 識別基站、接收通聯訊號雜訊比、與接收通聯誤差率。 舉例而言,對於一迫切之不干涉(hand-off),相對較多 的多模耙式指部20 (與對應的多模處理單元30資源)係可 配置以供搜尋,且在該種不干涉之後,相對較多的多模耙 式指部20 (與對應的多模處理單元30資源)係可爲配置以 供多重路徑接收與結合。亦爲舉例而言,當少的多重路徑 係可利用時,對應較少分配的多模耙式指部20 (與對應的 多模處理單元30資源)係可爲配置以供多重路徑接收與結 合’而相對較多的資源係保留以供配置用於搜尋,且反之 亦然。熟悉此技藝之人士將可理解的是’諸多的演算法與 20 本紙張尺國國家標準(CNS)A4規格(210 X 297公f (請先閱讀背面之注意事項再填寫本頁) --------訂---------· 589819 A7 ____ _ B7_____ 五、發明說明(J ) 其他分配方法係爲習知且可利用以提供在種種衰減、多重 路徑與其他環境條件下之系統分配。 繼續參考至第三圖,當多模耙式接收器50係於步驟 60而爲並非於一蒐集模式’且係於步驟70而爲並非於一 通聯模式,該種方法係繼續進行至步驟80,且動態配置及 適應該多模耙式接收器50以供閒置模式,配置且分配其主 要用於所接收頁(路徑接收)之間歇前導訊號搜尋及間歇檢 查的資源。另外,資源係可分配以用於一省電模式,該適 應性的耙式指部20與多模處理器30之資源的某些者係配 置以供一睡眠、低功率、或者斷電的模式。跟在步驟65、 75或80之後,該種方法係返回至步驟60 ,以供根據本發 明之該種適應性及可重新配置的多模耙式接收方法之反覆 運作。 根據本發明,用於動態搜尋及多重路徑接收之適應性 及可重新配置的多模耙式接收器50係提供多個優點。首先 且最主要者,對於現存的CDMA或PCS系統,介於多重 路徑接收與搜尋功能性之間的有限資源之動態分配係提供 數種型式的改良系統性能,諸如歸因於改良的多重路徑接 收之較高品質傳輸、以及歸因於提高與改良的搜尋能力之 較少漏失或降級的呼叫。此外,諸如cdma2000或W-CDMA之下一代系統係可能需要對於多重路徑接收之一提 高數目的耙式指部,而且同時提高展開碼長度,其造成另 外的搜尋與相關聯需求。根據本發明,介於多重路徑接收 與搜尋功能性之間的有限資源之動態分配係特別有用且省 21 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 、 (請先閱讀背面之注意事項再填寫本頁)
f -I · i^i ϋ I n n i 一 ον « ϋ ϋ I n n n I
589819 A7 ___B7____ 五、發明說明(<?) 時,提供一種成本有效及省電的解決方式以針對提高性能 與處理能力之需求。 應係注意的是,本發明之適應性的多模耙式接收器50 係不受限於專用的耙式指部資源之配置與重新配置。甚而 ,本發明係延伸至重新配置以及分配其可能爲現行利用於 積體電路或於動態基礎之其他、另外的資源,以解決所面 臨現有的問題。更爲特別的是,其可利用以供多重路徑接 收及/或搜尋之該組整體資源係可爲隨著時間而動態擴充或 縮減,基於在當時所可利用的資源並且基於欲解決之問題 的優先順序。舉例而言,當初始驅動時,一行動站係可僅 爲從事於系統蒐集,可能涉及僅有其1C資源的百分之二十 。對於下文所述之根據本發明的較佳ACE實施例,其典型 爲涉及於非耙式功能之其餘資源(例如1C的百分之八十)係 可爲暫時分配且配置以供搜尋功能性,隨之以針對其他、 隨後的功能而重新配置。 第四圖係一個方塊圖,說明根據本發明之一種較佳裝 置100的實施例。在此稱爲一適應性計算引擎(“ace,, )100之該裝置100係較佳實施爲一積體電路,或者爲其具 有其他、附加構件之一積體電路的一部分。(ACE 1〇〇係亦 詳述於相關申請案中。)於較佳實施例中,且如更爲詳細論 述於下文’ ACE 100包括一或多個可重新配置的矩陣(或節 點)150(諸如圖示之矩陣150A至150N)、與一矩陣互連網 路110。亦於較佳實施例中,且如將詳述於下文,諸如矩 陣150A與150B之一或多個矩陣150係配置功能性作爲一 22 本紙張尺度適用中國^9家標準(CNS)A4規格(210><297公爱) "' — (請先閱讀背面之注意事項再填寫本頁) -a— I ϋ· n ί ί · n n ϋ ϋ ϋ ϋ ϋ I 一 589819 A7 _^__ 五、發明說明() 控制器120,而諸如矩陣150C與150D之其他矩陣係配置 用於功能性作爲記憶體140。種種的矩陣150與矩陣互連 網路110係亦可一起實施作爲片段的子單元,其規模係可 爲從數個節點至數百個節點。如上所述,於較佳實施例中 ,本發明之多模耙式接收器50係實施爲一 ACE 100或者 爲一或多個矩陣150 (以及對應的互連網路)。 ACE 100對於先前技藝之一重大偏離係並未利用傳統( 或典型爲單獨)的資料、DMA、隨機存取、配置與指令匯流 排以供發訊或其他傳輸介於該可重新配置矩陣150、控制 器120、與記憶體140之間,或者針對其他的輸入/輸出 (I/O)功能性。反之,資料、控制與配置資訊係傳送介於此 等矩陣150元件之間,利用矩陣互連網路110,其係可爲 即時配置與重新配置,以提供任何給定連接介於可重新配 置矩陣150之間,包括其配置爲控制器120與記憶體140 之該等矩陣150,如於下文所更爲詳細論述。 配置以作用爲記憶體140之矩陣150係可能以任何期 望或較佳方式而實施,藉著利用固定記憶體元件之計算元 件(論述於下文),且係可納入於ACE 100或者納入於另一 1C或一 1C之部分內。於較佳實施例中,記憶體140係納 入於ACE 100,且較佳係包含其爲低功率消耗的隨機存取 記憶體(RAM)之計算元件,但亦係可包含任何其他形式的 計算元件,諸如快閃(flash)記憶體、DRAM、SRAM、 MRAM、ROM、EPROM、或.E2PROM。於較佳實施例中, 記憶體140係較佳包括直接記憶體存取(DMA)引擎,其未 23 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) - 訂---------% 589819 A7 ___ B7_____ 五、發明說明(/1 ) 單獨顯示於圖中。 (請先閱讀背面之注意事項再填寫本頁) 控制器120係運用其配置爲適應性的有限狀態機器之 矩陣150A與150B而較佳實施爲一種精簡指令集(RISC, reduced instruction set)處理器、控制器或其他裝置或1C, 其係能夠執行於下文論述之二種型式的功能性。(或者是, 此等功能係可利用一習用RISC或其他處理器而實施。)第 一控制功能性係稱爲“核心(kernel)”控制且係顯示爲矩陣 150A之核心控制器(KARC),而第二控制功能性係稱爲“ 矩陣(matrix)”控制且係顯示爲矩陣150B之矩陣控制器 (MARC)。控制器120之核心與矩陣控制功能係更詳細解說 於下文,關於種種矩陣150之可配置能力與可重新配置能 力,且關於結合的資料、配置與控制資訊之較佳形式,其 在此稱爲一種“銀製(silverware)”模組。 第四圖之矩陣互連網路110、與其單獨顯示於第五與 六圖之子集合互連網路(布林互連網路210、資料互連網路 240、與互連件220)係集體及槪括稱爲“互連件 (interconnect)’’ 、“互連(interconnection)” 、或“互連網 路(interconnection network)” ,且係可如同於此技藝習知 者而一般實施,諸如利用場式可程式規劃閘陣列(FPGA)互 連網路或切換架構,雖然其以極爲變化的方式。於較佳實 施例中’舉例而言,種種的互連網路係實施如於美國專利 第5,218,240號、美國專利第5,336,950號、美國專利第 5,245,227號、與美國專利第5,144,166號所述,並亦論述 於下文且如關於第七、八與九圖所示。此等種種的互連網 24 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 589819 A7 ______B7____ 五、發明說明(,) 路係提供可選擇(或可切換)的連接’介於控制器120、記憶 體140、種種矩陣150、以及下文所述的計算單元200與計 算元件250之間,提供對於本文所稱爲之配置與重新配置 的實際基礎,響應於本文槪括稱爲“配置資訊”之配置訊 號且在其控制下。另外,種種的互連網路(H0、210、240 與220)係提供可選擇或可切換的資料、輸入、輸出、控制 與配置路徑,介於控制器120、記憶體140、種種矩陣15〇 、以及計算單元200與計算元件250之間,以代替任何形 式之傳統或單獨的輸入/輸出匯流排、資料匯流排、DMA、 RAM、配置與指令匯流排。 然而,應係指出的是,儘管於種種互連網路(110、210 、240與220)之任何給定的切換或選擇操作係可如同於此 技藝所習知而實施,根據本發明之種種互連網路(110、210 、240與220)的設計與佈局係爲新穎,如同更爲詳細論述 於下文。舉例而言,互連之變動階層係提供以對應至矩陣 150、計算單元200、與計算元件250之變動階層,論述於 下。在矩陣150之階層,相較於先前技藝FPGA互連件, 矩陣互連網路Π0係頗爲受限且較不“充分(rich)”(具有 較少的連接能力於一給定區域)以降低電容及提高操作速度 。然而,於一特定矩陣150或計算單元200,互連網路 (210、240與220)係可爲更爲密集且充分,以提供較大的 適應性與重新配置能力於一窄或接近區域性之參考。 種種矩陣或節點150係可重新配置且爲異種,亦即, 槪括而言,視所期望配置而定:可重新配置矩陣150A係一 25 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公笼) (請先閱讀背面之注意事項再填寫本頁) -------訂---------線 β 589819 A7 ___ B7____ 五、發明說明(θ ) 般爲不同於可重新配置矩陣150B至150N;可重新配置矩陣 150B係一般爲不同於可重新配置矩陣150A與150C至 150N;可重新配置矩陣150CA係一般爲不同於可重新配置 矩陣150A、150B與150C至150N,諸如此類。種種的可 重新配置矩陣150係各者槪括含有一不同或變動混合之適 應性及可重新配置的計算單元(200);計算單元200係依次爲 槪括含有一不同或變動混合之固定、特定應用計算元件 250,其參照第三與四圖而更爲詳細論述於下文,其係可爲 透過種種互連網路以種種方式而適應性連接、配置與重新 配置以執行變動的功能。除了變動的內部配置與重新配置 ,種種矩陣150係可爲以相對於其他矩陣150各者之一較 高階層而透過矩陣互連網路110所連接、配置與重新配置 ,亦如於下文所更爲詳細論述。 數個不同、有眼光且新穎的槪念係倂入於本發明之 ACE 100架構內,且提供對於ACE 100之即時操作的一有 用解說基礎以及其固有的優點。 本發明之第一個新穎槪念係關於特定應用、專用或固 定硬體單元(計算元件250)之適應性及可重新配置運用,與 欲納入於矩陣150之計算單元200 (第三圖)的此等特定應 用、專用或固定硬體單元(計算元件250)以供加速之特定功 能的選擇,諸如複數個乘法器、複數乘法器、與加法器, 其各者係設計以供對應乘法、複數乘法、與加法功能之最 佳化執行。於較佳實施例中,假定該ACE 100係欲爲針對 低功率消耗而最佳化,供加速之該等功能係基於功率消耗 26 _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) -------訂--------- 589819 A7 _____B7__ 五、發明說明(w) 而選擇。舉例而言,對於諸如行動通訊之一給定的應用, 對應的c (C+或C++)或其他碼係可對於功率消耗而分析。 舉例而言,該種經驗分析係可顯露的是,諸如10%之一小 部分的該碼係在當執行時而實際消耗操作功率的90%。根 據本發明,基於該種功率利用,此小部分的碼係選擇以供 於某些型式之可重新配置矩陣150之加速,舉例而言,其 餘的碼係適應以執行於其配置作爲控制器120之矩陣150 。另外的碼亦可爲選擇以供加速,造成由ACE 100之功率 消耗的最佳化,其及於由設計或操作的複雜度所造成之任 何潛在的代價。另外,如參照第五圖所論述,諸如控制碼 之其他功能性係可爲於當配置作爲有限狀態機器之矩陣 150而加速。 亦如上文所指出,對於本發明之多模耙式接收器50, 種種固定、特定應用的計算元件250係可利用於較佳實施 例,諸如用以解除展開之乘法器與複數乘法器、分接延遲 線路、PN產生器、相關聯器、與其他的解調變功能。透過 變動階層之互連,對應的演算法係接著透過配置與重新配 置之固定計算元件250而於任何給定時間實行,亦即,實 行於其已針對效率所最佳化及配置之硬體,即,一.“機器 (machine)”係即時配置,其係最佳化以執行特定的演算法 〇 本發明之下一個且或許爲最重要的槪念、且爲對於先 則技藝之槪念與法則的一個顯著偏離係可重新配置“異種 (heterogeneity)”之槪念,其係利用以執行上述種種選擇的 27 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) "~ (請先Μ讀背面之注意事項再填寫本頁) -------訂---------*5^ ». 589819 A7 五、發明說明(ri ) 演算法。如於相關申請案所指出,先前技藝的可重新配置 能力係已爲獨特用於同種的FPGA,於其之相同的邏輯閘 區塊係反覆爲於一充分、可程式規劃之互連件內的一陣列 ,該互連件係隨後配置以提供連接介於該等相同的閘之間 而實行一特定功能,雖然其爲不具效率且經常具有路徑決 定與組合的問題。全然相反的是,根據本發明,於計算單 元200之內,不同的計算元件250係直接實施爲對應不同 之固定(或專用)的特定應用硬體,諸如專用的乘法器、複 數乘法器、與加法器。利用互連件(210與220),此等差異 '異種的計算元件250係可接著爲即時適應性配置,以執 行所選擇的演算法,諸如經常利用於行動通訊之離散餘弦 變換的性能。結果,根據本發明,不同(或異種)的計算元 件250係於任何時間而配置與重新配置,以最佳化執行一 給定的演算法或其他功能。此外,對於反覆性之功能,一 給定處置(instantiation)或配置之計算元件亦可在該反覆性 計算之整個過程時間而維持於定位,即維持不變。 ACE 100架構之暫時性質係亦應注意。於任何給定瞬 間,利用不同的階層之互連件(110、210、240與220),一 特定配置係可存在於ACE 100,其係已經最佳化以執行一 給定功能或者實行一特定演算法,諸如實行前導訊號搜尋 。於另一瞬間,該配置係可改變以互連其他的計算元件 250或者以不同方式連接相同的計算元件250,針對諸如多 重路徑接收之另一功能或演算法的性能。二個重要特點係 源自於此種暫時的可重新配置能力。第一,舉例而言,由 28 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚) (請先閱讀背面之注意事項再填寫本頁) -------訂---------*5^ 589819 A7 ________B7________ 五、發明說明(4) (請先閱讀背面之注意事項再填寫本頁) 於演算法係可隨時間改變以實行一新的技術規範,ACE 100係可共同展開且係可重新配置以實行新的演算法。第 二,因爲計算元件係於一瞬間而互連作爲一給定運算法之 一處置(instantiation),且接著於另一瞬間而重新配置以供 另一個不同演算法之性能,閘(或電晶體)利用係最大化, 提供相較於最爲有效率的ASIC關於其活動因數之顯著較 佳的性能。 對於種種不同演算法之性能,計算元件250之此種暫 時的可重新配置能力亦說明一種槪念獨特性,一方面爲本 文所用之介於配置與重新配置之間,且另一方面爲程式規 劃性與重新程式規劃性。典型的程式規劃性係利用一種事 先存在的群組或集合之功能,其可爲隨著時間以種種的次 序而呼叫以實施一特定演算法。反之,本文所運用之配置 能力與重新配置能力包括附加能力以供加入或建立新的功 能,其係爲先前所未能利用或不存在者。 其次,本發明亦運用資料與配置(或其他控制)資訊之 一種緊密耦合(或指間(interdigitation))於一個有效之連續資 訊流。資料與配置資訊之此耦合或混合係稱爲一種“銀製 (silverware)”模組,其係另一個、第二相關專利申請案之 主題。然而,針對本發明之目的,其足以注意的是,資料 與配置資訊至一資訊(或位元)流之此種耦合係有助於致能 ACE 100之即時可重新配置能力,而無需先前技藝之硬體 互相連接的(經常未使用之)多個、重疊網路。舉例而言, 作爲一個類比,隨著硬體係於第一時間期間內或之後而執 29 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) — 589819 A7 ___B7__ 五、發明說明(β) 行一個對應的演算法’在一特定的第一時間期間之一特定 的第一配置之計算元件係可視爲或者槪念化爲“呼叫 (calling)”於軟體之一子例行程序的一個硬體類比者,其可 執行相同的演算法。結果’一旦該種配置之計算元件係出 現(即爲於定位),如由配置資訊所指引’運用於演算法中 的資料係立即可利用作爲部分之銀製模組。相同的計算元 件係可接著針對一第二時間期間而重新配置’如由第二配 置資訊所指引,以供執行一第二、不同的演算法,亦立即 運用可利用的資料。供運用於所配置的計算元件之資料立 即性提供一或二個時脈週期之硬體類比者,其對於供決定 一記憶體位址及找取從所針對暫存器的儲存資料之多重與 單獨的軟體步驟。此舉係具有附加效率之進一步的結果, 由於配置的計算元件係可能於較少的時脈週期而執行一個 演算法,若呼叫作爲於一習用微處理器或DSP之一子例行 程序時係可能需要大小規模爲較多的時脈週期以供執行。 銀製模組之此運用(作爲資料與配置資訊之一混合), 結合複數個異種且固定的計算元件250之即時可重新配置 能力,以形成適應性、不同且異種的計算單元200與矩陣 150,致使ACE 100架構係能夠具有多重且不同模式之運 作。舉例而言,當納入一手持式裝置時,給定一個對應的 銀製模組,ACE 100可具有種種且不同的操作模式以作爲 一蜂巢式或其他行動電話、一音樂播放器、一傳呼器、個 人數位助理器、與其他新穎或現存的功能性。此外,此等 操作模式係可基於裝置之實際位置而改變;舉例而言,當配 30 木紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) · n i-i n n I I n^OJ曝 vav AM I MM I* 589819 A7 _ _ ______Β7 五、發明說明(j ) 置爲一 CDMA行動電話以供運用於美國,該ACE 100係可 重新配置爲一 GSM行動電話以供運用於歐洲。
再次參考第四圖,控制器120 (較佳爲其配置爲有限狀 態機器之矩陣(KARC) 150A與矩陣(MARC) 150B)之功能係 可關於一銀製模組而解說,亦即,關於單一資訊流之內的 資料與配置資訊之緊密耦合,關於多個潛在操作模式,關 於可重新配置的矩陣150,且關於可重新配置的計算單元 200與計算元件150,於第三圖所示。如上文指出,透過一 種銀製模組,ACE 100係可配置或重新配置以執行一新的 或另外的功能,諸如升級至一新的技術規範或者加入一全 新的功能,諸如加入一音樂功能至一行動通訊裝置。該銀 製模組係可儲存於記憶體140之矩陣150,或可透過例如 矩陣互連網路110而由一外部(接線或無線)資源所輸入。 於較佳實施例中,複數個矩陣150之一者係配置以解密該 種模組並且針對保密之目的而驗證其有效性。其次,在現 有的ACE 100資源之任何配置或重新配置之前,控制器 120係透過矩陣(KARC) 150A而檢查及驗證該配置或重新 配置可發生而未不利影響任何先前存在的功能性,諸如音 樂功能性之加入是否將不利影響先前存在的行動通訊功能 性。於較佳實施例,對於配置或重新配置之系統需求係納 入於銀製模組,供矩陣(KARC) 150A所運用以執行此評估 性的功能。若配置或重新配置係可發生而無該種不利影響 ,該銀製模組係允許以載入至記憶體140之矩陣150,矩 陣(KARC) 150A係設定於言己憶體140之矩陣150C與150D 31 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) — — — — — — — ·1111111« 589819 A7 ___________B7____ 五、發明說明(J ) 之內的DMA引擎(或一習用記憶體之其他獨立DMA引擎) 。若配置或重新配置係將或可能具有該種不利的影響,矩 陣(KARC) 150A係不允許新模組爲倂入於ACE 100 〇 繼續參考第四圖,矩陣(MARC) 150B係管理矩陣150 資源之排定與任何對應資料之時序,以同步化種種計算元 件250與計算單元200之配置或重新配置於任何對應輸入 資料與輸出資料。於較佳實施例中,時序資料係亦包括於 一銀製模組,以允許矩陣(MARC) 150B透過種種互連網路 以指引種種矩陣150之一重新配置於時間,且較佳爲僅於 時間,以供重新配置發生在對應資料已出現於種種重新配 置計算單元200的任何輸入之前。此外,矩陣(MARC) 150B係亦可執行任何其餘處理,其係於種種的矩陣150之 任一者內而未被加速。結果,矩陣(MARC) 150B係可視爲 一種控制單元,其即時“呼叫(call)”矩陣150、計算單元 200、與計算元件250之配置與重新配置而同步化於任何對 應資料以被此等種種可重新配置的硬體單元所利用,且其 執行任何其餘或其他控制處理。其他的矩陣150亦可包括 此控制功能性,任何給定的矩陣150係能夠呼叫及控制其 他矩陣150之一配置與重新配置。 第五圖係一個方塊圖,更爲詳細說明一可重新配置的 矩陣150,其具有複數個計算單元200 (圖示爲計算單元 200A至200N)、與複數個計算元件250 (圖示爲計算元件 250A至250N),且提供較佳型式的計算元件250之另外說 明以及本發明之一有用的槪論。如第五圖所示,任何矩陣 _ 32 本紙張尺度適用中國國家標準(CNS)A4規格(210 ? 297公釐〉 (請先閱讀背面之注意事項再填寫本頁)
589819 A7 ____B7___ 五、發明說明(P ) 150槪括包括一矩陣控制器230、複數個計算單元200、一 資料互連網路240與一布林(Boolean)互連網路21〇,該互 連網路240與210係如同矩陣互連網路110之邏輯或槪念 的子集合或部分。如上所述,於較佳實施例中,在ACE 1〇〇架構內之增加的“深度(depth)” ,該等互連網路係成 爲提高之充分,以供較大階層之可適應性與重新配置。亦 如同上述,布林互連網路210係提供介於種種計算單元 200之間的重新配置與資料互連能力,且係較佳爲小(即僅 有數個位元寬),而資料互連網路240係提供對於介於種種 計算單元200之間的資料輸入與輸出之重新配置與資料互 連能力,且係較佳爲比較大(即多個位元寬)。然而,應注 意的是,儘管於觀念上而區分爲重新配置與資料能力,矩 陣互連網路110之任何給定實際部分係於任何給定時間而 可操作爲布林互連網路210、資料互連網路240、最低階層 互連220 (介於種種的計算元件250之間)、或其他輸入、 輸出、或者連接功能性。 繼續參考第五圖,複數個計算元件250與另外的互連 200係包括於一計算單元200之內,計算元件250係顯示 爲250A至250Z (個別並且集體稱爲計算元件250)。互連 200係提供介於種種計算元件250之間的可重新配置之互 連能力與輸入/輸出路徑。如上所述,種種的計算元件250 之各者係由專用、特定應用的硬體所組成,其係設計以執 行一給定的任務或任務範圍,造成複數個不同、固定的計 算元件250。利用互連件220,固定的計算元件250係可爲 33 _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱〉 (請先閱讀背面之注意事項再填寫本頁) I------訂---------線 589819 A7 B7 一丨 1 " "" "" 1 ................ ........... 1 " " -------— 五、發明說明()1 ) 重新配置連接一起成爲適應性及變動的計算單元200,其 亦可爲進而重新配置且互連以在任何給定時間而執行一演 算法或其他功能,諸如前導訊號搜尋或多重路徑接收以及 結合上述者,利用互連件220、布林網路210、與矩陣互連 網路110。 於較佳實施例中,種種的計算元件250係設計且群集 一起,成爲種種的適應性及可重新配置之計算單元200 (例 如於第五A至九圖所示)。除了其係設計以執行諸如乘法、 相互關聯、或加法的一特定演算法或功能之計算元件250 ,其他型式的計算元件250係亦利用於較佳實施例中。如 第三圖所示,計算元件250A與250B係實施記憶體以提供 區域記憶體元件而供任何計算或處理功能(相較於較爲“遠 端”的記憶體140)。另外,計算元件2501、250J、250K、 與250L係配置以實施有限狀態機器(例如運用第七、八與 九圖所示的計算元件),以提供區域處理能力(相較於較爲 “遠端”的矩陣(MARC) 150B),特別適用於複雜的控制處 理。 藉著其爲可利用之種種型式的不同計算元件250,視 ACE 1〇〇之期望的功能性而定,計算單元2〇()係可爲寬鬆 地分類。〜第一類別之計算單元200包括計算元件250, 執行名如乘法、加法、有限脈衝響應濾波等等(例如參照第 七圖之下文所述)之線性運算。一第二類別之計算單元200 包括計算元件25〇,執行諸如離散餘弦變換、三角法計算 、與複數乘法之非線性運算。一第三型式之計算單元2〇〇 ___ 34 本紙張尺度適用中國國規格⑽χ 297公爱)--— (請先閱讀背面之注意事項再填寫本頁) I------訂--------· 589819 A7 __B7 _— 五、發明說明(P ) 係實施一有限狀態機器,諸如於第五圖所示之計算單元 200C且更爲詳細顯示於第七至九圖,其特別有用於複雜的 控制序列、動態調度、與輸入/輸出管理,而一第四型式者 係可實施記憶體與記憶體管理,諸如於第四圖所示之計算 單元200A。最後,一第五型式之計算單元200係可包括以 執行位元階層的處置,諸如編密、解密、頻道編碼、
Viterbi解碼、與封包及協定處理(諸如網際網路協定處理) 〇 於較佳實施例中,除了來自其他矩陣或節點150之控 制,一矩陣控制器230係亦可納入於任何給定的矩陣150 ,亦以提供任何重新配置處理之參考與控制之較大的區域 性以及任何對應的資料處置。舉例而言,一旦一重新配置 之計算元件250係已發生於任何給定的計算單元200,矩 陣控制器230係可指引該特定處置(instantiation)(或配置) 維持原狀於某一段時間期間,舉例而言,以持續對於一給 定應用之重複性的資料處理。 第六圖係一個方塊圖,更爲詳細說明根據本發明之一 可重新配置矩陣150之一種範例或代表性的計算單元200 。如第六圖所示,一計算單元200係典型包括複數個多樣 、異種且固定的計算元件250,諸如複數個記憶體計算元 件250A與250B、與複數個演算或有限狀態機器計算元件 250C 至 250K ’ 其形成一I十算單兀(CU,computational unit) 核心260。如上所述,該複數個多樣的計算元件250之各 個計算元件250係一種固定或專用的特定應用電路,其係 35 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 2、97公爱) (請先閱讀背面之注意事項再填寫本頁)
589819 A7 ______ B7 一 ' --- 五、發明說明(C ) 設計且具有一對應的邏輯閘佈局以執行一特定功能或演舞; 法,諸如加法或乘法。此外,種種的記憶體計算元件25〇A 與250B係可爲以種種的位元深度而實施,諸如RAM (具 有可觀深度)或一暫存器,其具有1或2位元之深度。 分別構成槪念資料與布林互連網路24〇與210,範例 的計算單元2〇0亦包括複數個輸入多工器28〇、複數個輸 入線路(或接線)281、以及對於CU核心260之輸出(顯示 爲線路或接線270)的複數個輸出解多工器285與290、與 複數個輸出線路(或接線)291。透過輸入多工器280,〜適 當輸入線路281係可選擇以供輸入使用於資料傳送與於配 置及互連處理,且透過輸出解多工器285與290,一輸出 或多個輸出係可置放於一選擇輸出線路291,亦供使用於^ 另外的資料傳送與於配置及互連處理。 於較佳實施例中,種種輸入與輸出線路281與291之 選擇、透過互連件(210、220與240)之種種連接建立係在 來自計算單元控制器255的控制位元265之控制下,如下 所論述。基於此等控制位元265,種種輸入致能251、輸入 選擇252、輸出選擇253、多工器(MUX)選擇254、解多工 器(DEMUX)致能 256、DEMUX 選擇 257、與 DEMUX 輸出 選擇258之任一者係均可致動或解除致動。 範例的計算單元200包括一計算單元控制器255,其 透過控制位元265而提供控制於各個計算元件250、互連 件(210、220與240)、與其他的元件(上述)以每個時脈循環 所爲者。並未單獨顯示,透過互連件(210、220與240), 36 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) f請先閱讀背面之注意事項再填寫本頁) -------^_________ 589819 A7 __B7___ 五、發明說明(# ) 種種的控制位元265係如同可爲所需而分配至計算單元 200之種種部分,諸如種種的輸入致能251、輸入選擇252 、輸出選擇253、多工器(MUX)選擇254、解多工器 (DEMUX)致能 256、DEMUX 選擇 257、與 DEMUX 輸出選 .擇258。計算單元(CU)控制器255亦包括一或多條線路295 ,以供控制(或配置)資訊之接收與狀態資訊之傳送。 如上所述,該互連件係可包括槪念性區分爲如同上述 之變動位元寬度的一資料互連網路240與一布林互連網路 210。槪括而言,(較寬的)資料互連網路240係利用以供建 立可配置與可重新配置的連接,用於資料與配置資訊之對 應路徑指向。亦利用以供建立可配置與可重新配置連接之( 較窄的)布林互連網路210係利用以供種種的資料流圖 (DFG,data flow diagram)之邏輯(或布林)決定的控制,而產 生決定節點於該等DFG,且係亦可運用以供於該等DFG 之內的資料路徑指向。 第七圖係一個方塊圖,詳細說明根據本發明之一種範 例、較佳的多功能適應性計算單元500,其具有複數個不 同、固定計算元件。當如此配置時,適應性計算單元500 係執行於相關申請案所論述之種種功能,諸如:有限脈衝響 應濾波器、快速傅立葉變換、與諸如離散餘弦變換之其他 功能。如圖所示,此種多功能的適應性計算單元500包括 能力以提供複數個配置之複數個固定計算元件,其包括輸 入記憶體520、資料記憶體525、暫存器530 (顯示爲暫存 器530A至530Q)、乘法器540 (顯示爲乘法器540A至 37 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公笼) (請先閱讀背面之注意事項再填寫本頁)
--------訂---------線 589819 A7 ______B7__ 五、發明說明(β ) 540D)、加法器545、第一運算邏輯單元(ALU) 550 (顯示爲 ALU-1 550A至550D)、第二運算邏輯單元(ALU) 555 (顯 示爲ALU_2 555A至555D)、與管線(長度1)暫存器560, 具有輸入505、線路515、輸出570、與多工器(MUX或 MX) 510 (顯示爲MUX與MX 510A至510K)而形成一互連 網路(210、220與240)。該二種不同的ALU 550與555係 較佳利用,舉例而言,以供並行之加法與減法運算,特別 爲有用於離散餘弦變換之基數2的運算。 第八圖係一個方塊圖,詳細說明根據本發明之一種較 佳的適應性邏輯處理器(ALP,adaptive logic processor)計算 單元600,其具有複數個固定計算元件。ALP 600係高度 可適應’且係較佳運用於輸入/輸出配置、有限狀態機器實 施、一般的場式可程式規劃性、與位元處置。ALP 600之 固定計算部分係複數個適應性核心格(CC,core cell) 610之 各者的一部分650 (第九圖),如於第十圖所單獨顯示。一 互連網路(210、220與240)係由複數個垂直輸入(VI, vertical input) 615、垂直反覆器(VR,vertical repeater) 620 、垂直輸出(VO,vertical output) 625、水平反覆器(HR, horizontal repeater) 630、水平終結器(HT,horizontal terminator) 635、與水平控制器(HC,horizontal controller) 640所形成。 第九圖係一個方塊圖,更爲詳細說明根據本發明之一 種適應性邏輯處理器計算單元600的一較佳核心格610, 其具有一固定計算元件650。該固定計算元件係一種三輸 38 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱) (請先閱讀背面之注意事項再填寫本頁) — II--I I 訂· —----I I · . 589819 A7 ___B7___ 五、發明說明(4) 入-二輸出功能產生器650,單獨顯示於第十圖。較佳核心 格610亦包括控制邏輯655、控制輸入665、控制輸出670 (提供輸出互連)、輸出675、與輸入(具有互連多工器 (mux)) 660 (提供輸入互連)。 第十圖係一個方塊圖,更爲詳細說明根據本發明之一 種適應性邏輯處理器計算單元600的一核心格610之一較 佳固定計算元件650。固定計算元件650係由一固定佈局 之複數個互斥NOR (XNOR)閘680、NOR閘685、NAND 閘690、與互斥OR (X0R)閘695所組成,具有三個輸入 720與二個輸出710。配置與互連係透過多工器(MUX) 705 與互連輸入730而提供。 如同可由以上論述而爲顯明者,複數個固定、異種的 計算元件(250)之此運用,其可爲配置且重新配置以形成異 種的計算單元(200),且其更可爲配置且重新配置以形成異 種的矩陣(150),透過互連件(110、210、240、與220)之變 動階層,造就一種全新分類或類別的積體電路,其係可稱 爲一種適應性的計算架構。應係注意的是,本發明之適應 性的計算架構係無法由一槪念性或一命名術語之觀點而合 適特性化描述於FPGA、ASIC或處理器之題目或類別。舉 例而言,該種適應性的計算架構之非FPGA屬性係直接明 顯,因爲該種適應性的計算架構係不包含一陣列之相同邏 輯單元,或者更簡單之任何種類的一反覆陣列。亦爲舉例 而言,該種適應性的計算架構之非FPGA屬性係直接明顯 ,因爲該種適應性的計算架構係非特定應用,而提供多模 39 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公《 ) (請先閱讀背面之注意事項再填寫本頁) 訂---------線一 589819 A7 __B7____ 五、發明說明(β ) 式之功能性並且係可爲即時重新配置。繼續爲舉例而言, 該種適應性的計算架構之非處理器的屬性係直接明顯,因 爲該種適應性的計算架構係成爲配置以直接操作於資料, 而非針對於執行指令以及發生如同一副產物之資料處置。 本發明之另外的優點係可對於熟悉此技藝之人士而更 爲明顯。本發明之ACE 100架構係有效且有效率結合且最 大化處理器、ASIC、與FPGA之種種的優點,而且使得潛 在的缺點爲最小化。ACE 100包括一處理器之程式規劃彈 性、FPGA之後製彈性、與一 ASIC之高速度與高利用因數 。ACE 100係易於即時可重新配置,且係能夠具有對應、 多模之操作。此外,透過對於可重新配置加速度之特定功 能的選擇,ACE 100係使得功率消耗爲最小化,且係適用 於低功率應用,諸如使用於手持式或其他電池供電式的裝 置。 根據本發明,用於動態搜尋及多重路徑接收之適應性 及可重新配置的多模耙式接收器50係提供諸多其他的優點 。其介於多重路徑接收與搜尋功能性之間的限定計算元件 資源之動態分配係提供數種型式的改良系統性能,諸如歸 因於改良的多重路徑接收之較高品質傳送'與歸因於提高 及改良的搜尋能力之較少的漏失與退化的呼叫(call)。此外 ’對於諸如3G或CDMA 2000之下一代系統,其可能需要 用於多重路徑接收之一提高數目的耙式指部且同時提高展 開碼長度’而造成額外的搜尋及互相關聯需求,根據本發 明’介於多重路徑接收與搜尋功能性之間的限定計算元件 ____ 40 本紙張尺度適用中國國家標準(CNS)A4規格⑽χ 297公爱) (請先閱讀背面之注意事項再填寫本頁) I n n n n n —.1 e n a— n ϋ ϋ l_i · •線 . 589819 A7 B7 五、發明說明(以> 資源之動態分配係特別有用且省時,提供一種成本有效且 省電的解決方式以針對提高性能與處理能力之需求。 鑒於則文’將被注意的是,諸多變化與修改係可作成 而未偏離本發明之新穎槪念的精神與範疇。欲瞭解的是, 關於本文所述之特定方法與裝置的限制係非爲所欲而且不 應該含有此意味。誠然,所有該等修改係意欲由 專利範圍所涵蓋而歸屬於申請專利範曉之範禱內。 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱 (請先閱讀背面之注意事項再填寫本頁) yl

Claims (1)

  1. 589819 B8 C8 D8 六、申請專利範圍 1. 一種多模耙式接收器,包含: 一網路介面; 複數個適應性多模耙式指部,其係可實施耦接至該網 路介面,該複數個適應性多模耙式指部之各個適應性多模 耙式指部係響應於一第一模式訊號而配置用於一路徑接收 功能模式,且響應於一第二模式訊號而配置用於一搜尋功 能模式;及 一多模處理器,其係可實施耦接至該複數個適應性多 模耙式指部,該多模處理器係響應於第一模式訊號而配置 用於路徑接收功能模式,且響應於第二模式訊號而配置用 於搜尋功能模式。 2. 如申請專利範圍第1項之多模耙式接收器,其中當 該多模耙式接收器係於一蒐集模式,該複數個適應性多模 耙式指部之所有的適應性多模耙式指部係配置用於該搜尋 功能模式,且該多模處理器係配置用於該搜尋功能模式。 3. 如申請專利範圍第1項之多模耙式接收器,其中當 該多模耙式接收器係於一通聯模式: 該複數個適應性多模耙式指部之一第一子集合的適應 性多模耙式指部係配置用於該搜尋功能模式,且該多模處 理器之一第一部分係配置用於該搜尋功能模式;及 該複數個適應性多模耙式指部之一第二子集合的適應 性多模耙式指部係配置用於路徑接收功能模式,且該多模 處理器之一第二部分係配置用於路徑接收功能模式。 4. 如申請專利範圍第3項之多模耙式接收器,其中該 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) ..............、玎.............!4· (請先閲讀背面之注意事項再塡寫本頁) 589819 98895 △ BCD 六、申請專利範圍 配置用於路徑接收功能模式之第二子集合的適應性多模IE 式指部係對應於若干個多重路徑,其爲由當配置用於該搜 尋功能模式時之第一子集合的適應性多模耙式指部與該多 模處理器之第一部分所決定。 5. 如申請專利範圍第3項之多模耙式接收器,其中該 配置用於搜尋功能模式之第一子集合的適應性多模耙式指 部、與該配置用於路徑接收功能模式之第二子集合的適應 性多模耙式指部係動態決定,基於選自複數個頻道相依參 數之至少一個頻道相依參數,該複數個頻道相依參數包含 一前導訊號相關功率階層、若干個識別多重路徑、若干個 識別基站、接收通聯訊號雜訊比、與接收通聯誤差率。 6. 如申請專利範圍第1項之多模耙式接收器,其中當 該多模耙式接收器係於一閒置模式: 該複數個適應性多模耙式指部之一第一子集合的適應 性多模耙式指部係配置用於搜尋功能模式,且該多模處理 器之一第一部分係配置用於搜尋功能模式; 該複數個適應性多模耙式指部之一第二子集合的適應 性多模耙式指部係配置用於路徑接收功能模式,且該多模 處理器之一第二部分係配置用於路徑接收功能模式;及 該複數個適應性多模耙式指部之一第三子集合的適應 性多模耙式指部、與該多模處理器之一第三部分係配置用 於較低的功率消耗。 7. 如申請專利範圍第1項之多模耙式接收器,其中該 複數個適應性多模耙式指部更包含: (請先閲讀背面之注意事項再填寫本頁) % 、II·· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 589819 /\o B8 C8 D8 六、申請專利範圍 (請先閲讀背面之注意事項再塡寫本頁) 複數個異種計算元件,該複數個異種計算元件包括一 第一計算元件與一第二計算元件,第一計算元件具有一第 一固定架構,第二計算元件具有一第二固定架構,該第一 固定架構係不同於第二固定架構。 8. 如申請專利範圍第7項之多模耙式接收器,其中該 複數個適應性多模耙式指部更包含: 一互連網路,其係耦接至複數個異種計算元件,該互 連網路係運作以響應於第一配置資訊而配置該複數個異種 計算元件於該路徑接收功能模式,且該互連網路係運作以 響應於第二配置資訊而重新配置該複數個異種計算元件於 該搜尋功能模式。 9. 如申請專利範圍第7項之多模耙式接收器,其中該 複數個異種計算元件更包含: 一虛擬隨機雜訊序列與正交碼產生器; 一時序調整器,可實施耦接至虛擬隨機雜訊序列與正 交碼產生器; 一前導訊號相關器,可實施耦接至虛擬隨機雜訊序列 與正交碼產生器; 一相位估計器,可實施耦接至前導訊號相關器; 一頻道相關器,可實施耦接至虛擬隨機雜訊序列與正 交碼產生器以及時序調整器;及 一相位調整器,可實施耦接至頻道相關器。 10. 如申請專利範圍第9項之多模耙式接收器,其中複 數個輸出係尙可實施耦接至一多工器,該複數個輸出包括 _^_3___ 本紙張尺度適用中國國家標準(CNS)A4規格<210 X 297公釐) 589819 B8 C8 D8 六、申請專利範圍 .來自時序調整器之一第一輸出、來自前導訊號相關器之一 第二輸出、來自頻道相關器之一第三輸出、以及來自相位 調整器之一第四輸出,該多工器係響應於第一配置資訊而 選擇該複數個輸出之第四輸出以提供該路徑接收功能模式 ,且該多工器係響應於第二配置資訊而選擇該複數個輸出 之第一輸出、第二輸出、與第三輸出以提供該搜尋功能模 式。 11. 如申請專利範圍第7項之多模耙式接收器,其中該 第一固定架構與第二固定架構係選自複數個特定架構,該 複數個特定架構包括對於記憶體、加法、乘法、複數乘法 、減法、配置、重新配置、控制、輸入、輸出、與場式可 程式規劃性之功能。 12. 如申請專利範圍第1項之多模耙式接收器,其中該 多模處理器更包含: 複數個異種計算元件,該複數個異種計算元件包括一 第一計算元件與一第二計算元件,第一計算元件具有一第 一固定架構,第二計算元件具有一第二固定架構,該第一 固定架構係不同於第二固定架構。 13. 如申請專利範圍第12項之多模耙式接收器,其中 該多模處理器包含: 一互連網路,其係耦接至複數個異種計算元件,該互 連網路係運作以響應於第一配置資訊而配置該複數個異種 計算元件於該路徑接收功能模式,且該互連網路係運作以 響應於第二配置資訊而重新配置該複數個異種計算元件於 ___4_ 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再塡寫本頁)
    589819 B8 C8 D8 六、申請專利範圍 該搜尋功能模式。 (請先閲讀背面之注意事項再塡寫本頁) 14. 如申請專利範圍第12項之多模耙式接收器,其中 該複數個異種計算元件更包含: 一多重路徑組合器;及 一模式與路徑指定處理器。 15. 如申請專利範圍第12項之多模耙式接收器,其中 該第一固定架構與第二固定架構係選自複數個特定架構, 該複數個特定架構包括對於記憶體、加法、乘法、複數乘 法、減法、配置、重新配置、控制、輸入、輸出、與場式 可程式規劃性之功能。 16. 如申請專利範圍第1項之多模耙式接收器,其中該 多模耙式接收器係實施於一行動站之內。 17. 如申請專利範圍第1項之多模耙式接收器,其中該 多模耙式接收器係實施於一基站之內。 線* 18. —種用於直接序列展開頻譜接收之裝置,該種裝置 包含: 複數個異種計算元件,該複數個異種計算元件包括一 第一計算元件與一第二計算元件,第一計算元件具有一第 一固定架構,第二計算元件具有一第二固定架構,該第一 固定架構係不同於第二固定架構;及 一互連網路,其係耦接至複數個異種計算元件,該互 連網路係運作以響應於第一配置資訊而配置該複數個異種 計算元件於一多重路徑接收功能模式,並且該互連網路係 運作以響應於第二配置資訊而重新配置該複數個異種計算 ___5_ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 589819 B8 C8 D8 六、申請專利範圍 元件於一搜尋功能模式。 19. 如申請專利範圍第18項之裝置,其中該第一固定 架構與該第二固定架構係選自複數個特定架構,該複數個 特定架構包括對於記憶體、加法、乘法、複數乘法、減法 、配置、重新配置、控制、輸入、輸出、與場式可程式規 劃性之功能。 20. 如申請專利範圍第18項之裝置,其中該互連網路 係可重新配置決定介於該複數個異種計算元件之間的資料 與控制資訊之路徑。 21. 如申請專利範圍第18項之裝置,更包含: 一控制器,其係耦接至該複數個異種計算元件以及至 該互連網路,該控制器係運作以導引及排定複數個異種計 算元件之配置而甩於多重路徑接收功能模式、以及複數個 異種計算元件之重新配置而用於搜尋功能模式。 22. 如申請專利範圍第18項之裝置,更包含: 一記憶體,其係耦接至該複數個異種計算元件以及至 該互連網路,該記憶體係運作以儲存該第一配置資訊與第 二配置資訊。 23. 如申請專利範圍第18項之裝置,其中.· 該複數個異種計算元件與該互連網路係配置以形成複 數個適應性多模耙式指部並且配置以形成其可實施耦接至 該複數個適應性多模耙式指部之一多模處理器; 該複數個適應性多模耙式指部之各個適應性多模耙式 指部係響應於第一配置資訊而配置用於該多重路徑接收功 (請先閲讀背面之注意事項再塡寫本頁) 訂 線一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 589819 r\o B8 C8 D8 六、申請專利範圍 能模式,.且響應於第二配置資訊而配置用於該搜尋功能模 式;及 該多模處理器係響應於第一配置資訊而配置用於該多 重路徑接收功能模式,且響應於第二配置資訊而配置用於 該搜尋功能模式。 24·如申g靑專利範圍弟23項之裝置,其中當裝置係於 一蒐集模式’該複數個適應性多模絶式指部之所有的適應 性多模粗式指部係配置用於搜尋功能模式,且該多模處理 器係配置用於搜尋功能模式。 25.如申請專利範圍第23項之裝置,其中當該裝置係 於一通聯模式: 該複數個適應性多模耙式指部之一第一子集合的適應 性多模耙式指部係配置用於該搜尋功能模式,且該多模處 理器之一第一部分係配置用於該搜尋功能模式;及 該複數個適應性多模耙式指部之一第二子集合的適應 性多模耙式指部係配置用於該路徑接收功能模式,且該多 模處理器之一第二部分係配置用於該路徑接收功能模式。 26·如申請專利範圍第25項之裝置,其中該配置用於 路徑接收功能模式之第二子集合的適應性多模耙式指部係 對應於若干個多重路徑,其爲由當配置用於該搜尋功能模 式時之第一子集合的適應性多模耙式指部與該多模處理器 之第一部分所決定。 27.如申請專利範圍第25項之裝置,其中該配置用於 搜尋功能模式之第一子集合的適應性多模耙式指部、與該 $紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再塡寫本頁)
    589819 六、申請專利範園 配置用於路徑接收功能模式之第二子集合的適應性多模祀 式指部係動態決定’基於選自複數個頻道相依參數之至少 一個頻道相依參數’該複數個頻道相依參數包含一前導訊 號相關功率階層、若干個識別多重路徑、若干個識別基站 、接收通聯訊號雜訊比、與接收通聯誤差率。 28. 如申請專利範圍第23項之裝置’其中當該裝置係 於一閒置模式: 該複數個適應性多模耙式指部之一第一子集合的適應 性多模耙式指部係配置用於該搜尋功能模式’且該多模處 理器之一第一部分係配置用於該搜尋功能模式; 該複數個適應性多模祀式指部之一第二子集合的適應 性多模耙式指部係配置用於該路徑接收功能模式’且該多 模處理器之一'第一部分係配置用於該路徑接收功Θ自ί旲式,及 該複數個適應性多模耙式指部之一第三子集合的適應 性多模耙式指部、與該多模處理器之一第三部分係配置用 於較低的功率消耗。 29. 如申請專利範圍第18項之裝置,其中該複數個異 種計算元件更包含: 一虛擬隨機雜訊序列與正交碼產生器; 一前導訊號相關器,可實施耦接至虛擬隨機雜訊序列 與正交碼產生器; 一相位估計器,可實施耦接至前導訊號相關器; 一時序調整器,可實施耦接至虛擬隨機雜訊序列與正 交碼產生器; $紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再塡寫本頁)
    589819 B8 C8 D8 六、申請專利範圍 一頻道相關器,可實施耦接至虛擬隨機雜訊序列與正 交碼產生器並且至時序調整器;及 一相位調整器,可實施耦接至頻道相關器。 30. 如申請專利範圍第18項之裝置,其中該複數個異 種計算元件更包含: 一多重路徑組合器;及 一模式與路徑指定處理器。 31. 如申請專利範圍第18項之裝置,其中該第一固定 架構與該第二固定架構係選自複數個特定架構,該複數個 特定架構包括對於記憶體、加法、乘法、複數乘法、減法 、配置、重新配置、控制、輸入、輸出、與場式可程式規 劃性之功Θ巨。 32. 如申請專利範圍第18項之裝置,更包含: 一第二複數個異種計算元件,其係耦接至該互連網路; 及 其中該互連網路係進而運作以配置該第二複數個異種 計算元件於該多重路徑接收功能模式,以配置第二複數個 異種計算元件於該搜尋功能模式,且以配置第二複數個異 種計算元件於一第三功能模式,該第三功能模式係選自複 數個功能模式,該第三功能模式係一非耙式接收模式。 33. 如申請專利範圍第18項之裝置,其中該裝置係實 施於一行動站之內。 34. 如申請專利範圍第18項之裝置,其中該裝置係實 施於一基站之內。 _____2.___ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再塡寫本頁)
    589819 B8 C8 六、申請專利範圍 35. —種用於適應性耙式接收之方法’該種方法包含: 接收一進入訊號; 響應於第一配置資訊,配置複數個適應性多模紀式指 部於一路徑接收功能模式,以提供該進入訊號之多重路徑 接收;及 響應於第二配置資訊,配置該複數個適應性多模紀式 指部於一搜尋功能模式,以提供來自該進入訊號之複數個 前導訊號決定。 36. 如申請專利範圍第35項之方法,更包含: 響應於第一配置資訊,配置一多重路徑處理器作爲用 於路徑接收功能模式之一多重路徑組合器’以提供來自進 入訊號之多重路徑接收的輸出資料;及 響應於第二配置資訊,配置該多重路徑處理器於搜尋 功能模式,以選擇來自該進入訊號之複數個前導訊號決定 的一較佳前導訊號。 37. 如申請專利範圍第36項之方法,更包含: 於一蒐集模式,配置該複數個適應性多模耙式指部之 所有的適應性多模耙式指部於該搜尋功能模式’且配置該 多模處理器於該搜尋功能模式。 38. 如申請專利範圍第36項之方法,更包含: 於一通聯模式,配置該複數個適應性多模耙式指部之 一第一子集合的適應性多模耙式指部於該搜尋功能模式, 且配置該多模處理器之一第一部分於該搜尋功能模式;及 於該通聯模式,配置該複數個適應性多模耙式指部之 __ —_ ΛΔ---:- ^張尺度適用t國國家標準<CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再塡寫本頁)
    589819 B8 C8 D8 六、申請專利範圍 一第二子集合的適應性多模耙式指部於該路徑接收功能模 式,且配置該多模處理器之一第二部分於該路徑接收功能 模式。 39. 如申請專利範圍第38項之方法’其中該配置用於 路徑接收功能模式之第二子集合的適應性多模耗式指部係 對應於若干個多重路徑’其爲由當配置用於搜尋功能模式 時之第一子集合的適應性多模耙式指部與該多模處理器之 第一部分所決定。 40. 如申請專利範圍第38項之方法,其中該配置用於 搜尋功能模式之第一子集合的適應性多模耙式指部、與該 配置用於路徑接收功能模式之第二子集合的適應性多模耙 式指部係動態決定’基於選自複數個頻道相依參數之至少 一個頻道相依參數’該複數個頻道相依參數包含一前導訊 號相關功率階層、若干個識別多重路徑、若干個識別基站 、接收通聯訊號雜訊比、與接收通聯誤差率。 41. 如申請專利範圍第36項之方法,其中: 於一閒置模式,配置該複數個適應性多模耙式指部之 一第一子集合的適應性多模耙式指部於該搜尋功能模式’ 且配置該多模處理器之一第一部分於該搜尋功能模式; 於該閒置模式,配置該複數個適應性多模耙式指部之 —第二子集合的適應性多模耙式指部於該路徑接收功能模 式;,且配置該多模處理器之一第二部分於該路徑接收功能 模式;及 於該閒置模式,配置該複數個適應性多模耙式指部之 ¥紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再塡寫本頁) % _ 線·- 589819 988)8 SCD 六、申請專利範圍 一第三子集合的適應性多模耙式指部且配置該多模處理器 之一第三部分於較低功率消耗。 42. 如申請專利範圍第35項之方法,其中該方法係進 行於一行動站之內。 43. 如申請專利範圍第35項之方法,其中該方法係進 行於一基站之內。 44. 一種用於直接序列展開頻譜分碼多重存取無線接收 之裝置,該種裝置包含: 複數個異種計算元件,該複數個異種計算元件包括一 第一計算元件與一第二計算元件,第一計算元件具有一第 一固定架構,第二計算元件具有一第二固定架構,該第一 固定架構係不同於第二固定架構;及 一互連網路,其係耦接至複數個異種計算元件,該互 連網路係運作以配置該複數個異種計算元件而形成複數個 適應性多模耙式指部並且形成其可實施耦接至該複數個適 應性多模耙式指部之一多模處理器。 45. 如申請專利範圍第44項之裝置,其中: 該複數個適應性多模耙式指部之各個適應性多模耙式 指部係響應於第一配置資訊而配置用於一多重路徑接收功 能模式,且響應於第二配置資訊而配置用於一搜尋功能模 式;及 該多模處理器係響應於第一配置資訊而配置用於該多 重路徑接收功能模式,且響應於第二配置資訊而配置用於 該搜尋功能模式。 (請先閱讀背面之注意事項再塡寫本頁)
    本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 589819 B8 C8 D8 六、申請專利範圍 46. 如申請專利範圍第45項之裝置,其中當裝置係於 一蒐集模式,該複數個適應性多模耙式指部之所有的適應 性多模耙式指部係配置用於搜尋功能模式,且該多模處理 器係配置用於搜尋功能模式。 47. 如申請專利範圍第45項之裝置,其中該裝置係於 一通聯模式: 該複數個適應性多模耙式指部之一第一子集合的適應 性多模耙式指部係配置用於搜尋功能模式,且該多模處理 器之一第一部分係配置用於搜尋功能模式;及 該複數個適應性多模耙式指部之一第二子集合的適應 性多模耙式指部係配置用於路徑接收功能模式,且該多模 處理器之一第二部分係配置用於路徑接收功能模式。 48. 如申請專利範圍第47項之裝置,其中該配置用於 搜尋功能模式之第一子集合的適應性多模耙式指部、與該 配置用於路徑接收功能模式之第二子集合的適應性多模耙 式指部係動態決定,基於選自複數個頻道相依參數之至少 一個頻道相依參數,該複數個頻道相依參數包含一前導訊 號相關功率階層、若干個識別多重路徑、若干個識別基站 、接收通聯訊號雜訊比、與接收通聯誤差率。 49. 如申請專利範圍第45項之裝置,其中當該裝置係 於一閒置模式: 該複數個適應性多模耙式指部之一第一子集合的適應 性多模耙式指部係配置用於搜尋功能模式,且該多模處理 器之一第一部分係配置用於搜尋功能模式; (請先閲讀背面之注意事項再塡寫本頁)
    本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 589819 B8 C8 D8 、申請專利範圍 該複數個適應性多模耙式指部之一第二子集合的適應 性多模耙式指部係配置用於路徑接收功能模式,且該多模 處理器之一第二部分係配置用於路徑接收功能模式;及 該複數個適應性多模耙式指部之一第三子集合的適應 性多模耙式指部、與該多模處理器之一第三部分係配置用 於較低的功率消耗。 50.—種多模耙式接收器,包含: 一網路介面; 複數個適應性多模耙式指部,其係可實施耦接至該網 路介面,該複數個適應性多模耙式指部之各個適應性多模 耙式指部係響應於一第一模式訊號而配置用於一路徑接收 功能模式,且響應於一第二模式訊號而配置用於一搜尋功 能模式; 一多模處理器,其係可實施耦接至該複數個適應性多 模耙式指部,該多模處理器係響應於第一模式訊號而配置 用於路徑接收功能模式,且響應於第二模式訊號而配置用 於搜尋功能模式; 其中,當該多模耙式接收器係於一蒐集模式,該複數 個適應性多模耙式指部之所有的適應性多模耙式指部係配 置用於搜尋功能模式’且該多模處理器係配置用於搜尋功 能模式; 其中,當該多模耙式接收器係於一通聯模式,該複數 個適應性多模祀式指部之一第一子集合的適應性多模紀式 指部係配置用於搜尋功能模式,且該多模處理器之一第一 (請先閲讀背面之注意事項再塡寫本頁)
    適用中國國家標準(CNS)A4規格(210 X 297公釐) 589819 I D8 六、申請專利範圍 部分係配置用於搜尋功能模式;該複數個適應性多模耙式指 部之一第二子集合的適應性多模耙式指部係配置用於路徑 接收功能模式,且該多模處理器之一第二部分係配置用於 路徑接收功能模式;及 其中,該配置用於搜尋功能模式之第一子集合的適應 性多模耙式指部、與該配置用於路徑接收功能模式之第二 子集合的適應性多模耙式指部係動態決定,其基於選自複 數個頻道相依參數之至少一個頻道相依參數,該複數個頻 道相依參數包含一前導訊號相關功率階層、若干個識別多 重路徑、若干個識別基站、接收通聯訊號雜訊比、與接收 通聯誤差率。 (請先閲讀背面之注意事項再填寫本頁)
    線一 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW091110770A 2001-05-31 2002-05-22 Adaptive, multimode rake receiver for dynamic search and multipath reception TW589819B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/871,049 US6618434B2 (en) 2001-05-31 2001-05-31 Adaptive, multimode rake receiver for dynamic search and multipath reception

Publications (1)

Publication Number Publication Date
TW589819B true TW589819B (en) 2004-06-01

Family

ID=25356614

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091110770A TW589819B (en) 2001-05-31 2002-05-22 Adaptive, multimode rake receiver for dynamic search and multipath reception

Country Status (6)

Country Link
US (1) US6618434B2 (zh)
EP (1) EP1391050A1 (zh)
JP (1) JP2004533176A (zh)
KR (1) KR100894728B1 (zh)
TW (1) TW589819B (zh)
WO (1) WO2002098012A1 (zh)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10012875B4 (de) * 2000-03-16 2004-04-01 Infineon Technologies Ag Mobilfunkempfänger
US7752419B1 (en) 2001-03-22 2010-07-06 Qst Holdings, Llc Method and system for managing hardware resources to implement system functions using an adaptive computing architecture
US7249242B2 (en) 2002-10-28 2007-07-24 Nvidia Corporation Input pipeline registers for a node in an adaptive computing engine
US7653710B2 (en) 2002-06-25 2010-01-26 Qst Holdings, Llc. Hardware task manager
US7962716B2 (en) 2001-03-22 2011-06-14 Qst Holdings, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US6836839B2 (en) 2001-03-22 2004-12-28 Quicksilver Technology, Inc. Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements
US6577678B2 (en) 2001-05-08 2003-06-10 Quicksilver Technology Method and system for reconfigurable channel coding
KR100428709B1 (ko) * 2001-08-17 2004-04-27 한국전자통신연구원 다중 경로 정보 피드백을 이용한 순방향 빔형성 장치 및그 방법
US20030055861A1 (en) * 2001-09-18 2003-03-20 Lai Gary N. Multipler unit in reconfigurable chip
US7257380B2 (en) * 2001-11-14 2007-08-14 Broadcom Corporation Integrated multimode radio and components thereof
DE60230794D1 (de) * 2001-11-20 2009-02-26 Mediatek Inc Verfahren und vorrichtungen zur spreizspektrum-signalverarbeitung unter verwendung eines unkonfigurierbaren koprozessors
US7046635B2 (en) 2001-11-28 2006-05-16 Quicksilver Technology, Inc. System for authorizing functionality in adaptable hardware devices
US8412915B2 (en) 2001-11-30 2013-04-02 Altera Corporation Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements
US6986021B2 (en) 2001-11-30 2006-01-10 Quick Silver Technology, Inc. Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements
US7215701B2 (en) 2001-12-12 2007-05-08 Sharad Sambhwani Low I/O bandwidth method and system for implementing detection and identification of scrambling codes
KR100430527B1 (ko) * 2001-12-27 2004-05-10 한국전자통신연구원 채널 추정 지연 보상이 가능한 레이크 수신기
US7403981B2 (en) * 2002-01-04 2008-07-22 Quicksilver Technology, Inc. Apparatus and method for adaptive multimedia reception and transmission in communication environments
US7058116B2 (en) * 2002-01-25 2006-06-06 Intel Corporation Receiver architecture for CDMA receiver downlink
US20040015970A1 (en) * 2002-03-06 2004-01-22 Scheuermann W. James Method and system for data flow control of execution nodes of an adaptive computing engine (ACE)
US6785322B1 (en) 2002-04-12 2004-08-31 Interdigital Technology Corporation Node-B/base station rake finger pooling
TWI259011B (en) * 2002-04-12 2006-07-21 Interdigital Tech Corp Access burst detector correlator pool
US7493375B2 (en) * 2002-04-29 2009-02-17 Qst Holding, Llc Storage and delivery of device features
US7660984B1 (en) 2003-05-13 2010-02-09 Quicksilver Technology Method and system for achieving individualized protected space in an operating system
US7328414B1 (en) 2003-05-13 2008-02-05 Qst Holdings, Llc Method and system for creating and programming an adaptive computing engine
EP1372269A1 (en) * 2002-06-12 2003-12-17 Agilent Technologies, Inc. - a Delaware corporation - Improved spread spectrum receiver rake
US7340017B1 (en) * 2002-07-30 2008-03-04 National Semiconductor Corporation System and method for finger management in a rake receiver
US6917814B2 (en) * 2002-08-06 2005-07-12 Motorola, Inc. Method and mobile station for reporting multi-path signals based on a report window
US8108656B2 (en) 2002-08-29 2012-01-31 Qst Holdings, Llc Task definition for specifying resource requirements
US7937591B1 (en) 2002-10-25 2011-05-03 Qst Holdings, Llc Method and system for providing a device which can be adapted on an ongoing basis
US7277474B2 (en) * 2002-11-05 2007-10-02 Analog Devices, Inc. Finger allocation for a path searcher in a multipath receiver
US8276135B2 (en) 2002-11-07 2012-09-25 Qst Holdings Llc Profiling of software and circuit designs utilizing data operation analyses
US7478031B2 (en) * 2002-11-07 2009-01-13 Qst Holdings, Llc Method, system and program for developing and scheduling adaptive integrated circuity and corresponding control or configuration information
US7225301B2 (en) 2002-11-22 2007-05-29 Quicksilver Technologies External memory controller node
US20040109494A1 (en) * 2002-12-10 2004-06-10 Kindred Daniel R. Finger merge protection for rake receivers using polling
CN100492937C (zh) * 2002-12-27 2009-05-27 Nxp股份有限公司 具有多天线的移动终端及其方法
KR100546318B1 (ko) * 2003-02-22 2006-01-26 삼성전자주식회사 서로 다른 통신모드를 지원하는 듀얼 모드 모뎀의 통합 셀탐색기
CA2527970C (en) * 2003-06-18 2014-07-29 Ambric, Inc Integrated circuit development system
US20070186076A1 (en) * 2003-06-18 2007-08-09 Jones Anthony M Data pipeline transport system
JP3962785B2 (ja) * 2003-07-02 2007-08-22 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー シグナル・アナライザ及び周波数領域データ生成方法
US7286592B2 (en) * 2004-02-24 2007-10-23 Nokia Mobile Phones, Ltd. Method and apparatus for receiving a signal
US7817579B2 (en) * 2004-03-29 2010-10-19 Intel Corporation Access point having at least one or more configurable radios
US8867676B2 (en) * 2004-09-17 2014-10-21 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for controlling interference suppressing receivers
KR100762628B1 (ko) * 2004-09-20 2007-10-01 삼성전자주식회사 디지털 멀티미디어 방송 시스템에서 방송 서비스 수신 장치및 방법
KR100663488B1 (ko) * 2004-10-29 2007-01-02 삼성전자주식회사 재구성가능한 하드웨어 구조를 가지는 통신시스템 및 그에의한 재구성 방법
JP4507909B2 (ja) * 2005-02-21 2010-07-21 株式会社日立製作所 チャネル密度を適応的に制御する基地局装置、および制御方法
US20060209932A1 (en) * 2005-03-18 2006-09-21 Qualcomm Incorporated Channel estimation for single-carrier systems
US7515876B2 (en) * 2005-05-03 2009-04-07 Agere Systems Inc. Rake receiver with time-shared fingers
KR100791285B1 (ko) * 2005-05-06 2008-01-04 삼성전자주식회사 무선 네트워크 서비스 지원 여부를 표시하는 장치 및 방법
US8964912B2 (en) * 2005-05-31 2015-02-24 Telefonaktiebolaget Lm Ericsson (Publ) Adaptive timing recovery via generalized RAKE reception
EP2030105A1 (en) 2006-05-29 2009-03-04 Paschalis Papagrigoriou Method for communication with a multi-function memory card
US8462818B2 (en) * 2006-08-02 2013-06-11 Freescale Semiconductor, Inc. Method for processing CDMA signals and a device having CDMA signal capabilities
JP5320811B2 (ja) * 2008-05-13 2013-10-23 富士通株式会社 Rake受信機、基地局装置、受信制御方法および受信制御プログラム
US20100304744A1 (en) * 2009-05-29 2010-12-02 Qualcomm Incorporated Method and apparatus for performing searches with multiple receive diversity (rxd) search modes
WO2011091323A1 (en) 2010-01-21 2011-07-28 Qst Holdings, Llc A method and apparatus for a general-purpose, multiple-core system for implementing stream-based computations
WO2013057541A1 (en) * 2011-10-19 2013-04-25 Freescale Semiconductor, Inc. Multimode rake receiver, cellular base station and cellular communication device
US9155040B2 (en) * 2012-08-24 2015-10-06 Qualcomm Incorporated Methods and devices for processing a general page message in slotted idle mode
DE102016207588A1 (de) * 2015-05-06 2016-11-10 Samsung Electronics Co., Ltd. Gerät und Verfahren für die Suche nach Zellen in einem drahtlosen Endgerät
KR102478234B1 (ko) * 2015-05-06 2022-12-19 삼성전자주식회사 무선 단말에서의 셀 탐색장치 및 방법
EP3255805B1 (en) * 2016-06-08 2020-09-02 Nxp B.V. Signal processing system and method
US9729153B1 (en) * 2016-08-11 2017-08-08 Xilinx, Inc. Multimode multiplexer-based circuit
CN106686615B (zh) * 2017-02-22 2019-11-05 杭州字节信息技术有限公司 一种基于移动测量的全制式基站信息并行采集实现系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI932605A (fi) * 1993-06-07 1994-12-08 Nokia Telecommunications Oy Tukiasemavastaanotinlaitteisto
US5490165A (en) * 1993-10-28 1996-02-06 Qualcomm Incorporated Demodulation element assignment in a system capable of receiving multiple signals
JP2655068B2 (ja) 1993-12-30 1997-09-17 日本電気株式会社 スペクトラム拡散受信機
GB2291567B (en) 1994-07-01 1999-02-24 Roke Manor Research Apparatus for use in equipment providing a digital radio link between a fixed and a mobile radio unit
FI943249A (fi) 1994-07-07 1996-01-08 Nokia Mobile Phones Ltd Menetelmä vastaanottimen ohjaamiseksi ja vastaanotin
US5892961A (en) * 1995-02-17 1999-04-06 Xilinx, Inc. Field programmable gate array having programming instructions in the configuration bitstream
US5737631A (en) * 1995-04-05 1998-04-07 Xilinx Inc Reprogrammable instruction set accelerator
US5646544A (en) * 1995-06-05 1997-07-08 International Business Machines Corporation System and method for dynamically reconfiguring a programmable gate array
US5784313A (en) * 1995-08-18 1998-07-21 Xilinx, Inc. Programmable logic device including configuration data or user data memory slices
US6237029B1 (en) * 1996-02-26 2001-05-22 Argosystems, Inc. Method and apparatus for adaptable digital protocol processing
US5907580A (en) * 1996-06-10 1999-05-25 Morphics Technology, Inc Method and apparatus for communicating information
US6023742A (en) * 1996-07-18 2000-02-08 University Of Washington Reconfigurable computing architecture for providing pipelined data paths
CA2210582C (en) 1996-07-24 2001-01-30 Ntt Mobile Communications Network Inc. Method and apparatus for receiving cdma radio communication
JP3681230B2 (ja) * 1996-07-30 2005-08-10 松下電器産業株式会社 スペクトル拡散通信装置
US5828858A (en) * 1996-09-16 1998-10-27 Virginia Tech Intellectual Properties, Inc. Worm-hole run-time reconfigurable processor field programmable gate array (FPGA)
US5825202A (en) * 1996-09-26 1998-10-20 Xilinx, Inc. Integrated circuit with field programmable and application specific logic areas
US5970254A (en) * 1997-06-27 1999-10-19 Cooke; Laurence H. Integrated processor and programmable data path chip for reconfigurable computing
US5966534A (en) * 1997-06-27 1999-10-12 Cooke; Laurence H. Method for compiling high level programming languages into an integrated processor with reconfigurable logic
US6120551A (en) * 1997-09-29 2000-09-19 Xilinx, Inc. Hardwire logic device emulating an FPGA
US6230307B1 (en) * 1998-01-26 2001-05-08 Xilinx, Inc. System and method for programming the hardware of field programmable gate arrays (FPGAs) and related reconfiguration resources as if they were software by creating hardware objects
JPH11261440A (ja) * 1998-03-11 1999-09-24 Oki Electric Ind Co Ltd 合成受信装置
US6088043A (en) * 1998-04-30 2000-07-11 3D Labs, Inc. Scalable graphics processor architecture
US6150838A (en) * 1999-02-25 2000-11-21 Xilinx, Inc. FPGA configurable logic block with multi-purpose logic/memory circuit
WO2002011404A2 (en) * 2000-07-31 2002-02-07 Morphics Technology, Inc. Apparatus and method for configurable multi-dwell search engine for spread spectrum applications
US6459883B2 (en) * 2000-07-31 2002-10-01 Morphics Technology, Inc. Generic finger architecture for spread spectrum applications
US6674999B2 (en) * 2001-03-16 2004-01-06 Skyworks Solutions, Inc Dynamically varying linearity system for an RF front-end of a communication device

Also Published As

Publication number Publication date
US6618434B2 (en) 2003-09-09
JP2004533176A (ja) 2004-10-28
EP1391050A1 (en) 2004-02-25
WO2002098012A1 (en) 2002-12-05
KR20030097907A (ko) 2003-12-31
US20020181559A1 (en) 2002-12-05
KR100894728B1 (ko) 2009-04-24

Similar Documents

Publication Publication Date Title
TW589819B (en) Adaptive, multimode rake receiver for dynamic search and multipath reception
Alsolaim et al. Architecture and application of a dynamically reconfigurable hardware array for future mobile communication systems
KR200318048Y1 (ko) 재구성 가능한 상관기 세트를 이용한 경로 검색기
JP4642264B2 (ja) スペクトル拡散通信用相関回路
Seskar et al. A software radio architecture for linear multiuser detection
JP2004533176A5 (zh)
US8406281B2 (en) Apparatus, module, and method for implementing communications functions
US7483933B2 (en) Correlation architecture for use in software-defined radio systems
Becker et al. DReAM: A Dynamica lly Reconfigura bl e Architecture for Fut ur e Mobile Communication Applications
EP1317832B1 (en) Method and apparatus for time-sliced and multi-threaded data processing in a communication system
Quax et al. A scalable implementation of a reconfigurable WCDMA RAKE receiver
JP2004072418A (ja) 遅延プロファイル作成方法および遅延プロファイル作成装置
Becker et al. An application-tailored dynamically reconfigurable hardware architecture for digital baseband processing
Srikanteswara et al. Soft radio implementations for 3G and future high data rate systems
Guo et al. Rapid scheduling of efficient VLSI architectures for next-generation HSDPA wireless system using Precision C synthesizer
de Souza et al. Heterogeneous implementation of a rake receiver for DS-CDMA communication systems
De Souza et al. Implementation of a digital receiver for DS-CDMA communication systems using HW/SW codesign
Alsolaim Dynamically reconfigurable architecture for third generation mobile systems
JP3416642B2 (ja) メモリインタフェース回路および逆拡散後シンボルのメモリへの書き込み方法
Krikidis et al. An iterative reconfigurability approach for WCDMA high-data-rate communications
Alsolaim et al. A dynamically reconfigurable system-on-a-chip architecture for future mobile digital signal processing
Alsolaim et al. Dynamically reconfigurable solution in the digital baseband processing for future mobile radio devices
Srikanteswara et al. Designing soft radios for high data rate systems and integrated global services
EP1532748A1 (en) Delay line for multiple propagation paths reception
JPH11274977A (ja) マッチトフィルタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees