JP2004533161A - アナログ−デジタル変換の方法及び装置 - Google Patents
アナログ−デジタル変換の方法及び装置 Download PDFInfo
- Publication number
- JP2004533161A JP2004533161A JP2002587928A JP2002587928A JP2004533161A JP 2004533161 A JP2004533161 A JP 2004533161A JP 2002587928 A JP2002587928 A JP 2002587928A JP 2002587928 A JP2002587928 A JP 2002587928A JP 2004533161 A JP2004533161 A JP 2004533161A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- signal
- digital
- optical
- analog input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
- H03M3/496—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
- H03M3/466—Multiplexed conversion systems
- H03M3/468—Interleaved, i.e. using multiple converters or converter parts for one channel, e.g. using Hadamard codes, pi-delta-sigma converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
標本化及び量子化のための並列チャネルを用いた光学的に標本化されたアナログ−デジタル変換器である。並列組み合わせは、サンプラーの非線形伝達関数によって生じるスプールのキャンセルを達成する。サンプラーは、レーザ強度雑音の抑制のための作動入力を有するデュアル−検知器光電子受信器を提供する。複合フォトニックサンプラーの出力は、サンプラーの光電子受信器からのショット雑音や熱雑音を低減するように平均化される。量子化プロセスによって生じる誤差は、量子化器として、雑音−スペクトル整形およびフィルタリングを提供するデルタ−シグマ変調器に基づくアナログ−デジタル変換器を用いることで、低減される。
Description
【関連出願のクロスリフェレンス】
【０００１】
本書類は、同時係続かつ共通に譲渡された２００１年５月３日出願の特許出願「フォトニック符号化サンプラー」、米国シリアル番号09/848,498号に関連するものである。この関連出願の内容は参照によって本明細書に組み込まれる。
【技術分野】
【０００２】
本発明は、アナログ−デジタル変換の方法及び装置に係り、詳しくは、フォトニック標本化を用いた並列アナログ−デジタル変換システムに関するものである。本出願は、フォトニック並列アナログ−デジタル変換器について記述する。
【発明の背景】
【０００３】
アナログ−デジタル変換は、理論的には無限数の値あるいは状態を有する連続時間のアナログ信号を、有限数の値あるいは状態を有するデジタル信号に変換するものとしてよく知られている。典型的には、アナログ−デジタル変換では、アナログ信号がまず標本化される。標本化されたアナログ信号は複数の一連のパルスとして表現される。標本化後において、離散時間信号は、各パルスの値を最も近い有限数に端数切捨てすることで量子化される。結果として得られた信号はアナログ信号のデジタル版である。
【０００４】
アナログ−デジタル変換の一つの副産物は、量子化雑音である。量子化雑音は、量子化器に入力されるアナログ信号の大きさは理論的には無限数の値と同じであるのに対して、量子化器から出力される端数を切り捨てた信号の大きさは有限数の値と同じに過ぎないからである。したがって、量子化器は、端数切捨てにおける雑音、すなわち、量子化雑音を生じさせる。
【０００５】
量子化雑音を低減させるための一つの手段は、オーバーサンプリングである。標本化されたアナログ信号を復元するためには、信号周波数の２倍と同じかそれより大きい速度で信号を標本化しなければいけないことはよく知られている。オーバーサンプリングは、信号周波数よりもずっと大きい速度で信号を標本化することである。量子化雑音の全体量は異なる標本化帯域幅においても同じであるので、標本化周波数を大きくすることで、量子化雑音がより広い帯域幅に拡散する。よって、信号周波数の２倍に対してサンプリング速度を大きくすることで、すなわち、オーバーサンプリングによって、関心のある帯域幅における量子化雑音を低減される。
【０００６】
オーバーサンプリングを利用する一つのＡＤＣアーキテクチャとしては、デルタシグマ変調器に基づくＡＤＣがよく知られている。デルタシグマ（ΔΣ）変調器はフィードバックループに囲まれたアナログフィルタと量子化器とからなる。フィルタは、フィードバックループと共に、高周波数雑音を増幅する一方で、量子化雑音を低い周波数に減衰する。信号は、信号周波数の２倍を大きく超えるレートでオーバーサンプリングされているので、デジタルローパスフィルタを、信号に影響を与えることなく、高い周波数の量子化雑音を除去することに用いることができる。
【０００７】
ΔΣ変調ＡＤＣの問題は、オーバーサンプリングの要件、すなわち、ＡＤＣの回路は、ＡＤＣによって変換されるアナログ信号の最大周波数よりも十分に高い周波数で動作するように設計する必要があるということである。ΔΣ変調ＡＤＣに正確性が要求されればされるほど、標本化周波数を大きくする必要がある。したがって、回路能力における限界は、単一チャネルΔΣ変調器に基づくＡＤＣの使用を比較的低い信号周波数に制限してしまう。しかしながら、複数のΔΣ変調器を並列して用いることで標本化周波数を低減することができる。複数のΔΣ変調器を用いたＡＤＣは、１９９３年３月２３日に、アイ．エイ．ガルトンに付与された米国特許第5,196,852「並列ΔΣ変調器を用いたアナログ−デジタル変換器」に記載されている。
【０００８】
図１に示すように、ガルトンは、複数の並列チャネルから構成された全電子ＡＤＣを開示しており、各チャネルは、同じアナログ入力信号によって動作し、各チャネルの出力は加算されて全体デジタル出力を生成する。各チャネルは、乗算器１０１を有しており、乗算器は内部的に生成されたシーケンスｕ（ｎ）によってその入力を乗算し、ΔΣ変調器１１１に渡す。各ΔΣ変調器１１１の出力はデジタルローパスフィルタ１１２によってフィルタリングされ、Ｎ−サンプルデシメータ１(decimator)１３に渡される。もう一つの乗算器１２１はもう一つの内部的に生成されたシーケンスｖ（ｎ）によって間引きされた出力を乗算する。第１乗算器１０１及びΔΣ変調器１１１は大体がアナログ機能であると考えられ、ローパスフィルタ１１２、デシメータ１１３、及び第２乗算器１２１はデジタル機能である。内部的に生成されるシーケンスは、アダマール行列によるものであり、乗算器は＋１あるいは−１のファクタを用いる。ガルトンに開示されたＡＤＣは、信号周波数の２倍と同じくらい低い標本化周波数を用いることでＡＤＣ精度の十分なレベルを提供している。ＡＤＣ精度は、追加のチャネルを用いることで向上する。
【０００９】
しかしながら、標本化に伴う困難性は、標本化クロックの生成における時間のジッタが、非一様な標本化を生成することによりＡＤＣのパフォーマンスを制限し、よって、量子化器出力における全体誤差パワーを増加させることである。もしクロックジッタが白色雑音の一因であると考えるのであれば、ＡＤＣにおける誤差の全体パワーはオーバーサンプリング比率によって低減される。しかしながら、クロックジッタは、依然として、広帯域信号の変換においては制限要因となる。
【００１０】
幸運なことに、標本化ジッタは、フォトニック標本化を用いることで解消することができる。フォトニック標本化は、高時間安定性を備えた超短レーザパルスを用いることで、アナログ電気入力を標本化する。電子サンプラーに比べて、フォトニック手法は、より短い標本化窓（サブピコセカンド）及び、毎秒１００ギガサンプル（ＧＳＰＳ）に近い高いサンプリング速度、の能力があり、広帯域アナログ入力を標本化することができる。
【００１１】
従来のフォトニック標本化Ａ／Ｄ変換器２００が図２に示してある。モード同期レーザ２０３からの一連の光インパルス２０１が電気光学的変調器２０１に適用される。アナログ電気入力Ｘ（ｔ）も変調器２０５に適用される。光インパルス２０１が変調器２０５電極の電圧を標本化する。結果として得られた光パルス２０７は、変調器２０５電圧によって決定された強度を伴っており、光検出器２０９に送られる。光検出器２０９電気出力２１１は電流であって、電子量子化器２１２の入力に供給される。
【００１２】
モード同期レーザのパルス繰り返し率が４０ＧＨｚあるいはそれより高いので、上記手法は、とても高いサンプリング速度を獲得する。各レーザパルスの幾つかの時間遅延コピーを統合することで、光標本化のより高い繰り返し率が獲得できる。
【００１３】
フォトニック標本化Ａ／Ｄ変換器のもう一つの例、P. E. Pace and J. P. Powers, the U. S. Naval Postgraduate School の論文"Photonic Sampling of RF and Microwave Signals," March 16, 1998に記載されているもの、が図３に示してある。図３のＡ／Ｄ変換器は、デルタ−シグマ変調器アーキテクチャを使用しており、これは、ガルトンにも記載されているように、フォトニックサンプラーを用いて量子化雑音を低減するものとしてよく知られている。デルタ−シグマ変換器３００は標本化パルス源として働くモード同期ファイバレーザ３０２と、マッハ・ツェンダー干渉計である二つのフォトニックサンプラー３０４を有している。ファイバー格子構造３０６は、光統合器として働く。フォトニックサンプラー３０４はまた、デルタ−シグマループの入力においてアナログ加算点として働く。
【００１４】
上述のフォトニックＡ／Ｄ変換器に関連する一つの困難性は、フォトニックサンプラーのダイナミックレンジが、前のＡ／Ｄ変換器がフォトニック標本化手法を使用することを制限する。例えば、このような変調器のスプール−フリーダイナミックレンジは約１１０ｄＢ−ＨＺ２／３であるので、５ＧＨｚ帯域幅のアナログ波形は７．５ビットの分解能に標本化されるに過ぎない。したがって、必要とされることは、フォトニックサンプラーからの雑音やひずみによって不利な影響を受けることなく光標本化を使用することができるＡ／Ｄ変換システムである。
【発明の開示】
【００１５】
本発明の目的は、光標本化を用いてアナログ信号のアナログ−デジタル変換を行う方法及び装置を提供することにある。本発明の他の目的は、アナログ信号を光学的に標本化することに関連する雑音およびひずみを低減するような変換を提供することにある。
【００１６】
本発明のフォトニックＡＤＣシステムは、修正された並列Ａ／Ｄ変換器アーキテクチャに複数の光サンプラーを組み込むことによって、光サンプリングに関連する困難性を克服するものである。さらに、光サンプリングプロセスのダイナミックレンジは、デュアル補助光検知によってコモンモードレーザ雑音を平均化し、キャンセルする。規定の重みが並列チャネルにデジタル的に適用され、サンプラースプールをキャンセルし、かつ、サンプラー間の非均一性を補償するようになっている。したがって、本出願に係るフォトニックＡ／Ｄ変換器は、信号対雑音比及びスプールフリーダイナミックレンジによって決定される改良された分解能、および、光サンプラーと分離された電子ＡＤＣの従来型の組み合わせとによって獲得できるであろう範囲の帯域幅を獲得することができる。
【００１７】
本発明の一つの形態は、アナログ入力とデジタル出力とを有するアナログ−デジタル変換器を提供するものである。該アナログ−デジタル変換器は、光パルス源と、複数のチャネルと、加算器を有する装置であって、各チャネルは、光符号化サンプラーと、光−電気変換器と、量子化器と、デジタル復号器とを有し、該符号化サンプラー回路は該光パルス源とアナログ入力に接続されており、アナログ入力を標本化して標本化光信号を生成し、符号化コードシーケンスによって該標本化光信号を符号化して符号化光信号を生成するように構成され、該光―電気変換器は、該光符号化サンプラーに接続されており、該符号化光信号を電気信号に変換するように構成され、該量子化器は、該光−電気変換器に接続されており、該電気信号からデジタル信号を生成するように構成され、該デジタル復号器は、該量子化器に接続されており、復号コードシーケンスによって該デジタル信号を復号して復号化デジタル信号を生成するように構成され、該加算器は、該複数のチャネルの各チャネルにおける該デジタル復号器に接続されており、各チャネルからの各復号化デジタル信号をデジタル的に加算してデジタル出力を生成する。好ましくは、符号化シーケンスは、アダマールシーケンスである。光−電気変換器の後にはナイキストフィルタを用いることができ、デジタル復号器の前にはデジタル雑音低減フィルタを用いることができる。好ましくは、デルタ−シグマ変調器アーキテクチャによって提供される追加の雑音整形能力によって、デルタ−シグマ変調器を量子化器に用いる。
【００１８】
本発明の他の形態は、アナログ入力とデジタル出力を有するアナログ−デジタル変換器によって提供され、該アナログ−デジタル変換器は、光パルスを生成する手段と、複数のチャネルと、加算手段とを有し、各チャネルは、アナログ入力を標本化し、光パルスでアナログ入力を符号化し、符号化光信号を生成する手段と、該符号化光信号を電気信号に変換する手段と、該電気信号を量子化して、デジタル信号を生成する手段と、復号コードシーケンスで該デジタル信号を復号し、復号化デジタル信号を生成する手段とを有し、該加算手段は、該複数のチャネルの各チャネルからの各復号化デジタル信号を合算してデジタル出力を生成するものである。アナログ入力を標本化し符号化する手段は、光符号化サンプラー回路、統合化された光符号化サンプラー、あるいは、アナログ信号と符号化信号の両方を用いて光パルスのストリームを変調する他の手段を含む。符号化信号は、好ましくは、アダマールシーケンスである。電気信号を量子化する手段は、デルタ−シグマ変調器、フラッシュアナログ−デジタル変換器、逐次比較型アナログ−デジタル変換器、その他当業界で既知の量子化手段を含む。
【００１９】
本発明の他の形態は、アナログ入力信号をデジタル出力信号に変換する方法によって提供され、該方法は、光パルスを提供するステップと、該光パルスを複数の変換チャネルに接続するステップと、各チャネル変換チャネルに接続された光パルスをアナログ入力信号の符号化光標本に変換するステップと、各変換チャネルにおいて、符号化光標本を電気信号に変換するステップと、各変換チャネルにおいて、該電気信号を量子化して、量子化デジタル信号を生成するステップと、各変換チャネルにおいて、復号コードシーケンスによって該量子化デジタル信号を復号して、復号化デジタル信号を生成するステップと、各変換チャネルからの復号化デジタル信号を合算して、デジタル出力を生成するステップを有する。
【発明を実施するための好ましい形態】
【００２０】
本発明に係るＡＤＣアーキテクチャは、標本化ユニット（変調器）の並列組み合わせを有しており、変調器の非線形伝達関数によるスプール(spurs)のキャンセルを獲得するようにしている。各変調器は、レーザ強度雑音の抑圧のための差動入力を有するデュアル検出器オプトエレクトロニック受信器を供給する。また、複数のフォトニックサンプラーの出力を平均することで、サンプラーのオプトエレクトロニック受信器からのショット雑音あるいは熱雑音の影響を低減する。標本化プロセスに関連する雑音やひずみ要素(スプール)を抑制することに加えて、量子化プロセスによって生成される誤差も、並列デルタ−シグマアーキテクチャの雑音−スペクトルシェーピング及びフィルタリング能力を用いることによって抑制される。
【００２１】
本発明は、複数のフォトニックサンプラーチャネルを、並列Ａ／Ｄ変換器アーキテクチャに組み込むものである。ここで記載される実施例は、サンプラーチャネルにおいてデルタ−シグマＡ／Ｄ変換器を用いるものとして記載される。しかしながら、フラッシュＡＤＣのような他のＡ／Ｄ変換器を用いることができることは当業者に理解される。
【００２２】
本発明による並列フォトニックＡＤＣシステム４００の第１実施例が図４に示してある。図４において、光パルス源ブロック４５０は光標本化パルス４５９を並列チャネルブロック４０１に供給する。並列チャネルブロック４０１は、並列に配列されたＭチャネル４０２−１...４０２−Ｍを含んでいる。各チャネル４０２−１...４０２−Ｍは、フォトニックセクション４１０、アナログエレクトロニックセクション４２０、デジタルエレクトロニックセクション４３０の三つのセクションを有している。光パルス源ブロック４５０は、低雑音シンセサイザ４５１、レーザ安定化回路４５３、フォトニックトランスミッタ４５５、光パルス源４５７を有している。好ましくは、光パルス源からの光パルスは、ピコセカンドパルス持続期間を有しているが、より長い光パルスを標本化パルスとして用いても良い。低雑音シンセサイザ４５１は、システムのためのサンプリング速度を確立することに用いられる。シンセサイザは同期信号をレーザ安定化回路４５３及びフォトニックトランスミッタ４５５に供給する。フォトニックトランスミッタ４５５は、アナログ電子回路４２０の中のタイミング回路を制御することに用いるクロック信号４５６を出力する。レーザ安定化回路は、好ましくは等しい間隔で等しい大きさを有する光標本化パルス４５９を提供するように、光パルス源４５７を制御する。光パルス源４５７はモード同期レーザ、ファイバレーザ、半導体レーザ、あるいは当業界において公知の光標本化パルスを生成する他のデバイスである。
【００２３】
フォトニックセクション４１０において、光標本化パルス４５９は、各ＡＤＣチャネル４０２−１...４０２−Ｍに分割（パワーにおいて）される。そして、これらのパルス４５９は、一対の電気光学的変調器を有する光符号化サンプラー回路(optical encoding sampler circuit)へと入力される。図４において、第１電気光学的変調器は、２出力ポートを備えたマッハ・ツェンダー干渉計４１１であり、第２電気光学的変調器は光方向性結合スイッチ４１２である。マッハ・ツェンダー干渉計４１１は、フォトニックサンプラーとして機能する。アナログ入力信号は、並列ＡＤＣチャネル４０１−１...４０２−Ｍ間で分割され、増幅され、そして、マッハ・ツェンダー干渉計４１１に適用される。そして、マッハ・ツェンダー干渉計４１１の２出力は方向性結合スイッチ４１２の入力に適用され、また、該スイッチは好ましくはアドマールシーケンスＨ０（ｔ）...ＨＭ−１（ｔ）によって符号化された電気制御信号を受信する。各ＡＤＣチャネル４０１−１...４０２−Ｍのために異なるアドマールシーケンスが存在する。アドマールシーケンスは＋１あるいは−１の値を有しており、方形波あるいは正弦波形として方向性結合スイッチ４１２に供給される。アダマール符号化波形による変調の結果、標本化された信号を表す光パルスは方向性結合スイッチ４１２の、ａ＋１符号化標本化パルスを表す第１出力ポート、あるいは、ａ−１符号化標本化パルスを表す第２出力ポートのいずれかから出る。
【００２４】
マッハ・ツェンダー干渉計４１１と方向性結合スイッチ４１２のカスケード構成から出力される光パルスは、標本化されたアナログ値に対応する強度と、アダマール符号に対応する符号（正あるいは負）を有する。各方向性結合スイッチ４１２の２光出力は、標本化かつ符号化されたアナログ信号の差動表現を生成する光―電気変換器に送られる。好ましくは、光−電気変換器は、電流を出力する一対の光検出器４１３である。光検出器４１３の周波数応答は好ましくは光標本化パルスのパルス繰り返し周波数（ＰＲＦ）よりも大きい。このような光検出器は公知である。
【００２５】
光検出器からの電流出力によって提供される差動信号は、結局は、図４に示す実施例においては、量子化器４２２内に配置された、差動増幅器に仕向けられる。差動的に連結された光検出器４１３の対の使用は、レーザ相対強度雑音（ＲＩＮ）に基づくように、コモンモード雑音を低減する効果を有する。図４に示すように、標本化かつ符号化されたアナログ値を表示する、光検出器の出力は最初にナイキストフィルタ４２１に仕向けられる。あるいは、光検出器の出力は電気ＨＯＬＤ回路に仕向けられ、標本化された値が正確さを維持するための時間を延長し、続く量子化器４２２を制御するクロックのタイミング正確さに精密さを必要としないようにする。ナイキストフィルタ４２１は、差動増幅器と量子化器４２２の間のような、幾つかの他の場所に配置することができる。また、ナイキストフィルタの帯域幅は好ましくは、光標本化ＰＲＦよりも大きい。もし、ナイキストフィルタあるいは光検出器の応答の帯域幅がＰＲＦよりも小さいと、パルス−パルスのクロストークが生じ、これが本発明に係るアナログ−デジタル変換器によって提供される分解能バイト数を低減させる。さらに、上述の本発明の他の実施例の電子ＨＯＬＤ回路は、好ましくは、パルス同士のクロストークを制限するために、光標本化ＰＲＦよりも大きい速度でセットされ、そしてクリアされるようになっている。
【００２６】
Ａ／Ｄ変換器システムのアナログ電子セクション４２０は、上述のナイキストフィルタ４２１（あるいはＨＯＬＤ回路）、及び、離散時間アナログ値をデジタル値に変換する高速量子化器４２２を有する。フラッシュＡＤＣのような業界で周知の数々の設計の変換器が量子化器４２２として用いられ、これらの変換器は１ビット分解能あるいはマルチビット分解能を有する。好ましくは、後述のように、その雑音整形能力からデルタ−シグマ変調器に基づくＡＤＣが用いられる。典型的なデルタ−シグマ変調回路が図５に示してあり、これは、J. F. Jenson. G.Raghavan, A. E. Cosand, and R. H. Waldenの論文"A 3.2 GHz Second-Order Delta-Sigma Modulator Implemented in InP HBT Technology," IEEE Journal of Solid-State Circuits, Vol. 30, No. 10, October 1995, pp.1119-1127に記載されたΔΣ変調器に基づくものであり、この文献は参照によって本明細書に組み込まれる。図５は２次デルタシグマ変調器を示しており、変調器は、二つのトランスコンダクタンスセル５１１，５１３と、フォワード路における二つのインテグレータ５２１，５２３と、フィードバック路における二つの１−ビットデジタル−アナログ変換器（ＤＡＣｓ）５５１，５５３と、信号を量子化するラッチ付きコンパレータ５３１と、電流スイッチトＤＡＣｓ５５１，５５３を駆動するＤフリップ−フロップ５４１とを有している。図５に示す回路は、本発明の第１実施例の光検出器対４１３によって提供される、差動信号として変換される信号を受信することに留意する。
【００２７】
Ａ／Ｄ変換器システムのデジタル電子セクション４３０は、アナログ電子セクション４２０に続き、第１の利得制御要素４３１からなる。一般に、利得制御値Ｇ０...ＧＭ−１は同じ値をとるが、チャネル４０２−１...４０２−Ｍ間の既知の不均衡を調整するために異ならしめてもよい。また、利得制御要素４３１は、標本化プロセスで生成されたスプールのキャンセルのために、固定された重みをチャネル４０２−１...４０２−Ｍに適用する。利得制御要素４３１には、雑音を除去するように機能し、アナログ信号帯域よりも小さい帯域幅を有するデジタル雑音抑圧フィルタのセットが続く。これらのフィルタは論文、Galton and Jensen (IEEE Trans. Circuits and Systems 11, v. 42, p.773,1995)に記載されている。雑音抑圧フィルタ４３２には、標本化されたアナログ信号を符号化することに用いられるアダマール符号の時間遅延版を備えたフィルタされた信号を復調するデジタル乗算器４３３のセットが続く。そして、デジタル加算器４６０が復調された信号を加算して、ＡＤＣシステムのデジタル出力を形成する。そして、デジタル出力は、雑音スプールを除去するようにさらに処理されてもよい。
【００２８】
図４に示す実施例において、アナログ入力は均等に分割され、各チャネルに同一の波形を供給し、よって、アナログ信号利得値Ａ０...ＡＭ−１は好ましくは同じ値を有する。これらの入力波形は並列チャネル４０２−１...４０２−Ｍへの変調信号を提供する。チャネル間のバランスの欠如は、望ましからぬスプールを生成させることでＡＤＣの分解能を低くする。もしバランスの欠如が存在する場合には、各光サンプラー４１１における利得値Ａ０...ＡＭ−１を調整することで、チャネルバランスを向上させる。この実施例において、アダマール変調は、入力値の符号のみを変更する符号化を提供する。本発明の他の実施例においては、アダマールシーケンス以外のコードシーケンスを用いても良い。
【００２９】
フォトニック標本化プロセスからの雑音の主要源は、レーザの強度雑音、光検出器のショット雑音、及び、増幅器の熱雑音である。レーザ強度雑音は、並列チャネルのそれぞれにおいてデュアル光検出器を用いることによって抑制される。ショット雑音及び熱雑音を抑制することによって、並列アーキテクチャはフォトニックＡＤＣシステムの信号対雑音パフォーマンスを高める。各チャネルのこれらの雑音コンポーネントはインコヒーレントに加算される。よって、サンプラー雑音の抑制がない、フォトニックサンプラーと電子並列デルタ−シグマＡＤＣの組み合わせに比較して、本発明の並列アーキテクチャの平均化は、並列チャネル数において二倍となるフォトニック標本化雑音を３ｄＢ（２分の１分解能）抑制する。さらに、デジタル雑音抑圧フィルタ４３２はより一層雑音を低減するように設計され得る。複数のサンプラーが本実施例で用いられているので、これらの間における非均一性は出力において固定されたパターンのひずみをもたらす。これらのひずみは、光符号化サンプラーとデジタル復号器の各対のアダマール符号を動的に変更することで最小化され得る。このアダマール符号の変更あるいは再割り当ては、チャネルをランダム化する効果を有する。
【００３０】
上述のフォトニックＡＤＣのパフォーマンスは、光変調器４１１，４１２のスプールフリーダイナミックレンジによって制限される。標本化は量子化器４２２の前及び外で行われるため、標本化プロセスによって生じるいかなる雑音やスプールは、望ましいアナログ入力から分離することができない。上述のように、量子化器４２２における好ましいデルタ−シグマ変調器の使用は量子化雑音を低減するに過ぎない。したがって、デルタ−シグマ変調器によって提供されるノイズシェーピングやスペトルフィルタリングは量子化雑音のみに影響し、変調器４１１，４１２に関連する雑音には影響を与えない。ＡＤＣの分解能は、電気光学的変調器４１１，４１２の非線形伝達関数のデジタル補正によって幾分改善される。このようなデジタル補正は、典型的には、変調器出力の高調波の知識を必要とする。高調波出力へのアクセスは、光標本化ＰＲＦよりもいくぶん大きい広帯域幅を伴う光検出器４１３を必要とする。好ましくは、光検出器４１３は、標本化アナログ信号の帯域幅よりも３〜７倍大きい帯域幅を有する。より広い帯域幅は、標本化アナログ信号の３次あるいは５次高調波へのアクセスを提供する。しかしながら、デジタル補正により提供される広帯域入力の改良の範囲は制限される。なぜなら、広帯域光検出器（高周波数アナログ信号の３〜７倍の帯域幅を備えた光検出器）の応答は典型的には、大きいダイナミックレンジを区別するために必要なより高い光入力パワーにおいて非線形となるからである。
【００３１】
変調器線形化のための他の手法は、二つの並列なマッハ・ツェンダー変調器の使用に基づくものである。一つの変調器の非線形性は、他の変調器によって生成されるひずみ積をキャンセルするのに用いられる。光及び電気入力は、３次相互変調積のキャンセルを獲得するような特別な比率に従って、二つの変調器の間で分割される。この手法の限界は、信号帯域幅によって、これらの比率を１％あるいはそれ以上の正確さで制御する必要があるということである。電気入力値は各変調器を駆動する増幅器あるいは減衰器の利得を制御することによって調整することができる。光入力値を制御することはもっと難しく、変調器を供給する結合器を調整することが必要となるであろう。アナログ入力値の制御に頼るよりは、デジタル利得要素を用いることで、光学的標本化信号のデジタル版の値を制御し、雑音抑圧に必要な正確な信号比が獲得される。
【００３２】
本発明の他の実施例は、並列オプトエレクトロニック変調器の使用に基づくアーキテクチャを使用する。この実施例において、アナログ入力は、規定されたルールに従って、並列チャネル間で分割される。これらの分割された入力の大きさの比率は、マッハ・ツェンダー干渉計の非線形伝達関数から生ずる相互変調積のキャンセルを獲得するように設定される。これらの比率を決定するには公知の手法を用いることができ、これらの手法は、Bridges and Schaffnerの論文"Distortion In Linearized Electrooptic Modulators,"IEEE Trans. On Microwave Theory and Techniques v.43, p.2184,1995及び、Korotky and de Ridderの論文"Dual Parallel Modulation Schemes for Low- Distortion Analog Optical Transmission,"IEEE J. on Selected Areas in Communication, v. 8, p. 1377,1990に記載されている。デュアル、並列マッハ・ツェンダー変調器の一つの設計例において、アナログ電気入力の比率は、2.62:1である。光入力の比率は1:17.9136である。
【００３３】
図６は、本発明の第２実施例に基づく、並列チャネルブロック４０１を示している。並列チャネルは、Ｌ個のチャネル対４０４−１...４０４−Ｌにグループ化され、Ｌは個々のチャネル数を２で割った数に等しい。アナログ入力の比率は、１−２パワー分割器４７１を用いることによって達成され、そして、一つのチャネルの入力を減衰（あるいは増幅）する。好ましくは、各並列チャネル４０４−１...４０４−Ｌにおけるチャネル対のために同じ比率を用いる。隣接するチャネルに対するアナログ入力は干渉計４１１の交互のアームに適用され、個々のチャネルの各対における各干渉計４１１は互いに１８０度位相シフトして動作する。位相シフトは他の方法によって獲得することもでき、例えば、１８０度シフトした二つの異なる直角位相点における変調器の各対にバイアスをかけたり、方向性結合スイッチ４１２の対向電極に符号信号Ｈ０...ＨＭを適用したり、あるいは、各並列チャネル４０４−１...４０４−Ｌの方向性結合スイッチ対に、反対の符号を有する符号信号Ｈ０...ＨＭを適用することによって行われる。望ましい結果は、各チャネル対４０４−１...４０４−Ｌにおいて、第１チャネルにおけるデジタルフィルタ４３２によるデジタル信号出力と第２チャネルにおけるデジタルフィルタ４３２との間に符号逆転を生成する。
【００３４】
光入力に必要とされる正確さは、光スプリッタや方向性結合器を用いることでは容易に達成することはできない。図６に示す実施例は、光パワーをチャネル４０４−１...４０４−Ｌ間で等しく分割するものである。個々のチャネルにおける実効性のある光パワーの正確な比率は、量子化器４２２の後のデジタル利得要素４３１の利得Ｇ０，Ｇ１を設定することによって獲得される。好ましくは、利得Ｇ０，Ｇ１は、各チャネル対において同じである。しかしながら、上述のように、利得要素４３１は、また、サンプラー４１１の前の光パワー分割における非均一性の補償に用いられ、よって、利得値Ｇ０，Ｇ１はチャネル対４０４−１...４０４−Ｌ間で異なるであろう。
【００３５】
上述及び図６に示すアナログ−デジタル変換器キテクチャにおいて、各チャネル対における第２チャネルは、ひずみ項の１次のキャンセルを提供する。より高次のひずみ積をキャンセルするために各チャネル群において追加のチャネルを用いることで、この手法は本発明の他の実施例にも用いることができる。本発明の他の実施例において、より高い相互変調積のキャンセルのために、並列サンプラーチャネルは三つのチャネル群にグループ化される。この実施例が、三つのチャネルの二つの群を伴う並列チャネルブロック７０１として図７に例示されている。パワー分割器７７１が、アナログ信号を、二つのチャネル群７０４−１，７０４−２間に分割する。各チャネル群７０４−１，７０４−２内で、アナログ信号は、異なる比率Ａ０，Ａ１，Ａ２を備えた光サンプラー４１１に適用される。しかしながら、これらの高次相互変調積を補正することに伴う困難性は、必要とされるアナログ入力パワーの分割がとても不均一となることである。例えば、図７におけるチャネル群７０４−１，７０４−２に示す３つの個々のチャネルへの入力は、好ましくは、0.0394：0.3136：0.6470に分割される。さらに、デジタル利得要素４３１は、これらの正確な比率を確立し、サンプラー４１１の前の光パワー分割におけるいかなる非均一性を補償することに用いられるであろう。
【００３６】
上述の実施例に対して、各光符号化標本化回路は、図４，６，７に示すように、方向性結合スイッチ（アダマールエンコーダ）とカスケードされた２出力マッハ・ツェンダー干渉計（サンプラー）を含むものとして記載される。しかしながら、標本化とアダマール符号化の両方を達成する統合された光符号化サンプラー８１１は、方向性結合スイッチ４１２を伴うマッハ・ツェンダー干渉計４１１のカスケードに代えて用いられる。図８は、統合化光符号化サンプラー８１１が用いられた本発明に係るアナログ−デジタル変換器のブロック図を示す。統合化された光符号化サンプラー８１１の実施例は、特許出願"Photonic Encoding Sampler," Serial No.(Attorney Docket No. B-4056 618412-9)に記載されている。統合化光符号化サンプラー８１１は一つの基板上のデバイスによる標本化及び符号化機能を実行する能力を提供し、これは、本発明に係るアナログ−デジタル変換器の構成を簡素化する。符号化サンプラーは、前述のいかなる実施例におけるマッハ・ツェンダー干渉計４１１及び方向性結合スイッチ４１２に代えて用いることができる。
【００３７】
上述の本発明の実施例において、光サンプラー４１１は光標本化パルス４５９によってアナログ入力を直接標本化する。光サンプラー４１１により標本化された光パルス出力は、光符号器４１２によって符号化される。しかしながら、本発明の他の実施例では、アナログ信号は符号化された光信号によって標本化される。この実施例のブロック図が図９に示してある。図９において、光標本化パルス４５９は最初に、各チャネル９０２−１...９０２−Ｍに収容されている複数の２入力、２出力方向性結合スイッチ９１２の一つの入力に結合される。方向性結合スイッチ９１２は光標本化パルス４５９を方向性結合スイッチ９１２のいずれかの出力に経路付けするのに用いられるので、好ましくは、各方向性結合スイッチ９１２の他の入力は結合されていないままにする。各方向性結合スイッチ９１２は符号化信号Ｈ０...ＨＭ−１によって制御される。方向性結合スイッチ９１２の２出力は、２入力、２出力光サンプラー９１１の入力に結合される。好ましくは、光サンプラー９１１はアナログ入力により制御されるマッハ・ツェンダー干渉計である。各チャネル９０２−１...９０２−Ｍの他のものは、上述と同じ態様を有している。上述の他の実施例としての本実施例において、各チャネルにおける光検出器４１３への入力は依然として光学的に標本化されかつ符号化されたアナログ信号の差動表現を含んでいる。図９に示す実施例は本質的に、上述のシングル入力、２出力変調器を２入力、２出力変調器に代えることを許容する。
【００３８】
述べてきたように、本発明は複数の利点を有しており、その幾つかは上述したが、その幾つかは上述の本発明の実施例において本来的に備わっている。また、ここで述べたサブジェクトマターの開示から逸脱せずに、上述のアナログ−デジタル変換器及びアナログ−デジタル変換を変更できることは理解される。本発明は必要とされる添付のクレームを除き開示された実施例に限定されるものではない。
【図面の簡単な説明】
【００３９】
【図１】図１（従来技術）は、電子的並列デルタ−シグマ変調器に基づくアナログ−デジタル変換器のブロック図である。
【図２】図２（従来技術）は、光学的標本化アナログ−デジタル変換器のブロック図である。
【図３】図３（従来技術）は、光学的標本化デルタ−シグマ変調器に基づくアナログ−デジタル変換器のブロック図である。
【図４】図４は、本発明の一つの実施例による光学的標本化並列チャネルアナログ−デジタル変換器のアーキテクチャを示している。
【図５】図５（従来技術）は、２次デルタ−シグマ変調器のブロック図である。
【図６】図６は、サンプラー誘導雑音を低減するように構成された本発明の他の実施例による光学的標本化並列チャネルアナログ−デジタル変換器のアーキテクチャを示している。
【図７】図７は、３次相互変調積を低減するように構成された本発明による６チャネルアナログ−デジタル変換器のブロック図である。
【図８】図８は、並列チャネルにおける符号化サンプラーを用いる光学的標本化並列チャネルアナログ−デジタル変換器のアーキテクチャを示す。
【図９】符号化光標本化パルスがアナログ波形を標本化するような光学的標本化並列チャネルアナログ−デジタル変換器のアーキテクチャを示す。
【０００１】
本書類は、同時係続かつ共通に譲渡された２００１年５月３日出願の特許出願「フォトニック符号化サンプラー」、米国シリアル番号09/848,498号に関連するものである。この関連出願の内容は参照によって本明細書に組み込まれる。
【技術分野】
【０００２】
本発明は、アナログ−デジタル変換の方法及び装置に係り、詳しくは、フォトニック標本化を用いた並列アナログ−デジタル変換システムに関するものである。本出願は、フォトニック並列アナログ−デジタル変換器について記述する。
【発明の背景】
【０００３】
アナログ−デジタル変換は、理論的には無限数の値あるいは状態を有する連続時間のアナログ信号を、有限数の値あるいは状態を有するデジタル信号に変換するものとしてよく知られている。典型的には、アナログ−デジタル変換では、アナログ信号がまず標本化される。標本化されたアナログ信号は複数の一連のパルスとして表現される。標本化後において、離散時間信号は、各パルスの値を最も近い有限数に端数切捨てすることで量子化される。結果として得られた信号はアナログ信号のデジタル版である。
【０００４】
アナログ−デジタル変換の一つの副産物は、量子化雑音である。量子化雑音は、量子化器に入力されるアナログ信号の大きさは理論的には無限数の値と同じであるのに対して、量子化器から出力される端数を切り捨てた信号の大きさは有限数の値と同じに過ぎないからである。したがって、量子化器は、端数切捨てにおける雑音、すなわち、量子化雑音を生じさせる。
【０００５】
量子化雑音を低減させるための一つの手段は、オーバーサンプリングである。標本化されたアナログ信号を復元するためには、信号周波数の２倍と同じかそれより大きい速度で信号を標本化しなければいけないことはよく知られている。オーバーサンプリングは、信号周波数よりもずっと大きい速度で信号を標本化することである。量子化雑音の全体量は異なる標本化帯域幅においても同じであるので、標本化周波数を大きくすることで、量子化雑音がより広い帯域幅に拡散する。よって、信号周波数の２倍に対してサンプリング速度を大きくすることで、すなわち、オーバーサンプリングによって、関心のある帯域幅における量子化雑音を低減される。
【０００６】
オーバーサンプリングを利用する一つのＡＤＣアーキテクチャとしては、デルタシグマ変調器に基づくＡＤＣがよく知られている。デルタシグマ（ΔΣ）変調器はフィードバックループに囲まれたアナログフィルタと量子化器とからなる。フィルタは、フィードバックループと共に、高周波数雑音を増幅する一方で、量子化雑音を低い周波数に減衰する。信号は、信号周波数の２倍を大きく超えるレートでオーバーサンプリングされているので、デジタルローパスフィルタを、信号に影響を与えることなく、高い周波数の量子化雑音を除去することに用いることができる。
【０００７】
ΔΣ変調ＡＤＣの問題は、オーバーサンプリングの要件、すなわち、ＡＤＣの回路は、ＡＤＣによって変換されるアナログ信号の最大周波数よりも十分に高い周波数で動作するように設計する必要があるということである。ΔΣ変調ＡＤＣに正確性が要求されればされるほど、標本化周波数を大きくする必要がある。したがって、回路能力における限界は、単一チャネルΔΣ変調器に基づくＡＤＣの使用を比較的低い信号周波数に制限してしまう。しかしながら、複数のΔΣ変調器を並列して用いることで標本化周波数を低減することができる。複数のΔΣ変調器を用いたＡＤＣは、１９９３年３月２３日に、アイ．エイ．ガルトンに付与された米国特許第5,196,852「並列ΔΣ変調器を用いたアナログ−デジタル変換器」に記載されている。
【０００８】
図１に示すように、ガルトンは、複数の並列チャネルから構成された全電子ＡＤＣを開示しており、各チャネルは、同じアナログ入力信号によって動作し、各チャネルの出力は加算されて全体デジタル出力を生成する。各チャネルは、乗算器１０１を有しており、乗算器は内部的に生成されたシーケンスｕ（ｎ）によってその入力を乗算し、ΔΣ変調器１１１に渡す。各ΔΣ変調器１１１の出力はデジタルローパスフィルタ１１２によってフィルタリングされ、Ｎ−サンプルデシメータ１(decimator)１３に渡される。もう一つの乗算器１２１はもう一つの内部的に生成されたシーケンスｖ（ｎ）によって間引きされた出力を乗算する。第１乗算器１０１及びΔΣ変調器１１１は大体がアナログ機能であると考えられ、ローパスフィルタ１１２、デシメータ１１３、及び第２乗算器１２１はデジタル機能である。内部的に生成されるシーケンスは、アダマール行列によるものであり、乗算器は＋１あるいは−１のファクタを用いる。ガルトンに開示されたＡＤＣは、信号周波数の２倍と同じくらい低い標本化周波数を用いることでＡＤＣ精度の十分なレベルを提供している。ＡＤＣ精度は、追加のチャネルを用いることで向上する。
【０００９】
しかしながら、標本化に伴う困難性は、標本化クロックの生成における時間のジッタが、非一様な標本化を生成することによりＡＤＣのパフォーマンスを制限し、よって、量子化器出力における全体誤差パワーを増加させることである。もしクロックジッタが白色雑音の一因であると考えるのであれば、ＡＤＣにおける誤差の全体パワーはオーバーサンプリング比率によって低減される。しかしながら、クロックジッタは、依然として、広帯域信号の変換においては制限要因となる。
【００１０】
幸運なことに、標本化ジッタは、フォトニック標本化を用いることで解消することができる。フォトニック標本化は、高時間安定性を備えた超短レーザパルスを用いることで、アナログ電気入力を標本化する。電子サンプラーに比べて、フォトニック手法は、より短い標本化窓（サブピコセカンド）及び、毎秒１００ギガサンプル（ＧＳＰＳ）に近い高いサンプリング速度、の能力があり、広帯域アナログ入力を標本化することができる。
【００１１】
従来のフォトニック標本化Ａ／Ｄ変換器２００が図２に示してある。モード同期レーザ２０３からの一連の光インパルス２０１が電気光学的変調器２０１に適用される。アナログ電気入力Ｘ（ｔ）も変調器２０５に適用される。光インパルス２０１が変調器２０５電極の電圧を標本化する。結果として得られた光パルス２０７は、変調器２０５電圧によって決定された強度を伴っており、光検出器２０９に送られる。光検出器２０９電気出力２１１は電流であって、電子量子化器２１２の入力に供給される。
【００１２】
モード同期レーザのパルス繰り返し率が４０ＧＨｚあるいはそれより高いので、上記手法は、とても高いサンプリング速度を獲得する。各レーザパルスの幾つかの時間遅延コピーを統合することで、光標本化のより高い繰り返し率が獲得できる。
【００１３】
フォトニック標本化Ａ／Ｄ変換器のもう一つの例、P. E. Pace and J. P. Powers, the U. S. Naval Postgraduate School の論文"Photonic Sampling of RF and Microwave Signals," March 16, 1998に記載されているもの、が図３に示してある。図３のＡ／Ｄ変換器は、デルタ−シグマ変調器アーキテクチャを使用しており、これは、ガルトンにも記載されているように、フォトニックサンプラーを用いて量子化雑音を低減するものとしてよく知られている。デルタ−シグマ変換器３００は標本化パルス源として働くモード同期ファイバレーザ３０２と、マッハ・ツェンダー干渉計である二つのフォトニックサンプラー３０４を有している。ファイバー格子構造３０６は、光統合器として働く。フォトニックサンプラー３０４はまた、デルタ−シグマループの入力においてアナログ加算点として働く。
【００１４】
上述のフォトニックＡ／Ｄ変換器に関連する一つの困難性は、フォトニックサンプラーのダイナミックレンジが、前のＡ／Ｄ変換器がフォトニック標本化手法を使用することを制限する。例えば、このような変調器のスプール−フリーダイナミックレンジは約１１０ｄＢ−ＨＺ２／３であるので、５ＧＨｚ帯域幅のアナログ波形は７．５ビットの分解能に標本化されるに過ぎない。したがって、必要とされることは、フォトニックサンプラーからの雑音やひずみによって不利な影響を受けることなく光標本化を使用することができるＡ／Ｄ変換システムである。
【発明の開示】
【００１５】
本発明の目的は、光標本化を用いてアナログ信号のアナログ−デジタル変換を行う方法及び装置を提供することにある。本発明の他の目的は、アナログ信号を光学的に標本化することに関連する雑音およびひずみを低減するような変換を提供することにある。
【００１６】
本発明のフォトニックＡＤＣシステムは、修正された並列Ａ／Ｄ変換器アーキテクチャに複数の光サンプラーを組み込むことによって、光サンプリングに関連する困難性を克服するものである。さらに、光サンプリングプロセスのダイナミックレンジは、デュアル補助光検知によってコモンモードレーザ雑音を平均化し、キャンセルする。規定の重みが並列チャネルにデジタル的に適用され、サンプラースプールをキャンセルし、かつ、サンプラー間の非均一性を補償するようになっている。したがって、本出願に係るフォトニックＡ／Ｄ変換器は、信号対雑音比及びスプールフリーダイナミックレンジによって決定される改良された分解能、および、光サンプラーと分離された電子ＡＤＣの従来型の組み合わせとによって獲得できるであろう範囲の帯域幅を獲得することができる。
【００１７】
本発明の一つの形態は、アナログ入力とデジタル出力とを有するアナログ−デジタル変換器を提供するものである。該アナログ−デジタル変換器は、光パルス源と、複数のチャネルと、加算器を有する装置であって、各チャネルは、光符号化サンプラーと、光−電気変換器と、量子化器と、デジタル復号器とを有し、該符号化サンプラー回路は該光パルス源とアナログ入力に接続されており、アナログ入力を標本化して標本化光信号を生成し、符号化コードシーケンスによって該標本化光信号を符号化して符号化光信号を生成するように構成され、該光―電気変換器は、該光符号化サンプラーに接続されており、該符号化光信号を電気信号に変換するように構成され、該量子化器は、該光−電気変換器に接続されており、該電気信号からデジタル信号を生成するように構成され、該デジタル復号器は、該量子化器に接続されており、復号コードシーケンスによって該デジタル信号を復号して復号化デジタル信号を生成するように構成され、該加算器は、該複数のチャネルの各チャネルにおける該デジタル復号器に接続されており、各チャネルからの各復号化デジタル信号をデジタル的に加算してデジタル出力を生成する。好ましくは、符号化シーケンスは、アダマールシーケンスである。光−電気変換器の後にはナイキストフィルタを用いることができ、デジタル復号器の前にはデジタル雑音低減フィルタを用いることができる。好ましくは、デルタ−シグマ変調器アーキテクチャによって提供される追加の雑音整形能力によって、デルタ−シグマ変調器を量子化器に用いる。
【００１８】
本発明の他の形態は、アナログ入力とデジタル出力を有するアナログ−デジタル変換器によって提供され、該アナログ−デジタル変換器は、光パルスを生成する手段と、複数のチャネルと、加算手段とを有し、各チャネルは、アナログ入力を標本化し、光パルスでアナログ入力を符号化し、符号化光信号を生成する手段と、該符号化光信号を電気信号に変換する手段と、該電気信号を量子化して、デジタル信号を生成する手段と、復号コードシーケンスで該デジタル信号を復号し、復号化デジタル信号を生成する手段とを有し、該加算手段は、該複数のチャネルの各チャネルからの各復号化デジタル信号を合算してデジタル出力を生成するものである。アナログ入力を標本化し符号化する手段は、光符号化サンプラー回路、統合化された光符号化サンプラー、あるいは、アナログ信号と符号化信号の両方を用いて光パルスのストリームを変調する他の手段を含む。符号化信号は、好ましくは、アダマールシーケンスである。電気信号を量子化する手段は、デルタ−シグマ変調器、フラッシュアナログ−デジタル変換器、逐次比較型アナログ−デジタル変換器、その他当業界で既知の量子化手段を含む。
【００１９】
本発明の他の形態は、アナログ入力信号をデジタル出力信号に変換する方法によって提供され、該方法は、光パルスを提供するステップと、該光パルスを複数の変換チャネルに接続するステップと、各チャネル変換チャネルに接続された光パルスをアナログ入力信号の符号化光標本に変換するステップと、各変換チャネルにおいて、符号化光標本を電気信号に変換するステップと、各変換チャネルにおいて、該電気信号を量子化して、量子化デジタル信号を生成するステップと、各変換チャネルにおいて、復号コードシーケンスによって該量子化デジタル信号を復号して、復号化デジタル信号を生成するステップと、各変換チャネルからの復号化デジタル信号を合算して、デジタル出力を生成するステップを有する。
【発明を実施するための好ましい形態】
【００２０】
本発明に係るＡＤＣアーキテクチャは、標本化ユニット（変調器）の並列組み合わせを有しており、変調器の非線形伝達関数によるスプール(spurs)のキャンセルを獲得するようにしている。各変調器は、レーザ強度雑音の抑圧のための差動入力を有するデュアル検出器オプトエレクトロニック受信器を供給する。また、複数のフォトニックサンプラーの出力を平均することで、サンプラーのオプトエレクトロニック受信器からのショット雑音あるいは熱雑音の影響を低減する。標本化プロセスに関連する雑音やひずみ要素(スプール)を抑制することに加えて、量子化プロセスによって生成される誤差も、並列デルタ−シグマアーキテクチャの雑音−スペクトルシェーピング及びフィルタリング能力を用いることによって抑制される。
【００２１】
本発明は、複数のフォトニックサンプラーチャネルを、並列Ａ／Ｄ変換器アーキテクチャに組み込むものである。ここで記載される実施例は、サンプラーチャネルにおいてデルタ−シグマＡ／Ｄ変換器を用いるものとして記載される。しかしながら、フラッシュＡＤＣのような他のＡ／Ｄ変換器を用いることができることは当業者に理解される。
【００２２】
本発明による並列フォトニックＡＤＣシステム４００の第１実施例が図４に示してある。図４において、光パルス源ブロック４５０は光標本化パルス４５９を並列チャネルブロック４０１に供給する。並列チャネルブロック４０１は、並列に配列されたＭチャネル４０２−１...４０２−Ｍを含んでいる。各チャネル４０２−１...４０２−Ｍは、フォトニックセクション４１０、アナログエレクトロニックセクション４２０、デジタルエレクトロニックセクション４３０の三つのセクションを有している。光パルス源ブロック４５０は、低雑音シンセサイザ４５１、レーザ安定化回路４５３、フォトニックトランスミッタ４５５、光パルス源４５７を有している。好ましくは、光パルス源からの光パルスは、ピコセカンドパルス持続期間を有しているが、より長い光パルスを標本化パルスとして用いても良い。低雑音シンセサイザ４５１は、システムのためのサンプリング速度を確立することに用いられる。シンセサイザは同期信号をレーザ安定化回路４５３及びフォトニックトランスミッタ４５５に供給する。フォトニックトランスミッタ４５５は、アナログ電子回路４２０の中のタイミング回路を制御することに用いるクロック信号４５６を出力する。レーザ安定化回路は、好ましくは等しい間隔で等しい大きさを有する光標本化パルス４５９を提供するように、光パルス源４５７を制御する。光パルス源４５７はモード同期レーザ、ファイバレーザ、半導体レーザ、あるいは当業界において公知の光標本化パルスを生成する他のデバイスである。
【００２３】
フォトニックセクション４１０において、光標本化パルス４５９は、各ＡＤＣチャネル４０２−１...４０２−Ｍに分割（パワーにおいて）される。そして、これらのパルス４５９は、一対の電気光学的変調器を有する光符号化サンプラー回路(optical encoding sampler circuit)へと入力される。図４において、第１電気光学的変調器は、２出力ポートを備えたマッハ・ツェンダー干渉計４１１であり、第２電気光学的変調器は光方向性結合スイッチ４１２である。マッハ・ツェンダー干渉計４１１は、フォトニックサンプラーとして機能する。アナログ入力信号は、並列ＡＤＣチャネル４０１−１...４０２−Ｍ間で分割され、増幅され、そして、マッハ・ツェンダー干渉計４１１に適用される。そして、マッハ・ツェンダー干渉計４１１の２出力は方向性結合スイッチ４１２の入力に適用され、また、該スイッチは好ましくはアドマールシーケンスＨ０（ｔ）...ＨＭ−１（ｔ）によって符号化された電気制御信号を受信する。各ＡＤＣチャネル４０１−１...４０２−Ｍのために異なるアドマールシーケンスが存在する。アドマールシーケンスは＋１あるいは−１の値を有しており、方形波あるいは正弦波形として方向性結合スイッチ４１２に供給される。アダマール符号化波形による変調の結果、標本化された信号を表す光パルスは方向性結合スイッチ４１２の、ａ＋１符号化標本化パルスを表す第１出力ポート、あるいは、ａ−１符号化標本化パルスを表す第２出力ポートのいずれかから出る。
【００２４】
マッハ・ツェンダー干渉計４１１と方向性結合スイッチ４１２のカスケード構成から出力される光パルスは、標本化されたアナログ値に対応する強度と、アダマール符号に対応する符号（正あるいは負）を有する。各方向性結合スイッチ４１２の２光出力は、標本化かつ符号化されたアナログ信号の差動表現を生成する光―電気変換器に送られる。好ましくは、光−電気変換器は、電流を出力する一対の光検出器４１３である。光検出器４１３の周波数応答は好ましくは光標本化パルスのパルス繰り返し周波数（ＰＲＦ）よりも大きい。このような光検出器は公知である。
【００２５】
光検出器からの電流出力によって提供される差動信号は、結局は、図４に示す実施例においては、量子化器４２２内に配置された、差動増幅器に仕向けられる。差動的に連結された光検出器４１３の対の使用は、レーザ相対強度雑音（ＲＩＮ）に基づくように、コモンモード雑音を低減する効果を有する。図４に示すように、標本化かつ符号化されたアナログ値を表示する、光検出器の出力は最初にナイキストフィルタ４２１に仕向けられる。あるいは、光検出器の出力は電気ＨＯＬＤ回路に仕向けられ、標本化された値が正確さを維持するための時間を延長し、続く量子化器４２２を制御するクロックのタイミング正確さに精密さを必要としないようにする。ナイキストフィルタ４２１は、差動増幅器と量子化器４２２の間のような、幾つかの他の場所に配置することができる。また、ナイキストフィルタの帯域幅は好ましくは、光標本化ＰＲＦよりも大きい。もし、ナイキストフィルタあるいは光検出器の応答の帯域幅がＰＲＦよりも小さいと、パルス−パルスのクロストークが生じ、これが本発明に係るアナログ−デジタル変換器によって提供される分解能バイト数を低減させる。さらに、上述の本発明の他の実施例の電子ＨＯＬＤ回路は、好ましくは、パルス同士のクロストークを制限するために、光標本化ＰＲＦよりも大きい速度でセットされ、そしてクリアされるようになっている。
【００２６】
Ａ／Ｄ変換器システムのアナログ電子セクション４２０は、上述のナイキストフィルタ４２１（あるいはＨＯＬＤ回路）、及び、離散時間アナログ値をデジタル値に変換する高速量子化器４２２を有する。フラッシュＡＤＣのような業界で周知の数々の設計の変換器が量子化器４２２として用いられ、これらの変換器は１ビット分解能あるいはマルチビット分解能を有する。好ましくは、後述のように、その雑音整形能力からデルタ−シグマ変調器に基づくＡＤＣが用いられる。典型的なデルタ−シグマ変調回路が図５に示してあり、これは、J. F. Jenson. G.Raghavan, A. E. Cosand, and R. H. Waldenの論文"A 3.2 GHz Second-Order Delta-Sigma Modulator Implemented in InP HBT Technology," IEEE Journal of Solid-State Circuits, Vol. 30, No. 10, October 1995, pp.1119-1127に記載されたΔΣ変調器に基づくものであり、この文献は参照によって本明細書に組み込まれる。図５は２次デルタシグマ変調器を示しており、変調器は、二つのトランスコンダクタンスセル５１１，５１３と、フォワード路における二つのインテグレータ５２１，５２３と、フィードバック路における二つの１−ビットデジタル−アナログ変換器（ＤＡＣｓ）５５１，５５３と、信号を量子化するラッチ付きコンパレータ５３１と、電流スイッチトＤＡＣｓ５５１，５５３を駆動するＤフリップ−フロップ５４１とを有している。図５に示す回路は、本発明の第１実施例の光検出器対４１３によって提供される、差動信号として変換される信号を受信することに留意する。
【００２７】
Ａ／Ｄ変換器システムのデジタル電子セクション４３０は、アナログ電子セクション４２０に続き、第１の利得制御要素４３１からなる。一般に、利得制御値Ｇ０...ＧＭ−１は同じ値をとるが、チャネル４０２−１...４０２−Ｍ間の既知の不均衡を調整するために異ならしめてもよい。また、利得制御要素４３１は、標本化プロセスで生成されたスプールのキャンセルのために、固定された重みをチャネル４０２−１...４０２−Ｍに適用する。利得制御要素４３１には、雑音を除去するように機能し、アナログ信号帯域よりも小さい帯域幅を有するデジタル雑音抑圧フィルタのセットが続く。これらのフィルタは論文、Galton and Jensen (IEEE Trans. Circuits and Systems 11, v. 42, p.773,1995)に記載されている。雑音抑圧フィルタ４３２には、標本化されたアナログ信号を符号化することに用いられるアダマール符号の時間遅延版を備えたフィルタされた信号を復調するデジタル乗算器４３３のセットが続く。そして、デジタル加算器４６０が復調された信号を加算して、ＡＤＣシステムのデジタル出力を形成する。そして、デジタル出力は、雑音スプールを除去するようにさらに処理されてもよい。
【００２８】
図４に示す実施例において、アナログ入力は均等に分割され、各チャネルに同一の波形を供給し、よって、アナログ信号利得値Ａ０...ＡＭ−１は好ましくは同じ値を有する。これらの入力波形は並列チャネル４０２−１...４０２−Ｍへの変調信号を提供する。チャネル間のバランスの欠如は、望ましからぬスプールを生成させることでＡＤＣの分解能を低くする。もしバランスの欠如が存在する場合には、各光サンプラー４１１における利得値Ａ０...ＡＭ−１を調整することで、チャネルバランスを向上させる。この実施例において、アダマール変調は、入力値の符号のみを変更する符号化を提供する。本発明の他の実施例においては、アダマールシーケンス以外のコードシーケンスを用いても良い。
【００２９】
フォトニック標本化プロセスからの雑音の主要源は、レーザの強度雑音、光検出器のショット雑音、及び、増幅器の熱雑音である。レーザ強度雑音は、並列チャネルのそれぞれにおいてデュアル光検出器を用いることによって抑制される。ショット雑音及び熱雑音を抑制することによって、並列アーキテクチャはフォトニックＡＤＣシステムの信号対雑音パフォーマンスを高める。各チャネルのこれらの雑音コンポーネントはインコヒーレントに加算される。よって、サンプラー雑音の抑制がない、フォトニックサンプラーと電子並列デルタ−シグマＡＤＣの組み合わせに比較して、本発明の並列アーキテクチャの平均化は、並列チャネル数において二倍となるフォトニック標本化雑音を３ｄＢ（２分の１分解能）抑制する。さらに、デジタル雑音抑圧フィルタ４３２はより一層雑音を低減するように設計され得る。複数のサンプラーが本実施例で用いられているので、これらの間における非均一性は出力において固定されたパターンのひずみをもたらす。これらのひずみは、光符号化サンプラーとデジタル復号器の各対のアダマール符号を動的に変更することで最小化され得る。このアダマール符号の変更あるいは再割り当ては、チャネルをランダム化する効果を有する。
【００３０】
上述のフォトニックＡＤＣのパフォーマンスは、光変調器４１１，４１２のスプールフリーダイナミックレンジによって制限される。標本化は量子化器４２２の前及び外で行われるため、標本化プロセスによって生じるいかなる雑音やスプールは、望ましいアナログ入力から分離することができない。上述のように、量子化器４２２における好ましいデルタ−シグマ変調器の使用は量子化雑音を低減するに過ぎない。したがって、デルタ−シグマ変調器によって提供されるノイズシェーピングやスペトルフィルタリングは量子化雑音のみに影響し、変調器４１１，４１２に関連する雑音には影響を与えない。ＡＤＣの分解能は、電気光学的変調器４１１，４１２の非線形伝達関数のデジタル補正によって幾分改善される。このようなデジタル補正は、典型的には、変調器出力の高調波の知識を必要とする。高調波出力へのアクセスは、光標本化ＰＲＦよりもいくぶん大きい広帯域幅を伴う光検出器４１３を必要とする。好ましくは、光検出器４１３は、標本化アナログ信号の帯域幅よりも３〜７倍大きい帯域幅を有する。より広い帯域幅は、標本化アナログ信号の３次あるいは５次高調波へのアクセスを提供する。しかしながら、デジタル補正により提供される広帯域入力の改良の範囲は制限される。なぜなら、広帯域光検出器（高周波数アナログ信号の３〜７倍の帯域幅を備えた光検出器）の応答は典型的には、大きいダイナミックレンジを区別するために必要なより高い光入力パワーにおいて非線形となるからである。
【００３１】
変調器線形化のための他の手法は、二つの並列なマッハ・ツェンダー変調器の使用に基づくものである。一つの変調器の非線形性は、他の変調器によって生成されるひずみ積をキャンセルするのに用いられる。光及び電気入力は、３次相互変調積のキャンセルを獲得するような特別な比率に従って、二つの変調器の間で分割される。この手法の限界は、信号帯域幅によって、これらの比率を１％あるいはそれ以上の正確さで制御する必要があるということである。電気入力値は各変調器を駆動する増幅器あるいは減衰器の利得を制御することによって調整することができる。光入力値を制御することはもっと難しく、変調器を供給する結合器を調整することが必要となるであろう。アナログ入力値の制御に頼るよりは、デジタル利得要素を用いることで、光学的標本化信号のデジタル版の値を制御し、雑音抑圧に必要な正確な信号比が獲得される。
【００３２】
本発明の他の実施例は、並列オプトエレクトロニック変調器の使用に基づくアーキテクチャを使用する。この実施例において、アナログ入力は、規定されたルールに従って、並列チャネル間で分割される。これらの分割された入力の大きさの比率は、マッハ・ツェンダー干渉計の非線形伝達関数から生ずる相互変調積のキャンセルを獲得するように設定される。これらの比率を決定するには公知の手法を用いることができ、これらの手法は、Bridges and Schaffnerの論文"Distortion In Linearized Electrooptic Modulators,"IEEE Trans. On Microwave Theory and Techniques v.43, p.2184,1995及び、Korotky and de Ridderの論文"Dual Parallel Modulation Schemes for Low- Distortion Analog Optical Transmission,"IEEE J. on Selected Areas in Communication, v. 8, p. 1377,1990に記載されている。デュアル、並列マッハ・ツェンダー変調器の一つの設計例において、アナログ電気入力の比率は、2.62:1である。光入力の比率は1:17.9136である。
【００３３】
図６は、本発明の第２実施例に基づく、並列チャネルブロック４０１を示している。並列チャネルは、Ｌ個のチャネル対４０４−１...４０４−Ｌにグループ化され、Ｌは個々のチャネル数を２で割った数に等しい。アナログ入力の比率は、１−２パワー分割器４７１を用いることによって達成され、そして、一つのチャネルの入力を減衰（あるいは増幅）する。好ましくは、各並列チャネル４０４−１...４０４−Ｌにおけるチャネル対のために同じ比率を用いる。隣接するチャネルに対するアナログ入力は干渉計４１１の交互のアームに適用され、個々のチャネルの各対における各干渉計４１１は互いに１８０度位相シフトして動作する。位相シフトは他の方法によって獲得することもでき、例えば、１８０度シフトした二つの異なる直角位相点における変調器の各対にバイアスをかけたり、方向性結合スイッチ４１２の対向電極に符号信号Ｈ０...ＨＭを適用したり、あるいは、各並列チャネル４０４−１...４０４−Ｌの方向性結合スイッチ対に、反対の符号を有する符号信号Ｈ０...ＨＭを適用することによって行われる。望ましい結果は、各チャネル対４０４−１...４０４−Ｌにおいて、第１チャネルにおけるデジタルフィルタ４３２によるデジタル信号出力と第２チャネルにおけるデジタルフィルタ４３２との間に符号逆転を生成する。
【００３４】
光入力に必要とされる正確さは、光スプリッタや方向性結合器を用いることでは容易に達成することはできない。図６に示す実施例は、光パワーをチャネル４０４−１...４０４−Ｌ間で等しく分割するものである。個々のチャネルにおける実効性のある光パワーの正確な比率は、量子化器４２２の後のデジタル利得要素４３１の利得Ｇ０，Ｇ１を設定することによって獲得される。好ましくは、利得Ｇ０，Ｇ１は、各チャネル対において同じである。しかしながら、上述のように、利得要素４３１は、また、サンプラー４１１の前の光パワー分割における非均一性の補償に用いられ、よって、利得値Ｇ０，Ｇ１はチャネル対４０４−１...４０４−Ｌ間で異なるであろう。
【００３５】
上述及び図６に示すアナログ−デジタル変換器キテクチャにおいて、各チャネル対における第２チャネルは、ひずみ項の１次のキャンセルを提供する。より高次のひずみ積をキャンセルするために各チャネル群において追加のチャネルを用いることで、この手法は本発明の他の実施例にも用いることができる。本発明の他の実施例において、より高い相互変調積のキャンセルのために、並列サンプラーチャネルは三つのチャネル群にグループ化される。この実施例が、三つのチャネルの二つの群を伴う並列チャネルブロック７０１として図７に例示されている。パワー分割器７７１が、アナログ信号を、二つのチャネル群７０４−１，７０４−２間に分割する。各チャネル群７０４−１，７０４−２内で、アナログ信号は、異なる比率Ａ０，Ａ１，Ａ２を備えた光サンプラー４１１に適用される。しかしながら、これらの高次相互変調積を補正することに伴う困難性は、必要とされるアナログ入力パワーの分割がとても不均一となることである。例えば、図７におけるチャネル群７０４−１，７０４−２に示す３つの個々のチャネルへの入力は、好ましくは、0.0394：0.3136：0.6470に分割される。さらに、デジタル利得要素４３１は、これらの正確な比率を確立し、サンプラー４１１の前の光パワー分割におけるいかなる非均一性を補償することに用いられるであろう。
【００３６】
上述の実施例に対して、各光符号化標本化回路は、図４，６，７に示すように、方向性結合スイッチ（アダマールエンコーダ）とカスケードされた２出力マッハ・ツェンダー干渉計（サンプラー）を含むものとして記載される。しかしながら、標本化とアダマール符号化の両方を達成する統合された光符号化サンプラー８１１は、方向性結合スイッチ４１２を伴うマッハ・ツェンダー干渉計４１１のカスケードに代えて用いられる。図８は、統合化光符号化サンプラー８１１が用いられた本発明に係るアナログ−デジタル変換器のブロック図を示す。統合化された光符号化サンプラー８１１の実施例は、特許出願"Photonic Encoding Sampler," Serial No.(Attorney Docket No. B-4056 618412-9)に記載されている。統合化光符号化サンプラー８１１は一つの基板上のデバイスによる標本化及び符号化機能を実行する能力を提供し、これは、本発明に係るアナログ−デジタル変換器の構成を簡素化する。符号化サンプラーは、前述のいかなる実施例におけるマッハ・ツェンダー干渉計４１１及び方向性結合スイッチ４１２に代えて用いることができる。
【００３７】
上述の本発明の実施例において、光サンプラー４１１は光標本化パルス４５９によってアナログ入力を直接標本化する。光サンプラー４１１により標本化された光パルス出力は、光符号器４１２によって符号化される。しかしながら、本発明の他の実施例では、アナログ信号は符号化された光信号によって標本化される。この実施例のブロック図が図９に示してある。図９において、光標本化パルス４５９は最初に、各チャネル９０２−１...９０２−Ｍに収容されている複数の２入力、２出力方向性結合スイッチ９１２の一つの入力に結合される。方向性結合スイッチ９１２は光標本化パルス４５９を方向性結合スイッチ９１２のいずれかの出力に経路付けするのに用いられるので、好ましくは、各方向性結合スイッチ９１２の他の入力は結合されていないままにする。各方向性結合スイッチ９１２は符号化信号Ｈ０...ＨＭ−１によって制御される。方向性結合スイッチ９１２の２出力は、２入力、２出力光サンプラー９１１の入力に結合される。好ましくは、光サンプラー９１１はアナログ入力により制御されるマッハ・ツェンダー干渉計である。各チャネル９０２−１...９０２−Ｍの他のものは、上述と同じ態様を有している。上述の他の実施例としての本実施例において、各チャネルにおける光検出器４１３への入力は依然として光学的に標本化されかつ符号化されたアナログ信号の差動表現を含んでいる。図９に示す実施例は本質的に、上述のシングル入力、２出力変調器を２入力、２出力変調器に代えることを許容する。
【００３８】
述べてきたように、本発明は複数の利点を有しており、その幾つかは上述したが、その幾つかは上述の本発明の実施例において本来的に備わっている。また、ここで述べたサブジェクトマターの開示から逸脱せずに、上述のアナログ−デジタル変換器及びアナログ−デジタル変換を変更できることは理解される。本発明は必要とされる添付のクレームを除き開示された実施例に限定されるものではない。
【図面の簡単な説明】
【００３９】
【図１】図１（従来技術）は、電子的並列デルタ−シグマ変調器に基づくアナログ−デジタル変換器のブロック図である。
【図２】図２（従来技術）は、光学的標本化アナログ−デジタル変換器のブロック図である。
【図３】図３（従来技術）は、光学的標本化デルタ−シグマ変調器に基づくアナログ−デジタル変換器のブロック図である。
【図４】図４は、本発明の一つの実施例による光学的標本化並列チャネルアナログ−デジタル変換器のアーキテクチャを示している。
【図５】図５（従来技術）は、２次デルタ−シグマ変調器のブロック図である。
【図６】図６は、サンプラー誘導雑音を低減するように構成された本発明の他の実施例による光学的標本化並列チャネルアナログ−デジタル変換器のアーキテクチャを示している。
【図７】図７は、３次相互変調積を低減するように構成された本発明による６チャネルアナログ−デジタル変換器のブロック図である。
【図８】図８は、並列チャネルにおける符号化サンプラーを用いる光学的標本化並列チャネルアナログ−デジタル変換器のアーキテクチャを示す。
【図９】符号化光標本化パルスがアナログ波形を標本化するような光学的標本化並列チャネルアナログ−デジタル変換器のアーキテクチャを示す。
Claims (39)
- 光パルス源と、
複数のチャネルと、
加算器を有する装置であって、
該複数のチャネルの各チャネルは、光符号化サンプラー回路と、光−電気変換器と、量子化器と、デジタル復号器とを有し、
該符号化サンプラー回路は該光パルス源とアナログ入力に接続されており、アナログ入力を標本化して標本化光信号を生成し、符号化コードシーケンスによって該標本化光信号を符号化して符号化光信号を生成するように構成され、
該光―電気変換器は、該光符号化サンプラーに接続されており、該符号化光信号を電気信号に変換するように構成され、
該量子化器は、該光−電気変換器に接続されており、該電気信号からデジタル信号を生成するように構成され、
該デジタル復号器は、該量子化器に接続されており、復号コードシーケンスによって該デジタル信号を復号して復号化デジタル信号を生成するように構成され、
該加算器は、該複数のチャネルの各チャネルにおける該デジタル復号器に接続されており、各チャネルからの各復号化デジタル信号をデジタル的に加算してデジタル出力を生成することを特徴とする装置。 - 光パルスを生成する手段と、
複数のチャネルと、
加算手段とを有し、
該複数のチャネルの各チャネルは、
アナログ入力を標本化し、光パルスでアナログ入力を符号化し、符号化光信号を生成する手段と、
該符号化光信号を電気信号に変換する手段と、
該電気信号を量子化して、デジタル信号を生成する手段と、
復号コードシーケンスで該デジタル信号を復号し、復号化デジタル信号を生成する手段とを有し、
該加算手段は、該複数のチャネルの各チャネルからの各復号化デジタル信号を合算してデジタル出力を生成するものであることを特徴とする装置。 - 請求項１，２いずれかにおいて、該装置はアナログ−デジタル変換器であることを特徴とする装置。
- 光パルスを提供するステップと、
該光パルスを複数の変換チャネルに接続するステップと、
各チャネル変換チャネルに接続された光パルスをアナログ入力信号の符号化光標本に変換するステップと、
各変換チャネルにおいて、符号化光標本を電気信号に変換するステップと、
各変換チャネルにおいて、該電気信号を量子化して、量子化デジタル信号を生成するステップと、
各変換チャネルにおいて、復号コードシーケンスによって該量子化デジタル信号を復号して、復号化デジタル信号を生成するステップと、
各変換チャネルからの復号化デジタル信号を合算して、デジタル出力を生成するステップを有する方法。 - 請求項４において、該方法は、アナログ入力信号をデジタル出力信号に変換する方法であることを特徴とする方法。
- 請求項１に記載の装置において、さらに、該複数のチャネルの各チャネルにおけるナイキストフィルタを有し、該ナイキストフィルタは、該光−電気変換器と該量子化器の間に配置され、該光−電気変換器に接続される入力と、該量子化器に接続される出力とを有することを特徴とする装置。
- 請求項１において、さらに、該複数のチャネルの各チャネルにおける利得要素を有し、該利得要素は、該量子化器と該デジタル復号器との間に設けてあり、該利得要素は、該量子化器によるデジタル信号出力の振幅をデジタル的に修正することを特徴とする装置。
- 請求項１の装置において、さらに、該複数のチャネルの各チャネルにおけるデジタル雑音フィルタを有し、該デジタル雑音フィルタは、該量子化器と該デジタル復号器との間に設けてあり、該デジタル雑音フィルタは該量子化器によるデジタル信号をデジタル的にフィルタリングすることを特徴とする装置。
- 請求項７の装置において、該利得要素は、線形性を向上させると共に、該デジタル出力における雑音スプールを低減するように、該デジタル信号の振幅をデジタル的に修正することを特徴とする装置。
- 請求項７において、該複数のチャネルのチャネルはチャネル対としてグループ化されており、該アナログ入力は、第１規定比率に従って各チャネル対における光符号化サンプラー回路間で分割されており、各チャネル対の光符号化サンプラー回路は、各チャネル対における光符号化サンプラー回路の標本化光信号間で１８０度の位相シフトを伴う標本化光信号を生成するように制御されており、各チャネル対における利得要素は、第２規定比率に従って該対の各チャネルにおけるデジタル信号出力の振幅をデジタル的に修正するように構成されていることを特徴とする装置。
- 請求項１０において、該利得要素は、線形性を向上させると共に、該デジタル出力における雑音スプールを低減するように、光符号化サンプラー回路間のアナログ入力の分割を補償することを特徴とする装置。
- 請求項７において、該複数のチャネル内のチャネルは一つあるいは複数のチャネル群としてグループ化され、各チャネル群は二つ以上のチャネルを有しており、該アナログ入力は、規定の比率に従って、各チャネル群におけるチャネル間で分割されており、各チャネルにおける該利得要素は、チャネル信号出力を調整して、該規定比率を維持することを特徴とする装置。
- 請求項１において、該光符号サンプラー回路は、
その単一入力が該光パルス源に接続された１入力、２出力マッハ・ツェンダー干渉計と、
該マッハ・ツェンダー干渉計の２出力に接続された方向性結合器スイッチとを有することを特徴とする装置。 - 請求項１において、該光符号サンプラー回路は、
二つの入力と二つの出力を有し、一つの出力が該光パルス源に接続されている方向性結合器スイッチと、
その２入力が該方向性結合器スイッチの出力に接続された２入力、２出力マッハ・ツェンダー干渉計とを有することを特徴とする装置。 - 請求項１において、該光符号化サンプラー回路は、統合された光符号化サンプラーを含むことを特徴とする装置。
- 請求項１において、該光−電気変換器は光検出器であることを特徴とする装置。
- 請求項１において、該符号化コードシーケンスはアダマールシーケンスであり、該復号化コードシーケンスはアダマールシーケンスであることを特徴とする装置。
- 請求項１において、デジタル復号器は、該復号化コードシーケンスを該デジタル信号に乗算するデジタル乗算器を含むことを特徴とする装置。
- 請求項１において、該量子化器は、デルタ−シグマ変調器に基づくアナログ−デジタル変換回路を含むことを特徴とする装置。
- 請求項２において、アナログ入力を標本化及び符号化する手段は、
該光パルスに接続されており、該アナログ入力によって制御される２出力マッハ・ツェンダー干渉計と、
該マッハ・ツェンダー干渉計の出力に接続されており、符号化信号によって制御される方向性結合器スイッチとを有することを特徴とする装置。 - 請求項２において、アナログ入力を標本化及び符号化する手段は、
該光パルスに接続されており、符号化信号によって制御される方向性結合器スイッチと、
該方向性結合器スイッチの出力に接続されており、該アナログ入力によって制御される２入力、２出力マッハ・ツェンダー干渉計とを有することを特徴とする装置。 - 請求項２において、アナログ入力を標本化及び符号化する手段は、統合された光符号化サンプラーを含むことを特徴とする装置。
- 請求項２において、さらに、該電気信号をフィルタリングする手段を含むことを特徴とする装置。
- 請求項２において、さらに、該デジタル信号をフィルタリングする手段を含むことを特徴とする装置。
- 請求項２において、該アナログ信号はアダマールシーケンスによって符号化されることを特徴とする装置。
- 請求項２において、該電気信号を量子化する手段は、デルタ−シグマ変調器を含むことを特徴とする装置。
- 請求項２において、該デジタル信号を復号化する手段は、デジタル乗算器を含み、該デジタル乗算器は、復号化コードシーケンスによって該デジタル信号を乗算することを特徴とする装置。
- 請求項２において、さらに、該デジタル信号をデジタル的に調整する手段を含むことを特徴とする装置。
- 請求項２８において、該複数のチャネルにおけるチャネルはチャネル対としてグループ化されており、該アナログ入力は、第１規定比率に従って各チャネル対における、アナログ入力の標本化及び符号化手段の間で分割されており、アナログ入力の標本化及び符号化手段は、アナログ入力の標本化及び符号化手段の標本化光信号間で１８０度の位相シフトを伴う標本化光信号を生成するように制御されており、各チャネル対におけるデジタル信号をデジタル的に調整する手段は、第２規定比率に従って該対の各チャネルにおけるデジタル信号出力の振幅をデジタル的に修正するように構成されていることを特徴とする装置。
- 請求項２９において、該デジタル信号をデジタル的に調整する手段は、線形性を向上させると共に、該デジタル出力における雑音スプールを低減するように、該アナログ入力の標本化及び符号化手段間のアナログ入力の分割を補償することを特徴とする装置。
- 請求項２８において、該複数のチャネルにおけるチャネルは一つあるいは複数のチャネル群としてグループ化され、各チャネル群は二つ以上のチャネルを有しており、該アナログ入力は、規定の比率に従って、各チャネル群におけるチャネル間で分割されており、各チャネルにおける該該デジタル信号をデジタル的に調整する手段は、該規定比率を維持するようにチャネル信号出力を調整することを特徴とする装置。
- 請求項４あるいは５に記載の方法において、該光パルスを変換するステップは、さらに、
各変換チャネルにおいて、該光パルスによって該アナログ入力信号を標本化して、標本化光信号を生成するステップと、
各変換チャネルにおいて、符号化コードシーケンスによって該標本化光信号を符号化して、符号化光標本を生成するステップとを有することを特徴とする方法。 - 請求項４あるいは５に記載の方法において、該光パルスを変換するステップは、さらに、
各変換チャネルにおいて、符号化コードシーケンスによって該光パルスを符号化し、符号化光パルスを生成するステップと、
各変換チャネルにおいて、該符号化光パルスで該アナログ入力を標本化して、符号化光標本を生成するステップを有することを特徴とする方法。 - 請求項４あるいは５いずれかにおいて、さらに、各チャネルにおいて電気信号をフィルタリングするステップを含むことを特徴とする方法。
- 請求項４あるいは５いずれかにおいて、さらに、各変換チャネルにおいて該量子化デジタル信号をデジタル的にフィルタリングするステップを含むことを特徴とする方法。
- 請求項４あるいは５いずれかにおいて、該量子化デジタル信号はある値を有し、該方法は、さらに、各変換チャネルにおいて該量子化デジタル信号の該値をデジタル的に増加あるいは減少させるステップを含むことを特徴とする方法。
- 請求項３６において、該複数の変換チャネルにおける変換チャネルはチャネル対としてグループ化されており、該方法は、さらに、
該アナログ入力を第１アナログ入力と第２アナログ入力に分割するステップであり、該第１アナログ入力と該第２アナログ入力とは第１規定比率に従って大きさを異ならしめてあり、
該第１アナログ入力を各チャネル対の一方の変換チャネルに適用するステップと、
該第２アナログ入力を各チャネル対の他方の変換チャネルに、該第１アナログ入力に関連して１８０度位相シフトさせて適用するステップと、
第２規定比率に従って、該チャネル対の他方の変換チャネルにおける量子化デジタル信号に関連して該チャネル対の一方の変換チャネルの値をデジタル的に増加あるいは減少させるステップとを有することを特徴とする方法。 - 請求項３７において、さらに、各チャネル対の少なくとも一つの変換チャネルの量子化デジタル信号値をデジタル的に増加あるいは減少させ、該アナログ入力を第第１アナログ入力と該第２アナログ入力とに分割する時の誤差を補償することを特徴とする方法。
- 請求項３６において、該複数の変換チャネルにおける変換チャネルは一つあるいは複数のチャネル群にグループ化されており、各チャネルグループは二つ以上の変換チャネルを含んでおり、該方法は、さらに、
該アナログ入力を第１アナログ入力と第２アナログ入力に分割するステップであって、該第１アナログ入力と該第２アナログ入力とはある規定比率に従って大きさを異ならしめてあり、
いずれか一方の分割されたアナログ入力を各チャネル対の対応する一つの変換チャネルに適用するステップと、
各チャネル群内の各変換チャネルにおける量子化デジタル信号値を増加あるいは減少させることで該規定比率を維持するステップとを有することを特徴とする方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/848,499 US6525682B2 (en) | 2001-05-03 | 2001-05-03 | Photonic parallel analog-to-digital converter |
| US09/848,498 US6628849B2 (en) | 2001-05-03 | 2001-05-03 | Photonic encoding sampler |
| PCT/US2002/010351 WO2002091581A2 (en) | 2001-05-03 | 2002-04-02 | Method and apparatus for analog-to-digital conversion |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004533161A true JP2004533161A (ja) | 2004-10-28 |
Family
ID=29407019
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002587928A Pending JP2004533161A (ja) | 2001-05-03 | 2002-04-02 | アナログ−デジタル変換の方法及び装置 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1393448A2 (ja) |
| JP (1) | JP2004533161A (ja) |
| AU (1) | AU2002307075A1 (ja) |
| WO (1) | WO2002091581A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150018904A (ko) * | 2009-01-30 | 2015-02-24 | 인터실 아메리카스 엘엘씨 | 혼합 포맷 매체 전송 시스템 및 방법 |
| JP7003336B1 (ja) * | 2021-02-03 | 2022-02-10 | 三菱電機株式会社 | 周波数分離器、光量子化回路、光ａｄ変換システム、及び光信号処理システム |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6842129B1 (en) | 2003-10-22 | 2005-01-11 | Northrop Grumman Corporation | Delta-sigma analog-to-digital converter |
| DE102013201253A1 (de) | 2013-01-26 | 2014-07-31 | Lenze Automation Gmbh | Verfahren und Vorrichtung zum Erzeugen eines digitalen Signals |
| DE102018222415A1 (de) * | 2018-12-20 | 2020-06-25 | Robert Bosch Gmbh | Multikanal-Analog-Digital-Wandlervorrichtung für einen optoelektronischen Sensor, Verfahren zur Signalmodulation in einem optoelektronischen Sensor und laserbasierter Entfernungs- und/oder Geschwindigkeitssensor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5196852A (en) * | 1992-02-21 | 1993-03-23 | California Institute Of Technology | Analog-to-digital converter using parallel ΔΣ modulators |
| US5955875A (en) * | 1997-01-31 | 1999-09-21 | Massachusetts Institute Of Technology | Linearized optical sampler |
-
2002
- 2002-04-02 EP EP02769254A patent/EP1393448A2/en not_active Withdrawn
- 2002-04-02 AU AU2002307075A patent/AU2002307075A1/en not_active Abandoned
- 2002-04-02 WO PCT/US2002/010351 patent/WO2002091581A2/en not_active Application Discontinuation
- 2002-04-02 JP JP2002587928A patent/JP2004533161A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150018904A (ko) * | 2009-01-30 | 2015-02-24 | 인터실 아메리카스 엘엘씨 | 혼합 포맷 매체 전송 시스템 및 방법 |
| KR101708386B1 (ko) | 2009-01-30 | 2017-02-20 | 인터실 아메리카스 엘엘씨 | 혼합 포맷 매체 전송 시스템 및 방법 |
| JP7003336B1 (ja) * | 2021-02-03 | 2022-02-10 | 三菱電機株式会社 | 周波数分離器、光量子化回路、光ａｄ変換システム、及び光信号処理システム |
| WO2022168186A1 (ja) * | 2021-02-03 | 2022-08-11 | 三菱電機株式会社 | 周波数分離器、光量子化回路、光ａｄ変換システム、及び光信号処理システム |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002091581A3 (en) | 2003-11-13 |
| EP1393448A2 (en) | 2004-03-03 |
| AU2002307075A1 (en) | 2002-11-18 |
| WO2002091581A2 (en) | 2002-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6525682B2 (en) | Photonic parallel analog-to-digital converter | |
| US6225928B1 (en) | Complex bandpass modulator and method for analog-to-digital converters | |
| KR100923481B1 (ko) | 전류 모드 동적 요소 정합 및 동적 요소 정합 결정 로직을 포함하는 멀티비트 양자화 시그마 델타 변조기 | |
| KR100625502B1 (ko) | 시그마-델타 변조기 및 신호를 디지털화하는 방법 | |
| US10341028B2 (en) | System and method for microwave distribution and measurement with high dynamic range | |
| US6781533B2 (en) | Optically sampled delta-sigma modulator | |
| US8953950B2 (en) | Ultra-high-speed photonic-enabled ADC based on multi-phase interferometry | |
| JP4897825B2 (ja) | 最適内蔵フィルタ関数を有するフィードフォワードシグマ−デルタａｄ変換器 | |
| US20030091116A1 (en) | Time-interleaved delta sigma analog to digital modulator | |
| US9007247B2 (en) | Multi-bit sigma-delta modulator with reduced number of bits in feedback path | |
| JP2012519415A (ja) | 独立した遅延を有する複数のフィードバック経路を有する連続時間型シグマデルタ変調器 | |
| US20060092063A1 (en) | PWM driver and class D amplifier using same | |
| JPH07183806A (ja) | バンドパス・シグマ−デルタ・アナログ−デジタル変換器（ａｄｃ）および変換方法並びにそれを用いた受信機 | |
| US7352311B2 (en) | Continuous time noise shaping analog-to-digital converter | |
| US10514588B2 (en) | Photonically-sampled electronically-quantized analog-to-digital converter | |
| EP1248374A2 (en) | Method and apparatus for providing signal dependent dither generator for Sigma-Delta modulator | |
| KR20050086704A (ko) | 펄스 폭 변조된 잡음 형성기 | |
| Wang et al. | Simultaneous microwave photonic analog-to-digital conversion and digital filtering | |
| JP2004533161A (ja) | アナログ−デジタル変換の方法及び装置 | |
| Balachandran et al. | A 1.16 mW 69dB SNR (1.2 MHz BW) continuous time£ Δ ADC with immunity to clock jitter | |
| US6172628B1 (en) | Tone modulation with square wave | |
| KR102118288B1 (ko) | 클록-지터를 저감시키는 시그마-델타 모듈레이터 및 이의 동작 방법 | |
| US7965210B2 (en) | Control closed-loop device and sigma-delta modulator | |
| Tiew et al. | MASH delta-sigma modulators for wideband and multi-standard applications | |
| TW201121252A (en) | Bandpass delta-sigma modulator |