JP2004528760A - 少なくとも1つの加入者を有するバスシステム内におけるクロックパルス形成方法,その装置,バスシステム及び加入者 - Google Patents
少なくとも1つの加入者を有するバスシステム内におけるクロックパルス形成方法,その装置,バスシステム及び加入者 Download PDFInfo
- Publication number
- JP2004528760A JP2004528760A JP2002574290A JP2002574290A JP2004528760A JP 2004528760 A JP2004528760 A JP 2004528760A JP 2002574290 A JP2002574290 A JP 2002574290A JP 2002574290 A JP2002574290 A JP 2002574290A JP 2004528760 A JP2004528760 A JP 2004528760A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- value
- clock pulse
- pulses
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/407—Bus networks with decentralised control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
- Time Recorders, Dirve Recorders, Access Control (AREA)
Abstract
Description
【0001】
従来の技術
本発明は,独立請求項に記載の,少なくとも1つの加入者を有するバスシステム内でクロックパルスを形成する方法と装置並びにバスシステムとバスシステムの加入者に関する。
【背景技術】
【0002】
通信システム,バスシステムにより制御装置,センサ技術及びアクチュエータ技術をネット化することは,近年においては,最近の車両を組み立てる場合,あるいはまた,特に工作機械領域における,機械製作においても,自動化においても著しく増加している。その場合に機能を多数の制御装置へ分配することによって,シナージー効果を得ることができる。ここで話題とされているのは分配されたシステムである。種々のステーション間の通信は,ますますバスあるいはバスシステムを介して行われるようになってきている。バスシステム上の通信交通,アクセスと受信の機構及びエラー処理は,プロトコルを介して調整される。
【0003】
車両領域内のプロトコルとして,CAN(controller area network)が設立された。これは,事象制御されるプロトコルであって,即ちメッセージの送信のようなプロトコルアクティビティは,その起源を通信システム自体の外部に有する事象によって開始される。通信システムあるいはバスシステムへの一義的なアクセスは,優先順位に基づいたビットアービトレーションによって作動される。そのための前提は,各メッセージに一義的な優先順位が割り当てられていることである。CAN−プロトコルは,極めてフレキシブルである。従って他のノード及びメッセージを付加することは,まだ自由な優先順位(message identifier)が存在している限りにおいて,問題なく可能である。
【0004】
この種の事象制御される,自発的な通信に対する代替的な解法は,純粋に時間制御される解法である。バス上のすべての通信アクティビティは,厳しく周期的である。メッセージの送信のようなプロトコルアクティビティは,バスシステム全体について有効な時間の進行によってのみ作動される。媒体へのアクセスは,送信者が排他的な送信権を有する時間領域の割当てに基づいている。このプロトコルは,比較的フレキシブルではない。新しいノードの追加は,前もって既に該当する時間領域が解放されている場合にのみ,可能である。この状況は,駆動開始前に既にメッセージ順序を決定しておくことを強制する。従って走行プランが形成されて,その走行プランは繰返しレート,冗長性,デッドラインなどに関するメッセージの要請を満足させなければならない。送信周期内でのメッセージの位置決めは,アプリケーションと送信時点との間の待ち時間を最小に抑えるために,メッセージ内容を形成するアプリケーションに同調されなければならない。この同調が行われない場合には,時間制御される伝達の利点(バスにおけるメッセージを送信する際の最小の待ち時間−ジッタ)が破壊されてしまう。プランニングツールには,それだけ高い要請が課せられる。
【0005】
特許出願DE10000302A1,DE10000303A1,DE10000304A1及びDE10000305A1に示されている,時間制御されるCAN,いわゆるTTCAN(Time Triggered Controller Area Network)の解決策は,上述した時間制御される通信に基づく要請及び所定の程度の柔軟性に対する要請を満足させる。TTCANは,これを,所定の通信加入者の周期的メッセージのためのいわゆる排他的時間窓内と,多数の通信加入者の自発的メッセージのためのいわゆるアービトレート時間窓内に,通信サークル(basic circle)を構築することによって満たす。
【0006】
上述したバスシステムの他に,分配されたシステム内で加入者を接続するための多数のバスシステムあるいは通信システムが知られている。以下においては,少なくとも1つの加入者を有するバスシステムとしてTTCAN−ネットワークを前提とし,その場合にこれは,本発明の後の対象に関して限定的と理解すべきではない。むしろ後に説明する発明の対象は,クロック又はクロックパルスあるいはクロック分割を形成する同様な他のバスシステムにおいても,使用することができる。
【発明の開示】
【発明が解決しようとする課題】
【0007】
その場合に例えば,自動化,車両内及び他の使用分野におけるネット化された制御装置内で,加入者,特に制御装置の,種々の内部のローカルなクロックから,通信ネットワーク,従ってバスシステムのための統一的なクロックを導き出さなければならない。同様に,上述した,ネット化された制御装置内で,バスシステムあるいは通信ネットワークを介して伝達されるクロックから,各加入者の内部のローカルクロックを,例えば作業クロックとして導き出すことができなければならない。
【0008】
通常のクロック分割器は,入力クロックからより低速の出力クロックを導き出す可能性を提供し,その場合に出力クロックのクロック周期は,入力クロックのクロック周期の整数倍である。
【0009】
従って,本発明の目的は,一般的な方法,装置あるいは該当するバスシステムと該当する加入者を提供することであって,それによって入力クロックからクロック分割によりより低速の出力クロックを形成することができ,その場合に出力クロックのクロック周期は,入力クロックのクロック周期の整数倍であるだけでなく,平均してその分数有理数倍であることもできる。
【課題を解決するための手段】
【0010】
発明の利点
本発明によって,予め設定された第1のクロックのクロックパルスから第2のクロックのクロックパルスを形成するための,一般的な方法と装置及び該当するバスシステムとバスの加入者が記述され,その場合に第1のクロックのクロックパルスの第1の数が,予め設定可能なタイムインターバル内で求められ,あるいは設定され,かつ第2のクロックのクロックパルスの第2の数が予め設定可能なタイムインターバル内で求められ,あるいは設定され,その場合に好ましくはクロックパルスの数の中間値が,予め設定可能なタイムインターバル内で設定され,かつ中間値が,クロックパルスの第1の値とクロックパルスの第2の値から形成される値と比較され,その比較から真理値が得られ,その場合に真理値に従って第2のクロックのクロックパルスが発生される。
【0011】
それによって,本発明に基づいてクロック分割あるいはクロックの形成は,入力クロックあるいは第1のクロックのクロック周期の整数倍だけでなく,平均して分数の,有理数倍も得られるように求められる。
【0012】
特殊な実施形態においては,好ましくは中間値の他に部分中間値が設定され,その部分中間値が予め設定された部分値と比較され,部分値との比較から付加的な真理値が得られ,その場合に第2のクロックのクロックパルスから付加的な真理値に従って第3のクロックのクロックパルスが生成可能である。
【0013】
従って好ましい方法で,出力クロック周期,従って第2及び/又は第3のクロックのクロック周期は,公知の方法におけるよりも細かく分解される。
【0014】
さらに,上述した措置によって入力クロック,特に加入者のローカルクロックが,例えば温度変化あるいは温度老化によって,その目標値からずれている場合でも,形成すべきクロック,特にネットワーククロックのより正確な調節が得られることが,効果的である。同じことが,バスシステム,特にネットワーククロックの入力クロックから,加入者の,特に少なくとも1つの加入者のローカルクロックをより正確に調節する例についても,同様に当てはまる。
【0015】
好ましくは,上述した方法ステップは,第1のクロックの各クロックパルスに従って一回通過される。
【0016】
好ましくは,中間値は比較に従って,かつそれに伴って真理値に従って,異なるように変化される。
【0017】
特別な実施形態においては,第2のクロック及び/又は第3のクロックのクロックパルスの生成と,中間値あるいは部分中間値の変化は,第1のクロックのクロックパルスの予め設定可能な数だけずらされている。
【0018】
好ましくは中間値が比較される値は,予め設定可能なタイムインターバル内で,クロックパルス,従って第2のクロックのクロックパルスの第2の値と整数Fの積を,第1のクロックのクロックパルスの第1の数から引き算することから得られる。
【0019】
特に,特殊な実施形態においては,第2のクロック及び/又は第3のクロックのクロックパルスは,上述した中間値が上述した引き算結果よりも大きいという条件が満たされている場合に,発生される。
【0020】
特殊な実施形態においては,整数Fはn∈N0として2nに制限されているので,第2のクロックのクロックパルスを整数で乗算することは,第2のクロックのクロックパルスの数のバイナリ値をnビットだけシフトすることによって代用することができる。従って本方法は,多数の実働の手間を必要とすることになる,乗算又は割り算なしで十分である。
【0021】
第3のクロックのクロックパルスを生成する場合に,好ましくは第2のクロックのクロックパルスは加入者自体内で提供されるだけであって,加入者からは出力されない。
【0022】
他の利点と好ましい形態は,明細書と請求項の特徴から明らかにされる。
【発明の効果】
【0023】
それによって,本発明に基づいてクロック分割あるいはクロックの形成は,入力クロックあるいは第1のクロックのクロック周期の整数倍だけでなく,平均して分数の,有理数倍も得られるように求められる。
【発明を実施するための最良の形態】
【0024】
実施例の説明
図1は,第1の加入者100と第2の加入者101を有するバスシステム113を示しており,それら加入者は通信接続102を介して互いに接続されている。加入者内には,符号103あるいは108で各々バスコントロールモジュール,いわゆるバスコントローラが示されている。通信接続102への接続としての2つの通信インターフェイス106と111は,ここでは別に示されているが,バスコントローラ103あるいは108内に収容することもでき,あるいはその機能性をバスコントローラ103あるいは108によって引き受けることもできる。加入者100あるいは101内には,クロック源107あるいは112が示されている。バスコントローラ103あるいは108は,ブロック104あるいはブロック109で示す,クロック分割器あるいはクロック分割の機能性を有している。その場合に各々必要な適合に従って,ローカルクロックがバスシステム113の共通のクロックに適合され,あるいはまたバスシステム113の共通のクロックが通信接続102を介して該当する加入者へ伝達される。選択的に,ローカルタイミングベース,例えば特にTTCANにおいてはカウンタモジュールが設けられており,それはここでは符号105あるいは110で示されている。
【0025】
説明したように,適合の2つの方向が可能であるので,以下においては一般的に,入力クロックと出力クロックあるいは部分クロックあるいは出力部分クロックで説明する。特に,供給クロック(クォーツ,電圧コントロール発振器など)としての,通信接続に対して外部のタイミングジェネレータの,具体的には与えられたクロック源107あるいは112のクロックを,バスコントローラを介して,バスシステムの共通の作業クロックに適合させることが行われる。そのためにクロック分割器,例えば集積回路,IC104あるいは109が用いられる。
【0026】
所望の分割比は,与えられた,特に大きいタイムインターバル内の入力クロックの数と,同じタイムインターバル内の出力クロックの数の商によって定められ,その場合にこれらの数EとAは,整数である。即ち,
TUR=E/A (式1)
によって,分割比(time unit ratio)が得られる。
【0027】
従って,TURは,有理数である。個々の出力クロック周期ATPの長さは,常に入力クロック周期ETPの長さの整数倍であって,その場合に次の式が成立する:
((TUR−0.5)*ETP)<ATP<((TUR+0.5)*ETP (式2)
【0028】
これは,2つの任意のATPの長さは,最大で1つのETPだけ異なることを意味している。従って平均して次の式が成立する:
ATP=TUR*ETP (式3)
【0029】
出力クロック周期ATPをさらに細かく分割する場合には,出力クロック周期ATPの個々の部分は入力クロック周期ETPを中心として異なる長さであることができる。細分割Fの可能な分解として,次の式が成立し:
F<=TUR (式4),
その場合に,Fは整数である。細分割Fは,出力クロック周期ATPがF部分に分割されることを意味している。
【0030】
本発明に基づくクロック形成,特にクロック分割は,式1に基づくAによる分割,従ってtime unit ratioTURが,アルゴリズムによって,条件:
N*A−E=R>=0 (式5)
についてNの最小値を求めることができるように置き換えられることに基づいている。従って入力クロック周期ETPのN倍を有する出力クロック周期ATPの長さが得られる。
【0031】
余りRは,1つの出力クロック周期ATPから次のものへ加算され,それがまず図2に示す簡単な方法に示されている。その場合にEとAは,分割比
TUR=E/A>=1 (式6)
を有する整数である。
【0032】
以下においては中間値と称される余りRは,同様に整数であって,例えば0で始まる。図2のブロック200には,方法開始が示されている。ブロック201において,入力クロックパルスは,各入力クロックパルスにおいて以降のプロセスが遂行されるように評価される。判断ブロック202において,中間量Rが差E−Aよりも大きいか,従って中間量Rが入力クロックの数引く出力クロックの数の差よりも大きいか,
(R>E−A) (式7)
が調べられる。
【0033】
そうである場合には,ブロック204へ進んで,そこでまずブロック205で新しい中間値Rが生成され,なしは中間値Rが変更されて,ブロック206で出力クロックATのクロックパルスが生成される。
【0034】
中間値Rは,式
R:=R+A−E (式8)
に従って変化される。ブロック206において,出力パルスが生成される。従って,式7に基づく条件(R>E−A)が満たされている限りにおいて,入力クロックETの各クロックパルスにおいて出力クロックATのクロックパルスが生成される。この条件が満たされていない場合には,ブロック202からブロック203へ達して,そこで同様に,
R:=R+A (式9)
が計算されることによって,中間値Rの適合あるいは変更が行われる。ブロック205で出力クロックATのクロックパルスの生成と中間値Rの変更が行われた後にブロック204から,あるいはブロック203で中間値Rの異なる変更の後に,ブロック207へ達して,そこで方法をさらに続行すべきであるか,あるいはクロック適合を終了すべきであるか,が決定される。終了すべきである場合には,ブロック208,方法の終了へ達し,あるいは他の場合においてはブロック201へ戻って,そこで入力クロックETの新たなクロックパルスが評価される。その場合に判断ブロック207に基づく打切り条件は,選択的であって,必ずしも含める必要はない。
【0035】
本発明によれば,他の等価のアルゴリズムあるいは方法が存在し,それにおいては例えば出力パルス条件が満たされるまでの間,RをAだけ高める代わりに,他の判断条件が満たされるまでの間,中間値Rを低下させることによって,該当するクロック形成あるいはクロック分割が得られる。これらすべての等価の本発明に基づくアルゴリズムにおいて,以下のシェーマが共通である:
【0036】
−利用内に,入力クロックETの各クロックパルスにおいて一度遂行されるプロセスが存在する(評価ブロック201)。
【0037】
−このプロセスは,出力クロックATのクロックパルスを発生させることができる(ブロック204あるいは206に従って)。
【0038】
−出力クロックATのクロックパルスは,中間値RをEとAから求められる簡単に計算可能な固定値と比較することにより,所定の真理値がもたらされた場合に,発生される。従って,ブロック202に基づく前の例において,式7に基づく条件R>E−Aが満たされた場合に,真理値TRUEが得られ,その真理値は結果としてブロック205に基づく中間値Rの第1の変化とブロック206に基づく出力パルスATのクロックパルスの生成をもたらす。第2の真理値FALSEにおいて,即ち式7に基づく条件R>E−Aが満たされない場合に,中間値Rはブロック203に従って様々な方法で適合され,出力クロックのクロックパルスは発生されない。
【0039】
−従って,出力クロックATのクロックパルスが発生された場合には,Rによって所定の第1の操作M1,例えばAとEから計算された量の加算又は引き算が行われる。
【0040】
−出力クロックATのクロックパルスが発生されない場合には,Rによって所定の他の操作M2,ここでは例えばAの加算が行われる。
【0041】
この一般的な方法シェーマの変形例として,出力クロックのクロックパルスの発生と中間量Rの操作M1のステップを,出力クロックATのクロックパルスの出力と中間値Rの操作M1が同時に行われず,予め設定可能な数,特に入力クロックETのクロックパルスの固定の数だけずらされているように分解することができる。
【0042】
他の選択的な変形例は,中間値Rによって所定の他の操作M2が常に実施され,かつ先行するステップにおいて,従って出力クロックATのクロックパルスが発生された場合に,この操作M2に対する操作M1に関する差だけ,さらに調節されることである。
【0043】
今示した方法を説明するための具体的な例が,図3に示されている。ここでは,入力クロックETのクロックパルスの数,7を有するEと,同じタイムインターバルにおける出力クロックATのクロックパルスの数,3を有するAが示されている。従って,差E−Aは4に等しい。上記例で説明したように,中間値Rは0で開始される。入力クロックの第1のクロックパルスは図示されていない。というのは,それはスタート値にとってだけ有効性を有するからである。従って,この第1の入力クロックについては,R<4が成立し,それによって真理値FALSEが発生され,ブロック203においては,R:=R+A=3によって中間値Rは3で占められる。従って,T1における次の入力クロックETのクロックパルスにおいては,R=3である。ここでも,R<4である。再び真理値FALSEが発生されて,ブロック203でA=3が加算される。従って,R=6となる。従ってT2における次のクロックパルスにおいては,R=6であり,従って,R>4となり,それによって真理値TRUEが発生される。ブロック205においては,Rのための新しい値が形成される。R:=R+A−E=2とブロック206によって,その後出力クロックパルスが発生される。従って,時点T3では,R=2となり,出力クロックパルスは発生されない。しかしブロック203においては,真理値FALSEによって新しい値が求められ,それに基づいてR=5が得られる。従って,時点T4においてR=5について新たに出力クロックATのクロックパルスが発生される。時点T5とT6では,ブロック203を介して真理値FALSEに従って新しいR−値が,T5でR=1そしてT6でR=4によって求められる。その場合に,次の出力クロックは,R=7についてR>4によって時点T7で発生される。T8からは,R=3から方法ステップが図示のように繰り返される。
【0044】
この例においては,時点T1として入力クロックのクロックパルスの立上がり側面が選択されている。これは,必ずしもそうである必要はない。同じ結果は,入力クロックのクロックパルスの立下がり側面又は他の認識可能な状態についても実施することができる。従って,時点T2,T4及びT7で,出力クロックのクロックパルスが発生される。従ってここに,例えばTUR=7/3=21/3の有理分数の分割比を示すことができ,それは入力クロックパルスに関して,出力クロックATの2から3のクロックパルスを意味している。
【0045】
加入者内のレジスタに,特にコントローラに格納される,スタート値R,例えばレジスタ値について,任意の値が可能である。Rがレジスタから引き出された場合には,0のスタート値が提供される。というのは,このスタート値はリセット,とくにパワーオン−リセットによって容易にレジスタから得ることができ,他の調節を必要としないからである。値EとAに関する唯一の前提は,E>=A,従って分割比TURの分子が分母よりも大きいことであり,それは,より高速の入力クロックからより低速の出力クロックが形成されることを意味している。その他においては,EとAは,自由に選択することができる。
【0046】
特別な実施形態においては,本発明に基づく方法は,出力クロックATのクロックパルスの分割が得られるように実施される。入力クロックのクロックパルスの数Eと出力クロックのクロックパルスの数Aは,ここでも整数であるが,今回はもちろん分割比
TUR=E/A>=2 (式10)
と,F<=分割比TUR(F<=TUR)を有する整数としてのFを有している。中間値Rの他に,他の中間値,部分中間値Tが導入され,それはRと同様に整数であって,かつこの例においては0で開始される。
【0047】
図4には,方法の本発明に基づく展開が示されている。方法スタートは,ブロック300において行われる。ブロック301において,図2におけるのと同様に,入力クロックETのクロックパルスが評価され,その場合に各入力クロックパルスにおいて後続のプロセスが遂行される。判断ブロック302においては,
R>E−A*F (式11)
であるか,が調べられる。これが満たされていない場合には,ブロック303へ達して,そこでまたRが,特に
R:=R+A*F (式12)
に従って,適合される。
【0048】
当然ながら,ブロック302において,式11に基づく条件が満たされている場合,即ち真理値TRUEが得られる場合には,ブロック304へ達する。そこでは,まずブロック305において中間値Rが,
R:=R+A*F−E (式13)
に従って適合される。
【0049】
同時に,又は,後に変形例においてさらに説明するように,それに対してずらして,ブロック306において部分クロックパルス,従って部分クロックTTのクロックパルスが,先行する例に基づく出力クロックATのクロックパルスと同様にして,発生される。従って,ここまでは,この展開は,上述した例に相当し,その場合に上述した例においては,F=1が選択されていた。当然ながら,ブロック309において,部分中間値Tが,特に条件
T<F (式14)
に従って,調べられる。
【0050】
この条件に従って,付加的な真理値TRUEZ又はFALSEZが得られる。条件T<Fが満たされている場合には,真理値TRUEZが得られ,ブロック310へ進み,そこでTが増分され,従って
T:=T+1 (式15)
【0051】
式14に従ってブロック309において条件T<Fが満たされていない場合,従って真理値FALSEZが生じた場合には,ブロック311へ達する。ここではまず,ブロック312において,部分中間値Tがリセットされ,従って
T:=0 (式16)
さらにブロック313において,出力部分クロックATTの第3のクロックの部分パルスが発生される。これは,ブロック403におけるように,あるいは上記例におけるように,ほぼ同時に,あるいは時間的にずらして行うことができる。
【0052】
ブロック303,310及び311から判断ブロック307へ達し,そこでは単に,方法をさらに維持すべきか,あるいは維持しなければならないかが調べられる。そうである場合には,新たにブロック301へ達し,そこで入力クロックの次のクロックパルスが評価される。例えば時間条件に従って,あるいは予め設定可能な期間にわたって入力クロックETのクロックパルスが求められなかったからなどで方法が終了している場合には,ブロック308,方法の終了へ達する。ここでも打ち切り条件は,選択的である。
【0053】
従って,今説明した方法に基づいて,部分クロックTTの,即ち本実施例においては第2のクロックの,部分パルスがブロック304あるいは306に従って,特に式11(R>E−A*F)に基づく条件が満たされる入力クロックETの各クロックパルスにおいて,発生される。
【0054】
同様に,出力クロックの部分パルス,ここでは出力部分クロックATTの第3のクロックのクロックパルスが,ブロック311,具体的にはブロック313に従って,部分中間値Tが所定の値をとる,部分クロックTTの各クロックパルスにおいて,発生される。この値は,選択可能あるいは予め設定することができ,かつ例えば0とすることができる。即ち,出力部分クロックATTのクロックパルスは,部分クロックTTの各クロックパルスについて,TがF−1から0に変わった場合に,発生される。
【0055】
特別な実施形態においては,Fは,n∈Nとして2nの値に制限することができるので,乗算A*Fは,Aをnビットだけ(各々システム前提に従って,左又は右へ)シフトすることによって代用することができる。ここでも,等価のアルゴリズムが存在し,その場合に,より一般的なシェーマは,以下のように記述することができる:
−利用内に,入力クロックETの各クロックパルスにおいて一度遂行されるプロセスが存在する。これは,例えばブロック301において評価される。
【0056】
−このプロセスは,分割のための部分クロックTTのためのクロックパルスと,場合によってはさらに,ここでは出力部分クロックATTとしての,完全な出力クロックのためのクロックパルスも発生させることができる。
【0057】
−部分クロックパルスTTPあるいは部分クロックTTのクロックパルスは,中間変数あるいは中間値Rを,EとAから,特にハードウェア内でも簡単に計算することのできる固定の値Cと比較することによって所定の真理値TRUE又はFALSEが生じた場合に,発生される。例においては,判断ブロック302とブロック304に相当する。
【0058】
−部分クロックパルスTTP,従って部分クロックTTのクロックパルスが発生された場合に,中間値Rによってここでも所定の操作,ここでは第3の操作M3,例えば上記例のように,ブロック305に従ってAとEから計算された変量の加算と引き算が行われる。
【0059】
−出力部分クロックATTのクロックパルスは,場合によっては,他の中間変数あるいは部分中間値Tを固定の値TCと比較することが付加的な真理値TRUEZ又はFALSEZをもたらした場合に,発生される。その場合には部分中間値Tは,例えば部分クロックパルスTTP,従って部分クロックTTのクロックパルスを計数することができる。
【0060】
−出力部分クロックATTのクロックパルスが生成された場合に,ブロック312に従ってTによって他の,予め設定可能な操作M4が行われる。
【0061】
−部分クロックパルスTTP,従って部分クロックTTのクロックパルスあるいは出力部分クロックATTのクロックパルスが発生されない場合には,ブロック303に従ってRによって予め設定可能な他の操作M5が,あるいはブロック310に従ってTによって他の予め設定可能な操作M6が行われる。
【0062】
従って,この例においては,部分クロックは,上記例において出力クロックと称されたクロックに相当し,そのことは両方の場合において,入力クロックETが第1のクロックとみなされる場合には,第2のクロックに相当する。従ってここで付加的に,第2のクロック,従って部分クロックに基づいて,他の第3のクロック,そして特に出力部分クロックATTを発生させる可能性が得られる。
【0063】
上述した例におけるように,ここでは,既に図2で説明したのと同様な変形例も可能である。従って,これは,部分クロックか又は出力部分クロックのクロック出力と,中間値Rあるいは部分中間値Tの変化は,一方ではほぼ同時に,あるいは他方ではずらして,特に入力クロックETの第1のクロックのクロックパルスだけずらして発生させることができることも意味している。同じことは,他の変形例についても当てはまり,部分クロック又は出力部分クロックが常に発生され,かつR又はTに関する差だけさらに調節される。
【0064】
図4に示す展開を,図5において具体的な例で再度詳細に説明する。入力クロックの数Eは,ここでも7であって,出力クロックの数Aは,ここでも3であり,その場合にF=2が選択されている。従って,E−A*F=1が得られる。RとTは,この例においては0で始まる。このことは,値をメモリ又はレジスタに書き込むことができ,かつリセット,特にパワーオンリセットの場合,特に電圧中断後に,RとTのスタート値が存在してるという利点を有している。第1の入力クロックパルスにおいてRが0でスタートした場合に,ブロック303へ達して,式12に従って次のクロックパルスについてR=6が決定される。従って次のランにおいて,次のクロックパルスにおいては,R=6であり,従って1より大きい。ブロック304へ達して,そこで部分クロックパルスが発生される。同時にTはまだ0であり,ブロック310へ進んで,そこでTが増分される。
【0065】
従って,T2における次の入力クロックパルスにおいては,R=5>1である。ここでもブロック304へ進んで,そこでRが新たに計算されてR=4となり,部分クロックパルスTTが発生され,かつTはいまだに2より小さいので,この値Tがブロック310において新たに増分される。
【0066】
従って,次の入力クロックパルス,T=3においては,R=4でまだ1より大きく,ブロック304へ達する。従ってRのための次の値が計算され,R=3,部分クロックパルスTTが発生される。ブロック309では,T=2であるので,真理値FALSEZが出力され,それはブロック312でTが0にリセットされて,ブロック312で出力部分クロックパルスATTが発生されることを意味している。T=4では,Rは3であって,いまだに1より大きい。従ってブロック304において新たに部分クロックパルスTTPが発生されて,次のR値が計算されてR2となる。
【0067】
判断ブロック309において,0を有するTは2より小さく,ブロック310において増分されてT=1となる。
【0068】
従って,時点T5で,次の入力クロックパルスにおいて,R=2>1。従って,ブロック304において部分クロックパルスが発生されて,次の値R=1が計算される。ブロック309において,T=1<2で真理値TRUEZが求められて,ブロック310へ達し,そこで1を有するTは2より小さく,2に増分される。
【0069】
T6においては,R=1である。従って,判断ブロック302によって真理値FALSEが生じ,ブロック303において式12に従ってRが7に計算される。
【0070】
T7における次の入力クロックパルスにおいては,R=7>1。従ってブロック304において部分クロックパルスが発生されて,同時にRが6に計算される。ブロック309において,T=2によって真理値FALSEZが生じ,ブロック311へ達する。ここでブロック312においてTが新たに0にセットされて,ブロック313で出力部分クロックパルスATTが発生される。
【0071】
その後,T8で,再び時点T1の値が達成され,遂行が繰り返されて,もう一度開始される。
【0072】
従って,簡単な方法が示され,かつ装置,バスシステム及びバスシステムの加入者が示され,それにおいては簡単な方法で分数の有理分割比を実現するために,特にハードウェア又はソフトウェア内で本方法を実施することができる。
【0073】
例えばICにおける本発明に基づく分割方法の使用は,特に,一方ではICのデータベースを介して示され(分割比は,2つの整数の商として調節される)及び/又は他方では入力クロックと出力クロックあるいは出力クロックによって制御されるICの機能の測定によって示される。その場合に,入力クロックETは,そこから始められる第1のクロックである。この第1のクロックから第2のクロックが発生され,それは第1の例においては出力クロックATによって定められ,第2の例においては部分クロックTTによって定められており,その場合に第3の例においては,他のクロック,出力部分クロックATTが第3のクロックとしてさらに,あるいは第2のクロック,部分クロックTTの代わりに出力される。
【図面の簡単な説明】
【0074】
図面
以下,図面に示す図を用いて本発明を詳細に説明する。
【図1】ネットワークあるいは少なくとも1つの加入者を有するバスシステム,特に本発明に基づく方法を実施する少なくとも1つの手段を有するTTCAN−バスシステムを示している。
【図2】クロックを形成する,特にクロック分割するためのフローチャートであって,その場合に整数Fは1と等しく選択されており,比較のために中間値が設けられている。
【図3】図2に示すフローチャートに基づくプロセスを説明するためにクロックパルスの信号表示を示している。
【図4】図2に相当するフローチャートであって,その場合に中間値の他にさらに部分中間値が設けられており,従って1つのクロックから第2と第3のクロックが発生される。
【図5】図3に示すフローチャートのプロセスを説明するためにクロックパルスの信号表示を示している。
Claims (14)
- 少なくとも1つの加入者を有するバスシステム内で,予め設定された第1のクロック(ET)のクロックパルスから第2のクロック(AT,TT)のクロックパルスを形成する方法であって,その場合に前記第1のクロックのクロックパルスの数(E)が予め設定可能なタイムインターバル内で求められ,あるいは設定され,かつ前記第2のクロックのクロックパルスの数(A)が予め設定可能なタイムインターバル内で求められ,あるいは設定される,前記方法において,
前記クロックパルスの数の中間値(R)が予め設定可能なタイムインターバル内で設定されて,前記中間値(R)が,前記クロックパルスの第1の数(E)と前記クロックパルスの第2の数(A)から形成される値(C)と比較されて,前記比較に基づいて真理値(TRUE,FALSE)が得られ,その場合に前記真理値(TRUE,FALSE)に従って第2のクロック(AT,TT)のクロックパルスが発生される,
ことを特徴とするクロックパルス形成方法。 - 前記請求項1に記載の方法ステップが,前記第1のクロックの各クロックパルスに従って一度遂行される,ことを特徴とする請求項1に記載のクロックパルス形成方法。
- 前記中間値(R)は,前記比較に従って,かつそれに伴って前記真理値(TRUE,FALSE)に従って異なるように変化される,ことを特徴とする請求項1に記載のクロックパルス形成方法。
- 前記第2のクロックパルス(AT,TT)の生成と,前記中間値(R)の変化は,前記第1のクロック(ET)のクロックパルスの予め設定された数だけずらして実施される,ことを特徴とする請求項3に記載のクロックパルス形成方法。
- 前記値(C)は,前記中間値(R)と比較され,かつ関係
C=E−A*F,
但し,Fが整数である
から得られる,
ことを特徴とする請求項1に記載のクロックパルス形成方法。 - 前記第2のクロック(AT,TT)のクロックパルスは,前記第1のクロック(ET)の各クロックパルスにおいて,条件
R>E−A*F
但し,Fが整数である
が満たされている場合に発生される,ことを特徴とする請求項1に記載のクロックパルス形成方法。 - 前記整数Fは,n∈Nとして2nに制限されており,かつ乗算A*FはAのバイナリ値をnビットだけシフトすることで代用される,ことを特徴とする請求項5又は6に記載のクロックパルス形成方法。
- 前記中間値(R)以外に,部分中間値(T)が設定され,
前記部分中間値は,予め設定可能な部分値(TC)と比較され,かつ前記部分値(TC)との比較から付加的な真理値(TRUEZ,FALSEZ)が得られ,
その場合に,前記第2のクロック(AT,TT)のクロックパルスから付加的な真理値(TRUEZ,FALSEZ)に従って第3のクロック(ATT)のクロックパルスが発生される,
ことを特徴とする請求項1に記載のクロックパルス形成方法。 - 前記第3のクロック(ATT)のクロックパルスを生成する場合に,前記第2のクロック(AT,TT)のクロックパルスは,加入者内で提供されるだけであって,加入者からは出力されない,ことを特徴とする請求項8に記載のクロックパルス形成方法。
- 前記部分中間値(T)は,前記部分値(TC)との比較に従って,かつそれに伴って付加的な真理値(TRUEZ,FALSEZ)に従って,異なるように変化される,ことを特徴とする請求項8に記載のクロックパルス形成方法。
- 前記第3のクロック(ATT)のクロックパルスの生成と,前記部分中間値(T)の変化は,第1のクロック(ET)又は第2のクロック(AT,TT)のクロックパルスの予め設定可能な数だけずらして実施される,ことを特徴とする請求項10に記載のクロックパルス形成方法。
- 予め設定された第1のクロック(ET)のクロックパルスから第2のクロック(AT,TT)のクロックパルスを形成するためのバスシステム内の装置であって,
その場合に,前記第1のクロックのクロックパルスの第1の数(E)を,予め設定可能なタイムインターバル内で求め,あるいは設定する第1の手段を有し,かつ前記第2のクロックのクロックパルスの第2の数(A)を,予め設定可能なタイムインターバル内で求め,あるいは設定する第2の手段とを有する,前記装置において,
前記クロックパルスの数の中間値(R)を,予め設定可能なタイムインターバル内で設定する第3の手段を有しており,かつ
前記中間値(R)を,クロックパルスの第1の数(E)とクロックパルスの第2の数(A)から形成される値(C)と比較する第4の手段を有しており,かつ
前記比較から真理値(TRUE,FALSE)が得られ,その場合に真理値(TRUE,FALSE)に従って第2のクロック(AT,TT)のクロックパルスを発生させる第5の手段を有する,
ことを特徴とするクロックパルス形成装置。 - 予め設定された第1のクロック(ET)のクロックパルスから第2のクロック(AT,TT)のクロックパルスを形成する装置を備えた,少なくとも1つの加入者を有するバスシステムであって,その場合に,前記第1のクロックのクロックパルスの第1の数(E)を,予め設定可能なタイムインターバル内で求め,あるいは設定する,第1の手段を有し,かつ前記第2のクロックのクロックパルスの第2の数(A)を,予め設定可能なタイムインターバル内で求め,あるいは設定する,第2の手段が含まれている,前記バスシステムにおいて,
クロックパルスの数の中間値(R)を,予め設定可能なタイムインターバル内で設定する第3の手段を有し,かつ
前記中間値(R)を,クロックパルスの第1の数(E)とクロックパルスの第2の数(A)から形成される値(C)と比較する第4の手段を有し,かつ
前記比較から真理値(TRUE,FALSE)が得られ,その場合に真理値(TRUE,FALSE)に従って第2のクロック(AT,TT)のクロックパルスを発生させる第5の手段を有する,
ことを特徴とするバスシステム。 - 予め設定された第1のクロック(ET)のクロックパルスから第2のクロック(AT,TT)のクロックパルスを形成する装置を有する,バスシステム内の加入者であって,その場合に前記第1のクロックのクロックパルスの第1の数(E)を,予め設定可能なタイムインターバル内で求め,あるいは設定する,第1の手段が含まれており,かつ前記第2のクロックのクロックパルスの数(A)を,予め設定可能なタイムインターバル内で求め,あるいは設定する,第2の手段が含まれている,前記加入者において,
前記クロックパルスの数の中間値(R)を,予め設定可能なタイムインターバル内で設定する第3の手段を有しており,かつ
前記中間値(R)を,クロックパルスの第1の数(E)とクロックパルスの第2の数(A)から形成される値(C)と比較する,第4の手段を有しており,かつ
前記比較から真理値(TRUE,FALSE)が得られ,その場合に真理値(TRUE,FALSE)に従って第2のクロック(AT,TT)のクロックパルスを発生させる第5の手段を有する,
ことを特徴とする,バスシステム内の加入者。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10112907 | 2001-03-15 | ||
DE10208649A DE10208649A1 (de) | 2001-03-15 | 2002-02-28 | Verfahren und Vorrichtung zur Bildung von Taktimpulsen in einem Bussystem mit wenigstens einem Teilnehmer, Bussystem und Teilnehmer |
PCT/DE2002/000873 WO2002075993A2 (de) | 2001-03-15 | 2002-03-13 | Verfahren und vorrichtung zur bildung von taktimpulsen in einem bussystem mit wenigstens einem teilnehmer, bussystem und teilnehmer |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009125545A Division JP4927906B2 (ja) | 2001-03-15 | 2009-05-25 | 少なくとも1つの加入者を有するバスシステム内におけるクロックパルス形成方法,その装置,バスシステム及び加入者 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004528760A true JP2004528760A (ja) | 2004-09-16 |
JP2004528760A5 JP2004528760A5 (ja) | 2005-12-22 |
JP4394351B2 JP4394351B2 (ja) | 2010-01-06 |
Family
ID=26008804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002574290A Expired - Lifetime JP4394351B2 (ja) | 2001-03-15 | 2002-03-13 | 少なくとも1つの加入者を有するバスシステム内におけるクロックパルス形成方法,その装置,バスシステム及び加入者 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7228450B2 (ja) |
EP (1) | EP1374035B1 (ja) |
JP (1) | JP4394351B2 (ja) |
CN (1) | CN100409175C (ja) |
AT (1) | ATE374396T1 (ja) |
AU (1) | AU2002302301A1 (ja) |
DE (2) | DE10291151D2 (ja) |
WO (1) | WO2002075993A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3870942B2 (ja) * | 2003-10-20 | 2007-01-24 | ソニー株式会社 | データ伝送システム及びデータ伝送装置 |
US7562105B2 (en) * | 2003-11-26 | 2009-07-14 | Intel Corporation | Methods and apparatus for generating a delay using a counter |
SE533636C2 (sv) * | 2004-10-25 | 2010-11-16 | Xinshu Man L L C | Anordning vid bussförbindelse i CAN-system |
US8542069B2 (en) * | 2011-09-23 | 2013-09-24 | Infineon Technologies Ag | Method for trimming an adjustable oscillator to match a CAN-bus and a CAN-bus communication controller |
EP3147774A1 (fr) * | 2015-09-25 | 2017-03-29 | Gemalto Sa | Generateur d'horloge aleatoire |
DE102018129189B4 (de) * | 2018-11-20 | 2021-03-04 | Beckhoff Automation Gmbh | Verfahren zum betreiben eines netzwerkteilnehmers in einem automatisierungskommunikationsnetzwerk |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3705629A1 (de) * | 1987-02-21 | 1988-09-01 | Thomson Brandt Gmbh | Programmierbarer frequenzteiler sowie verfahren zur erzeugung eines niederfrequenten signals aus einem hochfrequenten signal |
GB2239115A (en) * | 1989-12-15 | 1991-06-19 | Philips Electronic Associated | Direct dividing frequency synthesiser |
FR2666184A1 (fr) * | 1990-08-24 | 1992-02-28 | Alcatel Radiotelephone | Horloge a division de frequence fractionnaire et asservissement de cette horloge. |
US5202642A (en) * | 1991-05-09 | 1993-04-13 | Iomega Corporation | Apparatus and method for fractional frequency division |
US5436628A (en) * | 1993-09-13 | 1995-07-25 | Intel Corporation | Programmable frequency timing generator with phase adjust |
JPH09223959A (ja) * | 1996-02-15 | 1997-08-26 | Sony Corp | 分周回路 |
JP3087833B2 (ja) * | 1997-03-12 | 2000-09-11 | 日本電気株式会社 | サンプル周波数変換装置 |
US6557133B1 (en) * | 1999-04-05 | 2003-04-29 | Advantest Corp. | Scaling logic for event based test system |
DE10000303B4 (de) | 2000-01-05 | 2011-09-29 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Austausch von Daten zwischen wenigstens zwei mit einem Bussystem verbundenen Teilnehmern |
DE10000305B4 (de) | 2000-01-05 | 2011-08-11 | Robert Bosch GmbH, 70469 | Verfahren und Vorrichtung zum Austausch von Daten zwischen wenigstens zwei mit einem Bussystem verbundenen Teilnehmern |
DE10000302B4 (de) | 2000-01-05 | 2011-08-11 | Robert Bosch GmbH, 70469 | Verfahren und Vorrichtung zum Austausch von Daten zwischen wenigstens zwei mit einem Bussystem verbundenen Teilnehmern |
DE10000304B4 (de) | 2000-01-05 | 2011-09-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Austausch von Daten zwischen wenigstens zwei mit einem Bussystem verbundenen Teilnehmern |
-
2002
- 2002-03-13 DE DE10291151T patent/DE10291151D2/de not_active Ceased
- 2002-03-13 AT AT02729772T patent/ATE374396T1/de active
- 2002-03-13 US US10/471,908 patent/US7228450B2/en not_active Expired - Lifetime
- 2002-03-13 JP JP2002574290A patent/JP4394351B2/ja not_active Expired - Lifetime
- 2002-03-13 DE DE50210978T patent/DE50210978D1/de not_active Expired - Lifetime
- 2002-03-13 WO PCT/DE2002/000873 patent/WO2002075993A2/de active IP Right Grant
- 2002-03-13 CN CNB028065425A patent/CN100409175C/zh not_active Expired - Lifetime
- 2002-03-13 AU AU2002302301A patent/AU2002302301A1/en not_active Abandoned
- 2002-03-13 EP EP02729772A patent/EP1374035B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2002075993A2 (de) | 2002-09-26 |
AU2002302301A1 (en) | 2002-10-03 |
EP1374035A2 (de) | 2004-01-02 |
CN100409175C (zh) | 2008-08-06 |
EP1374035B1 (de) | 2007-09-26 |
JP4394351B2 (ja) | 2010-01-06 |
DE10291151D2 (de) | 2004-04-15 |
US20040148540A1 (en) | 2004-07-29 |
ATE374396T1 (de) | 2007-10-15 |
WO2002075993A3 (de) | 2003-10-09 |
CN1520546A (zh) | 2004-08-11 |
DE50210978D1 (de) | 2007-11-08 |
US7228450B2 (en) | 2007-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2236586T3 (es) | Red de comuniccion y procedimiento para la sincronizacion de un ciclo de comunicacion. | |
JP4824666B2 (ja) | 複数のバスのグローバルタイムの同期化方法と装置,および係る方法と装置に対応するバスシステム | |
JP4405730B2 (ja) | バスシステムの少なくとも1つの加入者の同期化方法,その装置及びバスシステム | |
US20010018720A1 (en) | Method and device for the exchange of data between at least two users connected to a bus system | |
US20090240857A1 (en) | Method and device for controlling a bus system and a corresponding bus system | |
JP2001223720A (ja) | データ交換方法及びその装置 | |
US7761634B2 (en) | Method, device and system for exchanging data via a bus system | |
JP4394351B2 (ja) | 少なくとも1つの加入者を有するバスシステム内におけるクロックパルス形成方法,その装置,バスシステム及び加入者 | |
JP4927906B2 (ja) | 少なくとも1つの加入者を有するバスシステム内におけるクロックパルス形成方法,その装置,バスシステム及び加入者 | |
Akpinar et al. | Improved clock synchronization algorithms for the controller area network (CAN) | |
AU2002340733B2 (en) | Method and device for producing program interruptions in subscribers to a bus system, and corresponding bus system | |
Tenruh | Message scheduling with reduced matrix cycle and evenly distributed sparse allocation for time-triggered CAN | |
Hsieh et al. | The CAN-based synchronized structure for multi-axis motion control systems | |
Demirel | Clock synchronization and weak TDMA for CAN FD: Implementation and evaluation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080625 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080709 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080725 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080805 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080825 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091015 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4394351 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121023 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131023 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |