JP2004526996A - レチクル/マスク書き込みのためのデータ管理方法 - Google Patents
レチクル/マスク書き込みのためのデータ管理方法 Download PDFInfo
- Publication number
- JP2004526996A JP2004526996A JP2002565169A JP2002565169A JP2004526996A JP 2004526996 A JP2004526996 A JP 2004526996A JP 2002565169 A JP2002565169 A JP 2002565169A JP 2002565169 A JP2002565169 A JP 2002565169A JP 2004526996 A JP2004526996 A JP 2004526996A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- cells
- cell
- modified
- creating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【選択図】 図2A
Description
【0001】
(技術分野)
本発明は、フォトリソグラフィックマスクまたはレチクルを作成するための方法等のフォトリソグラフィックパターニングに関し、特に、フォトリソグラフィックマスクまたはレチクルのためのデータ作成方法に関する。
【背景技術】
【0002】
(発明の背景)
全ての複雑な集積回路(IC)の大部分は、回路設計者によってコンピュータを用いて作成される。ほとんどの回路設計者は、回路に必要とされた機能性を定義するようにコンピュータプログラムを使用し、コンピュータは、電子的に等価な回路図を作成するために必要とされた機能性を解析する。
【0003】
設計者の意図を物理的な集積回路に変換するために、所望の機能性を提供するトランジスタおよび他の低いレベルの回路素子の群を表すセルのライブラリを取り、これらの素子の場所を決定し、そしてこれらの素子を相互接続するのに必要な書き込みを構築する。このようなツールは、しばしば「配置およびルーティングツール(place and route tool)」と呼ばれる。カスタム設計ツールもまた存在し、完全なICレイアウトを作成するための他の方法を提供する。一旦、全ての電子デバイスが物理的表現を有すると、物理的な回路は特定の電気性能を送達することが期待される。
【0004】
次いでレイアウトデータの層は、マスクのセットとして製造され、実際の回路自体のフォトリソグラフィック定義および処理において使用される。
【0005】
フォトリソグラフィックマスクまたはレチクル書き込みツールで使用するためのフォーマットに変換する前に、ICレイアウトデータは、設計規則がICレイアウトデータの作成の間に破壊されないことを確実にし、および/またはフォトリソグラフィックプリントプロセスの間に発生し得るエラーを修正するように別のコンピュータプログラムによって解析される。
【0006】
このようなプログラムの一例は、本出願の譲受人である、Wilsonvile,OregonのMentor Graphics Corporationによって製造されたCalibreTMプログラムである。CalibreTMプログラムは、ICレイアウトデータを演算する適切なツールである。これらのツールは、使用される製造プロセス特有の複数の設計規則を遵守することを確実にする設計規則検査(design rule checking:DRC)プログラムを含む。例えば、設計規則は特定の許容差(トランジスタが他のトランジスタのxミクロンの範囲内に配置され得ない等)を特定し得る。さらに、CalibreTMプログラムは、フォトリソグラフィックマスクまたはレチクルのプリントの間に発生する歪みのためのレイアウトを補償するように、光プロセス補正(OPC)を実行し得る。さらに、CalibreTMは、フィーチャー間のコントラストを向上させるかまたは集積回路上にサブ分解能(subresolution)フィーチャーを追加するためにマスクまたはレチクルに位相器を追加する位相シフトマスク(PSM)改変を実行し得る。
【0007】
集積回路を作成する場合の次のステップは、検証され、および/または補正されたICレイアウトデータを、マスクまたはレチクル書き込みツールによって利用され得るフォーマットに変換することである。このようなフォーマットの例は、ETEC、Applied Materials Companyによって製造されたラスタースキャニング装置のためのMEBES、スウェーデンのMicronicsABから入手可能なマスクライターのための「.MIC」フォーマット、Toshiba、JEOL、およびHitachiのための種々のベクトルスキャンフォーマットである。一旦書き込まれると、マスクまたはレチクルは、ウエハ上に集積回路素子を作成するために選択された領域のシリコンウエハを露出するためにフォトリソグラフィックプロセスで使用される。典型的なマスク書き込みツールフォーマットは平坦であり、補正されたICレイアウトデータを含むこれらのファイルに書き込まれたコンピュータファイルは、膨大であり得る。例えば、単一層のフィールドプログラム可能なゲートアレイのための1つのICレイアウトデータは、約58ギガバイトの長さであり得る。標準的なネットワークプロトコルを用いてマスクまたはレチクル書き込みツールにこのサイズのファイルを転送するために必要とされた時間は、60時間を越え得る。このような大きいファイルが通信ネットワークを介して転送される場合、エラーが転送の間に発生するリスクが転送されたファイルの長さとともに上昇する。さらに、データファイルを転送するのに必要とされた時間は、マスクまたはレチクルライターがファイルからマスクまたはレチクルを生成するのに必要とされた時間よりも長くてもよい。従って、マスク書き込みツールは、データファイルが長すぎる場合に不十分に使用される。
【0008】
これらの問題が与えられると、転送されるべきファイルのサイズを低減し、転送エラーの可能性を低減するフォトリソグラフィックマスクまたはレチクル書き込みツールによって読み出され得るデータをあるフォーマットに変換する改良された方法の必要性が存在する。
【発明の開示】
【課題を解決するための手段】
【0009】
(発明の要旨)
本発明は、フォトリソグラフィックプロセスによってICまたは他のデバイスを生成するためのマスクまたはレチクル書き込みツールに転送されるデータ量を低減する方法である。コンピュータは、デバイスの層を完全に規定する複数のセルを有するファイルを読み出す。1つ以上のこれらのセルが選択され、デバイスレイアウトにおいて選択されたセルと他のセルとの間の相互作用に基づいて改変される。マスク上に改変されたセルによって生成されない構造を生成し、この改変されたセルによるマスク上の付加的な構造の形成を妨げる1つ以上のさらなるセルまたは残りのセルが生成される。次いでこのコンピュータは、改変されたセルおよび1つ以上のさらなるセルのマスク上の全ての配置を含むマスクまたはレチクル書き込みツールのためのjobdeckを作成する。このjobdeckは、マスクまたはレチクル書き込みツールによって読み出し可能なフォーマットで作成される。一旦その記述が終了すると、jobdeckおよびjobdeckに配置されたセルの記述は、実行のためにマスクまたはレチクル書き込みツールに転送される。jobdeckおよびセルを用いるデバイス層のデータ表現は、マスク書き込みツールのための従来のフラットフォーマットよりもよりコンパクトであり、さらに同じマスクを生成するための完全なセットを提供する。
【0010】
本発明の上述の局面および多くの付随的な利点は、添付図面と共に考慮される場合、以下の詳細な説明を参照することによってより良好に理解されるようになるのと同様により容易に理解されるようになる。
【0011】
(好適な実施形態の詳細な説明)
上述のように、本発明は、マスク書き込みツールに転送されるデータ量を低減させる態様でICレイアウトデータからのマスクを作成するための方法および装置である。これは、繰り返されそして冗長表現を除去している所定のセルを識別することによってなされる。全体のチップが忠実に再構成されることを保証することによって、以下に説明されるように所定の改変がセルに対してなされる。装置jobdeckは、セルが完全な層が作成されることを確実にするようにマスク上に配置されるようになっている場合にフォーマットし、次いで特定される。
【0012】
本明細書は、用語フォトリソグラフィック「マスク」およびマスク書き込みツールを利用するが、本発明はまた、フォトリソグラフィックレチクルを作成するシステムに対して、および、実際にはウエハ上または他の基板上に直接パターンを書き込むマスク書き込みシステムと同様のシステムに対して利用可能であることが理解される。従って、本明細書中で使用されるように、用語「マスク」は、フォトリソグラフィックマスクおよびレチクルの両方、ならびにリソグラフィック露出を調節する他の構造を参照することが意図される。さらに、本発明の実施形態は、マスク書き込みツールの生成のためのレイアウト操作を説明するが、これらの同じ技術が他の基板上(半導体ウエハまたは水晶導波路基板等の)のパターンを生成する同様な露出システムに適用され得ることが明らかである。さらに、本発明の実施形態は、ICレイアウトデータに関して説明されるが、本発明の技術は、マイクロエレクトロメカニカルシステム(MEMS)、磁気記録のための薄膜ヘッド、生物学的検定法のための遺伝子チップ等のフォトリソグラフィックマスクの使用を必要とする他のデバイスのタイプを生成するために有用であることが理解される。
【0013】
図1は、公知の方法に従って、フォトリソグラフィックマスクを作成するためのシステムを示し、このシステムもまた本発明に従って使用され得る。コンピュータシステム10は、ICレイアウトデータを含むファイルを受け取り、そのファイルをデータベース12に格納する。本発明の好ましい実施形態によると、コンピュータシステム10は、階層データベースにICレイアウトデータを格納するCalibreTMプログラムを実行する。ICの製造可能性を確実にし、フォトリソグラフィックプロセスの一部として発生し得る歪みを補償するために、このCalibreTMプログラムは、ICレイアウトデータを設計規則検査(DRC)、光処理制御(OPC)させ、移相シフトマスク(PSM)をICレイアウトデータに追加し得る。実際には、処理速度の改良は、複数のプロセッサ(マルチスレッディング)を有するコンピュータを用いることによって、またはコンピュータのネットワーク間で計算タスクを分散することによって達成され得る。
【0014】
一旦ICレイアウトデータが検証された場合、データは適切なマスク書き込みツールデータフォーマットに変換され、通信リンク14を介してマスク書き込みツール16に転送される。典型的には、通信リンク14は、専用コンピュータリンクであり、共有されたデータ通信リンク(専用電話リンク)、またはローカルまたはワイドエリアネットワークである。上述のように、コンピュータシステム10からマスク書き込みツール16までICレイアウトを送信するのに必要とされた時間が重要であり得る。
【0015】
本発明は、コンピュータシステム10からマスク書き込みツール16まで転送されるデータ量を低減するように、マスク書き込みツールのjobdeck管理能力を利用することによって探求する。多くのマスク書き込みツールは、同じマスク上のいくつかの集積回路に対してデータを書き込む能力を有する。典型的には、jobdeckは、マスク内のこれらの種々の回路レイアウトのシーケンスおよび配置を特定するように作成される。典型的には、jobdeckはまた、書き込みビームスポットサイズ、アドレスユニット、線量制御情報等のマスク書き込みツールのための実用的な情報を含む。以下にさらに詳細に説明されるように、本発明は、冗長ICレイアウトデータをマスク書き込みツールに転送する必要性を削除するようにjobdeckフォーマットまたは言語を利用する。
【0016】
図2Aは、複数のセルを有するICレイアウト20を示す。ICレイアウト20は、参照符号22によって示されたように、複数の複製されたセルA、参照符号24によって示されたセルB、参照符号26によって示されたセルC、参照符号28によって示されたセルD、および参照符号30によって示された上部セルTを有する。
【0017】
図2Aに示されたICレイアウトは、図2Bに示されたような階層データ構造として示され得る。上部セルTは、セルA、B、C、およびDのそれぞれを含む。セルBは、セルAの3×7アレイを含み、セルCは、セルAの2×2アレイを含む。Mentor Graphicsによって生成されたCalibreTMプログラムは、図2Bに示されたタイプの階層データ構造にICレイアウトデータを格納する。この階層データ構造は有利である。なぜなら、ICレイアウトで繰り返されたセルの完全な説明は、繰り返されたセルが発生する各例においてデータベース内で繰り返される必要がないためである。
【0018】
マスク作成のための従来のレイアウトデータ生成では、階層的データベース内に格納されたICレイアウトデータが「平坦化される」か、または単一の層に圧縮される。平坦化されたファイルでは、繰り返されたセルの全体の説明が繰り返されたセルの各配置対して提供され、その説明がマスク書き込みツールに転送される。上述のように、平坦化されたICレイアウトデータファイルは極端に大きく、転送するための時間を消費し得る。
【0019】
図3Aは、本発明の種々の局面を示す簡略化されたレイアウトを示す。このレイアウトのセルに示されたポリゴンは、例示の目的のために存在し、実際の回路コンポーネントを表現するように提示されないことが当業者によって理解される。図3Aに示されたレイアウトは、図3Fの階層ツリーによって示されたように4つのセルを含む。4つのセルは、参照符号50によって示されたような上部セルT、参照符号52によって示されたようなセルB、参照符号54によって示されたようなセルC、および参照符号56’’’によって示されたようなセルAの1つのインスタンスである。さらに、セルBは、参照符号56’および56’’によって示されるようなセルAの2つのインスタンスを含む。図3Aから理解されるように、セル56’’’は、セルAの他のインスタンス56’および56’’に対して時計回りに90°回転される。
【0020】
セルのそれぞれは、フォトリソグラフィックマスク上の所望された構造を規定する1つ以上のポリゴンを含む。ポリゴンによって規定された構造は、明視野(bright−field)フォトリソグラフィックマスクの場合に、透明な領域によって囲まれた不透明なクロム領域である構造を規定し得る。あるいは、ポリゴンは、暗視野(bright−field)フォトリソグラフィックマスクの場合に、透明な領域によって囲まれたマスク上の透明な領域である構造を規定し得る。
【0021】
Aセルの全ての内のインスタンス56’、56’’、および56’’’の各々は、2つのポリゴンP10およびP12を含む。セルB52は単一のポリゴンP14を有する。セルC54は単一のポリゴンP16を有し、上部セルT50は単一のポリゴンP18を有する。
【0022】
図4は、残りのセルA、B、およびCのそれぞれが単一のデータ層に平坦化される場合の上部セル50を示す。上部セル50は、上述されたセルのそれぞれにおいて含まれたポリゴンP10〜P18の各例を含む。
【0023】
図5は、本発明の実施形態によって改変されたように図3のレイアウトのためのセルを示す。図3のレイアウトに元々ある各ポリゴンは、改変されたセルM56、M54、およびM64間の対応する構造を有するが、さらなるポリゴンがマスクを書き込むために結合された場合、セルの重なりを説明するために作成されてきた。これは、以下により詳細に説明される。
【0024】
マスク書き込みツールに転送されるICレイアウトデータの量を低減させるために、本発明は、所定のセルを選択し、セルがICレイアウトに現れる回数よりも少ない選択されたセルの記述を転送する。その代わりに、jobdeckは、単に繰り返されたセルの配置を特定するに過ぎない。本明細書中で用いられたように、用語「繰り返されたセル」は、ICレイアウトにわたって2回以上の繰り返されるポリゴンのパターンを有するセルを指す。図3Aでは、セルAは繰り返されたセルである。
【0025】
マスクに書き込むために、繰り返されたセルがマスク書き込みツールにロードされ、jobdeckに従って種々の配置で書き込まれる。典型的には、これは、全体の配置を設定するためにマスク書き込みツールに対して粗い調整を行うことによってなされ、次いで緻密なパターンがローカル露出制御を用いて書き込まれる。マスク書き込みツールのステージが移動される度に、ある修正時間が存在する。従って、選択されたセルが小さ過ぎる場合、マスク上のセルの配置の全てを書き込むのに必要とされた時間が増大する。一方で、選択されたセルの領域が大き過ぎる場合、その記述をマスク書き込みツールに伝達するための時間が長過ぎる。最終的には、マスク上の選択されたセルによって占有された領域が最大化されるべきである。これらの競合する基準に抗して、ICレイアウトのセルが選択される。
【0026】
これらの基準を最も満たすセルのセットは、全ての可能なサイズのセルの全てのセルを考慮することによって随意に選択され得る。本方法は、計算に時間がかかり得る。従って、部分最適化のセットを選択する近似方法が使用され得る。実際には、これらの近似方法は、最適な方法と同様に非常に良好に、頻繁に、そしてはるかに少ない計算で作用する。
【0027】
セルを選択するこのような近似方法の1つは、費用関数に従って各セルを評価することである。本発明の実際の実施形態では、費用関数は式1に示される。
【0028】
【数1】
ここで「Mi」は、与えられたセルの費用関数の結果であり、「Ci」は、セルに対する範囲である(すなわち、集積回路内の全てのインスタンスによって占有された全領域)。用語「チップ面積(chip area)」は、集積回路の全体の領域を指す。用語「残された領域(area left)」は、任意の以前に選択されたセルによって占有された領域よりも小さいチップ領域である。用語「Ai」は考慮中にセルの個々のインスタンスの領域である。セルの領域は、セルの矩形のエクステントの大きさとして単に測定され得る。より多くの正確な測定は、任意のその配置(「テンプレート特有の領域」)において他のセルの配置によって重ならないセルの領域およびその領域内のデータの幾何学的複雑さを反映する。用語「M」は、理想的なセル領域を表し、本発明の一実施形態では、集積回路の領域の約1/250であり、用語「S」は、約Mのセル領域値の有用な範囲を特徴付ける。
【0029】
ICレイアウトにおける各セルは、費用関数のためのスコアが与えられ、最も高いスコアリング(scoring)セルが選択されたセルとして選択される。
【0030】
以下は、式1に説明された費用関数に従って、セルの選択(擬似コードにおけるカバーセルと呼ばれる)をインプリメントするコンピュータプログラムの擬似コードリストである。
【0031】
【数2】
【0032】
【数3】
【0033】
【数4】
【0034】
【数5】
任意のセルが選択されたセルとして検討するために適切であるが、性能向上は、レイアウトにおいてある最小の回数よりも多く、そしてレイアウトにおける最大回数よりも少なく繰り返されるセルを検討するのみによってなされ得る。一実施形態では、検討されるセルが繰り返されなければならない最小回数は4であり、繰り返され得る最大回数は数百である。
【0035】
本発明の一実施形態は上述の費用関数を利用するが、セルを選択する他の方法が存在することが理解される。例えば、セルはサイズのみに基づいて選択され得る(集積回路の1〜200番目の(1/200th)領域を有する任意のセル等が使用され得る)。あるいは、セルの密度が使用され得る。ポリゴンのより大きい密度を有するセルが転送するのにより多くの時間がかかるため、相対的に大きい領域および高密度を有する残りのセルが選択され得る。手動選択もまた使用され得る。
【0036】
図3Aに示された例では、セルAおよびCが選択される。セルCは、本発明の局面を示す目的のための選択されたセルであるが、ICレイアウトで繰り返されたセルではない。
【0037】
次に、選択されたセルは、選択されたセルと相互作用する他のセルを保証するように修正される。本発明の一実施形態では、選択されたセルとセルとの相互作用は、ポリゴンまたは選択されていないセルからのポリゴンの部分に限定され、これらのポリゴンは選択されたセルと重なる。しかし、相互作用の他のタイプ(光学干渉またはエッチマイクロローディング(etch microloading))はまた、補償され得る。
【0038】
図3Aに示されたように、Bセル52は、Aセルのインスタンス56’と重なる部分を有するポリゴンP14を含む。従って、図5Bに示されたように、ポリゴンP14の一部と選択されたセルAのインスタンス56’との重なりを表すポリゴンP40を有する改変されたAセルM56が作製される。同様に、ポリゴンP14の一部は、選択されたセルAのインスタンス56’’の一部と重なる。従って、ポリゴンP14および選択されたセルAのインスタンス56’’の重なり領域を表す改変されたセルM56にポリゴンP42が追加される。最終的に、示された例では、上部セル50は、選択されたセルのインスタンス56’’の一部および選択されたセルAのインスタンス56’’を重ねる部分を有するポリゴンP18を有する。従って、ポリゴンP46は、ポリゴンP18およびセル56’’の重なり領域を表す改変されたセルM56にポリゴンP46が追加され、同様に、ポリゴンP18およびセル56’’’の重なり領域を表す改変されたセルM56にポリゴンP44が追加される。改変されたセルM56に追加されたさらなるポリゴンは、それらがICレイアウト中の選択されたセルの対応するインスタンスと重なる、同じ相対的な場所に配置されることに留意されるべきである。
【0039】
本発明の実施形態は重なっているセルからポリゴンの追加にセルの改変を限定するが、いくつかのインスタンスでは、他の相互作用を補償することが望ましくあり得る(重なっている「エクステント」または領域を有するが重なっているポリゴンを有さないセル等)。例えば、図3Aに示されるように、選択されたセルC54のエクステントは、セルAのインスタンス56’’および56’’’と重なる。従って、図5Cに示されたように、ICレイアウト中の他のセルと重なる領域を除去する切断領域60、62を有する改変されたセルM54が作製され得る。
【0040】
一旦選択されたセルが他のセルとの相互作用を補償するように改変された場合、1つ以上のさらなるセルまたは残りのセルが作製される。図5Aに示されたように、1つ以上の残りのセル64の目的は、選択されたセルAおよびCの書き込みによって作製されないマスク上の構造を作製することである。図5Aでは、残りのセルはポリゴンP14およびP18を含むことにより、選択されたセルAおよびCによって作成されない構造を作製する。
【0041】
選択されたセルのそれぞれが、ICレイアウトにおける他のセルとの相互作用を補償するように改変されてきたため、典型的には、1つ以上のさらなるセルまたは残りのセルが、マスク上の外部構造の形成を妨げるように改変される。図5Dに示されたように、改変された残りのセルM64が示される。この改変された残りのセルは、マスク上への改変されたセルの書き込みによって作製される外部構造の作製を妨げる選択されたセルおよび領域の書き込みによって作製されない構造をマスク上で作製するポリゴンを有する。
【0042】
図5Dで改変された残りのセルM64を見ることによって理解されるように、セルM64は、一般的には、選択されたセルが書き込まれる領域を覆う大きいブロックを含む。さらに、改変された残りのセルM64は、改変されたセルの書き込みによって引き起こされた構造の形成を妨げる複数の透明な領域を有する。例えば、改変された残りのセルM64は、マスク上の構造の形成を妨げる領域P56を含む。この構造の形成は、マスク上の所定の場所における改変されたセルA M56(図5B)にポリゴンP42を書き込むことによって引き起こされる。同様に、改変されたセルM64は、マスク上の構造の形成を妨げる領域P54を含む。この構造の形成は、マスク上の所定の場所における改変されたセルM56にポリゴンP44を書き込むことによって引き起こされる。
【0043】
領域P56、P54、P60、P62等が透明な領域として示されるが、改変された残りのセルは、改変されたセルがブロック領域(この領域では、マスク上のフィーチャーの形成を妨げることが望ましい)および開領域(この領域では、構造を生成することが望ましい)を含むように反転されることが理解される。
【0044】
以下は、上述のCalibreTMプログラムを用いて、改変されたセルおよび1つ以上の残りのセルを作製するソフトウエアコマンドの以下の擬似コードリストである。しかし、多くの他のコンピュータプログラムが、本発明の論理をインプリメントするために書き込まれ得ることが理解される。
【0045】
【数6】
【0046】
【数7】
【0047】
【数8】
改変のためのセルの選択、改変されたセルの作製、および残りのセルはまた、パラレル処理(多重プロセッサ(すなわちマルチスレッド))またはコンピュータのネットワーク(分散処理)を用いて計算を実行することによって改良され得る。
【0048】
マスクを生成するために、選択され改変されたセルの構造の場所および配向を記述し、jobdeckによって特定された各ファイルと共に使用される所定のマスク書き込みツール制御パラメータ(アドレスユニット、ビームおよび線量パラメータ等)を提供するjobdeckファイルが作成される。さらに、jobdeckは、典型的には、適切なマスク書き込みツール制御パラメータと共に、そのレイアウトの全体の領域にわたって書き込まれる1つ以上の改変された残りのセルの場所および配向の説明を含む。次いで、jobdeckにおける情報は、マスク書き込みツールに転送され、次いでマスク書き込みツールが示された場所に選択され改変されたセルを書き込む。さらに、マスク書き込みツールは、1つ以上の改変された残りのセルを書き込む。セルが書き込まれる順序は重要ではない。例えば、1つ以上の改変された残りのセルがまず書き込まれ、その後改変され選択されたセルを書き込んでもよいし、改変され選択されたセルを書き込まれ、その後1つ以上の改変された残りのセルがまず書き込まれてもよい。
【0049】
いくつかのインスタンスでは、改変されたセルの配向は、ICレイアウトデータによって変動する。例えば、図3Aに示されるように、セルAのインスタンス56’および56’’’は、セル56’’’がセル56’に対して時計回りに90°回転されることを除いて同じである。マスク書き込みツールが高性能化される場合、jobdeckは、セル56’に対応する改変されたセルの記述、およびその回転されたセルは、その回転されたセル56’’’に対応するセルを書き込むために90°だけその改変されたセルを回転させるための命令を用いてそのマスク上に書き込むべきである指示を含み得る。しかし、いくつかのマスク書き込みツールは、制限された変換を可能にするのみである。従って、jobdeckを生成する前に、コンピュータは、マスク書き込みツールがどの変換を作成することができるかを決定し、そしてマスク書き込みツールがICマスク上の特定の位置において選択されたセルの配向に対応する態様で書き込むための直接的な書き込みまたは変換を可能にする新しい改変されたセルを作成する必要があり得る。
【0050】
改変されたセルおよび1つ以上の改変された残りのセルの記述、ならびこれらが書き込まれるべき場所および方法を特定するjobdeckを伝達するのみによって、マスク書き込みツールに転送されなければならないデータの量が著しく低減され得る。より少ないデータを転送することによって、このデータを受け取るためにマスク書き込みツールのために必要とされた時間が著しく低減され、エラーが転送の間に発生する機会もまた同様に低減される。マスク書き込みツールは、ライターにデータを転送するのにかかる時間が、マスク書き込みツールがマスク上にそのデータを露出するのにかかる時間以下である場合により良好な利用を達成する。
【0051】
本発明の好適な実施形態が示され、説明されてきたが、種々の変更が本発明の趣旨および範囲から逸脱することなく本発明でなされ得ることが理解される。例えば、マスク書き込み装置の不完全な重なり配置を提供し得る。その装置が、改変され選択されたセルと1つ以上の改変された残りのセルとを正確に並べることができない場合、残りのジオメトリが選択されたセルのジオメトリに隣接させる場合に空間が現れ得る。これは、残りのセルにおいて隣接するエッジなどを識別し、そのエッジを選択されたセルにおける隣接するジオメトリに向かって伸ばすことによって回避され得る。あるいは、異なる費用関数が、例えば、セルまたは固定されたセル領域の閾値に含まれたデータの密度に基づいて利用され得る。従って本発明の範囲は、以下の上掲の特許請求の範囲およびこの均等物から決定されるべきである。
【0052】
排他的な所有権または特権を有する本発明の実施形態は、以下に定義されたように主張される。
【図面の簡単な説明】
【0053】
【図1】図1は、本発明の実施形態によるフォトリソグラフィックマスクを作成するために使用されたコンピュータシステムを示す。
【図2A】図2Aは、ポリゴンの繰り返されたパターンを有する1つ以上のセルを含むICレイアウトの簡略化された図である。
【図2B】図2Bは、図2Aに示されたICレイアウトを含むセルの階層化された構構造を示す。
【図3A】図3Aは、ポリゴンの繰り返しパターンを有する複数のセルを有する簡略化されたICレイアウトである。
【図3B】図3Bは、図3Aに示されたICレイアウトを含むセル内の個々のポリゴンを示す。
【図3C】図3Cは、図3Aに示されたICレイアウトを含むセル内の個々のポリゴンを示す。
【図3D】図3Dは、図3Aに示されたICレイアウトを含むセル内の個々のポリゴンを示す。
【図3E】図3Eは、図3Aに示されたICレイアウトを含むセル内の個々のポリゴンを示す。図3Fは、図3Aに示されたICレイアウトを含むセルの階層的な構造を示す。
【図4】図4は、平坦化された後の図3Aに示されたICレイアウトを示す。
【図5A】図5Aは、本発明の実施形態によるフォトリソグラフィックマスクを作成する際に使用するための複数の改変されたセルおよび残りのセルを示す。
【図5B】図5Bは、本発明の実施形態によるフォトリソグラフィックマスクを作成する際に使用するための複数の改変されたセルおよび残りのセルを示す。
【図5C】図5Cは、本発明の実施形態によるフォトリソグラフィックマスクを作成する際に使用するための複数の改変されたセルおよび残りのセルを示す。
【図5D】図5Dは、本発明の実施形態によるフォトリソグラフィックマスクを作成する際に使用するための複数の改変されたセルおよび残りのセルを示す。
Claims (29)
- マスク書き込みツールによって使用するためのフォーマットにデバイスレイアウトデータを変換する方法であって、
デバイスを作製するために使用された複数のセルを規定するファイルを読み出す動作と、
1つ以上の該セルを選択する動作と、
該デバイスレイアウトデータ内の該選択されたセルと他のセルとの相互作用に基づいて1つ以上の改変されたセルを作製する動作と、
該改変されたセルの記述および該マスク書き込みツールによって読み出し可能なフォーマットで該マスクの配置を作製する動作と
を含む、マスク書き込みツールによって使用するためのフォーマットにデバイスレイアウトデータを変換する方法。 - 前記マスク上に書き込まれる前記改変されたセルの少なくともいくつかの記述のエクステントが重なる、請求項1に記載の方法。
- 前記1つ以上の改変されたセルを作製するステップは、該改変されたセルの記述を書き込むことによっては作製されないマスク上に構造を作製し、外部構造が該改変されたセルの記述が書き込まれる場合、該マスク上に作成されることを妨げる1つ以上のさらなるセルを作製する動作をさらに含む、請求項1に記載の方法。
- 前記改変されたセルの記述を書き込むことによっては作製されないマスク上に構造を作製し、該改変されたセルの記述が書き込まれる場合、外部構造が該マスク上に作成されることを妨げる1つ以上のさらなるセルを作製する動作をさらに含む、請求項1に記載の方法。
- 前記セルの選択は、前記デバイスレイアウトデータ内で繰り返されるセルに制限される請求項1に記載の方法。
- 各セルは、前記マスク上で作製される構造を規定する複数のポリゴンを有し、前記セルの選択は、前記デバイスレイアウトデータ内で繰り返されるポリゴンのパターンを有するセルに限定される、請求項1に記載の方法。
- 前記各セルは、前記マスク上で作製される構造を規定する複数のポリゴンを含み、前記1つ以上の改変されたセルを作製する動作は、前記選択されたセルと重なるセルのポリゴンに対応する該選択されたセルにポリゴンを追加する動作を含む、請求項1に記載の方法。
- 前記1つ以上のセルを選択する動作は、該選択されたセルの記述で書き込まれた前記マスクの領域を最大化し、該選択されたセルによって規定された構造を書き込むために必要とされた時間を最小化するセルを選択する動作をさらに含む、請求項1に記載の方法。
- 前記改変されたセルの記述を作製する動作は、前記マスク書き込みツールが、前記改変されたセルの記述を適切な方向に配向させるように、該改変されたセルの記述を変換させ、該適切な方向に該改変されたセルの記述を配向させるために、該マスク書き込みツールが変換することができる適切な該改変されたセルの記述を作製することが可能であるかどうかを決定する動作をさらに含む、請求項1に記載の方法。
- 前記方法は、1つ以上のコンピュータを用いて実行される、請求項1に記載の方法。
- 前記少なくとも1つの1つ以上のコンピュータは、多重プロセッサを有し、セル選択および作製がいくつかのプロセッサを用いて同時に実行される、請求項10に記載の方法。
- マスク書き込みツールのためのjobdeckを作製する方法であって、
デバイスレイアウトを規定するファイルを読み出す動作であって、該ファイルは、マスク上で作製される構造を規定する複数のセルを含む、動作と、
セルのセットにおける少なくとも2つのセルは重なっているエクステントを有する該セルのセットを作製する動作であって、該セルのセットは、
該デバイスレイアウト内で繰り返され、該デバイスレイアウト内の他のセルとの相互作用を補償するように改変される1つ以上のセルと、
該改変されたセル内の構造に対応しない構造を有し、該マスク上の外部構造が、該マスク上の選択された位置において該改変されたセルに対応する書き込みファイルによって作製されることを妨げる領域をさらに含む1つ以上の残りのセルと
を含むセルのセットを作製する動作と、
該改変されたセルおよび該1つ以上の残りのセルに対応するマスクライターファイルのセットを作製する動作と、
該マスクライターファイルのセットおよび該マスク上の場所を特定する該マスク書き込みツールのためのjobdeckを生成する動作と
を含む、マスク書き込みツールのためのjobdeckを作製する方法。 - 前記方法は、1つ以上のコンピュータを用いて実行される、請求項12に記載の方法。
- 前記1つ以上のコンピュータは、多重プロセッサを有し、セル選択および作製がいくつかのプロセッサを用いて同時に実行される、請求項13に記載の方法。
- マスク書き込みツールにマスクを作製させる命令のセットが格納されたコンピュータ読み出し可能媒体であって、
マスク上の構造を規定するマスク書き込みフォーマットにおける複数のファイルの記述であって、該ファイルの内の少なくとも2つは重なっているエクステントを有する、記述と、
該ファイルの各々が該マスク上に配置されるべき記述と
を含む、マスク書き込みツールにマスクを作製させる命令のセットが格納されたコンピュータ読み出し可能媒体。 - マスク書き込みツールによって実行される場合、デバイスの層を作製するために、該マスク書き込みツールにマスク上に複数の重なっているファイルを書き込ませる命令シーケンスが格納される、コンピュータ読み出し可能媒体。
- 1つ以上の繰り返されたセルの記述であって、該セルの各々は、デバイスの層で繰り返された構造に対応するポリゴンのパターンを有する、記述と、
書き込まれた場合、該繰り返されたセルの記述を書き込むことによって作製されない構造および該繰り返されたセルの記述を書き込むことによって作製される該マスク上の構造の作製を妨げる領域を作製するポリゴンを有する1つ以上の残りのセルの記述と
が格納される、コンピュータ読み出し可能媒体。 - 前記繰り返されたセルの数は、前記デバイスの層に構造を規定する他のセルとセルとの相互作用を補償するポリゴンを含む、請求項17に記載のコンピュータ読み出し可能媒体。
- デバイスの層のためのマスクを作製するマスク書き込みツールによる実行のための命令が格納されるコンピュータ読み出し可能媒体であって、
重なるエクステントを有する少なくともいくつかのセットを該マスク上の構造のセットに書き込む命令と、
該セットの各々が該マスク上に書き込まれる命令と
を含む、デバイスの層のためのマスクを作製するマスク書き込みツールによる実行のための命令が格納されるコンピュータ読み出し可能媒体。 - デバイスの層のためのマスクを作製するためのマスク書き込みツールを動作する方法であって、
複数のファイルを読み出す動作であって、該ファイルの各々は、該マスク上に作製された構造を規定する、複数のファイルを読み出す動作と、
対応するファイルが該マスク上に書き込まれた位置のリストを読み出す動作と、
該リストに従ってステージを位置決定し、対応するファイルを書き込む動作と、
該リスト上の位置に該ファイルを書き込むことによって作製される該マスク上の構造の作製を妨げるように、該リスト上の位置に該ファイルを書き込むことによって作製されないマスク上の構造を規定する1つ以上の残りのファイルの記述を読み出す動作と、
該ステージを位置決定し、該マスク上の1つ以上の残りのファイルを書き込む動作と
を含む、デバイスの層のためのマスクを作製するためのマスク書き込みツールを動作する方法。 - デバイスの単一層のためのマスクを作製するマスク書き込みツールのための命令のセットが格納されたコンピュータ読み出し可能媒体であって、
複数のファイルであって、各ファイルが該デバイスのデータ層内の選択されたセルに対応し、該選択されたセルは、該データ層において選択されたセルの各インスタンスの上方および/または下方のセルによって規定された構造を作成するために、該選択されたセルの上方および/または下方の他のセルと該選択されたセルとの相互作用の各インスタンスを補償するように改変される、複数のファイルと、
該ファイルが書き込まれるべき複数の場所の記述と、
該示された場所において、該選択されたセルに対応するファイルを書き込むことによって作製されない該デバイスの層に構造を規定する1つ以上のファイルと
を含む、デバイスの単一層のためのマスクを作製するマスク書き込みツールのための命令のセットが格納されたコンピュータ読み出し可能媒体。 - デバイス層において繰り返された構造を規定する少なくともいくつかの一連のファイルおよび重なり合うエクステントを有するいくつかの一連のファイルを読み出す動作と、
該一連のファイルが書き込まれるべき複数の位置を読み出す動作と、
該示された位置にステージを移動させる動作と、
示された該ファイルおよび/または該位置を書き込む動作と
によって作製されたデバイスの層を作製するためのマスク。 - コンピュータによって実行された場合、プログラム命令のシーケンスが格納されたコンピュータ読み出し可能媒体であって、該コンピュータに、
デバイスの層のための複数のセルを規定するファイルを読み出す動作と、
該セルを解析し、複数のセルを選択する動作と、
他のセルと相互作用する該選択されたセルの各々を補償するように該選択されたセルを改変する動作と、
該改変され選択されたセルに対応するマスク書き込みフォーマットに複数のファイルを作成する動作と、
該ファイルがマスク上に書き込まれるべき場所を示すマスク書き込みフォーマットに位置のリストを作成する動作と
を実行させる、プログラム命令のシーケンスが格納されたコンピュータ読み出し可能媒体。 - コンピュータによって実行された場合、プログラム命令のシーケンスが格納されたコンピュータ読み出し可能媒体であって、該コンピュータに、
デバイスの層の複数のセルを規定するデバイスレイアウトファイルを読み出す動作と、
複数のセルを選択する動作であって、該選択されたセルの少なくともいくつかの数は、繰り返される構造を層内で規定し、該選択は、該選択されたセルに対応するファイルを書き込むのに必要とされた時間が最小化され、該選択されたセルに対応するファイルの範囲領域が最大化されるように作製される、複数のセルを選択する動作と
を実行させる、プログラム命令のシーケンスが格納されたコンピュータ読み出し可能媒体。 - 前記デバイスレイアウト内の他のセルとの前記選択されたセルの相互作用に基づいて選択されたセルを前記コンピュータに改変させる命令をさらに含む、請求項24に記載のコンピュータ読み出し可能媒体。
- 前記改変されたセルに対応するファイルを書き込むことによって作製されない構造を該層において作製する1つ以上のさらなるセルを前記コンピュータに改変させる命令をさらに含む、請求項24に記載のコンピュータ読み出し可能媒体。
- 前記コンピュータシステムに、
前記改変されたセルおよび前記1つ以上のさらなるセルに対応するマスクライターフォーマットにファイルを生成させ、
前記デバイスの層を作製するために前記マスク上に書き込まれるべきファイルのそれぞれの位置のマスクライターフォーマットにリストを生成させる命令をさらに含む、請求項26に記載のコンピュータ読み出し可能媒体。 - ウエハ書き込みツールによって使用するためのフォーマットにデバイスレイアウトデータを変換する方法であって、
デバイスを作製するために使用された複数のセルを規定するファイルを読み出す動作と、
1つ以上の該セルを選択する動作と、
該選択されたセルと該デバイスレイアウトデータにおける他のセルとの相互作用に基づいて1つ以上の改変されたセルを作製する動作と、
該改変されたセルの各々の記述および該ウエハ書き込みツールによって読み出し可能なフォーマットで該ウエハ上の配置を作製する動作と
を含む、ウエハ書き込みツールによって使用するためのフォーマットにデバイスレイアウトデータを変換する方法。 - 前記ウエハ上に書き込まれた少なくともいくつかのエクステントが重なる、請求項28に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/781,128 US6901574B2 (en) | 2001-02-09 | 2001-02-09 | Data management method for mask writing |
PCT/US2001/040818 WO2002065312A1 (en) | 2001-02-09 | 2001-05-25 | Data management method for reticle/mask writing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004526996A true JP2004526996A (ja) | 2004-09-02 |
JP4047725B2 JP4047725B2 (ja) | 2008-02-13 |
Family
ID=25121781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002565169A Expired - Lifetime JP4047725B2 (ja) | 2001-02-09 | 2001-05-25 | レチクル/マスク書き込みのためのデータ管理方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6901574B2 (ja) |
JP (1) | JP4047725B2 (ja) |
WO (1) | WO2002065312A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7024640B2 (en) * | 2001-06-29 | 2006-04-04 | Koninklijke Philips Electronics N.V. | Integrated circuit cell identification |
US6868537B1 (en) * | 2002-02-25 | 2005-03-15 | Xilinx, Inc. | Method of generating an IC mask using a reduced database |
US6931613B2 (en) * | 2002-06-24 | 2005-08-16 | Thomas H. Kauth | Hierarchical feature extraction for electrical interaction calculations |
JP2006502422A (ja) * | 2002-07-12 | 2006-01-19 | ケイデンス デザイン システムズ インコーポレイテッド | コンテクスト特定型のマスク検査のための方法及びシステム |
EP1543451A4 (en) | 2002-07-12 | 2010-11-17 | Cadence Design Systems Inc | PROCESS AND SYSTEM FOR CONTEX-SPECIFIC MASK WRITING |
US7302672B2 (en) * | 2002-07-12 | 2007-11-27 | Cadence Design Systems, Inc. | Method and system for context-specific mask writing |
US6807663B2 (en) * | 2002-09-23 | 2004-10-19 | Numerical Technologies, Inc. | Accelerated layout processing using OPC pre-processing |
US6898780B2 (en) * | 2002-12-20 | 2005-05-24 | Lsi Logic Corporation | Method and system for constructing a hierarchy-driven chip covering for optical proximity correction |
AU2003249230A1 (en) * | 2003-07-14 | 2005-03-07 | Cadence Design Systems, Inc. | Method for creating patterns for producing integrated circuits |
US7024638B2 (en) * | 2003-07-14 | 2006-04-04 | Cadence Design Systems, Inc. | Method for creating patterns for producing integrated circuits |
DE10356966A1 (de) * | 2003-12-05 | 2005-12-22 | Infineon Technologies Ag | Verfahren zum Erstellen einer Steueranweisung für ein Maskenschreibgerät |
US7069534B2 (en) * | 2003-12-17 | 2006-06-27 | Sahouria Emile Y | Mask creation with hierarchy management using cover cells |
JP2005209850A (ja) * | 2004-01-22 | 2005-08-04 | Toshiba Corp | 半導体装置の設計システムと製造システム |
US7275226B2 (en) * | 2004-04-21 | 2007-09-25 | International Business Machines Corporation | Method of performing latch up check on an integrated circuit design |
US8219940B2 (en) * | 2005-07-06 | 2012-07-10 | Semiconductor Insights Inc. | Method and apparatus for removing dummy features from a data structure |
US7712068B2 (en) * | 2006-02-17 | 2010-05-04 | Zhuoxiang Ren | Computation of electrical properties of an IC layout |
US7490308B2 (en) * | 2006-03-31 | 2009-02-10 | International Business Machines Corporation | Method for implementing overlay-based modification of VLSI design layout |
US7823103B2 (en) * | 2006-10-24 | 2010-10-26 | International Business Machines Corporation | Method and system of introducing hierarchy into design rule checking test cases and rotation of test case data |
US7966585B2 (en) * | 2006-12-13 | 2011-06-21 | Mentor Graphics Corporation | Selective shielding for multiple exposure masks |
US7802226B2 (en) * | 2007-01-08 | 2010-09-21 | Mentor Graphics Corporation | Data preparation for multiple mask printing |
US8713483B2 (en) | 2007-06-05 | 2014-04-29 | Mentor Graphics Corporation | IC layout parsing for multiple masks |
JP5024141B2 (ja) * | 2008-03-21 | 2012-09-12 | 富士通セミコンダクター株式会社 | パターンデータの作成方法、そのパターンデータを作成するプログラム、及び、そのプログラムを含む媒体 |
KR101888940B1 (ko) * | 2012-03-28 | 2018-08-17 | 삼성전자주식회사 | 패턴 레이아웃을 디자인하는 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5050091A (en) | 1985-02-28 | 1991-09-17 | Electric Editor, Inc. | Integrated electric design system with automatic constraint satisfaction |
JPH07249748A (ja) * | 1994-03-14 | 1995-09-26 | Fujitsu Ltd | マスタースライス型lsiの設計装置 |
US5682323A (en) * | 1995-03-06 | 1997-10-28 | Lsi Logic Corporation | System and method for performing optical proximity correction on macrocell libraries |
US5740071A (en) * | 1995-06-07 | 1998-04-14 | International Business Machines Corporation | Method and apparatus for selective shape adjustment of hierarchical designs |
JP3934719B2 (ja) * | 1995-12-22 | 2007-06-20 | 株式会社東芝 | 光近接効果補正方法 |
US5995734A (en) * | 1996-03-07 | 1999-11-30 | Matsushita Electric Industrial Co., Ltd. | Method for generating transistor placement in an automatic cell layout design |
US6370679B1 (en) * | 1997-09-17 | 2002-04-09 | Numerical Technologies, Inc. | Data hierarchy layout correction and verification method and apparatus |
JP4156700B2 (ja) * | 1998-03-16 | 2008-09-24 | 富士通株式会社 | 露光データ作成方法、露光データ作成装置、及び、記録媒体 |
US6416907B1 (en) * | 2000-04-27 | 2002-07-09 | Micron Technology, Inc. | Method for designing photolithographic reticle layout, reticle, and photolithographic process |
US6560766B2 (en) * | 2001-07-26 | 2003-05-06 | Numerical Technologies, Inc. | Method and apparatus for analyzing a layout using an instance-based representation |
-
2001
- 2001-02-09 US US09/781,128 patent/US6901574B2/en not_active Expired - Lifetime
- 2001-05-25 WO PCT/US2001/040818 patent/WO2002065312A1/en active Application Filing
- 2001-05-25 JP JP2002565169A patent/JP4047725B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6901574B2 (en) | 2005-05-31 |
JP4047725B2 (ja) | 2008-02-13 |
WO2002065312A1 (en) | 2002-08-22 |
US20020157068A1 (en) | 2002-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4047725B2 (ja) | レチクル/マスク書き込みのためのデータ管理方法 | |
US7401319B2 (en) | Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design | |
US7458056B2 (en) | Effective proximity effect correction methodology | |
US7614033B2 (en) | Mask data preparation | |
US6523165B2 (en) | Alternating phase shift mask design conflict resolution | |
US7337421B2 (en) | Method and system for managing design corrections for optical and process effects based on feature tolerances | |
US7945871B2 (en) | Integrated OPC verification tool | |
US7069534B2 (en) | Mask creation with hierarchy management using cover cells | |
US8402407B2 (en) | Semiconductor integrated circuit pattern verification method, photomask manufacturing method, semiconductor integrated circuit device manufacturing method, and program for implementing semiconductor integrated circuit pattern verification method | |
CN101669121B (zh) | 增量式布局分析 | |
JP2003526110A (ja) | 設計ルールの照合システム及び方法 | |
JP2005181524A (ja) | 設計レイアウト作成方法、設計レイアウト作成システム、マスクの製造方法、半導体装置の製造方法、及び設計レイアウト作成プログラム | |
US7302673B2 (en) | Method and system for performing shapes correction of a multi-cell reticle photomask design | |
US6892375B2 (en) | Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium | |
US20130198703A1 (en) | Virtual Flat Traversal Of A Hierarchical Circuit Design | |
US7962868B2 (en) | Method for forming a semiconductor device using optical proximity correction for the optical lithography | |
US20130263074A1 (en) | Analog Rule Check Waiver | |
US7614026B2 (en) | Pattern forming method, computer program thereof, and semiconductor device manufacturing method using the computer program | |
Grobman et al. | Reticle enhancement technology trends: resource and manufacturability implications for the implementation of physical designs | |
US20230176470A1 (en) | Method of generating curve sub-resolution assist feature (sraf), method of verifying mask rule check (mrc), and method of manufacturing mask including method of generating the same | |
US20120054703A1 (en) | Virtual Flat Traversal Of A Hierarchical Circuit Design | |
JP2000066370A (ja) | マスクパターン作成方法および装置 | |
JP2000138159A (ja) | マスクパターン作成方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060302 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061220 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070320 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070713 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071015 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4047725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |