JP2004520739A5 - スケーラブルデータストリームを生成する方法と装置およびスケーラブルデータストリームを復号化する方法と装置 - Google Patents

Description

スケーラブルオーディオエンコーダはまた、他の要素も含む。まず、ＡＡＣ分枝には遅延ステージ２４を含み、ＣＥＬＰ分枝には遅延ステージ２５を含む。これら２個の遅延ステージにより、各分枝に対する選択的遅延（optional delay) が設定可能となる。ダウンサンプリングステージ２８がＣＥＬＰ分枝の遅延ステージ２５の下流に位置し、入力信号ｓ（ｔ）のサンプリングレートをＣＥＬＰエンコーダが要求するサンプリングレートに適合させる。ＣＥＬＰエンコーダ１２の下流には逆ＣＥＬＰデコーダ３０が配置され、ＣＥＬＰ符号化／復号化された信号は、アップサンプリングステージ３２に対して入力される。ここでアップサンプリングされた信号は次にさらなる遅延ステージ３４に送られる。このステージ３４は、ＭＰＥＧ４標準では「コアコーダ遅延」("Core Coder Delay")と呼ばれるものである。

コアコーダ遅延ステージ３４は次のような機能を持つ。もし遅延がゼロに設定された場合には、第１エンコーダ１２および第２エンコーダ１４は、１つのいわゆるスーパーフレームの中のオーディオ入力信号の正に同一のサンプルを処理する。１つのスーパーフレームは、例えば３個のＡＡＣフレームを含むことができ、これらは合同してオーディオ信号のある所定個数のサンプル第ｘ番〜第ｙ番を表す。このスーパーフレームはさらに例えば８個のＣＥＬＰブロックを含み、コアコーダ遅延がゼロの場合には、これらのＣＥＬＰブロックは同個数でかつ同一のサンプル第ｘ番〜第ｙ番を表す。

本発明によれば、スケーラブルエンコーダに対して適用した場合、バッファ情報の信号化に関する固有のサイド情報は提供せず、代わりに、既にビットストリーム内で伝送されたバッファの充満度の値をこの目的のために使用することが望ましい。この時、図２ｅにおいて「バッファ情報」として示されたポインタの長さは、図３においては参照番号３１４により示された長さであるが、決定データブロックの長さと、存在する可能性があるＣＥＬＰブロックの長さと、存在する可能性があるさらなるスケーリングレイヤとを考慮に入れなければ、最大バッファ充満度とバッファ充満度との間の差に正確に等しくなる。

以下に、図２ｅと類似しているが、ＭＰＥＧ４の例を用いた特別な実施例である図３を参照しながら説明する。１番目のラインには、カレントタイムセクションがハッチング模様で示されている。2 番目のラインには、ＡＡＣエンコーダで使用されるウィンドウイング(windowing) が全体的に図解されている。公知のように、５０％のオーバーラップおよび加算が用いられている。これは、図３内の１番目のラインにハッチング模様で示されたカレントタイムセクションと比較して、１個のウィンドウが通常、時間サンプルの２倍の長さを持つようにするためである。図３の中の遅延ｔｄｉｐは、図１においてブロック２６に対応するものでもあり、この例ではブロック長の５／８の長さを持つ。典型的には、カレントタイムセクションのブロック長は、９６０サンプルが用いられるので、そのブロック長の５／８の遅延ｔｄｉｐは、６００サンプルとなる。一例として、ＡＡＣエンコーダが２４ｋＢｉｔ／ｓのビットストリームを提供し、一方、その下方に図示されたＣＥＬＰエンコーダが８ｋＢｉｔ／ｓのレートを備えたビットストリームを提供する。その結果、全体のビットレートは３２ｋＢｉｔ／ｓとなる。

図３から分かるように、ＣＥＬＰエンコーダの出力データブロック０と１とが、第１エンコーダのカレントタイムセクションと対応している。ＣＥＬＰエンコーダの出力データブロック２は、次のタイムセクションに既に対応している。３の番号をつけたＣＥＬＰブロックに関しても同様のことが言える。図３においては、ダウンサンプリングステージ２８およびＣＥＬＰエンコーダ１２の遅延は、参照符号３０２で示される矢印により表される。この結果、コアコーダ遅延と表され、図３の中では矢印３０４により示される遅延が生じ、この遅延は図１の減算器４０において同一の状態が存在するように、ステージ３４により調整されるべきのもである。この遅延は、代わりに、遅延ステージ２５によって作られることも可能である。よって、例えば次の関係が成り立つ。
コアコーダ遅延＝
＝ｔｄｉｐ−ＣＥＬＰエンコーダ遅延−ダウンサンプリング遅延
＝６００−１２０−１１７＝３６３サンプル

ビットセイビングバンク機能がない場合、あるいはビットセイビングバンク（Ｂｉｔ Ｍｕｘ 出力バッファ) が満たされている場合、つまり変数、バッファの充満度＝最大の場合には、図２ｄに示された状態となる。この、第２エンコーダの１個の出力データブロックに対応して第１エンコーダの４個の出力データブロックが生成される図２ｄの場合とは異なり、図３では、下から２列のラインの中でハッチングで示されている第２エンコーダの１個の出力データブロックに対し、ＣＥＬＰエンコーダの２個の出力データブロックであって「０」と「１」とで示されるデータブロックが生成される。しかし本発明によれば、第１ＬＡＴＭヘッダ３０６の後に書き込まれるのは、「０」の番号を持つＣＥＬＰエンコーダの出力データブロックではなく、「１」の番号を持つＣＥＬＰエンコーダの出力データブロックである。何故なら、「０」の番号を持つ出力データブロックは、既にデコーダに対して伝送されているからである。次のタイムセクションを表すＣＥＬＰブロック２は、ＣＥＬＰデータブロックに対して準備された等間隔をあけてＣＥＬＰブロック１に続く。この時、１個のフレームを完成させるために、ＡＡＣエンコーダの出力データブロックの残りのデータは、次のタイムセクションのための次のＬＡＴＭヘッダ３０８の書き込みが開始するまで、データストリーム内に書き込まれる。

Claims (1)

1. 請求項１ないし４のいずれかに記載の方法において、
   上記第１エンコーダの出力データの１個あるいは複数のブロックを書き込むステップは、上記第１エンコーダの出力データのブロックを上記スケーラブルデータストリームの中に等間隔で書き込むものであることを特徴とする方法。

Images