JP2004512678A - Nonlinear image distortion correction in printed circuit board manufacturing. - Google Patents

Abstract

The present invention relates to a process for manufacturing a multilayer article having electrical connections between conductor patterns of at least two layers of the multilayer article. The process includes using at least a) an initial set of image data describing a first article (or layer) having a conductive pattern thereon, using a first article (or layer) having a pattern of conductive material thereon. Forming; b) taking image data of said pattern of conductive material on a first article (or layer); and c) said data of said pattern of conductive material on a first article (or layer). From the image, the relative position of the portion of the conductive material on the first article (or layer) within the pattern to be connected to the portion of the pattern of conductive material on at least the second layer having the conductive pattern thereon Determining) then modifying and deriving said initial set of image data for the first article (or layer). Correcting each conductive portion in the pattern of conductive material and generating a correction set of image data; and II) defining a portion to be connected to a portion on the first article (or layer) of the conductive material. Modifying the set of image data of at least the second layer in the pattern, comparing said change with the initial set of image data of the second layer and the image data of the first article (or layer) taken in step b) Generating a correction set of the image data of the second layer, and III) initializing the data of the second layer having a portion to be connected to a portion of another layer in the pattern of the conductive material. Altering the set, wherein said altering is performed based on a comparison between an initial set of image data of the second layer and image data taken from the manufactured second layer, and Modifying the initial set of article (or layer) image data to compensate for each conductive portion in the pattern of conductive material, thereby reducing at least the first article (or layer) and second layer data. Generating a correction set; and IV) altering an initial set of data for a number of layers, each layer having a portion in the pattern of conductive material to be connected to a portion of another layer, wherein said change is multiple. Based on a comparison between the initial set of image data for each of the layers and the image data taken from the manufactured layers of each of the multiple layers, and modifies the initial set of image data for each of the multiple layers Correcting each conductive portion in the pattern of conductive material in each of the multiple layers, thereby generating a correction set of image data for each of the multiple layers. Performing a step selected from the group consisting of a chip and then using the corrected set of data to manufacture the at least one layer to produce at least one layer having conductive portions therein. Including the process configured.

Description

【０００８】
論文によると、これらの要素は各々、任意の組合せで適用された場合に成長／収縮に対して非常によく予測可能な影響を持ち、材料の動きを最も管理しやすい変数の１つにしている。全誤差に対する各要素の特定の誘因性を識別し管理することができれば、製造者は総合的レジストレーション誤差を劇的に低減することができる。
【０００９】
引用した論文から、かつ内層レジストレーション方法の以下の説明から分かる通り、標準的レジストレーション誤差はよく理解され、対処されている。
【００１０】
最も一般的な層内レジストレーション方式は主に２つの方法、すなわち露光前レジストレーション法およびエッチング後パンチングレジストレーション法に分類することができる。「露光前」方式は、多層の導入以来ずっと受け入れられてきた多層レジストレーションの方法であった。
【００１１】
一般的な「露光前」レジストレーション方式では、内層アートワークが穴あけされたマスタパネル（第１アーティクル）に位置合わせされ、ツーリングスロットまたはホールでアートワークをパンチングすることによって、層対層のレジストレーションが達成される。アートワークにパンチングされたツーリングは、内層積層体にパンチングされたツーリングと合致する。アートワークと積層体はひとつにピン止めされて露光される。
【００１２】
より薄くかつより大きいパネル上のより狭い回路機構への要求が、エッチング後パンチング方式を業界にもたらした。
【００１３】
エッチング後パンチング方法は、アルツマンらによる米国特許第４，８２９，３７５号に記載されている。該方法は、エッチングされた回路パターンを有するプリント回路基板の積層体上にターゲットを位置決めし、該ターゲットを利用して積層体をパンチング装置で位置決めすることを含む。２つのそのようなターゲットを使用し、積層体をＸおよびＹ方向のみならず回転方向についても調整して、ターゲットを基準マーキングと所定の関係にし、それによって穴を積層体に正確に位置決めし、それによって同積層体のスタッキングを容易にする。関連装置では、２個のテレビカメラを２つのターゲットに対して作動するように使用して、データをマイクロプロセッサに送り、マイクロプロセッサはパンチングされる積層体の位置合わせを生起させる信号を発生する。パンチング機構に関しては、ターゲットの構成で起こり得るずれを考慮に入れてターゲットの中心がクロスヘアと位置合わせすることができるように、特殊技術を使用してターゲットの中心を位置決めする。
【００１４】
内層のエッチング後パンチングは、露光前方法に比較して次の利点をもたらした。
・ツーリングパターンはエッチング後に内層にパンチングされる。アートワークの不安定性、エッチング、黒色酸化等の結果生じる材料の移動は全て、オフセットおよびグローバルスケールによって補償される。
・エッチング前にパンチングされるツーリングホールおよび／またはスロットは、エッチングプロセス中に移動しやすい。これは結果的に、積層板にピン止めするときに内層の座屈または延伸を生じ、それが位置合わせ不良を引き起こし得る。エッチング後パンチングはこの問題を排除し、内層ツーリングホールと積層板との間の正確な合致を確実にする。
・エッチング前に積層体にパンチングされたスロットおよび／またはホールは、ツーリングの周囲で銅の損失を被りやすい。エッチング後パンチングは、追加強度のために積層中にツーリングホールの周囲の銅を維持することができる。
・一部のエッチング後マシンは、統計的プロセス制御データ（ＳＰＣ）を提供する追加利点を有する。ＳＰＣデータは、内層ターゲットとマシン基準ターゲットとの間の差をミル単位で示す。この情報を収集して、事前プロセスだけでなく様々な材料の反応をも評価するために使用することができる。許容差ウィンドウも設定し、最大許容材料変位を指定することができる。この範囲外の内層は自動的に拒否されるか、あるいは同様の移動の層と共にグループ化することができる。
【００１５】
他の関連先行技術として、シュローダらによる米国特許第５，５４８，３７２号および第５，４０３，６８４号がある。これらの発明は、プリント回路基板層の両方の主要面に正確に位置合わせされたプリント回路を提供するように設計されたツーリング装置を記載している。別の装置は、アラインメントピンおよびスロットを組み込んだフレームに付着されたガラスマスク上に形成されたパターンを含む。該パターンは、装置の製造中のアラインメント用のレジストレーションマークを含む。使用中、該装置はＰＣＢ層の両面のパターンの正確なアラインメントが可能である。
【００１６】
内層レジストレーションに利用される方法に関係なく、層の平均数が増加し、かつ導体特徴の密度が高くなったので、内層の相互位置合わせはますます困難になってきた。
【００１７】
レジストレーションタスクを分析的に見ると、それは２つのカテゴリに分割することができる。第一はオフセットおよび回転積み重ね誤差と呼ぶことができる。基準積み重ね位置に対する内層の配置不良または配向不良に起因するレジストレーション誤差である。第二のカテゴリは、内層パネルがイメージングからエッチングおよび積層まで様々な製造工程で受ける寸法の変化から生じる線形および非線形スケーリング誤差である。化学的処理内での本質的変動およびイメージングプロセスの（特にエッジ減少または光散乱からの）変動は両方とも、これらの誤差の原因になり得る。線形スケーリング誤差は任意の型の層に対して軸毎に単一の補正係数によって特徴付けられるが、非線形スケーリング誤差は、２つの補正係数を必要とする２次非線形性から始めて、非線形性の次数に匹敵する多数の補正係数数を必要とするより高次の非線形性を経て、要求される補正係数が画像ファイル自体と同程度に複雑になる最も複雑な事例まで、より複雑な補正スキームを必要とする。
【００１８】
先行技術で従来記述されている通り、幅広く適用されている線形スケーリング誤差補正は一般的に、経験に基づく予測を用いて実行される。工場は、各型の材料構成（材料および銅の厚さ、材料の組成、ウィーブ、樹脂の量、ウィーブの方向等）についてスケーリング誤差情報を収集して、統計的誤差データベースを構築する。誤差の測定は、内層パネルの各面上で４つの特別に作成されたツーリングターゲット上で行われる。この情報に基づいて、各々の層の型に対する単一の線形スケール補正係数が決定される。次いでこの尺度係数は層の型によってアートワークの描画に適用され、それが作業に使用される。複雑または高度のパネルの場合、予測は必ずしも適切な補正をもたらさず、その結果、第１アーティクルを実行した後に第２アートワークを作成しなければならなくなる。これは、層の寸法変化の線形性が層上のエッチング後の銅の分布に依存するからである。したがってＰＣＢ設計工学は、均衡の取れた銅の展開と共にパネルのレイアウトを左右対称にして、線形歪み補正だけで充分となるように最大限の均一な寸法変化を確実にするように、パネルのレイアウトを設計することが要求される。しかし、一部の複雑な設計は制約が多すぎてこの線形スケーリング則に従うことができない。
【００１９】
導体特徴が細くなり、かつ層の平均数が高くなるにつれて、非線形スケーリングの補正の重要性はますます大きくなる。３ミルの線／空間およびそれより小さい特徴の場合、レジストレーション誤差バジェットで局所的非線形ひずみが大きくならないように、より優れたレジストレーション精度が要求されることが予測される。さらに、複雑なＰＣＢ設計はエッチング後の銅の一様な分布ができず、結果的に非線形的な寸法変化を生じる。非線形誤差の補正は、そのような多層基板生産技術にとって受け入れられる歩留りを得るために必須となることが予測される。
【００２０】
非線形スケーリング誤差補正は、要求される補正が場所に依存するので、難しい課題を提供する。より正確な補正が必要になればなるほど、エッチングされた層の導体特徴に関してより多くのデータを収集しなければならなくなる。極端な場合は、非線形性が非常に高次になり、層全体の幾何学的形状をスキャンして取り込むことが必要になる。正確なスキャンニング手段はこの業界ではあまり一般的ではなく、よってその追加はコスト上の影響を持つ。そのような補正アルゴリズムがこれまで適用されなかったのも無理はない。その適用は複雑かつ高価すぎる一方、誤差はこれまで行われてきた作業にとって重大ではなかった。
【００２１】
今日ＰＣＢ工場で線形スケール誤差を決定するために一般的に使用されるツールは、別個の層用のエッチング後パンチシステム内の４個のＣＣＤカメラ、および積層後の基板用のＸ線システムである。これらのツールは全て、測定対象の層上の限定された数の箇所を測定できるだけであるので、線形スケール誤差のみを検査することを目的としている。大規模のＰＣＢメーカによって発表された少数の論文は、線形誤差補正に言及している。これらの企業の報告書は、全ての工程段階の最も重要な誤差としてエッチング誤差および積層誤差にも触れている。
【００２２】
発明の概要
個々の導電性パターンを持つ層間の内層整合は、本発明による独創的方法および装置を使用することによって改善される。少なくとも１つの内層（人為的に「第１内層」と呼ぶが、必ずしもそれは第１層である必要はない）上の実際の導体パターン（初期マップまたは格納されたイメージデータから生成され、かつ定義された装置上で定義されたプロセスによって生成される）をイメージスキャナによって走査して、走査マップまたは走査イメージデータを生成する。第１内層の走査イメージからの情報は、導体パターンのパターン全体、導体部位を含む導体パターンの実質的に全領域を含むか、あるいは第１層内の全ての導体部位の位置を識別するセグメント化（不連続）パターンまたは導体部位の予め選択された部分を含む。この情報は、次の方法を含むがそれに限定されず、多数の様々な方法で処理することができる。
【００２３】
ａ）その層の走査マップと初期マップを比較して、初期マップと走査マップとの間の比較から誤差またはずれベクトルマップを作成し、次いで初期マップを調整マップへと補正する。該調整マップは、初期マップと走査マップとの間の比較で識別されたずれを補正して、定義された装置上で定義されたプロセスによって作成される次の第１内層が、その上の導体部位の位置のずれがより少ない導体パターンを生成するように変更される。
【００２４】
ｂ）定義された装置上で定義されたプロセスによって作成される第１および第２層（人為的に「第１内層」および「第２内層」と呼ぶが、各層はかならずしもＰＣＢ内でいずれか特定の方向に第１または第２層である必要はない）を含む、多層ＰＣＢ内に形成される少なくとも２つの層の初期セットを生成する。第１および第２層のうちの１層だけの初期マップを第１および第２層それぞれの走査マップのうちの１つだけと比較し、次いで第１および第２層のうちの１層だけの初期マップを補正して第１および第２層のうちの１層だけの調整マップを形成する。該調整マップは、第１および第２層のうちの１層だけの初期マップと第１および第２層のうちの１層だけの走査マップとの間の比較で識別されたずれを補正して、定義された装置上で定義されたプロセスによって作成される次の第１内層および次の第２内層が、次の第１および第２層間の導体部位の位置のずれがより少ない導体パターンを生成するように変更される。
【００２５】
ｃ）定義された装置上で定義されたプロセスによって作成される第１および第２層（人為的に「第１内層」および「第２内層」と呼ぶが、各層はかならずしもＰＣＢ内でいずれか特定の方向に第１または第２層である必要はない）を含む、多層ＰＣＢ内に形成される少なくとも２つの層の初期セットを生成する。第１および第２層の各層の初期マップを第１および第２層それぞれの走査マップと比較し、次いで第１および第２層の初期マップを第１および第２層の補正調整マップへと補正する。該調整マップは、初期マップと走査マップとの間の比較で識別されたずれを補正して、定義された装置上で定義されたプロセスによって作成される次の第１内層および次の第２内層が、その上の導体部位の位置のずれがより少ない導体パターンを生成するように変更される。スルーホール、ポスト、および他の直線または垂直特徴に対して部位を相互に位置合わせされた状態に維持する能力は、これらの回路の製造にきわめて重要である。
【００２６】
ｄ）定義された装置上で定義されたプロセスによって作成される全数の層を含む、多層ＰＣＢ内に形成される全数の内層の初期セットを生成し、全数の内層の各々の初期マップを全数の内層それぞれの走査マップと比較し、次いで全数の内層の初期マップを補正する。該補正マップは、初期マップと走査マップとの間の比較で識別されたずれを補正して、定義された装置上で定義されたプロセスによって作成される次の全数の内層の各々が、隣接層間の導体部位の位置のずれがより少ない導体パターンを生成するように変更される。
【００２７】
ｅ）積層多層プリント回路基板を走査してＰＣＢ内の少なくとも２つの内層の配置のイメージを作成する。少なくとも２つの内層を積層した後、ｘ線イメージ（デジタルイメージングシステムとの互換性のためにデジタル化することができる）を使用して、内層の特徴（例えばナブ、電気的もしくは電子的特徴、または電気接点）のイメージ（イメージのデータセット）を提供して、次の層のためまたはイメージ生成された積層体の次の内層セットの再整合のための補償を可能にする。これは、次のセットで積層プロセスによって発生する変形についても補償することができる。再び、この型のｘ線イメージングのための先行技術は、４つの基準点（積層体内の固定点）のみを読み取り、次いで外層イメージングで線形スケール修正によって補償する。本システムおよびプロセスは、後続内層イメージングの補正により、積層誤差を含め、どんな誤差でも全てをオフセットすることができる。
【００２８】
ｆ）定義された装置上で定義されたプロセスによって作成される全数の層を含む、多層ＰＣＢ内に形成される全数の内層の初期セットを繰返し生成し、全数の内層の各々の初期マップを全数の内層それぞれの走査マップと領域毎（画素単位による実際の可能性を含む）に比較し、各領域（例えば画素さえも）のずれの量および方向を決定し、各領域（例えば画素）のずれの量および方向を、少なくとも
１）初期イメージの特徴のサイズ（長さ、幅および深さを含むサイズ）、および
２）層上の要素の位置
を含むオリジナルマップのパラメータと比較し、画素のずれの量および方向を初期マップの前記パラメータに関連付けるルックアップテーブルを作成し、次いで全数の内層の後続初期マップをルックアップテーブルからのデータで補正して、定義された装置上で定義されたプロセスによって作成される次の全数の内層の各々が、隣接層間の導体部位の位置のずれがより少ない導体パターンを生成するようにする。
図面の簡単な説明
図１はＰＣＢの２つの内層の重ね合わせの俯瞰図である。
図２は本発明に従って構成された１つの形の処理装置、すなわちイメージングまたは描画機械を概略的に示す平面図である。
図３は図２の装置の側面図である。
図４は図２および図３の装置の面積スキャンニングパターンを示す。
図５は図２および図３の装置を制御するための電気系統を概略的に示す。
図６は図５の装置内のデータの流れを示すブロック図である。
図７は本発明に従ってレジストレーション誤差を低減または除去するために平面型イメージングまたは印刷機に適用される、本発明による方法を示す。
【００２９】
発明の詳細な説明
電気的に接続すべき内層間の導体部位が正確に位置合わせされることが重要である。正確さおよび不正確さは本発明の実施内で明瞭な意味を有する。層が重ね合わされている（例えば第２内層の上に第１内層、または第１内層の上に第２内層があり、積層された複数の層が位置合わせされ、導電性要素が１つの層から多数の層を介して非隣接層と電気的に接触する場合のように、電気的接続が行われる場所で隣接層間および非隣接層間さえも重なり合う）場合、電気的に接続される内層間の導体部位に正確なアラインメントがあり、両方の導体部位の外縁は、第１および第２内層の両方を垂直に通過する円形部分の内部にあるか、または両方ともそれと交差する。ここで円形部分は、２つの隣接する内層または接続すべき他の層を電気的に接続するために使用される電気接続要素の直径と等しいかそれより小さい。この概念を図１に明瞭に示す。
【００３０】
図１は、第１内層４および第２内層６を有する多層ＰＣＢ２の２つの層を示す。第１内層４は連続パターン８（破線で示す）および４つの導電性部位１０、１２、１４および１６を有する。４つの導電性部位１０、１２、１４および１６は破線で示され、４つの導電性部位１０、１２、１４および１６が図１の他の要素に比較して分かりやすいように、単に便宜上、比較的大きいサイズで表わされている。第２内層６は実線で示された導電性パターン２０を有する。導電性パターン２０には５つの導電性部位２２、２４、２６、２８および３０が示されている。図１で例示する通り、第１内層４の導電性部位１０は第２内層６の導電性部位２２と完全に重なり合う。導電性要素（メッキスルーホール、ピン、またはポストなど、図示せず）による導電性部位２２の垂直方向の貫通は、導電性部位１０をも通過して、電気接点を形成しなければならない。メッキスルーホール（ＰＴＨ）は層間電気接続を提供する最も一般的な方法の１つであり、層を貫通する穴が（穴あけ、成形、アブレーション、掘削等によって）設けられ、電気的接続が希望される希望領域と交差し、次いで穴の壁に導電性材料（例えば銅）がメッキされて、層間に導電性「ポスト」が提供される。用語「ピン」は一般的に、この接続導電性要素を記述するのに使用される。導電性部位１２は第２内層６の導電性部位２４と完全には重なり合わない。しかし、導電性部位２４の直径と少なくとも同じ大きさの直径を持つ導電性部位２４に中心を合わせたポストまたはピン（図示せず）は、第１内層４および第２内層６の両方を貫通することによって、導電性部位２４および１２間の電気的接触を行なう。導電性部位２６および１４に関しては、それらの間に視覚的な重なり合いが無い。すなわち、導電性部位２６を通る垂直透視線が導電性部位１４と重ならない（に投影されない）。これらの２つの導電性部位１４および２６に接触するために使用されるピンは、２つの導電性部位１４および２６の外縁間の距離より少なくともかつおそらく大きい直径を持たなければならない。重なり合いがこれほど離れる場合、ピンまたはポスト（図示せず）の配置はより正確でなければならず、かつピンまたはポスト（図示せず）のサイズは導電性部位１４および２６間の距離より大きくなければならない。導電性部位１６および３０の間には明らかに整合不良が示される。導電性部位１６および３０間の距離に満たない直径を有するピン３２が示される。ピン３２は導電性部位１６および３０と電気的接触を行なうことができない。これは整合不良である。特定サイズのピンまたはポスト（図示せず）がＰＣＢに使用するために選択された場合、異なる内層の２つの導電性部位のシャドウドオーバレイ（ｓｈａｄｏｗｅｄ ｏｖｅｒｌａｙ）の外縁間の距離（２つの導電性部位の中心の上に置いた線に沿って測定される距離）が、２つの内層を貫通して２つの内層上の２つの導電性部位と電気的接触を行なうために使用されるピンまたはポストの直径より小さいことが、精度から要求される。２つの導電性部位の外縁間の距離と定義される精度は、２つの導電性部位を接続するのに使用されるポストまたはピンの直径の５０％未満であることが好ましい。２つの導電性部位の縁間に少なくとも事実上の接触がある導電性部位１２および２４の間のような精度を持つことがさらに好ましい。これらの２つの導電性部位のシャドウオーバレイ（ｓｈａｄｏｗ ｏｖｅｒｌａｙ）に導電性部位１２および２４の間のような精度を持つことがさらに好ましい。２つの導電性部位間に導電性部位１０および２２の間のような重なり合いがあることがさらに好ましい。ここで、ピンまたはポストが導電性部位２２を通過する場合、導電性部位１０との電気的接触が行なわれなければならない。これは、２つの導電性部位のオーバレイシャドウビュー（ｏｖｅｒｌａｙ ｓｈａｄｏｗ ｖｉｅｗ）で一方の導電性部位の中心が他方の導電性部位の円周内にある場合に果たされる。
【００３１】
埋込みビア（該用語は積層前の内層の穴を指す）がある場合、「第１アーティクル」内層のドリルであけた穴（または他の方法で製造された穴）の位置に関してイメージデータを走査することができ、次いで同じ層のその後のイメージング（その内層の生成に使用されるデータベース）のために補正を適用して穴あけを合致させる（または次の層で補正を行なってドリルであける穴を合致させる）ことができる。これは従来の走査装置で達成することができる。内層の表面を走査して（その表面を直接、または別の透明な層を介して）、第１層の構造およびトポロジを定義するデータ（通常デジタルデータ）を得る。実際に走査されたデータを、その特定の内層の製造に使用された仕様シートまたはオリジナルデータと比較して、その内相の他の構造に対する穴の意図された場所からの変動の性質および範囲を決定することができる。そのデータを、次の下層または他の相互関連層の構成に使用されるデータと比較することができる。次いで、次の下層または他の相互関連層の構成に使用されるデータを変更して、基本的要素間の位置合わせが達成されるように、実際のパターンのずれおよび第１内層のアーチファクトの位置を補正することができる。
【００３２】
本発明は、何らかの理由で内層パネルに発生することがある非線形歪み（線形歪みの領域を含むことができる）の正確な補償または補正を達成する解決法を提供する。それは、初期マップに適用される補正が、例えば層全体に対して単一乗算器を使用するのではなく、画素単位で適用されるという点で、非線形の補正である。本発明の実施は、直接イメージング技術を使用する内層基板の製造に特に有効である。本発明の実施において直接イメージング技術が意味するものは、内層パネル上または内に導電性パターンを形成するために（ただし必ずしも導電性材料をそのパターンに直接形成するわけではない）、外部イメージングエンジンによってパネルの表面または奥にイメージ（例えば潜像または可視像）を加える任意の手段である。例えば、フォトレジスト層（ポジ型またはネガ型）をパネルの表面に被覆し、レジスト層が感応する放射線（例えば電子ビーム、紫外線放射線、可視放射線、赤外放射線）にレジストを露光して差別可能なイメージ（例えば特定の溶媒または洗浄溶液中で差別的に溶解可能、差別的に親水性と疎水性）を形成し、導電性材料に所望される生成された画像パターン内に導電性材料を堆積することができる。導電性パターンは、スパッタリングからのパーティクルストリーム（ｐａｒｔｉｃｌｅ ｓｔｒｅａｍ）または蒸着によって直接堆積することができる。一般的に、放射線に露光し、その後または同時にイメージングのパターンに一致する導電性材料を堆積することによってイメージを内層パネルに加えるどんなプロセスも、直接イメージング技術である。通常、内部パネル上の導体のパターン形成は、パネルの表面の放射線感受性エッチングレジスト（または後で内層パネル表面に転写して加えることができる独立型レジストフィルム）を、レジスト層が感応する放射線に露光すること（例えばイメージ全体の放射線分布方式（ｉｍａｇｅｗｉｓｅ ｄｉｓｔｒｉｂｕｔｉｏｎ ｏｆ ｒａｄｉａｔｉｏｎ）による放射線への直接露光）によって実行される。露光は、いずれかの集束放射線またはカラムニエイテッド（ｃａｌｕｍｎｉａｔｅｄ）放射線（例えば集束放射線ビーム、レーザビーム、電子ビームストリームなどのパーティクルストリームおよび類似物）によって行なうことができる。ステンシルまたは直接スクリーニングアートワークは、独特の第２内層イメージングプロセス毎にマスクを作成しなければならないので、本発明では簡単に実施できないため、イメージングはそれ無しで行われる。第２内層パターンの走査イメージングは、本発明のプロセスおよび装置と特に互換性が高い。走査イメージング（集束放射線、レーザ放射線、または集束レーザ放射線）は、イメージングの速度、その精度、幅広い種類のレジストまたは堆積システムでの有用性、第２内層の新しい露光パターンの形成における短いターンアラウンド時間のために、特に有用である。本発明のシステムおよびプロセスはレーザ直接イメージング（ＬＤＩ）に限定されず、プリント回路基板の製造に使用される多くのイメージングプロセスのいずれでも、例えば導体の印刷にフィルムフォトツールを使用する平床接触印刷などと共に使用することができる。
【００３３】
本発明は一般的に以下の用語で、多層アーティクルの少なくとも２つの内層の導体パターン間に電気接続を有する多層アーティクルの製造プロセスであって、
ａ）導体パターンをその上に有する第１アーティクル（または第１層、便宜上、以下この説明ではアーティクルとだけ呼ぶ）を記載するイメージデータの初期セットを使用して、導電性材料のパターンをその上に有する前記第１アーティクルを形成するステップと、
ｂ）第１アーティクル上の導電性材料のパターンのイメージのデータを取るステップと、
ｃ）第１アーティクル上の導電性材料のパターンのイメージから、導体パターンをその上に有する少なくとも第２アーティクル（または層）上の導電性材料のパターンの部位に接続すべき第１アーティクル上の導電性材料の前記パターン内の部位または専用特徴の相対位置を決定するステップと
を含み、その後、
Ｉ）第１アーティクルのイメージデータの初期セットを変更して導電性材料のパターン内の各導電性部位の補正を行い、かつイメージデータの補正セットを生成するステップと、
ｉｉ）第１アーティクル上の部位に接続すべき部位を導電性材料のパターン内に有する少なくとも第２アーティクルのイメージデータの初期セットを変更し、該変更が第２アーティクルのイメージデータの初期セットとステップｂ）で取られた第１アーティクルのイメージデータとの比較に基づいて行われ、かつ第２アーティクルのイメージデータの補正セットを生成するステップと、
ｉｉｉ）別の層の部位に接続すべき部位を導電性材料のパターン内に有する第２層のデータの初期セットを変更し、該変更が第２層のイメージデータの初期セットと製造された第２層から取られたイメージデータとの比較に基づいて行われ、かつ第１アーティクルのイメージデータの前記初期セットを変更して、導電性材料のパターン内の各導電性部位の補正を行い、それによって少なくとも第１アーティクルおよび前記第２層のデータの補正セットを生成するステップと、
ｉｖ）各層が別の層の部位に接続すべき部位を導電性材料のパターン内に有して成る多数の層のデータの初期セットを変更し、該変更が多数の層の各々のイメージデータの初期セットと多数の層の各々の製造された層から取られたイメージデータとの比較に基づいて行われ、かつ多数の層の各々のイメージデータの前記初期セットを変更して、前記多数の層の各々内の導電性材料のパターン内の各導電性部位の補正を行ない、それによって多数の層の各々のイメージデータの補正セットを生成するステップとから成るグループから選択されたステップを実行し、次いで、少なくとも１つの層を製造するためのデータの補正セットを使用して、導電性部位をその中に有する少なくとも１つの層を製造するように構成されたプロセス、と説明することができる。
【００３４】
プロセスは特に、実行されるステップが
ＩＩＩ）別の層の部位に接続すべき部位を導電性材料のパターン内に有する第２層のデータの初期セットを変更し、該変更が第２層のイメージデータの初期セットと製造された第２層から取られたイメージデータとの比較に基づいて行われ、かつ第１アーティクル（再び、または層）のイメージデータの前記初期セットを変更して導電性材料のパターン内の各導電性部位の補正を行い、該変更が第２層のイメージデータの初期セットと製造された第１アーティクル上の導電性材料のパターンから取られたイメージデータとの比較に基づいて行われ、それによって少なくとも第１アーティクルおよび前記第２層のデータの補正セットを生成するステップを含み、前記第１アーティクルおよび前記第２層上の導電性材料の前記パターンのイメージのデータを取る前記ステップが、前記第１アーティクル（または層）および前記第２層上の導電性材料の前記パターンを走査することによって実行される場合に実施することもできる。
【００３５】
プロセスはまた特に、実行されるステップが
ＩＶ）各層が別の層の部位に接続すべき部位を導電性材料のパターン内に有して成る多数の層のデータの初期セットを変更し、前記変更が前記多数の層の各々のイメージデータの初期セットと前記多数の層の各々の製造された層から取られたイメージデータとの比較に基づいて行われ、かつ前記多数の層の各々のイメージデータの前記初期セットを変更して、前記多数の層の各々内の導電性材料のパターン内の各導電性部位の補正を行ない、それによって多数の層の各々のイメージデータの補正セットを生成するステップを含み、前記多数の層の各々の製造された層から取られる前記イメージデータが、前記多数の層の各々の上の導電性材料の前記パターンを走査することによって得られる場合に実施することもできる。
【００３６】
多層アーティクルの少なくとも２つの層上の導体パターン間に電気接続を有する多層アーティクルの製造プロセスを実施する主要な代替的方法は、
ａ）導体パターンをその上に有する第１アーティクル（または層）を記載するイメージデータの初期セットを使用して、導電性材料のパターンをその上に有する第１アーティクル（または層）を第１装置上で第１プロセスによって形成するステップと、
ｂ）第１アーティクル（または層）上の導電性材料のパターンを走査して、前記台１アーティクル（または層）上の導電性材料のパターンに関するデータを記録するステップと、
ｃ）イメージデータの初期セットと比較した第１アーティクル（または層）上の導電性材料のパターンに関して記録されたデータから、イメージデータの初期セットと比較した第１アーティクル（または層）上の導電性材料のパターン内の導電性要素の位置の相対誤差を決定するステップとを含み、
その後、イメージデータの初期セットと比較した第１アーティクル（または層）上の導電性材料のパターン内の導電性要素の位置の前記相対誤差を考慮することによってデータの初期セットを修正し、それによって第１アーティクル（または層）のイメージデータの修正セットを生成して、第１プロセスおよび前記第１装置が修正セットのデータから繰り返される第１アーティクル（または層）を製造することを可能にする。
【００３７】
このプロセスは、いずれかの層（例えば第１層）上の導電性材料のパターンを走査して、いずれかの層上の導電性材料のパターンに関するデータを記録することによって、層からのデータの収集を達成することができ、これは各層の画素単位のマップを提供することができる。
【００３８】
このプロセスの効果は、繰返し層（後で製造される層）の方が、初期セットのデータから最初に製造された層上の導電性材料のパターンに関して記録されたデータによって実証される通り、初回に製造されたものよりよく初期セットのイメージデータに従うことであり、前記繰返し層は、導電性材料のパターン内の全ての箇所で各層の導電性材料のパターンに関して（最初に製造された層から）記録されたデータと少なくとも同様に初期セットのデータに従う。この結果は、イメージ内の各箇所で補正が行われ、箇所毎の補正がいずれかの箇所に誤差を事実上導入する線形型「補正」を行なわないからである。該プロセスはそれによって、繰返し層（例えば繰返し製造される層）が、最初に製造された層（多数の層の各々に関して）上の導電性材料のパターンに関して記録されたデータより前記初期セットのイメージデータによく従うように作動し、繰返し製造される層（例えば繰り返される第１層）は、導電性材料のパターン内の全ての箇所で各層（第１層を含む）上の導電性材料のパターンに関して記録されたデータと少なくとも同様に初期セットのデータに従う。初期セットのイメージデータと特定の層の導電性材料のパターンに関して記録されたデータとの比較から作成されたベクトルファイルから少なくとも１つの修正セットのデータが形成され、多数の層の各々の上の導電性材料のパターンの走査を使用して多数の層の各々の上の導電性材料のパターンに関するデータを記録して、多数の層の各々の画素単位のマップが提供されるように、プロセスを実行することができる。該方法は、多数の層の各々のイメージデータの補正セットと共にレーザ直接イメージングを使用して、多数の層の各々の複製を製造することができる。該方法はまた、前記繰返し第１層を製造するためにレーザ直接イメージングを使用するものとして記載することもできる。
【００３９】
従来の線形補正に比較した本発明の非線形の属性の１つは、行なわれる補正の基礎となる性質の相違を理解することから理解することができる。従来の線形補正方法では、層上の特定の数の固定点の位置が識別され、製造されたアーティクル上のこれらの固定点の実際の位置と比較される。矩形内の点として（しばしば矩形の点として）位置決められる傾向のある様々な点間のずれが次いで測定され比較されて、点間の線に沿った線形ずれが提供される。次いで線形補正係数がアーティクル全体に、通常水平および垂直方向の各々に係数が１つずつ適用され（しかし単一の係数を両方に使用することができる）、オリジナルマップは係数によって線形的に変更される。この補正係数は誤って、内層内の全ての点のずれおよび誤差の均一な係数を想定している。これは実際には稀な事象である。この線形補正は一部の誤差を補正することができるが、内層の幾つかの部分がプロセスによって歪み、層の他の領域がプロセスによって適切に達成された場合、誤差を生起する可能性も高い。したがって、この線形補正方法は「内層の良好な領域を完全に「補正」する」ことができる。
【００４０】
本発明の方法では、少なくとも１層の導電性部位またはパッドの少なくとも一部および好ましくは全部、隣接層の導電性部位またはパッドの少なくとも一部および好ましくは全部、層の少なくとも幾つかおよび好ましくは全ての上の導電性部位またはパッドの少なくとも一部および好ましくは全部、少なくとも１層上の表面全体（画素単位）の少なくとも１０％および好ましくは全部、少なくとも２つの隣接層の全表面（イメージを得るべき領域内で画素単位、層の表面の縁は走査する必要が無いが、走査することができる）の少なくとも１０％および好ましくは全部、あるいは相互接続される電気要素のパターンが形成される全ての層の表面全体（画素単位）が、走査されたマップの画素単位情報を初期マップの画素単位情報と比較することによって導出される補正情報により初期マップを再作成する際に考慮される。各マップまたは隣接マップを領域毎または画素毎に補正することによって、隣接層間および／または最終ＰＣＢ製品に積層される全ての層の間の接触部位の各セットの精度は向上する。これは廃品量の低減を確実にし、プロセス全体の効率を高める。該プロセスの一態様は、垂直軸に沿って相互に線形的に間隔を置いて配置された点（例えば方形の四隅）のみを検査することによって先行技術で達成されたのと同様に、表面全体の非線形補正を達成する。走査は、そのように間隔配置された点を含むことができ、好ましくは含む（例えば画素単位走査は全ての点および全ての領域を含む）が、それは必須ではない。さらに、表面の一部分だけが走査されて比較される場合、単一の矩形または方形内の隅または線の部分を表わさない一部の領域が使用されて非線形補正を行なうことができる。
【００４１】
本発明の説明では、「定義された装置上で定義されたプロセスによって作成される」のような用語法が使用される場合、それは、第１層または層のセットが直接レーザイメージングレジスト露光、現像、および導電性材料の堆積（または特に層上の集束イメージングによって、層内の材料または要素の導電性分布を提供するのに有用な他のいずれかの特定のプロセス）など、特定の（定義された）プロセスによって作成されたこと、およびプロセスが特定の装置（好ましくは同一装置であるが、プロセスは同一設計およびメーカの装置でも有効である）によって実行されることを意味し、マッピングの比較および発見されるずれはそのプロセスおよび装置に比較的固有である。例えば、フォトレジスト層の直接レーザイメージング、銅基板の露光、およびベクトル補正またはベクトルずれ（ｖｅｃｔｏｒ ｄｅｖｉａｔｉｏｎ）マップの写像により第１セットの層を製造することは、次のセットの層が次いで、ドラム上の積層可能なフォトレジスト層をマスク露光し、露光後にドラムからそれを剥離し、基板上に積層し、露光領域に銅を堆積することによって作成される場合には、あまり有用な目的に役立たない。プロセスの性質は非常に多様であるので、製造された第１アーティクルまたは第１層の走査マップに基づく補正は、完全に多様な方法および装置によって作成された任意のセットの層における誤差の潜在的可能性には無関係になる傾向がある。したがって、言語「定義された装置上で定義されたプロセスによって作成される」は、実質的に類似のプロセスおよび実質的に類似の装置の必要性を反映する。用語「類似性」は少なくとも同一の基本的動作メカニズムを意味する（例えば第１セットおよびその後のセットが同種の露光によって製造され、フォトレジスト層で使用される材料が類似した露光および現像特性を持ち、層が匹敵する厚さを有し、露光パラメータ（例えばスポットサイズ、フルエンス、スポット形状、パルス周波数等）が匹敵し、現像液またはメッキ液が匹敵する特性を有する等）。同一プロセスおよび同一スイッチを使用して第１セットの層を作成し、そこから走査マップを作成し、その後の層のセットを作成することが、この説明内に含まれている。プロセスのパラメータがセットのシーケンシャル製造で同一性に近付き、装置が同一である場合、本発明のプロセスの有効性は最大になる。
【００４２】
以下でさらに詳しく説明する通り、本発明は一般的に、特定の位置合わせ誤差、特に工作物が加工機に装着されるときに生じるそれを除去または低減するために、工作物に実行される加工作業を制御するのに有用である。これらの誤差は、穴、メッキ穴、メッキ、ピン、スルーホール、トポグラフィ、インレー（ｉｎｌａｙ）、インレイド回路機構（ｉｎｌａｉｄ ｃｉｒｃｕｉｔｒｙ）、トレンチ、マウンド（ｍｏｕｎｄｓ）、嵌合表面および類似物を含むがそれらに限らず、重ね合わせ構造または層化構造内に設計される特徴に関係付けることができる。穴、ピン、および回路機構のここでの説明の大部分は単に解説を意図したものであり、この技術の実施の幅広い適用可能性を限定するつもりはない。より狭義の特定の用語を使用する場合、それらは例示的目的で使用したものであり、本発明の設計および実施は、これらの限定された実施例ではなく、分野全体に幅広く反映されるものと理解すべきである。本発明は特に、プリント回路基板の内層のように、回転ドラムまたは平床型イメージング機械の外側（または内側）表面上に装着された基板上にイメージを描画または印刷するときに、位置合わせ誤差を低減または除去するのに特に有用であり、したがって本発明を以下でこの特定の適用例に関連して説明する。しかし、一般的に本発明は、特徴（例えば穴配列、メッキ穴配列、スルーホール配列等）をその上に持つ第１層の第１表面を走査し、走査された配列を基準ファイル（例えばデータ、プログラム、製造仕様書、イメージングファイル等）と比較し、走査された配列と基準ファイルとの間のずれを計算し、次いで、第１層の少なくとも一部の特徴と位置を合わせて設けられる第２層の特徴を持つ第２層の作成に使用されるそれぞれのイメージを補正するためのプロセスの使用に関する。第２層の製造に使用されるイメージは、導体パッド、ピン、スルーホール、メッキ穴、回路機構、ワイヤまたは類似物など任意の特徴の位置または設計のデータに対応することができる。プロセスはまた、後続の第１表面における穴あけ加工の補正と一緒に使用することもできる。
【００４３】
図２ないし図６は、この種のイメージング機械の１つの形態、すなわちＰＣＢ（プリント回路基板）の内層の両面に別個のファイルからの米国特許第号のイメージを描画（または印刷）する、カナダのクレオ・プロダクツ社製造のプリプレスイメージング装置と同様のレーザ直接イメージング（ＬＤＩ）機械を示す。そのような機械は一度に１層づつ、または２層を同時に処理することができる。１つまたは２つの層は手動または自動的に機械上に片面を上に向けて装着され、その後、機械は１つまたは２つの層のその面に適したファイルを描画する。次いで層は手動または自動的に他方の面が上を向くように裏返され、その後、機械は第２面に適したファイルを描画する。こうして両面が印刷された後、層は取り出される。
【００４４】
以下で述べる方法および装置は、次の２つの主要な目的を達成することができる。（１）層の厚さまたは長さの変化または機械に対する層のアラインメントに関係なく、結果的に得られるイメージが、幾何学的形状およびスケールに関してそれが作成される基になるファイルに相似するように、正しい形状寸法で層の各面にイメージを描画する。（２）層の両面にイメージを、それらが相互に位置合わせされるように描画する。
【００４５】
図２および図３は、回転軸５を中心に回転可能な円筒形ドラム４にいずれかの従来の方法で装着された２つのそのような層２ａ、２ｂを示す。各層２ａ、２ｂは、描画または印刷露光ヘッド７によって担持された線形配列のレーザ６によって生成されるレーザビームに露光されるレジストを被覆された外側表面を有する。各レーザは層２ａ、２ｂに印刷されるイメージの画素を画定し、それぞれのイメージファイルに従ってオン−オフ制御される。
【００４６】
露光ヘッド７は、回転ねじ１０によってドラム４の回転軸５に平行にトラック９に沿って移動する平坦なキャリッジ８上に装着される。ドラムの回転および露光ヘッド７の直線運動によりレーザビームが各層２ａ、２ｂの完全な領域を図４に４ａで示すように平行な斜めの帯の形で走査するように、レーザ６は同じくドラム回転軸５に平行な直線配列に配置される。
【００４７】
電子カメラ１１の形の検知装置が、露光ヘッドと一緒に移動するように、露光ヘッド７に固定される。カメラ１１は、比較的小型のカメラに高い解像度を提供するために、層２ａ、２ｂの表面の比較的小さい部分だけを範囲とする視野を有する。カメラは、カメラの視野の基準点が露光ヘッド７の基準点に対して、かつそれによってレーザ書込みビームを生成するレーザ６の基準点に対して既知の位置に来るように、露光ヘッド７に固定される。以下でさらに詳しく述べる通り、カメラは、パネル上の基準マークを検知するため、かつそれによって機械の露光ヘッド座標に対するそのような基準マークの位置を決定するために、パネル上の特徴を撮影するのに使用される。
【００４８】
露光ヘッド７はさらに自動焦点装置１２を担持する。この装置は、印刷レーザビームが層の外側表面に焦点を維持するために、技術上よく知られた手段によって露光ヘッドと層の外側表面との間の距離を測定する。しかし、以下でさらに詳しく述べる通り、自動焦点装置１２はまた、本発明の別の態様に従って、層２ａ、２ｂの厚さを連続的に測定するため、および層の厚さの変化から生じる幾何学的歪みを補償するようにレーザ６を連続的に制御するためにも使用される。
【００４９】
図５に示す通り、電気系統は２つの主要な処理装置を含む。イメージャの外部のワークステーション内に配置されたワークステーション（ＷＳ）プロセッサ１５と、イメージャ上に配置されたイメージャプロセッサ１６である。２つのプロセッサは双方向経路１７を介して相互に通信する。
【００５０】
ＷＳプロセッサ１５は主制御装置である。図５および図６に示す通り、ＷＳプロセッサ１５はイメージファイル１８およびユーザインタフェース１９からの入力を受け取り、露光ヘッド７に担持されたレーザ６およびカメラ１１をこれらの入力に従って制御する。ＷＳプロセッサ１５内のフレームグラバ２０は、ライン２１を介して受け取ったカメラ１１からの映像信号フレームを捕捉し、それをグラフィックファイルに変換する。
【００５１】
以下でさらに詳しく述べる通り、ＷＳプロセッサ１５は捕捉したフレーム内の特定の特徴を識別し、イメージファイル１８からの電子イメージ（すなわちイメージの電子的表現）に適用される幾何学的補正を計算する。これらの補正はイメージプロセッサ１６に送られ、それは電子イメージに対して適切な電子およびデータ操作を実行して、層２ａ、２ｂの位置合わせ不良を補正する。
【００５２】
イメージャプロセッサ１６は、ＷＳプロセッサ１５からデータを受け取るデータバッファ２２を含む。所定のフォーマットのグラフィックファイルはＷＳプロセッサ１５内でビットマップファイルに変換され、専用経路２３を介してイメージャプロセッサ１６のデータバッファ２２に送られる。データはデータバッファ２２内の適切な位置から経路２４を介して露光ヘッド７に送られて、描画レーザ６を制御する。
【００５３】
特に図６に示す通り、ワークステーション（ＷＳ）の動作はＷＳプロセッサ１５内のＬＤＩ（レーザ直接イメージング）ソフトウェアによって制御され、かつ露光ヘッド７によって担持されるレーザ６の作用はイメージャプロセッサ１６によって制御され、該プロセッサは露光ヘッドからのフィードバックをも受け取る。
【００５４】
図７は、描画または露光ヘッド１０７によって担持される１つまたはそれ以上のレーザ１０６によってイメージが描画される基板層１０２を受容するための平床１０４を含む種類のイメージング機械の第２形態を示す。この例では、平床１０４は駆動体１１０によってＹ軸に沿って駆動され、レーザビーム１０６は回転可能な多面体と鏡の組立体１０８によってＸ軸に沿って偏向される。露光ヘッド１０７はまた、図２および図３のカメラ１１および自動焦点装置１２に対応するカメラ１１１および自動焦点装置１１２をも担持する。
【００５５】
本発明を実施する様々な形式の中に、第１内層の実際に走査されたイメージパターンが次いで、第１内層が電気的に接続される少なくとも第２内層のイメージまたはデータパターン、または第１および第２層のデータパターン、または第１層だけのイメージパターン（マップ）と比較されるプロセスが含まれる。第１内層の実際の構造および第２内層の提案された構造の導体部位の間（層間または単一層の初期マップおよび走査マップ内）の正確な位置合わせの失敗が評価される。第１内層の導体部位と第２内層の導体部位との間の位置合わせが不正確である場合（本発明のこの態様による不正確については、本書で特に定義されている）、第１、第２、または第１および第２内層に提案されたイメージパターン（提案された導体パターンおよび／または導体部位の位置）に調整が行われて、位置合わせの精度が改善される。補正は第１層、第２層、または第１および第２層のパターン全体に、または位置合わせが充分に正確でない導体部位だけに対して、実現することができる。第１、第２、または第１および第２内層における各導体箇所の隣接層における各対応導体箇所との位置合わせが精度の許容差の範囲内として確立された後、第１、第２、または第２および第２内層を調整パターンから構成して、改善された内層位置合わせを確実にすることができる。
【００５６】
代替的に、第１内層の走査導体パターンと第２内層の提案導体パターンとの直接比較を行なうのではなく、第１内層の走査導体パターンを第１内層のオリジナル提案導体パターンと比較することができる。第１内層の提案導体パターンと第１内層の実際の導体パターンとの間の差に注目する。第１内層の提案導体パターンと実際の導体パターンとの間の差は、第１内層および第２内層の導体パターンのセグメントの方向および変位を示すベクトルマップとして、あるいはより詳しくは、第１内層および第２内層の導体パターン内の導体部位の方向および変位を示すベクトルマップとして、最も容易に決定される。次いで導体部位のベクトルマップまたは変位マップを、提案導体パターンおよび／または提案された第２内層の導体部位の位置と比較し、提案された第２内層のマップを調整して、第２内層の導体部位と実際の第１内層の導体部位との位置合わせを確実にすることができる（第１内層または第１内層の導体部位のベクトル変位マップによって表わされる通り）。
【００５７】
このプロセスで取ることのできる追加ステップは、第１内層の導体部位または導体パターンの一貫したまたは繰り返される変位に注目し（それらが第１および／または第２内層内の導体要素のパターンを生成するために使用されるイメージング装置の動作の不正確さの結果であると想定して）、第２内層の提案パターンまたは別の第１層のパターンでイメージの位置決めの繰返し誤差を補償することである。
【００５８】
本発明は、高い層数で微細な特徴の多層ＰＣＢの製造に一般的な位置合わせ不良の誤差を大きく低減するか除去するのに適した、非線形局所歪み誤差の完全補償の方法である。該方法は以下の主要な段階から構成される。
１．後述する走査取込み方法の１つを用いて、１つまたはそれ以上の完成した内層パネルの導体の位置を測定する。
２．必要な場合には統計分析ツールを使用して、基準イメージファイル（ＣＡＤ基準）に関連して、前述した測定から補正セット（補正ファイル）を計算する。
３．実現に最も好都合な段階によってベクトル形式または画素に基づく形式のいずれかで、内層のイメージングに使用されるファイルにそれを適用することによって、補正を実現する。
４．作製される内層パネルに補正されたイメージファイルを描画することによって、補正を適用する。
【００５９】
本発明の一実施形態では、正確に配置されたカメラを用いて、任意の内層ロットに対して生成された第１内層（第１アーティクル）を走査して、基準（ＣＡＤ基準）に対する第１アーティクルの完全な歪みを提供する。この歪みマップから局所歪みベクトル補正ファイルを生成し、それは、ＬＤＩベクトルファイルへの適用により、希望の補正導体パターンを生成する。ベクトル補正ファイルはさらに時間をかけることによってまたは層走査設備のためのさらに安定性のある構造を用いることによって任意に正確にされることができる。
【００６０】
線形スケーリング誤差システムとは異なり、本発明で企図された非線形補正用の走査システムは層全体を網羅し、導体パターンの局所的誤差を提供することができなければならない。この目的のために、層の導体パターンを走査する非常に精密な手段はＬＤＩ描画エンジンとすることができる。精密な描画装置であれば、前に作られた導体パターンを精密に走査することができる。導体パターンを走査する新規の方法は、ＬＤＩエンジンの焦点センサを使用して導体パターンをマップする。焦点センサは走査される表面の一瞬の高さの差を認識することができ、非常に優れた導体パターンスキャナを構成する。
【００６１】
測定方法
１．高精度移動Ｘ−Ｙ台に装着されたカメラを用いて導体の位置を測定する。
２．基準格子に対して非高精度Ｘ−Ｙ移動カメラを用いて導体の位置を測定する。
３．正確に穴あけ加工された穴に対して非高精度ＸＹ移動カメラを使用して導体の位置を測定する。
４．カメラの移動が既存の高精度Ｘ−Ｙ移動軸によって達成されるＬＤＩシステムに装着されたカメラを使用して導体の位置を測定する。
５．例えばＬＤＩシステムの内蔵焦点センサを用いて、銅と基板との間の高さの差を検知することによって導体の位置を測定する。測定精度はＬＤＩ走査分解能および座標と同程度に高い。
６．視野が少なくともカメラの離間距離を網羅し、正確に知られている位置にカメラ位置の配列を有する装置を使用して、導体の位置を測定する。
７．自動光学検査（ＡＯＩ）システムの読出しを使用して導体の位置を測定する。
【００６２】
補正ベクトルファイルの計算
１．「第１アーティクル」の内層を作製する（層にイメージング、現像、エッチング、および剥離を実行する）。結果的に得られる導体パターンを、上述した方法の１つを使用して走査し、ファイルを作る。
２．少数の内層に上述のプロセスを実行し、それらを測定し、前記内層の測定結果の平均である導体パターンファイルを生成する。
３．代表的銅分布を有する可能な導体パターンの範囲と組み合わせて、ガラスエポキシのタイプ、銅の重量、積層体の厚さ等の全ての可能な組合せを有する内層の統計的プロセス制御（ＳＰＣ）シリーズを実行する。収集したデータを使用して、対応する補正ベクトルファイルを積層および銅分布の各組合せに対し適用することを可能ならしめる基礎となるデータベースを確立する。
【００６３】
補正の実現
１．ベクトル補正ファイルを使用して、ＣＡＭステーションの入力で使用されるベクトルファイルに直接適用する。
２．実際のイメージング中にラスタされ、あるいはリップ（ｒｉｐ）された（ラスタイメージ処理された）ファイルに補正を適用し、こうして少なくとも主走査方向のサブ画素補正の適用を可能にする。
３．２つの前記方法を組み合わせて、ベクトルドメインで粗補正を適用し、画素ドメインでサブ画素補正を実現することのできる微補正を適用する。
【００６４】
補正の適用
次の適用方法の１つで補正を適用して、非線形スケーリング誤差に対して補正された層を生成することができる。
１．平床またはドラムのいずれかの方式のＬＤＩイメージング機械を用いて、補正パターンを生成する。
２．フィルムフォトプロッタを使用して補正パターンを生成して、その後の層の接触露光用の補正フィルムを作成する。
３．直接書込みフィルム（ＤＷＦ）への補正イメージの描画を用いて、補正パターンを生成する。これは、その後に接触露光によって作成される内層パネルに転写することができる。
【００６５】
利点
−より高度の多層ＰＣＢ製造が可能になる。歩留りを維持するかそれを向上しながら、より微細な特徴、より高い層数、およびより小さい環状リングを作成することができる。
−層の領域全体の銅の一様な分布の制約が除去され、こうして高密度で効率的なレイアウトのために層領域をよりよく利用することが可能になる。
−利用可能な装置を使用して、非線形導体の位置ずれデータを収集する。
−導体配置の精密走査のためにＬＤＩシステムの既存の特徴を使用する。
−ＬＤＩにより、スケーリング誤差補正への収束がかなり高速になる。
【００６６】
本書で説明したプロセスは、本発明の特徴の論考では一般的言語および専門的言語の両方を使用した。これらの説明は、専門的である場合、本発明の広い範囲の技術への適用可能性を制限することを意図するものではない。例えば、加工（例えば穴を設けるため）がフォトレジストエッチングによって実行されると述べた場合、サーマルレジストエッチング、レジストエッチング一般、穴あけ加工、アブレーション、レーザアブレーション、高エネルギビームアブレーション、放電加工、直接蒸着、プランジ放電加工、および類似物を含むがそれらに限定されず、穴の製造のために商業的に利用可能な他の技術が同等に、本発明の実施に企図される。これらの代替方法の各々が全て、別の層上の特徴と位置合わせすることが望ましい層上の特徴を製造するためにマップ、基準ファイル、プログラム、および類似物を使用することができる。
【図面の簡単な説明】
【図１】
ＰＣＢの２つの内層の重ね合わせの俯瞰図である。
【図２】
本発明に従って構成された１つの形の処理装置、すなわちイメージングまたは描画機械を概略的に示す平面図である。
【図３】
図２の装置の側面図である。
【図４】
図２および図３の装置の面積スキャンニングパターンを示す。
【図５】
図２および図３の装置を制御するための電気系統を概略的に示す。
【図６】
図５の装置内のデータの流れを示すブロック図である。
【図７】
本発明に従ってレジストレーション誤差を低減または除去するために平面型イメージングまたは印刷機に適用される、本発明による方法を示す。[0001]
1. Technical field
The present invention relates to materials, devices, and processes used in the manufacture of printed circuit boards. The invention particularly relates to improving the registration between layers in a multilayer printed circuit board (PCB) by a novel method and apparatus. More particularly, the present invention relates to an improved method and apparatus for correcting placement errors of conductor features during the manufacture of PCB inner layers. In particular, the present invention relates to a process and apparatus that improves interlayer registration and thereby also improves manufacturing yield.
[0002]
2. Background art
Multilayer printed circuit boards (multilayer PCBs) are one of the most common forms of electronic interconnect means. Multilayer PCBs can be manufactured by stacking up to 20 or 30 layers (each layer is called an inner layer). Each of the inner layers has its own, previously generated conductor or electronic pattern. The electronic pattern of each layer is ultimately the result of interlayer connections such as pins, posts, or holes (eg, conductive metal plated holes used to interconnect certain pads between two or more layers). Or from one inner layer to another inner layer can be electrically connected to the electronic pattern of another layer (not necessarily an adjacent layer) by another conductive element that extends from one conductive site to another. One of the main problems in the manufacture of multilayer PCBs is the need to match or align conductor traces or conductors of the inner layers to be electrically connected. A general area of this problem is called inner layer registration.
[0003]
Registration problems include general misalignment of the entire conductor pattern, lack of registration of individual elements of the conductor pattern, misregistration of conductive pads, and poor conductive sites (eg, often referred to as pads) in the pattern. Registration can be included. In fact, although it would not have been particularly identified prior to the present invention, the lack of registration of the conductor sites (the actual locations in the conductor pattern to be connected to other conductor sites of other inner layers) This is the main problem of inner layer registration. If the entire two connected inner conductor patterns except for the conductor part are in a misaligned state, no correction is necessary. If only the conductor part in the pattern is misaligned, but all other elements are perfectly matched, the lack of registration is unacceptable and the inner connection of the conductor pattern is likely to fail .
[0004]
Registration between layers of a multilayer PCB has been addressed in a number of ways. A good overview of the error sources and their effects associated with multi-layer registration can be found in the paper by Tom Power of the American Testing Corporation, Inner-layer @ registration @ error--causes, {effect} & cure (internal registration error--cause). , Impacts, and corrective actions).
[0005]
This article discusses, among other issues, the incentives that affect process control for PCB manufacturers. According to this article, there are five process variables that account for over 90% of all registration problems.
1. Growth / shrinkage of core material during manufacturing
2. Artwork-Plotter or film instability of different or incorrect size
3. Image transfer-punching error or left / right alignment error
4. Skew during lamination-"squish"
5. Drilling error
[0006]
The two largest elements in this group are material growth / shrinkage, which typically accounts for more than half of all errors, and artwork errors. The rest of the error is distributed among the other factors. These factors vary somewhat from plant to plant depending on the type of equipment, process and process control, but they are reasonably consistent across the industry.
[0007]
Further, the article discusses ways to address material growth / shrinkage. Material growth / shrinkage is the most important factor in registration control. It is also the easiest to identify, measure and control. Process variables that affect material growth / shrinkage include:
・ Material type (material and copper thickness, material composition, weave, amount of resin, weave direction, etc.)
・ Treatment temperature and pressure
Mechanically induced stresses from shearing, scrubbing, punching that can be reduced during subsequent processes
.Amount of copper removed during etching
The dominant xy orientation of the remaining copper
The configuration layout of the panel, ie power / ground on one side of the core, signals on the opposite side, or signals on both sides, or where the cores in the stack are located (3-4 vs. 5-6, etc.)
[Table 1]

[0008]
According to the paper, each of these factors has a very predictable effect on growth / shrinkage when applied in any combination, making material movement one of the most manageable variables. . Manufacturers can dramatically reduce overall registration errors if they can identify and manage the specific incentives of each element for total error.
[0009]
Standard registration errors are well understood and addressed, as can be seen from the cited paper and the following description of the inner layer registration method.
[0010]
The most common intra-layer registration methods can be classified into two main methods, namely, a pre-exposure registration method and a post-etching punching registration method. The "pre-exposure" approach has been a method of multilayer registration that has been accepted since the introduction of multilayers.
[0011]
In a typical “pre-exposure” registration scheme, the inner layer artwork is aligned with a perforated master panel (first article) and layer-to-layer registration is performed by punching the artwork in tooling slots or holes. Is achieved. The tooling punched into the artwork matches the tooling punched into the inner layer laminate. The artwork and laminate are pinned together and exposed.
[0012]
The demand for narrower circuitry on thinner and larger panels has brought the industry to a post-etch punching scheme.
[0013]
A post-etching punching method is described in U.S. Pat. No. 4,829,375 to Artzman et al. The method includes positioning a target on a laminate of a printed circuit board having an etched circuit pattern, and utilizing the target to position the laminate with a punching device. Using two such targets, adjusting the stack not only in the X and Y directions, but also in the direction of rotation, so that the target is in a predetermined relationship with the reference markings, thereby accurately positioning the holes in the stack, This facilitates stacking of the laminate. In an associated apparatus, two television cameras are used to operate on two targets and send data to a microprocessor, which generates signals that cause registration of the stack to be punched. With respect to the punching mechanism, a special technique is used to position the center of the target so that the center of the target can be aligned with the crosshair taking into account possible misalignments in the configuration of the target.
[0014]
Post-etch punching of the inner layer provided the following advantages over the pre-exposure method.
The tooling pattern is punched in the inner layer after etching. Material migration resulting from artwork instability, etching, black oxidation, etc., are all compensated for by offset and global scale.
Tooling holes and / or slots punched before etching are likely to move during the etching process. This can result in buckling or stretching of the inner layer when pinned to the laminate, which can cause misalignment. Post-etch punching eliminates this problem and ensures an accurate match between the inner tooling hole and the laminate.
• Slots and / or holes punched into the stack prior to etching are subject to copper loss around the tooling. Post-etch punching can maintain copper around the tooling holes during lamination for additional strength.
-Some post-etch machines have the added advantage of providing statistical process control data (SPC). The SPC data indicates the difference between the inner layer target and the machine reference target in mils. This information can be collected and used to evaluate the reaction of various materials as well as pre-processes. A tolerance window can also be set to specify the maximum allowable material displacement. Inner layers outside this range may be automatically rejected or grouped with similar moving layers.
[0015]
Another related prior art is U.S. Patent Nos. 5,548,372 and 5,403,684 to Schroeder et al. These inventions describe a tooling apparatus designed to provide a printed circuit that is accurately aligned on both major surfaces of a printed circuit board layer. Another apparatus includes a pattern formed on a glass mask attached to a frame that incorporates alignment pins and slots. The pattern includes registration marks for alignment during manufacture of the device. In use, the device allows for accurate alignment of the pattern on both sides of the PCB layer.
[0016]
Regardless of the method used for inner layer registration, the mutual alignment of the inner layers has become increasingly difficult as the average number of layers and the density of conductor features have increased.
[0017]
Looking at the registration task analytically, it can be divided into two categories. The first can be referred to as offset and rotational stacking errors. This is a registration error caused by a misalignment or misalignment of the inner layer with respect to the reference stacking position. The second category is linear and non-linear scaling errors resulting from dimensional changes that the inner panel undergoes in various manufacturing steps from imaging to etching and lamination. Both intrinsic variations within the chemical process and variations in the imaging process (particularly from edge reduction or light scattering) can cause these errors. While linear scaling errors are characterized by a single correction factor per axis for any type of layer, non-linear scaling errors start with a second-order nonlinearity that requires two correction factors, Requires more complex correction schemes, up to the most complex cases where the required correction factors are as complex as the image file itself, through higher order non-linearities that require a large number of correction factors comparable to And
[0018]
As previously described in the prior art, widely applied linear scaling error correction is typically performed using empirical predictions. The factory collects scaling error information for each type of material composition (material and copper thickness, material composition, weave, resin amount, weave direction, etc.) and builds a statistical error database. Error measurements are made on four specially created tooling targets on each side of the innerlayer panel. Based on this information, a single linear scale correction factor for each layer type is determined. This scale factor is then applied to the artwork drawing by layer type, which is used in the work. For complex or advanced panels, the prediction does not always provide an appropriate correction, so that after executing the first article, the second artwork must be created. This is because the linearity of the dimensional change of the layer depends on the distribution of copper on the layer after etching. Therefore, PCB design engineering should make panel layout symmetrical with balanced copper deployment and ensure panel layout to ensure maximum uniform dimensional change such that linear distortion correction alone is sufficient. Is required to be designed. However, some complex designs are too restrictive to follow this linear scaling rule.
[0019]
As conductor features become thinner and the average number of layers increases, the importance of correcting for nonlinear scaling becomes increasingly important. For 3 mil line / space and smaller features, it is expected that better registration accuracy will be required so that local non-linear distortion is not increased in the registration error budget. Further, complex PCB designs do not provide a uniform distribution of copper after etching, resulting in non-linear dimensional changes. It is anticipated that correction of non-linear errors will be essential to obtain acceptable yields for such multilayer substrate production techniques.
[0020]
Non-linear scaling error correction presents a difficult task because the required correction is location dependent. The more accurate corrections are needed, the more data must be collected on the conductor features of the etched layer. In extreme cases, the non-linearities become very high and require scanning and capturing the geometry of the entire layer. Accurate scanning means are less common in the industry, and the addition has a cost impact. No wonder such a correction algorithm has not been applied before. While its application is too complicated and expensive, the errors have not been significant to the work done so far.
[0021]
The tools commonly used today to determine linear scale errors at PCB factories are four CCD cameras in a post-etch punch system for separate layers and an X-ray system for the substrates after lamination. . Since all of these tools can only measure a limited number of locations on the layer to be measured, they are intended to examine only linear scale errors. A few papers published by large PCB manufacturers mention linear error correction. The reports of these companies also mention etching and stacking errors as the most important errors of all process steps.
[0022]
Summary of the Invention
Inner layer alignment between layers with individual conductive patterns is improved by using the inventive method and apparatus according to the present invention. An actual conductive pattern (generated and defined from an initial map or stored image data) on at least one inner layer (artificially referred to as a "first inner layer, but need not be the first layer") (Created by a process defined on a configured device) by an image scanner to produce a scan map or scanned image data. The information from the scanned image of the first inner layer may include the entire pattern of the conductor pattern, substantially the entire area of the conductor pattern including the conductor portion, or segmentation identifying the location of all the conductor portions in the first layer. Includes (discontinuous) patterns or preselected portions of conductor sites. This information can be processed in a number of different ways, including but not limited to the following methods.
[0023]
a) Compare the scan map of the layer with the initial map, create an error or offset vector map from the comparison between the initial map and the scan map, and then correct the initial map into an adjustment map. The adjustment map corrects for any discrepancies identified in the comparison between the initial map and the scan map so that the next first inner layer created by the defined process on the defined device has a conductor on it. It is changed so as to generate a conductor pattern with less displacement of the position of the part.
[0024]
b) First and second layers (artificially referred to as "first inner layer" and "second inner layer", created by a defined process on a defined device, but each layer is always identified in the PCB The first set of at least two layers formed in the multi-layer PCB, including the first or second layer in the first direction (not necessarily the first or second layer). The initial map of only one of the first and second layers is compared to only one of the scan maps of each of the first and second layers, and then only one of the first and second layers is compared. The initial map is corrected to form an adjustment map for only one of the first and second layers. The adjustment map corrects for a shift identified in a comparison between an initial map of only one of the first and second layers and a scan map of only one of the first and second layers. The next first inner layer and the next second inner layer created by the defined process on the defined device produce a conductor pattern with less displacement of the conductor portion between the next first and second layers Will be changed to
[0025]
c) First and second layers (artificially referred to as "first inner layer" and "second inner layer", created by the defined process on the defined device, but each layer is always specified in the PCB The first set of at least two layers formed in the multi-layer PCB, including the first or second layer in the first direction (not necessarily the first or second layer). The initial maps of each of the first and second layers are compared with the scan maps of the first and second layers, respectively, and then the initial maps of the first and second layers are corrected to the first and second layer correction adjustment maps. I do. The adjustment map corrects for any discrepancies identified in the comparison between the initial map and the scan map to create a next first inner layer and a next second inner layer created by a defined process on a defined device. Is changed so as to generate a conductor pattern in which the position of the conductor portion on the conductor pattern is less shifted. The ability to keep sites aligned with through-holes, posts, and other straight or vertical features is critical to the manufacture of these circuits.
[0026]
d) generating an initial set of the total number of inner layers formed in the multi-layer PCB, including the total number of layers created by the defined process on the defined device, and generating an initial map of each of the total number of inner layers The scan map of each inner layer is compared, and then the initial maps of all inner layers are corrected. The correction map corrects for any discrepancies identified in the comparison between the initial map and the scan map so that each of the next total number of inner layers created by the defined process on the defined device will be Is changed so as to generate a conductor pattern with less displacement of the conductor part.
[0027]
e) Scan the laminated multilayer printed circuit board to create an image of the arrangement of at least two inner layers in the PCB. After laminating at least two inner layers, the x-ray images (which can be digitized for compatibility with digital imaging systems) are used to characterize the inner layers (eg, nubs, electrical or electronic features, or An image (data set of images) of the electrical contacts is provided to enable compensation for the next layer or for realignment of the next set of inner layers of the imaged stack. This can also compensate for the deformation caused by the lamination process in the next set. Again, prior art for this type of x-ray imaging reads only four reference points (fixed points in the stack) and then compensates with linear scale correction in outer layer imaging. The system and process can offset any errors, including stacking errors, by correcting for subsequent inner layer imaging.
[0028]
f) Iteratively generating an initial set of the total number of inner layers formed in the multilayer PCB, including the total number of layers created by the defined process on the defined device, and generating an initial map of each of the total number of inner layers. Of each inner layer is compared with each area (including the actual possibility of each pixel) to determine the amount and direction of displacement of each area (for example, even pixels), and to determine the displacement of each area (for example, pixels). The amount and direction of at least
1) the size of the features of the initial image (size including length, width and depth), and
2) Position of element on layer
Create a look-up table that associates the amount and direction of pixel shift with the parameters of the initial map, and then corrects subsequent initial maps of all inner layers with data from the look-up table. Thus, each of the next total number of inner layers created by the defined process on the defined device will produce a conductor pattern with less displacement of conductor portions between adjacent layers.
BRIEF DESCRIPTION OF THE FIGURES
FIG. 1 is an overhead view of the superposition of two inner layers of a PCB.
FIG. 2 is a plan view schematically illustrating one form of processing device, an imaging or drawing machine, constructed in accordance with the present invention.
FIG. 3 is a side view of the apparatus of FIG.
FIG. 4 shows an area scanning pattern of the apparatus of FIGS.
FIG. 5 schematically shows an electrical system for controlling the apparatus of FIGS.
FIG. 6 is a block diagram showing the flow of data in the device of FIG.
FIG. 7 illustrates a method according to the invention applied to a planar imaging or printing press to reduce or eliminate registration errors according to the invention.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
It is important that the conductor sites between the inner layers to be electrically connected be accurately aligned. Accuracy and inaccuracy have clear implications within the practice of the invention. The layers are superimposed (eg, a first inner layer on a second inner layer, or a second inner layer on the first inner layer, the stacked layers are aligned, and the conductive element is moved from one layer Conductors between electrically connected inner layers, where adjacent and even non-adjacent layers overlap where electrical connection is made, such as in electrical contact with non-adjacent layers through multiple layers There is a precise alignment of the sites, and the outer edges of both conductor sites are inside a circular section that passes vertically through both the first and second inner layers, or both intersect it. Here, the circular portion is less than or equal to the diameter of the electrical connection element used to electrically connect two adjacent inner layers or other layers to be connected. This concept is clearly shown in FIG.
[0030]
FIG. 1 shows two layers of a multilayer PCB 2 having a first inner layer 4 and a second inner layer 6. The first inner layer 4 has a continuous pattern 8 (indicated by dashed lines) and four conductive sites 10, 12, 14, and 16. The four conductive portions 10, 12, 14 and 16 are indicated by dashed lines, and the four conductive portions 10, 12, 14 and 16 are simply for convenience only so as to be easier to understand compared to the other elements of FIG. It is represented by a target size. The second inner layer 6 has a conductive pattern 20 indicated by a solid line. The conductive pattern 20 shows five conductive portions 22, 24, 26, 28 and 30. As illustrated in FIG. 1, the conductive portion 10 of the first inner layer 4 completely overlaps the conductive portion 22 of the second inner layer 6. Vertical penetration of the conductive portion 22 by a conductive element (not shown, such as a plated through hole, pin, or post) must also pass through the conductive portion 10 to form an electrical contact. Plating through holes (PTH) are one of the most common ways of providing interlayer electrical connections, where holes are drilled through the layers (by drilling, molding, ablation, drilling, etc.) and electrical connections are desired. The conductive material (e.g., copper) is then plated on the walls of the holes to provide conductive "posts" between the layers. The term "pin" is generally used to describe this connecting conductive element. The conductive portion 12 does not completely overlap with the conductive portion 24 of the second inner layer 6. However, a post or pin (not shown) centered on conductive portion 24 having a diameter at least as large as the diameter of conductive portion 24 extends through both first inner layer 4 and second inner layer 6. This makes electrical contact between conductive portions 24 and 12. As for the conductive portions 26 and 14, there is no visual overlap between them. That is, a vertical perspective line passing through the conductive portion 26 does not overlap (is not projected on) the conductive portion 14. The pins used to contact these two conductive portions 14 and 26 must have a diameter that is at least and possibly greater than the distance between the outer edges of the two conductive portions 14 and 26. If the overlaps are so far apart, the placement of the pins or posts (not shown) must be more accurate and the size of the pins or posts (not shown) must be greater than the distance between conductive portions 14 and 26. Must. There is a clear misalignment between the conductive portions 16 and 30. A pin 32 having a diameter less than the distance between conductive portions 16 and 30 is shown. Pin 32 cannot make electrical contact with conductive portions 16 and 30. This is a misalignment. If a particular size pin or post (not shown) is selected for use on the PCB, the distance between the outer edges of the shadowed overlay of the two conductive portions of the different inner layers (two conductive portions) The distance measured along a line placed over the center of the pin) is the pin or post used to penetrate the two inner layers and make electrical contact with the two conductive sites on the two inner layers. It is required for accuracy to be smaller than the diameter. The accuracy, defined as the distance between the outer edges of the two conductive parts, is preferably less than 50% of the diameter of the post or pin used to connect the two conductive parts. It is further preferred to have such accuracy as between the conductive portions 12 and 24 that there is at least a substantial contact between the edges of the two conductive portions. It is further preferred that the shadow overlay of these two conductive portions has such an accuracy as between conductive portions 12 and 24. More preferably, there is an overlap between the two conductive portions, such as between conductive portions 10 and 22. Here, when the pin or post passes through the conductive portion 22, electrical contact with the conductive portion 10 must be made. This is accomplished when the center of one conductive part is within the circumference of the other conductive part in an overlay shadow view of the two conductive parts.
[0031]
If there is a buried via (the term refers to the hole in the inner layer before lamination), scan the image data for the location of the drilled hole (or other manufactured hole) in the "first article" inner layer. Can then apply corrections for subsequent imaging of the same layer (the database used to generate its inner layer) to match drilling (or make corrections in the next layer to match drilling holes) Let me do). This can be achieved with a conventional scanning device. The surface of the inner layer is scanned (either directly on the surface or through another transparent layer) to obtain data (usually digital data) defining the structure and topology of the first layer. The actual scanned data is compared with the specification sheet or original data used to manufacture that particular inner layer to determine the nature and extent of the variation of the hole from the intended location relative to other structures. Can be determined. That data can be compared to data used in the construction of the next lower layer or other interrelated layers. The data used for the configuration of the next lower layer or other inter-related layer is then modified so that the actual pattern offset and the location of the first inner layer artifacts are achieved so that alignment between the basic elements is achieved. Can be corrected.
[0032]
The present invention provides a solution that achieves accurate compensation or correction of non-linear distortions (which may include regions of linear distortion) that may occur in innerlayer panels for any reason. It is a non-linear correction in that the correction applied to the initial map is applied on a pixel-by-pixel basis, rather than using a single multiplier, for example, for the entire layer. The practice of the present invention is particularly useful for fabricating inner layer substrates using direct imaging techniques. What is meant by direct imaging techniques in the practice of the present invention is that an external imaging engine is used to form a conductive pattern on or in an inner layer panel (although not necessarily a conductive material directly on that pattern). Any means of adding an image (eg, a latent or visible image) to the surface or back of the panel. For example, a photoresist layer (positive or negative type) is coated on the surface of the panel, and the resist can be discriminated by exposing the resist to radiation (eg, electron beam, ultraviolet radiation, visible radiation, infrared radiation) to which the resist layer is sensitive. Form an image (eg, differentially soluble in a particular solvent or wash solution, differentially hydrophilic and hydrophobic) and deposit the conductive material within the generated image pattern desired for the conductive material be able to. The conductive pattern can be deposited directly by a particle stream from sputtering or by evaporation. Generally, any process that adds an image to an innerlayer panel by exposing it to radiation and subsequently or simultaneously depositing a conductive material that matches the pattern of the imaging is a direct imaging technique. Typically, patterning of conductors on the inner panel involves exposing a radiation-sensitive etching resist on the surface of the panel (or a stand-alone resist film that can later be transferred to the inner panel surface) to be exposed to radiation sensitive to the resist layer. (E.g., direct exposure to radiation by imagewise distribution of radiation of the entire image). Exposure can be by any focused radiation or columnated radiation (eg, focused radiation beams, laser beams, particle streams such as electron beam streams and the like). The stencil or direct screening artwork cannot be easily implemented in the present invention since a mask must be created for each unique second inner layer imaging process, so imaging is done without it. Scanning imaging of the second inner layer pattern is particularly compatible with the process and apparatus of the present invention. Scanning imaging (focused radiation, laser radiation, or focused laser radiation) involves the speed of imaging, its accuracy, its usefulness in a wide variety of resist or deposition systems, short turnaround time in the formation of new exposure patterns of the second inner layer. Especially useful for. The systems and processes of the present invention are not limited to laser direct imaging (LDI), but any of the many imaging processes used in the manufacture of printed circuit boards, such as flat floor contact printing using a film photo tool to print conductors. Can be used with
[0033]
The present invention generally relates to a process for manufacturing a multilayer article having electrical connections between conductor patterns of at least two inner layers of the multilayer article in the following terms:
a) using an initial set of image data describing a first article (or a first layer, for convenience, hereinafter only referred to as an article in this description) having a conductive pattern thereon, using a pattern of conductive material thereon; Forming the first article having
b) taking data of an image of a pattern of conductive material on the first article;
c) from the image of the pattern of conductive material on the first article, the conductivity on the first article to be connected to at least the site of the pattern of conductive material on the second article (or layer) having a conductor pattern thereon; Determining a relative position of a portion or a dedicated feature of the conductive material in the pattern;
And then
I) modifying the initial set of image data for the first article to correct each conductive site in the pattern of conductive material, and generating a corrected set of image data;
ii) changing the initial set of image data of at least a second article having a site to be connected to a site on the first article in a pattern of a conductive material, the change comprising the steps of: generating a correction set of image data of the second article that is made based on comparison with the image data of the first article taken in b);
iii) changing the initial set of data of the second layer having a portion to be connected to the portion of another layer in the pattern of the conductive material, wherein the change is the same as the initial set of image data of the second layer; Correction based on a comparison with the image data taken from the two layers, and modifying the initial set of image data of the first article, for each conductive part in the pattern of conductive material, Generating a corrected set of data for at least the first article and the second layer;
iv) altering the initial set of data for multiple layers, where each layer has in the pattern of conductive material a portion to be connected to a portion of another layer, wherein the alteration changes the image data of each of the multiple layers. Making the initial set of image data for each of the plurality of layers based on a comparison of an initial set and image data taken from each manufactured layer of the plurality of layers, Performing a correction of each conductive portion in the pattern of conductive material in each of the plurality of layers, thereby generating a correction set of image data for each of the plurality of layers, performing a step selected from the group consisting of: A process configured to produce at least one layer having conductive portions therein using the corrected set of data to produce the at least one layer is then described. Door can be.
[0034]
The process is particularly
III) changing the initial set of data of the second layer having a portion to be connected to a portion of another layer in the pattern of the conductive material, wherein the change is the same as the initial set of image data of the second layer; Based on a comparison with image data taken from the two layers, and changing the initial set of image data of the first article (again or layer) to change each conductive portion in the pattern of conductive material. Making a correction, wherein the change is made based on a comparison between the initial set of image data of the second layer and the image data taken from the pattern of conductive material on the manufactured first article, whereby at least the first Generating a correction set of article and data of the second layer, the image of the pattern of conductive material on the first article and the second layer. Wherein the step of taking the data, can also be performed when executed by scanning the pattern of said first article (or layer) and the conductive material on the second layer.
[0035]
The process is also particularly
IV) changing an initial set of data for a number of layers, each layer having a portion in the pattern of conductive material to be connected to a portion of another layer, wherein the change comprises image data for each of the plurality of layers; And comparing the initial set of image data taken from the manufactured layers of each of the number of layers and modifying the initial set of image data of each of the number of layers; Performing a correction of each conductive portion in the pattern of conductive material in each of the plurality of layers, thereby generating a correction set of image data for each of the plurality of layers; It can also be implemented if the image data taken from the manufactured layers is obtained by scanning the pattern of conductive material on each of the multiple layers.
[0036]
A primary alternative method of performing a manufacturing process for a multilayer article having electrical connections between conductor patterns on at least two layers of the multilayer article is:
a) using a first set of image data describing a first article (or layer) having a conductive pattern thereon, a first article (or layer) having a pattern of conductive material thereon; Forming by a first process above;
b) scanning a pattern of conductive material on a first article (or layer) to record data regarding the pattern of conductive material on the platform 1 article (or layer);
c) From the data recorded for the pattern of conductive material on the first article (or layer) compared to the initial set of image data, the conductivity on the first article (or layer) compared to the initial set of image data Determining the relative error of the position of the conductive element in the pattern of material;
Thereafter, modifying the initial set of data by considering the relative error of the position of the conductive element in the pattern of conductive material on the first article (or layer) compared to the initial set of image data, thereby A modified set of image data of a first article (or layer) is generated to enable a first process and said first device to produce a first article (or layer) that is repeated from the data of the modified set.
[0037]
This process involves scanning the pattern of conductive material on any layer (eg, the first layer) and recording the data on the pattern of conductive material on any layer, thereby retrieving data from the layer. Acquisition can be achieved, which can provide a pixel-by-pixel map of each layer.
[0038]
The effect of this process is that the repeated layers (layers to be manufactured later) are better for the first time as demonstrated by the data recorded for the pattern of conductive material on the first manufactured layer from the initial set of data. In accordance with the initial set of image data, better than those manufactured in any of the above, wherein the repeating layer is associated with the conductive material pattern of each layer (from the first manufactured layer) everywhere in the pattern of conductive material. Follow the initial set of data at least as well as the recorded data. This result is because the correction is made at each point in the image and the point-by-point correction does not perform a linear "correction" that effectively introduces an error at any point. The process is such that a repeating layer (e.g., a layer that is repeatedly manufactured) is an image of the initial set from the data recorded for the pattern of conductive material on the first manufactured layer (for each of a number of layers). The layers that operate well in accordance with the data and are repeatedly manufactured (eg, the first layer that is repeated) have a pattern of conductive material on each layer (including the first layer) everywhere in the pattern of conductive material. Follow the initial set of data at least as well as the data recorded for. At least one modified set of data is formed from a vector file created from a comparison of the initial set of image data and the data recorded for the pattern of conductive material in a particular layer, the conductive file on each of the multiple layers. The process is performed using a scan of the pattern of conductive material to record data about the pattern of conductive material on each of the multiple layers and to provide a pixel-by-pixel map of each of the multiple layers. can do. The method can use laser direct imaging with a corrected set of image data for each of the multiple layers to produce a replica of each of the multiple layers. The method can also be described as using laser direct imaging to produce the repeated first layer.
[0039]
One of the non-linear attributes of the present invention as compared to conventional linear corrections can be understood from understanding the differences in the underlying nature of the corrections made. In conventional linear correction methods, the positions of a certain number of fixed points on a layer are identified and compared to the actual positions of these fixed points on a manufactured article. The deviation between the various points that tend to be positioned as points within the rectangle (often as a rectangular point) is then measured and compared to provide a linear deviation along the line between the points. A linear correction factor is then applied to the entire article, usually one factor in each of the horizontal and vertical directions (but a single factor can be used for both), and the original map is linearly modified by the factor. You. This correction factor incorrectly assumes a uniform coefficient of displacement and error for all points in the inner layer. This is actually a rare event. This linear correction can correct some errors, but it is also likely to introduce errors if some parts of the inner layer are distorted by the process and other areas of the layer are properly achieved by the process . Therefore, this linear correction method can “completely“ correct ”the good region of the inner layer”.
[0040]
In the method of the present invention, at least a portion and preferably all of the conductive portions or pads of at least one layer, at least some and preferably all of the conductive portions or pads of an adjacent layer, at least some and preferably all of the layers At least a portion and preferably all of the conductive portions or pads on the substrate, at least 10% and preferably all of the entire surface (in pixels) on at least one layer, the entire surface of at least two adjacent layers (to obtain an image) At least 10% and preferably all of the pixel units within the area, the edges of the surface of the layer need not be scanned, but can be scanned, or all the layers on which the pattern of interconnected electrical elements is formed The entire surface (in pixel units) of the map is used to compare the pixel unit information of the scanned map with that of the initial map. It is considered when re-creating an initial map by the correction information derived by. By correcting each map or adjacent map on a region-by-region or pixel-by-pixel basis, the accuracy of each set of contact sites between adjacent layers and / or between all layers stacked on the final PCB product is improved. This ensures reduced waste and increases the efficiency of the overall process. One aspect of the process is to inspect the entire surface, similar to that achieved in the prior art, by inspecting only points that are linearly spaced from one another along the vertical axis (eg, four corners of a square). To achieve the nonlinear correction of The scan may include, and preferably includes, such spaced apart points (eg, a pixel-by-pixel scan includes all points and all regions), but is not required. Further, if only a portion of the surface is scanned and compared, some regions that do not represent a corner or line portion within a single rectangle or square can be used to provide non-linear correction.
[0041]
In the description of the present invention, when a terminology such as "created by a defined process on a defined device" is used, it means that the first layer or set of layers is directly exposed to laser imaging resist exposure, development, Specific (defined), such as deposition of conductive material (or any other process useful for providing a conductive distribution of a material or element within a layer, especially by focused imaging on the layer). Means) that the process was created by the process and that the process is performed by a particular device (preferably the same device, but the process is also valid for the same design and manufacturer's device), comparing the mappings and The deviations found are relatively specific to the process and equipment. For example, fabricating a first set of layers by direct laser imaging of a photoresist layer, exposing a copper substrate, and mapping a vector correction or vector deviation map means that the next set of layers is then Serves a less useful purpose if it is made by mask-exposing a layer of photoresist that can be stripped from the drum after exposure, laminating it on a substrate, and depositing copper in the exposed areas . Because the nature of the process is so diverse, corrections based on the manufactured first article or scan map of the first layer can result in a potential error in any set of layers created by completely different methods and apparatus. It tends to be irrelevant to the possibilities. Thus, the language "created by defined processes on defined devices" reflects the need for substantially similar processes and substantially similar devices. The term "similarity" means at least the same basic operating mechanism (e.g., the first set and subsequent sets are manufactured by the same type of exposure, and the materials used in the photoresist layer have similar exposure and development characteristics. The layers have comparable thicknesses, exposure parameters (eg spot size, fluence, spot shape, pulse frequency, etc.) are comparable, and the developer or plating solution has comparable properties). Creating a first set of layers using the same process and same switches, creating a scan map therefrom, and creating a subsequent set of layers is included within this description. The effectiveness of the process of the present invention is maximized when the parameters of the process approach identity in the sequential manufacture of the set and the equipment is identical.
[0042]
As described in further detail below, the present invention generally relates to processing performed on a workpiece to eliminate or reduce certain alignment errors, particularly those that occur when the workpiece is mounted on a processing machine. Useful for controlling work. These errors include but are not limited to holes, plated holes, plated, pins, through holes, topography, inlays, inlaid circuits, trenches, mounds, mating surfaces and the like. Without limitation, it can relate to features designed in a superimposed or layered structure. Most of the descriptions herein of holes, pins, and circuitry are merely illustrative and are not intended to limit the broad applicability of implementations of this technology. Where certain narrower terms are used, they are used for illustrative purposes only, and the design and practice of the present invention should be broadly reflected throughout the field, rather than in these limited examples. You should understand. The invention particularly reduces registration errors when drawing or printing an image on a substrate mounted on the outer (or inner) surface of a rotating drum or flat-bed imaging machine, such as the inner layer of a printed circuit board. Or, it is particularly useful for eliminating, so the invention is described below in connection with this particular application. However, in general, the present invention scans a first surface of a first layer having features (e.g., a hole array, a plated hole array, a through hole array, etc.) thereon and stores the scanned array in a reference file (e.g., a data file). , A program, a manufacturing specification, an imaging file, etc.), calculate the deviation between the scanned array and the reference file, and then align the at least some features of the first layer with the second layer. The present invention relates to the use of a process to correct each image used to create a second layer having two layer features. The image used to fabricate the second layer can correspond to the location or design data of any feature, such as contact pads, pins, through holes, plated holes, circuitry, wires or the like. The process can also be used in conjunction with a subsequent drilling correction on the first surface.
[0043]
FIGS. 2-6 illustrate one form of this type of imaging machine, the Canadian, which renders (or prints) US Patent No. images from separate files on both sides of an inner layer of a PCB (printed circuit board). 1 shows a laser direct imaging (LDI) machine similar to a prepress imaging device manufactured by Creo Products. Such machines can process one layer at a time, or two layers simultaneously. One or two layers are manually or automatically mounted on the machine with one side facing up, and the machine then renders the appropriate file for one or two layers on that side. The layer is then flipped over, manually or automatically, with the other side facing up, after which the machine draws the appropriate file for the second side. After printing on both sides in this way, the layers are removed.
[0044]
The method and apparatus described below can achieve two main objectives: (1) Regardless of changes in layer thickness or length or alignment of the layer to the machine, the resulting image resembles the file from which it is created with respect to geometry and scale. Then, draw an image on each side of the layer with the correct geometry. (2) Draw images on both sides of the layer so that they are aligned with each other.
[0045]
2 and 3 show two such layers 2a, 2b mounted in any conventional manner on a cylindrical drum 4 rotatable about an axis of rotation 5. Each layer 2a, 2b has a resist-coated outer surface that is exposed to a laser beam generated by a linear array of lasers 6 carried by a writing or printing exposure head 7. Each laser defines a pixel of the image to be printed on layers 2a, 2b and is controlled on-off according to the respective image file.
[0046]
The exposure head 7 is mounted on a flat carriage 8 that moves along a track 9 in parallel with the rotation axis 5 of the drum 4 by a rotation screw 10. The laser 6 also rotates the drum so that the laser beam scans the complete area of each layer 2a, 2b in parallel oblique bands as shown at 4a in FIG. 4 by the rotation of the drum and the linear movement of the exposure head 7. They are arranged in a linear array parallel to the axis 5.
[0047]
A sensing device in the form of an electronic camera 11 is fixed to the exposure head 7 so as to move with the exposure head. The camera 11 has a field of view that covers only a relatively small part of the surface of the layers 2a, 2b in order to provide a high resolution to a relatively small camera. The camera is fixed to the exposure head 7 such that the reference point of the camera's field of view is at a known position relative to the reference point of the exposure head 7 and thereby to the reference point of the laser 6 which produces the laser writing beam. Is done. As described in more detail below, the camera captures features on the panel to detect fiducial marks on the panel and thereby determine the position of such fiducial marks relative to the exposure head coordinates of the machine. Used for
[0048]
The exposure head 7 further carries an autofocus device 12. The apparatus measures the distance between the exposure head and the outer surface of the layer by means well known in the art, so that the printing laser beam maintains focus on the outer surface of the layer. However, as will be described in more detail below, the autofocus device 12 can also be used to continuously measure the thickness of the layers 2a, 2b, and in accordance with another aspect of the present invention, and the geometry resulting from the change in layer thickness. It is also used to continuously control the laser 6 to compensate for mechanical distortion.
[0049]
As shown in FIG. 5, the electrical system includes two main processing units. A workstation (WS) processor 15 located in a workstation external to the imager and an imager processor 16 located on the imager. The two processors communicate with each other via a bidirectional path 17.
[0050]
The WS processor 15 is a main control device. As shown in FIGS. 5 and 6, the WS processor 15 receives inputs from the image file 18 and the user interface 19, and controls the laser 6 and the camera 11 carried on the exposure head 7 according to these inputs. The frame grabber 20 in the WS processor 15 captures the video signal frame from the camera 11 received via the line 21 and converts it to a graphic file.
[0051]
As described in further detail below, WS processor 15 identifies particular features in the captured frames and calculates a geometric correction to be applied to the electronic image from image file 18 (ie, the electronic representation of the image). These corrections are sent to the image processor 16, which performs the appropriate electronic and data operations on the electronic image to correct for misalignment of the layers 2a, 2b.
[0052]
Imager processor 16 includes a data buffer 22 that receives data from WS processor 15. The graphic file of a predetermined format is converted into a bitmap file in the WS processor 15 and sent to the data buffer 22 of the imager processor 16 via the dedicated path 23. Data is sent from the appropriate position in the data buffer 22 to the exposure head 7 via the path 24 to control the drawing laser 6.
[0053]
6, the operation of the workstation (WS) is controlled by LDI (Laser Direct Imaging) software in the WS processor 15 and the operation of the laser 6 carried by the exposure head 7 is controlled by the imager processor 16. , The processor also receives feedback from the exposure head.
[0054]
FIG. 7 shows a second form of an imaging machine of the type that includes a flat floor 104 for receiving a substrate layer 102 on which an image is drawn by one or more lasers 106 carried by a drawing or exposure head 107. In this example, the flatbed 104 is driven along the Y axis by a driver 110 and the laser beam 106 is deflected along the X axis by a rotatable polyhedron and mirror assembly 108. The exposure head 107 also carries a camera 111 and an autofocus device 112 corresponding to the camera 11 and the autofocus device 12 of FIGS.
[0055]
Among the various forms of implementing the invention, the actual scanned image pattern of the first inner layer is then the image or data pattern of at least the second inner layer to which the first inner layer is electrically connected, or the first and the second. A process is included that is compared with the data pattern of the second layer, or the image pattern (map) of only the first layer. Accurate registration failure between the actual structure of the first inner layer and the proposed structure of the second inner layer (in the initial map and scan map of the interlayer or single layer) is evaluated. If the alignment between the conductor portion of the first inner layer and the conductor portion of the second inner layer is inaccurate (inaccuracies according to this aspect of the invention are specifically defined herein), the first, second, and third conductors may be used. 2, or adjustments are made to the proposed image patterns (proposed conductor patterns and / or conductor site locations) for the first and second inner layers to improve alignment accuracy. The correction can be achieved for the first layer, the second layer, or the entire pattern of the first and second layers, or only for those conductor parts whose alignment is not sufficiently accurate. After the alignment of each conductor location in the first, second, or first and second inner layers with each corresponding conductor location in an adjacent layer is established within the tolerance of accuracy, the first, second, or The second and second inner layers can be constructed from an adjustment pattern to ensure improved inner layer alignment.
[0056]
Alternatively, rather than making a direct comparison between the first inner layer scan conductor pattern and the second inner layer proposed conductor pattern, the first inner layer scan conductor pattern may be compared to the first inner layer original proposed conductor pattern. it can. Note the difference between the proposed conductor pattern of the first inner layer and the actual conductor pattern of the first inner layer. The difference between the proposed conductor pattern of the first inner layer and the actual conductor pattern can be obtained as a vector map showing the directions and displacements of the segments of the conductor patterns of the first inner layer and the second inner layer, or more specifically, the first inner layer and the It is most easily determined as a vector map showing the direction and displacement of the conductor portion in the conductor pattern of the second inner layer. The vector map or displacement map of the conductor portion is then compared to the proposed conductor pattern and / or the proposed location of the conductor portion of the second inner layer, and the proposed map of the second inner layer is adjusted to provide a conductor of the second inner layer. Alignment between the part and the actual first inner layer conductor part can be ensured (as represented by the vector displacement map of the first inner layer or the first inner layer conductor part).
[0057]
An additional step that can be taken in this process is to note the consistent or repeated displacement of the conductor portions or conductor patterns of the first inner layer (they generate a pattern of conductor elements in the first and / or second inner layer) Assuming a result of inaccuracies in the operation of the imaging device used to compensate for the repetitive errors in positioning the image with the proposed pattern of the second inner layer or another pattern of the first layer. .
[0058]
The present invention is a method of perfect compensation for non-linear local distortion errors, suitable for greatly reducing or eliminating misalignment errors common in the manufacture of multi-layer PCBs with high layers and fine features. The method comprises the following main steps:
1. Using one of the scan capture methods described below, the locations of the conductors on one or more completed innerlayer panels are measured.
2. If necessary, a statistical analysis tool is used to calculate a correction set (correction file) from the measurements described above in relation to a reference image file (CAD reference).
3. The correction is realized by applying it to the file used for the imaging of the inner layer, either in a vector format or in a pixel-based format, according to the stage most convenient for realization.
4. Apply the correction by drawing the corrected image file on the inner layer panel that will be made.
[0059]
In one embodiment of the present invention, a correctly positioned camera is used to scan a first inner layer (first article) generated for a given inner layer lot to obtain a first article relative to a reference (CAD reference). Provides full distortion. A local distortion vector correction file is generated from this distortion map, which generates the desired corrected conductor pattern by applying to the LDI vector file. The vector correction file can optionally be refined by taking more time or by using more stable structures for layer scanning equipment.
[0060]
Unlike a linear scaling error system, the scanning system for non-linear correction contemplated by the present invention must be able to cover the entire layer and provide local errors in the conductor pattern. For this purpose, a very precise means of scanning the conductor pattern of a layer can be an LDI drawing engine. A precision drawing apparatus can precisely scan a previously formed conductor pattern. A new method of scanning a conductor pattern uses the focus sensor of the LDI engine to map the conductor pattern. The focus sensor is capable of recognizing the instantaneous height difference of the scanned surface, and constitutes a very good conductor pattern scanner.
[0061]
Measuring method
1. The position of the conductor is measured using a camera mounted on a high-precision moving XY table.
2. The position of the conductor is measured using a non-precision XY moving camera with respect to the reference grid.
3. The position of the conductor is measured using a non-precision XY moving camera for the accurately drilled hole.
4. The position of the conductor is measured using a camera mounted on an LDI system where camera movement is achieved by existing high precision XY movement axes.
5. The position of the conductor is measured by detecting the height difference between the copper and the substrate, for example, using the built-in focus sensor of the LDI system. Measurement accuracy is as high as LDI scanning resolution and coordinates.
6. The position of the conductor is measured using a device whose field of view covers at least the camera separation and which has an array of camera positions at precisely known positions.
7. The position of the conductor is measured using an automatic optical inspection (AOI) system readout.
[0062]
Calculation of correction vector file
1. Make the inner layer of the "first article" (perform imaging, development, etching, and stripping on the layer). The resulting conductor pattern is scanned using one of the methods described above to create a file.
2. Perform the above process on a small number of inner layers, measure them and generate a conductor pattern file that is the average of the measurements of the inner layers.
3. Combined with a range of possible conductor patterns with representative copper distributions, the Statistical Process Control (SPC) series of inner layers with all possible combinations of glass epoxy type, copper weight, laminate thickness, etc. Execute. Using the collected data, an underlying database is established that allows the corresponding correction vector file to be applied to each combination of stack and copper distribution.
[0063]
Realization of correction
1. The vector correction file is used to apply directly to the vector file used at the input of the CAM station.
2. Apply the correction to the rasterized or ripped (raster image processed) file during the actual imaging, thus allowing the application of sub-pixel correction at least in the main scanning direction.
3. Combine the two methods to apply coarse correction in the vector domain and fine correction that can achieve sub-pixel correction in the pixel domain.
[0064]
Applying corrections
The correction can be applied in one of the following application methods to produce a layer corrected for non-linear scaling errors.
1. The correction pattern is generated using an LDI imaging machine, either flatbed or drum.
2. A correction pattern is generated using a film photoplotter to create a correction film for contact exposure of subsequent layers.
3. A correction pattern is generated using drawing of the correction image on a direct write film (DWF). This can be subsequently transferred to an inner panel made by contact exposure.
[0065]
advantage
-Enables higher multilayer PCB manufacturing. Finer features, higher layer counts, and smaller annular rings can be created while maintaining or improving yield.
The constraint of a uniform distribution of copper over the area of the layer is removed, thus making it possible to better utilize the layer area for a dense and efficient layout.
-Collect the misalignment data of the non-linear conductor using available equipment.
-Use existing features of the LDI system for precision scanning of conductor placement.
-LDI makes the convergence to scaling error correction much faster.
[0066]
The processes described herein used both general and specialized languages in discussing the features of the present invention. These descriptions, if specialized, are not intended to limit the applicability of the present invention to a wide range of techniques. For example, if processing (eg, to provide holes) is stated to be performed by photoresist etching, thermal resist etching, resist etching in general, drilling, ablation, laser ablation, high energy beam ablation, electrical discharge machining, direct deposition, Other techniques that are commercially available for making holes, including but not limited to plunge electrical discharge machining, and the like, are equally contemplated in the practice of the invention. Each of these alternatives can use maps, reference files, programs, and the like to produce features on a layer that it is desired to align with features on another layer.
[Brief description of the drawings]
FIG.
FIG. 4 is an overhead view of superposition of two inner layers of a PCB.
FIG. 2
FIG. 2 is a plan view schematically illustrating one form of processing device, an imaging or drawing machine, constructed in accordance with the present invention.
FIG. 3
FIG. 3 is a side view of the device of FIG. 2.
FIG. 4
4 shows an area scanning pattern of the device of FIGS. 2 and 3.
FIG. 5
Fig. 4 schematically shows an electrical system for controlling the device of Figs. 2 and 3;
FIG. 6
FIG. 6 is a block diagram illustrating a flow of data in the device of FIG. 5.
FIG. 7
Fig. 3 shows a method according to the invention applied to a planar imaging or printing press to reduce or eliminate registration errors according to the invention.

Claims (17)

A process for manufacturing a multilayer article having electrical connections between conductor patterns of at least two layers of the multilayer article, the process comprising:
a) using the initial set of image data describing the first layer having a conductive pattern thereon, forming the first layer having a pattern of conductive material thereon;
b) taking image data of the pattern of conductive material on the first layer;
c) from the image of the pattern of conductive material on the first layer, a conductive pattern on the first layer to be connected to at least a portion of the pattern of conductive material on the second layer having a conductive pattern thereon; Determining the relative position of a portion of the conductive material in the pattern,
I) modifying the initial set of image data of the first layer to correct each conductive portion in the pattern of conductive material and generating a corrected set of image data;
II) changing at least an initial set of image data of the second layer having a portion to be connected to a portion on the first layer in a pattern of a conductive material, wherein the change is the initial set of image data of the second layer; Generating a corrected set of image data of the second layer made based on a comparison of the set with the image data of the first layer taken in step b);
III) modifying an initial set of data of the second layer having a portion to be connected to a portion of another layer in the pattern of conductive material, wherein the change is made with the initial set of image data of the second layer; Correction of each conductive portion in the pattern of conductive material is performed based on a comparison with the image data taken from the second layer, and modifying the initial set of image data of the first layer. And thereby generating a corrected set of at least said first layer and said second layer data;
IV) altering the initial set of data for a number of layers comprising a portion of the conductive material in the pattern of conductive material, where each layer has a portion to connect to a portion of another layer; And comparing the initial set of image data of each of the plurality of layers with image data taken from manufactured layers of each of the plurality of layers. Performing a correction of each conductive portion in the pattern of conductive material in each of the plurality of layers, thereby producing a correction set of image data for each of the plurality of layers. Run
Then, a process configured to produce at least one layer having conductive portions therein using the corrected set of data for producing the at least one layer. The steps performed are:
I) modifying the initial set of image data of the first layer to correct each conductive portion in the pattern of conductive material and generating a corrected set of image data;
The process of claim 1, wherein the step of taking data of an image of the pattern of conductive material on the first layer is performed by scanning the pattern of conductive material on the first layer. . The steps performed are:
II) changing at least an initial set of image data of the second layer having a portion to be connected to a portion on the first layer in a pattern of a conductive material, wherein the change is the initial set of image data of the second layer; Generating a correction set of said second layer image data, said correction set being made based on a comparison between said set and said first layer image data taken in step b);
The process of claim 1, wherein the step of taking data of an image of the pattern of conductive material on the first layer is performed by scanning the pattern of conductive material on the first layer. . The steps performed are:
III) modifying an initial set of data of the second layer having a portion to be connected to a portion of another layer in the pattern of conductive material, wherein the change is made with the initial set of image data of the second layer; Based on a comparison with image data taken from the pattern of conductive material on the second layer, and altering the initial set of image data of the first layer to include Correction of each conductive portion of the first layer, wherein the change is based on a comparison of the initial set of image data of the second layer with image data taken from a pattern of conductive material on the manufactured first layer. Generating a corrected set of at least said first and second layer data,
Taking the image data of the pattern of conductive material on the first and second layers is performed by scanning the pattern of conductive material on the first and second layers. The process of claim 1, wherein the process is performed. The steps performed are:
IV) altering the initial set of data for two or more multiple layers, each layer having a portion in the pattern of conductive material to be connected to a portion of another layer, wherein the alteration is performed on each layer of the multiple layers; Based on a comparison of the initial set of image data with image data taken from manufactured layers of each of the plurality of layers, and modifying the initial set of image data for each of the plurality of layers. Performing a correction of each conductive portion in the pattern of conductive material in each of the multiple layers, thereby generating a correction set of image data of each of the multiple layers;
The process of claim 1, wherein the image data taken from each fabricated layer of the plurality of layers is obtained by scanning the pattern of conductive material on each layer of the plurality of layers. A process for manufacturing a multilayer article having electrical connections between conductor patterns of at least two layers of the multilayer article, the process comprising:
a) forming said first layer having a pattern of conductive material thereon by a first process in a first device using an initial set of image data describing the first layer having a conductive pattern thereon; Steps to
b) scanning the pattern of conductive material on the first layer to record data regarding the pattern of conductive material on the first layer;
c) from the data recorded for the pattern of conductive material on the first layer compared to the initial set of image data, the conductive material on the first layer compared to the initial set of image data; Determining a relative error in the position of the conductive element in the pattern, and then comparing the relative error in the position of the conductive element in the pattern of the conductive material on the first layer compared to the initial set of image data; By modifying the data of the initial set, thereby generating a modified set of image data of the first layer, wherein the first process and the first device are repeated from the data of the modified set. Allowing one layer to be manufactured. Providing a pixel-by-pixel map of the first layer by scanning the pattern of conductive material on the first layer and recording data about the pattern of conductive material on the first layer. Item 7. The process according to Item 6. The repeated first layer is more compatible with the initial set of image data than the data recorded for the pattern of conductive material on the first layer, and the repeated first layer is conductive. 7. The process of claim 6, wherein the data of the initial set matches at least as much as the data recorded for the pattern of conductive material on the first layer everywhere in the pattern of material. The repeated first layer is more compatible with the initial set of image data than the data recorded for the pattern of conductive material on the first layer, and the repeated first layer is conductive. The process of claim 7, wherein the initial set of data conforms at least as well as the data recorded for the pattern of conductive material on the first layer everywhere in the pattern of material. The process of claim 1, wherein the at least two layers each include an inner layer in a multilayer printed circuit board. The process of claim 4, wherein the at least two layers each include an inner layer in a multilayer printed circuit board. The process of claim 5, wherein each of the plurality of layers comprises an inner layer in a multilayer printed circuit board. 6. The method of claim 5, wherein the at least one modification set of data is formed from a vector file created from a comparison of an initial set of image data and data recorded for the pattern of conductive material in a particular layer. process. The scanning of the pattern of conductive material on each of the plurality of layers is used to record data regarding the pattern of conductive material on each of the plurality of layers to provide pixel units for each of the plurality of layers. 14. The process of claim 13, wherein the map is provided. 6. The process of claim 5, wherein laser direct imaging is used with the correction set image data of each of the multiple layers to produce a copy of each of the multiple layers. 15. The process of claim 14, wherein the repeated first layer is manufactured using laser direct imaging. A process for manufacturing a multilayer article having features aligned between at least a first layer and a second layer of the multilayer article, the process comprising:
a) using an initial set of image data describing at least two features on the first layer to form the first layer having features of the pattern thereon;
b) taking data of an image of the pattern of features on the first layer;
c) determining from the image of the pattern of features on the first layer that is aligned with at least features on the second layer;
I) modifying the initial set of image data of the first layer to correct at least one feature in the pattern of features and generating a corrected set of image data;
II) altering at least the initial set of data of the second layer having features to be aligned with features on the first layer in the pattern of features, wherein the alteration is the initial set of image data of the second layer; Generating a correction set of the image data of the second layer, based on a comparison with the image data of the first layer taken in step b), and
III) modifying an initial set of data of the second layer having features to be aligned with features on another layer in the pattern of features, wherein the changes are manufactured with the initial set of image data of the second layer; Correction of at least one feature in the pattern of features is performed based on a comparison with the image data taken from the second layer and changes the initial set of image data of the first layer. Generating a corrected set of data for at least the first layer and the second layer,
IV) altering the initial set of data of multiple layers, each layer having features in the pattern of features that should be connected to features of another layer, wherein the alteration is the initial setting of the image data of each layer of the multiple layers; The initial set of image data for each layer of the number of layers is changed based on a comparison between the set and image data taken from manufactured layers of each of the number of layers; Performing a correction of at least one feature in the pattern of features in each of the layers, thereby generating a corrected set of image data for each of the plurality of layers, performing a step selected from the group consisting of:
A process configured to produce at least one layer having features therein using the corrected set of data to produce the at least one layer.

Images