JP2004508727A - イメージセンサとその製造方法 - Google Patents

Abstract

本イメージセンサは表面（２）にゲート電極（３，４）を有する半導体本体（１）を備え、各ゲート電極は、ＭＯＳキャパシタ（５）を形成するように半導体本体（１）および中間誘電体（１４）と結合される。ゲート電極（３，４）は取り囲みゾーン（７）よりも薄い薄肉部（６）を含んでいる。各ゲート電極（３，４）の下に半導体本体（１）の感光性領域（８）が位置している。感光性領域（８）は電磁放射線を受けて、それを電荷に変換する。ＭＯＳキャパシタ（５）はアレイ（９）を形成するように互いに隣接して配置され、ゲート電極（３，４）は、行（１０）内では互いに電気的に接触し、列（１１）内では電気絶縁材料（１２）によってのみ相互に分離される。このイメージセンサは、特に短波長の電磁放射線に対して、改良された感光性を持っている。

Description

【０００１】
本発明は、表面に複数の電極を有する半導体本体を備え、各電極はＭＯＳキャパシタを形成するように半導体本体および中間誘電体と結合され、電極は取り囲みゾーンよりも薄い薄肉部を有し、各電極の下に半導体本体の感光性領域が位置しており、感光性領域は電磁放射線を受けて、その電磁放射線を電荷に変換するように構成されているイメージセンサに関する。
【０００２】
本発明はまた、表面に複数の電極を有する半導体本体を備え、各電極はＭＯＳキャパシタを形成するように半導体本体および中間誘電体と結合され、第２の電極は取り囲みゾーンよりも薄い薄肉部を有し、各電極の下に半導体本体の感光性領域が位置しており、感光性領域は電磁放射線を受けて、その電磁放射線を電荷に変換するように構成され、第１電極はポリシリコンからなる第１層から形成され、第１電極と第２電極の間に絶縁体が設けられるイメージセンサの製造方法に関する。
【０００３】
このようなイメージセンサの製造方法は米国特許第５２１００４９号明細書から公知である。この公知の方法で作られるイメージセンサは、内部領域、ピクセルマトリクス、およびＣＣＤシフトレジスタを備えている。個々のピクセルは、フォトキャパシタ、転送ゲート、およびオーバーフローゲートを備えている。半導体本体のフォトキャパシタの各電極の下には感光性領域が存在している。この感光性領域は電磁放射線を受けて吸収しそれを電荷に変換する。その電荷は転送ゲートを介して転送され、シフトレジスタを介して読み出される。もしピクセルで過大な電荷変換が行われると、電荷の一部はオーバーフローゲートを介して除去される。フォトキャパシタの感光性を向上させるために、受光電極が局部的に薄く作られる。短波長の電磁放射線、特に可視スペクトルの青色光の受光がそれによって大幅に減少される。
【０００４】
公知の方法では、半導体本体の中に導電領域が形成される。半導体本体の上には誘電体が設けられる。誘電体の上には導電性多結晶Ｓｉからなる第１層が導電領域の上に設けられ、導電領域から転送ゲートおよびオーバーフローゲートが形成される。絶縁材料が設けられた後、導電性多結晶Ｓｉ（ポリシリコン）からなる第２層が導電領域の上に設けられ、それからフォトキャパシタの電極およびシフトレジスタの電極が同時に形成される。フォトキャパシタの最上位の電極の厚さは、入射光の干渉によって引き起こされる光の吸収および損失が減少されるところまで局部的に減少され、それにより導電領域およびその下方にある半導体領域に到達する光の量が増大する。フォトキャパシタの最上位の電極の厚さは、レジスト層のパターンにより、またレジストパターンの開口内の第２の導電性ポリシリコン層をエッチングすることによって、局部的に減少される。
【０００５】
この公知のイメージセンサの欠点は、フォトキャパシタ、転送ゲート、およびオーバーフロー転送ゲートが比較的大きなＳｉ半導体表面を占めることである。フォトキャパシタによって形成される感光部はイメージセンサの全表面のわずかな部分を占めるにすぎない。特に短波長電磁放射線に対するイメージセンサの感度は低いものである。
【０００６】
さらなる欠点は、フォトキャパシタの電極の薄肉部の厚さが制御困難なことである。表面上に第２ポリシリコン層が堆積される第１転送ゲートおよびオーバーフローゲートの空間的配置の結果として、ステップカバレージは、転送ゲートおよびオーバーフローゲート間のスペース、および第１ポリシリコン層の厚さにほぼ依存する。第２ポリシリコン層は数ミクロンの厚さを有する非常に厚い層である。この厚い層の厚さはそれをエッチング工程にかけることによって５０ｎｍにまでも局部的に減少させることができる。しかしながら、そのようなエッチング作業は極めて非生産的なものであり、厚さに大きなバラツキを招く。薄いポリシリコンの厚さは不均一なので、ピクセルの感度が大きく変わる。
【０００７】
本発明の目的は、電磁放射線、特に短波長電磁放射線に対して高い感度を有する、冒頭に述べた型のイメージセンサを提供することにある。
【０００８】
本発明のさらなる目的は、高い感度を有するイメージセンサを容易にかつ高信頼性をもって製造し得る、冒頭に述べた型のイメージセンサの製造方法を提供することにある。
【０００９】
本発明の装置において、この目的は、ＭＯＳキャパシタが、マトリクスアレイ内において互いに隣り合って配置され、電極は行内で互いに接続され、かつ電気的に接触し、ゲート電極は列内で電気絶縁材料によってのみ分離されることによって達成される。
【００１０】
ＭＯＳキャパシタが１つの行内で相互接続され、また列方向に間隔をあけてはいるが非常に接近しているので、ほぼ全感光表面が電極でカバーされる。電極は、感光領域でより多くの電磁放射線を受け、それを電荷に変換するために、比較的大きな薄肉部を備えている。特に短波長電磁放射線に対する感光度は感光表面を増大することによって大きく改善される。ＭＯＳキャパシタの電極によって、電荷は電極の下方に収集される。大きな感光表面は感度を向上させるばかりでなく、ピクセルの電荷蓄積キャパシタンスをも増大させる。この利点により、イメージセンサの信号対ノイズ比すなわちＳＮ比が改善され、その結果として、イメージがよりシャープになり、より明るくなる。
【００１１】
ＭＯＳキャパシタの各電極の下の電荷を例えば１ＭＨｚのクロック信号を用いて十分急速に読み出すことを可能とするためには、ＲＣ時定数に起因する遅れを過度に長くしてはならない。行内の接続電極は相互に電気的に接触して抵抗を決定する。薄肉部の周りに厚肉部を有する電極を備えることにより、抵抗は大幅に減少する。電極の厚肉部により、クロックレートに到達することが可能になり、かつ電極の残部表面を非常に薄くすることができ、電磁放射線を可及的に感光性領域へと照射させることができる。
【００１２】
好ましくは、異なる媒体間のエッジにおける光の反射、およびポリシリコン電極のエッジにおける厚さの違いを可及的に防止するために、各電極の局部的な薄肉部は関連する電極にセンター合わせされるのがよい。さらに、電極のエッジ部を厚くすることは非常に好ましいことである。というのは、一般に、エッジに沿う電流密度はセンターのそれよりも大きく、電極の抵抗を減少させることになるからである。さらに、電磁放射線ができるだけ感光性領域、すなわち、電荷転送のための、いわゆるチャネル上に照射されるようにするのが望ましい。感光性領域は異なるドーピング型のゾーンによって水平方向に境界付けられる。
【００１３】
２つのドーピング領域間に空乏領域が生じる。電極のエッジにおけるドーピング領域および空乏領域は電磁放射線を電荷に変換するのにはあまり役立たない。そのため、各電極の局部的な薄肉部にとってはセンター合わせされるのが好ましい。
【００１４】
好ましくは、各電極の局部的な薄肉部は各電極表面の少なくとも２５％をカバーするのがよい。一定の積算時間中にピクセル毎に変換される電荷量は一般的には暗電流によって生じる電荷よりも数万倍多いものである。良好なＳＮ比を達成するために、電極の薄肉部はできるだけ大きくするのが好ましい。各積算時間の後に、電荷パケットはＣＣＤ方式に従って、チャネルを通して水平読み出しレジスタの方へ転送される。電荷パケットがチャネルを通して水平読み出しレジスタの方へ転送される間、光も吸収され、変換される。これは信号上にノイズを形成させる。したがって、読み出しは迅速に、例えば、数ＭＨｚのクロック周波数で行なわれなければならない。電極の薄肉部を取り囲むゾーンは、好ましくは、十分な低抵抗を達成するのに必要な電極表面の部分のみをカバーするようにし、他方、電極の残部表面は薄いままにする。
【００１５】
好ましくは、各電極の下の電荷は、同一電極へのクロック信号期間中に転送される。フレーム転送（ＦＴ）イメージセンサにおいては、イメージは一定の積算時間中にＣＣＤセンサの撮像部に記憶され、その後、そのイメージは、電極上のクロック信号により、ライン毎に読み出されるＣＣＤセンサのメモリ部に急速に転送される。ＦＴセンサでは、電荷感応領域は電荷転送層をも形成する。ゲートはその領域中にも延び、適切な電荷制御が行なわれる。方法に関する本発明の目的は、本発明に従い、ポリシリコンからなる第２層がポリシリコンからなる第１層の厚さとほぼ同じ厚さにまで減少され、ポシリコンをエッチングすることによって総ての電極に薄肉部が形成される。
【００１６】
第１の電極および第２の電極間の距離を非常に短くすることができる。例えば、第１のポリシリコン電極を熱酸化によってＳｉＯ_２からなる薄い絶縁層を形成することができる。第一に施されるポリシリコン層の厚さと同じ厚さになるように第２の導電性ポリシリコン層の厚さを減少することによって、非常に近接する間隔で配置されたほぼ等しい厚さを有する電極のマトリクスが得られる。空間配置上、ほとんど差がないので、レジストパターンを用いて、ポリシリコン電極の上に開口が画定される、非常に高精度にポリシリコンをエッチングし、それらの開口の位置のずれを小さくすることが可能である。さらに、少量のポリシリコンだけがエッチングされなければならないので、エッチング時間を短く保ち、残部のポリシリコンの厚さを高精度に制御することができ、厚さのずれ量を小さくすることができる。ピクセル間の均一性は大幅に改善される。第１の電極上のレジストパターン内の開口を通してポリシリコンを第一にエッチングし、レジストを除去し、続いて、別のマスクを用いて、第２の電極上のレジストパターンの開口を通してポリシリコンをエッチングすることができる。このことは、ピクセル間の均一性を一層向上させるのに役立つ。ポリシリコン電極の薄肉部の厚さはほとんど変化しないので、電極の薄肉部の厚さはさらに減少させることができる。このことは、特に短波長電磁放射線が電荷に変換されるときの量子効率が、ポリシリコンの厚さが減少するときに極めて大幅に向上するので、大きな利点となる。
【００１７】
好ましくは、ポリシリコン電極のセンターの開口はエッチングされる。ポリシリコンの第２層は第１電極の空間配置に依存するので、ステップカバレージの結果として、形成される第２電極のエッジ上のポリシリコンとセンター部内のポリシリコンとの間には、常に厚さの違いが存在する。第２電極のエッジにおけるポリシリコンの厚さの違いの結果として、薄肉部の最適な均一性が電極のセンターにおいて達成される。
【００１８】
複数の電極の複数の薄肉部は同時に形成すると低コストになる。この場合、マスクを通してレジストをただ１回の露出工程をすることしか要求されず、ポリシリコン電極の開口をエッチングするのもただ１回のエッチング工程ですむ。
【００１９】
電極を酸化することによって、電極の薄いポリシリコン部はその厚さを減少させることができる。例えばＯ_２内での酸化によりポリシリコン電極の厚さを減少させることにより、エッチングによってポリシリコンを除去する場合よりも、一層の高精度と一層の均一性をもって実施することができる。さらに、酸化はより緩慢な処理であり、したがってポリシリコン電極の薄肉部の良好な制御を実現することができる。
【００２０】
同様に、ポリシリコン電極の厚さは窒化によって非常に正確に減少させることができる。例えば、Ｎ_２ＯやＮＯ内でのポリシリコンの熱窒化処理の間、ポリシリコン表面は非常に緩慢に消耗され、それによってＳｉ_３Ｎ_４を形成する。
【００２１】
好ましくは、ゲートの薄肉部はゲートの厚肉部のほぼ垂直な壁によって取り囲まれる。壁が急勾配であることにより、壁で反射される光量が減少し、かつ、異なるピクセルの壁の吸収差によって生じる非均一性が大幅に低減する。
【００２２】
好ましくは、電極の薄肉部は最大限５０ｎｍの厚さを持つものとする。その結果、ポリシリコン電極内の短波長電磁放射線の吸収はほぼ５０ｎｍ以下に減少され、青色光に対する感度が大幅に向上する。青色光に対する感度はピクセルの輝度を決定する。ピクセルの輝度は、電極内に吸収される青色光の量が減少するにつれてほぼ増大する。
【００２３】
好ましくは、ポリシリコンの薄肉部は少なくとも２５０ｎｍの厚さを持っている。電極の低抵抗化は、マトリクスの高速クロック速度での読み出しが可能になるので、有利なことである。電極の低抵抗化は低シート抵抗に対応する。シート抵抗は層の厚さで割り算した層の固有抵抗として定義される。例えば、３ｋ×２ｋピクセルで、１ＭＨｚのクロック速度のマトリクスの場合、電極抵抗は一般的には数百オームとなる。これは、一般的には１０^−４オームｃｍの固有抵抗を有する導電性ポリシリコンでは、最小限２５０ｎｍの厚さに相当する。
【００２４】
本発明の上述および他の実施形態は以下に説明する実施形態から明らかにされ、かつ説明される。
【００２５】
図１ａに示すＣＣＤイメージセンサはイメージピックアップ部Ａおよび読み出し部Ｂを備えている。イメージピックアップ部Ａは半導体本体１を備えている。半導体本体１は、その表面２に電極３，４を備えている。各電極は、ＭＯＳキャパシタ５を形成するように、半導体本体１および中間誘電体１４と結合される。電極３，４は、取り囲みゾーン７よりも薄い薄肉部６を含んでいる。各電極３，４の下に、半導体本体部１の感光性領域８が存在している。感光性領域８は電磁放射線を吸収してそれを電荷に変換する。ＭＯＳキャパシタ５は互いに隣接してマトリクス９状に配置され、電極３，４は行１０内で内部接続され、互いに電気的に接触し、また電極３，４は列１１内では電気絶縁材料１２のみによって互いに分離されている。
【００２６】
Ｓｉからなる半導体本体１内の感光性領域８、いわゆるＣＣＤチャネルは、異なるドーピング型の打ち込み領域３０により水平方向に互いに分離されている。電極３，４は、電荷蓄積およびチャネル内の電荷転送を制御するために、チャネルに垂直に延びるようにチャネル上に設けられている。
【００２７】
この実施形態においては、電極３，４はＣＣＤのイメージピックアップ部Ａの一部の上に描かれ、そこには４つのクロック信号Ａ１〜Ａ４が示されている。動作中、イメージピックアップ部Ａ上への入射放射線は一定の時間すなわち積算周期の間積算される。この周期時間の間に発生された電荷は電極３，４の下の半導体本体１にデスクリート電荷パケットの形で蓄積され、その後、その電荷はイメージピックアップ部Ａから、おそらくはメモリ部を介して、水平読み出しレジスタＢに転送される。この実施形態では、列毎のメモリからの読み出しを可能とするために３つの水平クロック信号Ｂ１〜Ｂ３が用いられている。水平読み出しレジスタは２つの部分に分割され、それにより、左側でも右側でも読み出しを行なうことができる。
【００２８】
Ｓｉ半導体本体１内には、表面２にまたは真下に感光性領域８が設けられており、それらは図１ｂにドット網掛けで示されている打ち込み領域３０によって互いに分離されている。この実施形態では、感光性領域８は、図１ｃに示すように、例えばｎ型基板上へのＡｓまたはＰのｎ型打ち込み、およびＢのｐ型ウエル内への拡散によって形成される。領域３０は、例えばＢでｐ型ドーピングされる。イメージセンサ（ピックアップ部）の撮像部Ａ内において、電極３，４は取り囲みゾーン７よりも薄い薄肉部６を備えている。放射線は電極３，４を少なくとも部分的に透過しなければならないので、導電性ポリシリコン電極３，４の薄肉部は、電極３，４内への吸収によって生じる感度損失を極少化するために典型的には５０ｎｍの厚さにしている。他方、電極３，４の取り囲みゾーン７の厚さ、すなわち、典型的には約３５０ｎｍの厚さが厚くなりすぎるのは、電極３，４の抵抗の観点から避けるのが望ましい。電極３，４は、電荷をできるだけ高速に転送して電荷の不鮮明化を除去するために、可及的に高速クロック速度で動作させることが重要である。というのは、電荷の不鮮明化は、電荷が転送期間中に積算されるという事実によって生じるからである。最高周波数はほぼ電極３，４の抵抗によって決定される。それ故に、転送速度はより高く、電極３，４がより厚いと不鮮明度はより小さくなる。
【００２９】
列方向には、図１ｄに示すように、電極は絶縁材料のみによって相互に分離されている。絶縁材料の最小厚さは、電極３，４が短絡を生じないような厚さである。絶縁材料の厚さは、ＣＣＤの電荷転送方向の絶縁材料の下方の隣接キャパシタ相互間の電位差にわずかな影響しか与えないように、できるだけ薄くする。
【００３０】
この実施の形態では、各電極の薄肉部６は関連する電極内でセンター合わせされる。電荷の最大量は電荷３，４のセンターで生じる。そのため、Ｓｉ半導体本体１内の打ち込み領域３０と感光性領域８との間の空乏領域における再結合によって引き起こされる損失は生じない。
【００３１】
図示の実施形態では、各電極の局部的な薄肉部６は電極表面の約２５％をカバーする。一定のクロック速度を達成するために、ＲＣ時定数は制限されなければならない。加えて、電極の感光性表面は、できるだけ広いのが好ましい。電極の与えられた構造、および例えばゲート電極１４の与えられた層厚さの下で、薄肉部６の最適寸法および電極の最大許容抵抗が決定され得る。イメージセンサの分解能が十分であるようにするために、感光性領域は離れてはいるができるだけ近接させるのがよい。かくして各電極の薄肉部は各電極の全表面の２５％よりも広くカバーするのが好ましい。
【００３２】
電極の下の電荷は同じ電極上のクロック信号中にチャネルの方向に移動される。ｐチャネルＣＣＤの場合、電極上のクロック信号の各負電圧パルスは電荷を、この場合は正孔を、水平レジスタの方向に１桁上方に駆動する。しかしながら、ｎチャネルＣＣＤを用いることもできる。クロック信号の各正電圧パルス、この場合は電子は、水平レジスタの方向にチャネルを通して移動される。
【００３３】
図２においては、図１のものと対応する要素には同一の参照符号が用いられている。図２ａにおいて、第１電極３は第１ポリシリコン層１５から形成されている。Ｓｉ基板には、ｐ型チャネル３０、すなわちチャネルストッパによって画定されるｎ型感光性領域８が形成される。半導体本体１の表面２上に、例えば５０ｎｍのＳｉＯ_２および６０ｎｍのＳｉ_３Ｎ_４からなるゲート誘電体１４が設けられる。例えば０．５５μｍの厚さを有するポリシリコン層１５はＣＶＤ技術によってゲート誘電体上に堆積される。ポリシリコンは堆積中または堆積後に打ち込みによって原位置でドーピングすることができる。第１電極３はレジスト層をポリシリコン層１５に加えることによって形成される。レジストはマスクを通して露光される。マスクが現像された後、露出位置のレジストが除去され、その結果としてレジストパターンが得られる。エッチング工程のためにウエット化学エッチング処理または反応性イオンエッチング処理を行なうことができる。第１電極３は、一般的には３μｍの長さおよび６μｍのピッチを持っている。ポリシリコンとＳｉ_３Ｎ_４との間に優れたエッチングを選択的に施すことにより、Ｓｉ_３Ｎ_４はほとんど悪影響を受けることがない。
【００３４】
続いて、第１電極３のポリシリコンは０．３μｍ程度の厚さ２０まで熱酸化され、その結果、ポリシリコンの表面（図２ｂ）にＳｉＯ_２層３１が形成される。オプションとして、窒化物層３２を例えば２０〜４０ｎｍの厚さに堆積することができる。その場合、ポリシリコン層１５の厚さは例えば０．４５μｍとなるようにするのがよい。次に、第１導電性ポリシリコン層１５と同様にして、第２導電性ポリシリコン層１８が厚さ０．４５μｍに堆積される。
【００３５】
第２電極４は、第２導電性ポリシリコン層１８が第１導電性ポリシリコン層１５の厚さ２０とほぼ同じ厚さ１９に減少されるようにして形成される（図２ｃ）。第２導電性ポリシリコン層１８の厚さ１９の減少は、例えば米国特許第５５４１１３３号明細書に開示されているように、化学機械的研磨およびエッチング法、またはリソグラフィー（パターン転写）およびエッチング法によって達成することができる。第２電極４は、第１電極３の相互間に位置している。電極３，４は厚さ０．２５μｍにまで酸化される（図２ｄ）。窒化膜層３２が堆積される場合、その窒化膜層３２は表面からエッチングされる。マスク手段によってパターン化されたレジスト層が備えられ、マスク手段を介してレジスト層の露光、続いてレジスト層の現像が行われる。レジストの開口では、ＳｉＯ_２が例えばＣＦ_４プラズマでエッチングされる（図２ｅ）。ポリシリコンに対するＳｉＯ_２を選択的にエッチングすることによって、ポリシリコンはほぼ悪影響を受けることなく残留する。好ましくは、レジストは、総ての電極３，４の薄肉部６の形成に先だって、導電性ポリシリコンのエッチングによって除去される（図２ｆ）。電極３，４の薄肉部６が例えば５０ｎｍの厚さを持っているとすれば、厚さのバラツキは数パーセント程度である。第１電極３と第２電極４の間に厚さの差が存在する結果、薄肉部６がポリシリコンのエッチングを別々に行うことができるという利点を発揮することができる。その場合、第一に、第１電極３の頂面上のＳｉＯ_２の開口がエッチングされ、続いて、第１電極３のポリシリコンがエッチングされる。それに続いて、第２レジストパターンを用いて、第２電極４の頂面上のＳｉＯ_２の開口がエッチングされ、その後、開口内でポリシリコンがエッチングされる。その後、レジストが除去される。
【００３６】
好ましくは、開口はポリシリコン電極のセンターでエッチングされる。電極のエッジにおけるポリシリコンの厚さの変化の結果として（図２ａ）、薄肉部相互間に超高度の均一性が電極３，４のセンターで達成される。
【００３７】
電極３，４の導電性ポリシリコン層の厚さは酸化によって減少させることができる（図２ｇ）。熱酸化工程の間、表面のポリシリコンはＳｉＯ_２に変換される。その成長速度は正確に制御され、高度に均一である。その結果、電極３，４の薄肉部の厚さは非常に正確に調整され得る。酸化の結果として生じる厚さのバラツキはほぼ１％である。電極の導電性ポリシリコン層の厚さは窒化により同様にして減少させることができる。熱窒化工程の間、表面のポリシリコンはＳｉ_３Ｎ_４に変換される。ポリシリコンのＳｉ_３Ｎ_４へのこの変換は上述のＳｉＯ_２の形成時と同等の低い速度で行われ、その結果、電極３，４の薄肉部６の厚さを非常に均一に減少させることができる。
【００３８】
ピクセル間の反射差および吸収差を除去するために、電極３，４の薄肉部６は取り囲みゾーン７のほぼ垂直な壁によって取り囲むのがよい。例えば、Ｃｌ_２，ＨＢｒおよびＨｅの混合ガスを用い、１００ｍＴｏｒｒの圧力と３００ワットのパワーで、ほぼ垂直な壁を異方性エッチングすることによって、ポリシリコンでエッチングを行うことができる。上述のように、ＳｉＯ_２のハードマスクが用いられる。
【００３９】
電極の薄肉部６の厚さを最大５０ｎｍまでの範囲内で選択することによって、本実施の形態においては、半導体本体の感光性領域の量子効率は短波長電磁放射線（λ＝４５０ｎｍ）に対して少なくとも１４％である。図３は、もし電極３，４の薄肉部６の厚さが５０ｎｍ（曲線２）から約１０ｎｍ（曲線３）へ減少すると、短波長電磁放射線（λ＝４５０ｎｍ）に対する量子効率が大分増加することを示している。基準曲線（曲線１）では、電極の厚さは３００ｎｍである。
【００４０】
電極の抵抗が高くなり過ぎないようにするため、適度に導電性を有するポリシリコンは例えば１０^−４オームｃｍの固有抵抗を持っている。高度にドーピングされたポリシリコン層のシート抵抗が４００オーム／ｓｑを超えないようにするために、電極の薄肉部の最小厚さは２５０ｎｍである。好ましくは、その厚さは、電極の抵抗を減らすために、２５０ｎｍよりも厚くなるように選定される。
【図面の簡単な説明】
【図１ａ】
本発明が実施されるイメージセンサの一実施形態を示す説明図である。
【図１ｂ】
図１ａに示すイメージセンサの実施形態における撮像部の平面図である。
【図１ｃ】
図１ｂのＩａ−Ｉａ線から見たイメージセンサの実施形態における撮像部の断面図である。
【図１ｄ】
図１ｂのＩｂ−Ｉｂ線から見たイメージセンサの実施形態における撮像部の断面図である。
【図２ａ】
イメージセンサの製造工程における、第１電極を形成した後の中間生成物の断面図である。
【図２ｂ】
酸化および窒化物堆積後の中間生成物の断面図である。
【図２ｃ】
第２導電性ポリシリコン層をエッチングした後の中間生成物の断面図である。
【図２ｄ】
酸化後の中間生成物の断面図である。
【図２ｅ】
ＳｉＯ_２内の開口をエッチングした後の中間生成物の断面図である。
【図２ｆ】
ポリシリコンをエッチングした後の中間生成物の断面図である。
【図２ｇ】
ポリシリコン電極の厚さがさらに減少される酸化工程後の中間生成物の断面図である。
【図３】
ポリシリコン電極の肉薄部の種々の厚さに対する量子効率を波長の関数として実験結果を示す特性図である。

Claims (12)

1. 表面（２）に複数の電極（３，４）を有する半導体本体（１）を備え、各電極はＭＯＳキャパシタ（５）を形成するように前記半導体本体（１）および中間誘電体（１４）と結合され、前記電極（３，４）は取り囲みゾーン（７）よりも薄い薄肉部（６）を有し、各電極（３，４）の下に前記半導体本体（１）の感光性領域（８）が位置しており、前記感光性領域は電磁放射線を受けて、その電磁放射線を電荷に変換するように構成されているイメージセンサにおいて、前記ＭＯＳキャパシタ（５）は、マトリクスアレイ（９）の形で互いに隣り合って配置され、前記電極（３，４）は行（１０）内では互いに接続され、かつ電気的に接触し、前記ゲート電極（３，４）は列（１１）内では電気絶縁材料（１２）によってのみ分離されていることを特徴とするイメージセンサ。
2. 前記各電極（３，４）の前記薄肉部（６）は関連する電極（３，４）にセンター合わせされていることを特徴とする請求項１に記載のイメージセンサ。
3. 前記各電極（３，４）の局部的な薄肉部は関連する電極表面の少なくとも２５％をカバーしていることを特徴とする請求項１に記載のイメージセンサ。
4. 各電極（３，４）の下の電荷は、前記関連する電極にクロック信号が印加されたとき移動されることを特徴とする請求項１に記載のイメージセンサ。
5. 表面（２）に複数の電極（３，４）を有する半導体本体（１）を備え、各電極はＭＯＳキャパシタ（５）を形成するように前記半導体本体（２）および中間誘電体（１４）と結合され、第２の電極（４）は取り囲みゾーン（７）よりも薄い薄肉部（６）を有し、各電極（３，４）の下に前記半導体本体（１）の感光性領域（８）が位置しており、前記感光性領域は電磁放射線を受けて、その電磁放射線を電荷に変換するように構成され、第１電極（３）はポリシリコンからなる第１層（１５）から形成され、前記第１電極（３）と第２電極（４）の間に絶縁体（１６）が設けられるイメージセンサの製造方法において、ポリシリコンからなる第２層（１８）がポリシリコンからなる第１層の厚さ（２０）とほぼ同じ厚さ（１９）に減少され、前記ポリシリコンをエッチングすることによって全電極（３，４）に薄肉部（６）が形成されることを特徴とする、イメージセンサの製造方法。
6. 前記複数の電極（３，４）の前記薄肉部（６）は同時に形成されることを特徴とする請求項５に記載の方法。
7. 各電極（３，４）の前記薄肉部（６）は関連する電極（３，４）のセンターでエッチングされることを特徴とする請求項５または６に記載の方法。
8. 前記電極（３，４）のポリシリコン層（１５，１８）の厚さは酸化の結果として減少することを特徴とする請求項５に記載の方法。
9. 前記電極（３，４）のポリシリコン層（１５，１８）の厚さは窒化の結果として減少することを特徴とする請求項５または６に記載の方法。
10. 前記電極（３，４）の前記薄肉部（６）は前記電極（３，４）の取り囲みゾーン（７）のほぼ垂直な壁によって取り囲まれることを特徴とする請求項５ないし７のいずれか１項に記載の方法。
11. 前記電極（３，４）の前記薄肉部（６）は最大限５０ｎｍの厚さであることを特徴とする請求項５ないし１０のいずれか１項に記載の方法。
12. 前記電極（３，４）の取り囲みゾーン（７）は少なくとも２５０ｎｍの厚さであることを特徴とする請求項５ないし１１のいずれか１項に記載の方法。

Images