JP2004507964A - A/dコンバータの較正 - Google Patents
A/dコンバータの較正 Download PDFInfo
- Publication number
- JP2004507964A JP2004507964A JP2002523717A JP2002523717A JP2004507964A JP 2004507964 A JP2004507964 A JP 2004507964A JP 2002523717 A JP2002523717 A JP 2002523717A JP 2002523717 A JP2002523717 A JP 2002523717A JP 2004507964 A JP2004507964 A JP 2004507964A
- Authority
- JP
- Japan
- Prior art keywords
- change
- skip rate
- skip
- rate
- calibration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1004—Calibration or testing without interrupting normal operation, e.g. by providing an additional component for temporarily replacing components to be tested or calibrated
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Abstract
Description
技術分野
本発明は、アナログ−ディジタル(A/D)コンバータに関し、特に、このようなコンバータのバックグランド較正に関するものである。
【0002】
A/Dコンバータの性能は、様々な基礎的要素に係る非理想的な影響により制限される。このような影響のいくつかの作用は、参考文献[1]等に記載されたようにディジタル較正により対応することができる。ここで、一連のディジタル較正係数は推定されたアナログ回路の誤差を補正するために使用される。問題は、当該係数を推定したときと全く同じ条件で回路を動作したときに較正係数の誤差が最も少ないという点である。例えば、温度、供給電圧、またはバイアス電流が変化した場合は、誤り補正を最適化するために新たな一連の係数が必要となる。
【0003】
通常、正常な動作をしているA/Dコンバータを連続的に較正するためにバックグランド較正と呼ばれる技術(参考文献[2])が用いられる。しかし、バックグランド較正の工程は、A/Dコンバータを通過する正常な信号の流れを中断し、よって、出力に誤差を生じさせる。例えば、参考文献[3]に記載されたように補間(interpolation)によってこのような誤差の大きさを低減させる技術がある。バックグランド較正シーケンスにおいて、この「スキップ・アンド・フィル(skip−and−fill)」方法は、k番目のサンプル位置ごとにサンプリングを中断し、補間サンプルを出力ストリームに挿入することにより較正用タイムスロットを作成する。このような較正シーケンスが連続的に繰返される。それでも、A/Dコンバータのバックグランド較正により生成された補間サンプルは、例えばディジタル通信システムにおけるビット誤り率の増大を招く。信号品質および電力効率の双方の観点から、可能な限りA/Dコンバータのバックグランド較正を回避することが望ましいであろう。
【0004】
本発明の目的は、従来よりも低いビット誤り率のA/Dコンバータのバックグランド較正技術を提供することである。
【0005】
この目的は、添付の請求項に従って達成される。
【0006】
要するに、本発明は、動作状態が安定している時には通常、バックグランド較正が不要であるという知見に基づく。温度、供給電圧等の臨界動作パラメータ等用の内部(on−chip)または外部(off−chip)センサを使用することによって、動作状態の変化を探知することと、安定した状態でバックグランド較正のサンプルスキップ率を低下させることとが可能となり、よって、定常状態でビット誤り率を低下させることができる。この取り組み方法の別の長所は、動作状態が非常に急激に変化している場合、そういった状態を探知するとスキップ率が増加する可能性もあるということである。この状況では、コンバータを常時較正するために、バックグランド較正により生じた誤差レベルをやや増大させた方がよい。
【0007】
本発明は、添付図と共に以下の説明を参照することにより本発明の目的および長所の双方を最もよく理解することができる。
【0008】
詳細な説明
さらに一般的なバックグランド較正方法の1つとして、図1および図2に示された「スキップ・アンド・フィル(skip−and−fill)」方法(参考文献[3][4])を用いることがある。
【0009】
図1は、インターポレータを有する従来のA/Dコンバータのブロック図である。アナログ信号がA/Dコンバータ10に送られる。ディジタルサンプルはインターポレータ12および遅延要素14に送られる。通常、スイッチ16は図示された上側の位置にあり、その位置において遅延要素14からサンプリング間隔Tでディジタルサンプルが出力される。k番目のサンプルごとにスイッチ16は下側の位置に強制的に切り換えられ、その位置においてサンプルはスキップされその代わりにインターポレータ12から補間ディジタルサンプルが出力される。その後、スイッチ16は上側の位置に戻る。補間の際に、較正、またはA/Dコンバータ10の完全な較正の一部が実施される。この動作が周期的に繰り返される。
【0010】
図2は、図1のA/Dコンバータでのサンプリングを示したタイムチャートである。破線はスキップされたサンプルの実値を意味する。補間の帯域幅が制限されるために補間値が実値と異なっている場合がある。当該補間値は周囲のサンプルにより作成される図内の補間曲線上にある。これら周囲のサンプルが図1の遅延要素14の原因となる(補間を可能にするために、スキップしたサンプルの前後どちらにおいてもサンプルは要求される)。
【0011】
ディジタル無線システムの実施例が図3に示される。アナログ無線周波数(RF)信号が受信され、RFフロントエンド20を用いて基本帯域に変換される。当該基本帯域信号はA/Dコンバータ22によりディジタル化され、さらにディジタル信号処理(DSP)ユニット24によりディジタル形式で処理される。伝送品質はディジタル出力信号dOUTのビット誤り率(BER)の基準で測定することができる。通常、当該伝送品質は、RFフロントエンドおよびA/Dコンバータの性能により制限される。
【0012】
当該A/Dコンバータの性能は、部品の不適合性等の複合静誤差、および動作状態を表す複数のパラメータに左右される。このようなパラメータには、例えば、温度、供給電圧、バイアス電流がある。通常、動作範囲はパラメータごとに規定されるので、一次元的または多次元的な空間が形成される。一例として、接合部の温度Tjおよび供給電圧Vsupに対する2次元的動作空間が図4に示される。時間の経過に伴うこれら2つのパラメータの同時変化が曲線で示される(時間はt0からt2まで増加する)。
【0013】
部品の不適合性および変動する動作状態の影響はディジタル較正等により低減することができる。問題は、A/Dコンバータを能率的にディジタル較正するには、動作状態が変化するたびに較正係数を更新する必要がある点である。このような再較正は、フォアグランドまたはバックグラウンドで行うことができる。
【0014】
フォアグラウンド較正は、較正シーケンスを完了するまでA/Dコンバータを通過するデータの流れを完全に遮断する。ディジタル無線システムでは、これにより、較正シーケンスが行われる間中、全トラフィックが停止することになろう。いかなる正常な動作モードでも、このような中断を受け入れることはできず、従って、フォアグランド較正は開始時、またはA/Dコンバータのオフライン時にしか用いることができない。よって、この問題を解決するためにバックグランド較正が用いられる。
【0015】
また、フォアグランド較正ほどではないが、バックグランド較正もA/Dコンバータの信号の流れを妨げる。信号品質における損失は補充サンプル(fill sample)およびサンプル間隔の精度関数である。補充サンプル間隔がさらに広い(またはスキップ率がさらに低い)と、ある長さのサンプルシーケンスにおける誤差エネルギーが低減する。しかし、補充サンプル間隔が広すぎる場合、バックグランド較正は急激な動作状態の変化を能率的に探知することができない。
【0016】
システムレベルの観点から見たフォアグランド較正とバックグランド較正の相違が図5および図6に示される。
【0017】
フォアグランド較正方法は、開始時(t=0)に、最適な一連の較正係数を検出することができる。これは、システムレベルにおいて低いビット誤り率BER0で示される。時間が経過すると動作状態が変化すると共にビット誤り率も変化し、図5に示されたように、この管理外の変動はかなり大きなものとなり得る。
【0018】
バックグランド較正は、較正シーケンスの連続的な繰返しを伴い、A/D変換はそのシーケンスにおいて所定数のサンプル位置で中断され、スキップされたサンプルは、通常補間により得られる補充サンプルに置換される。比較的高密度のバックグランド較正シーケンス(高いスキップ率)を使用すると、急激な動作状態の変化を受けてもビット誤り率を安定させることができる。これは図6に示されており、ビット誤り率は基本的に一定である。図7は、図6の拡大図であり、スキップされたサンプルが刻みマークで示されており(これらのサンプル間にはk−1個の正規のサンプル(regular sample)が存在している)、較正シーケンスの長さが示されている。バックグランド較正における「スキップ・アンド・フィル(skip−and−fill)」工程の結果、達成可能な最低ビット誤り率は、最適なBER0からBER1に上昇し、これはバックグランド較正シーケンスの密度またはスキップ率、および補充サンプルの精度により決定される。
【0019】
従来技術では、バックグランド較正シーケンスは、その必要性の有無にかかわらず、連続的に一定のスキップ率で繰り返す。しかし、安定した動作状態下では、A/Dコンバータを連続的に再較正することは実際あまり必要ない。補充サンプル誤差を小さくすることはできるが、依然として不要なA/D変換誤差は残る。従って、動作状態が安定しているときは、バックグランド較正はできるだけ抑制されるべきである。
【0020】
本発明は、動作状態の変化を探知し、かつバックグランド較正スキップ率を動作状態変化率に適応することにより連続的なバックグランド較正の有する問題を解決する。
【0021】
図8は、本発明の原理を示した図7との対応図である。第1番目の較正シーケンスは図7と同一であり、よってビット誤り率BER1を有する。第2番目の較正シーケンスは圧縮されている。つまり、刻みマークの間隔が縮小していることによって示されるように、スキップ率が増加している。これは、ビット誤り率は増加するが、動作状態の急激な変化をより適切に探知することを意味する。図8の第3番目の較正シーケンスは拡張されている。つまり、刻みマークの間隔が拡大していることによって示されるように、スキップ率が低下している。これは、動作状態の急速な変化を探知する能力が低くなる代わりにビット誤り率が低くなることを意味する。よって、動作状態が安定している期間中は、較正シーケンスを拡張するのが適切である。
【0022】
上記議論から、動作状態の変化を探知することは、ビット誤り率を制御する際の基本的なステップであることは自明である。図9は、このような変化を探知する模範的な方法を示した図である。各動作状態パラメータはベクトル成分とみなされ、図9の各ベクトルは、直前の較正シーケンス以降の動作状態の変化を示している(較正シーケンスは瞬時t0からt9において開始する)。較正シーケンスにおける動作状態の全体的な変化を表す適切な指標は、そういった差ベクトルの大きさで示される。
【0023】
差ベクトルの大きさを規定するために様々な方法が可能である。1つの可能性としては、
ここで、
Δxは差ベクトルの大きさである。
Δx iは動作状態パラメータの変化である。
Nは動作状態パラメータの数である。
ciは異なるパラメータの相対的重要度を表す重み係数である。
別の可能性としては、
さらに別の可能性としては、
最後に述べた実施例では、構成要素の最大の(重み付けの)大きさは、全体的な変化を示している。
【0024】
図10は、本発明の模範的な実施形態におけるシステムレベルのビット誤り率の挙動を示したタイムチャートである。この実施形態では、較正シーケンスにおける動作状態の変化を表す指標が最大値を上回る場合、スキップ率はさらに高い比率に上昇する。他方、当該指標が最小値を下回る場合、スキップ率はさらに小さい比率に低下する。当該指標が最大値と最小値との間に位置する場合、標準的なスキップ率が用いられる。
【0025】
図9では、t0とt1間の第1番目の差ベクトルが最大値と最小値の間に位置すると想定される。よって、図10のt1とt2間の第1番目の較正シーケンスは「正常な」ビット誤り率BER1を生成する。この較正シーケンスの間、動作状態がさらに急激に変化したことが、図9のt1とt2間の差ベクトルがさらに長いことからわかる。このさらに長いベクトルは最大値を上回る大きさであると想定される。よって、図10のt2とt3間の較正シーケンスにより示されるように、スキップ率が増加することになり、較正シーケンスは時間的に圧縮されることになる。図10を見てわかるように、これはまた、BER1以上にビット誤り率を上昇させる。図9のt2とt3間の次の差ベクトルも長さで最大値を上回るので、図10のt3とt4間の次の較正シーケンスも圧縮されることになる。t6とt8間において、図9のt5とt7間の差ベクトルは正常な長さであるため、較正シーケンスは再度、正常なスキップ率に拡張される。図9のt5とt7間においては動作状態の変化はわずかであり、よって、最小値よりも小さい大きさの短い差ベクトルだけが存在する。これは、図10のt6とt8間には、正常なスキップ率より低い比率で、拡張された較正シーケンスが存在することを意味する。この説明から、その時間のほとんどで動作状態がゆっくりと変化する場合は、平均ビット誤り率BER2は、BER0とBER1の間に位置することがわかる。
【0026】
図9と図10を参照して説明した処理の複雑さは、較正シーケンスが同じスキップ率を持たない場合、差ベクトルが不均一な時間周期にわたって変化を示すことである。可能性のある解決法は、異常シーケンスから得た変化の指標を時間補償倍率(time compensating scale factor)で乗ずることである。この方法では、全ての指標が同じ時間周期に関するものとなる。別の可能性は、正常なシーケンス長および異常なシーケンス長に対して異なる最大値および最小値を有することであり、それにより、最大値および最小値に直接時間補償を含める。
【0027】
各較正シーケンスの末端で動作状態パラメータの変化を測定する代替案は、定期的に測定を実施することである。この方法では、測定時間周期は常に一定である。この時間周期は、例えば、正常な長さの較正シーケンスに等しい。次の較正シーケンスがぴったり測定完了時に始まらなくても、こういった時間周期の間に測定された変化は、当該次の較正シーケンスのスキップ率に影響を与える。しかし、較正シーケンス内のスキップ率を変化させること(および次のシーケンスが開始するまで待機しないこと)も可能である。
【0028】
本発明の別の実施形態は、さらに可能性のあるスキップ率を含む。この実施形態では、前の較正シーケンスからの変化の指標が最大値を上回る限りは、スキップ率は、その上限に到達するまで上昇する。同様に、前の較正シーケンスからの変化の指標が最小値を下回る限りは、スキップ率は、その下限に到達するまで低下する。最終的に、前の較正シーケンスからの変化の指標が最大値と最小値の間にある限り、前のスキップ率が正常なスキップ率より高いか低いかに応じて、スキップ率は、正常なスキップ率に到達するまで増減する。図11は、この実施形態の典型的な挙動を図示している。
【0029】
単純化した実施形態では、変化しきい値は1つだけである。そのしきい値を上回る場合は、さらに高いスキップ率が選択される。変化率がしきい値を下回る場合は、さらに低いスキップ率が選択される。
【0030】
前記さらに高いスキップ率と前記さらに低いスキップ率との間にさらなるスキップ率を含むように前記実施形態を拡張することもできる。そのしきい値を上回る場合は、最大スキップ率に到達するまでさらに高いスキップ率が選択される。変化率がしきい値を下回る場合は、最小スキップ率に到達するまでさらに低いスキップ率が選択される。図12は、この実施形態の典型的な挙動を図示している。
【0031】
スキップ率を徐々に増減させる代わりに、基本的に変化率の逆数に比例するスキップ間隔kを選択することもできる。例えば、
さらに一般的には、スキップ間隔はΔxとΔtの関数とすることができる。
【0032】
図13は、本発明の方法の模範的な実施形態を図示したフローチャートである。ステップS1は、例えば上記方程式の1つに基づいて動作パラメータ変化を決定および組み合わせることにより動作状態の変化を決定する。ステップS2は、変化が所定のしきい値を上回るかを判断する。上回る場合は、次の較正シーケンスのスキップ率を高い比率に設定する。さもなければ、ステップS4は当該スキップ率を低い比率に設定する。ステップS3またはステップS4の次の処理はステップS1に戻る。ステップS1とS2は各較正シーケンスの末端で実施される。
【0033】
図14は、本発明に基づいたA/Dコンバータ較正装置の模範的な実施形態を図示したブロック図である。一連の動作状態パラメータセンサ100は現在の動作状態を検出し、該状態は、パラメータx1,・・・,xNで示される。この実施形態では、センサ100はA/Dコンバータ本体と同一のチップに一体化されたものと想定される。しかし、複数または全てのセンサが当該チップから独立して具備される実施形態も実施可能である。測定されたパラメータは、アナログまたはディジタル形式で、例えば、動作状態変化検出器102に転送される。当該動作状態変化検出器102は、例えば、上記方程式の1つに基づいて変化の指標を決定し、且つこの指標が所定の変化しきい値を上回るかを判断する。判断された変化の指標がしきい値を上回るか否かに応じて次のバックグランド較正シーケンスのスキップ率を高い値または低い値に設定する較正制御ユニット104に較正制御信号CTRL_SKP_RTが送られる。図10の実施形態では、変化検出器102および制御ユニット104はA/Dコンバータチップの外部にあるものとして図示されている。しかし、この構成要素のうち一方または両方がA/Dコンバータ本体と一体化する実施形態も実施可能である。A/Dコンバータの外部に配置されるときは、変化検出器102は、マイクロプロセッサ、信号プロセッサまたはFPGA( Field−Programmable Gate−Array)を用いて実行することができる。チップ上に配置されるときは、特定用途向ディジタル回路(Application−specific digital circuit)として実行することができる。
【0034】
実際には、絶対的なパラメータ値を正確に検出する必要はないので、低電力消費型の単純なオンチップまたはオフチップ型装置を用いて動作状態を検出することができる。単一要件は、相対的な変化を十分な分解能および速度で検出することができることである。一例として、0.1℃以下の温度変化は、温度が0から90℃の範囲内で検出されるものと想定される。そのとき、公称量子化レンジ−5から+95℃の10ビットA/Dコンバータを使用することができる。これは、0.1℃の温度分解能に相当する。例えば、センサの製造上の偏差により起こり得る数℃程度の温度変位は通常許容される。
【0035】
図15は、接合部の温度センサの模範的な実施形態を示している。この実施形態では、「絶対温度に比例する」(PTAT)電圧基準VPTAT並びに温度および可能性として供給電圧と無関係な電圧基準VFIXにより温度を検出する。
【0036】
図16は、接合部の温度センサの別の模範的な実施形態を示している。この実施形態では、図15の基準電圧が対応する電流基準に置換される。
【0037】
図17は、バイアス電流センサの模範的な実施形態を示している。この実施形態では、監視バイアス電流の複製値を一定の基準電流と比較することによりバイアス電流の変化量を検出することができる。
【0038】
図18は、供給電圧センサの模範的な実施形態を示している。この実施形態では、供給電圧を2つの抵抗に分圧し、分圧の結果生じた電圧を一定の基準電圧と比較することにより、例えば1.25Vのバンドギャップリファレンスから電圧の変化量を検出する。
【0039】
図15から図18を参照して記載したセンサの実施形態の実施に関する詳細は、参考文献[5]において理解することができる。当該参考文献はPTAT、定電圧および定電流を詳細に説明している。
【0040】
図19は、動作状態変化検出器の模範的な実施形態を図示したブロック図である。測定されたパラメータ値は、センサ100から一群のA/Dコンバータ200に転送される。ディジタル化された値は、RAMセル202および加算器204に転送される。当該加算器204は、測定されたパラメータ値と、先の較正開始時にRAMセル202に格納された値との差を形成する。ユニット206は、例えば前記方程式の1つに基づいて変化の指標を決定する。この変化の指標はしきい値ユニット208に転送される。当該変化の指標がしきい値を上回る場合、CTRL_SKP_RT信号は、より高いスキップ率を選択する。さもなければ、より低いスキップ率を選択する。また、ユニット206は、変化値が決定されるたびに現状のセンサ値をRAMセル202に書き込むことを可能にする信号を生成する。
【0041】
ノイズおよび不測の故障の影響を軽減し、かつ全般的に推定較正係数の精度を改善すべく、複数の較正シーケンスからの係数の平均化を用いて、較正を統計的に精密化することができる。
【0042】
本発明が従来技術よりも有利である点の1つは、制御バックグランド較正を可能にすることである。動作状態が安定している時にバックグランド較正のスキップ率を低下させることによりA/Dコンバータ内の信号の流れが中断される頻度が低くなるので、ビット誤り率が改善される。
【0043】
別の長所は、バックグランド較正のスキップ率が低いため電力を節約する点である。この特徴は、特に移動端末等の電池式の機器において効果的である。
【0044】
本発明は、最も知られたA/Dコンバータ構造のバックグランド較正に適用可能な包括的な方法を示しており、よってディジタル無線システムに係る用途のみならず、多くの用途に適用する。
【0045】
本発明は特定の較正体系に制限されない。その代わり、広範囲な新規的かつ既存のバックグランド較正体系の1つを用いると同時に本発明を用いることによりシステム性能全体を改善することが可能となる。
【0046】
さらに、本発明は、添付図の補間型のスキップ・アンド・フィル(skip−and−fill)バックグランド較正に制限されない。また、主な変換経路を通過するデータの流れを時折遮断するバックグランド較正のいずれにも同様に適用可能である。一例として、主となるA/Dコンバータによりスキップされるサンプルをサンプリングするために低性能補助A/Dコンバータを使用することができる。
【0047】
添付の請求項に規定される本発明の範囲に逸脱することなく、本発明に様々な変形および変更を加えることができることは当業者には自明である。
【図面の簡単な説明】
【図1】図1は、インターポレータを有する従来のA/Dコンバータのブロック図である。
【図2】図2は、図1のA/Dコンバータによるサンプリングを示したタイムチャートである。
【図3】標準的なディジタル無線システムの簡略化したブロック図である。
【図4】図4は、動作状態が時間の経過と共にどのように変化するかを示した図である。
【図5】図5は、最初のA/Dコンバータフォアグランド較正後のシステムレベルのビット誤り率の挙動を図示したタイムチャートである。
【図6】図6は、A/Dコンバータバックグランド較正を使用した場合のシステムレベルのビット誤り率の挙動を図示したタイムチャートである。
【図7】図7は、図6の拡大図である。
【図8】図8は、異なるスキップ率でのシステムレベルのビット誤り率の挙動を図示したタイムチャートである。
【図9】図9は、動作状態の変化を探知する模範的な方法を示した図である。
【図10】図10は、本発明の模範的な実施形態におけるシステムレベルのビット誤り率の挙動を示したタイムチャートである。
【図11】図11は、本発明の別の模範的な実施形態におけるシステムレベルのビット誤り率の挙動を示したタイムチャートである。
【図12】図12は、本発明のさらに別の模範的な実施形態におけるシステムレベルのビット誤り率の挙動を示したタイムチャートである。
【図13】図13は、本発明に基づいたA/Dコンバータ較正方法の模範的な実施形態を示したフローチャートである。
【図14】図14は、本発明に基づいたA/Dコンバータ較正装置の模範的な実施形態を示したブロック図である。
【図15】図15は、接合部の温度センサの模範的な実施形態を示している。
【図16】図16は、接合部の温度センサの別の模範的な実施形態を示している。
【図17】図17は、バイアス電流センサの模範的な実施形態を示している。
【図18】図18は、供給電圧センサの模範的な実施形態を示している。
【図19】図19は、動作状態変化検出器の模範的な実施形態を示したブロック図である。
Claims (20)
- 動作状態の変化を探知する過程と、
バックグランド較正スキップ率をA/Dコンバータ動作状態変化率に適応させる過程とを含むスキップ・アンド・フィル(Skip and fill) 型のA/Dコンバータバックグランド較正方法。 - 少なくとも1つの動作状態パラメータの変化を表す指標を決定する過程と、
前記指標が所定の変化しきい値を上回る場合、前記スキップ率を上昇させる過程と、
前記指標が前記変化しきい値を下回る場合、前記スキップ率を低下させる過程とを含む請求項1の方法。 - 少なくとも1つの動作状態パラメータの変化を表す指標を決定する過程と、
前記指標が第1の所定のしきい値を上回る場合、前記スキップ率を上昇させる過程と、
前記指標が第2の所定のしきい値を下回る場合、前記スキップ率を低下させる過程とを含む請求項1の方法。 - 前記決定する過程が繰返して行われる請求項2の方法。
- 前記指標が前記変化しきい値を上回る限りは、前記スキップ率を、最大スキップ率に到達するまで上昇させる過程を含む請求項4の方法。
- 前記指標が前記変化しきい値を上回らない限りは、前記スキップ率を、最小スキップ率に達するまで低下させる過程を含む請求項4の方法。
- 前記決定する過程が繰返して実施される請求項3の方法。
- 前記指標が前記第1のしきい値を上回る限りは、前記スキップ率を、最大スキップ率に達するまで上昇させる過程を含む請求項7の方法。
- 前記指標が第2しきい値を下回る限りは、前記スキップ率を、最小スキップ率に到達するまで低下させる過程を含む請求項7の方法。
- 少なくとも1つの動作状態パラメータの変化を表す指標を決定する過程と、
前記指標の関数を評価することにより新規のバックグランド較正スキップ率を決定する過程とを含む請求項1の方法。 - 動作状態変化を探知する手段と、
バックグランド較正スキップ率をA/Dコンバータ動作状態変化率に適応させる手段とを含む、スキップ・アンド・フィル(skip−and−fill)型のA/Dコンバータバックグランド較正装置。 - 少なくとも1つの動作状態パラメータの変化を表す指標を決定する手段と、
前記指標が所定の変化しきい値を上回る場合、前記スキップ率を上昇させる手段と、
前記指標が前記変化しきい値を下回る場合、前記スキップ率を低下させる手段と、を含む請求項11の方法。 - 少なくとも1つの動作状態パラメータの変化を表す指標を決定する手段と、
前記指標が第1の所定のしきい値を上回る場合、前記スキップ率を上昇させる手段と、
前記指標が第2の所定のしきい値を下回る場合、前記スキップ率を低下させる手段とを含む請求項11の装置。 - 前記決定する過程を繰返して実施する手段を含む、請求項12の装置。
- 前記指標が前記変化しきい値を上回る限りは、前記スキップ率を、最大スキップ率に到達するまで上昇させる手段を含む請求項14の装置。
- 前記指標が前記変化しきい値を上回らない限りは、前記スキップ率を、最小スキップ率に到達するまで低下させる手段を含む請求項14の装置。
- 前記決定する過程を繰返して実施する手段を含む請求項13の装置。
- 前記指標が前記第1のしきい値を上回る限りは、前記スキップ率を、最大スキップ率に到達するまで上昇させる手段を含む請求項17の装置。
- 前記指標が前記第2しきい値を下回る限りは、前記スキップ率を、最小スキップ率に到達するまで低下させる手段を含む請求項17の装置。
- 少なくとも1つの動作状態パラメータの変化を表す指標を決定する手段と、
前記指標の関数を評価することにより新規のバックグランド較正スキップ率を決定する手段とを含む請求項11の装置。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE0003043-7 | 2000-08-29 | ||
SE0003043A SE517536C2 (sv) | 2000-03-14 | 2000-08-29 | Anordning samt metod för bakgrundskalibrering av A/D- omvandlare |
SE0102078A SE519360C2 (sv) | 2000-08-29 | 2001-06-12 | Anordning samt metod av typen hoppa-över-och-fyll-i för bakgrundskalibrering av A/D-omvandlare |
SE0102078-3 | 2001-06-12 | ||
PCT/SE2001/001802 WO2002019530A1 (en) | 2000-08-29 | 2001-08-24 | A/d converter calibration |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004507964A true JP2004507964A (ja) | 2004-03-11 |
JP4776142B2 JP4776142B2 (ja) | 2011-09-21 |
Family
ID=26655220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002523717A Expired - Fee Related JP4776142B2 (ja) | 2000-08-29 | 2001-08-24 | A/dコンバータの較正 |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1316151B1 (ja) |
JP (1) | JP4776142B2 (ja) |
AT (1) | ATE291291T1 (ja) |
AU (2) | AU8634601A (ja) |
DE (1) | DE60109463T2 (ja) |
SE (1) | SE519360C2 (ja) |
WO (1) | WO2002019530A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6184809B1 (en) * | 1998-08-19 | 2001-02-06 | Texas Instruments Incorporated | User transparent self-calibration technique for pipelined ADC architecture |
DE60014568T2 (de) * | 1999-07-16 | 2005-10-13 | Koninklijke Philips Electronics N.V. | Analog-digital-wandlung |
US6542101B1 (en) * | 2000-07-14 | 2003-04-01 | Lucent Technologies Inc. | Method and apparatus for performing analog-to-digital conversion using previous signal sample(s) |
-
2001
- 2001-06-12 SE SE0102078A patent/SE519360C2/sv unknown
- 2001-08-24 DE DE60109463T patent/DE60109463T2/de not_active Expired - Lifetime
- 2001-08-24 AT AT01965787T patent/ATE291291T1/de not_active IP Right Cessation
- 2001-08-24 EP EP01965787A patent/EP1316151B1/en not_active Expired - Lifetime
- 2001-08-24 WO PCT/SE2001/001802 patent/WO2002019530A1/en active IP Right Grant
- 2001-08-24 JP JP2002523717A patent/JP4776142B2/ja not_active Expired - Fee Related
- 2001-08-24 AU AU8634601A patent/AU8634601A/xx active Pending
- 2001-08-24 AU AU2001286346A patent/AU2001286346B2/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
DE60109463T2 (de) | 2006-04-13 |
EP1316151B1 (en) | 2005-03-16 |
ATE291291T1 (de) | 2005-04-15 |
AU2001286346B2 (en) | 2006-06-15 |
EP1316151A1 (en) | 2003-06-04 |
WO2002019530A1 (en) | 2002-03-07 |
DE60109463D1 (de) | 2005-04-21 |
SE519360C2 (sv) | 2003-02-18 |
SE0102078D0 (sv) | 2001-06-12 |
SE0102078L (sv) | 2002-03-01 |
AU8634601A (en) | 2002-03-13 |
JP4776142B2 (ja) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9483034B2 (en) | Temperature sensor with digital trim and trimming method thereof | |
TWI382777B (zh) | 傳輸功率控制系統、分碼多重存取通訊系統、及控制傳輸功率之方法 | |
JP4776143B2 (ja) | A/dコンバータの較正 | |
KR101450458B1 (ko) | 전원 장치 및 이를 사용한 시험 장치 | |
WO2011104717A1 (en) | Backoff adaptation for digital communication systems with channel quality information | |
US9998101B2 (en) | Method for controlling operation of moving average filter | |
US6784815B2 (en) | A/D converter with adaptive background calibration skip rate | |
KR102365419B1 (ko) | 가스 센서의 캘리브레이션 방법, 컴퓨터 판독 가능한 컴퓨터 프로그램 | |
JP2009521147A (ja) | シグマ−デルタ変換器の入力信号レベルの調節 | |
KR20020016810A (ko) | 이득 제어 장치와 이득 제어 방법, 통신 단말 장치 및 기지국 장치 | |
AU2001282788A1 (en) | A/D converter calibration | |
KR100592902B1 (ko) | 적응형 주파수 제어 장치 및 그 방법 | |
JP4776142B2 (ja) | A/dコンバータの較正 | |
US7729890B2 (en) | Method for determining the change of a signal, and an apparatus including a circuit arranged to implement the method | |
US6957079B2 (en) | Base station transmission power control method and apparatus | |
US20030158878A1 (en) | Digital filter coefficient setting apparatus for and digital filter coefficient setting method | |
CN113985340A (zh) | 电能计量芯片及其相位补偿方法和相位补偿装置 | |
AU2001286346A1 (en) | A/D converter calibration | |
WO2001024469A1 (en) | Method and system for estimating input power in a cable modem network | |
JP2000031823A (ja) | A/d変換器 | |
JPH11257993A (ja) | ディジタル形継電器 | |
Mozek et al. | Calibration and error correction algorithms for smart pressure sensors | |
JP2006352646A (ja) | 絶縁型信号伝送装置、絶縁型信号処理装置および絶縁型信号伝送方法 | |
KR100855443B1 (ko) | 컨버전 에러 보정 ad 컨버터 및 방법 | |
CN114487984A (zh) | 射频电源的校准装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110531 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110628 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4776142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |