JP2004506979A - 高低閾値検出を有する双方向リピータ - Google Patents
高低閾値検出を有する双方向リピータ Download PDFInfo
- Publication number
- JP2004506979A JP2004506979A JP2002520075A JP2002520075A JP2004506979A JP 2004506979 A JP2004506979 A JP 2004506979A JP 2002520075 A JP2002520075 A JP 2002520075A JP 2002520075 A JP2002520075 A JP 2002520075A JP 2004506979 A JP2004506979 A JP 2004506979A
- Authority
- JP
- Japan
- Prior art keywords
- repeater
- detector
- pair
- voltage level
- logic value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0016—Inter-integrated circuit (I2C)
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Dc Digital Transmission (AREA)
- Bidirectional Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Logic Circuits (AREA)
- Bus Control (AREA)
- Radar Systems Or Details Thereof (AREA)
- Manipulation Of Pulses (AREA)
Abstract
リピータは、外部装置からの信号とリピータ内部で発生された信号とを区別するために複数の閾値検出器を使用する。リピータから送信される信号は、２つの閾値レベル間にあるように構成されるので、一方の閾値レベルの検出器はアクティブ信号を検出するが、他方の閾値レベルの検出器はアクティブ信号を検出しない。外部信号がリピータの側（Ａ）上で受信される場合、外部信号は、リピータの他方の側（Ｂ）に伝達され、同時にリピータの他方側（Ｂ）は、外部信号だけを伝達し、同じ側（Ａ）に戻す。このように、一方の側（Ａ）からの内部発生信号は同じ側（Ａ）へ後方に伝達されずに、ラッチアップが回避される。同様に、外部信号が他方の側（Ｂ）で受信される場合、リピータの第１の側Ａは外部発生信号だけを伝達するように構成される。リピータの両側が外部駆動される場合、アクティブ信号は、リピータの両側に伝達され、それによってリピータのないワイヤードバスによって供給される応答をエミュレートする。リピータは特にＩ２Ｃバスアーキテクチャに最適である。
Description
【０００１】
（発明の背景）
１．発明の分野
本発明は、エレクトロニクスの分野、特にＩ２Ｃインタフェースを使用する装置の相互接続を容易にする装置に関するものである。
【０００２】
２．関連技術の説明
フィリップス社によって開発された集積回路間（Ｉ２Ｃ）バスによって、集積回路は、簡単な双方向の２線（＋アース）バスを介して互いと直接通信することができる。装置は、バス上の２つの配線の各々に接続し、２つの配線の一方は、データの通信のための配線（ＳＤａｔａ）であり、他方の配線は、装置間のデータの通信の制御および同期化のための配線（ＳＣｌｋ）である。各装置は、他の装置の各々に並列に接続される。バス線、すなわちＳＤａｔａおよびＳＣｌｋの各々は、バス上の全線のワイヤードＡＮＤの機能を果たす。各装置の出力は、オープンコレクタ／オープンドレイン装置として構成され、１つあるいはそれ以上のプルアップ抵抗器は、バスが休止している間、ソフトロジックハイ値をバス上に保持する。装置がバスへのアクセスを望む場合、この装置は、接地電位に対して導電状態に置かれているオープンコレクタ／オープンドレイン装置を介してロジックロー値にバスを引っ張る。
【０００３】
高速度データ転送を容易にするために、Ｉ２Ｃ仕様はバス上の最大容量性負荷を制限し、それによってバスの最大長を制限する。バス長を２、３メートルに制限する指定された最大容量性負荷は４００ｐｆである。フィリップスセミコンダクタ社からの８２Ｂ７１５集積回路は、特定の最大長を上回るバスのルーティングを可能にするＩ２Ｃバス拡張器である。８２Ｂ７１５は、１０の電流利得を入力から出力へ与え、それによってバス拡張器の入力側のバスに１０の容量性減少を与える。バス拡張器を長い長さの配線の各端部に置くことによって、この配線の容量の１０分の一だけが長い長さの配線の各端部にＩ２Ｃバスまたは装置の負荷として生じる。しかしながら、電流利得のために、長い長さの配線のどちらかの端部の各８２Ｂ７１５の出力はＩ２Ｃ互換がない、何故ならばいかなる装置もＩ２Ｃバスに置くことができるＩ２Ｃ仕様は、最大電流も制限することに留意すべきである。さらに、このＩ２Ｃ互換性がないことは対の８２Ｂ７１５間の媒体の選択に関する長所を生じることを留意すべきである。対の８２Ｂ７１５間の長い長さの配線の代わりに、例えば、光ファイバあるいは他の媒体を使用できる。
【０００４】
リピータは、リピータが伝送路に沿って伝送信号を再整形し、リピータの両側の伝送プロトコルおよび制約をサポートする装置として従来規定される点で拡張器と区別される。リピータは、例えばバスラインの長さの中間点に置かれ、その入力でバスの半分の負荷を減少し、バスの他の半分への伝送のための信号を条件付ける。典型的な単方向リピータは、入力に負荷をほとんど加えない入力インバータと、かなりの負荷を駆動できる駆動インバータを含む出力インバータとを含む。
【０００５】
同じ配線が送信および受信の両方を行うために使用される双方向性構造では、バスリピータは、互いに並列に配線される一対の逆向きの単方向性リピータとして出現する。一方の単方向性リピータの出力は、他方の単方向リピータの入力に接続され、双方向リピータは、バス上の外部発生事象と内部発生事象とを区別し、ラッチアップを排除するように構成される。一方の方向に伝達される入力事象が他方の方向からの入力事象として解釈され、双方向リピータの最初の入力に再伝達される場合、このようなラッチアップを生じる。事象の発信元が事象を中止する場合、この中止は、最初の入力事象の伝達と同じ方向にも伝達されねばならない。
【０００６】
従来の双方向リピータは、一般的には、リピータのどちらかの側が駆動信号を受信しているかを決定し、その後、リピータの第１の側がもはや駆動信号を受信しなくなるまでリピータの反対側からのいかなる入力をも阻止する制御ロジックを含む。
【０００７】
図１は、米国フィリップス社に譲渡され、参照してここに組み込まれる、Ｐｈｉｌｉｐｐｅ Ｍａｕｇｅｒｓのために１９９９年７月１３日に発行された名称が「多方向データ伝送装置」の米国特許第５，９２３，１８７号によって教示されるような従来の双方向リピータ１００のブロック図例である。２つの単方向バッファＣａ、Ｃｂは、２つの制御装置Ｇａ、Ｇｂで制御される。制御装置Ｇａ、Ｇｂがイネーブルにされる場合、パスは、制御装置の入力Ｉと出力Ｏとの間で設けられる。さもなければ、このパスは、入力Ｉおよび出力Ｏとの間でブロックされる。最初に、入力ＡおよびＢの両方がインアクティブ状態の場合、ゲートＧａおよびＧｂの両方がイネーブルにされ、それによってノードＡをバッファＣｂの入力に接続し、ノードＢをバッファＣａの入力に接続する。バッファＣａ、Ｃｂは非反転であるので、各々の出力は、各ノードＡ、Ｂと一致するインアクティブ状態である。ここでアクティブ状態が、ロジックＡＮＤゲートとして作動するバスのようなバス上のインアクティブ状態の存在を無力にし、アクティブ状態がローであることが仮定される。それとは別に、まれに使用されようとも、アクティブ状態はハイであってもよく、バスはロジックオアゲートとして作動する。
【０００８】
ノードの中の１つ、例えばノードＡが、外部装置１１０ａからの駆動信号を介してアクティブ状態に遷移する場合、制御装置Ｇａは、この遷移を「第１」遷移として認識し、制御装置ＧｂをディセーブルにするそのＦ出力をアサートする。Ｇａはイネーブルのままであるために、ノードＡのアクティブ状態は、イネーブルにされた装置ＧａおよびバッファＣｂを介してノードＢ、および外部装置１１０ｂと通信される。しかしながら、ゲートＧｂはディセーブルにされるために、このノードＢのアクティブ状態は、バッファＣａと通信されない。したがって、装置１１０ａをアクティブ状態に駆動する装置１１０ａからの外部刺激が取り除かれる場合、ノードＡは、自由にインアクティブ状態に戻ることができる。ノードＡがインアクティブ状態に戻り、このインアクティブ状態がノードＢおよび外部装置１１０ｂに通信された後、制御装置Ｇａは装置Ｇｂを再イネーブルにする。
【０００９】
上記の例では、制御装置Ｇｂがイネーブルにされる場合、ノードＢの伝達アクティブ状態はバッファＣａに結合され、それによってノードＡをアクティブ状態に内部で駆動することに留意すべきである。その後、最初にノードＡをアクティブ状態に駆動する装置１１０ａからの外部刺激が取り除かれる場合、ノードＡは、アクティブ状態のままであり、装置ＧｂおよびＣａによってノードＢから現在ラッチされるアクティブ状態によって駆動される。リピータ１００の他方の側Ａがアクティブである場合にリピータ１００の一方の側の入力Ｂを制御装置Ｇａを介し切り離すことによって、このラッチング問題が回避される。
【００１０】
当業者に明らかであるように、リピータの一方の側を切り離す従来のリピータは、他方の側がアクティブである場合、リピータの一方の側だけがいかなる時点でもアクティブになるようになると推定する。すなわち、両方の側がアクティブである場合、アクティブになる第１の側が優先する。前述の例では、ノードＢが装置１１０ｂによってアクティブ状態に外部駆動される場合、ノードＡがインアクティブ状態に再び入り、制御装置Ｇｂを再イネーブルにした後までこのアクティブ状態はノードＡに伝達されない。したがって、リピータ１００のＢ側で、連続アクティブ状態は、ノードＢがアクティブ状態を離れる時間までノードＡはアクティブ状態に入る時間から存在する。実は、リピータ１００のＡ側で、ノードＡは、その外部刺激でアクティブ状態に駆動され、次にこの刺激が取り除かれる場合にインアクティブ状態に入り、次にノードＢがアクティブ状態を離れる時間まで、制御装置Ｇｂが再イネーブルにされる場合アクティブ状態に再び入る。すなわち、リピータ１００のＡ側の装置１１０ａは、リピータ１００の他方の側の装置１１０ｂが調べない遷移を調べる。リピータ１００は、単なる再整形装置の役目を果たさないために、この矛盾は、一般に特異な性能をもたらす。
【００１１】
好ましくは、リピータは、どちらかの側の装置に対して「トランスペアレント」である。すなわち、リピータは改良されたバス性能を可能にするが、バス上のリピータの存在は検出不可能であるはずである。このバスがワイヤードＡＮＤバスである場合、例えば、ロジックロー値は、バス上の装置のいずれかがバスをロジックロー値に駆動している限り、ロジックロー値は、伝達され、リピータの両側で保持される。したがって、上記の例では、Ｂ側に対するリピータ１００の動作は、ワイヤードＡＮＤ演算に適切に反映するのに対して、リピータ１００のＡ側の演算は反映しない。
【００１２】
いくつかの仕様、および特にＩ２Ｃ仕様は、２つ以上の装置によってアクティブ状態の同時アサートがある場合の首尾一貫した性能による。Ｉ２Ｃ仕様では、例えば、複数の装置の中のクロック信号の同期化は、第１の装置がバスをローに引っ張る時間および最後の装置がバスをローに引っ張ることを中止する時間によって決定される。前述された従来のリピータは、この仕様、あるいはアクティブローのワイヤードＡＮＤ演算に基づいているいかなる仕様にも対応できない。
【００１３】
（発明の簡単な概要）
本発明の目的は、ほぼバス上の装置にトランスペアレントであるワイヤードバスのための双方向リピータ装置を提供することにある。本発明の他の目的は、リピータ装置の両側のバスにワイヤードＡＮＤ機能を与える双方向リピータ装置を提供することにある。本発明の他の目的は、改良されたターンオン遷移時間を有する双方向リピータ装置を提供することにある。
【００１４】
これらの目的および他の目的は、外部装置からの信号とリピータ内部で発生された信号とを識別するために複数の閾値検出器を使用するリピータを備えることによって達成される。リピータから送信される信号は、２つの閾値レベル間にあるように構成されるので、一方の閾値レベルの検出器はアクティブ信号を検出するが、他方の閾値レベルの検出器はアクティブ信号を検出しない。外部信号がリピータの一方の側（Ａ）で受信される場合、この外部信号はリピータの他方の側（Ｂ）に伝達され、同時に、リピータの他方の側（Ｂ）は、外部信号だけを伝達し、第１の側（Ａ）に戻すように構成される。このように、一方の側（Ａ）からの内部発生信号は、同じ側（Ａ）へ逆向きに伝達されず、ラッチアップが避けられる。同様に、外部信号は他方の側（Ｂ）で受信される場合、リピータの第１の側（Ａ）は外部発生信号だけを伝達するように構成される。リピータの両側は外部から駆動され、アクティブ信号は、リピータの両側に伝達され、それによってリピータのないワイヤードバスによって供給される応答をエミュレートする。
【００１５】
本発明は、添付図面を参照してより詳細に、例として説明される。
【００１６】
図面を通じて、同じ参照番号は、同じあるいは対応する特徴あるいは機能を示す。
【００１７】
（発明の詳細な説明）
本発明は、ハイ電圧（公称Ｖｄｄ＝３〜１０ｖ）インアクティブ状態およびロー電圧（公称Ｖｄｄ／２以下）アクティブ状態を有するワイヤードＡＮＤバスに関して以下に示される。当業者に明らかであるように、補助構造は、ワイヤードＯＲ、アクティブハイ、バスでもまた使用するために公式化されうる。
【００１８】
図２は、本発明によるバスリピータ２００のブロック図の例を示す。リピータ２００は対称的であり、バスドライバ２１０と、「ロー」閾値電圧以下の電圧を検出するように構成される第１の検出器２２０と、「極めてロー」の閾値電圧以下の電圧を検出するように構成される第２の検出器２３０と、その機能が下記に後述されるセット−リセットラッチ２４０とを含む。バスリピータ２００の装置２１０〜２４０の各々は、下記の参照を容易にするためにリピータ２００の「Ａ」側および「Ｂ」側に対応する（ａ）あるいは（ｂ）のいずれかとして示される。
【００１９】
バスドライバ２１０は、特にアクティブハイ入力に応じて「ロー」閾値と「極めてロー」閾値との間にあるアクティブ駆動信号を供給し、インアクティブロー入力に応じてオープンコレクタ／オープンドレインインアクティブ状態を供給するように構成される。特定されたロー電圧出力を供給するバスドライバ２１０の様々な実施形態は当業者に利用可能であるが、参照してここに取り込まれる名称が「電圧安定化ローレベルドライバ」である同時係属の に出願され、米国特許第 号（Ａｌｍａ ＡｎｄｅｒｓｏｎおよびＰａｕｌ Ａｎｄｒｅｗ弁理士ドケット （開示第７８０１９２号）に開示されているようなドライバは好ましい実施形態を与える。参照された出願のドライバは、広範囲の作動条件の下で安定した電圧出力を供給する。好ましくは、ドライバ２１０は、従来のバスドライバがバスを引っ張って接地電位の近くまで下げるスイッチング装置を介してバスをローに引っ張る環境では、電源電圧の約１／４である「ロー」電圧出力を供給する。このロー電圧出力は、下記にさらに述べられているように検出器２２０および２３０で使用される閾値電圧に応じて決定される。
【００２０】
この検出器２２０は、好ましくは従来のシュミットトリガ装置によって供給されるようなヒステリシスを有する従来のロジックレベル検出器である。名目上、この検出器２２０は、＋／−２０％ヒステリシスを有する半分の電源電圧でスイッチするように構成される。すなわち、入力の電圧が電源電圧の０．３以下（−１／２・２０％）に低下した場合に入力でハイからローへの遷移は、出力でローからハイへの遷移に影響を及ぼし、入力の電圧が電源電圧の０．７以上（＋１／２・２０％）に上昇した場合、入力のローからハイへの遷移は、出力でハイからローへの遷移に影響を及ぼす。このヒステリシスは、２つのヒステリシスレベル（０．３と０．７）間の全範囲にわたって延びない入力のいかなる変動もほぼ無視することによって雑音余裕度を生じる。
【００２１】
入力電圧が、ドライバ２１０の前述の「ロー」電圧出力に対して「極めてロー」電圧以下に低下するまで、検出器２３０は、出力をアサートしない専用装置である。この検出器２３０は、好ましくは、入力電圧と当該技術分野で一般的であり、図５に関して下記にさらに述べられているバンドギャップ基準のような明確な基準電圧と比較する比較器を含む。好ましい実施形態では、基準電圧は、０．４ボルトのアクティブロー電圧に対応するＩ２Ｃ電流およびインピーダンスの仕様に基づいて約１／２電圧である。
【００２２】
それぞれ、検出器２２０（ａ）および２３０（ａ）の出力は、「Ａ−Ｌｏｗ」（ＡＬ）および「Ａ−Ｖｅｒｙ−Ｌｏｗ」（ＡＶＬ）と呼ばれ、検出器２２０（ｂ）および２３０（ｂ）の出力は、「Ｂ−Ｌｏｗ」（ＢＬ）および「Ｂ−Ｖｅｒｙ−Ｌｏｗ」（ＢＬＶ）である。図３は、ノードＡおよびノードＢの電圧に対してこれらの信号を反映するタイミング図例を示す。
【００２３】
図３に示されるように、ノードＡおよびＢは、最初に高電圧（公称「Ｖｄｄ」）にある。休止状態では、図２のドライバ２１０は、インアクティブであり、ノードＡは、外部装置によってローに駆動されるまで高電圧のままである。この高電圧で、ローおよび極めてローの電圧検出器２２０、２３０（ＡＬ、ＡＶＬ、ＢＬ、ＢＶＬ）の出力は、全てノードＡおよびノードＢがローあるいは極めてローかのいずれかを示すロジックロー状態にある。３０１で、ノードＡの電圧は、バスをローに引っ張る外部刺激に応じて低下する。
【００２４】
この例のタイミング図は、３つの閾値レベルＬＴ１、ＬＴ０、およびＶＬＴを示す。ＬＴ０およびＬＴ１は、ローの検出器２２０に関連した２つのシュミットトリガヒステリシスレベルを示す。入力（Ａ、Ｂ）がＬＴ０以下に低下する場合、ロー検出器２２０は、「入力−ロー」信号（ＡＬ、ＢＬ）をアサートし、入力（Ａ、Ｂ）がＬＴ１以上に上昇する場合、「入力−ロー」信号（ＡＬ、ＢＬ）をデアサートする。入力（Ａ、Ｂ）がＶＬＴ以下に低下する場合、極めてローの検出器２３０は、入力（Ａ、Ｂ）がＶＬＴ以下に低下する場合に「入力−極めてロー」信号（ＡＶＬ、ＢＶＬ）をアサートし、入力（Ａ、Ｂ）がＶＬＴ以上に上昇する場合に「入力−極めてロー」信号（ＡＶＬ、ＢＶＬ）をデアサートする。下記にさらに述べられているように、好ましい実施形態では、この検出器２２０は、ヒステリシス自体を示していない。
【００２５】
図３に示されるように、３０２でノードＡの電圧がＬＴ０以下に低下する場合、Ａ−Ｌｏｗ ＡＬ信号は、３１２でアサートされる。３０３でノードＡの電圧はＶＬＴ以下まで低下し続ける場合、Ａ−Ｖｅｒｙ−Ｌｏｗ信号が３２３でアサートされる。図５に関して後述されるように、誤トリガを最小限にするため、検出器２３０は、入力が十分な時間ローのままであるまで「入力極めてロー」信号をアサートせず、ＶＬＴ以下の振幅が単に雑音事象でないことを保証する。したがって、かなりの遅延がＡＬ信号がアサートされる時間３１２とＡＶＬ信号がアサートされる時間３２３との間に存在する。
【００２６】
図２のドライバ２１０はローの検出器２２０の下部閾値ＬＴ０と極めてローの検出器２３０の閾値ＶＬＴとの間にあるアクティブ信号レベルを供給するように構成されているために、リピータは、図４に示されているように、極めてローの検出器２３０ａ、２３０ｂの出力ＡＶＬ、ＢＶＬを対応する他方の側のドライバ２１０ｂ、２１０ａに単に伝達することによって形成できることに留意すべきである。このように、外部駆動事象は、他方の側に伝達されるのに対して、内部駆動事象は、発信側へ逆向きに伝達されず、それによってラッチアップを避ける。この構造は、両方向の同時伝達を含むリピータ２００のどちらかの側からの外部事象の伝達を可能にし、それによって真のワイヤードＡＮＤ機能に影響を及ぼすことに留意すべきである。しかしながら、上記に示されるように、適切な雑音余裕度に関して、入力がＶＬＴ以下に低下する時間３０３と「入力極めてロー」信号ＡＶＬ、ＢＶＬがアサートされる時間との間にしばしばかなりの遅延がある。低下性能に加えて、この伝搬遅延は、普通のバス標準およびプロトコルの仕様を超えてもよい。
【００２７】
図２は、なお真のワイヤードＡＮＤ機能を保持し、なおラッチアップを避けている間、リピータ２００の一方の側（Ａ、Ｂ）から他方の側（Ｂ、Ａ）の伝搬遅延を最少にする本発明の好ましい実施形態を示す。本発明のこの態様は、リピータが休止状態である場合、ノードＡ、Ｂの値のいかなる変化も外部発生源からでなければならないので、（できるだけ速く）伝達されるべきであるという結果を前提とする。急速な伝達は、アクティブ状態がローの検出器２２０によって検出されるや否やこのアクティブ状態を伝達することによって行うことができる。しかしながら、ドライバ２１０がアクティブローをアサートする場合引き起こされるようなローの検出器２２０の出力の伝達は、前述されるようにラッチアップを引き起こし得る。本発明の好ましい実施形態では、リピータ２００は、この側が外部発生源あるいは内部発生源２１０によって駆動されるかどうかに基づいて信号の伝達を制御し、ラッチアップを避けるために使用される２つのラッチ２４０ａ、２４０ｂを含む。
【００２８】
このバスが、ＮＯＲゲート２５０（ＡもＢもどちらもロー電圧を有しない）によって示されるように、休止状態（ノードＡおよびノードＢの両方ともハイ電圧を有する）にある場合、ラッチ２４０は最初に（ロジック０に）リセットされる。ラッチ２４０の状態は、どの信号がスイッチ２６０を介してリピータ２００の他方の側に伝達されるかを決定する。リセット状態では、ロー検出器２２０ａ、２２０ｂの出力は、対応するバスドライバ２１０ｂ、２１０ａに伝達され、それによって入力側（Ａ、Ｂ）から出力側（Ｂ、Ａ）へ最少伝達遅延を行う。
【００２９】
一旦駆動信号が伝達されると、伝達信号は、ラッチアップを避けるために発信側のバスドライバを駆動することを阻止されねばならない。このラッチ２４０は、駆動信号が検出される場合にセットされるように構成され、スイッチ２６０は、発信側へ対応するドライバ２１０の出力を逆向きに伝達することを阻止するように構成される。ラッチ２４０がセットされる場合、対応するスイッチ２６０は、極めてローの検出器２３０によって検出されるように外部駆動信号だけを伝達するように構成される。
【００３０】
図３を参照すると、（図２の）Ｂ駆動ラッチ２４０ｂの状態は、３８１でロジック０にあるが、スイッチ２６０ｂの出力Ａ−ＦｅｅｄｆｏｒｗａｒｄＡＦは、ローの検出器２２０ａの出力Ａ−ローに一致する。したがって、３１２で、Ａ−ロー信号がアサートされる場合、Ａ−Ｆｅｅｄｆｏｒｗａｒｄ信号は、３４２でアサートされ、バスドライバ２１０ｂは、３５２でＢノードを駆動しＬＴ０とＶＬＴとの間の電圧に下げる。その後、ノードＡの電圧は、３０３でＶＬＴ以下にし続け、極めてローの検出器２３０ａのＡ−Ｖｅｒｙ−ＬｏｗのＡＶＬ出力がアサートされ、それによって３３３でＡ駆動ラッチ２４０ａをロジック１にセットする。Ａ駆動ラッチ２４０ａのこの状態は、極めてローの検出器２３０ｂの出力ＢＶＬがＡ側バスドライバ２１０ａに結合されるようにスイッチ２６０ａをセットする。ノードＡの外部入力がＢ側バスドライバ２１０ｂに伝達される場合、ノードＢの対応するロー値によってＢロー信号は３６２でアサートされることに留意すべきである。他方、ドライバ２１０ｂは、約ＶＬＴであるロー電圧を供給するように構成されるために、極めてローの検出器２３０ｂの出力は、３７２でアサートされない。Ａ駆動ラッチははっきりしているが、Ｂロー信号は、図３の３８２に示されているようにスイッチ２６０ａを介してＡ側ドライバ２１０ａの入力に伝達される。Ａ駆動ラッチが３３３でセットされるや否や、マルチプレクサ２６０ａは、３８３でドライバ２１０ａのＢ−Ｆｅｅｄｆｏｒｗａｒｄ入力へのＢロー信号の伝達を阻止する。ノードＢの出力信号が内部ドライバ２１０ｂによって引き起こされる場合に極めてローの検出器２３０ｂの出力Ｂの極めてローはアサートされないために、Ａ側バスドライバ２１０ａは、インアクティブ状態に再度入る。その後、他の外部事象を全く仮定しないで、ノードＡへの駆動信号がアクティブロー信号をデアサートする場合、ノードＡは、点線３０５によって示されるように自由にインアクティブ状態に戻ることができ、このインアクティブ状態は、スイッチ２６０ｂを介してＢ側に伝達される（図示せず）。したがって、リピータ２００のＢ側は、最少の遅延でラッチアップなしにＡ側への外部刺激に従う。
【００３１】
図３は、リピータ２００のＢ側の第２の外部事象が生じる場合にリピータ２００の動作を示す。３５５で点線で示されるように、リピータ２００のＢ側の外部装置は、バスをローに引っ張る。この外部信号は、３５６で、その前のロー値３５２以下のノードＢをＶＬＴ以下のレベルにする。これによって、３７６で極めてローの検出器２３０ｂは、Ｂの極めてローのＢＶＬ信号をアサートする。スイッチ２６０ａは、ＢＶＬ信号を伝達するためにセットされるために、ＢＶＬ信号のアサートによって、ドライバ２１０ａは、バスのＡ側のアクティブロー信号をアサートする。Ａ側外部装置がバスをローにプルしている間、このアサートは全く影響がないが、Ａ側外部装置がアクティブローをデアサートしている場合、３０６で影響がある。Ｂ側が外部からローに駆動されるが、バスドライバ２１０ａによってセットされたローレベルにあるにもかかわらず、ノードＡはローレベルにあるままであることに留意すべきである。一般的にはローの検出器２２０のような従来のシュミットトリガ検出器を使用する外部装置に対する、リピータＡの出力は、図３のＡ−Ｌｏｗ信号に対応する連続するローとして検出される。したがって、リピータ２００は、リピータ２００の両側の真のワイヤードＡＮＤ機能に影響を及ぼす。
【００３２】
Ｂｄｒｉｖｅｎラッチ２４０ｂはＢＶＬ信号のアサートによってセットされ、Ａ−Ｌｏｗ信号は、バスドライバ２１０ｂへ逆向きに伝達されないために、３５７で外部刺激がノードＢから除去される場合、ノードＢは、自由にインアクティブ状態に戻ることができる。ノードＢがＶＬＴ以上に上昇された後、検出器２３０ｂは、ＢＶＬ信号をデアサートし、スイッチ２６０ａを介して、バスドライバ２１０ａは、３０７で、バスのＡ側へのアクティブローレベルのこのドライバのアサートを中止する。ノードＡ、ＢはＬＴ１レベル以上に上昇する場合、対応するＡＬ信号およびＢＬ信号はデアサートされ、ラッチは、ＮＯＲゲート２５０を介してリセットされる。
【００３３】
図５は、設定可能な閾値レベルを有する検出器２３０のブロック図例である。この検出器２３０は、フィルタ５１０と、基準発生源５２０と、比較器５３０とを含む。このフィルタ５１０は、例えば、入力電圧Ｖｉｎを平均化あるいは積分することによって入力Ｖｉｎの雑音の影響を減らす。これは、基準電圧Ｖｒ以下の入力Ｖｉｎを誤って駆動する短い持続時間の（高周波）雑音スパイクが出力電圧Ｖｏｕｔに伝達されないことを保証する。しかしながら、そうする際に、入力電圧Ｖｉｎが故意にＶｒ以下に駆動するされる場合、入力電圧Ｖｉｎが平均電圧に影響を及ぼすように十分な時間の持続期間のＶｒ以下になるまで、フィルタ５１０の出力は、基準電圧Ｖｒよりも小さくない。この遅延は、図３の時間３０３と３２３との間の前述された伝達遅延に相当する。
【００３４】
基準発生源５２０は、前述の所望の極めてローの閾値電圧ＶＬＴに相当する基準電圧Ｖｒを供給するように設定される。好ましい実施形態では、安定化するために、技術上一般的であるバンドギャップ基準発生源は、基準発生源５２０として使用される。Ｉ２Ｃ準拠のリピータ２００では、基準電圧Ｖｒは約４５０ミリボルトに設定される。この比較器５３０は、基準電圧とフィルタリングされた入力電圧とを比較し、フィルタリングされた入力電圧が基準電圧以下の場合は常にロジック１出力をアサートする。
【００３５】
本発明はリピータに関して示されているが、本発明の原理、すなわち、信号発生源の間を区別するために複数の閾値を使用することは、必ずしもリピータでの使用に限定されない。例えば、複数のユーザのクラスを有するバスシステムでは、異なるデータアクセスのセットあるいはデータ変更権、ここに示されたような複数の閾値検出方式を有する各クラスは、ユーザのクラスの間を識別するために使用できる。同様に、装置は、出力の複数のレベルをグループアドレス指定方式あるいはアドレスプリアンブルとして供給するように構成できる。他の装置は、同じロジックレベルに関連した異なる電圧レベルを使用し、異なる種類あるいは異なるアドレスのメッセージの間を識別する。
【００３６】
前述のことは本発明の原理を単に示している。したがって、当業者がここに明確に説明されないしあるいはここに図示されていないが、本発明の原理を具体化し、したがって本発明の精神および範囲内にあるいろいろな装置を考案できることが分かる。例えば、ある種の実施形態では、リピータの対応する側の外部駆動信号がアクティブロー状態（例えば、図３の３０５で）をデアサートする場合常に各ラッチ４４０をリセットすることは望ましいかもしれない。このリセットは、Ａ駆動２４０ａおよびＢ駆動２４０ｂのラッチのそれぞれのリセット入力に印加される極めてローの信号ＡＶＬ、ＢＶＬの反転によって行うことができ、ＮＯＲゲート２５０に対する要求を取り除く。一方、この代替のリセットは、リピータ２００の両側が同時に駆動される場合だけ使用できた。この開示に示された特定のタイミングの変更および信号の組合せを含む他の変形例や最適化は、当業者に明らかであり、特許請求の範囲内に含まれる。
【図面の簡単な説明】
【図１】従来のバスリピータのブロック図の例を示している。
【図２】本発明によるバスリピータのブロック図の例を示している。
【図３】本発明によるバスリピータのタイミング図の例を示している。
【図４】本発明による代替のバスリピータのブロック図の例を示している。
【図５】本発明による設定可能な閾値レベルを有する検出器の典型的なブロック図の例を示している。
（発明の背景）
１．発明の分野
本発明は、エレクトロニクスの分野、特にＩ２Ｃインタフェースを使用する装置の相互接続を容易にする装置に関するものである。
【０００２】
２．関連技術の説明
フィリップス社によって開発された集積回路間（Ｉ２Ｃ）バスによって、集積回路は、簡単な双方向の２線（＋アース）バスを介して互いと直接通信することができる。装置は、バス上の２つの配線の各々に接続し、２つの配線の一方は、データの通信のための配線（ＳＤａｔａ）であり、他方の配線は、装置間のデータの通信の制御および同期化のための配線（ＳＣｌｋ）である。各装置は、他の装置の各々に並列に接続される。バス線、すなわちＳＤａｔａおよびＳＣｌｋの各々は、バス上の全線のワイヤードＡＮＤの機能を果たす。各装置の出力は、オープンコレクタ／オープンドレイン装置として構成され、１つあるいはそれ以上のプルアップ抵抗器は、バスが休止している間、ソフトロジックハイ値をバス上に保持する。装置がバスへのアクセスを望む場合、この装置は、接地電位に対して導電状態に置かれているオープンコレクタ／オープンドレイン装置を介してロジックロー値にバスを引っ張る。
【０００３】
高速度データ転送を容易にするために、Ｉ２Ｃ仕様はバス上の最大容量性負荷を制限し、それによってバスの最大長を制限する。バス長を２、３メートルに制限する指定された最大容量性負荷は４００ｐｆである。フィリップスセミコンダクタ社からの８２Ｂ７１５集積回路は、特定の最大長を上回るバスのルーティングを可能にするＩ２Ｃバス拡張器である。８２Ｂ７１５は、１０の電流利得を入力から出力へ与え、それによってバス拡張器の入力側のバスに１０の容量性減少を与える。バス拡張器を長い長さの配線の各端部に置くことによって、この配線の容量の１０分の一だけが長い長さの配線の各端部にＩ２Ｃバスまたは装置の負荷として生じる。しかしながら、電流利得のために、長い長さの配線のどちらかの端部の各８２Ｂ７１５の出力はＩ２Ｃ互換がない、何故ならばいかなる装置もＩ２Ｃバスに置くことができるＩ２Ｃ仕様は、最大電流も制限することに留意すべきである。さらに、このＩ２Ｃ互換性がないことは対の８２Ｂ７１５間の媒体の選択に関する長所を生じることを留意すべきである。対の８２Ｂ７１５間の長い長さの配線の代わりに、例えば、光ファイバあるいは他の媒体を使用できる。
【０００４】
リピータは、リピータが伝送路に沿って伝送信号を再整形し、リピータの両側の伝送プロトコルおよび制約をサポートする装置として従来規定される点で拡張器と区別される。リピータは、例えばバスラインの長さの中間点に置かれ、その入力でバスの半分の負荷を減少し、バスの他の半分への伝送のための信号を条件付ける。典型的な単方向リピータは、入力に負荷をほとんど加えない入力インバータと、かなりの負荷を駆動できる駆動インバータを含む出力インバータとを含む。
【０００５】
同じ配線が送信および受信の両方を行うために使用される双方向性構造では、バスリピータは、互いに並列に配線される一対の逆向きの単方向性リピータとして出現する。一方の単方向性リピータの出力は、他方の単方向リピータの入力に接続され、双方向リピータは、バス上の外部発生事象と内部発生事象とを区別し、ラッチアップを排除するように構成される。一方の方向に伝達される入力事象が他方の方向からの入力事象として解釈され、双方向リピータの最初の入力に再伝達される場合、このようなラッチアップを生じる。事象の発信元が事象を中止する場合、この中止は、最初の入力事象の伝達と同じ方向にも伝達されねばならない。
【０００６】
従来の双方向リピータは、一般的には、リピータのどちらかの側が駆動信号を受信しているかを決定し、その後、リピータの第１の側がもはや駆動信号を受信しなくなるまでリピータの反対側からのいかなる入力をも阻止する制御ロジックを含む。
【０００７】
図１は、米国フィリップス社に譲渡され、参照してここに組み込まれる、Ｐｈｉｌｉｐｐｅ Ｍａｕｇｅｒｓのために１９９９年７月１３日に発行された名称が「多方向データ伝送装置」の米国特許第５，９２３，１８７号によって教示されるような従来の双方向リピータ１００のブロック図例である。２つの単方向バッファＣａ、Ｃｂは、２つの制御装置Ｇａ、Ｇｂで制御される。制御装置Ｇａ、Ｇｂがイネーブルにされる場合、パスは、制御装置の入力Ｉと出力Ｏとの間で設けられる。さもなければ、このパスは、入力Ｉおよび出力Ｏとの間でブロックされる。最初に、入力ＡおよびＢの両方がインアクティブ状態の場合、ゲートＧａおよびＧｂの両方がイネーブルにされ、それによってノードＡをバッファＣｂの入力に接続し、ノードＢをバッファＣａの入力に接続する。バッファＣａ、Ｃｂは非反転であるので、各々の出力は、各ノードＡ、Ｂと一致するインアクティブ状態である。ここでアクティブ状態が、ロジックＡＮＤゲートとして作動するバスのようなバス上のインアクティブ状態の存在を無力にし、アクティブ状態がローであることが仮定される。それとは別に、まれに使用されようとも、アクティブ状態はハイであってもよく、バスはロジックオアゲートとして作動する。
【０００８】
ノードの中の１つ、例えばノードＡが、外部装置１１０ａからの駆動信号を介してアクティブ状態に遷移する場合、制御装置Ｇａは、この遷移を「第１」遷移として認識し、制御装置ＧｂをディセーブルにするそのＦ出力をアサートする。Ｇａはイネーブルのままであるために、ノードＡのアクティブ状態は、イネーブルにされた装置ＧａおよびバッファＣｂを介してノードＢ、および外部装置１１０ｂと通信される。しかしながら、ゲートＧｂはディセーブルにされるために、このノードＢのアクティブ状態は、バッファＣａと通信されない。したがって、装置１１０ａをアクティブ状態に駆動する装置１１０ａからの外部刺激が取り除かれる場合、ノードＡは、自由にインアクティブ状態に戻ることができる。ノードＡがインアクティブ状態に戻り、このインアクティブ状態がノードＢおよび外部装置１１０ｂに通信された後、制御装置Ｇａは装置Ｇｂを再イネーブルにする。
【０００９】
上記の例では、制御装置Ｇｂがイネーブルにされる場合、ノードＢの伝達アクティブ状態はバッファＣａに結合され、それによってノードＡをアクティブ状態に内部で駆動することに留意すべきである。その後、最初にノードＡをアクティブ状態に駆動する装置１１０ａからの外部刺激が取り除かれる場合、ノードＡは、アクティブ状態のままであり、装置ＧｂおよびＣａによってノードＢから現在ラッチされるアクティブ状態によって駆動される。リピータ１００の他方の側Ａがアクティブである場合にリピータ１００の一方の側の入力Ｂを制御装置Ｇａを介し切り離すことによって、このラッチング問題が回避される。
【００１０】
当業者に明らかであるように、リピータの一方の側を切り離す従来のリピータは、他方の側がアクティブである場合、リピータの一方の側だけがいかなる時点でもアクティブになるようになると推定する。すなわち、両方の側がアクティブである場合、アクティブになる第１の側が優先する。前述の例では、ノードＢが装置１１０ｂによってアクティブ状態に外部駆動される場合、ノードＡがインアクティブ状態に再び入り、制御装置Ｇｂを再イネーブルにした後までこのアクティブ状態はノードＡに伝達されない。したがって、リピータ１００のＢ側で、連続アクティブ状態は、ノードＢがアクティブ状態を離れる時間までノードＡはアクティブ状態に入る時間から存在する。実は、リピータ１００のＡ側で、ノードＡは、その外部刺激でアクティブ状態に駆動され、次にこの刺激が取り除かれる場合にインアクティブ状態に入り、次にノードＢがアクティブ状態を離れる時間まで、制御装置Ｇｂが再イネーブルにされる場合アクティブ状態に再び入る。すなわち、リピータ１００のＡ側の装置１１０ａは、リピータ１００の他方の側の装置１１０ｂが調べない遷移を調べる。リピータ１００は、単なる再整形装置の役目を果たさないために、この矛盾は、一般に特異な性能をもたらす。
【００１１】
好ましくは、リピータは、どちらかの側の装置に対して「トランスペアレント」である。すなわち、リピータは改良されたバス性能を可能にするが、バス上のリピータの存在は検出不可能であるはずである。このバスがワイヤードＡＮＤバスである場合、例えば、ロジックロー値は、バス上の装置のいずれかがバスをロジックロー値に駆動している限り、ロジックロー値は、伝達され、リピータの両側で保持される。したがって、上記の例では、Ｂ側に対するリピータ１００の動作は、ワイヤードＡＮＤ演算に適切に反映するのに対して、リピータ１００のＡ側の演算は反映しない。
【００１２】
いくつかの仕様、および特にＩ２Ｃ仕様は、２つ以上の装置によってアクティブ状態の同時アサートがある場合の首尾一貫した性能による。Ｉ２Ｃ仕様では、例えば、複数の装置の中のクロック信号の同期化は、第１の装置がバスをローに引っ張る時間および最後の装置がバスをローに引っ張ることを中止する時間によって決定される。前述された従来のリピータは、この仕様、あるいはアクティブローのワイヤードＡＮＤ演算に基づいているいかなる仕様にも対応できない。
【００１３】
（発明の簡単な概要）
本発明の目的は、ほぼバス上の装置にトランスペアレントであるワイヤードバスのための双方向リピータ装置を提供することにある。本発明の他の目的は、リピータ装置の両側のバスにワイヤードＡＮＤ機能を与える双方向リピータ装置を提供することにある。本発明の他の目的は、改良されたターンオン遷移時間を有する双方向リピータ装置を提供することにある。
【００１４】
これらの目的および他の目的は、外部装置からの信号とリピータ内部で発生された信号とを識別するために複数の閾値検出器を使用するリピータを備えることによって達成される。リピータから送信される信号は、２つの閾値レベル間にあるように構成されるので、一方の閾値レベルの検出器はアクティブ信号を検出するが、他方の閾値レベルの検出器はアクティブ信号を検出しない。外部信号がリピータの一方の側（Ａ）で受信される場合、この外部信号はリピータの他方の側（Ｂ）に伝達され、同時に、リピータの他方の側（Ｂ）は、外部信号だけを伝達し、第１の側（Ａ）に戻すように構成される。このように、一方の側（Ａ）からの内部発生信号は、同じ側（Ａ）へ逆向きに伝達されず、ラッチアップが避けられる。同様に、外部信号は他方の側（Ｂ）で受信される場合、リピータの第１の側（Ａ）は外部発生信号だけを伝達するように構成される。リピータの両側は外部から駆動され、アクティブ信号は、リピータの両側に伝達され、それによってリピータのないワイヤードバスによって供給される応答をエミュレートする。
【００１５】
本発明は、添付図面を参照してより詳細に、例として説明される。
【００１６】
図面を通じて、同じ参照番号は、同じあるいは対応する特徴あるいは機能を示す。
【００１７】
（発明の詳細な説明）
本発明は、ハイ電圧（公称Ｖｄｄ＝３〜１０ｖ）インアクティブ状態およびロー電圧（公称Ｖｄｄ／２以下）アクティブ状態を有するワイヤードＡＮＤバスに関して以下に示される。当業者に明らかであるように、補助構造は、ワイヤードＯＲ、アクティブハイ、バスでもまた使用するために公式化されうる。
【００１８】
図２は、本発明によるバスリピータ２００のブロック図の例を示す。リピータ２００は対称的であり、バスドライバ２１０と、「ロー」閾値電圧以下の電圧を検出するように構成される第１の検出器２２０と、「極めてロー」の閾値電圧以下の電圧を検出するように構成される第２の検出器２３０と、その機能が下記に後述されるセット−リセットラッチ２４０とを含む。バスリピータ２００の装置２１０〜２４０の各々は、下記の参照を容易にするためにリピータ２００の「Ａ」側および「Ｂ」側に対応する（ａ）あるいは（ｂ）のいずれかとして示される。
【００１９】
バスドライバ２１０は、特にアクティブハイ入力に応じて「ロー」閾値と「極めてロー」閾値との間にあるアクティブ駆動信号を供給し、インアクティブロー入力に応じてオープンコレクタ／オープンドレインインアクティブ状態を供給するように構成される。特定されたロー電圧出力を供給するバスドライバ２１０の様々な実施形態は当業者に利用可能であるが、参照してここに取り込まれる名称が「電圧安定化ローレベルドライバ」である同時係属の に出願され、米国特許第 号（Ａｌｍａ ＡｎｄｅｒｓｏｎおよびＰａｕｌ Ａｎｄｒｅｗ弁理士ドケット （開示第７８０１９２号）に開示されているようなドライバは好ましい実施形態を与える。参照された出願のドライバは、広範囲の作動条件の下で安定した電圧出力を供給する。好ましくは、ドライバ２１０は、従来のバスドライバがバスを引っ張って接地電位の近くまで下げるスイッチング装置を介してバスをローに引っ張る環境では、電源電圧の約１／４である「ロー」電圧出力を供給する。このロー電圧出力は、下記にさらに述べられているように検出器２２０および２３０で使用される閾値電圧に応じて決定される。
【００２０】
この検出器２２０は、好ましくは従来のシュミットトリガ装置によって供給されるようなヒステリシスを有する従来のロジックレベル検出器である。名目上、この検出器２２０は、＋／−２０％ヒステリシスを有する半分の電源電圧でスイッチするように構成される。すなわち、入力の電圧が電源電圧の０．３以下（−１／２・２０％）に低下した場合に入力でハイからローへの遷移は、出力でローからハイへの遷移に影響を及ぼし、入力の電圧が電源電圧の０．７以上（＋１／２・２０％）に上昇した場合、入力のローからハイへの遷移は、出力でハイからローへの遷移に影響を及ぼす。このヒステリシスは、２つのヒステリシスレベル（０．３と０．７）間の全範囲にわたって延びない入力のいかなる変動もほぼ無視することによって雑音余裕度を生じる。
【００２１】
入力電圧が、ドライバ２１０の前述の「ロー」電圧出力に対して「極めてロー」電圧以下に低下するまで、検出器２３０は、出力をアサートしない専用装置である。この検出器２３０は、好ましくは、入力電圧と当該技術分野で一般的であり、図５に関して下記にさらに述べられているバンドギャップ基準のような明確な基準電圧と比較する比較器を含む。好ましい実施形態では、基準電圧は、０．４ボルトのアクティブロー電圧に対応するＩ２Ｃ電流およびインピーダンスの仕様に基づいて約１／２電圧である。
【００２２】
それぞれ、検出器２２０（ａ）および２３０（ａ）の出力は、「Ａ−Ｌｏｗ」（ＡＬ）および「Ａ−Ｖｅｒｙ−Ｌｏｗ」（ＡＶＬ）と呼ばれ、検出器２２０（ｂ）および２３０（ｂ）の出力は、「Ｂ−Ｌｏｗ」（ＢＬ）および「Ｂ−Ｖｅｒｙ−Ｌｏｗ」（ＢＬＶ）である。図３は、ノードＡおよびノードＢの電圧に対してこれらの信号を反映するタイミング図例を示す。
【００２３】
図３に示されるように、ノードＡおよびＢは、最初に高電圧（公称「Ｖｄｄ」）にある。休止状態では、図２のドライバ２１０は、インアクティブであり、ノードＡは、外部装置によってローに駆動されるまで高電圧のままである。この高電圧で、ローおよび極めてローの電圧検出器２２０、２３０（ＡＬ、ＡＶＬ、ＢＬ、ＢＶＬ）の出力は、全てノードＡおよびノードＢがローあるいは極めてローかのいずれかを示すロジックロー状態にある。３０１で、ノードＡの電圧は、バスをローに引っ張る外部刺激に応じて低下する。
【００２４】
この例のタイミング図は、３つの閾値レベルＬＴ１、ＬＴ０、およびＶＬＴを示す。ＬＴ０およびＬＴ１は、ローの検出器２２０に関連した２つのシュミットトリガヒステリシスレベルを示す。入力（Ａ、Ｂ）がＬＴ０以下に低下する場合、ロー検出器２２０は、「入力−ロー」信号（ＡＬ、ＢＬ）をアサートし、入力（Ａ、Ｂ）がＬＴ１以上に上昇する場合、「入力−ロー」信号（ＡＬ、ＢＬ）をデアサートする。入力（Ａ、Ｂ）がＶＬＴ以下に低下する場合、極めてローの検出器２３０は、入力（Ａ、Ｂ）がＶＬＴ以下に低下する場合に「入力−極めてロー」信号（ＡＶＬ、ＢＶＬ）をアサートし、入力（Ａ、Ｂ）がＶＬＴ以上に上昇する場合に「入力−極めてロー」信号（ＡＶＬ、ＢＶＬ）をデアサートする。下記にさらに述べられているように、好ましい実施形態では、この検出器２２０は、ヒステリシス自体を示していない。
【００２５】
図３に示されるように、３０２でノードＡの電圧がＬＴ０以下に低下する場合、Ａ−Ｌｏｗ ＡＬ信号は、３１２でアサートされる。３０３でノードＡの電圧はＶＬＴ以下まで低下し続ける場合、Ａ−Ｖｅｒｙ−Ｌｏｗ信号が３２３でアサートされる。図５に関して後述されるように、誤トリガを最小限にするため、検出器２３０は、入力が十分な時間ローのままであるまで「入力極めてロー」信号をアサートせず、ＶＬＴ以下の振幅が単に雑音事象でないことを保証する。したがって、かなりの遅延がＡＬ信号がアサートされる時間３１２とＡＶＬ信号がアサートされる時間３２３との間に存在する。
【００２６】
図２のドライバ２１０はローの検出器２２０の下部閾値ＬＴ０と極めてローの検出器２３０の閾値ＶＬＴとの間にあるアクティブ信号レベルを供給するように構成されているために、リピータは、図４に示されているように、極めてローの検出器２３０ａ、２３０ｂの出力ＡＶＬ、ＢＶＬを対応する他方の側のドライバ２１０ｂ、２１０ａに単に伝達することによって形成できることに留意すべきである。このように、外部駆動事象は、他方の側に伝達されるのに対して、内部駆動事象は、発信側へ逆向きに伝達されず、それによってラッチアップを避ける。この構造は、両方向の同時伝達を含むリピータ２００のどちらかの側からの外部事象の伝達を可能にし、それによって真のワイヤードＡＮＤ機能に影響を及ぼすことに留意すべきである。しかしながら、上記に示されるように、適切な雑音余裕度に関して、入力がＶＬＴ以下に低下する時間３０３と「入力極めてロー」信号ＡＶＬ、ＢＶＬがアサートされる時間との間にしばしばかなりの遅延がある。低下性能に加えて、この伝搬遅延は、普通のバス標準およびプロトコルの仕様を超えてもよい。
【００２７】
図２は、なお真のワイヤードＡＮＤ機能を保持し、なおラッチアップを避けている間、リピータ２００の一方の側（Ａ、Ｂ）から他方の側（Ｂ、Ａ）の伝搬遅延を最少にする本発明の好ましい実施形態を示す。本発明のこの態様は、リピータが休止状態である場合、ノードＡ、Ｂの値のいかなる変化も外部発生源からでなければならないので、（できるだけ速く）伝達されるべきであるという結果を前提とする。急速な伝達は、アクティブ状態がローの検出器２２０によって検出されるや否やこのアクティブ状態を伝達することによって行うことができる。しかしながら、ドライバ２１０がアクティブローをアサートする場合引き起こされるようなローの検出器２２０の出力の伝達は、前述されるようにラッチアップを引き起こし得る。本発明の好ましい実施形態では、リピータ２００は、この側が外部発生源あるいは内部発生源２１０によって駆動されるかどうかに基づいて信号の伝達を制御し、ラッチアップを避けるために使用される２つのラッチ２４０ａ、２４０ｂを含む。
【００２８】
このバスが、ＮＯＲゲート２５０（ＡもＢもどちらもロー電圧を有しない）によって示されるように、休止状態（ノードＡおよびノードＢの両方ともハイ電圧を有する）にある場合、ラッチ２４０は最初に（ロジック０に）リセットされる。ラッチ２４０の状態は、どの信号がスイッチ２６０を介してリピータ２００の他方の側に伝達されるかを決定する。リセット状態では、ロー検出器２２０ａ、２２０ｂの出力は、対応するバスドライバ２１０ｂ、２１０ａに伝達され、それによって入力側（Ａ、Ｂ）から出力側（Ｂ、Ａ）へ最少伝達遅延を行う。
【００２９】
一旦駆動信号が伝達されると、伝達信号は、ラッチアップを避けるために発信側のバスドライバを駆動することを阻止されねばならない。このラッチ２４０は、駆動信号が検出される場合にセットされるように構成され、スイッチ２６０は、発信側へ対応するドライバ２１０の出力を逆向きに伝達することを阻止するように構成される。ラッチ２４０がセットされる場合、対応するスイッチ２６０は、極めてローの検出器２３０によって検出されるように外部駆動信号だけを伝達するように構成される。
【００３０】
図３を参照すると、（図２の）Ｂ駆動ラッチ２４０ｂの状態は、３８１でロジック０にあるが、スイッチ２６０ｂの出力Ａ−ＦｅｅｄｆｏｒｗａｒｄＡＦは、ローの検出器２２０ａの出力Ａ−ローに一致する。したがって、３１２で、Ａ−ロー信号がアサートされる場合、Ａ−Ｆｅｅｄｆｏｒｗａｒｄ信号は、３４２でアサートされ、バスドライバ２１０ｂは、３５２でＢノードを駆動しＬＴ０とＶＬＴとの間の電圧に下げる。その後、ノードＡの電圧は、３０３でＶＬＴ以下にし続け、極めてローの検出器２３０ａのＡ−Ｖｅｒｙ−ＬｏｗのＡＶＬ出力がアサートされ、それによって３３３でＡ駆動ラッチ２４０ａをロジック１にセットする。Ａ駆動ラッチ２４０ａのこの状態は、極めてローの検出器２３０ｂの出力ＢＶＬがＡ側バスドライバ２１０ａに結合されるようにスイッチ２６０ａをセットする。ノードＡの外部入力がＢ側バスドライバ２１０ｂに伝達される場合、ノードＢの対応するロー値によってＢロー信号は３６２でアサートされることに留意すべきである。他方、ドライバ２１０ｂは、約ＶＬＴであるロー電圧を供給するように構成されるために、極めてローの検出器２３０ｂの出力は、３７２でアサートされない。Ａ駆動ラッチははっきりしているが、Ｂロー信号は、図３の３８２に示されているようにスイッチ２６０ａを介してＡ側ドライバ２１０ａの入力に伝達される。Ａ駆動ラッチが３３３でセットされるや否や、マルチプレクサ２６０ａは、３８３でドライバ２１０ａのＢ−Ｆｅｅｄｆｏｒｗａｒｄ入力へのＢロー信号の伝達を阻止する。ノードＢの出力信号が内部ドライバ２１０ｂによって引き起こされる場合に極めてローの検出器２３０ｂの出力Ｂの極めてローはアサートされないために、Ａ側バスドライバ２１０ａは、インアクティブ状態に再度入る。その後、他の外部事象を全く仮定しないで、ノードＡへの駆動信号がアクティブロー信号をデアサートする場合、ノードＡは、点線３０５によって示されるように自由にインアクティブ状態に戻ることができ、このインアクティブ状態は、スイッチ２６０ｂを介してＢ側に伝達される（図示せず）。したがって、リピータ２００のＢ側は、最少の遅延でラッチアップなしにＡ側への外部刺激に従う。
【００３１】
図３は、リピータ２００のＢ側の第２の外部事象が生じる場合にリピータ２００の動作を示す。３５５で点線で示されるように、リピータ２００のＢ側の外部装置は、バスをローに引っ張る。この外部信号は、３５６で、その前のロー値３５２以下のノードＢをＶＬＴ以下のレベルにする。これによって、３７６で極めてローの検出器２３０ｂは、Ｂの極めてローのＢＶＬ信号をアサートする。スイッチ２６０ａは、ＢＶＬ信号を伝達するためにセットされるために、ＢＶＬ信号のアサートによって、ドライバ２１０ａは、バスのＡ側のアクティブロー信号をアサートする。Ａ側外部装置がバスをローにプルしている間、このアサートは全く影響がないが、Ａ側外部装置がアクティブローをデアサートしている場合、３０６で影響がある。Ｂ側が外部からローに駆動されるが、バスドライバ２１０ａによってセットされたローレベルにあるにもかかわらず、ノードＡはローレベルにあるままであることに留意すべきである。一般的にはローの検出器２２０のような従来のシュミットトリガ検出器を使用する外部装置に対する、リピータＡの出力は、図３のＡ−Ｌｏｗ信号に対応する連続するローとして検出される。したがって、リピータ２００は、リピータ２００の両側の真のワイヤードＡＮＤ機能に影響を及ぼす。
【００３２】
Ｂｄｒｉｖｅｎラッチ２４０ｂはＢＶＬ信号のアサートによってセットされ、Ａ−Ｌｏｗ信号は、バスドライバ２１０ｂへ逆向きに伝達されないために、３５７で外部刺激がノードＢから除去される場合、ノードＢは、自由にインアクティブ状態に戻ることができる。ノードＢがＶＬＴ以上に上昇された後、検出器２３０ｂは、ＢＶＬ信号をデアサートし、スイッチ２６０ａを介して、バスドライバ２１０ａは、３０７で、バスのＡ側へのアクティブローレベルのこのドライバのアサートを中止する。ノードＡ、ＢはＬＴ１レベル以上に上昇する場合、対応するＡＬ信号およびＢＬ信号はデアサートされ、ラッチは、ＮＯＲゲート２５０を介してリセットされる。
【００３３】
図５は、設定可能な閾値レベルを有する検出器２３０のブロック図例である。この検出器２３０は、フィルタ５１０と、基準発生源５２０と、比較器５３０とを含む。このフィルタ５１０は、例えば、入力電圧Ｖｉｎを平均化あるいは積分することによって入力Ｖｉｎの雑音の影響を減らす。これは、基準電圧Ｖｒ以下の入力Ｖｉｎを誤って駆動する短い持続時間の（高周波）雑音スパイクが出力電圧Ｖｏｕｔに伝達されないことを保証する。しかしながら、そうする際に、入力電圧Ｖｉｎが故意にＶｒ以下に駆動するされる場合、入力電圧Ｖｉｎが平均電圧に影響を及ぼすように十分な時間の持続期間のＶｒ以下になるまで、フィルタ５１０の出力は、基準電圧Ｖｒよりも小さくない。この遅延は、図３の時間３０３と３２３との間の前述された伝達遅延に相当する。
【００３４】
基準発生源５２０は、前述の所望の極めてローの閾値電圧ＶＬＴに相当する基準電圧Ｖｒを供給するように設定される。好ましい実施形態では、安定化するために、技術上一般的であるバンドギャップ基準発生源は、基準発生源５２０として使用される。Ｉ２Ｃ準拠のリピータ２００では、基準電圧Ｖｒは約４５０ミリボルトに設定される。この比較器５３０は、基準電圧とフィルタリングされた入力電圧とを比較し、フィルタリングされた入力電圧が基準電圧以下の場合は常にロジック１出力をアサートする。
【００３５】
本発明はリピータに関して示されているが、本発明の原理、すなわち、信号発生源の間を区別するために複数の閾値を使用することは、必ずしもリピータでの使用に限定されない。例えば、複数のユーザのクラスを有するバスシステムでは、異なるデータアクセスのセットあるいはデータ変更権、ここに示されたような複数の閾値検出方式を有する各クラスは、ユーザのクラスの間を識別するために使用できる。同様に、装置は、出力の複数のレベルをグループアドレス指定方式あるいはアドレスプリアンブルとして供給するように構成できる。他の装置は、同じロジックレベルに関連した異なる電圧レベルを使用し、異なる種類あるいは異なるアドレスのメッセージの間を識別する。
【００３６】
前述のことは本発明の原理を単に示している。したがって、当業者がここに明確に説明されないしあるいはここに図示されていないが、本発明の原理を具体化し、したがって本発明の精神および範囲内にあるいろいろな装置を考案できることが分かる。例えば、ある種の実施形態では、リピータの対応する側の外部駆動信号がアクティブロー状態（例えば、図３の３０５で）をデアサートする場合常に各ラッチ４４０をリセットすることは望ましいかもしれない。このリセットは、Ａ駆動２４０ａおよびＢ駆動２４０ｂのラッチのそれぞれのリセット入力に印加される極めてローの信号ＡＶＬ、ＢＶＬの反転によって行うことができ、ＮＯＲゲート２５０に対する要求を取り除く。一方、この代替のリセットは、リピータ２００の両側が同時に駆動される場合だけ使用できた。この開示に示された特定のタイミングの変更および信号の組合せを含む他の変形例や最適化は、当業者に明らかであり、特許請求の範囲内に含まれる。
【図面の簡単な説明】
【図１】従来のバスリピータのブロック図の例を示している。
【図２】本発明によるバスリピータのブロック図の例を示している。
【図３】本発明によるバスリピータのタイミング図の例を示している。
【図４】本発明による代替のバスリピータのブロック図の例を示している。
【図５】本発明による設定可能な閾値レベルを有する検出器の典型的なブロック図の例を示している。
Claims (20)
- 複数の装置の中にデータを通信するために第１のロジック値および第２のロジック値の２進システムを使用するバス上で使用するためのリピータであって、
前記複数の装置が前記第１のロジック値を通信するために使用する第２の電圧レベルと異なる第１の電圧レベルで各々が前記第１のロジック値を供給する一対のドライバと、
前記第１のロジック値が、前記第１の電圧レベルと前記第２の電圧レベルとの区別に基づいて前記複数の装置のいずれかによって供給される場合だけ、各々が前記第１のロジック値を前記一対のドライバの対応するドライバに伝達するように構成される一対の第１の第１の検出器とを備えていることを特徴とするリピータ。 - 各々が、前記第１のロジック値を前記一対のドライバのドライバあるいは前記複数の装置の装置のいずれかから伝達するように構成される一対の第２の検出器と、
一対のスイッチとをさらに含み、各スイッチが、
前記一対のドライバの対応するドライバ、前記一対の第１の検出器の対応する第１の検出器、および前記一対の第２の検出器の対応する第２の検出器に作動するように結合され、かつ
前記対応するドライバを前記対応する第１の検出器あるいは第２の検出器のいずれかに選択的に結合するように構成されていることを特徴とする請求項１のリピータ。 - 各々が、前記第１のロジック値の急速な伝達を容易にするために、前記第２の検出器を前記対応するドライバに結合し、かつ
前記リピータのラッチアップを避けるために、前記第１の検出器を前記対応するドライバに結合するように、
前記一対のスイッチの対応するスイッチを制御すべく構成される一対の制御装置をさらに含むことを特徴とする請求項２のリピータ。 - 各制御装置が、
前記一対の検出器の前記他の第１の検出器の出力に応じてセットされるラッチを含むことを特徴とする請求項３のリピータ。 - 各第１の検出器が、
前記第１の電圧レベルと前記第２の電圧レベルとの間にある基準電圧の発生源と、
入力電圧値を前記基準電圧と比較し、前記複数の装置のいずれからの前記第１のロジック値の受信を識別する比較器とを含むことを特徴とする請求項１のリピータ。 - 各第１の検出器がさらに、
前記入力電圧値が前記比較器に供給される前に前記入力電圧値をフィルタリングするフィルタを含むことを特徴とする請求項５のリピータ。 - 各第２の検出器がシュミットトリガ装置を含むことを特徴とする請求項２のリピータ。
- 前記リピータが、Ｉ２Ｃバス仕様と互換性があることを特徴とする請求項１のリピータ。
- 複数の装置の中でデータを通信するために第１のロジック値および第２のロジック値の２進システムを使用するシステムであって、
第１の電圧レベルの前記第１のロジック値を通信する少なくとも１つの第１の装置と、
前記第１の電圧レベルとは異なる第２の電圧レベルの前記第１のロジック値を通信する少なくとも１つの第２の装置と、
前記第１の電圧レベルと前記第２の電圧レベルとの間にある閾値を有する閾値装置を含み、前記第１の装置と第２の装置との識別を容易にする、少なくとも１つの検出器とを備えていることを特徴とするシステム。 - 前記少なくとも第１の装置および前記少なくとも１つの検出器がリピータを含み、
前記リピータが、前記第１のロジック値を前記少なくとも１つの第２の装置から無条件に伝達し、かつ前記第１のロジック値を前記少なくとも１つの第１の装置から選択的に伝達するように構成されることを特徴とする請求項９のシステム。 - 前記リピータが、
各々が前記第１の電圧レベルの前記第１のロジック値を供給する一対のドライバと、
前記第１のロジック値が、前記第１の電圧レベルと前記第２の電圧レベルとの間の区別に基づいて前記少なくとも１つの第２の装置によって供給される場合だけ、各々が前記第１のロジック値を前記一対のドライバの対応するドライバに伝達するように構成される一対の第１の検出器とを含むことを特徴とする請求項１０のシステム。 - 前記リピータがさらに、
各々が、前記第１のロジック値を前記少なくとも１つの第１の装置あるいは前記少なくとも１つの第２の装置のいずれかから伝達するように構成される第２の検出器対と、
一対のスイッチとを含み、各スイッチが、
前記一対のドライバの対応するドライバ、前記一対の第１の検出器の対応する第１の検出器、および前記一対の第２の検出器の対応する第２の検出器に作動するように結合され、かつ
前記対応するドライバを前記対応する第１の検出器あるいは第２の検出器のいずれかに選択的に結合するように構成されていることを特徴とする請求項１１のシステム。 - 前記リピータが、さらに、
各々が、
前記第１のロジック値の急速な伝達を容易にするために、前記第２の検出器を前記対応するドライバに結合し、かつ
前記リピータのラッチアップを避けるために、前記第１の検出器を前記対応するドライバに結合するように、
前記一対のスイッチの対応するスイッチを制御すべく構成される一対の制御装置を含むことを特徴とする請求項１２のシステム。 - 前記一対の第１の検出器の各々が、
前記第１の電圧レベルと前記第２の電圧レベルとの間にある基準電圧の発生源と、
入力電圧値を前記基準電圧と比較し、少なくとも１つの前記第２の装置からの前記第１のロジック値の受信を識別する比較器とを含むことを特徴とする請求項１１のシステム。 - 前記一対の第１の検出器の各々がさらに、
前記入力電圧値が前記比較器に供給される前に前記入力電圧値をフィルタリングするフィルタを含むことを特徴とする請求項１４のシステム。 - 前記システムが、Ｉ２Ｃバス仕様と互換性があることを特徴とする請求項９のシステム。
- データを通信するために第１のロジック値および第２のロジック値の２進システムを使用するネットワークでの使用のための装置であって、
前記第１のロジック値に関連する各発生源の電圧レベルに基づいて、第１の発生源と第２の発生源とを区別する閾値を有するように構成される閾値検出器とを備え、
前記装置が、前記第１のロジック値を前記第１の発生源から伝達するが、前記第２の発生源からは伝達しないことを特徴とする装置。 - 前記装置が第２の発生源を含むことを特徴とする請求項１７の装置。
- 前記第１の発生源からのデータが第１のポートから第２のポートに無条件に送信されるのに対して、
前記第２の発生源からのデータが第１のポートから第２のポートに条件付きで送信されるように、
その両方がデータを送受信するべく構成される第１および第２のポートをさらに含むことを特徴とする請求項１８の装置。 - 複数の装置の中のアクティブロジック状態を双方向に結合する方法であって、前記複数の装置の各々が、第１の電圧レベルのアサートを介して前記アクティブロジック状態を通信するように構成されているものにおいて、
前記アクティブロジック状態を第１のポートで決定し、
前記アクティブロジック状態が前記複数の装置からであるかどうかを決定し、
前記アクティブロジック状態が前記複数の装置からである場合だけ、第２の電圧レベルのアサートによって前記アクティブロジック状態を第２のポートに送信することとを含み、
前記アクティブロジック状態が前記複数の装置からであるかどうかを決定することが、前記第１の電圧レベルと前記第２の電圧レベルとの間にある閾値電圧に基づいていることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/641,179 US6362654B1 (en) | 2000-08-17 | 2000-08-17 | Bidirectional repeater using high and low threshold detection |
| PCT/EP2001/009279 WO2002015013A2 (en) | 2000-08-17 | 2001-08-09 | Bidirectional repeater using high and low threshold detection |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004506979A true JP2004506979A (ja) | 2004-03-04 |
Family
ID=24571266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002520075A Withdrawn JP2004506979A (ja) | 2000-08-17 | 2001-08-09 | 高低閾値検出を有する双方向リピータ |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6362654B1 (ja) |
| EP (1) | EP1311959B1 (ja) |
| JP (1) | JP2004506979A (ja) |
| AT (1) | ATE363689T1 (ja) |
| DE (1) | DE60128703T2 (ja) |
| WO (1) | WO2002015013A2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649383B2 (en) | 2007-03-08 | 2010-01-19 | Panasonic Corporation | Bidirectional level shift circuit and bidirectional bus system |
| JP2013168938A (ja) * | 2012-02-08 | 2013-08-29 | Regents Of The Univ Of Michigan | データ処理装置内の双方向通信パスに沿って伝播するデータ信号を転送するための装置および方法 |
| JP2016184280A (ja) * | 2015-03-26 | 2016-10-20 | 三菱電機株式会社 | 双方向シリアルバススイッチ、ゲートアレイ |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6834318B2 (en) * | 2001-02-16 | 2004-12-21 | Agere Systems Inc. | Bidirectional bus repeater for communications on a chip |
| US20030018823A1 (en) * | 2001-07-18 | 2003-01-23 | Roberto Ponticelli | Network enabled low-cost smart microdevice |
| US6847230B2 (en) * | 2003-03-04 | 2005-01-25 | Dell Products L.P. | Information handling system featuring a BJT-based bi-directional level translator |
| ITMI20031217A1 (it) * | 2003-06-17 | 2004-12-18 | Atmel Corp | Ripetitore rigenerativo di temporizzazione |
| US7061274B2 (en) * | 2003-09-24 | 2006-06-13 | Stmicroelectronics, Inc. | Self-programmable bidirectional buffer circuit and method |
| US7292067B2 (en) * | 2005-05-13 | 2007-11-06 | Itt Manufacturing Enterprises, Inc. | Method and apparatus for buffering bi-directional open drain signal lines |
| US20070206642A1 (en) * | 2005-11-10 | 2007-09-06 | X-Emi, Inc. | Bidirectional active signal management in cables and other interconnects |
| US20080250175A1 (en) * | 2007-04-03 | 2008-10-09 | Vizionware, Inc. | Cable assembly having an adaptive two-wire bus |
| US20080250184A1 (en) * | 2007-04-03 | 2008-10-09 | Vizionware, Inc. | Adaptive two-wire bus |
| US20080247414A1 (en) * | 2007-04-03 | 2008-10-09 | Vizionware, Inc. | Clock stretching in an adaptive two-wire bus |
| US20080246626A1 (en) * | 2007-04-03 | 2008-10-09 | Vizionware, Inc. | Data transaction direction detection in an adaptive two-wire bus |
| US20080250170A1 (en) * | 2007-04-03 | 2008-10-09 | Vizionware, Inc. | Clock mode detection in an adaptive two-wire bus |
| US7793022B2 (en) * | 2007-07-25 | 2010-09-07 | Redmere Technology Ltd. | Repeater for a bidirectional serial bus |
| US9083434B2 (en) * | 2011-09-21 | 2015-07-14 | Telefonaktiebolaget L M Ericsson (Publ) | System and method for operating a repeater |
| US8766221B1 (en) | 2010-04-30 | 2014-07-01 | Power-One, Inc. | Isolation system for a bi-directional communication bus line |
| US8812287B2 (en) | 2011-02-08 | 2014-08-19 | International Business Machines Corporation | Autonomous, scalable, digital system for emulation of wired-or hardware connection |
| US9256570B2 (en) * | 2011-08-05 | 2016-02-09 | Linear Technology Corporation | I2C isolated, bidirectional communication system with isolated domain current source pull-ups |
| CN103163802B (zh) * | 2011-12-15 | 2015-05-13 | 快捷半导体(苏州)有限公司 | 输出控制电路、方法、及其应用设备 |
| US10635629B2 (en) | 2015-12-09 | 2020-04-28 | Lockheed Martin Corporation | Inter-integrated circuit (I2C) bus extender |
| CN106844274B (zh) * | 2016-12-26 | 2019-08-30 | 龙迅半导体（合肥）股份有限公司 | 一种i2c总线的辅助电路 |
| US10348298B2 (en) * | 2017-05-03 | 2019-07-09 | Texas Instruments Incorporated | Repeater for an open-drain communication system using a current detector and a control logic circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3832489A (en) * | 1973-02-26 | 1974-08-27 | Digital Equipment Corp | Bidirectional bus repeater |
| GB2292277B (en) * | 1994-08-12 | 1998-11-18 | Icl Systems Ab | Bus line buffering |
| US5736870A (en) * | 1995-12-28 | 1998-04-07 | Intel Corporation | Method and apparatus for bi-directional bus driver |
| CA2192426C (en) * | 1996-01-03 | 2000-08-01 | Richard Ng | Bidirectional voltage translator |
| FR2743959A1 (fr) * | 1996-01-18 | 1997-07-25 | Philips Electronics Nv | Dispositif de transmission multidirectionnelle de donnees |
| FR2774836A1 (fr) * | 1998-02-10 | 1999-08-13 | Sgs Thomson Microelectronics | Dispositif de transmission bi-directionnelle |
-
2000
- 2000-08-17 US US09/641,179 patent/US6362654B1/en not_active Expired - Lifetime
-
2001
- 2001-08-09 EP EP01971901A patent/EP1311959B1/en not_active Expired - Lifetime
- 2001-08-09 WO PCT/EP2001/009279 patent/WO2002015013A2/en active IP Right Grant
- 2001-08-09 DE DE60128703T patent/DE60128703T2/de not_active Expired - Lifetime
- 2001-08-09 AT AT01971901T patent/ATE363689T1/de not_active IP Right Cessation
- 2001-08-09 JP JP2002520075A patent/JP2004506979A/ja not_active Withdrawn
- 2001-12-19 US US10/027,672 patent/US6522169B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7649383B2 (en) | 2007-03-08 | 2010-01-19 | Panasonic Corporation | Bidirectional level shift circuit and bidirectional bus system |
| JP2013168938A (ja) * | 2012-02-08 | 2013-08-29 | Regents Of The Univ Of Michigan | データ処理装置内の双方向通信パスに沿って伝播するデータ信号を転送するための装置および方法 |
| JP2016184280A (ja) * | 2015-03-26 | 2016-10-20 | 三菱電機株式会社 | 双方向シリアルバススイッチ、ゲートアレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6522169B2 (en) | 2003-02-18 |
| US20020053925A1 (en) | 2002-05-09 |
| DE60128703T2 (de) | 2008-02-07 |
| EP1311959B1 (en) | 2007-05-30 |
| DE60128703D1 (de) | 2007-07-12 |
| WO2002015013A3 (en) | 2003-02-27 |
| EP1311959A2 (en) | 2003-05-21 |
| ATE363689T1 (de) | 2007-06-15 |
| US6362654B1 (en) | 2002-03-26 |
| WO2002015013A2 (en) | 2002-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004506979A (ja) | 高低閾値検出を有する双方向リピータ | |
| US6363085B1 (en) | Universal serial bus repeater | |
| US6279060B1 (en) | Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources | |
| JP3750693B2 (ja) | 接続装置 | |
| US5469082A (en) | Peripheral component interfacing system with bus voltage/logic supply comparison means | |
| US20110087914A1 (en) | I2c buffer clock delay detection method | |
| EP1783951A2 (en) | Cable sense mode for intelligent power saving in absence of link pulse | |
| US6693678B1 (en) | Data bus driver having first and second operating modes for coupling data to the bus at first and second rates | |
| KR20010014375A (ko) | 버스를 구비한 전자 장치 | |
| US7500033B2 (en) | Universal serial bus transmitter | |
| US11133802B2 (en) | Repeater for an open-drain communication system using a current detector and a control logic circuit | |
| WO2001044959A1 (en) | Peripheral bus extender | |
| JP4017822B2 (ja) | データの伝送を制御する装置 | |
| CN112840293A (zh) | 嵌入式通用串行总线2中继器 | |
| EP0867813B1 (en) | An arbitration controller for providing arbitration on a multipoint high speed serial bus | |
| US6857040B2 (en) | Bi-directional bus bridge in which multiple devices can assert bus concurrently | |
| US20080133799A1 (en) | Control and slow data transmission method for serial interface | |
| US11588663B1 (en) | Controller area network transceiver | |
| US20100312929A1 (en) | Universal serial bus device and universal serial bus system | |
| WO2021150653A1 (en) | Eusb2 to usb 2.0 data transmission with surplus sync bits | |
| US5463658A (en) | Low impact collision detection method | |
| EP4164185A2 (en) | Controller area network transceiver | |
| EP4152700A1 (en) | Controller area network transceiver | |
| JPH04356839A (ja) | 多重アクセス方式 | |
| MXPA98002094A (en) | A mediation controller to provide mediation in a common, serial, high-speed, multi-pune bar |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080626 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080808 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090918 |