JP2004505395A - マイクロコード・ベースのメモリ・ビルトイン・セルフテストのシステム初期化 - Google Patents
マイクロコード・ベースのメモリ・ビルトイン・セルフテストのシステム初期化 Download PDFInfo
- Publication number
- JP2004505395A JP2004505395A JP2002514539A JP2002514539A JP2004505395A JP 2004505395 A JP2004505395 A JP 2004505395A JP 2002514539 A JP2002514539 A JP 2002514539A JP 2002514539 A JP2002514539 A JP 2002514539A JP 2004505395 A JP2004505395 A JP 2004505395A
- Authority
- JP
- Japan
- Prior art keywords
- test
- instruction
- integrated circuit
- bist
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 162
- 230000015654 memory Effects 0.000 title claims abstract description 71
- 230000007246 mechanism Effects 0.000 claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims description 13
- 230000003213 activating effect Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 abstract description 5
- 238000010998 test method Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000006399 behavior Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 210000000352 storage cell Anatomy 0.000 description 2
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004643 material aging Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/14—Implementation of control logic, e.g. test mode decoders
- G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0401—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals in embedded memories
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】マイクロコード・ベースのメモリ・ビルトイン・セルフテストのシステム初期化を提供すること。
【解決手段】集積回路の組み込み型メモリ構造をテストするためのプログラマブル・メモリ・ビルトイン・セルフテスト（ＢＩＳＴ）機構の機能をシステム・レベルのテストに拡張して、外部テスタからテスト命令が提供されないときに命令ストア・モジュールにロードされるデフォルトのテスト信号を生成することにより、集積回路およびそれらを含む基板が大規模システムで使用を開始された後のシステムの操作容易性を保証する。このＢＩＳＴ機構の追加的な有用性により、チップ空間の利用の効率性が高まり、システム・レベル・テストが改良される。チップ製造または基板組み立て中あるいはその両方における外部テスタからのテスト命令のロードは影響を受けない。
【選択図】図４
【解決手段】集積回路の組み込み型メモリ構造をテストするためのプログラマブル・メモリ・ビルトイン・セルフテスト（ＢＩＳＴ）機構の機能をシステム・レベルのテストに拡張して、外部テスタからテスト命令が提供されないときに命令ストア・モジュールにロードされるデフォルトのテスト信号を生成することにより、集積回路およびそれらを含む基板が大規模システムで使用を開始された後のシステムの操作容易性を保証する。このＢＩＳＴ機構の追加的な有用性により、チップ空間の利用の効率性が高まり、システム・レベル・テストが改良される。チップ製造または基板組み立て中あるいはその両方における外部テスタからのテスト命令のロードは影響を受けない。
【選択図】図４
Description
【０００１】
【発明の属する技術分野】
本発明は、一般には、メモリ構造を含む集積回路デバイスとそのような集積回路を含むシステムのテストに関し、より詳細には、ビルトイン・セルフテスト（ＢＩＳＴ）機構をシステム・テストに拡張することに関する。
【従来の技術】
【０００２】
集積回路の集積密度が増大したことにより、単一の半導体チップに含むことのできる回路の性能と機能性が大幅に高まった。言うまでもなく機能性が増すと回路がより複雑になることが避けられず、現行技術では、加算器、プロセッサ、論理配列、バッファ、デコーダ、レベル変換器など、機能的に区別された多くの領域が単一チップ上に含まれることがある。このような機能的に区別された領域は、しばしば異なるクロック速度や時には異なる電圧でも動作するように設計されることがあるが、一方で一般には同期された様式で互いと通信することが必要とされる。
【０００３】
記憶デバイスの設計とその製造過程は非常に高度なものとなり、その結果製造工程コストは非常に低くなり、メモリ・セル・エリアは非常に小さくなっている。このため、現在では、比較的多数の記憶セルをもデジタル信号処理回路とともに単一のチップ上に形成することが実用的となっている。さらに、チップ上の機能コンポーネント間の通信にマルチポート・メモリを使用すると極めて高速かつ効率的であることが判明し、比較的広く使用されるようになっている。このようなメモリは、記憶機能以外の機能を有する回路とともに集積回路チップ上に含まれる場合に、一般に組込み型メモリ（ｅｍｂｅｄｄｅｄ ｍｅｍｏｒｙ）と呼ばれる。
【発明が解決しようとする課題】
【０００４】
それでも、特にデータを容量的に保管する動的タイプのメモリ・セルは比較的精巧なデバイスであり、製造中あるいは使用開始後に損傷や劣化が生じやすい。このようなデバイスを機能的領域またはコンポーネント間の通信やデータ転送に使用すると、記憶デバイスの信頼性がチップ全体の適切な動作にとって極めて重大なものになる。このため、製造、基盤の組み立て、およびシステムの動作中といった様々な段階で記憶セルをテストすることが望ましい。このテストは、メモリ構造の操作容易性を保証するために、周期的に、またはチップのパワーアップ時など特定のシステム動作状態で行われる。また、共に動作するシステムの各種機能要素のより広いテストを提供することも望ましい。このようなテストは一般にシステム・レベル・テストと呼ばれるが、下記で述べるように、一般にはプログラマブル・メモリＢＩＳＴ機構によっては行うことができない。
【０００５】
しかし、システム障害は、外部の要素、軽微な製造上の不完全性、または材料の経年変化、あるいはこれらすべてによって生じる損傷が原因となることがある。外部要素による損傷は、システムの使用可能な寿命中の何時にも、電子システムやそのいずれの部分の正確な機能に影響を与える恐れがある。ただし、軽微な製造上の不完全性はシステム動作の初期段階におけるシステム障害の主要な原因となり、一方、経年変化はシステム寿命の後期段階におけるシステム障害の主要な原因となる。バンキングや医療の応用例など高い信頼性と利用可能性が求められる応用例では、システム・モジュールの周期的なテストを行うことが不可欠である。
【０００６】
メモリ・デバイスは通例、システムまたはその個々の構成要素のクリティカル・パス内にあり、したがって、メモリ・デバイスの設計は、クリティカル・パスにあるメモリがその周囲にあるロジックよりも数倍高速に動作することを確実にすることを目標とし、これは、高密度の製造と新技術を利用した積極的な（ａｇｇｒｅｓｓｉｖｅ）設計を通じて実現される。こうした要因により、組み込み型メモリは微細な製造上の不完全性や経年変化による障害が多少生じやすくなる恐れがあるため、製造レベルおよび基板レベルのテストに加えて使用開始後に周期的にテストを行わなければならない。
【０００７】
さらに、システム・レベル・テストは、製造レベルおよび基板レベルのテストに使用されるものとは別の専用のハードウェアによって行うことができる。しかし、このような場合には、一般にビルトイン・セルフテスト機構として提供される製造レベルおよび基板レベルのテスト専用のハードウェアは、システムの使用開始後には機能を持たないことがあり、一方、システム・レベル・テストのために提供される追加ハードウェアは、すべてのタイプのテストについてのハードウェア・オーバーヘッドを増大させることになる。
【０００８】
しかし、特にチップ空間と外部接続が限られている場合には、テストのために組み込み型メモリにアクセスすることは困難であることが多い。この理由から、チップ自体にセルフテスト回路を形成することが好ましい。このような機構は数多くのタイプが知られており、一般にはビルトイン・セルフテスト（ＢＩＳＴ）回路またはエンジンと呼ばれる。テスト・プロセスを高速化するために、テスト手順の結果に基づいて動的にテスト・シーケンスを修正することを可能にする形態のＢＩＳＴ回路が開発されている。効率的にＢＩＳＴ機構に割り当てることのできるチップ空間の量は非常に限られており、一般には、テストする記憶デバイス・エリアの約２％である。
【０００９】
このエリアは、読み取り専用メモリ（ＲＯＭ）などの命令ソースまたは信号ソースと、通例は、セルフテスト動作中に組み込み型メモリを動作させる符号化デジタル信号を生成するデコーダのための空間も含まなくてはならない。現行技術では、このようなチップ・エリアの制約内でＢＩＳＴ機構を保持することは大きな課題を提示する。これは特に、メモリ構造が複雑であり、また、十分にメモリをテストする、またはセルフテストの過程で評価のためにメモリから信号を取り込むため、あるいはその両方のために多数の信号シーケンスが必要とされる場合にそうである。
【００１０】
チップ・エリアが、テストするメモリ・エリアのわずかなパーセンテージに制限される場合でも、ＢＩＳＴ機構はチップの意図される他の機能では使用されないため、チップ空間の使用は非効率的になるものと考えられる。しかし、ＢＩＳＴ機構の使用は、組み込み型メモリのテストに必要とされる信号線にアクセスするための唯一の実用的な技術である可能性がある。このために、テストの結果に応じてテスト手順を変更することが可能なプログラマブル・メモリＢＩＳＴアーキテクチャを含むＢＩＳＴアーキテクチャが開発されている。プログラマブルＢＩＳＴアーキテクチャは、異なるメモリ構造に必要とされる可能性のある異なるメモリ・テストの信号パターンに対しても、大幅なハードウェア修正とそれに伴う設計コストを必要とせずに適応することができる。
【００１１】
プログラマブル・メモリＢＩＳＴ機構は、しばしば、プログラマブル・メモリＢＩＳＴコントローラと、対象となる特定のメモリ構造を完全に動作させ、テストするために必要な信号を生成するその他の構成要素とを含む。プログラマブル・メモリＢＩＳＴコントローラは、一般に、マイクロコード・ベースのコントローラと、各命令に対して１つまたは複数のマルチビット信号（例えば、マルチビット・データ、アドレス信号および制御信号）を生成する命令デコード・モジュールとを含む。
【００１２】
プログラマブル・メモリＢＩＳＴコントローラによってサポートされる命令は、テストする特定の組み込み型メモリに適するメモリ・テスト・アルゴリズムを記述または構成し、好ましくは（あるいは概念的に）マイクロコード・ベースのコントローラ内にある命令ストア・モジュールに保管される。命令ストア・モジュールは、これに限定しないが、ＥＥＰＲＯＭなどの読取専用メモリ（ＲＯＭ）またはレジスタ・ファイルを含む各種形態のいずれであってもよい。前者の場合は（例えば、ストレージが不揮発性である場合）、テスト命令のロードは必要でなく、また可能でなくともよい。また、ＲＯＭおよび小型のＲＡＭモジュールはシステムのテスト全体を複雑化する。
【００１３】
したがって、一般には、テスト命令の保管にはレジスタ・ファイルを使用することが好ましい。この場合、特定の所望のテストのための命令は、外部テスタを用いてテスト・プロセス中にロードする。（外部テスタはテスト手順を行うために必要とされる可能性があるのに対し、ＢＩＳＴは、その他の方法でアクセスすることが実際的でないメモリ構造中の特定の接続へのアクセスを提供することができることを理解されたい。）
【００１４】
製造レベル・テスト（例えばチップの製造中やパッケージ中）では、テスト・アルゴリズムを表すサポートされる命令は上記のように外部テスタから入力される。レジスタ・ファイル中の記憶要素のスキャンが可能である場合には、採用されているか、または利便である、あるいはその両方である任意のスキャン・プロトコルを使用してローディング・プロセスをシリアルに実行する。ＩＥＥＥ１１４９．１規格による基板レベル・テストでは、レジスタ・ファイルをテスト・データ・レジスタとして定義し、適切なＩＥＥＥ１１４９．１命令を命令レジスタにロードすることによってアクセスする。メモリ・テスト命令は外部テスタを使用してロードされ、一方、テスト・アクセス・ポート（ＴＡＰ）コントローラはＳＨＩＦＴ−ＤＲ状態になる。
【００１５】
しかし、レジスタ・ファイルを命令ストア・モジュールとして使用するＢＩＳＴモジュールは、システム・レベル・テストには使用することができない。これは、レジスタ・ファイルは、テスト・アルゴリズムを表す命令セットに初期化する必要があるためである。したがって、ＢＩＳＴ機構は、そのような初期化とテスト・アルゴリズムのソースを外部から制御することが可能なより低レベルのテストでの使用に限られ、したがって、チップおよびそれを含む基板の機能性を保証するためにＢＩＳＴ機構が実質的に不可欠であっても、上記で示唆したように、チップ空間の利用について著しい非効率性を示すことになる。
【課題を解決するための手段】
【００１６】
したがって、本発明は、第１の態様で、組み込み型メモリおよびビルトイン・セルフテスト機構を含む集積回路を提供し、この集積回路は、外部テスタから提供されるテスト命令を受け取る手段を含むテスト命令を保管する手段と、デフォルト・テスト命令を生成する手段と、テスト命令を保管する手段にデフォルト・テスト命令を供給する手段とを含む。
【００１７】
デフォルト・テスト命令を生成する手段は、初期化記憶手段を含むことが好ましい。
【００１８】
初期化記憶手段は、ストレージ初期化モジュールであることが好ましい。
【００１９】
第１の態様の集積回路はさらに、外部テスタからのテスト命令の不在に応答して、デフォルト・テスト命令を生成する手段を活動化する手段を含むことが好ましい。
【００２０】
第１の態様の集積回路はさらに、テスト動作を制御する手段を含むことが好ましく、テスト動作を制御する手段は、命令記憶コントローラに制御信号を供給する手段を含み、さらに、テスト命令を保管する手段を含む。
【００２１】
第１の態様の集積回路はさらに、制御信号のみが前記命令記憶コントローラに供給されるとデフォルト・テスト命令を生成する手段を活動化する手段を含むことが好ましい。
【００２２】
デフォルト・テスト命令を生成する手段は、デフォルト・テスト命令を保管するメモリを含むことが好ましい。
【００２３】
第２の態様で、本発明は、第１の態様による集積回路を含む電子システムを提供する。
【００２４】
第３の態様で、本発明は、製造レベルおよび基板レベルのテストを行うためのビルトイン・セルフテスト（ＢＩＳＴ）機構をその中に有し、かつ、テスト・アルゴリズムを保管する手段を含む集積回路を含む電子システムにシステム・レベル・テストを行う方法を提供し、この方法は、ＢＩＳＴ機構からシステム・レベル・テストのアルゴリズムを提供するステップと、システム・レベル・テストのアルゴリズムを、ＢＩＳＴ機構にテスト・アルゴリズムを保管する手段に転送するステップと、システム・レベル・テストのアルゴリズムを使用してＢＩＳＴ機構を操作するステップとを含む。
【００２５】
本発明の実施形態はしたがって、プログラマブル・メモリＢＩＳＴ機構に高度化を提供し、その有用性をシステム・レベル・テストに拡張する。
【００２６】
本発明の実施形態は、ＢＩＳＴ機構のチップ空間利用の効率性の増大を提供する。
【００２７】
本発明の実施形態は、外部テスタから提供されない場合にはデフォルトの所望のテスト命令セットをロードするデフォルトの初期化機能をプログラマブル・メモリＢＩＳＴ機構に提供する。
【００２８】
好ましくは、集積回路および集積回路を含む電子システムが提供され、これらは、外部テスタから提供されるテスト命令を受け取るための機構と、デフォルト・テスト命令を生成するための機構と、テスト命令を保管する記憶デバイスにデフォルト・テスト命令を供給するための機構とを含む、テスト命令を保管する記憶デバイスを含む。
【００２９】
さらに好ましくは、電子システムのシステム・レベルのテストを行う方法が提供され、この方法は、ビルトイン・セルフテスト機構にシステム・レベル・テストのアルゴリズムを提供するステップと、テスト・アルゴリズムを保管する機構にシステム・レベル・テストのアルゴリズムを転送するステップと、システム・レベル・テストのアルゴリズムを使用してビルトイン・セルフテスト機構を操作するステップとを含む。
【発明の実施の形態】
【００３０】
以下で、本発明の好ましい実施形態について、添付図面を参照して単なる例として説明する。
【００３１】
次いで図面、具体的には図１を参照すると、プログラマブル・メモリＢＩＳＴモジュールの例示的アーキテクチャの高レベル・ブロック図を示している。このアーキテクチャの中心となるのはプログラマブル・メモリＢＩＳＴコントローラ１０であり、これは、マイクロコード・ベースのコントローラ１００、命令ストア・モジュール３０（いずれも図３に示す）、および命令デコード・モジュール２０を含むことが好ましい。
【００３２】
命令デコード・モジュールは、テストを行うメモリを動作させるための、データ（４０）、アドレス（５０）、および信号生成器の制御（６０）を含むデジタル信号を生成、またはその生成を制御する。また、一般には、テストを行うメモリ部分の選択（７０）と、テスト命令をロードし、テスト中のメモリから分析のためにテスト信号に対する応答を取り出すためのポートの選択（８０）も提供することが望ましい。コントローラ１０と信号生成器および選択器４０〜８０との間に双方向の通信を表しているが、これは、コントローラによる制御と、個々のジェネレータとセレクタのステータスの報告、次の命令の呼び出しとの両方を意味する。メモリへの単方向の通信は、ＢＩＳＴ機構は主として対象とするメモリ構造の動作に関連することを意味し、一方、テスト手順に応じたメモリからの信号の取り出しの提供はＢＩＳＴ機構内で提供することができるが、このような機構は一般に当業者にはよく理解されているので、これ以上説明する必要はない。
【００３３】
製造レベルおよび基板レベルのテストの開発と初期化を図２に表す。このプロセスは、上記で示唆したような機能的要素間の通信など特定のチップ機能に対応するように設計しなければならない組み込み型メモリを含む集積回路の設計工程で開始される（１１０）。メモリ構造の設計が、これまでに適切なテストが開発されていない新しい設計であると仮定すると、メモリ・テストのアルゴリズムは、一般には、１１５に示すように、そのメモリ構造が制御されることによって提供しなければならない複数の振る舞いの記述としてアプローチされる。次いで１２０に示すようにこの振る舞いのセットをコンパイルして、メモリ構造に適用する信号を生成してそれらの振る舞いを実行させる、サポートされる命令のリストにする。
【００３４】
一般には、製造中または組み立て中の異なる時点にチップまたは基板あるいはその両方の機能性をテストするためにいくつかのテストが開発される。こうしたテスト・アルゴリズムのすべてまたは複数は、特定の応用例に利便または適切であるように、製造工程またはラインの一部として使用される外部のテスト装置のメモリに常駐させるか、または、オペレータの意思で選択するか、あるいは自動化することができる。特定のテスト手順が選択されると、１２５で、テスト手順のタイプを製造レベルのテスト・タイプまたは基板レベルのテスト・タイプのいずれかに決定する。
【００３５】
テストが製造レベル・タイプであり、ＢＩＳＴ機構の命令ストア・モジュールがレジスタ・ファイル・タイプであり、かつスキャン可能である場合（この説明のための仮定と同様）は、１３０で命令のスキャン・ロード可能なビット・ストリングが生成され、１３５に示すようにスキャン入力に適用される。このビット・ストリングは次いで、適切な数のスキャン・クロックをプログラマブル・メモリＢＩＳＴコントローラ１０に適用してそのビット・ストリングを命令ストア・モジュール３０にロードすることにより、命令としてロードされる。
【００３６】
これに対し、テストが基板レベル・タイプである場合は、１４５に示すようにＩＥＥＥ１１４９．１規格に準拠するビット・ストリングを生成し、１５０に示すように適切な数のクロック・サイクルを適用することにより、適切なＩＥＥＥ１１４９．１命令を命令ストア・モジュールに命令としてロードする。次いで１５５に示すように、このビット・ストリングをテスト・データ・インタフェース（ＴＤＩ）に適用し、１６０に示すようにテスト・アクセス・ポート（ＴＡＰ）コントローラをＳＨＩＦＴ−ＤＲ状態にセットし、１６５に示すように、適切な数のクロック・サイクルを適用してビット・ストリングを命令ストア・モジュール３０に転送する。
【００３７】
上記のように、製造レベル・テストおよび基板レベルの組み立て時のテストのいずれでも、選択されたメモリ・テスト・アルゴリズムを表すビット・ストリングを初めに外部テスタのバッファにロードする。適切なスキャン・プロトコルを使用することにより、外部テスタはそのビット・ストリングを命令ストア・モジュールにロードする。したがってプログラマブル・メモリＢＩＳＴは外部テスタの使用可能性に依存し、したがって、本発明の実施形態がなければ、テスト・アルゴリズムを表すビット・ストリングを用いてプログラマブル・メモリＢＩＳＴを初期化するために外部テスタを利用できないシステム・レベル・テストには使用することができない。
【００３８】
次いで図３および４を参照して、システム・レベル・テストにも使用できるプログラマブル・メモリＢＩＳＴ機構のアーキテクチャについて説明する。図１に示すプログラマブル・メモリＢＩＳＴ機構のアーキテクチャ、および特にプログラマブル・メモリＢＩＳＴコントローラ１０は図３のように概念化することもでき、主にマイクロコード・ベースのコントローラ１００と命令デコード・モジュールを備える。コントローラ１００は命令デコーダ・モジュール２０に命令を提供し、ステータス信号と次の命令の要求をモジュール２０から受け取る。命令デコード・モジュールは、テスト信号パターンとシーケンスをテスト中のメモリ構造に供給する特定の信号ジェネレータまたはレジスタあるいはその両方と通信する。マイクロコード・ベースのコントローラ１００は、外部テスタ、またはパワーアップ状態検出器などの関連する回路から、テスタ初期化用のテスト命令、ステータス信号、および制御信号も受け取る。
【００３９】
図１との関連で上述したように、コントローラ１００は命令ストア・モジュール３０も備え、また本発明の好ましい実施形態によると、外部テスタまたは上記のような関連する回路から、テスト命令、制御信号、およびステータス信号を受け取る命令記憶コントローラ２００を備える。さらに、本発明の好ましい実施形態によると、命令記憶コントローラ２００への入力として初期化記憶モジュール２１０も提供される。
【００４０】
命令記憶コントローラ２００の主要機能は、テスト手順が呼び出されても外部テスタからテスト命令を得られる状態でないときに、活動化信号２２０を初期化記憶モジュール２１０に提供することである。この活動化信号２２０を受け取ると、初期化記憶モジュールは、デフォルト・テスト命令とステータス信号（読み出しの完了を表す）を記憶コントローラ２００に提供する。必要な場合、あるいはその他の方法では得られない場合は、クロック信号も初期化記憶モジュールから提供することができる。
【００４１】
初期化記憶モジュール２１０に保管されたデフォルト・テスト命令は、システム・レベル・テスト向けとすることが好ましいが、このように用途を制限することに技術的な必要性はない。すなわち、プログラマブル・メモリＢＩＳＴコントローラ１０の命令ストア・モジュール３０に保管して、そこから通常の方式でテスト手順を実行できるように、任意の所望のテストを保管し、デフォルト・テストとして供給することができる。さらに、初期化記憶モジュール２１０から命令ストア・モジュール３０にデフォルトのテスト命令を転送するので、特に図５から明らかなように、製造レベル・タイプまたは基板レベル・タイプの特定のテストのための命令をロードする容易性は、本発明の好ましい実施形態をプログラマブル・メモリＢＩＳＴコントローラに含めることによっては影響を受けない。
【００４２】
図５は、本発明の好ましい実施形態による初期化動作を表す。ステップ１１０〜１６５は１２５’を除いては、図２に示し、先に説明したものと同じであることが認識されよう。ただし、図５に表す本発明の好ましい実施形態では、テスト・タイプの決定は、製造レベル、基板レベル、およびシステム・レベルの３つの可能性を区別する。製造レベルと基板レベルのテストの区別は影響を受けない。
【００４３】
本発明の好ましい実施形態では、システム・レベル・テストは、外部テスタからの命令がないことによって区別することができる。ただし、テスト・コマンドまたは特定のテスト・コマンド自体のソースの区別など他の技術も使用することができ、複数の初期化記憶モジュールが提供される場合には、選択された初期化記憶モジュール２１０からの命令の転送を要求することもできる。デフォルトとして選択的に供給することが可能なテスト・タイプの数の唯一の制限は、容易に区別することのできる状態の数と、外部テスタを容易に使用することができない異なるシステムや他レベルのテストのための命令を生成するために、ストレージまたは他のハードウェアに効率的に割り当てられると考えられるチップ・エリアの量である。
【００４４】
テストが呼び出され、外部テスタからテスト命令が得られないと判断されると、先に説明し、図５の３１０に示すように、信号２２０によって初期化記憶モジュールが活動化される。初期化記憶モジュール２１０は活動化されると、図５の３２０に示すように、デフォルト・テスト命令を生成して、その命令をプログラマブル・メモリＢＩＳＴコントローラ１０の命令ストア・モジュール３０にロードする。ただし、テスト命令が実際に得られる場合には、初期化記憶モジュールは活動化されず、基板レベルまたは製造レベルのテスト命令が通常の方式でロードされる。
【００４５】
上述の内容に照らすと、本発明の好ましい実施形態は、ビルトイン・セルフテスト機構の追加的な有用性と機能性を提供し、したがってチップ空間の使用と割り当ての効率を改善する。本発明の好ましい実施形態は、プログラマブル・メモリＢＩＳＴ機構のプログラミングの完全なフレキシビリティを可能にし、一方では、組み込み型メモリを含むチップまたはそのようなチップを含む基板あるいはその両方の使用が開始された後のシステム・レベル・テストなど、外部テスタに依存しない追加的な所望のテストを行うことを可能にする。
【図面の簡単な説明】
【図１】
プログラマブル・メモリＢＩＳＴ機構の例示的アーキテクチャの高レベル・ブロック図である。
【図２】
製造レベルおよび基板レベルのテストの際の初期化を説明する流れ図である。
【図３】
プログラマブル・メモリＢＩＳＴアーキテクチャの概略化した概観を表す高レベル・ブロック図である。
【図４】
本発明の好ましい実施形態による、図１または３に示すようなプログラマブル・メモリＢＩＳＴアーキテクチャのためのマイクロコード・ベース・コントローラの高レベル・ブロック図である。
【図５】
図２を超える追加的な機能として本発明の好ましい実施形態の動作を説明する流れ図である。
【発明の属する技術分野】
本発明は、一般には、メモリ構造を含む集積回路デバイスとそのような集積回路を含むシステムのテストに関し、より詳細には、ビルトイン・セルフテスト（ＢＩＳＴ）機構をシステム・テストに拡張することに関する。
【従来の技術】
【０００２】
集積回路の集積密度が増大したことにより、単一の半導体チップに含むことのできる回路の性能と機能性が大幅に高まった。言うまでもなく機能性が増すと回路がより複雑になることが避けられず、現行技術では、加算器、プロセッサ、論理配列、バッファ、デコーダ、レベル変換器など、機能的に区別された多くの領域が単一チップ上に含まれることがある。このような機能的に区別された領域は、しばしば異なるクロック速度や時には異なる電圧でも動作するように設計されることがあるが、一方で一般には同期された様式で互いと通信することが必要とされる。
【０００３】
記憶デバイスの設計とその製造過程は非常に高度なものとなり、その結果製造工程コストは非常に低くなり、メモリ・セル・エリアは非常に小さくなっている。このため、現在では、比較的多数の記憶セルをもデジタル信号処理回路とともに単一のチップ上に形成することが実用的となっている。さらに、チップ上の機能コンポーネント間の通信にマルチポート・メモリを使用すると極めて高速かつ効率的であることが判明し、比較的広く使用されるようになっている。このようなメモリは、記憶機能以外の機能を有する回路とともに集積回路チップ上に含まれる場合に、一般に組込み型メモリ（ｅｍｂｅｄｄｅｄ ｍｅｍｏｒｙ）と呼ばれる。
【発明が解決しようとする課題】
【０００４】
それでも、特にデータを容量的に保管する動的タイプのメモリ・セルは比較的精巧なデバイスであり、製造中あるいは使用開始後に損傷や劣化が生じやすい。このようなデバイスを機能的領域またはコンポーネント間の通信やデータ転送に使用すると、記憶デバイスの信頼性がチップ全体の適切な動作にとって極めて重大なものになる。このため、製造、基盤の組み立て、およびシステムの動作中といった様々な段階で記憶セルをテストすることが望ましい。このテストは、メモリ構造の操作容易性を保証するために、周期的に、またはチップのパワーアップ時など特定のシステム動作状態で行われる。また、共に動作するシステムの各種機能要素のより広いテストを提供することも望ましい。このようなテストは一般にシステム・レベル・テストと呼ばれるが、下記で述べるように、一般にはプログラマブル・メモリＢＩＳＴ機構によっては行うことができない。
【０００５】
しかし、システム障害は、外部の要素、軽微な製造上の不完全性、または材料の経年変化、あるいはこれらすべてによって生じる損傷が原因となることがある。外部要素による損傷は、システムの使用可能な寿命中の何時にも、電子システムやそのいずれの部分の正確な機能に影響を与える恐れがある。ただし、軽微な製造上の不完全性はシステム動作の初期段階におけるシステム障害の主要な原因となり、一方、経年変化はシステム寿命の後期段階におけるシステム障害の主要な原因となる。バンキングや医療の応用例など高い信頼性と利用可能性が求められる応用例では、システム・モジュールの周期的なテストを行うことが不可欠である。
【０００６】
メモリ・デバイスは通例、システムまたはその個々の構成要素のクリティカル・パス内にあり、したがって、メモリ・デバイスの設計は、クリティカル・パスにあるメモリがその周囲にあるロジックよりも数倍高速に動作することを確実にすることを目標とし、これは、高密度の製造と新技術を利用した積極的な（ａｇｇｒｅｓｓｉｖｅ）設計を通じて実現される。こうした要因により、組み込み型メモリは微細な製造上の不完全性や経年変化による障害が多少生じやすくなる恐れがあるため、製造レベルおよび基板レベルのテストに加えて使用開始後に周期的にテストを行わなければならない。
【０００７】
さらに、システム・レベル・テストは、製造レベルおよび基板レベルのテストに使用されるものとは別の専用のハードウェアによって行うことができる。しかし、このような場合には、一般にビルトイン・セルフテスト機構として提供される製造レベルおよび基板レベルのテスト専用のハードウェアは、システムの使用開始後には機能を持たないことがあり、一方、システム・レベル・テストのために提供される追加ハードウェアは、すべてのタイプのテストについてのハードウェア・オーバーヘッドを増大させることになる。
【０００８】
しかし、特にチップ空間と外部接続が限られている場合には、テストのために組み込み型メモリにアクセスすることは困難であることが多い。この理由から、チップ自体にセルフテスト回路を形成することが好ましい。このような機構は数多くのタイプが知られており、一般にはビルトイン・セルフテスト（ＢＩＳＴ）回路またはエンジンと呼ばれる。テスト・プロセスを高速化するために、テスト手順の結果に基づいて動的にテスト・シーケンスを修正することを可能にする形態のＢＩＳＴ回路が開発されている。効率的にＢＩＳＴ機構に割り当てることのできるチップ空間の量は非常に限られており、一般には、テストする記憶デバイス・エリアの約２％である。
【０００９】
このエリアは、読み取り専用メモリ（ＲＯＭ）などの命令ソースまたは信号ソースと、通例は、セルフテスト動作中に組み込み型メモリを動作させる符号化デジタル信号を生成するデコーダのための空間も含まなくてはならない。現行技術では、このようなチップ・エリアの制約内でＢＩＳＴ機構を保持することは大きな課題を提示する。これは特に、メモリ構造が複雑であり、また、十分にメモリをテストする、またはセルフテストの過程で評価のためにメモリから信号を取り込むため、あるいはその両方のために多数の信号シーケンスが必要とされる場合にそうである。
【００１０】
チップ・エリアが、テストするメモリ・エリアのわずかなパーセンテージに制限される場合でも、ＢＩＳＴ機構はチップの意図される他の機能では使用されないため、チップ空間の使用は非効率的になるものと考えられる。しかし、ＢＩＳＴ機構の使用は、組み込み型メモリのテストに必要とされる信号線にアクセスするための唯一の実用的な技術である可能性がある。このために、テストの結果に応じてテスト手順を変更することが可能なプログラマブル・メモリＢＩＳＴアーキテクチャを含むＢＩＳＴアーキテクチャが開発されている。プログラマブルＢＩＳＴアーキテクチャは、異なるメモリ構造に必要とされる可能性のある異なるメモリ・テストの信号パターンに対しても、大幅なハードウェア修正とそれに伴う設計コストを必要とせずに適応することができる。
【００１１】
プログラマブル・メモリＢＩＳＴ機構は、しばしば、プログラマブル・メモリＢＩＳＴコントローラと、対象となる特定のメモリ構造を完全に動作させ、テストするために必要な信号を生成するその他の構成要素とを含む。プログラマブル・メモリＢＩＳＴコントローラは、一般に、マイクロコード・ベースのコントローラと、各命令に対して１つまたは複数のマルチビット信号（例えば、マルチビット・データ、アドレス信号および制御信号）を生成する命令デコード・モジュールとを含む。
【００１２】
プログラマブル・メモリＢＩＳＴコントローラによってサポートされる命令は、テストする特定の組み込み型メモリに適するメモリ・テスト・アルゴリズムを記述または構成し、好ましくは（あるいは概念的に）マイクロコード・ベースのコントローラ内にある命令ストア・モジュールに保管される。命令ストア・モジュールは、これに限定しないが、ＥＥＰＲＯＭなどの読取専用メモリ（ＲＯＭ）またはレジスタ・ファイルを含む各種形態のいずれであってもよい。前者の場合は（例えば、ストレージが不揮発性である場合）、テスト命令のロードは必要でなく、また可能でなくともよい。また、ＲＯＭおよび小型のＲＡＭモジュールはシステムのテスト全体を複雑化する。
【００１３】
したがって、一般には、テスト命令の保管にはレジスタ・ファイルを使用することが好ましい。この場合、特定の所望のテストのための命令は、外部テスタを用いてテスト・プロセス中にロードする。（外部テスタはテスト手順を行うために必要とされる可能性があるのに対し、ＢＩＳＴは、その他の方法でアクセスすることが実際的でないメモリ構造中の特定の接続へのアクセスを提供することができることを理解されたい。）
【００１４】
製造レベル・テスト（例えばチップの製造中やパッケージ中）では、テスト・アルゴリズムを表すサポートされる命令は上記のように外部テスタから入力される。レジスタ・ファイル中の記憶要素のスキャンが可能である場合には、採用されているか、または利便である、あるいはその両方である任意のスキャン・プロトコルを使用してローディング・プロセスをシリアルに実行する。ＩＥＥＥ１１４９．１規格による基板レベル・テストでは、レジスタ・ファイルをテスト・データ・レジスタとして定義し、適切なＩＥＥＥ１１４９．１命令を命令レジスタにロードすることによってアクセスする。メモリ・テスト命令は外部テスタを使用してロードされ、一方、テスト・アクセス・ポート（ＴＡＰ）コントローラはＳＨＩＦＴ−ＤＲ状態になる。
【００１５】
しかし、レジスタ・ファイルを命令ストア・モジュールとして使用するＢＩＳＴモジュールは、システム・レベル・テストには使用することができない。これは、レジスタ・ファイルは、テスト・アルゴリズムを表す命令セットに初期化する必要があるためである。したがって、ＢＩＳＴ機構は、そのような初期化とテスト・アルゴリズムのソースを外部から制御することが可能なより低レベルのテストでの使用に限られ、したがって、チップおよびそれを含む基板の機能性を保証するためにＢＩＳＴ機構が実質的に不可欠であっても、上記で示唆したように、チップ空間の利用について著しい非効率性を示すことになる。
【課題を解決するための手段】
【００１６】
したがって、本発明は、第１の態様で、組み込み型メモリおよびビルトイン・セルフテスト機構を含む集積回路を提供し、この集積回路は、外部テスタから提供されるテスト命令を受け取る手段を含むテスト命令を保管する手段と、デフォルト・テスト命令を生成する手段と、テスト命令を保管する手段にデフォルト・テスト命令を供給する手段とを含む。
【００１７】
デフォルト・テスト命令を生成する手段は、初期化記憶手段を含むことが好ましい。
【００１８】
初期化記憶手段は、ストレージ初期化モジュールであることが好ましい。
【００１９】
第１の態様の集積回路はさらに、外部テスタからのテスト命令の不在に応答して、デフォルト・テスト命令を生成する手段を活動化する手段を含むことが好ましい。
【００２０】
第１の態様の集積回路はさらに、テスト動作を制御する手段を含むことが好ましく、テスト動作を制御する手段は、命令記憶コントローラに制御信号を供給する手段を含み、さらに、テスト命令を保管する手段を含む。
【００２１】
第１の態様の集積回路はさらに、制御信号のみが前記命令記憶コントローラに供給されるとデフォルト・テスト命令を生成する手段を活動化する手段を含むことが好ましい。
【００２２】
デフォルト・テスト命令を生成する手段は、デフォルト・テスト命令を保管するメモリを含むことが好ましい。
【００２３】
第２の態様で、本発明は、第１の態様による集積回路を含む電子システムを提供する。
【００２４】
第３の態様で、本発明は、製造レベルおよび基板レベルのテストを行うためのビルトイン・セルフテスト（ＢＩＳＴ）機構をその中に有し、かつ、テスト・アルゴリズムを保管する手段を含む集積回路を含む電子システムにシステム・レベル・テストを行う方法を提供し、この方法は、ＢＩＳＴ機構からシステム・レベル・テストのアルゴリズムを提供するステップと、システム・レベル・テストのアルゴリズムを、ＢＩＳＴ機構にテスト・アルゴリズムを保管する手段に転送するステップと、システム・レベル・テストのアルゴリズムを使用してＢＩＳＴ機構を操作するステップとを含む。
【００２５】
本発明の実施形態はしたがって、プログラマブル・メモリＢＩＳＴ機構に高度化を提供し、その有用性をシステム・レベル・テストに拡張する。
【００２６】
本発明の実施形態は、ＢＩＳＴ機構のチップ空間利用の効率性の増大を提供する。
【００２７】
本発明の実施形態は、外部テスタから提供されない場合にはデフォルトの所望のテスト命令セットをロードするデフォルトの初期化機能をプログラマブル・メモリＢＩＳＴ機構に提供する。
【００２８】
好ましくは、集積回路および集積回路を含む電子システムが提供され、これらは、外部テスタから提供されるテスト命令を受け取るための機構と、デフォルト・テスト命令を生成するための機構と、テスト命令を保管する記憶デバイスにデフォルト・テスト命令を供給するための機構とを含む、テスト命令を保管する記憶デバイスを含む。
【００２９】
さらに好ましくは、電子システムのシステム・レベルのテストを行う方法が提供され、この方法は、ビルトイン・セルフテスト機構にシステム・レベル・テストのアルゴリズムを提供するステップと、テスト・アルゴリズムを保管する機構にシステム・レベル・テストのアルゴリズムを転送するステップと、システム・レベル・テストのアルゴリズムを使用してビルトイン・セルフテスト機構を操作するステップとを含む。
【発明の実施の形態】
【００３０】
以下で、本発明の好ましい実施形態について、添付図面を参照して単なる例として説明する。
【００３１】
次いで図面、具体的には図１を参照すると、プログラマブル・メモリＢＩＳＴモジュールの例示的アーキテクチャの高レベル・ブロック図を示している。このアーキテクチャの中心となるのはプログラマブル・メモリＢＩＳＴコントローラ１０であり、これは、マイクロコード・ベースのコントローラ１００、命令ストア・モジュール３０（いずれも図３に示す）、および命令デコード・モジュール２０を含むことが好ましい。
【００３２】
命令デコード・モジュールは、テストを行うメモリを動作させるための、データ（４０）、アドレス（５０）、および信号生成器の制御（６０）を含むデジタル信号を生成、またはその生成を制御する。また、一般には、テストを行うメモリ部分の選択（７０）と、テスト命令をロードし、テスト中のメモリから分析のためにテスト信号に対する応答を取り出すためのポートの選択（８０）も提供することが望ましい。コントローラ１０と信号生成器および選択器４０〜８０との間に双方向の通信を表しているが、これは、コントローラによる制御と、個々のジェネレータとセレクタのステータスの報告、次の命令の呼び出しとの両方を意味する。メモリへの単方向の通信は、ＢＩＳＴ機構は主として対象とするメモリ構造の動作に関連することを意味し、一方、テスト手順に応じたメモリからの信号の取り出しの提供はＢＩＳＴ機構内で提供することができるが、このような機構は一般に当業者にはよく理解されているので、これ以上説明する必要はない。
【００３３】
製造レベルおよび基板レベルのテストの開発と初期化を図２に表す。このプロセスは、上記で示唆したような機能的要素間の通信など特定のチップ機能に対応するように設計しなければならない組み込み型メモリを含む集積回路の設計工程で開始される（１１０）。メモリ構造の設計が、これまでに適切なテストが開発されていない新しい設計であると仮定すると、メモリ・テストのアルゴリズムは、一般には、１１５に示すように、そのメモリ構造が制御されることによって提供しなければならない複数の振る舞いの記述としてアプローチされる。次いで１２０に示すようにこの振る舞いのセットをコンパイルして、メモリ構造に適用する信号を生成してそれらの振る舞いを実行させる、サポートされる命令のリストにする。
【００３４】
一般には、製造中または組み立て中の異なる時点にチップまたは基板あるいはその両方の機能性をテストするためにいくつかのテストが開発される。こうしたテスト・アルゴリズムのすべてまたは複数は、特定の応用例に利便または適切であるように、製造工程またはラインの一部として使用される外部のテスト装置のメモリに常駐させるか、または、オペレータの意思で選択するか、あるいは自動化することができる。特定のテスト手順が選択されると、１２５で、テスト手順のタイプを製造レベルのテスト・タイプまたは基板レベルのテスト・タイプのいずれかに決定する。
【００３５】
テストが製造レベル・タイプであり、ＢＩＳＴ機構の命令ストア・モジュールがレジスタ・ファイル・タイプであり、かつスキャン可能である場合（この説明のための仮定と同様）は、１３０で命令のスキャン・ロード可能なビット・ストリングが生成され、１３５に示すようにスキャン入力に適用される。このビット・ストリングは次いで、適切な数のスキャン・クロックをプログラマブル・メモリＢＩＳＴコントローラ１０に適用してそのビット・ストリングを命令ストア・モジュール３０にロードすることにより、命令としてロードされる。
【００３６】
これに対し、テストが基板レベル・タイプである場合は、１４５に示すようにＩＥＥＥ１１４９．１規格に準拠するビット・ストリングを生成し、１５０に示すように適切な数のクロック・サイクルを適用することにより、適切なＩＥＥＥ１１４９．１命令を命令ストア・モジュールに命令としてロードする。次いで１５５に示すように、このビット・ストリングをテスト・データ・インタフェース（ＴＤＩ）に適用し、１６０に示すようにテスト・アクセス・ポート（ＴＡＰ）コントローラをＳＨＩＦＴ−ＤＲ状態にセットし、１６５に示すように、適切な数のクロック・サイクルを適用してビット・ストリングを命令ストア・モジュール３０に転送する。
【００３７】
上記のように、製造レベル・テストおよび基板レベルの組み立て時のテストのいずれでも、選択されたメモリ・テスト・アルゴリズムを表すビット・ストリングを初めに外部テスタのバッファにロードする。適切なスキャン・プロトコルを使用することにより、外部テスタはそのビット・ストリングを命令ストア・モジュールにロードする。したがってプログラマブル・メモリＢＩＳＴは外部テスタの使用可能性に依存し、したがって、本発明の実施形態がなければ、テスト・アルゴリズムを表すビット・ストリングを用いてプログラマブル・メモリＢＩＳＴを初期化するために外部テスタを利用できないシステム・レベル・テストには使用することができない。
【００３８】
次いで図３および４を参照して、システム・レベル・テストにも使用できるプログラマブル・メモリＢＩＳＴ機構のアーキテクチャについて説明する。図１に示すプログラマブル・メモリＢＩＳＴ機構のアーキテクチャ、および特にプログラマブル・メモリＢＩＳＴコントローラ１０は図３のように概念化することもでき、主にマイクロコード・ベースのコントローラ１００と命令デコード・モジュールを備える。コントローラ１００は命令デコーダ・モジュール２０に命令を提供し、ステータス信号と次の命令の要求をモジュール２０から受け取る。命令デコード・モジュールは、テスト信号パターンとシーケンスをテスト中のメモリ構造に供給する特定の信号ジェネレータまたはレジスタあるいはその両方と通信する。マイクロコード・ベースのコントローラ１００は、外部テスタ、またはパワーアップ状態検出器などの関連する回路から、テスタ初期化用のテスト命令、ステータス信号、および制御信号も受け取る。
【００３９】
図１との関連で上述したように、コントローラ１００は命令ストア・モジュール３０も備え、また本発明の好ましい実施形態によると、外部テスタまたは上記のような関連する回路から、テスト命令、制御信号、およびステータス信号を受け取る命令記憶コントローラ２００を備える。さらに、本発明の好ましい実施形態によると、命令記憶コントローラ２００への入力として初期化記憶モジュール２１０も提供される。
【００４０】
命令記憶コントローラ２００の主要機能は、テスト手順が呼び出されても外部テスタからテスト命令を得られる状態でないときに、活動化信号２２０を初期化記憶モジュール２１０に提供することである。この活動化信号２２０を受け取ると、初期化記憶モジュールは、デフォルト・テスト命令とステータス信号（読み出しの完了を表す）を記憶コントローラ２００に提供する。必要な場合、あるいはその他の方法では得られない場合は、クロック信号も初期化記憶モジュールから提供することができる。
【００４１】
初期化記憶モジュール２１０に保管されたデフォルト・テスト命令は、システム・レベル・テスト向けとすることが好ましいが、このように用途を制限することに技術的な必要性はない。すなわち、プログラマブル・メモリＢＩＳＴコントローラ１０の命令ストア・モジュール３０に保管して、そこから通常の方式でテスト手順を実行できるように、任意の所望のテストを保管し、デフォルト・テストとして供給することができる。さらに、初期化記憶モジュール２１０から命令ストア・モジュール３０にデフォルトのテスト命令を転送するので、特に図５から明らかなように、製造レベル・タイプまたは基板レベル・タイプの特定のテストのための命令をロードする容易性は、本発明の好ましい実施形態をプログラマブル・メモリＢＩＳＴコントローラに含めることによっては影響を受けない。
【００４２】
図５は、本発明の好ましい実施形態による初期化動作を表す。ステップ１１０〜１６５は１２５’を除いては、図２に示し、先に説明したものと同じであることが認識されよう。ただし、図５に表す本発明の好ましい実施形態では、テスト・タイプの決定は、製造レベル、基板レベル、およびシステム・レベルの３つの可能性を区別する。製造レベルと基板レベルのテストの区別は影響を受けない。
【００４３】
本発明の好ましい実施形態では、システム・レベル・テストは、外部テスタからの命令がないことによって区別することができる。ただし、テスト・コマンドまたは特定のテスト・コマンド自体のソースの区別など他の技術も使用することができ、複数の初期化記憶モジュールが提供される場合には、選択された初期化記憶モジュール２１０からの命令の転送を要求することもできる。デフォルトとして選択的に供給することが可能なテスト・タイプの数の唯一の制限は、容易に区別することのできる状態の数と、外部テスタを容易に使用することができない異なるシステムや他レベルのテストのための命令を生成するために、ストレージまたは他のハードウェアに効率的に割り当てられると考えられるチップ・エリアの量である。
【００４４】
テストが呼び出され、外部テスタからテスト命令が得られないと判断されると、先に説明し、図５の３１０に示すように、信号２２０によって初期化記憶モジュールが活動化される。初期化記憶モジュール２１０は活動化されると、図５の３２０に示すように、デフォルト・テスト命令を生成して、その命令をプログラマブル・メモリＢＩＳＴコントローラ１０の命令ストア・モジュール３０にロードする。ただし、テスト命令が実際に得られる場合には、初期化記憶モジュールは活動化されず、基板レベルまたは製造レベルのテスト命令が通常の方式でロードされる。
【００４５】
上述の内容に照らすと、本発明の好ましい実施形態は、ビルトイン・セルフテスト機構の追加的な有用性と機能性を提供し、したがってチップ空間の使用と割り当ての効率を改善する。本発明の好ましい実施形態は、プログラマブル・メモリＢＩＳＴ機構のプログラミングの完全なフレキシビリティを可能にし、一方では、組み込み型メモリを含むチップまたはそのようなチップを含む基板あるいはその両方の使用が開始された後のシステム・レベル・テストなど、外部テスタに依存しない追加的な所望のテストを行うことを可能にする。
【図面の簡単な説明】
【図１】
プログラマブル・メモリＢＩＳＴ機構の例示的アーキテクチャの高レベル・ブロック図である。
【図２】
製造レベルおよび基板レベルのテストの際の初期化を説明する流れ図である。
【図３】
プログラマブル・メモリＢＩＳＴアーキテクチャの概略化した概観を表す高レベル・ブロック図である。
【図４】
本発明の好ましい実施形態による、図１または３に示すようなプログラマブル・メモリＢＩＳＴアーキテクチャのためのマイクロコード・ベース・コントローラの高レベル・ブロック図である。
【図５】
図２を超える追加的な機能として本発明の好ましい実施形態の動作を説明する流れ図である。
Claims (10)
- 組み込み型メモリおよびビルトイン・セルフテスト機構を含む集積回路であって、
外部テスタから提供されるテスト命令を受け取る手段を含むテスト命令を保管する手段と、
デフォルト・テスト命令を生成する手段と、
前記テスト命令を保管する手段に前記デフォルト・テスト命令を供給する手段と
を含む集積回路。 - 前記デフォルト・テスト命令を生成する手段が、初期化記憶手段を含む請求項１に記載の集積回路。
- 外部テスタからのテスト命令の不在に応答して前記デフォルト・テスト命令を生成する手段を活動化する手段をさらに含む請求項１または２に記載の集積回路。
- テスト動作を制御する手段をさらに含み、前記テスト動作を制御する手段は、命令記憶コントローラに制御信号を供給する手段を含み、さらに、前記テスト命令を保管する手段を含む請求項１ないし３のいずれかに記載の集積回路。
- 前記制御信号のみが前記命令記憶コントローラに供給されると前記デフォルト・テスト命令を生成する手段を活動化する手段をさらに含む請求項４に記載の集積回路。
- 前記制御信号が外部テスタから供給される請求項４または５に記載の集積回路。
- 前記制御信号が前記システム内から供給される請求項４または５に記載の集積回路。
- 前記デフォルト・テスト命令を生成する手段が、前記デフォルト・テスト命令を保管するメモリを含む請求項１ないし７のいずれかに記載の集積回路。
- 請求項１ないし８のいずれかに記載の集積回路を含む電子システム。
- 製造レベルおよび基板レベルのテストを行うためのビルトイン・セルフテスト（ＢＩＳＴ）機構をその中に有し、かつ、テスト・アルゴリズムを保管する手段を含む集積回路を含む電子システムにシステム・レベル・テストを行う方法であって、
前記ＢＩＳＴ機構からシステム・レベル・テストのアルゴリズムを提供するステップと、
前記システム・レベル・テストのアルゴリズムを、前記ＢＩＳＴ機構にテスト・アルゴリズムを保管する手段に転送するステップと、
前記システム・レベル・テストのアルゴリズムを使用して前記ＢＩＳＴ機構を操作する
ステップと
を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/625,996 US6874111B1 (en) | 2000-07-26 | 2000-07-26 | System initialization of microcode-based memory built-in self-test |
| PCT/GB2001/002984 WO2002008904A2 (en) | 2000-07-26 | 2001-07-05 | System initialization of microcode-based memory built-in self-test |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004505395A true JP2004505395A (ja) | 2004-02-19 |
| JP3823087B2 JP3823087B2 (ja) | 2006-09-20 |
Family
ID=24508516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002514539A Expired - Fee Related JP3823087B2 (ja) | 2000-07-26 | 2001-07-05 | 組み込み型メモリを含むシステム及びビルトイン・セルフテスト機構を備える集積回路及びこれのテスト方法。 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6874111B1 (ja) |
| EP (1) | EP1303815B1 (ja) |
| JP (1) | JP3823087B2 (ja) |
| KR (1) | KR100536393B1 (ja) |
| AT (1) | ATE260484T1 (ja) |
| AU (1) | AU2001266240A1 (ja) |
| DE (1) | DE60102164T2 (ja) |
| TW (1) | TWI226644B (ja) |
| WO (1) | WO2002008904A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9086451B2 (en) | 2012-06-06 | 2015-07-21 | Renesas Electronics Corporation | Semiconductor integrated circuit and method for designing the same |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1343174B1 (en) * | 2002-03-04 | 2011-05-04 | Synopsys, Inc. | Programmable test for memories |
| US7096393B2 (en) * | 2002-12-20 | 2006-08-22 | Sun Microsystems, Inc. | Built-in self-test (BIST) of memory interconnect |
| US7062694B2 (en) * | 2003-02-07 | 2006-06-13 | Sun Microsystems, Inc. | Concurrently programmable dynamic memory built-in self-test (BIST) |
| US7184915B2 (en) * | 2003-03-20 | 2007-02-27 | Qualcomm, Incorporated | Tiered built-in self-test (BIST) architecture for testing distributed memory modules |
| US7392442B2 (en) | 2003-03-20 | 2008-06-24 | Qualcomm Incorporated | Built-in self-test (BIST) architecture having distributed interpretation and generalized command protocol |
| DE10334801B3 (de) * | 2003-07-30 | 2005-01-27 | Infineon Technologies Ag | Halbleiterschaltung und Verfahren zum Testen, Überwachen und applikationsnahen Einstellen einer Halbleiterschaltung |
| US20050149785A1 (en) * | 2003-12-19 | 2005-07-07 | Hassan Mohamed A. | Apparatus and method for testing a flash memory unit using stress voltages |
| US20050138497A1 (en) * | 2003-12-19 | 2005-06-23 | Hassan Mohamed A. | Apparatus and method for testing a flash memory unit |
| US20050149786A1 (en) * | 2003-12-19 | 2005-07-07 | Hassan Mohamed A. | Apparatus and method for determining threshold voltages in a flash memory unit |
| US7533309B2 (en) | 2004-02-26 | 2009-05-12 | Nilanjan Mukherjee | Testing memories using algorithm selection |
| EP1825479A4 (en) * | 2004-11-18 | 2008-04-16 | Mentor Graphics Corp | METHOD AND DEVICE FOR AN INTEGRATED PROGRAMMABLE MEMORY SELF TEST (MBIST) |
| FR2879337A1 (fr) * | 2004-12-15 | 2006-06-16 | St Microelectronics Sa | Circuit memoire, tel que dram, comportant un mecanisme correcteur d'erreur |
| US7716542B2 (en) * | 2007-11-13 | 2010-05-11 | Faraday Technology Corp. | Programmable memory built-in self-test circuit and clock switching circuit thereof |
| US8570077B2 (en) * | 2010-12-17 | 2013-10-29 | Qualcomm Incorporated | Methods and implementation of low-power power-on control circuits |
| CN102736013B (zh) * | 2011-04-12 | 2015-08-05 | 安凯(广州)微电子技术有限公司 | 一种SoC芯片的空闲状态测试方法、系统及测试装置 |
| US8677196B1 (en) | 2011-06-20 | 2014-03-18 | Cadence Design Systems, Inc. | Low cost production testing for memory |
| US9310426B2 (en) | 2012-09-25 | 2016-04-12 | Globalfoundries Inc. | On-going reliability monitoring of integrated circuit chips in the field |
| US9009550B2 (en) * | 2012-12-10 | 2015-04-14 | Texas Instruments Incorporated | pBIST engine with distributed data logging |
| US20140258780A1 (en) * | 2013-03-05 | 2014-09-11 | Micron Technology, Inc. | Memory controllers including test mode engines and methods for repair of memory over busses used during normal operation of the memory |
| WO2015010164A1 (en) | 2013-07-22 | 2015-01-29 | National Ict Australia Limited | Enhancing vision for a vision impaired user |
| CN103454575B (zh) * | 2013-09-06 | 2016-03-09 | 福州瑞芯微电子股份有限公司 | 用于实现pcba板测试的系统、pcba板及方法 |
| US10146607B2 (en) * | 2013-11-26 | 2018-12-04 | Anunta Technology Management Services Ltd. | Troubleshooting of cloud-based application delivery |
| CN103744824B (zh) * | 2013-12-18 | 2016-09-07 | 乐视致新电子科技（天津）有限公司 | 一种出厂测试方法和测试系统 |
| US9946620B2 (en) | 2015-02-03 | 2018-04-17 | Invecas, Inc. | Memory built-in self test system |
| US10509074B2 (en) * | 2018-02-22 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Electrical testing apparatus for spintronics devices |
| CN113167831B (zh) * | 2018-10-10 | 2024-09-03 | 辉达公司 | 在已部署的汽车平台上执行自测的测试系统 |
| US11373726B2 (en) * | 2019-04-03 | 2022-06-28 | Texas Instruments Incorporated | Management of multiple memory in-field self-repair options |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5155819A (en) | 1987-11-03 | 1992-10-13 | Lsi Logic Corporation | Flexible ASIC microcomputer permitting the modular modification of dedicated functions and macroinstructions |
| US5633812A (en) * | 1992-09-29 | 1997-05-27 | International Business Machines Corporation | Fault simulation of testing for board circuit failures |
| US5617531A (en) * | 1993-11-02 | 1997-04-01 | Motorola, Inc. | Data Processor having a built-in internal self test controller for testing a plurality of memories internal to the data processor |
| US5586327A (en) | 1994-09-27 | 1996-12-17 | International Business Machines Corporation | Extended initialization for personal data processing systems |
| US6070252A (en) * | 1994-09-30 | 2000-05-30 | Intel Corporation | Method and apparatus for interactive built-in-self-testing with user-programmable test patterns |
| US5615335A (en) * | 1994-11-10 | 1997-03-25 | Emc Corporation | Storage system self-test apparatus and method |
| US5539652A (en) * | 1995-02-07 | 1996-07-23 | Hewlett-Packard Company | Method for manufacturing test simulation in electronic circuit design |
| US5784382A (en) | 1995-03-01 | 1998-07-21 | Unisys Corporation | Method and apparatus for dynamically testing a memory within a computer system |
| KR0152914B1 (ko) | 1995-04-21 | 1998-12-01 | 문정환 | 반도체 메모리장치 |
| US5912850A (en) * | 1995-08-03 | 1999-06-15 | Northern Telecom Limited | Multi-port RAM with shadow write test enhancement |
| US5802071A (en) * | 1995-11-17 | 1998-09-01 | Fang; I Liang | Micro-controller with a built-in test circuit and method for testing the same |
| US5991907A (en) | 1996-02-02 | 1999-11-23 | Lucent Technologies Inc. | Method for testing field programmable gate arrays |
| US5745500A (en) | 1996-10-22 | 1998-04-28 | The United States Of America As Represented By The Secretary Of The Army | Built-in self testing for the identification of faulty integrated circuit chips in a multichip module |
| US5937154A (en) * | 1997-03-05 | 1999-08-10 | Hewlett-Packard Company | Manufacturing functional testing of computing devices using microprogram based functional tests applied via the devices own emulation debug port |
| US6108798A (en) * | 1997-07-02 | 2000-08-22 | International Business Machines Corporation | Self programmed built in self test |
| US5982681A (en) * | 1997-10-10 | 1999-11-09 | Lsi Logic Corporation | Reconfigurable built-in self test circuit |
| US6012157A (en) * | 1997-12-03 | 2000-01-04 | Lsi Logic Corporation | System for verifying the effectiveness of a RAM BIST controller's ability to detect faults in a RAM memory using states indicating by fault severity information |
| US5901095A (en) | 1997-12-23 | 1999-05-04 | Lsi Logic Corporation | Reprogrammable address selector for an embedded DRAM |
| US5909404A (en) | 1998-03-27 | 1999-06-01 | Lsi Logic Corporation | Refresh sampling built-in self test and repair circuit |
| DE19835258B4 (de) | 1998-08-04 | 2006-07-27 | Infineon Technologies Ag | Integrierte dynamische Speicherschaltung mit einer Selbsttesteinrichtung |
-
2000
- 2000-07-26 US US09/625,996 patent/US6874111B1/en not_active Expired - Fee Related
-
2001
- 2001-05-14 TW TW090111509A patent/TWI226644B/zh not_active IP Right Cessation
- 2001-07-05 KR KR10-2003-7000726A patent/KR100536393B1/ko not_active IP Right Cessation
- 2001-07-05 AT AT01943709T patent/ATE260484T1/de not_active IP Right Cessation
- 2001-07-05 EP EP01943709A patent/EP1303815B1/en not_active Expired - Lifetime
- 2001-07-05 JP JP2002514539A patent/JP3823087B2/ja not_active Expired - Fee Related
- 2001-07-05 DE DE60102164T patent/DE60102164T2/de not_active Expired - Lifetime
- 2001-07-05 WO PCT/GB2001/002984 patent/WO2002008904A2/en active IP Right Grant
- 2001-07-05 AU AU2001266240A patent/AU2001266240A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9086451B2 (en) | 2012-06-06 | 2015-07-21 | Renesas Electronics Corporation | Semiconductor integrated circuit and method for designing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002008904A3 (en) | 2002-05-02 |
| EP1303815B1 (en) | 2004-02-25 |
| DE60102164T2 (de) | 2004-09-30 |
| AU2001266240A1 (en) | 2002-02-05 |
| TWI226644B (en) | 2005-01-11 |
| US6874111B1 (en) | 2005-03-29 |
| WO2002008904A2 (en) | 2002-01-31 |
| DE60102164D1 (de) | 2004-04-01 |
| EP1303815A2 (en) | 2003-04-23 |
| KR20030019589A (ko) | 2003-03-06 |
| KR100536393B1 (ko) | 2005-12-12 |
| ATE260484T1 (de) | 2004-03-15 |
| JP3823087B2 (ja) | 2006-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3823087B2 (ja) | 組み込み型メモリを含むシステム及びビルトイン・セルフテスト機構を備える集積回路及びこれのテスト方法。 | |
| US6760865B2 (en) | Multiple level built-in self-test controller and method therefor | |
| US7168005B2 (en) | Programable multi-port memory BIST with compact microcode | |
| US7225379B2 (en) | Circuit and method for testing semiconductor device | |
| KR100492205B1 (ko) | 집적회로메모리디바이스의내장자가테스트구성 | |
| US6347056B1 (en) | Recording of result information in a built-in self-test circuit and method therefor | |
| US6436741B2 (en) | Semiconductor integrated circuit device | |
| KR100645043B1 (ko) | 테스트용 버퍼를 구비한 불휘발성 메모리 장치 및 그것의테스트 방법 | |
| US11749369B2 (en) | Memory device architecture coupled to a system-on-chip | |
| US7093176B2 (en) | Programmable test for memories | |
| US7213186B2 (en) | Memory built-in self test circuit with full error mapping capability | |
| JP3640350B2 (ja) | マイクロコードと有限状態機械セルフテストを組み合わせるプログラマブル・メモリビルトイン・セルフテスト | |
| JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
| Boutobza et al. | Programmable memory BIST | |
| US6862704B1 (en) | Apparatus and method for testing memory in a microprocessor | |
| US6671837B1 (en) | Device and method to test on-chip memory in a production environment | |
| KR20020033560A (ko) | 불량열 프로그램 소모 시간 회피 방법 | |
| US20020174394A1 (en) | External control of algorithm execution in a built-in self-test circuit and method therefor | |
| US6006350A (en) | Semiconductor device testing apparatus and method for testing memory and logic sections of a semiconductor device | |
| KR20020082799A (ko) | 동적 번인 테스트 기능을 갖는 단일칩 마이크로컴퓨터 및이를 위한 동적 번인 테스트 방법 | |
| US11715498B2 (en) | Memory component for a system-on-chip device | |
| US11875860B2 (en) | Intelligent charge pump architecture for flash array | |
| WO2020240232A1 (en) | Memory device with improved sensing structure | |
| US7082513B2 (en) | Integrated memory and method for checking the functioning of an integrated memory | |
| JP2001099896A (ja) | 半導体集積回路及び記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050906 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050913 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |