JP2004364452A - パルス電源装置 - Google Patents
パルス電源装置 Download PDFInfo
- Publication number
- JP2004364452A JP2004364452A JP2003162186A JP2003162186A JP2004364452A JP 2004364452 A JP2004364452 A JP 2004364452A JP 2003162186 A JP2003162186 A JP 2003162186A JP 2003162186 A JP2003162186 A JP 2003162186A JP 2004364452 A JP2004364452 A JP 2004364452A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- power supply
- semiconductor
- pulse power
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Abstract
【解決手段】本発明のパルス電源装置は、各々が短パルスを出力するスイッチングモジュール11〜20を多段接続したものである。各スイッチングモジュール11〜20は、コンデンサ22と、コンデンサ22に対して並列的に設けられたダイオード23と、コンデンサ22とダイオード23との間に設けられたスイッチング素子25とを含んで構成され、隣接するスイッチングモジュールのダイオード23が直列接続されている。スイッチングモジュール11〜20の各々に設けられたダイオード23に対して直列に、ダイオード23の逆電流を防止するためのリアクトル24を接続した。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、パルス電源装置に係り、特に加速器等に設けられるマグネトロン又はクライストロンの負荷に印加する高電圧・大電流の短パルスを生成するパルス電源装置に関する。
【0002】
【従来の技術】
加速器等に設けられるマグネトロン又はクライストロンに対しては、例えば電圧が数kV、電流が数千A、パルス幅が数μsec程度の高電圧・大電流の短パルスが印加される。従来のパルス電源装置は、LC回路を有するパルス形成素子(PFN:Pulse Forming Network)とスイッチング素子として電子管の一種であるサイラトロンとを備え、パルス形成素子内に並列に設けられた複数のコンデンサに電荷を蓄積し、サイラトロンをオン状態としてコンデンサの各々に蓄積された電荷を短時間で放電させることで上記の高電圧・大電流の短パルスを生成している。
【0003】
上述した従来のパルス電源装置においては、スイッチング素子として設けられるサイラトロンのスイッチング可能な回数が数千回程度と少なく、サイラトロンの交換を頻繁に行う必要があり、メンテナンスに要するコストが高くなるという問題があった。また、メンテナンスを行っている間は当然ながら加速器を動作させることができないという問題もあった。
【0004】
かかる問題を防止するため、スイッチング素子として上記のサイラトロンに代えて寿命の長い半導体素子を備えたパルス電源装置の開発が行われている。このパルス電源装置は、コンデンサとダイオードとを並列に接続した回路にサイリスタ又はIGBT等のスイッチング素子を設けたスイッチングモジュールを複数備え、各スイッチングモジュールに設けられたダイオードを直列的に接続して構成される。そして、各スイッチングモジュールに設けられたスイッチング素子をオン状態にして各スイッチングモジュールのコンデンサを短時間で直列的に接続することで、上記の高電圧・大電流の短パルスを生成している。
【0005】
尚、上述したサイラトロン及びパルス形成素子(PFN)を備えた従来のパルス電源装置の詳細については以下の特許文献1及び非特許文献1を、スイッチング素子として半導体素子を備えた従来のパルス電源装置の詳細については以下の非特許文献1をそれぞれ参照されたい。
【0006】
【特許文献1】
特開2002−354845号公報
【非特許文献1】
Mitsumo Akemoto、“Solid−State Klystron Modulator R&D”、[online]、Nov. 14, 2001、7th KEK−SLAC International Linear Collider Study Group Meeting、[平成15年5月14日検索]、インターネット<URL: http://lcdev.kek.jp/ISG/ISG7.MA.pdf>
【0007】
【発明が解決しようとする課題】
ところで、スイッチング素子として半導体素子を備えた従来のパルス電源装置においては、各スイッチングモジュールに設けられたスイッチング素子の各々をオン状態にするタイミングを一致させれば、理論上各スイッチングモジュールに設けられたダイオードに逆電流が流れることはない。
【0008】
しかしながら、実際にはスイッチング素子の特性のばらつき又はスイッチング素子をオン状態にするタイミングのばらつきにより、ダイオードに逆電流が流れてしまう。この逆電流が流れるとスイッチングモジュールが瞬時的に短絡状態になり、スイッチングモジュールに設けられたスイッチング素子又はダイオードを破壊する虞がある。
【0009】
スイッチング素子等の破壊を防止する一つの方法は、各スイッチング素子をオン状態にするタイミングを厳密に一致させる制御回路を作成することであるが、かかる制御回路は作成が困難であるため開発に長時間を要するとともに高コストになるという問題がある。また、上記の制御回路を作成したとしても、スイッチング素子の特性のばらつきに起因してダイオードに逆電流が流れてしまうことも考えられる。
【0010】
本発明は上記事情に鑑みてなされたものであり、スイッチング素子として半導体装置を備えた場合であってもスイッチング素子の破壊を防止することができるパルス電源装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記課題を解決するために、本発明のパルス電源装置は、電荷を蓄積するコンデンサ(22)と、当該コンデンサに対して並列的に設けられた半導体整流素子(23)と、前記コンデンサと前記半導体整流素子とに接続された半導体スイッチング素子(25)とを含むスイッチングモジュール(11〜20)を複数備え、各スイッチングモジュールに設けられた前記半導体整流素子を直列的に接続してなるパルス電源装置(1)において、前記スイッチングモジュールに設けられた半導体整流素子の各々に対して直列に、前記半導体整流素子に対する逆電流を防止するリアクトル(24)を設けたことを特徴としている。
この発明によれば、半導体整流素子に対する逆電流を防止するリアクトルを半導体整流素子に対して直列に接続しため、仮に半導体整流素子がオン状態にあるときに、半導体スイッチング素子がオン状態になったとしても半導体整流素子に逆電流が流れて短絡された状態になることがなく、半導体スイッチング素子の破壊を防止することができる。
また、本発明のパルス電源装置は、前記リアクトルの各々が、鉄心及びコイルを含んで構成されており、前記鉄心と前記コイルとの相対的な位置関係及びコイルの巻線の長さの少なくとも一方が調整可能であることを特徴としている。
この発明によれば、リアクトルの各々を鉄心及びコイルを含んで構成し、鉄心とコイルとの相対的な位置関係及びコイルの巻線の長さの少なくとも一方を調整可能としているため、パルス電源装置を製造した後であってもリアクトルの微調整を行うことができる。また、リアクトルの値が変化するとパルスの波形形状が変化するため、リアクトルの調整によりパルスの波形形状を調整することもできる。
また、本発明のパルス電源装置は、前記半導体スイッチング素子の各々をオン状態・オフ状態にするタイミングを個別に制御する制御装置(26)を備えることを特徴としている。
この発明によれば、半導体スイッチング素子の各々をオン状態にするタイミング及びオフ状態にするタイミングを個別に制御することができるため、出力パルスが所望の波形形状となるように制御することができる。
【0012】
【発明の実施の形態】
以下、図面を参照して本発明の一実施形態によるパルス電源装置について詳細に説明する。図1は、本発明の一実施形態によるパルス電源装置の構成を示すブロック図である。本発明の一実施形態によるパルス電源装置1は、三相交流電源2からの電力の供給を受けて高電圧・大電流の短パルスを生成し、リアクトル3を介してマグネトロン又はクライストロン等の負荷4に供給する。ここで、本実施形態のパルス電源装置1が生成する短パルスは、電圧が20kV、電流が600A、パルス幅が6μsecであるとする。
【0013】
図1に示す通り、本実施形態のパルス電源装置1は、自動電圧調整器(Automatic Voltage Regulator:AVR)5、変圧器6、及び10段のスイッチングモジュール11〜20を含んで構成されている。自動電圧調整器5は、三相交流電源2から供給される三相交流(電圧200V、周波数50Hz)の電圧の変動を自動的に調整して安定化させる。変圧器6は、自動電圧調整器5から出力される三相交流を、例えば電圧が1.5kVの三相交流に変圧する。ここで、変圧器6は、2次側の出力端がスイッチングモジュール11〜20の段数分(10段)設けられており、各々の出力端から1.5kVの三相交流を出力する。
【0014】
スイッチングモジュール11〜20は、各々が変圧器6の出力端のそれぞれに接続されており、変圧器6から供給される三相交流を用いて短パルスを生成する。図1に示す通り、各々のスイッチングモジュール11〜20は、整流回路21、コンデンサ22、半導体整流素子としてのダイオード23、リアクトル24、半導体スイッチング素子としてのスイッチング素子25、及び制御装置としてのゲートドライバ26を含んで構成されている。
【0015】
整流回路21は、変圧器6の出力端に接続されており、変圧器6から供給される三相交流を整流して直流に変換する。コンデンサ22は整流回路21の出力端に並列に接続されており、整流回路21によって印加される直流電圧により電荷を蓄積(充電)する。ダイオード23のカソード電極とリアクトル24の一端とが接続されて、ダイオード23とリアクトル24とは直列接続されており、この直列接続された回路がコンデンサ22に対して並列的に接続されている。
【0016】
上記のスイッチング素子25は、例えばサイリスタ又はIGBT等のスイッチング素子であり、コンデンサ22の+電極とリアクトル24の他端との間に接続されている。ゲートドライバ26はトリガを出力して、スイッチング素子25をオン状態又はオフ状態とする。尚、スイッチングモジュール11〜20の各々に設けられたゲートドライバ26がスイッチング素子25のそれぞれをオン状態又はオフ状態にするタイミングは、スイッチングモジュール11〜20毎に任意に設定することができる。
【0017】
図1に示す通り、スイッチングモジュール11〜20の各々に設けられたダイオード23及びリアクトル24からなる回路は隣接するスイッチングモジュール間で直列的に接続されている。かかる構成にするのは、耐圧が20kV以上であり、且つ耐電流が600A以上であるスイッチング素子が現存しないため、現存するスイッチング素子の耐圧、耐電流の範囲内でスイッチングモジュールを構成し、スイッチングモジュールを多段構成とすることで、必要となる出力電圧を得るためである。
【0018】
上記のスイッチングモジュール11に設けられたリアクトル24の他端がパルス電源装置1の一方の出力端P1に接続され、スイッチングモジュール20に設けられたダイオード23のアノード電極がパルス電源装置1の他方の出力端P2に接続されている。尚、出力端P1はリアクトル3に接続されており、出力端P2は接地されている。
【0019】
上述した通り、スイッチング素子25のそれぞれをオン状態又はオフ状態にするタイミングは、スイッチングモジュール11〜20毎に任意に設定することができる。このため、スイッチング素子25がオン状態となってコンデンサ22に蓄積された電荷を放電する状態になったスイッチングモジュール(以下、オンモジュールという)と、スイッチング素子25がオフ状態でありコンデンサ22に電荷が蓄積されたままの状態にあるスイッチングモジュール(以下、オフモジュールという)が混在することもある。
【0020】
スイッチングモジュール11〜20のそれぞれに設けられるダイオード23は、オンモジュールとオフモジュールが混在するときに、オンモジュールから出力された電流がオフモジュールに流入したときに、オフモジュールに設けられたダイオード23がオン状態となって、オンモジュールから出力された電流を通過させる機能を有する。また、ダイオード23は、スイッチング素子25がオン状態となったときに、各スイッチングモジュール11〜20内において、コンデンサ22の+電極から流出した電流がスイッチング素子25を介してコンデンサ22の−電極に流入するのを防止する機能を有する。
【0021】
また、各スイッチングモジュール11〜20に設けられたリアクトル24は、スイッチング素子25がオン状態になったときに、そのスイッチングモジュール内に設けられたダイオード23に瞬時的(例えば、スイッチング素子25がオン状態になってから数百nsecの間)に流れる逆電流を防止するために設けられる。上述した通り、ダイオード23は、各スイッチングモジュール11〜20内において、コンデンサ22の+電極から流出した電流がスイッチング素子25を介してコンデンサ22の−電極に流入するのを防止する機能を有する。
【0022】
しかしながら、例えばダイオード23がオン状態にあるときに、スイッチング素子25がオン状態になると、ダイオード23は即座にオフ状態になるわけではなく、過渡的な状態となって一時的に導通状態となる。このような状態になると、コンデンサ22とスイッチング素子25とがいわば短絡された状態になり、スイッチング素子25が破壊される虞がある。かかる不具合を防止するため、各スイッチングモジュール11〜20内においてダイオード23に対して直列にリアクトル24を接続してダイオード23に流れる逆電流(瞬時導通状態)を防止し、スイッチング素子25の破壊又はダイオード23そのものの破壊を防止している。
【0023】
ここで、図1を参照すると、スイッチングモジュール11〜20の各々にリアクトル24が設けられているため、個々のリアクトル24の値が余りに大きすぎると、パルス電源装置1の出力端P1から出力されるパルスの波形が鈍ってしまい、所望の形状のパルスが得られないことになる。本実施形態では、各ダイオード23に流れる逆電流(瞬時導通状態)を防止し、且つ出力されるパルスの波形を鈍らせないための値として、各スイッチングモジュール11〜20に設けられるリアクトル24の値を2μHとしている。
【0024】
但し、各リアクトル24の値にも僅かにばらつきがあるため、後からその値を調整可能にすることが好ましい。また、リアクトル24の値により出力パルスの波形形状が変化するため、波形形状の調整の観点からも後からその値を調整可能にすることが好ましい。このために、例えばリアクトル24を鉄心及びコイルから構成し、鉄心とコイルとの相対的な位置関係を調整可能にし、コイルの巻線の長さを調整可能にし、又はこれらの両方を調整可能とすることが好適である。
【0025】
また、上記のリアクトル24を設ける以外に、各スイッチングモジュール11〜20に設けられるダイオード23は、仮に逆電流が流れて瞬時導通状態になったとしても、導通状態を極力短くする(例えば、100nsec程度)ことができるファーストリカバリータイプのダイオードを用いることが望ましい。また、負荷4のインピーダンスに合わせて各スイッチングモジュール11〜20に設けられるリアクトル24を交換する必要もある。よって、リアクトル24を図1に示す回路位置に挿入することができる構成とすることが好ましい。このためには、ダイオード23はスタック型のものよりもモジュール型のものを用いることが望ましい。
【0026】
上記構成における本実施形態のパルス電源装置1は、負荷4に短パルスを印加するにあたり、まずスイッチングモジュール11〜20の各々に設けられたコンデンサ21を充電して電荷を蓄える。各コンデンサ21の充電が完了すると、各スイッチングモジュール11〜20に設けられたゲートドライバ26から各々のスイッチング素子25に対してトリガを出力してスイッチング素子25をオン状態にする。スイッチング素子25がオン状態になると、各スイッチングモジュール11〜20のコンデンサ22がいわば直列接続された状態になり、出力端P1から高電圧・大電流の短パルスが出力されて、リアクトル3を介して負荷4に印加される。
【0027】
以上、スイッチングモジュール11〜20に設けられたスイッチング素子25を同時にオン状態にする場合の動作について説明したが、スイッチングモジュール11〜20のスイッチング素子25の各々をオン状態にするタイミングを変更することで、出力される短パルスの波形を所望の形状とすることも可能である。図2は、各スイッチング素子25に供給するトリガのタイミングの一例を示す図である。
【0028】
図2において、符号Tr1を付した信号はスイッチングモジュール11のスイッチング素子25に供給するトリガを示し、符号Tr2を付した信号はスイッチングモジュール12〜19のスイッチング素子25に供給するトリガを示し、符号Tr3を付した信号はスイッチングモジュール20のスイッチング素子25に供給するトリガを示している。尚、トリガTr1〜Tr3がハイレベルにあるときにスイッチング素子25がオン状態になる。
【0029】
図3は、各スイッチング素子25に供給するトリガを変更しない場合と変更した場合とで得られるパルス波形の一例を示す図である。図3において、符号WF1を付した曲線は、図2に示すトリガを各スイッチング素子25に与えた場合に得られるパルス波形を示しており、符号WF2を付した曲線は、各スイッチング素子25を同一のタイミングでオン状態・オフ状態にした場合に得られるパルス波形を示している。
【0030】
図3に示す通り、各スイッチング素子25を同一のタイミングでオン状態・オフ状態にしたときに得られるパルス波形WF2は、立ち上がりにおいて一度最大値になると電圧値が徐々に下がっていき、波形が崩れることが分かる。これに対して、図2に示すタイミングでトリガを各スイッチング素子25に与えたときに得られるパルス波形WF1は、パルス波形WF2のような最大値になった後の電圧値の低下は殆ど無く、より矩形波に近いパルス波形が得られていることが分かる。このように、本実施形態のパルス電源装置は、トリガのタイミングを変えて各スイッチング素子25をオン状態・オフ状態にするタイミングを制御することで所望のパルス波形が得られる。
【0031】
以上、本発明の一実施形態によるパルス電源装置について説明したが、本発明は上記実施形態に制限されず、本発明の範囲内で自由に変更が可能である。例えば、上記実施形態では10段のスイッチングモジュール11〜20を備えるパルス電源装置を例に挙げて説明したが、スイッチングモジュールの段数は出力するパルスの電圧に応じて適宜増減すればよい。
【0032】
【発明の効果】
以上説明したように、本発明によれば、半導体整流素子に対する逆電流を防止するリアクトルを半導体整流素子に対して直列に接続しため、仮に半導体整流素子がオン状態にあるときに、半導体スイッチング素子がオン状態になったとしても半導体整流素子に逆電流が流れて短絡された状態になることがなく、半導体スイッチング素子の破壊を防止することができるという効果がある。
また、本発明によれば、リアクトルの各々を鉄心及びコイルを含んで構成し、鉄心とコイルとの相対的な位置関係及びコイルの巻線の長さの少なくとも一方を調整可能としているため、パルス電源装置を製造した後であってもリアクトルの微調整を行うことができるという効果がある。また、リアクトルの値が変化するとパルスの波形形状が変化するため、リアクトルの調整によりパルスの波形形状を調整することもできるという効果がある。
更に、本発明によれば、半導体スイッチング素子の各々をオン状態にするタイミング及びオフ状態にするタイミングを個別に制御することができるため、出力パルスが所望の波形形状となるように制御することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施形態によるパルス電源装置の構成を示すブロック図である。
【図2】各スイッチング素子25に供給するトリガのタイミングの一例を示す図である。
【図3】各スイッチング素子25に供給するトリガを変更しない場合と変更した場合とで得られるパルス波形の一例を示す図である。
【符号の説明】
1 パルス電源装置
11〜20 スイッチングモジュール
22 コンデンサ
23 ダイオード(半導体整流素子)
24 リアクトル
25 スイッチング素子(半導体スイッチング素子)
26 ゲートドライバ(制御装置)
Claims (3)
- 電荷を蓄積するコンデンサと、当該コンデンサに対して並列的に設けられた半導体整流素子と、前記コンデンサと前記半導体整流素子とに接続された半導体スイッチング素子とを含むスイッチングモジュールを複数備え、各スイッチングモジュールに設けられた前記半導体整流素子を直列的に接続してなるパルス電源装置において、
前記スイッチングモジュールに設けられた半導体整流素子の各々に対して直列に、前記半導体整流素子に対する逆電流を防止するリアクトルを設けたことを特徴とするパルス電源装置。 - 前記リアクトルの各々は、鉄心及びコイルを含んで構成されており、前記鉄心と前記コイルとの相対的な位置関係及びコイルの巻線の長さの少なくとも一方が調整可能であることを特徴とする請求項1記載のパルス電源装置。
- 前記半導体スイッチング素子の各々をオン状態・オフ状態にするタイミングを個別に制御する制御装置を備えることを特徴とする請求項1又は請求項2記載のパルス電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162186A JP4329415B2 (ja) | 2003-06-06 | 2003-06-06 | パルス電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162186A JP4329415B2 (ja) | 2003-06-06 | 2003-06-06 | パルス電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004364452A true JP2004364452A (ja) | 2004-12-24 |
JP4329415B2 JP4329415B2 (ja) | 2009-09-09 |
Family
ID=34054406
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003162186A Expired - Fee Related JP4329415B2 (ja) | 2003-06-06 | 2003-06-06 | パルス電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4329415B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140127212A (ko) * | 2011-12-31 | 2014-11-03 | 눅테크 컴퍼니 리미티드 | 펄스 출력 제어용 설비 및 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101485344B1 (ko) * | 2013-11-07 | 2015-01-26 | 한국전기연구원 | 반도체 스위치 소자와 잡음 제거 회로를 이용하는 마그네트론 전원 공급 장치 |
-
2003
- 2003-06-06 JP JP2003162186A patent/JP4329415B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140127212A (ko) * | 2011-12-31 | 2014-11-03 | 눅테크 컴퍼니 리미티드 | 펄스 출력 제어용 설비 및 방법 |
JP2015505236A (ja) * | 2011-12-31 | 2015-02-16 | 同方威視技術股▲分▼有限公司 | パルス出力を制御するためのデバイス及び方法 |
KR101650315B1 (ko) | 2011-12-31 | 2016-08-24 | 눅테크 컴퍼니 리미티드 | 펄스 출력 제어용 설비 및 방법 |
US10340783B2 (en) | 2011-12-31 | 2019-07-02 | Nuctech Company Limited | Apparatus and method for controlling pulse output |
Also Published As
Publication number | Publication date |
---|---|
JP4329415B2 (ja) | 2009-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7209373B2 (en) | High voltage pulse generator | |
KR101838703B1 (ko) | 펄싱된 가스 방전 레이저의 고 정밀 동기화 | |
WO1998037602A1 (en) | Method and apparatus for eliminating reflected energy due to stage mismatch in nonlinear magnetic compression modules | |
JP2008312399A (ja) | スイッチング電源装置 | |
US7307362B1 (en) | Solid-state microsecond capacitance charger for high voltage and pulsed power | |
RU2076024C1 (ru) | Генератор импульсов для электроэрозионной обработки | |
EP0193598A4 (en) | ELECTRICAL SUPPLY FOR GAS DISCHARGE LASERS. | |
JP6673801B2 (ja) | ゲートパルス発生回路およびパルス電源装置 | |
JP4329415B2 (ja) | パルス電源装置 | |
US20160121418A1 (en) | Welder Powered Arc Starter | |
JPS6339365B2 (ja) | ||
US6633093B1 (en) | High voltage pulse generator using a non-linear capacitor | |
JP4770953B2 (ja) | 除電装置 | |
WO2006007274A1 (en) | Semiconductor switch assembly for pulse power apparatus | |
KR20100038493A (ko) | 반도체 스위칭 소자를 이용한 고압 펄스 전원 장치 | |
CN210536518U (zh) | 高压辅助电源及高压辅助电源控制系统 | |
JP2006228676A (ja) | 放電灯点灯装置 | |
KR101492621B1 (ko) | 다중출력 공진형 플라이백 컨버터 | |
US4908524A (en) | High voltage pulse power converter | |
JP2004336923A (ja) | 電源装置 | |
CN110661428A (zh) | 高压辅助电源及高压辅助电源控制系统 | |
RU2095941C1 (ru) | Магнитный генератор импульсов | |
US6815909B2 (en) | Circuit arrangement for generating a high voltage | |
JP2003134820A (ja) | プッシュプル式電源回路 | |
EP1777995A2 (en) | Power supply for discharge lamp and its control structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090608 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4329415 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140626 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |