JP2004362565A - 1つまたは複数の周波数信号を処理することを可能にするための1つまたは複数の制御信号の受信に応じたプログラマブル・クロック管理構成要素の再構成 - Google Patents
1つまたは複数の周波数信号を処理することを可能にするための1つまたは複数の制御信号の受信に応じたプログラマブル・クロック管理構成要素の再構成 Download PDFInfo
- Publication number
- JP2004362565A JP2004362565A JP2004158472A JP2004158472A JP2004362565A JP 2004362565 A JP2004362565 A JP 2004362565A JP 2004158472 A JP2004158472 A JP 2004158472A JP 2004158472 A JP2004158472 A JP 2004158472A JP 2004362565 A JP2004362565 A JP 2004362565A
- Authority
- JP
- Japan
- Prior art keywords
- frequency signals
- clock management
- management component
- signal
- components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
- E04H9/00—Buildings, groups of buildings or shelters adapted to withstand or provide protection against abnormal external influences, e.g. war-like action, earthquake or extreme climate
- E04H9/14—Buildings, groups of buildings or shelters adapted to withstand or provide protection against abnormal external influences, e.g. war-like action, earthquake or extreme climate against other dangerous influences, e.g. tornadoes, floods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Quality & Reliability (AREA)
- Business, Economics & Management (AREA)
- Emergency Management (AREA)
- Environmental & Geological Engineering (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Power Sources (AREA)
- Hardware Redundancy (AREA)
Abstract
【課題】複数のクロック信号ソースのいずれからの周波数信号も扱うための増大された能力に対する必要性を満たし、複数のプロセッサ構成要素を扱うための増大された能力に対するさらなる必要性も満たす装置および方法を提供すること。
【解決手段】一例では、装置の1つまたは複数のプログラマブル・クロック管理構成要素はバックプレーンと結合される。1つまたは複数のプログラマブル・クロック管理構成要素は再構成可能なクロック管理構成要素を含む。1つまたは複数の制御信号を受信すると、再構成可能なクロック管理構成要素は、1つまたは複数の周波数信号を処理できるように再構成を受ける。
【選択図】図1
【解決手段】一例では、装置の1つまたは複数のプログラマブル・クロック管理構成要素はバックプレーンと結合される。1つまたは複数のプログラマブル・クロック管理構成要素は再構成可能なクロック管理構成要素を含む。1つまたは複数の制御信号を受信すると、再構成可能なクロック管理構成要素は、1つまたは複数の周波数信号を処理できるように再構成を受ける。
【選択図】図1
Description
本発明は一般にコンピュータに基づくシステムに関し、より詳細には、クロック同期に関する。
バックプレーンに基づくコンピュータ・システムは、バックプレーンの1つまたは複数のソケットに差込まれた1つまたは複数の回路板を含む。一例では、コンピュータ・システムは電気通信システム・サーバを含む。バックプレーンは回路板を通信可能に結合する。回路板は1つまたは複数のクロックを含む。一例では、各クロックは、同期された時にさらに効率的に動作する。例えば、周波数信号は、バックプレーンの信号パスを介して回路板の1つから1つまたは複数の他の回路板に伝播する。回路板は、各クロックのクロック同期を維持するために周波数信号を使用する。通信エラーは、回路板がクロック同期を維持することができない場合に生じることがある。
クロック信号は耐故障性を増大させるための予備を必要とする。例えば、単一のクロック信号ソースまたは分配信号が故障した場合、システムの残りの部分は予備のクロック信号ソースおよび分配信号を使用して機能し続けなければならない。一例では、クロック・ソースは単体である。1つの短所として、クロック・ソースの単一の故障は、システム全体を動作不能にすることがある。
一例では、第1の回路板はクロック信号ソースを含む。クロック信号ソースは周波数信号を発生する。一例では、クロック・ソースはイーサネット(登録商標)接続、T1接続、または、精密な発振器を含む。第1の回路板は周波数信号をバックプレーンの信号パスに送る。周波数信号は、バックプレーンの信号パス上の固定信号を含む。例えば、信号パスは、他の回路板のクロックを同期させるために、クロック信号ソースから周波数信号を常に搬送している。1つの短所として、信号パスは同じクロック信号ソースから周波数信号を常に搬送している。一例では、クロック信号ソースはプロセッサ構成要素に結合されている。プロセッサ構成要素はクロック信号ソースからの周波数信号を修正する。例えば、プロセッサ構成要素は、回路板が周波数信号をバックプレーンの信号パスに送る前に、ある係数で周波数信号を倍率変更する。一例では、クロック信号ソースはプロセッサ構成要素に物理的に接続されている。1つの短所として、クロック信号ソースは同じプロセッサ構成要素に周波数信号を常に送っている。
したがって、複数のクロック信号ソースのいずれからの周波数信号も扱うために高められた能力が求められている。複数のプロセッサ構成要素を扱うために高められた能力がさらに求められている。
本発明は1つの実施形態において装置を含む。この装置は、バックプレーンに結合された1つまたは複数のプログラマブル・クロック管理構成要素を含む。この1つまたは複数のプログラマブル・クロック管理構成要素は、再構成可能なクロック管理構成要素を含む。1つまたは複数の制御信号を受信すると、再構成可能なクロック管理構成要素は1つまたは複数の周波数信号を処理できるように再構成される。
本発明の他の実施形態は方法を含む。1つまたは複数のプログラマブル・クロック管理構成要素は、1つまたは複数のプログラマブル・クロック管理構成要素が1つまたは複数の周波数信号を処理することを可能にするために、1つまたは複数の制御信号を受信すると再構成される。1つまたは複数の周波数信号はバックプレーンを介して1つまたは複数の信号シンクに送られる。1つまたは複数の信号シンクの1つまたは複数のクロックは、1つまたは複数の周波数信号の1つまたは複数と同期される。
本発明のさらに他の実施形態は物品を含む。物品はコンピュータ読取りが可能かつ信号を携えた1つまたは複数の媒体を含む。物品は、1つまたは複数のプログラマブル・クロック管理構成要素が1つまたは複数の周波数信号を処理することを可能にするために、1つまたは複数の制御信号を受信したことに応じて1つまたは複数のプログラマブル・クロック管理構成要素を再構成するための手段を1つまたは複数の媒体において含む。物品は、1つまたは複数の周波数信号をバックプレーンを介して1つまたは複数の信号シンクに送るための手段を1つまたは複数の媒体において含む。物品は、1つまたは複数の信号シンクの1つまたは複数のクロックを、1つまたは複数の周波数信号の1つまたは複数と同期させるための手段を1つまたは複数の媒体において含む。
本発明の例示的実施の特徴は、説明、特許請求の範囲、および、添付の図面から明らかになる。
図1を参照すると、一例では、装置100は、コンピュータ・ソフトウェアおよび/またはハードウェア構成要素などの1組の構成要素を含む。多くのそのような構成要素を装置100内で組み合わせる、または、分割することができる。装置100の例示的構成要素は、当業者には理解されるように、多くのプログラミング言語のいずれかで書かれた、または、同言語で実施された1組または一連のコンピュータ命令を使用するか、または、含む。
一例では、装置100は1つまたは複数のバックプレーン102、1つまたは複数の回路板104、106、108、および、1つまたは複数の信号ソースおよび/または信号シンク、例えば1つまたは複数の外部伝送機構110を含む。
一例では、バックプレーン102は、1つまたは複数の信号パス114、116、118、120、122、および、124、および、1つまたは複数のソケットを含む。バックプレーンは回路板104、106、および、108間のインターフェースを含む。例えば、信号パス114、116、118、120、122、および、124はバックプレーン102と回路板104、106、および、108とを通信可能に結合する。回路板104、106、および、108はバックプレーン102のソケットに差込まれる。一例では、バックプレーン102は、Advanced Telecom Compute Architecture(「ACTA」またはPICMG3.0)のための棚置き用バス型トポロジーを含む。
1つまたは複数の信号パス114、116、および、118は第1の組の周波数信号を含み、1つまたは複数の信号パス120、122、および、124は第2の組の周波数信号を含む。1つの実施例において、第1組の周波数信号と第2の組の周波数信号は異なる。他の実施例において、第1の組の周波数信号と第2の組の周波数信号は実質的に同じである。さらに他の実施例において、第1の組の周波数信号および第2の組の周波数信号は、同一のグループの信号の複製物を含む。一例では、信号パス114、116、118、120、122、および、124は1つまたは複数の異なる周波数信号を搬送する。例えば、信号パス114の異なる周波数信号は信号パス114の2つの異なる信号パス間の電圧差を含む。この電圧差はクロック信号の異なるリンクを含む。
一例では、回路板104、106、および、108はプログラマブル・クロック管理構成要素126の1つまたは複数、信号ソース128、信号シンク130、および、機構インターフェース132を含む。1つの実施例において回路板104、106、および、108は、本明細書に説明するように、記録可能データ記憶媒体134の例を含む。信号パス114、116、118、120、122、および、124の1つまたは複数は、信号ソース128の1つまたは複数、信号シンク130、および、機構インターフェース132を同期させるために機能する信号を搬送する。例えば、信号パス114、116、118、120、122、および、124は1つまたは複数の周波数信号を搬送する。一例では、信号パス114上の周波数信号はクロック周波数を含む。例えば、回路板104、106、および、108の1つまたは複数は、信号シンク130および機構インターフェース132を、信号ソース128の1つまたは複数のおよび外部伝送機構110に同期させるためにクロック周波数を使用する。1つまたは複数の回路板104、106、および、108は、1つまたは複数の信号パス114、116、118、120、122、および、124から1つまたは複数の周波数信号を受信する。
一例では、外部伝送機構110は、回路板104の機構インターフェース132に1つまたは複数の周波数信号を送る。回路板104は、1つまたは複数の周波数信号を1つまたは複数の信号パス114、116、118、120、122、および、124を介して、バックプレーン102を超えて、回路板104、106、および、108の1つまたは複数に送る。他の実施例において、回路板106は、信号ソース128からの1つまたは複数の周波数信号を、1つまたは複数の信号パス114、116、118、120、122、および、124を介して、バックプレーン102を超えて、回路板104、106、および、108の1つまたは複数に送る。例えば、回路板104、106、および/または、108の1つまたは複数は、1つまたは複数の周波数信号を、1つまたは複数の信号パス114、116、118、120、122、および、124を介して、バックプレーン102から受信する。一例では、回路板104が1つまたは複数の周波数信号を受信する場合、回路板104は周波数信号を外部伝送機構110に送ることができる。例えば、1つまたは複数の周波数信号は伝送機構110を信号ソース128と同期させる。
一例では、回路板104は、プログラマブル・クロック管理構成要素126の1つまたは複数、信号シンク130の1つまたは複数、および、機構インターフェース132の1つまたは複数を含む。一例では、回路板106は、プログラマブル・クロック管理構成要素126の1つまたは複数、信号ソース128の1つまたは複数、および、信号シンク130の1つまたは複数を含む。一例では、回路板108は、プログラマブル・クロック管理構成要素126の1つまたは複数および信号シンク130の1つまたは複数を含む。
プログラマブル・クロック管理構成要素126は、バックプレーン102と、信号ソース128と、信号シンク130と、機構インターフェース132との間で1つまたは複数の周波数信号を通信する。例えば、プログラマブル・クロック管理構成要素126は、信号ソース128の1つまたは複数、信号シンク130、および、機構インターフェース132を1つまたは複数の周波数信号と同期させるために機能する。プログラマブル・クロック管理構成要素126は、バックプレーン102と、信号ソース128と、信号シンク130と、および/または、機構インターフェース132との間で1つまたは複数の周波数信号を修正および/または経路指定する。
1つの実施例において、機構インターフェース132は、1つまたは複数の周波数信号を回路板104のプログラマブル・クロック管理構成要素126に送る。回路板104のプログラマブル・クロック管理構成要素126は、1つまたは複数の周波数信号を、信号パスの114、116、118、120、122、および、124の1つまたは複数を介して、バックプレーン102を超えて、回路板104、106、および、108の1つまたは複数にあるプログラマブル・クロック管理構成要素126に送る。回路板104、106、および、108の1つまたは複数にあるプログラマブル・クロック管理構成要素126は、1つまたは複数の周波数信号を、回路板104、106、および、108の1つまたは複数にある信号シンク130の1つまたは複数に送る。
他の実施例において、信号ソース128は、1つまたは複数の周波数信号を、回路板106のプログラマブル・クロック管理構成要素126に送る。回路板106のプログラマブル・クロック管理構成要素126は、1つまたは複数の周波数信号を、信号パス114、116、118、120、122、および、124の1つまたは複数を介して、バックプレーン102を介して、回路板104、106、および、108の1つまたは複数にあるプログラマブル・クロック管理構成要素126に送る。回路板104、106、および、108の1つまたは複数にあるプログラマブル・クロック管理構成要素126は、1つまたは複数の周波数信号を、回路板104、106、および、108の1つまたは複数にある信号シンク130の1つまたは複数に送る。
図1および2を参照すると、プログラマブル・クロック管理構成要素126は、1つまたは複数の制御構成要素202、1つまたは複数の信号パス208、210、212、214、1つまたは複数のトランシーバ206、1つまたは複数のスイッチ構成要素216、および、1つまたは複数のプロセッサ構成要素218を含む。一例では、信号ソース128および機構インターフェース132は、1つまたは複数の周波数信号を、1つまたは複数の参照入力220を介してプログラマブル・クロック管理構成要素126に送る。プログラマブル・クロック管理構成要素126は、1つまたは複数の周波数信号を、1つまたは複数の参照出力222を介して信号シンク130および機構インターフェース132に送る。プログラマブル・クロック管理構成要素126の第1のクロック構成要素、および、プログラマブル・クロック管理構成要素126第2の予備クロック構成要素は、周波数信号を、1つまたは複数の交差入力224および1つまたは複数の交差出力226を介して通信する。一例では、1つまたは複数のコンピュータ端子は、制御構成要素202を制御するために1つまたは複数の制御信号204を使用している。例えば、1つまたは複数の制御信号204は、プログラマブル・クロック管理構成要素126を再構成することができる。
制御構成要素202は、トランシーバ206の1つまたは複数、スイッチ構成要素216、および/または、プロセッサ構成要素218を制御するために1つまたは複数のコマンドを使用している。例えば、制御構成要素202は、トランシーバ206、スイッチ構成要素216、および/または、プロセッサ構成要素218の作用に影響を及ぼすために、ソフトウェア、プログラマブル論理、および/または、ビット・レジスタを使用している。
一例では、プログラマブル・クロック管理構成要素126の同期インフラストラクチャは、再構成可能なクロック管理構成要素を含む。故障が発生するか、新しい能力が追加されるか、または、伝送機構の速度が変化すると、プログラマブル・クロック管理構成要素126の再構成は、プログラマブル・クロック管理構成要素126の継続された機能を促進することができる。例えば、コンピュータ端子は、プログラマブル・クロック管理構成要素126の制御構成要素202を再プログラムするために制御信号204を使用している。1つの実施例において、信号パス114、116、および、118が故障し、プログラマブル・クロック管理構成要素126の再構成可能な性質はシステムが故障から復帰することを可能にする。他の実施例において、機構インターフェース132は1.544MHzのT1規格を含む伝送機構速度に対応する。もし622.08MHzのOC−12規格に対応するために伝送機構速度が変更されたなら、プロセッサ構成要素218は分割係数を変更するために制御構成要素202からのコマンドを使用する。例えば、プログラマブル・クロック管理構成要素126は、ハードウェアの修正なしに新しい周波数を受け入れることができる。さらに他の実施例において、信号シンク130の周波数のニーズがより速い半導体技術に応じて変化するため、プログラマブル・クロック管理構成要素126の再構成可能な性質は、より速い半導体に対応することができる。
1つまたは複数の信号パス208、210、212、および、214は、1つまたは複数の周波数信号を、バックプレーン102の信号パス114、116、118、120、122、および、124に、および/または、これらから搬送する。例えば、1つまたは複数の信号パス208、210、212、および、214は、1つまたは複数の周波数信号を、1つまたは複数の信号ソース128、1つまたは複数の信号シンク130、および、1つまたは複数の機構インターフェース132に、および/または、これらから搬送する。一例では、信号パス214は信号パス208、210、または、212の1つの複製を含む。例えば、信号パス214は故障許容値のために存在する。1つの実施例において、1つまたは複数の信号パス114、116、および、118は1つまたは複数の信号パス208、210、および、212と同じ周波数信号を搬送する。他の実施例において、1つまたは複数の信号パス120、122、および、124は、1つまたは複数の信号パス208、210、および、212と同じ周波数信号を搬送する。一例では、信号パス208、210、212、および、214は、1つまたは複数の差動周波数信号を搬送する。例えば、信号パス208の差動周波数信号は、信号パス208の2つの差動信号パス間の電圧差を含む。電圧差はクロック信号の差動リンクを含む。
トランシーバ206は、1つまたは複数の信号パス208、210、212、および、214を介して、バックプレーン102とスイッチ構成要素216との間で1つまたは複数の周波数信号を通信する。1つの実施例において、トランシーバ206がバックプレーンから周波数信号を受信する場合、トランシーバ206は差動からシングル・エンドへの変換を行う。他の実施例において、トランシーバ206がバックプレーンに周波数信号を伝送する場合、トランシーバ206はシングル・エンドから差動への変換を行う。一例では、トランシーバ206は、信号パス208、210、212、および、214の周波数信号のために必要な1つまたは複数の電圧レベルおよびインピーダンスの間を、スイッチ構成要素216によって必要とされる1つまたは複数の電圧レベルおよびインピーダンスに変換する。
制御構成要素202はトランシーバ206を制御するためのコマンドを送る。トランシーバ206は、トランシーバ206が、1つまたは複数の信号パス208、210、212、および、214を介して周波数信号を送る、および/または、受信することを可能にするためのコマンドを使用している。一例では、トランシーバ206はスイッチ構成要素216から第1の周波数信号を受信する。続いて、トランシーバ206は、信号パス208を介してバックプレーン102に第1の周波数信号を送る。一例では、トランシーバ206は、信号パス210を介してバックプレーン102から第2の周波数信号を受信する。続いて、トランシーバはスイッチ構成要素216に第2の周波数信号を送ることができる。
スイッチ構成216は、信号ソース128と、信号シンク130と、機構インターフェース132と、プロセッサ構成要素218と、トランシーバ206との間で1つまたは複数の周波数信号を経路指定する。例えば、スイッチ構成要素216は、信号を経路指定するためのゲート付交差点スイッチ・アレーを含む。制御構成要素202は、スイッチ構成要素216を制御するためのコマンドを送る。スイッチ構成要素216は1つまたは複数の周波数信号を1つまたは複数の信号の目的地に経路指定するためのコマンドを使用している。例えば、信号の目的地は、バックプレーン102、信号シンク130、機構インターフェース128、トランシーバ206、プロセッサ218、参照出力222、および/または、交差出力226を含む。
第1の実施例において、スイッチ構成要素216は参照入力220から第1の周波数信号を受信し、第1の周波数信号を信号パス208に経路指定する。第2の実施例において、スイッチ構成要素216は参照入力220から第2の周波数信号を受信し、第2の周波数信号を信号パス208および210に経路指定する。第3の実施例において、スイッチ構成要素216は信号パス208から周波数信号を受信し、周波数信号を参照出力222の1つまたは複数に経路指定する。
一例では、プロセッサ構成要素218は1つまたは複数の周波数信号を修正する。例えば、プロセッサ構成要素218はソフトウェア論理を使用するビット・レジスタを含む。1つの実施例において、プロセッサ構成要素218は位相ロック・ループ(「PLL」)、遅延ロック・ループ(「DLL」)、および/または、ジッタ制御デバイスを含む。例えば、プロセッサ構成要素218は、増倍、分割、ジッタ低減、および/または、位相シフトを介して1つまたは複数の信号208、210、212、および、214を修正することができる。制御構成要素202は、プロセッサ構成要素218を制御するためのコマンドを送る。プロセッサ構成要素218は、1つまたは複数の周波数信号を修正するためのコマンドを使用している。例えば、プロセッサ構成要素218は、スイッチ構成要素216から1つまたは複数の周波数信号を受信する。プロセッサ構成要素218は1つまたは複数の周波数信号を修正し、続いて、修正後に、スイッチ構成要素216に1つまたは複数の周波数信号を戻す。一例では、1つまたは複数のプロセッサ構成要素218は、プログラマブル・クロック管理構成要素126が多くの周波数信号を同時に処理することを可能にする。
参照入力220は、スイッチ構成要素216と、信号ソース128、および/または、機構インターフェース132との間で1つまたは複数の周波数信号を通信する。一例では、参照入力220は、信号ソース128から1つまたは複数の周波数信号を受信する。他の実施例において、参照入力220は機構インターフェース132から1つまたは複数の周波数信号を受信する。参照入力220は、1つまたは複数の周波数信号をスイッチ構成要素216に搬送する。
参照出力222は、スイッチ構成要素216と、信号シンク130、および/または、機構インターフェース132との間で1つまたは複数の周波数信号を通信する。例えば、参照出力222は、スイッチ構成要素216から1つまたは複数の周波数信号を受信する。一例では、参照出力222は、信号シンク130の1つまたは複数のクロックを設定するための1つまたは複数の周波数信号を送る。他の実施例における参照出力222は、機構インターフェース132の1つまたは複数のクロックを設定するための1つまたは複数の周波数信号を送る。
交差出力226は、プログラマブル・クロック管理構成要素126の第1のプログラマブル・クロック管理構成要素のスイッチ構成要素216と、プログラマブル・クロック管理構成要素126の第2のプログラマブル・クロック管理構成要素の交差入力224との間で1つまたは複数の周波数信号を通信する。例えば、第1のプログラマブル・クロック管理構成要素および第2のプログラマブル・クロック管理構成要素は回路板104上に位置する。1つの実施例において、第1のプログラマブル・クロック管理構成要素は第2のプログラマブル・クロック管理構成要素に周波数信号を送る。
第1のプログラマブル・クロック管理構成要素および第2のプログラマブル・クロック管理構成要素は、故障許容値戦略を含む。例えば、第1のプログラマブル・クロック管理構成要素が故障すると、第2のプログラマブル・クロック管理構成要素126は第1のプログラマブル・クロック管理構成要素の責任を果たし、バックプレーン102と、信号ソース128と、信号シンク130、および/または、機構インターフェース132との間で1つまたは複数の周波数信号を通信する。有利に、第1のプログラマブル・クロック管理構成要素126および第2のプログラマブル・クロック管理構成要素126は、プログラマブル・クロック管理構成要素の1つの故障がシステム全体を二重故障させないことを保証している。例えば、信号パス114、116、および、118と、信号パス120、122、および、124は同時に動作不能になる。
信号ソース128は、プログラマブル・クロック管理構成要素126の参照入力220と通信する。一例では、1つまたは複数の回路板104、106、および、108の信号ソース128は、1つまたは複数の回路板104、106、および、108の信号ソース128、信号シンク130、および/または、機構インターフェース132のクロックを同期させるために機能する1つまたは複数の周波数信号を送る。例えば、信号ソース128は、プログラマブル・クロック管理構成要素126の参照入力220に周波数信号を送る。一例では、信号ソース128は、発振器、原子周波数参照、および、クロック復帰ユニットの1つまたは複数を含む。
信号シンク130は、プログラマブル・クロック管理構成要素126の参照出力222と通信する。一例では、1つまたは複数の回路板104、106、および、108の信号シンク130は、1つまたは複数の回路板104、106、および、108の信号ソース、信号シンク130、および/または、機構インターフェース132を同期させるために機能する1つまたは複数の周波数信号を受信する。例えば、信号シンク130はプログラマブル・クロック管理構成要素126の参照出力222から周波数信号を受信する。一例では、信号シンク130は、ネットワーク・プロセッサ、中央演算処理装置(「CPU」)、フィールド・プログラマブル・アレー(「FPGA」)、および、デジタル信号プロセッサ(「DSP」)の1つまたは複数を含む。
機構インターフェース132は外部伝送機構110およびプログラマブル・クロック管理構成要素126と通信する。一例では、機構インターフェース132は、1つまたは複数の回路板104、106、および、108の外部伝送機構110、機構インターフェース132、信号ソース128、および、信号シンク130を同期させるための1つまたは複数の周波数信号を使用している。一例では、機構インターフェース132は、外部伝送機構110にクロック復帰動作を行う。例えば、外部伝送機構110は機構インターフェース132に1つまたは複数の伝送信号を送る。機構インターフェース132はプログラマブル・クロック管理構成要素126の参照入力220に1つまたは複数の周波数信号を送る。他の実施例において、プログラマブル・クロック管理構成要素126の参照出力222は機構インターフェース132に1つまたは複数の周波数信号を送る。機構インターフェース132は外部伝送機構110の伝送信号のための適切なタイミングを導出するための1つまたは複数の周波数信号を使用している。例えば、外部伝送機構110は1つまたは複数のクロックを同期させるための伝送信号を使用している。
外部伝送機構110は機構インターフェース132と通信する。外部伝送機構110は、1つまたは複数の回路板104、106、および、108の外部伝送機構110、機構インターフェース132、信号ソース128、および、信号シンク130を同期させるための1つまたは複数の周波数信号を使用している。1つの実施例において、外部伝送機構110は機構インターフェース132に1つまたは複数の参照周波数信号を送る。他の実施例において、外部伝送機構110は機構インターフェース132から1つまたは複数の周波数信号を受信する。
1つの実施例において、外部伝送機構110は1つまたは複数のクロック・ソースを含む。他の実施例において、外部伝送機構110は1つまたは複数のクロック・シンクを含む。さらに他の実施例において、外部伝送機構110は1つまたは複数のクロック・ソースおよび1つまたは複数のクロック・シンクを含む。一例では、外部伝送機構110はDS3などのデジタル・データ転送機構、T1デジタル通信システム、同期光ネットワーク(「SONET」)、および/または、全地球測位システム(「GPS」)信号を含む。
これで、例示的な目的のために、装置100の例示的動作の例証的説明が提示された。外部伝送機構110は回路板104に1つまたは複数の周波数信号を送る。1つまたは複数の周波数信号は、機構インターフェース132の1つまたは複数および回路板104、106、108の1つまたは複数のの信号シンク130を、外部伝送機構110に同期させる。一例では、外部伝送機構110は回路板104の機構インターフェース132に1つまたは複数の周波数信号を送る。例えば、機構インターフェース132は、回路板104のプログラマブル・クロック管理構成要素126の1つまたは複数に1つまたは複数の周波数信号を送る。
一例では、機構インターフェース132は伝送機構110からのクロック復帰動作を行う。例えば、伝送機構110は機構インターフェース132に1つまたは複数の参照周波数を送る。機構インターフェース132は、回路板104のプログラマブル・クロック管理構成要素126の第1の1つに第1の周波数信号および第2の周波数信号を送る。例えば、機構インターフェース132は参照入力220の1つまたは複数に第1の周波数信号および第2の周波数信号を送る。1つまたは複数の参照入力220はスイッチ構成要素216に第1の周波数信号および第2の周波数信号を搬送する。
コンピュータ端子は1つまたは複数の制御構成要素202に1つまたは複数の制御信号204を送る。1つの実施例において、制御構成要素202は、スイッチ構成要素216を介して第1の周波数信号を経路指定するために、スイッチ構成要素216に1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216はプロセッサ構成要素218の1つまたは複数に第1の周波数信号を送る。制御構成要素202は1つまたは複数のプロセッサ構成要素218を制御するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216はプロセッサ構成要素218の第1の1つに第1の周波数信号を搬送する。一例では、第1のプロセッサ構成要素218はある数で第1の周波数信号を増倍する。スイッチ構成要素216はプロセッサ構成要素218の第2の1つに第1の周波数信号を搬送する。一例では、第2のプロセッサ構成要素218はある数で第1の周波数信号を分割する。
さらなる実施例において、制御構成要素202はスイッチ構成要素216を介して第2の周波数信号を経路指定するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216はプロセッサ構成要素218の1つまたは複数に第2の周波数信号を送る。制御構成要素202は1つまたは複数のプロセッサ構成要素218を制御するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216はプロセッサ構成要素218の第3の1つに第2の周波数信号を送る。一例では、第3のプロセッサ構成要素218は第2の周波数信号のジッタを低減する。
一例では、1つまたは複数のプロセッサ構成要素218は、スイッチ構成要素216に1つまたは複数の周波数信号を送る。例えば、1つまたは複数の周波数信号は元の周波数信号の修正版である。制御構成要素202はスイッチ構成要素216を介して1つまたは複数の周波数信号を経路指定するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素は交差出力226の1つまたは複数に1つまたは複数の周波数信号を経路指定する。交差出力226は、回路板104のプログラマブル・クロック管理構成要素126の第2のプログラマブル・クロック管理構成要素の交差入力224の1つまたは複数に1つまたは複数の周波数信号を送る。第1のプログラマブル・クロック管理構成要素126のスイッチ構成要素216および第2のプログラマブル・クロック管理構成要素126は、トランシーバ206の1つまたは複数に1つまたは複数の周波数信号の1つまたは複数を送る。制御構成要素202は、トランシーバ206の1つまたは複数が、バックプレーン102に1つまたは複数の周波数信号の1つまたは複数を送ることを可能にするための1つまたは複数のコマンドを送る。
一例では、信号パス208、210、212、および、214の1つまたは複数はバックプレーン102に1つまたは複数の周波数信号の1つまたは複数を搬送する。例えば、1つまたは複数の周波数信号の1つまたは複数は第1、第2、および、第3の周波数信号をバックプレーン102に設定する。一例では、バックプレーン102の周波数信号は、伝送機構110からの参照周波数と同期した、増倍、分割、または、ジッタ低減された周波数を含む。信号パス114、116、118、120、122、および、124は、回路板104の1つまたは複数のプログラマブル・クロック管理構成要素126からの周波数信号を、回路板104、106、および/または、108のプログラマブル・クロック管理構成要素126の1つまたは複数に搬送する。
一例では、回路板106はバックプレーン102から周波数信号の1つまたは複数を受信する。例えば、信号パス114および120の第1の周波数信号は、信号パス208上の回路板106のプログラマブル・クロック管理構成要素126の第1のプログラマブル・クロック管理構成要素および第2のプログラマブル・クロック管理構成要素に伝播する。信号パス116および122の第2の周波数信号は、信号パス210上の第2のプログラマブル・クロック管理構成要素126に伝播する。コンピュータ端子は1つまたは複数の制御信号204を1つまたは複数の制御構成要素202に送る。制御構成要素202は、トランシーバ206の1つまたは複数が、第1の周波数信号および第2の周波数信号を受信することを可能にするための1つまたは複数のコマンドを送る。トランシーバ206は第1の周波数信号および第2の周波数信号をスイッチ構成要素216に送る。一例では、制御構成要素202は、スイッチ構成要素216を介して第1の周波数信号および第2の周波数信号を経路指定するための1つまたは複数のコマンドを送る。
一例では、スイッチ構成要素216はプロセッサ構成要素218の1つまたは複数に第1の周波数信号を送る。制御構成要素202は1つまたは複数のプロセッサ構成要素218を制御するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216はプロセッサ構成要素218の第1のプロセッサ構成要素に第1の周波数信号を送る。一例では、第1のプロセッサ構成要素218は第1の周波数信号の位相を変更する。第1のプロセッサ構成要素218はスイッチ構成要素216に第1の周波数信号の位相変更版を送る。第2の周波数信号は、プロセッサ構成要素218の他のプロセッサ構成要素に迂回する。
一例では、制御構成要素202はスイッチ構成要素216を介して第1の周波数信号および第2の周波数信号を経路指定するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216は第1の周波数信号および第2の周波数信号の1つまたは複数を交差出力226の1つまたは複数に経路指定する。交差出力226は第1の周波数信号および第2の周波数信号の1つまたは複数を回路板106のプログラマブル・クロック管理構成要素126の第2のプログラマブル・クロック管理構成要素の交差入力224の1つまたは複数に送る。スイッチ構成要素216は第1の周波数信号および第2の周波数信号の1つまたは複数を参照出力222の1つまたは複数に経路指定する。例えば、回路板106の信号シンク130の1つまたは複数はプログラマブル・クロック管理構成要素126の1つまたは複数から第1の周波数信号および第2の周波数信号の1つまたは複数を受信する。1つまたは複数の信号シンク130は、1つまたは複数の信号シンク130の1つまたは複数のクロックを、回路板104の外部伝送機構110および機構インターフェース132の1つまたは複数のクロックに同期させるために周波数信号を使用している。
一例では、回路板108はバックプレーン102から周波数信号の1つまたは複数を受信する。例えば、信号パス120の周波数信号は、信号パス208上を回路板108のプログラマブル・クロック管理構成要素126に伝播する。コンピュータ端子は1つまたは複数の制御信号204を1つまたは複数の制御構成要素202に送る。制御構成要素202は、トランシーバ206の1つまたは複数が周波数信号を受信することを可能にするための1つまたは複数のコマンドを送る。トランシーバ206はスイッチ構成要素216に周波数信号を送る。
一例では、制御構成要素202はスイッチ構成要素216を介して周波数信号を経路指定するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216は周波数信号を交差出力226の1つまたは複数に経路指定する。交差出力226は回路板108のプログラマブル・クロック管理構成要素126の第2のプログラマブル・クロック管理構成要素の交差入力224の1つまたは複数に周波数信号を送る。スイッチ構成要素216は周波数信号をプロセッサ構成要素218の1つまたは複数に送る。制御構成要素202は1つまたは複数のプロセッサ構成要素218を制御するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216はプロセッサ構成要素218の第1のプロセッサ構成要素に周波数信号を送る。一例では、第1のプロセッサ構成要素218は周波数信号をある数で増倍する。スイッチ構成要素216はプロセッサ構成要素218の第2のプロセッサ構成要素に周波数信号を送る。一例では、第2のプロセッサ構成要素218は周波数信号のジッタを低減する。
一例では、プロセッサ構成要素218は1つまたは複数の周波数信号をスイッチ構成要素に送る。例えば、1つまたは複数の周波数信号は、元の周波数信号の修正版である。制御構成要素202はスイッチ構成要素216を介して1つまたは複数の周波数信号を経路指定するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216は参照出力222の1つまたは複数に周波数信号の1つまたは複数を送る。参照出力222は回路板108の信号シンク130に周波数信号の1つまたは複数を搬送する。1つまたは複数の信号シンク130は、1つまたは複数の信号シンク130の1つまたは複数のクロックを、回路板104の外部伝送機構110および機構インターフェース132の1つまたは複数のクロックに同期させるための周波数信号を使用している。
一例では、回路板106の信号ソース128は、バックプレーン102における周波数信号と交換するため、および/または、回路板104、106、および、108の外部クロック、機構インターフェース、および、信号シンクの1つまたは複数を同期させるための1つまたは複数の周波数信号を送る。例えば、信号ソース128は、回路板106のプログラマブル・クロック管理構成要素126に周波数信号を送る。
一例では、プログラマブル・クロック管理構成要素126の1つまたは複数は信号ソース128から周波数信号を受信する。信号ソース128は1つまたは複数の参照入力220の参照入力に周波数信号を送る。参照入力220はスイッチ構成要素216に周波数信号を送る。
コンピュータ端子は、1つまたは複数の制御構成要素202に1つまたは複数の制御信号204を送る。1つの実施例において、制御構成要素202はスイッチ構成要素216を介して周波数信号を経路指定するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216は交差出力226の1つまたは複数に周波数信号を経路指定する。交差出力226は、回路板108のプログラマブル・クロック管理構成要素126の第2のプログラマブル・クロック管理構成要素の交差入力224の1つまたは複数に周波数信号を送る。スイッチ構成要素216はプロセッサ構成要素218の1つまたは複数に周波数信号を送る。制御構成要素202は1つまたは複数のプロセッサ構成要素218を制御するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216プロセッサ構成要素218の第1のプロセッサ構成要素に周波数信号を送る。一例では、第1のプロセッサ構成要素218は周波数信号の位相を変更する。スイッチ構成要素216はプロセッサ構成要素の第2のプロセッサ構成要素218に周波数信号を送る。一例では、第2のプロセッサ構成要素218はある数で周波数信号を分割する。
一例では、1つまたは複数のプロセッサ構成要素218はスイッチ構成要素216に1つまたは複数の周波数信号を送る。例えば、1つまたは複数の周波数信号は元の周波数信号の修正版である。制御構成要素202はスイッチ構成要素216を介して1つまたは複数の周波数信号を経路指定するための1つまたは複数のコマンドを送る。例えば、スイッチ構成要素216はトランシーバ206の1つまたは複数に1つまたは複数の周波数信号の1つまたは複数を送る。制御構成要素202は、トランシーバ206の1つまたは複数がバックプレーン102に1つまたは複数の周波数信号の1つまたは複数を送ることを可能にするための1つまたは複数のコマンドを送る。
一例では、信号パス208、210、212、および、214の1つまたは複数はバックプレーン102に1つまたは複数の周波数信号の1つまたは複数を搬送する。例えば、第1の周波数信号はバックプレーン102における信号パス114および120の周波数信号を交換する。第2の周波数信号は信号パス116および122の周波数信号を交換する。
一例では、回路板104はバックプレーン102から周波数信号の1つまたは複数を受信する。例えば、信号パス114の周波数信号は信号パス208上を回路板104のプログラマブル・クロック管理構成要素126の1つまたは複数に伝播する。コンピュータ端子は1つまたは複数の制御構成要素202に1つまたは複数の制御信号204を送る。制御構成要素202は、トランシーバ206の1つまたは複数が周波数信号を受信することを可能にするための1つまたは複数のコマンドを送る。トランシーバ206はスイッチ構成要素216に周波数信号を送る。一例では、制御構成要素202はスイッチ構成要素216を介して周波数信号を経路指定するための1つまたは複数のコマンドを送る。
一例では、スイッチ構成要素216は参照出力222の1つまたは複数に周波数信号を経路指定する。例えば、周波数信号はプロセッサ構成要素218を迂回する。プログラマブル・クロック管理構成要素126の1つまたは複数は回路板104の信号シンク130の1つまたは複数および機構インターフェース132に周波数信号の1つまたは複数を送る。機構インターフェース132は外部伝送機構110に周波数信号の1つまたは複数を送る。信号シンク130、機構インターフェース132、および、外部伝送機構110の1つまたは複数は、信号シンク130の1つまたは複数、機構インターフェース132、および、外部伝送機構110の1つまたは複数のクロックを回路板106の信号ソース128の1つまたは複数のクロックに同期させるために周波数信号を使用している。
一例では、装置100は1つまたは複数のコンピュータ読取りが可能な信号を携えた媒体を使用している。装置100のためのコンピュータ読取りが可能な信号を携えた媒体の例は、回路板104、106、および、108の記録可能データ記憶媒体134を含む。例えば、装置100のためのコンピュータ読取り可能な信号を携えた媒体は磁気的、電気的、光学的、生物学的、および、原子的なデータ記憶媒体の1つまたは複数を含む。1つの実施例において、コンピュータ読取り可能な信号を携えた媒体は、例えば、電話ネットワーク、ローカル・エリア・ネットワーク(「LAN」)、インターネット、および、無線ネットワークの1つまたは複数などの装置100を含むか、または、に結合されたネットワークを介して伝送される変調された搬送波信号を含む。
本明細書に述べられている工程または動作は例示的なものにすぎない。これらの工程または動作に対しては、本発明の精神から逸脱することなく多くの変形形態がある可能性がある。例えば、工程は異なる順序にて行うことができ、または、工程は追加、削除、もしくは、修正することができる。
本明細書において本発明の例示的な実施を詳細に示し、説明したが、当業者には、本発明の精神から逸脱せずに様々な修正、追加、置換えなどを行うことができ、したがって、それらは、冒頭の特許請求の範囲に規定される本発明の範囲内であると考えられることが明らかであろう。
Claims (10)
- 再構成可能なクロック管理構成要素を含む、バックプレーンに結合された1つまたは複数のプログラマブル・クロック管理構成要素を含む装置であって、
1つまたは複数の制御信号を受信すると、前記再構成可能なクロック管理構成要素は1つまたは複数の周波数信号を処理することができるように再構成される装置。 - 前記再構成可能なクロック管理構成要素はバックプレーンにおいて1つまたは複数の周波数信号を設定し、
前記再構成可能なクロック管理構成要素は1つまたは複数の信号ソースから前記1つまたは複数の周波数信号を受信し、
前記再構成可能なクロック管理構成要素は第1の再構成可能なクロック管理構成要素を含み、前記1つまたは複数のプログラマブル・クロック管理構成要素は第2の再構成可能なクロック管理構成要素を含み、
前記第2の再構成可能なクロック管理構成要素は前記バックプレーンから前記1つまたは複数の周波数信号の1つまたは複数を受信し、前記第2の再構成可能なクロック管理構成要素は1つまたは複数の信号シンクに前記1つまたは複数の周波数信号の1つまたは複数を送り、
前記1つまたは複数の信号シンクは1つまたは複数のクロックを含み、前記1つまたは複数の信号シンクは、前記1つまたは複数のクロックの1つまたは複数を前記1つまたは複数の周波数信号の1つまたは複数に同期させるために前記1つまたは複数の周波数信号の1つまたは複数を使用する請求項1に記載の装置。 - 前記再構成可能なクロック管理構成要素はスイッチ構成要素を含み、
前記スイッチ構成要素は、前記1つまたは複数の周波数信号の1つまたは複数を1つまたは複数の信号目的地に経路指定し、
前記再構成可能なクロック管理構成要素は1つまたは複数の制御構成要素を含み、
前記1つまたは複数の制御構成要素の1つまたは複数は前記スイッチ構成要素に1つまたは複数のコマンドを送るために前記1つまたは複数の制御信号の1つまたは複数を使用し、前記スイッチ構成要素は前記1つまたは複数の信号目的地に前記1つまたは複数の周波数信号の1つまたは複数を経路指定するために前記1つまたは複数のコマンドを使用する請求項1に記載の装置。 - 前記再構成可能なクロック管理構成要素は1つまたは複数のプロセッサ構成要素を含み、
前記再構成可能なクロック管理構成要素が前記バックプレーンにおいて前記1つまたは複数の周波数信号を設定する前に、前記1つまたは複数のプロセッサ構成要素の1つまたは複数は、前記1つまたは複数の周波数信号の1つまたは複数に修正を行い、
前記再構成可能なクロック管理構成要素は1つまたは複数の制御構成要素を含み、
前記1つまたは複数の制御構成要素の1つまたは複数は、1つまたは複数のコマンドを前記1つまたは複数のプロセッサ構成要素の1つまたは複数に送るために前記1つまたは複数の制御信号の1つまたは複数を使用し、前記1つまたは複数のプロセッサ構成要素の前記1つまたは複数は、前記1つまたは複数の周波数信号の前記1つまたは複数に行う修正のタイプを決定するために前記1つまたは複数のコマンドの1つまたは複数を使用し、
前記修正のタイプは、ある数による増倍、ある数による分割、ジッタの低減、および、前記1つまたは複数の周波数信号の前記1つまたは複数の位相シフトの1つまたは複数を含み、前記1つまたは複数のプロセッサ構成要素の前記1つまたは複数は、前記1つまたは複数の周波数信号の前記1つまたは複数を修正するためにある数による増倍、ある数による分割、ジッタの低減、および、位相シフトの前記1つまたは複数を使用する請求項1に記載の装置。 - 前記再構成可能なクロック管理構成要素は1つまたは複数のトランシーバを含み、
前記1つまたは複数のトランシーバの1つまたは複数は、前記バックプレーンに前記1つまたは複数の周波数信号の1つまたは複数を送り、
前記1つまたは複数のトランシーバの1つまたは複数は、前記バックプレーンから前記1つまたは複数の周波数信号の1つまたは複数を受信し、
再構成可能なクロック管理構成要素は1つまたは複数の制御構成要素を含み、
前記1つまたは複数の制御構成要素の1つまたは複数は、1つまたは複数のコマンドを、前記バックプレーンに前記1つまたは複数の周波数信号の前記1つまたは複数を送る前記1つまたは複数のトランシーバの1つまたは複数に送るために前記1つまたは複数の制御信号の1つまたは複数を使用し、
前記1つまたは複数のコマンドは、前記バックプレーンに前記1つまたは複数の周波数信号の前記1つまたは複数を送る前記1つまたは複数のトランシーバの1つまたは複数が、前記バックプレーンに前記1つまたは複数の周波数信号の前記1つまたは複数を送ることを可能にし、
前記1つまたは複数の制御構成要素の1つまたは複数は、1つまたは複数のコマンドを、前記バックプレーンから前記1つまたは複数の周波数信号の前記1つまたは複数を受信する前記1つまたは複数のトランシーバの1つまたは複数に送るために前記1つまたは複数の制御信号の1つまたは複数を使用し、
前記1つまたは複数のコマンドは、前記バックプレーンから前記1つまたは複数の周波数信号の前記1つまたは複数を受信する前記1つまたは複数のトランシーバの前記1つまたは複数が前記バックプレーンから前記1つまたは複数の周波数信号の前記1つまたは複数を受信することを可能にする請求項1に記載の装置。 - 前記再構成可能なクロック管理構成要素は第1の再構成可能なクロック管理構成要素を含み、前記1つまたは複数のプログラマブル・プログラマブル・クロック管理構成要素は第2の再構成可能なクロック管理構成要素を含み、
前記第1の再構成可能なクロック管理構成要素は前記1つまたは複数の周波数信号を第2の再構成可能なクロック管理構成要素に送り、
前記第1の再構成可能なクロック管理構成要素および第2の再構成可能なクロック管理構成要素の双方は、前記1つまたは複数の周波数信号を前記バックプレーンに送る請求項1に記載の装置。 - 前記再構成可能なクロック管理構成要素はスイッチ構成要素、1つまたは複数のプロセッサ構成要素、および、1つまたは複数のトランシーバを含み、
前記スイッチ構成要素は、前記1つまたは複数の周波数信号を信号ソースから前記1つまたは複数のプロセッサ構成要素の1つまたは複数に経路指定し、
前記1つまたは複数のプロセッサ構成要素の前記1つまたは複数は、前記1つまたは複数の周波数信号の1つまたは複数の修正版を生成するために前記1つまたは複数の周波数信号を修正し、
前記1つまたは複数のプロセッサ構成要素の前記1つまたは複数は、前記スイッチ構成要素に、前記1つまたは複数の周波数信号の前記1つまたは複数の修正版を返し、
前記再構成可能なクロック管理構成要素は、前記バックプレーンに、前記1つまたは複数の周波数信号の前記1つまたは複数の修正版を送り、前記バックプレーンにおいて前記1つまたは複数の周波数信号の前記1つまたは複数の修正版を設定するために、前記1つまたは複数のトランシーバを使用する請求項1に記載の装置。 - 前記再構成可能なクロック管理構成要素は第1の再構成可能なクロック管理構成要素を含み、前記1つまたは複数のプログラマブル・プログラマブル・クロック管理構成要素は第2の再構成可能なクロック管理構成要素を含み、
前記第2の再構成可能なクロック管理構成要素はスイッチ構成要素、1つまたは複数のプロセッサ構成要素、および、1つまたは複数のトランシーバを含み、
前記第2の再構成可能なクロック管理構成要素は、前記バックプレーンから前記1つまたは複数の周波数信号の前記1つまたは複数の修正版を受信するために、第2の再構成可能なクロック管理構成要素の前記1つまたは複数のトランシーバの1つまたは複数を使用し、
前記第2の再構成可能なクロック管理構成要素の前記スイッチ構成要素は、前記第2の再構成可能なクロック管理構成要素の前記1つまたは複数のトランシーバの前記1つまたは複数から、前記第2の再構成可能なクロック管理構成要素の前記1つまたは複数のプロセッサ構成要素に、前記1つまたは複数の周波数信号の前記1つまたは複数の修正版を経路指定し、
前記第2の再構成可能なクロック管理構成要素の前記1つまたは複数のプロセッサ構成要素の1つまたは複数は、前記1つまたは複数の周波数信号の前記1つまたは複数の修正版の1つまたは複数の修正版を、前記第2の再構成可能なクロック管理構成要素の前記スイッチ構成要素に返し、
前記第2の再構成可能なクロック管理構成要素の前記スイッチ構成要素は、前記1つまたは複数の周波数信号の前記1つまたは複数の修正版の前記1つまたは複数の修正版を1つまたは複数の信号シンクに経路指定し、
前記1つまたは複数の信号シンクは、前記1つまたは複数の信号シンクの1つまたは複数のクロックを同期させるために、前記1つまたは複数の周波数信号の前記1つまたは複数の修正版の前記1つまたは複数の修正版を使用する請求項7に記載の装置。 - 1つまたは複数のプログラマブル・クロック管理構成要素が1つまたは複数の周波数信号を処理することを可能にするために、1つまたは複数の制御信号を受信すると1つまたは複数のプログラマブル・クロック管理構成要素を再構成する工程と、
バックプレーンを介して1つまたは複数の信号シンクに前記1つまたは複数の周波数信号を送る工程と、
前記1つまたは複数の信号シンクの1つまたは複数のクロックを前記1つまたは複数の周波数信号の1つまたは複数に同期させる工程とを含む方法。 - 前記1つまたは複数の周波数信号を前記バックプレーンを介して前記1つまたは複数の信号シンクに送る工程は、
前記1つまたは複数の周波数信号を、前記1つまたは複数のプログラマブル・クロック管理構成要素の1つまたは複数のプロセッサ構成要素に経路指定する工程と、
前記1つまたは複数の周波数信号の1つまたは複数の修正版を生成するために、前記1つまたは複数のプロセッサ構成要素において前記1つまたは複数の周波数信号を修正する工程と、
前記1つまたは複数の修正版を前記1つまたは複数の信号シンクに経路指定する工程とを含む請求項9に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/449,169 US7131023B2 (en) | 2003-05-30 | 2003-05-30 | Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004362565A true JP2004362565A (ja) | 2004-12-24 |
Family
ID=33131626
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004158472A Withdrawn JP2004362565A (ja) | 2003-05-30 | 2004-05-28 | 1つまたは複数の周波数信号を処理することを可能にするための1つまたは複数の制御信号の受信に応じたプログラマブル・クロック管理構成要素の再構成 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7131023B2 (ja) |
EP (1) | EP1482399A1 (ja) |
JP (1) | JP2004362565A (ja) |
KR (1) | KR20040104387A (ja) |
CN (1) | CN1573642A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7290201B1 (en) * | 2003-11-12 | 2007-10-30 | Xilinx, Inc. | Scheme for eliminating the effects of duty cycle asymmetry in clock-forwarded double data rate interface applications |
US10209734B2 (en) * | 2016-01-25 | 2019-02-19 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system, and method of operating the semiconductor device |
US10248155B2 (en) | 2016-01-25 | 2019-04-02 | Samsung Electronics Co., Ltd. | Semiconductor device including clock generating circuit and channel management circuit |
US10296065B2 (en) | 2016-01-25 | 2019-05-21 | Samsung Electronics Co., Ltd. | Clock management using full handshaking |
KR102467172B1 (ko) | 2016-01-25 | 2022-11-14 | 삼성전자주식회사 | 반도체 장치 |
US10303203B2 (en) | 2016-01-25 | 2019-05-28 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor system and method for operating semiconductor device |
US10429881B2 (en) | 2016-01-25 | 2019-10-01 | Samsung Electronics Co., Ltd. | Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device |
DE102017110823A1 (de) | 2016-01-25 | 2018-07-26 | Samsung Electronics Co., Ltd. | Halbleitervorrichtung, Halbleitersystem und Verfahren zum Betreiben der Halbleitervorrichtung |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5241541A (en) * | 1990-03-15 | 1993-08-31 | International Business Machines Corporation | Burst time division multiplex interface for integrated data link controller |
US5852728A (en) | 1995-01-12 | 1998-12-22 | Hitachi, Ltd. | Uninterruptible clock supply apparatus for fault tolerant computer system |
US5684434A (en) * | 1995-10-30 | 1997-11-04 | Cypress Semiconductor | Erasable and programmable single chip clock generator |
US6577095B1 (en) * | 1996-05-14 | 2003-06-10 | Whedco, Inc. | Brushless alternating current electric servo motor drive |
US6141769A (en) | 1996-05-16 | 2000-10-31 | Resilience Corporation | Triple modular redundant computer system and associated method |
US6480498B1 (en) * | 1998-07-01 | 2002-11-12 | National Semiconductor Corporation | High speed network switch bus clock |
US6105088A (en) * | 1998-07-10 | 2000-08-15 | Northrop Grumman Corporation | Backplane assembly for electronic circuit modules providing electronic reconfigurable connectivity of digital signals and manual reconfigurable connectivity power, optical and RF signals |
US6377575B1 (en) * | 1998-08-05 | 2002-04-23 | Vitesse Semiconductor Corporation | High speed cross point switch routing circuit with word-synchronous serial back plane |
US6282210B1 (en) | 1998-08-12 | 2001-08-28 | Staktek Group L.P. | Clock driver with instantaneously selectable phase and method for use in data communication systems |
JP3587162B2 (ja) | 2000-10-31 | 2004-11-10 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
-
2003
- 2003-05-30 US US10/449,169 patent/US7131023B2/en active Active
-
2004
- 2004-05-18 EP EP20040252936 patent/EP1482399A1/en not_active Ceased
- 2004-05-20 KR KR1020040035886A patent/KR20040104387A/ko not_active Application Discontinuation
- 2004-05-28 JP JP2004158472A patent/JP2004362565A/ja not_active Withdrawn
- 2004-05-28 CN CNA2004100476669A patent/CN1573642A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20040104387A (ko) | 2004-12-10 |
EP1482399A1 (en) | 2004-12-01 |
US20040243874A1 (en) | 2004-12-02 |
US7131023B2 (en) | 2006-10-31 |
CN1573642A (zh) | 2005-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7334153B2 (en) | Low-speed DLL employing a digital phase interpolator based upon a high-speed clock | |
US7426247B2 (en) | Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof | |
JP5086993B2 (ja) | 複数の回路にタイミング信号を提供するための方法及び装置、集積回路並びにノード | |
US20100061497A1 (en) | Method and apparatus for handling of clock information in serival link ports | |
JP2003174491A (ja) | Smii規格による装置間のデータ転送中継装置及びその方法 | |
US20110170645A1 (en) | Method for switching master/slave timing in a 1000base-t link without traffic disruption | |
WO2009018758A1 (fr) | Système microtca, carte d'horloge et procédé de définition d'horloge | |
WO2024113681A1 (zh) | 一种时钟架构及处理模组 | |
US7131023B2 (en) | Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals | |
CN114629584A (zh) | 网络设备的软件控制时钟同步 | |
JP2002524790A (ja) | 同期多相クロック分配システム | |
US7721133B2 (en) | Systems and methods of synchronizing reference frequencies | |
US8072273B2 (en) | System employing synchronized crystal oscillator-based clock, to be used in either discrete or integrated applications | |
Correia et al. | Implementation of IEEE-1588 timing and synchronization for ATCA control and data acquisition systems | |
KR100406863B1 (ko) | 다중컴퓨터 시스템의 클럭 생성장치 | |
US20150358702A1 (en) | Multi-Layer Configurable Timing Switch Fabric For Distributing Timing Sources To Timing Consumers | |
US20110050297A1 (en) | System employing synchronized crystal oscillator-based clock | |
US20230163870A1 (en) | Hitless protection for packet based digitized clock distribution | |
KR100280210B1 (ko) | 에이티엠 교환 시스템에서의 클럭 발생/분배 장치 및 방법 | |
US7468991B2 (en) | Methods and devices for synchronizing the timing of logic cards in a packet switching system without data loss | |
Prodanov et al. | GHz serial passive clock distribution in VLSI using bidirectional signaling | |
CN118282550A (zh) | 一种时钟源的确定方法、网络设备及网络管理设备 | |
Gumiński et al. | Timing module for MTCA MCH | |
CN111630794A (zh) | 具有故障转移机制的otn多机箱系统中的自动时钟相位同步 | |
JPH11136259A (ja) | Atm交換システムの同期方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070521 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090106 |