JPH11136259A

JPH11136259A - Ａｔｍ交換システムの同期方式

Info

Publication number: JPH11136259A
Application number: JP9301541A
Authority: JP
Inventors: Kenichi Okabe; 健一岡部; Kazumasa Sonoda; 和雅園田; Shiro Uryu; 士郎瓜生; Masanobu Furukoshi; 正信古越
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-11-04
Filing date: 1997-11-04
Publication date: 1999-05-21

Abstract

(57)【要約】【課題】ＡＴＭ交換システムの同期方式に関し、構成
装置相互間のセル搬送クロック、およびユニセルフレー
ムの同期を極力維持し、当該ＡＴＭ交換システム内のセ
ル処理の信頼性を向上するを目的とする。【解決手段】相互にセルを転送して処理する複数の構
成装置（１１０）から構成されるＡＴＭ交換システム
（１００）において、各構成装置（１１０）は、内蔵す
る多フレーム位相同期発振回路（７００）により生成さ
れる、各セルの転送間隔に等しい周期を有するユニセル
フレームより長い周期を有するマルチセルフレーム（Ｆ
_M）を各構成装置（１１０）間で授受して構成装置（１
１０）相互間の同期化を維持し、安定したセル処理を実
行し、また転送セルをクロック緩衝回路（６００）を介
して受信することにより、構成装置（１１０）間の伝送
路長を任意に設定可能とする様に構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】ＡＴＭ交換システムの同期方
式に関する。

【０００２】

【従来の技術】図７は従来あるＡＴＭ交換システムを例
示する図である。図７に示されるＡＴＭ交換システム
（１）は、収容する回線（９）を経由して非同期転送モ
ード（ＡＴＭ）で転送されるセルデータ（ＣＤ）を交換
処理する機能を具備し、同期装置（２）、スイッチ部
（３）、共通部（４）および個別部（５）を具備してお
り、同期装置（２）およびスイッチ部（３）は、全ＡＴ
Ｍ交換システム（１）に共通に、二重化構成で設けら
れ、個別部（５）は、当該ＡＴＭ交換システム（１）に
収容される回線（９）に対応して一重化構成で設けら
れ、共通部（４）は、複数の個別部（５）に共通に、二
重化されて設けられている。

【０００３】なお二重化された各装置〔例えば同期装置
（２）〕を、それぞれ同期装置（２ ₀）および（２₁）
と呼ぶ場合がある。各個別部（５）には、それぞれセル
処理部（５１）が設けられ、収容する回線（９）から到
着するセルデータ（ＣＤ）を受信してスイッチ部（３）
へ転送し、またスイッチ部（３）から転送されるセルデ
ータ（ＣＤ）を、収容する回線（９）に送信する処理を
実行する。

【０００４】またスイッチ部（３）には、それぞれセル
処理部（３１）が設けられ、各個別部（５）から転送さ
れるセルデータ（ＣＤ）を交換処理して個別部（５）へ
転送する処理を実行する。

【０００５】以後、セル処理部（３１）および（５１）
が実行するセルデータ（ＣＤ）に関する各処理を、「セ
ル処理」と総称する。各スイッチ部（３）のセル処理部
（３１）、並びに各個別部（５）のセル処理部（５１）
は、非同期転送モード（ＡＴＭ）のセルデータ（ＣＤ）
を連繋して処理する為に、互いに同期して動作する必要
があり、また個別部（５）のセル処理部（５１）は、回
線（９）を経由して他のＡＴＭ交換システムとの間でセ
ルデータ（ＣＤ）を授受する場合に、対向ＡＴＭ交換シ
ステムとも同期して動作する〔所謂「網同期」〕必要が
ある。

【０００６】なおＡＴＭ交換システム（１）内の同期に
は、クロック信号とフレーム信号とが基準となる。先
ず、ＡＴＭ交換システム（１）内では、システム基準ク
ロック、セル搬送クロックおよび制御クロックの三種類
のクロック信号が使用されている。

【０００７】システム基準クロックは、当該ＡＴＭ交換
システム（１）が所属する交換網内内で、前述の「網同
期」を保持する為に、ＡＴＭ交換システム（１）内で基
準となるクロック信号である。

【０００８】またセル搬送クロックは、ＡＴＭ交換シス
テム（１）内の各構成装置間でセルデータ（ＣＤ）を転
送する場合に使用されるクロック信号であり、転送され
るセルデータ長、或いはセルデータ（ＣＤ）の転送速度
により各種の周波数が使用されるが、常にシステム基準
クロックに同期している必要がある。

【０００９】また制御クロックは、交換機能の制御・監
視を司る役割を果たし、システム基準クロックに同期し
ている必要は無く、セル搬送クロックの異常を検出する
為にも使用される為、セル搬送クロックとは異なる発振
源から生成される必要がある。

【００１０】以後の考察ではシステム基準クロックとセ
ル搬送クロックとが対象となる。更にＡＴＭ交換システ
ム（１）内では、ユニセルフレーム（Ｆ_U）がフレーム
として使用されている。

【００１１】ユニセルフレーム（Ｆ_U）は、転送される
セルデータ（ＣＤ）の境界を示すフレーム信号であり、
構成装置間で転送されるセルデータ（ＣＤ）に並走して
伝送され、転送されるセルデータ長、或いは転送路の伝
送速度により各種の周波数が使用される。

【００１２】次に、ＡＴＭ交換システム（１）における
クロック信号およびフレーム信号の転送経路を、図７を
用いて説明する。図７において、各同期装置（２）は、
図示されぬ外部装置から供給される網同期の基準とな
る、所定周波数〔例えば４メガヘルツ〕のクロック信号
（ｃｌｋ）を、内蔵する位相同期発振回路（ＰＬＯ）
（２１）〔以後単にＰＬＯ（２１）と称する〕により受
信し、該クロック信号（ｃｌｋ）に同期し、クロック信
号（ｃｌｋ）に同期した所定周波数〔例えは４メガヘル
ツ〕を有するシステム基準クロック（ＣＬＫ_A）を発生
し、各スイッチ部（３₀）および（３₁）に供給する。

【００１３】各スイッチ部（３）においては、セレクタ
（ＳＥＬ）（３２）が、各同期装置（２₀）および（２
₁）から供給されるシステム基準クロック（ＣＬＫ_A）
から、何れか一方のシステム基準クロック（ＣＬＫ_A）
を選択し、それぞれＰＬＯ（３３）に入力する。

【００１４】各ＰＬＯ（３３）は、それぞれ入力された
システム基準クロック（ＣＬＫ_A）に同期したシステム
基準クロック（ＣＬＫ_A）を発生し、それぞれＰＬＯ
（３４）に入力する。

【００１５】各ＰＬＯ（３４）は、それぞれ入力された
システム基準クロック（ＣＬＫ_A）に同期した所定周波
数〔例えば１８４メガヘルツ〕のセル搬送クロック（Ｃ
ＬＫ _B）を発生し、それぞれセル処理部（３１）に供給
すると共に、各共通部（４）にも供給する。

【００１６】なおスイッチ部（３）内では、個別部
（５）からセルデータ（ＣＤ）に並走して供給されるユ
ニセルフレーム（Ｆ_U）等を基準として、セル搬送クロ
ック（ＣＬＫ_B）に同期したユニセルフレーム（Ｆ_U）
が某所で生成され、セル搬送クロック（ＣＬＫ_B）と共
に、セル処理部（３１）および共通部（４）に供給され
る。

【００１７】各共通部（４）においては、ＰＬＯ（４
１）が、それぞれ入力されたセル搬送クロック（ＣＬＫ
_B）に同期した所定周波数〔例えば１５６メガヘルツ〕
のセル搬送クロック（ＣＬＫ_C）を発生し、それぞれ図
示されぬ内部装置に供給すると共に、対応する個別部
（５）にも供給する。

【００１８】また共通部（４）でも、スイッチ部（３）
からセル搬送クロック（ＣＬＫ_B）に並走して供給され
るユニセルフレーム（Ｆ_U）等を基準として某所で生成
したユニセルフレーム（Ｆ_U）を、セル搬送クロック
（ＣＬＫ_C）と共に個別部（５）に供給する。

【００１９】各個別部（５）においては、セレクタ（Ｓ
ＥＬ）（５２）が、各共通部（４₀）および（４₁）か
ら供給されるセル搬送クロック（ＣＬＫ_C）から、何れ
か一方のセル搬送クロック（ＣＬＫ_C）を選択し、それ
ぞれＰＬＯ（５３）に入力する。

【００２０】各ＰＬＯ（５３）は、それぞれ入力された
セル搬送クロック（ＣＬＫ_C）に同期した、収容回線
（９）に対応する周波数の回線クロック（ＣＬＫ_D）を
発生し、それぞれセル処理部（５１）に供給する。

【００２１】また個別部（５）でも、共通部（４）から
セル搬送クロック（ＣＬＫ_B）に並走して供給されるユ
ニセルフレーム（Ｆ_U）等を基準として某所で生成した
ユニセルフレーム（Ｆ_U）をセル処理部（３１）に供給
する。

【００２２】スイッチ部（３）内のセル処理部（３１）
は、ＰＬＯ（３４）から供給されるセル搬送クロック
（ＣＬＫ_B）、並びにスイッチ部（３）内某所からセル
搬送クロック（ＣＬＫ_B）に並走して供給されるユニセ
ルフレーム（Ｆ_U）に同期して前述の如きセル処理を実
行し、また個別部（５）内のセル処理部（５１）も、Ｐ
ＬＯ（５３）から供給される回線クロック（ＣＬ
Ｋ_D）、並びに個別部（５）内某所から回線クロック
（ＣＬＫ_D）に並走して供給されるユニセルフレーム
（Ｆ _U）に同期して前述の如きセル処理を実行し、セル
搬送クロック（ＣＬＫ_B）と回線クロック（ＣＬＫ_D）
と、並びにスイッチ部（３）内のユニセルフレーム（Ｆ
_U）および個別部（５）内のユニセルフレーム（Ｆ_U）
とは、前述の過程により同期化されている為、両セル処
理部（３１）およびセル処理部（５１）は互いに同期し
てセル処理を実行する筈である。

【００２３】但し、セル搬送クロック（ＣＬＫ_B）と回
線クロック（ＣＬＫ_D）とは、多数のＰＬＯ（４１）お
よび（５３）を経由して同期化されている為、各種クロ
ック信号（ＣＬＫ）のジッター、ワンダー、定常位相誤
差等が悪化する原因となって非同期となり、また各セル
搬送クロック（ＣＬＫ_B）、（ＣＬＫ_C）および回線ク
ロック（ＣＬＫ_D）の非同期が原因となって各構成装置
間のユニセルフレーム（Ｆ_U）の周期も異常となり、セ
ル損失、ビットエラー、或いは予期せぬハイウェイスタ
ック等の障害を引き起こしていた。

【００２４】

【発明が解決しようとする課題】以上の説明から明らか
な如く、従来あるＡＴＭ交換システム（１）において
は、スイッチ部（３）と共通部（４）との間では、高速
〔＝１８４メガヘルツ〕のセル搬送クロック（ＣＬ
Ｋ_B）とユニセルフレーム（Ｆ_U）とを転送し、また共
通部（４）と個別部（５）との間では、高速〔＝１５６
メガヘルツ〕のセル搬送クロック（ＣＬＫ_C）とユニセ
ルフレーム（Ｆ_U）とを転送し、多数のＰＬＯ（４１）
および（５３）を経由して同期化していた為、各種クロ
ック信号（ＣＬＫ）のジッター、ワンダー、定常位相誤
差等が悪化する原因となって非同期となり、また各セル
搬送クロック（ＣＬＫ_B）、（ＣＬＫ_C）および回線ク
ロック（ＣＬＫ_D）の非同期が原因となって各構成装置
間のユニセルフレーム（Ｆ_U）の周期も異常となり、セ
ル損失、ビットエラー、或いは予期せぬハイウェイスタ
ック等の障害を引き起こしていた。

【００２５】本発明は、ＡＴＭ交換システム内の構成装
置相互間のセル搬送クロック、およびユニセルフレーム
の同期を極力維持し、当該ＡＴＭ交換システム内のセル
処理の信頼性を向上することを目的とする。

【００２６】

【課題を解決するための手段】図１は本発明の原理図で
ある。図１において、１００は本発明の対象となるＡＴ
Ｍ交換システム、１１０はＡＴＭ交換システム（１０
０）を構成する複数の構成装置である。

【００２７】６００は、本発明により設けられたクロッ
ク緩衝回路である。７００は、本発明により設けられた
多フレーム位相同期発振回路である。各構成装置（１１
０）は、相互にセルを転送して処理するセル処理を実行
する。

【００２８】各構成装置（１１０）は、各セルの転送間
隔に等しい周期を有するユニセルフレームより長い周期
を有するマルチセルフレームを各構成装置（１１０）間
で授受し、該マルチセルフレームにより各構成装置（１
１０）間の同期化を維持し、前述のセル処理を実行す
る。〔以上、本発明（請求項１）関連〕なおＡＴＭ交換システム（１００）は、マルチセルフレ
ームの周期を、ユニセルフレームの周期の整数倍に設定
することにより、構成装置（１１０）間でセルを転送す
る場合に、ユニセルフレームの代わりにマルチセルフレ
ームを使用することが考慮される。〔本発明（請求項
２）関連〕また各構成装置（１１０）は、他の構成装置（１１０）
から伝達される入力マルチセルフレームを受信し、該入
力マルチセルフレームに同期し、且つ入力マルチセルフ
レームと同一周期を有する出力マルチセルフレームと、
入力マルチセルフレームに同期し、且つ入力マルチセル
フレームの周期より短い周期を有するセル搬送クロック
とを発生する多フレーム位相同期発振回路（７００）を
具備することが考慮される。〔本発明（請求項３）関
連〕更に各構成装置（１１０）は、他の構成装置（１１０）
から転送されるセルの入力部に、マルチセルフレームの
一周期内に到着するセルを格納可能なクロック緩衝回路
（６００）を設け、各構成装置（１１０）間の伝送路長
を任意に設定可能とすることが考慮される。〔本発明
（請求項４）関連〕従って、本発明（請求項１乃至３）によれば、ユニセル
フレームより長周期のマルチセルフレームを構成装置間
で転送して同期化を維持する為、各種クロック信号に擾
乱が発生しても、各構成装置間のクロックおよびフレー
ム同期が安定してセルデータの損失が防止可能となり、
更に本発明（請求項４）によれば、各構成装置間の伝送
路長を任意に設定可能となり、当該ＡＴＭ交換システム
の内のセル処理の信頼性および利便性が大幅に向上す
る。

【００２９】

【発明の実施の形態】以下、本発明の実施形態を図面に
より説明する。図２は本発明の実施形態によるＡＴＭ交
換システムを示す図であり、図３は図２におけるＭＦＰ
ＬＯを例示する図であり、図４は図２におけるクロック
緩衝回路を例示する図であり、図５は図２におけるマル
チセルフレームを例示する図であり、図６はマルチセル
フレームの同期特性を例示する図である。なお、全図を
通じて同一符号は同一対象物を示す。

【００３０】図２においては、図１におけるＡＴＭ交換
システム（１００）としてＡＴＭ交換システム（１）が
示され、また図１における構成装置（１１０）として、
スイッチ部（３_A）および個別部（５_A）が示され、ま
た図１におけるクロック緩衝回路（６００）としてクロ
ック緩衝回路（ＣＥＢ）（６）がセル処理部（３１）お
よびセル処理部（５１）に付設され、また図１における
多フレーム位相同期発振回路（７００）として多フレー
ム位相同期発振回路（ＭＦＰＬＯ）（７）〔以後単にＭ
ＦＰＬＯ（７）と称する〕がスイッチ部（３_A）および
個別部（５_A）内に設けられている。

【００３１】各ＭＦＰＬＯ（７）は、図３に示される如
く、入力マルチセルフレーム（Ｆ_MI）を入力されると、
入力マルチセルフレーム（Ｆ_MI）に同期し、入力マルチ
セルフレーム（Ｆ_MI）と同一周波数を有する出力マルチ
セルフレーム（Ｆ_MO）と、入力マルチセルフレーム（Ｆ
_MI）に同期し、入力マルチセルフレーム（Ｆ_MI）より短
い周期を有するセル搬送クロック（ＣＬＫ_B）とを出力
する。

【００３２】なおマルチセルフレーム（Ｆ_M）と、セル
データ（ＣＤ）、セル搬送クロック（ＣＬＫ_B）および
ユニセルフレーム（Ｆ_U）との関係は、図５に示され
る。図５において、セルデータ（ＣＤ）をｎ語長〔１語
＝１６ビット〕とすると、ユニセルフレーム（Ｆ_U）の
ユニセルフレーム周期（ｔ_U）は、クロック信号（ｃｌ
ｋ）のセル搬送クロック周期（ｔ_B）のｎ倍〔ｔ_U＝ｎ
ｔ_B〕となる。

【００３３】またマルチセルフレーム（Ｆ_M）のマルチ
セルフレーム周期（ｔ_M）は、ユニセルフレーム周期
（ｔ_U）のｍ倍〔ｔ_M＝ｍｔ_U〕と設定する。また入力
マルチセルフレーム（Ｆ_MI）と出力マルチセルフレーム
（Ｆ_MO）との同期特性は、図６に示される。

【００３４】図６において、入力マルチセルフレーム
（Ｆ_MI）と出力マルチセルフレーム（Ｆ_MO）との位相遅
延をｘｔ_Bとし、出力マルチセルフレーム（Ｆ_MO）の位
相遅延変動を±ｙｔ_Bとする。

【００３５】一例として、ｎ＝３２、ｘ＝０、ｙｔ_B＝
１７５ｎｓとし、セル搬送クロック（ＣＬＫ_B）を１８
４メガヘルツとすると、マルチセルフレーム（Ｆ_M）を
３６０キロヘルツ〔ｍ＝１６〕に設定する。

【００３６】また各クロック緩衝回路（ＣＥＢ）（６）
は、図４に示される如く、エラスティックバッファ（Ｅ
Ｂ）（６１）、書込制御回路（ＷＣ）（６２）、読出制
御回路（ＲＣ）（６３）およびＭＦＰＬＯ（７）から構
成される。

【００３７】図４において、図示されぬ他の構成装置か
ら、入力セルデータ（ＣＤ_I）、入力マルチセルフレー
ム（Ｆ_MI）およびセル搬送クロック（ＣＬＫ_B）が、ク
ロック緩衝回路（ＣＥＢ）（６）に入力されると、書込
制御回路（ＷＣ）（６２）は、他の構成装置から入力さ
れた入力マルチセルフレーム（Ｆ_MI）およびセル搬送ク
ロック（ＣＬＫ_B）により、入力マルチセルフレーム
（Ｆ_MI）に所定の位相差を有するマルチセルフレーム
（Ｆ_M）を生成し、エラスティックバッファ（ＥＢ）
（６１）に入力する。

【００３８】エラスティックバッファ（ＥＢ）（６１）
は、他の構成装置から入力された入力セルデータ（ＣＤ
_I）を、書込制御回路（ＷＣ）（６２）から入力される
マルチセルフレーム（Ｆ_M）に同期して格納する。

【００３９】なおエラスティックバッファ（ＥＢ）（６
１）には、一マルチセルフレーム（Ｆ_M）間に到着する
セルデータ（ＣＤ）を格納可能な記憶容量を有してい
る。一方、ＭＦＰＬＯ（７）は、図３に示される如く、
入力マルチセルフレーム（Ｆ_MI）に同期し、入力マルチ
セルフレーム（Ｆ_MI）と同一周波数を有する出力マルチ
セルフレーム（Ｆ_MO）と、入力マルチセルフレーム（Ｆ
_MI）に同期し、他の構成装置から入力された入力マルチ
セルフレーム（Ｆ_MI）より短い周期、実際には他の構成
装置から入力されたセル搬送クロック（ＣＬＫ_B）と同
一の周期を有するセル搬送クロック（ＣＬＫ_B）とを出
力し、読出制御回路（ＲＣ）（６３）に入力する。

【００４０】読出制御回路（ＲＣ）（６３）は、ＭＦＰ
ＬＯ（７）から入力された出力マルチセルフレーム（Ｆ
_MO）およびセル搬送クロック（ＣＬＫ_B）により、出力
マルチセルフレーム（Ｆ_MO）に所定の位相差を有するマ
ルチセルフレーム（Ｆ_M）を生成し、エラスティックバ
ッファ（ＥＢ）（６１）に入力する。

【００４１】エラスティックバッファ（ＥＢ）（６１）
は、他の構成装置から入力され、格納済の入力セルデー
タ（ＣＤ_I）を、読出制御回路（ＲＣ）（６３）から入
力されるマルチセルフレーム（Ｆ_M）に同期して抽出
し、図示されぬセル処理部に出力する。

【００４２】以上により、他の構成装置から入力マルチ
セルフレーム（Ｆ_MI）に同期して入力されたセルデータ
（ＣＤ）が、ＭＦＰＬＯ（７）で生成された出力マルチ
セルフレーム（Ｆ_MO）に同期して出力されることとな
る。

【００４３】次に、ＡＴＭ交換システム（１）における
クロック信号およびフレーム信号の転送経路を、図２を
用いて説明する。図２において、各同期装置（２）は、
図７におけると同様に、図示されぬ外部装置から供給さ
れる網同期の基準となる、所定周波数〔例えば４メガヘ
ルツ〕のクロック信号（ｃｌｋ）を、内蔵するＰＬＯ
（２１）により受信し、該クロック信号（ｃｌｋ）に同
期し、クロック信号（ｃｌｋ）に同期した所定周波数
〔例えは４メガヘルツ〕を有するシステム基準クロック
（ＣＬＫ_A）を発生し、各スイッチ部（３₀）および
（３₁）に供給する。

【００４４】各スイッチ部（３）においては、セレクタ
（ＳＥＬ）（３２）が、図７におけると同様に、各同期
装置（２₀）および（２₁）から供給されるシステム基
準クロック（ＣＬＫ_A）から、何れか一方のシステム基
準クロック（ＣＬＫ_A）を選択し、それぞれクロック抽
出回路（ＭＦＧ）（３５）に入力する。

【００４５】各クロック抽出回路（ＭＦＧ）（３５）
は、それぞれ入力されたシステム基準クロック（ＣＬＫ
_A）に同期したマルチセルフレーム（Ｆ_M）を発生し、
それぞれＭＦＰＬＯ（７）に入力する。

【００４６】各ＭＦＰＬＯ（７）は、図３に示される如
く、クロック抽出回路（ＭＦＧ）（３５）から入力され
たマルチセルフレーム（Ｆ_M）に同期し、入力マルチセ
ルフレーム（Ｆ_MI）と同一周波数を有する出力マルチセ
ルフレーム（Ｆ_MO）と、入力マルチセルフレーム
（Ｆ_MI）に同期し、入力マルチセルフレーム（Ｆ_MI）よ
り短い周期〔実際には１８４メガヘルツ〕を有するセル
搬送クロック（ＣＬＫ_B）とを出力し、それぞれセル処
理部（３１）に供給すると共に、各共通部（４_A）にも
供給する。

【００４７】各共通部（４_A）は、スイッチ部（３_A）
から供給されたセル搬送クロック（ＣＬＫ_B）を、それ
ぞれ図示されぬ内部装置に供給し、またスイッチ部（３
_A）から供給されたマルチセルフレーム（Ｆ_M）は、対
応する個別部（５）に供給する。

【００４８】各個別部（５_A）においては、セレクタ
（ＳＥＬ）（５２）が、各共通部（４ _A0）および
（４_A1）から供給されるマルチセルフレーム（Ｆ_M）か
ら、何れか一方のマルチセルフレーム（Ｆ_M）を選択
し、それぞれＭＦＰＬＯ（７）に入力する。

【００４９】各ＭＦＰＬＯ（７）は、図３に示される如
く、セレクタ（ＳＥＬ）（５２）から入力されたマルチ
セルフレーム（Ｆ_M）に同期し、入力マルチセルフレー
ム（Ｆ_MI）と同一周波数を有する出力マルチセルフレー
ム（Ｆ_MO）と、入力マルチセルフレーム（Ｆ_MI）に同期
し、入力マルチセルフレーム（Ｆ_MI）より短い周期〔実
際には収容回線（９）に対応する周波数〕の回線クロッ
ク（ＣＬＫ_D）を発生し、それぞれセル処理部（５１）
に供給する。

【００５０】スイッチ部（３_A）内のセル処理部（３
１）は、ＭＦＰＬＯ（７）から供給されるセル搬送クロ
ック（ＣＬＫ_B）と、ＭＦＰＬＯ（７）から供給される
マルチセルフレーム（Ｆ_M）から生成したユニセルフレ
ーム（Ｆ_U）とに同期して、前述の如きセル処理を実行
し、また個別部（５）内のセル処理部（５１）も、ＰＬ
Ｏ（５３）から供給される回線クロック（ＣＬＫ_D）
と、ＭＦＰＬＯ（７）から供給されるマルチセルフレー
ム（Ｆ_M）から生成したユニセルフレーム（Ｆ_U）とに
同期して前述の如きセル処理を実行し、セル搬送クロッ
ク（ＣＬＫ_B）と回線クロック（ＣＬＫ_D）とは前述の
過程によりマルチセルフレーム（Ｆ_M）に同期している
為、両セル処理部（３１）およびセル処理部（５１）は
互いに同期して動作することとなる。

【００５１】更にセル処理部（３１）および（５１）に
は、それぞれセルデータ（ＣＤ）の入力部にクロック緩
衝回路（ＣＥＢ）（６）が設けられているので、スイッ
チ部（３_A）と個別部（５_A）とを接続する伝送路〔例
えば光ファイバケーブル〕の長さに偏差が生じても、伝
送遅延の変動は、クロック緩衝回路（ＣＥＢ）（６）に
より吸収されることとなり、誤動作が発生することは防
止される。

【００５２】以上の説明から明らかな如く、本発明の実
施形態によれば、スイッチ部（３_A）から個別部
（５_A）へは、セル搬送クロック（ＣＬＫ_B）およびユ
ニセルフレーム（Ｆ_U）に比して長周期のマルチセルフ
レーム（Ｆ_M）が転送され、個別部（５_A）内のＭＦＰ
ＬＯ（７）により、入力マルチセルフレーム（Ｆ_MI）に
同期したマルチセルフレーム（Ｆ_M）と所要の回線クロ
ック（ＣＬＫ_D）とが生成される為、セル搬送クロック
（ＣＬＫ_B）をＰＬＯ（５３））に入力して回線クロッ
ク（ＣＬＫ_D）を生成する従来あるＡＴＭ交換システム
（１）に比し、各種クロック信号（ＣＬＫ）に発生する
各種擾乱に起因する同期不良の発生する確率が飛躍的に
減少し、また各セル処理部（３１）および（５１）にお
けるセルデータ（ＣＤ）の入力部にそれぞれクロック緩
衝回路（ＣＥＢ）（６）を設けることにより、スイッチ
部（３_A）および個別部（５_A）間の伝送路長の偏差に
よる伝送遅延に変動はクロック緩衝回路（ＣＥＢ）
（６）によりき吸収されることとなる。

【００５３】なお、図２乃至図６はあく迄本発明の一実
施形態に過ぎず、例えばセルデータ（ＣＤ）、セル搬送
クロック（ＣＬＫ_B）、ユニセルフレーム（Ｆ_U）およ
びマルチセルフレーム（Ｆ_M）の値は例示されるものに
限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。また本
発明の対象となるＡＴＭ交換システム（１００）の構成
は図示されるＡＴＭ交換システム（１）に限定されるこ
とは無く、他に幾多の変形が考慮されるが、何れの場合
にも本発明の効果は変わらない。

【００５４】

【発明の効果】以上、本発明（請求項１乃至３）によれ
ば、ユニセルフレームより長周期のマルチセルフレーム
を構成装置間で転送して同期化を維持する為、各種クロ
ック信号に擾乱が発生しても、各構成装置間のクロック
およびフレーム同期が安定してセルデータの損失が防止
可能となり、更に本発明（請求項４）によれば、各構成
装置間の伝送路長を任意に設定可能となり、当該ＡＴＭ
交換システムの内のセル処理の信頼性および利便性が大
幅に向上する。

【図面の簡単な説明】

【図１】本発明の原理図

【図２】本発明の実施形態によるＡＴＭ交換システム

【図３】図２におけるＭＦＰＬＯ

【図４】図２におけるクロック緩衝回路

【図５】図２におけるマルチセルフレーム

【図６】マルチセルフレームの同期特性

【図７】従来あるＡＴＭ交換システム

【符号の説明】

１、１００ＡＴＭ交換システム２同期装置３、３_A スイッチ部４、４_A 共通部５、５_A 個別部６、６００クロック緩衝回路（ＣＥＢ）７、７００多フレーム位相同期発振回路（ＭＦＰＬ
Ｏ）９回線２１、３３、３４、４１、５３位相同期発振回路（Ｐ
ＬＯ）３１、５１セル処理部３２、５２セレクタ（ＳＥＬ）３５クロック抽出回路（ＭＦＧ）６１エラスティックバッファ（ＥＢ）６２書込制御回路（ＷＣ）６３読出制御回路（ＲＣ）１１０構成装置

フロントページの続き (72)発明者瓜生士郎神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者古越正信神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内

Claims

【特許請求の範囲】

【請求項１】相互にセルを転送して処理するセル処理
を実行する複数の構成装置から構成されるＡＴＭ交換シ
ステムにおいて、前記各構成装置は、各セルの転送間隔に等しい周期を有
するユニセルフレームより長い周期を有するマルチセル
フレームを前記各構成装置間で授受し、該マルチセルフ
レームにより前記各構成装置間の同期化を維持し、前記
セル処理を実行することを特徴とするＡＴＭ交換システ
ムの同期方式。
【請求項２】前記ＡＴＭ交換システムは、前記マルチ
セルフレームの周期を、前記ユニセルフレームの周期の
整数倍に設定することにより、前記構成装置間でセルを
転送する場合に、前記ユニセルフレームの代わりに前記
マルチセルフレームを使用することを特徴とする請求項
１記載のＡＴＭ交換システムの同期方式。
【請求項３】前記各構成装置は、他の前記構成装置か
ら伝達される入力マルチセルフレームを受信し、該入力
マルチセルフレームに同期し、且つ前記入力マルチセル
フレームと同一周期を有する出力マルチセルフレーム
と、前記入力マルチセルフレームに同期し、且つ前記入
力マルチセルフレームの周期より短い周期を有するセル
搬送クロックとを発生する多フレーム位相同期発振回路
を具備することを特徴とする請求項１記載のＡＴＭ交換
システムの同期方式。
【請求項４】前記各構成装置は、他の前記構成装置か
ら転送されるセルの入力部に、前記マルチセルフレーム
の一周期内に到着するセルを格納可能なクロック緩衝回
路を設け、前記各構成装置間の伝送路長を任意に設定可
能とすることを特徴とする請求項１記載のＡＴＭ交換シ
ステムの同期方式。