CN1573642A - 在收到控制信号后可编程时钟管理部件的重新配置 - Google Patents

在收到控制信号后可编程时钟管理部件的重新配置 Download PDF

Info

Publication number
CN1573642A
CN1573642A CNA2004100476669A CN200410047666A CN1573642A CN 1573642 A CN1573642 A CN 1573642A CN A2004100476669 A CNA2004100476669 A CN A2004100476669A CN 200410047666 A CN200410047666 A CN 200410047666A CN 1573642 A CN1573642 A CN 1573642A
Authority
CN
China
Prior art keywords
frequency signal
signal
clock management
parts
transceiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100476669A
Other languages
English (en)
Inventor
查尔斯·加尔文·拜尔斯
理查德·H·格利斯查尔
托德·卡费博
安德鲁·F·斯科特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of CN1573642A publication Critical patent/CN1573642A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H9/00—Buildings, groups of buildings or shelters adapted to withstand or provide protection against abnormal external influences, e.g. war-like action, earthquake or extreme climate
    • E04H9/14—Buildings, groups of buildings or shelters adapted to withstand or provide protection against abnormal external influences, e.g. war-like action, earthquake or extreme climate against other dangerous influences, e.g. tornadoes, floods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1604—Error detection or correction of the data by redundancy in hardware where the fault affects the clock signals of a processing unit and the redundancy is at or within the level of clock signal generation hardware

Abstract

在一个例子中，一个设备的一个或者多个可编程时钟管理部件连接到底板。所述一个或者多个可编程时钟管理部件包括可重新配置时钟管理部件。在收到一个或者多个控制信号后，可重新配置时钟管理部件进行重新配置以便能够处理一个或者多个频率信号。

Description

在收到控制信号后 可编程时钟管理部件的重新配置
技术领域
本发明一般地涉及基于计算机的系统，更具体地说，本发明涉及时钟同步。
背景技术
基于底板的计算机系统包括一个或者多个插在底板的一个或者多个插口内的电路板。在一个例子中，计算机系统包括电信系统服务器。底板可通信地连接各电路板。电路板包括一个或者多个时钟。在一个例子中，各时钟在被同步时可更有效运行。例如，通过底板上的信号通路，频率信号从电路板之一传送到一个或者多个其他电路板。电路板利用该频率信号使各时钟保持时钟同步。如果各电路板不能保持时钟同步，则可能产生通信错误。
时钟信号要求具有冗余度，以提高故障容限。例如，如果单个时钟信号源或分配信号失效，则系统的剩余部分必须继续利用冗余时钟信号源和分配信号运行。在一个例子中，时钟信号源简单。作为一种缺陷，时钟信号源中的一个故障可能使整个系统无效。
在一个例子中，第一电路板包括时钟信号源。时钟信号源产生频率信号。在一个例子中，时钟信号源包括以太网连接、T1连接或精确振荡器。第一电路板将频率信号送到底板的信号通路上。频率信号包括底板的信号通路上的固定信号。例如，信号通路始终承载时钟信号源输出的频率信号以使其他电路板的时钟信号同步。作为一种缺陷，信号通路始终承载同一个时钟信号源输出的频率信号。
在一个例子中，时钟信号源连接到处理器部件。处理器部件修改时钟信号源输出的频率信号。例如，在电路板将频率信号送到底板的信号通路之前，处理器部件利用一个比例因子缩放该频率信号。在一个例子中，时钟信号源被硬布线连接到处理器部件。作为一种缺陷，时钟信号源始终将频率信号送到同一个处理器部件。
因此，需要提高处理多个时钟信号源之任一输出的频率信号的能力。还需要提高处理多个处理器部件的能力。
发明内容
在一个实施例中，本发明包括一种设备。该设备包括一个或者多个与底板相连的可编程时钟管理部件。所述一个或者多个可编程时钟管理部件包括可重新配置时钟管理部件。在收到一个或者多个控制信号后，可重新配置时钟管理部件被重新配置以便能够处理一个或者多个频率信号。
在另一个实施例中，本发明包括一种方法。在收到一个或者多个控制信号后，重新配置一个或者多个可编程时钟管理部件，以使所述一个或者多个可编程时钟管理部件能处理一个或者多个频率信号。通过底板，将一个或者多个频率信号送到一个或者多个信号接收器。使所述一个或者多个信号接收器的一个或者多个时钟与所述一个或者多个频率信号中的一个或者多个频率信号同步。
本发明的又一个实施例包括一种产品。该产品包括一种或者多种计算机可读信号承载媒体。该产品包括位于一种或者多种媒体上的装置，在收到一个或者多个控制信号后，该装置重新配置一个或者多个可编程时钟管理部件，以使所述一个或者多个可编程时钟管理部件能处理一个或者多个频率信号。该产品包括位于一种或者多种媒体上、用于通过底板将一个或者多个频率信号送到一个或者多个信号接收器的装置。该产品包括位于一种或者多种媒体上、用于使所述一个或者多个信号接收器的一个或者多个时钟与所述一个或者多个频率信号中的一个或者多个频率信号同步的装置。
附图说明
根据说明、权利要求以及附图，本发明的典型实现的特征将变得更加明显，附图包括：
图1是包括一个或者多个底板、一个或者多个电路板以及一个或者多个信号源和/或信号接收器例如一个或者多个外部传输设备的设备的典型实现的图示。
图2是包括一个或者多个控制部件、一个或者多个信号通路、一个或者多个收发信机、一个或者多个转接部件以及一个或者多个处理器部件的设备的典型实现的图示。
具体实施方式
参考图1，在一个例子中，设备100包括诸如计算机软件部件和/或硬件部件的一组部件。在设备100内，可以将多个这样的部件组合在一起，或者将它们分离。本技术领域内的熟练技术人员明白，设备100的典型部件采用和/或包括一组和/或一系列以多个编程语言之任一编写或实现的计算机指令。
在一个例子中，设备100包括一个或者多个底板102、一个或者多个电路板104、106、108，以及一个或者多个信号源和/或信号接收器，例如一个或者多个外部传输设备110。
在一个例子中，底板102包括一个或者多个信号通路114、116、118、120、122和124以及一个或者多个插口。该底板包括电路板104、106以及108之间的接口。例如，信号通路114、116、118、120、122以及124可通信地将底板102与电路板104、106以及108连接在一起。电路板104、106以及108插入底板102的插口中。在一个例子中，底板102包括用于高级电信计算体系结构(“ACTA”或PICMG 3.0)的机架级总线拓扑结构。
一个或者多个信号通路114、116和118包括第一组频率信号，而一个或者多个信号通路120、122和124包括第二组频率信号。在一个例子中，第一组频率信号与第二组频率信号不同。在另一个例子中，第一组频率信号与第二组频率信号基本相似。在又一个例子中，第一组频率信号和第二组频率信号包括同一组频率信号的拷贝。在一个例子中，信号通路114、116、118、120、122和124承载一个或者多个差分频率信号。例如，信号通路114的差分频率信号包括信号通路114的两个差分信号通路之间的压差。压差包括时钟信号的差分链接。
在一个例子中，电路板104、106和108包括可编程时钟管理部件126、信号源128、信号接收器130以及设备接口132中一个或多个。在一个例子中，电路板104、106和108包括在此描述的可记录数据存储媒体134。一个或者多个信号通路114、116、118、120、122和124承载用于使信号源128、信号接收器130以及设备接口132中一个或多个同步的信号。例如，信号通路114、116、118、120、122和124承载一个或者多个频率信号。在一个例子中，信号通路114上的频率信号包括时钟频率。例如，一个或者多个电路板104、106和108利用时钟频率使信号接收器130和设备接口132与信号源128和外部传输设备110中一个或多个同步。一个或者多个电路板104、106和108从一个或者多个信号通路114、116、118、120、122和124接收一个或者多个频率信号。
在一个例子中，外部传输设备110将一个或者多个频率信号发送到电路板104的设备接口132。通过底板102上的一个或者多个信号通路114、116、118、120、122和124，电路板104将所述一个或者多个频率信号发送到一个或者多个电路板104、106和108。在另一个例子中，通过底板102上的一个或者多个信号通路114、116、118、120、122和124，电路板106将信号源128输出的一个或者多个频率信号发送到一个或者多个电路板104、106和108。例如，一个或者多个电路板104、106和/或108通过一个或者多个信号通路114、116、118、120、122和124从底板102接收所述一个或者多个频率信号。在一个例子中，如果电路板104接收一个或者多个频率信号，则电路板104可以将频率信号发送到外部传输设备110。例如，一个或者多个频率信号使传输设备110与信号源128同步。
在一个例子中，电路板104包括一个或者多个可编程时钟管理部件126、一个或者多个信号接收器130以及一个或者多个设备接口132。在一个例子中，电路板106包括一个或者多个可编程时钟管理部件126、一个或者多个信号源128以及一个或者多个信号接收器130。在一个例子中，电路板108包括一个或者多个可编程时钟管理部件126以及一个或者多个信号接收器130。
可编程时钟管理部件126使一个或者多个频率信号在底板102、信号源128、信号接收器130以及设备接口132之间传送。例如，可编程时钟管理部件126用于使信号源128、信号接收器130以及设备接口132中一个或多个与一个或者多个频率信号同步。可编程时钟管理部件126修改并/或者在底板102、信号源128、信号接收器130以及/或者设备接口132之间传送一个或者多个频率信号。
在一个例子中，设备接口132将一个或者多个频率信号发送到电路板104的可编程时钟管理部件126。通过底板102上的一个或者多个信号通路114、116、118、120、122和124，电路板104的可编程时钟管理部件126将一个或者多个频率信号发送到一个或者多个电路板104、106和108的可编程时钟管理部件126。一个或者多个电路板104、106和108的可编程时钟管理部件126将一个或者多个频率信号发送到一个或者多个电路板104、106和108的一个或者多个信号接收器130。
在另一个例子中，信号源128将一个或者多个频率信号发送到电路板106的可编程时钟管理部件126。通过底板102上的一个或者多个信号通路114、116、118、120、122和124，电路板106的可编程时钟管理部件126将一个或者多个频率信号发送到一个或者多个电路板104、106和108的可编程时钟管理部件126。一个或者多个电路板104、106和108的可编程时钟管理部件126将一个或者多个频率信号发送到一个或者多个电路板104、106和108的一个或者多个信号接收器130。
参考图1和2，可编程时钟管理部件126包括一个或者多个控制部件202、一个或者多个信号通路208、210、212、214、一个或者多个收发信机206、一个或者多个转接部件216以及一个或者多个处理器部件218。在一个例子中，通过一个或者多个基准输入端220，信号源128和设备接口132将一个或者多个频率信号发送到可编程时钟管理部件。通过一个或者多个基准输出端222，可编程时钟管理部件126将一个或者多个频率信号发送到信号接收器130和设备接口132。通过一个或者多个跨接输入端224和一个或者多个跨接输出端226，频率信号在可编程时钟管理部件126的第一时钟部件与可编程时钟管理部件126的第二冗余时钟部件之间传送。在一个例子中，一个或者多个计算机终端利用一个或者多个控制信号204控制控制部件202。例如，一个或者多个控制信号204可以重新配置可编程时钟管理部件126。
控制部件202利用一个或者多个命令控制收发信机206、转接部件216以及/或处理器部件218中一个或多个。例如，控制部件202利用软件、可编程逻辑和/或位寄存器控制收发信机206、转接部件216和/或处理器部件218的动作。
在一个例子中，可编程时钟管理部件126的同步基础结构包括可重新配置时钟管理部件。在发生故障，增加新能力，或者改变传输设备的速率时，重新配置可编程时钟管理部件126可以促进可编程时钟管理部件126继续有效。例如，计算机终端利用控制信号204重新编程可编程时钟管理部件126的控制部件202。在一个例子中，信号通路114、116和118出故障，可编程时钟管理部件126的可重新配置性可以使系统从故障恢复。在另一个例子中，设备接口132支持包括1.544MHz T1标准的传输设备速率。如果改变传输设备速率以支持622.08MHz OC-12标准，则处理器部件218利用来自控制部件202的命令改变分频因子。例如，可编程时钟管理部件126可以接受新频率，而无需进行硬件修改。在又一个例子中，当信号接收器130所需的频率根据更快速的半导体技术变化时，可编程时钟管理部件126的可重新配置性可以支持更快速的半导体。
一个或者多个信号通路208、210、212和214承载送到和/或来自底板102的信号通路114、116、118、120、122和124的一个或者多个频率信号。例如，一个或者多个信号通路208、210、212和214承载送到和/或来自一个或者多个信号源128、一个或者多个信号接收器130以及一个或者多个设备接口132的一个或者多个频率信号。在一个例子中，信号通路214包括信号通路208、210或212之一的复制品。例如，所存在的信号通路214用于故障容限。在一个例子中，一个或者多个信号通路114、116、118与一个或者多个信号通路208、210和212承载同样的频率信号。在另一个例子中，一个或者多个信号通路120、122和124与一个或者多个信号通路208、210和212承载同样的频率信号。在一个例子中，信号通路208、210、212和214承载一个或者多个差分频率信号。例如，信号通路208的差分频率信号包括信号通路208的两个差分信号通路之间的压差。该压差包括时钟信号的差分链接。
通过一个或者多个信号通路208、210、212和214，收发信机206使一个或者多个频率信号在底板102与转接部件216之间传送。在一个例子中，如果收发信机206从底板接收频率信号，则收发信机206执行差分到单端变换。在另一个例子中，如果收发信机206将频率信号送到底板，则收发信机206执行单端到差分变换。在一个例子中，收发信机206将信号通路208、210、212和214的频率信号所需的一个或者多个电压电平和阻抗转换为转接部件216所需的一个或者多个电压电平和阻抗。
控制部件202发送用于控制收发信机206的命令。收发信机206利用该命令以使其能够通过一个或者多个信号通路208、210、212和214发送和/或接收频率信号。在一个例子中，收发信机206接收转接部件216输出的第一频率信号。然后，通过信号通路208，收发信机206可以将第一频率信号发送到底板102。在一个例子中，通过信号通路210，收发信机206从底板102接收第二频率信号。此后，收发信机可以将第二频率信号发送到转接部件216。
转接部件216在信号源128、信号接收器130、设备接口132、处理器部件218以及收发信机206之间按路由传送一个或者多个频率信号。例如，转接部件216包括用于按路由传送信号的选通交叉点转接阵列。控制部件202发送用于控制转接部件216的命令。转接部件216利用该命令使一个或者多个频率信号按路由传送到一个或者多个信号目的地。例如，信号目的地包括：底板102、信号接收器130、设备接口132、收发信机206、处理器218、基准输出端222以及/或跨接输出端226。
在第一个例子中，转接部件216从基准输入端220接收第一频率信号，并使该第一频率信号按路由传送到信号通路208。在第二个例子中，转接部件216从基准输入端220接收第二频率信号，并使该第二频率信号按路由传送到信号通路208和210。在第三个例子中，转接部件216从信号通路208接收频率信号，并使该频率信号按路由传送到一个或者多个基准输出端222。
在一个例子中，处理器部件218修改一个或者多个频率信号。例如，处理器部件218包括采用软件逻辑的位寄存器。在一个例子中，处理器部件218包括锁相环(“PLL”)、延迟锁定环(“DLL”)和/或抖动控制器件。例如，通过进行乘、除、降低抖动和/或移相，处理器部件218可以修改一个或者多个频率信号。控制部件202发送用于控制处理器部件218的命令。处理器部件218利用该命令修改一个或者多个频率信号。例如，处理器部件218从转接部件216接收一个或者多个频率信号。处理器部件218修改所述一个或者多个频率信号，然后，在修改之后，将所述一个或者多个频率信号送回到转接部件216。在一个例子中，一个或者多个处理器部件218使可编程时钟管理部件126可同时处理许多频率信号。
基准输入端220使一个或者多个频率信号在转接部件216、信号源128和/或设备接口132之间传送。在一个例子中，基准输入端220从信号源128接收一个或者多个频率信号。在另一个例子中，基准输入端220从设备接口132接收一个或者多个频率信号。基准输入端220将所述一个或者多个频率信号送到转接部件216。
基准输出端222使一个或者多个频率信号在转接部件216、信号接收器130和/或设备接口132之间传送。例如，基准输出端222从转接部件216接收一个或者多个频率信号。在一个例子中，基准输出端222发送一个或者多个频率信号以设置信号接收器130的一个或者多个时钟。在另一个例子中，基准输出端222发送一个或者多个频率信号以设置设备接口132的一个或者多个时钟。
跨接输出端226使一个或者多个频率信号在可编程时钟管理部件126的第一可编程时钟管理部件的转接部件216与可编程时钟管理部件126的第二可编程时钟管理部件的跨接输入端224之间传送。例如，第一可编程时钟管理部件和第二可编程时钟管理部件位于电路板104上。在一个例子中，第一可编程时钟管理部件将频率信号发送到第二可编程时钟管理部件。
第一可编程时钟管理部件和第二可编程时钟管理部件包括故障容限策略。例如，在第一可编程时钟管理部件发生故障时，第二可编程时钟管理部件126将执行第一可编程时钟管理部件的任务，并使一个或者多个频率信号在底板102、信号源128、信号接收器130和/或设备接口132之间传送。第一可编程时钟管理部件126和第二可编程时钟管理部件126可以有利地保证可编程时钟管理部件之一发生故障不使整个系统出故障。例如，信号通路114、116和118以及信号通路120、122和124不会同时失效。
信号源128与可编程时钟管理部件126的基准输入端220通信。在一个例子中，一个或者多个电路板104、106和108的信号源128发送一个或者多个用于使一个或者多个电路板104、106和108的信号源128、信号接收器130和/或设备接口132的时钟同步的频率信号。例如，信号源128将频率信号发送到可编程时钟管理部件126的基准输入端220。在一个例子中，信号源128包括振荡器、原子频率基准以及时钟恢复单元中一个或多个。
信号接收器130与可编程时钟管理部件126的基准输出端222通信。在一个例子中，一个或者多个电路板104、106和108的信号接收器130接收一个或者多个用于使一个或者多个电路板104、106和108的信号源128、信号接收器130和/或设备接口132同步的频率信号。例如，信号接收器130从可编程时钟管理部件126的基准输出端222接收频率信号。在一个例子中，信号接收器130包括网络处理器、中央处理单元(“CPU”)、现场可编程门阵列(“FPGA”)以及数字信号处理器(“DSP”)中一个或多个。
设备接口132与可编程时钟管理部件126的外部传输设备110通信。在一个例子中，设备接口132利用一个或者多个频率信号使一个或者多个电路板104、106和108的外部传输设备110、设备接口132、信号源128以及信号接收器130同步。在一个例子中，设备接口132对外部传输设备110执行时钟恢复操作。例如，外部传输设备110将一个或者多个传输信号发送到设备接口132。设备接口132将一个或者多个频率信号发送到可编程时钟管理部件126的基准输入端220。在另一个例子中，可编程时钟管理部件126的基准输出端222将一个或者多个频率信号发送到设备接口132。设备接口132利用一个或者多个频率信号获得用于外部传输设备110的传输信号的正确定时。例如，外部传输设备110利用传输信号使一个或者多个时钟同步。
外部传输设备110与设备接口132通信。外部传输设备110利用一个或者多个频率信号使一个或者多个电路板104、106和108的外部传输设备110、设备接口132、信号源128以及信号接收器130同步。在一个例子中，外部传输设备110将一个或者多个基准频率信号送到设备接口132。在另一个例子中，外部传输设备110从设备接口132接收一个或者多个频率信号。
在一个例子中，外部传输设备110包括一个或者多个时钟信号源。在另一个例子中，外部传输设备110包括一个或者多个时钟信号接收器。在又一个例子中，外部传输设备110包括一个或者多个时钟信号源和一个或者多个时钟信号接收器。在一个例子中，外部传输设备110包括诸如DS3、T1数字通信系统、同步光纤网(“SONET”)和/或全球定位系统(“GPS”)信号的数字数据传送设备。
为了说明问题，现在将说明性描述设备100的典型运行过程。外部传输设备110将一个或者多个频率信号发送到电路板104。所述一个或者多个频率信号使一个或者多个电路板104、106和108的设备接口132和信号接收器130中一个或多个与外部传输设备110同步。在一个例子中，外部传输设备110将一个或者多个频率信号发送到电路板104的设备接口132。例如，设备接口132将所述一个或者多个频率信号发送到电路板104的一个或者多个可编程时钟管理部件126。
在一个例子中，设备接口132执行从传输设备110的时钟恢复操作。例如，传输设备110将一个或者多个基准频率发送到设备接口132。设备接口132将第一频率信号和第二频率信号发送到电路板104的可编程时钟管理部件126中的第一可编程时钟管理部件126。例如，设备接口132将第一频率信号和第二频率信号发送到一个或者多个基准输入端220。一个或者多个基准输入端220将第一频率信号和第二频率信号送到转接部件216。
计算机终端将一个或者多个控制信号204发送到一个或者多个控制部件202。在一个例子中，控制部件202将一个或者多个命令发送到转接部件216，以通过转接部件216按路由传送第一频率信号。例如，转接部件216将第一频率信号发送到一个或者多个处理器部件218。控制部件202发送一个或者多个用于控制一个或者多个处理器部件218的命令。例如，转接部件216将第一频率信号送到处理器部件218中的第一处理器部件218。在一个例子中，第一处理器部件218使第一频率信号乘以一个数。转接部件216将第一频率信号送到处理器部件218中的第二处理器部件218。在一个例子中，第二处理器部件218使第一频率信号除以一个数。
在又一个例子中，控制部件202发送一个或者多个用于通过转接部件216按路由传送第二频率信号的命令。例如，转接部件216将第二频率信号送到一个或者多个处理器部件218。控制部件202发送一个或者多个用于控制一个或者多个处理器部件218的命令。例如，转接部件216将第二频率信号送到处理器部件218中的第三处理器部件218。在一个例子中，第三处理器部件218降低第二频率信号的抖动。
在一个例子中，一个或者多个处理器部件218将一个或者多个频率信号送到转接部件216。例如，一个或者多个频率信号是原始频率信号的改型。控制部件202发送一个或者多个用于通过转接部件216按路由传送一个或者多个频率信号的命令。例如，转接部件使一个或者多个频率信号按路由传送到一个或者多个跨接输出端226。跨接输出端226将一个或者多个频率信号发送到电路板104的可编程时钟管理部件126的第二可编程时钟管理部件的一个或者多个跨接输入端224。第一可编程时钟管理部件126和第二可编程时钟管理部件126的转接部件216将所述一个或者多个频率信号中的一个或者多个频率信号发送到一个或者多个收发信机206。控制部件202发送一个或者多个用于使一个或者多个收发信机206能将所述一个或者多个频率信号中的一个或者多个频率信号发送到底板102的命令。
在一个例子中，一个或者多个信号通路208、210、212和214将所述一个或者多个频率信号中的一个或者多个频率信号送到底板102。例如，在底板102上，所述一个或者多个频率信号中的一个或者多个频率信号设置第一、第二和第三频率信号。在一个例子中，底板102的频率信号包括与传输设备110输出的基准频率同步的倍频、分频或降低抖动的频率。信号通路114、116、118、120、122和124将电路板104的一个或者多个可编程时钟管理部件126输出的频率信号送到电路板104、106和/或108的一个或者多个可编程时钟管理部件126。
在一个例子中，电路板106从底板102接收一个或者多个频率信号。例如，通过信号通路208，信号通路114和120的第一频率信号传送到电路板106的可编程时钟管理部件126的第一可编程时钟管理部件和第二可编程时钟管理部件。通过信号通路210，信号通路116和122的第二频率信号传送到第二可编程时钟管理部件126。计算机终端将一个或者多个控制信号204发送到一个或者多个控制部件202。控制部件202发送一个或者多个用于使一个或者多个收发信机206能接收第一频率信号和第二频率信号的命令。收发信机206将第一频率信号和第二频率信号发送到转接部件216。在一个例子中，控制部件202发送一个或者多个用于通过转接部件216按路由传送第一频率信号和第二频率信号的命令。
在一个例子中，转接部件216将第一频率信号发送到一个或者多个处理器部件218。控制部件202发送一个或者多个用于控制一个或者多个处理器部件218的命令。例如，转接部件216将第一频率信号发送到处理器部件218的第一处理器部件。在一个例子中，第一处理器部件218改变第一频率信号的相位。第一处理器部件218将相位改变的第一频率信号发送到转接部件216。第二频率信号旁路该处理器部件218的其它处理器部件。
在一个例子中，控制部件202发送一个或者多个用于通过转接部件216按路由传送第一频率信号和第二频率信号的命令。例如，转接部件216使第一频率信号和第二频率信号中一个或多个按路由传送到一个或者多个跨接输出端226。跨接输出端226将第一频率信号和第二频率信号中一个或多个发送到电路板106的可编程时钟管理部件126的第二可编程时钟管理部件的一个或者多个跨接输入端224。转接部件216使第一频率信号和第二频率信号中一个或多个按路由传送到一个或者多个基准输出端222。例如，电路板106的一个或者多个信号接收器130从一个或者多个可编程时钟管理部件126接收第一频率信号和第二频率信号中一个或多个。一个或者多个信号接收器130利用该频率信号使一个或者多个信号接收器130的一个或者多个时钟与电路板104的外部传输设备110和设备接口132的一个或者多个时钟同步。
在一个例子中，电路板108从底板102接收一个或者多个频率信号。例如，通过信号通路208，信号通路120上的频率信号传送到电路板108的可编程时钟管理部件126。计算机终端将一个或者多个控制信号204发送到一个或者多个控制部件202。控制部件202发送一个或者多个用于使一个或者多个收发信机206能接收频率信号的命令。收发信机206将频率信号发送到转接部件216。
在一个例子中，控制部件202发送一个或者多个用于通过转接部件216按路由传送频率信号的命令。例如，转接部件216使该频率信号按路由传送到一个或者多个跨接输出端226。跨接输出端226将该频率信号发送到电路板108的可编程时钟管理部件126的第二可编程时钟管理部件的一个或者多个跨接输入端224。转接部件216将该频率信号送到一个或者多个处理器部件218。控制部件202发送一个或者多个用于控制一个或者多个处理器部件218的命令。例如，转接部件216将该频率信号发送到处理器部件218的第一处理器部件。在一个例子中，第一处理器部件218使该频率信号乘以一个数。转接部件216将该频率信号送到处理器部件218的第二处理器部件。在一个例子中，第二处理器部件218降低该频率信号的抖动。
在一个例子中，处理器部件218将一个或者多个频率信号发送到转接部件216。例如，一个或者多个频率信号是原始频率信号的改型。控制部件202发送一个或者多个用于通过转接部件216按路由传送一个或者多个频率信号的命令。例如，转接部件216将一个或者多个频率信号发送到一个或者多个基准输出端222。基准输出端222将一个或者多个频率信号发送到电路板108的信号接收器130。一个或者多个信号接收器130利用该频率信号使一个或者多个信号接收器130的一个或者多个时钟与电路板104的外部传输设备110和设备接口132的一个或者多个时钟同步。
在一个例子中，电路板106的信号源128发送一个或者多个频率信号以替换底板102上的频率信号，并/或使电路板104、106和108的外部时钟、设备接口以及信号接收器中一个或多个同步。例如，信号源128将频率信号发送到电路板106的可编程时钟管理部件126。
在一个例子中，一个或者多个可编程时钟管理部件126从信号源128接收频率信号。信号源128将该频率信号发送到一个或者多个基准输入端220的基准输入端。基准输入端220将该频率信号送到转接部件216。
计算机终端将一个或者多个控制信号204发送到一个或者多个控制部件202。在一个例子中，控制部件202发送一个或者多个用于通过转接部件216按路由传送该频率信号的命令。例如，转接部件216使该频率信号按路由传送到一个或者多个跨接输出端226。跨接输出端226将该频率信号发送到电路板108的可编程时钟管理部件126的第二可编程时钟管理部件的一个或者多个跨接输入端224。转接部件216将该频率信号送到一个或者多个处理器部件218。控制部件202发送一个或者多个用于控制一个或者多个处理器部件218的命令。例如，转接部件216将该频率信号发送到处理器部件218的第一处理器部件。在一个例子中，第一处理器部件218改变该频率信号的相位。转接部件216将该频率信号送到该处理器部件的第二处理器部件218。在一个例子中，第二处理器部件218使该频率信号除以一个数。
在一个例子中，一个或者多个处理器部件218将一个或者多个频率信号发送到转接部件216。例如，所述一个或者多个频率信号是原始频率信号的改型。控制部件202发送一个或者多个用于通过转接部件216按路由传送所述一个或者多个频率信号的命令。例如，转接部件216将所述一个或者多个频率信号中的一个或者多个频率信号发送到一个或者多个收发信机206。控制部件202发送一个或者多个用于使一个或者多个收发信机206能将所述一个或者多个频率信号中的一个或者多个频率信号发送到底板102的命令。
在一个例子中，一个或者多个信号通路208、210、212和214将所述一个或者多个频率信号中的一个或者多个频率信号送到底板102。例如，第一频率信号代替底板102上的信号通路114和120上的频率信号。第二频率信号代替信号通路116和122上的频率信号。
在一个例子中，电路板104从底板102接收一个或者多个频率信号。例如，通过信号通路208，信号通路114上的频率信号传送到电路板104的一个或者多个可编程时钟管理部件126。计算机终端将一个或者多个控制信号204发送到一个或者多个控制部件202。控制部件202发送一个或者多个用于使一个或者多个收发信机206能接收该频率信号的命令。收发信机206将该频率信号发送到转接部件216。在一个例子中，控制部件202发送一个或者多个用于通过转接部件216按路由传送该频率信号的命令。
在一个例子中，转接部件216使该频率信号按路由传送到一个或者多个基准输出端222。例如，该频率信号旁路处理器部件218。一个或者多个可编程时钟管理部件126将一个或者多个频率信号发送到电路板104的信号接收器130和设备接口132中一个或多个。设备接口132将一个或者多个频率信号发送到外部传输设备110。信号接收器130、设备接口132以及外部传输设备110中一个或多个利用该频率信号使信号接收器130、设备接口132以及外部传输设备110中一个或多个的一个或者多个时钟与电路板106的信号源128的一个或者多个时钟同步。
在一个例子中，设备100采用一个或者多个计算机可读信号承载媒体。用于设备100的计算机可读信号承载媒体的例子包括电路板104、106和108的可读数据存储媒体134。例如，用于设备100的计算机可读信号承载媒体包括磁存储媒体、电存储媒体、光存储媒体、生物存储媒体以及原子数据存储媒体中一个或多个。在一个例子中，计算机可读信号承载媒体包括通过包括设备100或者与设备100相连的网络例如电话网、局域网(“LAN”)、因特网和无线网中一个或多个发送的调制载波信号。
在此描述的各步骤或操作仅是示例性的。在本发明实质范围内，可以对这些步骤或操作进行许多变更。例如，可以以不同的顺序执行这些步骤，或者增加、删除或修改各步骤。
尽管在此详细描述并说明了本发明的典型实现方式，但是相关技术领域内的熟练技术人员明白，在本发明实质范围内可以进行各种修改、添加、替换等，因此认为这些都属于所附权利要求确定的本发明范围内。

Claims (10)

1、一种设备，该设备包括：
一个或者多个可编程时钟管理部件，与底板相连，其中所述一个或者多个可编程时钟管理部件包括可重新配置时钟管理部件；
其中，在收到一个或者多个控制信号后，该可重新配置时钟管理部件被重新配置以便能够处理一个或者多个频率信号。
2、根据权利要求1所述的设备，其中可重新配置时钟管理部件在底板上设置所述一个或者多个频率信号；
其中可重新配置时钟管理部件从一个或者多个信号源接收所述一个或者多个频率信号；
其中可重新配置时钟管理部件包括第一可重新配置时钟管理部件，其中所述一个或者多个可编程时钟管理部件包括第二可重新配置时钟管理部件；
其中第二可重新配置时钟管理部件从底板接收所述一个或者多个频率信号中的一个或者多个频率信号，其中第二可重新配置时钟管理部件将所述一个或者多个频率信号中的一个或者多个频率信号发送到一个或者多个信号接收器；
其中所述一个或者多个信号接收器包括一个或者多个时钟，其中所述一个或者多个信号接收器利用所述一个或者多个频率信号中的一个或者多个频率信号使所述一个或者多个时钟中的一个或者多个时钟与所述一个或者多个频率信号中的一个或者多个频率信号同步。
3、根据权利要求1所述的设备，其中可重新配置时钟管理部件包括转接部件；
其中转接部件使所述一个或者多个频率信号中的一个或者多个频率信号按路由传送到一个或者多个信号目的地；
其中可重新配置时钟管理部件包括一个或者多个控制部件；
其中，所述一个或者多个控制部件中的一个或者多个控制部件利用所述一个或者多个控制信号中的一个或者多个控制信号将一个或者多个命令发送到转接部件，其中转接部件利用所述一个或者多个命令使所述一个或者多个频率信号中的一个或者多个频率信号按路由传送到所述一个或者多个信号目的地。
4、根据权利要求1所述的设备，其中可重新配置时钟管理部件包括一个或者多个处理器部件；
其中，在可重新配置时钟管理部件在底板上设置所述一个或者多个频率信号之前，所述一个或者多个处理器部件中的一个或者多个处理器部件对所述一个或者多个频率信号中的一个或者多个频率信号进行修改；
其中可重新配置时钟管理部件包括一个或者多个控制部件；
其中，所述一个或者多个控制部件中的一个或者多个控制部件利用所述一个或者多个控制信号中的一个或者多个控制信号以将一个或者多个命令送到所述一个或者多个处理器部件中的一个或者多个处理器部件，其中，所述一个或者多个处理器部件中的一个或者多个处理器部件利用所述一个或者多个命令中的一个或者多个命令来确定对所述一个或者多个频率信号中的一个或者多个频率信号所做修改的类型；
其中修改类型包括使所述一个或者多个频率信号中的一个或者多个频率信号乘以一个数、除以一个数、降低抖动以及移相中一种或多种，其中所述一个或者多个处理器部件中的一个或者多个处理器部件利用所述乘以一个数、除以一个数、降低抖动以及移相中一种或多种来修改所述一个或者多个频率信号中的一个或者多个频率信号。
5、根据权利要求1所述的设备，其中可重新配置时钟管理部件包括一个或者多个收发信机；
其中所述一个或者多个收发信机中的一个或者多个收发信机将所述一个或者多个频率信号中的一个或者多个频率信号发送到底板；
其中所述一个或者多个收发信机中的一个或者多个收发信机从底板接收所述一个或者多个频率信号中的一个或者多个频率信号；
其中可重新配置时钟管理部件包括一个或者多个控制部件；
其中，所述一个或者多个控制部件中的一个或者多个控制部件利用所述一个或者多个控制信号中的一个或者多个控制信号以将一个或者多个命令发送到所述一个或者多个收发信机中的一个或者多个收发信机，所述收发信机将所述一个或者多个频率信号中的一个或者多个频率信号发送到底板；
其中，所述一个或者多个命令使用于将所述一个或者多个频率信号中的一个或者多个频率信号发送到底板的所述一个或者多个收发信机中的一个或者多个收发信机能将所述一个或者多个频率信号中的一个或者多个频率信号发送到底板；
其中，所述一个或者多个控制部件中的一个或者多个控制部件利用所述一个或者多个控制信号中的一个或者多个控制信号以将一个或者多个命令发送到从底板接收所述一个或者多个频率信号中的一个或者多个频率信号的所述一个或者多个收发信机中的一个或者多个收发信机；
其中，所述一个或者多个命令使用于从底板接收所述一个或者多个频率信号中的一个或者多个频率信号的所述一个或者多个收发信机中的一个或者多个收发信机能从底板接收所述一个或者多个频率信号中的一个或者多个频率信号。
6、根据权利要求1所述的设备，其中可重新配置时钟管理部件包括第一可重新配置时钟管理部件，其中所述一个或者多个可编程时钟管理部件包括第二可重新配置时钟管理部件；
其中第一可重新配置时钟管理部件将所述一个或者多个频率信号发送到第二可重新配置时钟管理部件；
其中第一可重新配置时钟管理部件和第二可重新配置时钟管理部件都将所述一个或者多个频率信号发送到底板。
7、根据权利要求1所述的设备，其中可重新配置时钟管理部件包括转接部件、一个或者多个处理器部件以及一个或者多个收发信机；
其中转接部件使来自信号源的所述一个或者多个频率信号按路由传送到所述一个或者多个处理器部件中的一个或者多个处理器部件；
其中所述一个或者多个处理器部件中的一个或者多个处理器部件修改所述一个或者多个频率信号，以产生所述一个或者多个频率信号的一个或者多个改型；
其中所述一个或者多个处理器部件中的一个或者多个处理器部件使所述一个或者多个频率信号的一个或者多个改型返回转接部件；
其中可重新配置时钟管理部件利用所述一个或者多个收发信机将所述一个或者多个频率信号的一个或者多个改型发送到底板，以在底板上设置所述一个或者多个频率信号的一个或者多个改型。
8、根据权利要求7所述的设备，其中可重新配置时钟管理部件包括第一可重新配置时钟管理部件，其中所述一个或者多个可编程时钟管理部件包括第二可重新配置时钟管理部件；
其中第二可重新配置时钟管理部件包括转接部件、一个或者多个处理器部件以及一个或者多个收发信机；
其中第二可重新配置时钟管理部件利用第二可重新配置时钟管理部件的一个或者多个收发信机中的一个或者多个收发信机从底板接收所述一个或者多个频率信号的一个或者多个改型；
其中第二可重新配置时钟管理部件的转接部件使所述一个或者多个频率信号的一个或者多个改型从第二可重新配置时钟管理部件的所述一个或者多个收发信机中的一个或者多个收发信机按路由传送到第二可重新配置时钟管理部件的一个或者多个处理器部件；
其中第二可重新配置时钟管理部件的一个或者多个处理器部件中的一个或者多个处理器部件将所述一个或者多个频率信号的一个或者多个改型的一个或者多个改型返回第二可重新配置时钟管理部件的转接部件；
其中第二可重新配置时钟管理部件的转接部件使所述一个或者多个频率信号的一个或者多个改型的一个或者多个改型按路由传送到一个或者多个信号接收器；
其中所述一个或者多个信号接收器利用所述一个或者多个频率信号的一个或者多个改型的一个或者多个改型使所述一个或者多个信号接收器的一个或者多个时钟同步。
9、一种方法，该方法包括以下步骤：
在收到一个或者多个控制信号后，重新配置一个或者多个可编程时钟管理部件，以使所述一个或者多个可编程时钟管理部件能处理一个或者多个频率信号；
通过底板将所述一个或者多个频率信号送到一个或者多个信号接收器；以及
使所述一个或者多个信号接收器的一个或者多个时钟与所述一个或者多个频率信号中的一个或者多个频率信号同步。
10、根据权利要求9所述的方法，其中通过底板将所述一个或者多个频率信号送到所述一个或者多个信号接收器的步骤包括：
使所述一个或者多个频率信号按路由传送到所述一个或者多个可编程时钟管理部件的一个或者多个处理器部件；
在所述一个或者多个处理器部件修改所述一个或者多个频率信号，以产生所述一个或者多个频率信号的一个或者多个改型；以及
使所述一个或者多个改型按路由传送到所述一个或者多个信号接收器。
CNA2004100476669A 2003-05-30 2004-05-28 在收到控制信号后可编程时钟管理部件的重新配置 Pending CN1573642A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/449,169 2003-05-30
US10/449,169 US7131023B2 (en) 2003-05-30 2003-05-30 Programmable clock management component reconfiguration upon receipt of one or more control signals to be able to process one or more frequency signals

Publications (1)

Publication Number Publication Date
CN1573642A true CN1573642A (zh) 2005-02-02

Family

ID=33131626

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100476669A Pending CN1573642A (zh) 2003-05-30 2004-05-28 在收到控制信号后可编程时钟管理部件的重新配置

Country Status (5)

Country Link
US (1) US7131023B2 (zh)
EP (1) EP1482399A1 (zh)
JP (1) JP2004362565A (zh)
KR (1) KR20040104387A (zh)
CN (1) CN1573642A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7290201B1 (en) * 2003-11-12 2007-10-30 Xilinx, Inc. Scheme for eliminating the effects of duty cycle asymmetry in clock-forwarded double data rate interface applications
US10296065B2 (en) 2016-01-25 2019-05-21 Samsung Electronics Co., Ltd. Clock management using full handshaking
US10209734B2 (en) * 2016-01-25 2019-02-19 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system, and method of operating the semiconductor device
DE102017110821A1 (de) 2016-01-25 2018-07-26 Samsung Electronics Co., Ltd. Halbleitervorrichtung
US10303203B2 (en) 2016-01-25 2019-05-28 Samsung Electronics Co., Ltd. Semiconductor device, semiconductor system and method for operating semiconductor device
US10248155B2 (en) 2016-01-25 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device including clock generating circuit and channel management circuit
US10429881B2 (en) 2016-01-25 2019-10-01 Samsung Electronics Co., Ltd. Semiconductor device for stopping an oscillating clock signal from being provided to an IP block, a semiconductor system having the semiconductor device, and a method of operating the semiconductor device
KR102467172B1 (ko) 2016-01-25 2022-11-14 삼성전자주식회사 반도체 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241541A (en) * 1990-03-15 1993-08-31 International Business Machines Corporation Burst time division multiplex interface for integrated data link controller
US5852728A (en) 1995-01-12 1998-12-22 Hitachi, Ltd. Uninterruptible clock supply apparatus for fault tolerant computer system
US5684434A (en) * 1995-10-30 1997-11-04 Cypress Semiconductor Erasable and programmable single chip clock generator
US6577095B1 (en) * 1996-05-14 2003-06-10 Whedco, Inc. Brushless alternating current electric servo motor drive
US6141769A (en) 1996-05-16 2000-10-31 Resilience Corporation Triple modular redundant computer system and associated method
US6480498B1 (en) * 1998-07-01 2002-11-12 National Semiconductor Corporation High speed network switch bus clock
US6105088A (en) * 1998-07-10 2000-08-15 Northrop Grumman Corporation Backplane assembly for electronic circuit modules providing electronic reconfigurable connectivity of digital signals and manual reconfigurable connectivity power, optical and RF signals
US6377575B1 (en) * 1998-08-05 2002-04-23 Vitesse Semiconductor Corporation High speed cross point switch routing circuit with word-synchronous serial back plane
US6282210B1 (en) 1998-08-12 2001-08-28 Staktek Group L.P. Clock driver with instantaneously selectable phase and method for use in data communication systems
JP3587162B2 (ja) 2000-10-31 2004-11-10 セイコーエプソン株式会社 データ転送制御装置及び電子機器

Also Published As

Publication number Publication date
KR20040104387A (ko) 2004-12-10
EP1482399A1 (en) 2004-12-01
JP2004362565A (ja) 2004-12-24
US20040243874A1 (en) 2004-12-02
US7131023B2 (en) 2006-10-31

Similar Documents

Publication Publication Date Title
US7334153B2 (en) Low-speed DLL employing a digital phase interpolator based upon a high-speed clock
US8750338B2 (en) Symmetrical clock distribution in multi-stage high speed data conversion circuits
CN1700700A (zh) 实现可变宽度链路的方法及装置
US9461837B2 (en) Central alignment circutry for high-speed serial receiver circuits
CN1545252A (zh) 一种网管系统中实现对前台数据配置的方法
CN1941781A (zh) 用于可配置数据路径接口的方法和装置
CN104052561A (zh) 同步网络应用内的传输参考信号清理
US20030053565A1 (en) Multi-channel serdes receiver for chip-to-chip and backplane interconnects and method of operation thereof
US20120033748A1 (en) Transmission circuit and communication system
CN1794619A (zh) 冗余同步时钟分配系统
US7706417B1 (en) Method of and circuit for generating a plurality of data streams
CN1573642A (zh) 在收到控制信号后可编程时钟管理部件的重新配置
CN103210689A (zh) 对pcie设备进行时间同步的方法、装置和系统
CN1921371A (zh) 一种同步时钟供给装置及实现方法
CN101841332B (zh) 一种数字锁相环
CN101562490B (zh) 一种时钟同步的方法、设备框及系统
CN104683249A (zh) 用于多芯片互连系统的独立的可配置化互连模块实现方法
US7349450B2 (en) Multi-stage high speed bit stream demultiplexer chip set having switchable master/slave relationship
CN1630222A (zh) 一种多信号复用处理过程中时钟同步方法和装置
CN101719856B (zh) 兼容10ge lan端口和wan端口的方法和装置
CN111858103B (zh) 软件系统内模块高低版本通信兼容实现方法
WO2021068335A1 (zh) 一种数据处理方法、装置及存储介质
US7047479B1 (en) Parallel CRC formulation
US10790852B2 (en) Cyclic redundancy check (CRC) system for detecting error in data communication
US6807638B1 (en) Apparatus for and method of in-band clock compensation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20050202

C20 Patent right or utility model deemed to be abandoned or is abandoned