JP2004362561A - ブール論理機能ブロック - Google Patents

ブール論理機能ブロック Download PDF

Info

Publication number
JP2004362561A
JP2004362561A JP2004150605A JP2004150605A JP2004362561A JP 2004362561 A JP2004362561 A JP 2004362561A JP 2004150605 A JP2004150605 A JP 2004150605A JP 2004150605 A JP2004150605 A JP 2004150605A JP 2004362561 A JP2004362561 A JP 2004362561A
Authority
JP
Japan
Prior art keywords
function
configuration data
cells
input
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004150605A
Other languages
English (en)
Other versions
JP4769427B2 (ja
Inventor
Kent A Burr
ケント エイ. バー,
Kenneth D Krivoshein
ケネス ディー. クリボシェイン,
Gary K Law
ギャリー ケイ. ロウ,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fisher Rosemount Systems Inc
Original Assignee
Fisher Rosemount Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fisher Rosemount Systems Inc filed Critical Fisher Rosemount Systems Inc
Publication of JP2004362561A publication Critical patent/JP2004362561A/ja
Application granted granted Critical
Publication of JP4769427B2 publication Critical patent/JP4769427B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13131Select out several languages: FBD, SFC, RLL or RLD
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13146Process image blocks have a relation to software function blocks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S715/00Data processing: presentation processing of document, operator interface processing, and screen saver display processing
    • Y10S715/961Operator interface with visual structure or function dictated by intended use
    • Y10S715/965Operator interface with visual structure or function dictated by intended use for process control and configuration
    • Y10S715/966Computer process, e.g. operation of computer
    • Y10S715/967Visual or iconic programming

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract


【課題】複雑な論理機能ブロックのプログラミングおよびデバッグを容易に行えるようにする。
【解決手段】ブール論理機能ブロックを構築する技術では、コンピュータの表示スクリーン上にブール論理機能ブロックに関連するマトリクスを表示する。したがって、プログラマーは、かかるマトリクスにコンフィギュレーション・データを入力してブール論理機能ブロックを構築することが可能である。かかるマトリクスは複数のセルを有している。それらのうちの一部のセルは、機能ブロック出力値の生成に用いられる変数に対応しており、プログラマーは、コンフィギュレーション・データをセルに入力することが可能である。セルに入力されたコンフィギュレーション・データにより、セルの変数が入力として与えられる論理関数が表わされる。
【選択図】 図1

Description

本開示は、一般的に、プロセス・プラントにおいて用いられる機能ブロックに関するものであり、さらに詳細には、プロセス・プラントに関連するブール論理関数の設計、デバッグ、実施に関するものである。
化学プロセス、石油プロセス、または他のプロセスの如きプロセス制御システムは、アナログバスもしくはアナログ回線、デジタルバスもしくはデジタル回線、またはアナログとデジタルとを組み合わせたバスもしくは回線を用いて、少なくとも1つのホスト・ワークステーションもしくはオペレータ・ワークステーションまたは一もしくは複数のフィールド・デバイスに通信可能に結合された一または複数のプロセス・コントローラを備えているのが一般的である。たとえば、バルブ、バルブポジショナ、スイッチ、およびトランスミッタ(たとえば、温度センサ、圧力センサ、流量センサ)であり得る上記のフィールド・デバイスは、バルブの開閉またはプロセス・パラメータの計測の如きプロセス・プラント内の機能を実行する。プロセス・コントローラは、フィールド・デバイスにより測定されるプロセス測定値および/またはそれらのフィールド・デバイスに関する情報を表わす信号を受信し、これらの情報を用いて制御ルーチンを実行し、制御信号を生成する。次いで、これらの信号は、上記のバスまたは回線を用いて、フィールド・デバイスに送信され、プロセスの動作を制御する。通常、フィールド・デバイスおよびコントローラからの情報を、オペレータ・ワークステーションにより実行される一または複数のアプリケーションが利用できるようになっている。これにより、オペレータは、プロセスに対して、プロセスの設定、プロセスの現状の閲覧、プロセスの操作の変更などの如きいかなる所望の操作であっても行うことができる。
制御ルーチンを設計するためのさまざまなツールが開発されてきている。たとえば、国際電気技術協会(IEC)は、プログラマブル・コントローラ言語に対する規約、すなわちIEC61131−3規約を策定した。このIEC61131−3規約では、いくつかのグラフィカル・プログラミング技術が明記されている。
IEC61131−3規約において明記されている1つのグラフィカル技術は「ラダー・ダイアグラム」と呼ばれている。このラダー・ダイアグラム技術は、従来のリレイ・ラダー論理に基づいている。このラダー・ダイアグラムを用いて、プログラマーは、一組の標準化された記号をグラフィカルに配置し、論理式の表記を作成することが可能である。IEC61131−3規約において明記されている他のグラフィカル技術は、一般的に、「機能ブロック・ダイアグラム」と呼ばれている。この機能ブロック・ダイアグラムでは、プログラマーは、個々の機能ブロックが特定の機能を実行するさまざまな機能ブロックをグラフィカルに相互接続することが可能である。IEC61131−3規約は、さまざまな働きを行う標準化された機能ブロックを提供している。たとえば、標準化された機能ブロックは、AND関数またはOR関数の如き論理関数を実行する。プログラマーは、さらに複雑な機能を設計するためにさまざまな機能ブロックを相互に「線で関連付け」してもよい。
複雑な論理関数を設計する場合、ラダー・ダイアグラムまたは機能ブロック・ダイアグラムは視覚的に非常に複雑になる。このダイアグラムの視覚的な複雑さのため、人によっては、そのダイアグラムに内在する論理を理解および/または論理に追従することが困難である場合がある。また、このダイアグラムの視覚的な複雑さのため、設計された論理関数のデバッグが困難である場合がある。
ブール論理機能ブロックを構築する技術では、コンピュータの表示スクリーン上にブール論理機能ブロックに関連するマトリクスが表示される。したがって、プログラマーは、かかるマトリクスに、設定データを入力し、ブール論理機能ブロックを構築することが可能である。一例では、かかるマトリクスは、複数のセルを有しており、それらのうちの一部のセルが、機能ブロックの出力値の生成に用いられる変数に相当し、プログラマーが、それらのセルに設定データを入力することが可能である。セルに入力される設定データにより、このセルの変数値が入力として与えられる論理関数が表わされる。
1つの実施の形態では、かかるマトリクスは、第1の複数のセルと第2の複数のセルとを備えている。プログラマーは、複数の変数に基づいて複数の中間値が決定される論理関数である第1の複数のセルに設定データを入力することが可能である。さらに、プログラマーは、複数の中間値に基づいて機能ブロックの出力値が決定される論理関数である第2の複数のセルに設定データを入力することが可能である。
他の実施の形態では、ブール論理機能ブロックの出力値に関連するマトリクス表記が、その機能ブロックのデバッグを容易にするために用いられる。かかるマトリクスは、コンピュータの表示デバイス上に表示され、一例では、機能ブロックの出力値の生成に用いられる中間結果を表示する複数のセルを備えることが可能である。これらの複数の中間結果は、たとえばその機能ブロックに対する試験入力に対応する複数の値に基づいて決定されることが可能である。
(プロセス・プラントの概要)
本明細書で記載された装置および方法の特徴および利点は、以上の詳細な説明と添付の図面とを参照することにより最もよく理解できる。
図1は、一または複数のノード12,14,16,18,20を備えるプロセス・プラント10の一例を示すブロック・ダイアグラムである。図1のプロセス・プラント10の一例では、ノード12,14,16の各々は、それに対応するプロセス・コントローラ12a,14a,16aを備えており、各プロセス・コントローラは、たとえばFoundation Fieldbusインタフェース、HARTインタフェースなどであり得る入力/出力(I/O)デバイス24を介して、一または複数のフィールド・デバイス22,23に接続されている。また、コントローラ12a,14a,16aは、ネットワーク30を介して、ノード18,20における一または複数のホスト・ワークステーションまたはオペレータ・ワークステーション18a,20aに接続されている。このネットワーク30は、たとえば、バス、イーサネット(登録商標)LANの如き有線式ローカル・エリア・ネットワーク(LAN)、無線式LAN、ワイド・エリア・ネットワーク(WAN)、イントラネットなどのうちの一または複数から構成されることが可能である。コントローラ・ノード12,14,16、ならびに、これらに関連付けされている入力/出力デバイスおよびフィールド・デバイス22,23,24は、一般的に、過酷な状態になり得るプラント環境内に設置され、その全体に亘って分散されており、その一方、オペレータ・ワークステーション・ノード18,20は、通常、コントローラ作業員が容易にアクセス可能な制御室または他のそれほど過酷ではない環境に設置されている。
一般的に言えば、ノード18,20のワークステーション18a,20aは、プロセス・プラント10を設定・監視すべく用いられるアプリケーションを格納・実行するために、ならびに/または、プロセス・プラント10におけるデバイス22,23,24およびコントローラ12a,14a,16aを管理するために用いられることが可能である。さらに、データベース32は、ネットワーク30に接続されてもよいし、ノード12,14,16,18,20にダウンロードされる、および/または、格納されるプロセス・プラント10の現行の設定を格納するヒストリアンおよび/またはコンフィギュレーション・データベースとして動作してもよい。
たとえば、エマーソン・プロセス・マネージメント社により販売されているDeltaV(商標)コントローラであり得るコントローラ12a,14aの各々は、複数の異なる且つ別々に実行される制御モジュールまたは制御ブロックを用いて制御戦略を実行するコントローラ・アプリケーションを格納・実行することが可能である。制御モジュールの各々は、一般的に機能ブロックと呼ばれるブロックから構成されている。ここで、機能ブロックの各々は、制御ルーチン全体の一部またはサブルーチンであり、プロセス・プラント10内のプロセス制御ループを実行するために、(リンクと呼ばれる通信を介して)他の機能ブロックと一緒に動作する。周知のように、機能ブロックは、通常、プロセス・プラント10内のなんらかの物理的機能を実行するために、(トランスミッタ、センサ、または他のプロセス・パラメータ計測デバイスに関連する)入力機能、(PID制御、ファジー論理制御などを実行する制御ルーチンに関連する)制御機能、または(バルブの如き)何らかのデバイスの動作を制御する出力機能のうちの1つを実行する。もちろん、機能ブロックのハイブリッドおよび他のタイプも存在しており、それらを用いてもよい。fieldbusプロトコルおよびDeltaV(商標)システム・プロトコルは、オブジェクト指向プログラミング・プロトコルで設計・実現される制御モジュールおよび機能ブロックを用いてもよいが、これらの制御モジュールを、機能ブロックまたはその他の特定のプログラミング技術を用いて設計する必要はなく、たとえばシーケンシャル機能ブロック、ラダー論理などを含むいかなる所望の制御プログラミング・スキームを用いて設計してもよい。従来と同様に、プロセス制御モジュール12,14,16内に格納される制御モジュールの設定は、ワークステーション18a,20aにより実行されるアプリケーションによってアクセスが可能なコンフィギュレーション・データベース32内に格納されてもよい。機能ブロックが標準型4〜20maデバイスおよびHARTデバイスの如き或る種のスマート・フィールド・デバイスに対して用いられるか、または、それらに関連付けられている場合には、通常、その機能ブロックは、たとえばコントローラ12aに格納され、それにより実行される。これに代えて、機能ブロックがFieldbusデバイスの如き或る種のスマート・フィールド・デバイスに対して用いられるか、または、それに関連付けられている場合には、その機能ブロックは、たとえばそのスマート・フィールド・デバイスに格納され、それにより実行される。
図1に例示されているシステムでは、コントローラ12a,14a,16aに結合されているフィールド・デバイス22,23は、標準型の4〜20maデバイスであってもよく、または、プロセッサおよびメモリを備えているHARTフィールド・デバイス、Profibusフィールド・デバイス、もしくはFoundation Fieldbusフィールド・デバイスの如きスマート・フィールド・デバイスであってもよい。(図1で参照番号23の符号が付けられている)Foundation Fieldbusフィールド・デバイスの如き、上述のデバイスのうちの一部のデバイスが、コントローラ12a,14a,16aで実行される制御戦略に関連するモジュールまたは機能ブロックの如きサブモジュールを格納し、実行する場合もある。もちろん、これらのフィールド・デバイス22,23は、センサ、バルブ、トランスミッタ、ポジショナなどの如きいかなるタイプのデバイスであってもよく、また、I/Oデバイス24は、HART、Foundation Fieldbus、Profibusなどの如き任意の所望の通信プロトコルまたはコントローラプロトコルに準拠するいかなるタイプのI/Oデバイスであってもよい。
コントローラ12a,14a,16aの各々は、その内部に格納されるか、または、それに関連付けされるプロセッサを備えており、このプロセッサは、コントロールループを含み得る一または複数のプロセス制御ルーチンを実行・監視する。これらのルーチンは、メモリに格納されている。コントローラ12a,14a,16aは、フィールド・デバイス22,23、ワークステーション18a,20a、およびデータベース32と通信し、任意の所望の方法でプロセスを制御する。コントローラ12a,14a,16aの各々は、制御戦略または制御ルーチンを実行すべく、いかなる所望の方法により設定されてもよい。
図2は、ワークステーションの18aの一例を示すブロック・ダイアグラムである(ワークステーション20aは同一のまたは同様のデバイスから構成されることが可能である)。このワークステーション18aは、少なくとも1つのプロセッサ50と、揮発性メモリ54と、非揮発性メモリ58とを備えている。揮発性メモリ54には、たとえば、ランダムアクセスメモリ(RAM)、コンパクトディスクROM(CD−ROM)、プログラマブルROM(PROM)、消去可能プログラマブルROM(EPROM)、電気的消去可能プログラマブルROM(EEPROM)、デジタル多用途ディスク(DVD)、フラッシュメモリなどが含まれることが可能である。また、ワークステーション18aは、ワークステーションI/Oデバイス62を備えている。プロセッサ50、揮発性メモリ54、非揮発性メモリ58、およびワークステーションI/Oデバイス62は、アドレス/データバス66を介して相互に接続されることが可能である。また、ワークステーション18aは、少なくとも1つの表示装置70と少なくとも1つのユーザ入力デバイス74とを備えており、これらは入力デバイスとは、たとえば、一または複数のキーボード、キーパッド、マウス、トラックボール、タッチスクリーン、ライトペンなどである。実施の形態によっては、揮発性メモリ54、非揮発性メモリ58、およびワークステーションI/Oデバイス62のうちの一または複数が、アドレス/データバス66から分離されたバス(図示せず)を介してプロセッサ50に結合されるか、または、プロセッサ50に直接結合される場合もある。
表示装置70およびユーザ入力デバイス74は、ワークステーションI/Oデバイス62と結合されている。さらに、ワークステーション18aは、ワークステーションI/Oデバイス62を介して、ネットワーク30に結合されている。ワークステーションI/Oデバイス62は、1つのデバイスであるものとして図3に例示されているが、複数のデバイスから構成されてもよい。さらに、実施の形態によっては、表示装置70およびユーザ入力デバイス74のうちの一または複数が、アドレス/データバス66またはプロセッサ50に直接結合される場合もある。
ここで、図1および図2を参照して説明する。制御ノード12,14,16のうちの一または複数に関連するコンフィギュレーション・アプリケーションは、一または複数のワークステーション18a,20aに格納され、それにより実行されることが可能である。たとえば、このコンフィギュレーション・アプリケーションは、非揮発性メモリ58および/または揮発性メモリ54に格納されて、プロセッサ50により実行されてもよい。しかしながら、所望ならば、このアプリケーションは、プロセス・プラント10に関連する他のコンピュータに格納されて、それにより実行されてもよい。一般的に言えば、このコンフィギュレーション・アプリケーションを利用することにより、プログラマーは、コントローラ12a,14a,16aおよび/またはフィールド・デバイス22,23により実行される制御ルーチンおよび制御モジュールを作成・設定することが可能になる。これらの制御ルーチンおよび制御モジュールは、次に、ネットワーク30を介して、コントローラ12a,14a,16a、I/Oデバイス24、および/またはフィールド・デバイス22,23のうちの適切な装置にダウンロードされることが可能である。
上述のコンフィギュレーション・アプリケーションにより、機能ブロック・プログラミング・パラダイムを用いた制御モジュールおよび/または制御ルーチンのプログラムが可能となる。図3は、制御モジュール104を示す表示画面100を例示している。この表示画面100は、コンフィギュレーション・アプリケーションに関連するユーザ・インタフェースの一部であり得るし、また、たとえば、ワークステーション18aの表示装置70を介して、プログラマーに提示されることが可能である。表示画面100は、一組の通信可能に相互接続された機能ブロックを有する制御モジュール104を示している。この制御モジュールは、作成され、ネットワーク30を介してコントローラ12a,14a,16a、I/Oデバイス24、および/またはフィールド・デバイス22,23のうちの適切な装置にダウンロードされ、プロセスの動作中に実行されることが可能である。図3に例示されているように、制御モジュール104は、2つのブール関数(機能)ブロック(BLFB)108,110と、複数のアナログ入力(AI)機能ブロックおよびデジタル入力(DI)機能ブロックと、複数のアナログ出力(AO)機能ブロックおよびデジタル出力(DO)機能ブロックと、他の機能ブロック(FB)とを備えている。BLFB108,110の各々は、DI機能ブロックまたは他のFBであり得る機能ブロック114と通信可能に相互接続される入力部を有している。BLFB108,110の各々は、DO機能ブロックまたは他のFBであり得る機能ブロック118と接続される出力部を有している。この制御モジュール104は、スイッチ、バルブなどの如きデバイスを制御してもよいし、それらを一緒に制御する複数の制御モジュールのうちの1つであってもよい。もちろん、制御モジュール104は、BLFBを採用する制御モジュールのほんの一例である。一般的に、制御モジュールは、任意の所望の方法で任意の数のBLFBに通信可能に結合される任意のタイプの機能ブロックを含むように、任意の所望の方法でプログラムされてもよく、また、任意の所望の機能を実行するために任意の所望のまたは有益な方法で設定されてもよい。たとえばFieldbusネットワークで用いられる場合、制御モジュールは、いかなるfieldbusタイプの機能ブロックを有してもよい。
上記のコンフィギュレーション・アプリケーションに関連するユーザ・インタフェースを用いて、プログラマーは、制御モジュール104の如き制御モジュールを設計することが可能である。ほんの一例としては、このユーザ・インタフェースは、複数の標準型機能ブロック・ステンシルまたはカスタム機能ブロック・ステンシルなどを含むステンシルまたはパレットから所望の機能ブロックを選択するメカニズムをプログラマーに提供する。さらに、このユーザ・インタフェースは、プログラマーが機能ブロックの図を挿入または掲載し得るグラフィカル・ダイアグラムを提供することが可能である。プログラマーは、ステンシルまたはパレットから機能ブロックを選択するために、たとえばマウス、トラックボールなどを使用し、次いで、その機能ブロックを上記のグラフィカル・ダイアグラム上にドラッグ・アンド・ドロップすることが可能である。さらに、プログラマーは、マウス、トラックボールなどを用いて1つの機能ブロックの出力部と他の機能ブロックの入力部との間にたとえば線を引くことにより、機能ブロック同士を通信可能に結合することが可能である。
(ブール論理機能ブロック・コンフィギュレーション)
図4は、BLFBの表記150の一例である。このBLFB表記150は、たとえば、図3の表示画面100の如きユーザ・インタフェース表示画面上に表示されることが可能である。BLFB表記150から、このBLFBが8つのデータ入力(IN_D1からIN_D8まで)と、8つのデータ出力(OUT_D1からOUT_D8まで)とを有していることが分かる。また、さらに詳細に記載されるように、このBLFBは、PERMISSIVE入力およびOVERIDE入力の如き、データ入力以外の他の入力を有している。図3には、BLFBが8つのデータ入力と8つのデータ出力とを有するように例示されているが、他の実施の形態では、いかなる所望の数のデータ入力およびデータ出力が利用されてもよい。さらに、データ入力数とデータ出力数とが同一の数である必要はない。
上記のコンフィギュレーション・プログラムに関連するユーザ・インタフェースを用いて、プログラマーは、一または複数の機能ブロックを設定することが可能である。たとえば、プログラマーは、BLFBを、その入力値の論理関数としてデータ出力値を生成するように設定することが可能である。具体的に言えば、プログラマーは、その出力値に対応して特定の論理関数を指定することが可能である。BLFBを設定するために、プログラマーは、その機能ブロックに関連するコンフィギュレーション用のウィンドウ、スクリーンなどを表示デバイス70上に表示させてもよい。
図5は、図4のBLFB表記150に関連するBLFBの如きBLFBを少なくとも部分的に設定すべく用いられ得るマトリクス200の一例を示している。このマトリクス200は、BLFBに関連するコンフィギュレーション用のウィンドウ、スクリーンなどの一部として表示されることが可能である。さらに詳細に記載されるように、マトリクス200は、BLFBの1つの出力(OUT_1)を設定するメカニズムを備えている。具体的に言えば、プログラマーは、BLFBへのデータ入力(IN_1,IN_2,…,IN_8)とBLFBからのデータ出力(OUT_1,OUT_2,…,OUT_8)との関数として、一または複数の中間結果(EXP_1,EXP_2,EXP_3,EXP_4)を設定することが可能である。他の実施の形態では、出力は、データ入力の関数としてのみ(すなわち、データ出力の関数としてではなく)設定されることが可能である。さらに、プログラマーは、中間結果の関数として出力(OUT_1)を設定することが可能である。BLFBの他の出力の各々(OUT_2,OUT_3,…,OUT_8)は、マトリクス200と同一のまたはそれと同等の対応するマトリクスを有している。したがって、プログラマーは、OUT_1に関連して以下で記載する方法と同様の方法で、OUT_2からOUT_8までの各々を設定することが可能である。
図5に例示されているように、マトリクス200は複数のセル204を有している。これらの複数のセル204の各列がデータ入力のうちの1つに対応しており、これらの複数のセル204の各行が中間結果のうちの1つに対応している。また、マトリクス200は複数のセル208を有している。これらの複数のセル208の各列がデータ出力のうちの1つに対応しており、これらの複数のセル208の各行が中間結果のうちの1つに対応している。プログラマーは、中間結果をデータ入力とデータ出力との関数として設定するために、コンピュータ(たとえば、ワークステーション18aまたは他のコンピュータ)に関連する、たとえば、マウス、トラックボール、キーボード、キーパッド、タッチスクリーンなどを用いて、その中間結果に対応する行におけるセル204,208にコンフィギュレーション・データを入力することが可能である。たとえば、中間結果(EXP_1)を設定するために、プログラマーは、行224におけるセル204,208にコンフィギュレーション・データを入力することが可能である。
上述の行224におけるセル204,208の各々は、中間結果EXP_1を生成するために用いられる変数(たとえば、IN_1,IN_2,…,IN_8,OUT_1,OUT_2,…,OUT_8)に対応している。セルに入力されるコンフィギュレーション・データは、そのセルに関連する変数が入力として供される複数の論理関数のうちの1つを示すデータを有することが可能である。一例では、コンフィギュレーション・データは、変数が、論理AND関数、論理OR関数、または論理NOR関数に入力として供されるべきか否かを示すことが可能である。1つの実施の形態では、BLFBの各出力が、論理AND関数、論理OR関数、論理NOR関数などのうちの一または複数を用いて設定されることが可能である。他の実施の形態では、これらの関数のうちのサブセットのみが用いられることが可能である。さらに他の実施の形態では、論理AND関数、論理OR関数、または論理NOR関数に加えて、または、それらに代えて、他の関数が用いられることが可能である。利用し得る他の関数には、たとえばNAND関数、XOR関数などが含まれる。
また、セルに入力されるコンフィギュレーション・データは、論理関数に対して変数が反転入力として供されるべきか否かを示し得るデータを含むことが可能である。セル204,208に入力し得る一組の可能なコンフィギュレーション・データの一例が表1に示されている。
Figure 2004362561
1つの実施の形態では、表1のデータのうちのいずれかがセル204,208の各々に入力されることが可能である。他の実施の形態では、表1に示されているデータのうちのサブセットのみが、セル204,208のうちの1つ、複数、またはすべてに入力されることが可能である。さらに他の実施の形態では、表1のデータに加えて、または、それらに代えて、表1に示されていない他のデータが、セル204,208のうちの1つ、複数、またはすべてに入力されることが可能である。さらに他の実施の形態では、表1のデータのうちのいずれのデータも、セル204,208のうちの1つ、複数、またはすべてに入力されることはない。
図6Aは、行224のセル204,208に入力されるコンフィギュレーション・データの一例を示している。マトリクス200の他の部分は分かりやすいように削除されている。変数IN_2,IN_3,IN_4,OUT_1,OUT_8に対応するセルは、これらの変数がAND関数の入力値として供されることを示すコンフィギュレーション・データを含んでいる。さらに、変数IN_4,OUT_1に対応するセルは、これらの変数が反転されるべきであることを示している。同様に、IN_5,OUT_2,OUT_3に対応するセルは、これらの変数がOR関数の入力値として供されること、さらに、変数OUT_2が反転されるべきであることを示すコンフィギュレーション・データを含んでいる。変数IN_7,IN_8,OUT_4,OUT_5に対応するセルは、これらの変数がNOR関数の入力値として供されることを示すコンフィギュレーション・データを含んでいる。
1つの実施の形態では、コンフィギュレーション・データにより示されるように、AND関数、OR関数、およびNOR関数の出力は、中間結果を生成すべくそれら全体に対してOR演算が実行される。図6Bは、図6Aのコンフィギュレーション・データの一例と等価である論理回路250を示している。具体的に言えば、変数IN_2,IN_3,IN_4,OUT_1,OUT_8は、それらのうちの変数IN_4,OUT_1が反転されて、ANDゲート254に供される。変数IN_5,OUT_2,OUT_3は、それらのうちの変数OUT_2が反転されて、ORゲート258に供される。変数IN_7,IN_8,OUT_4,OUT_5は、NORゲート262に供される。さらに、ANDゲート254、ORゲート258、およびNORゲート262の出力は、中間結果EXP_1を生成するORゲート266に供される。
図6Cは、図6Aのコンフィギュレーション・データの一例と等価である他の論理回路270の1つの実施の形態を示している。この論理回路270では、変数IN_5,OUT_2,OUT_3は、それらのうちの変数OUT_2が反転されて、ORゲート274に供される。また、ANDゲート254およびNORゲート262の出力はORゲート274に供される。このORゲート274は中間結果EXP_1を生成する。
上記の実施の形態では、上記の関数の出力値の全体に対してOR演算が実行され中間結果が生成されるが、他の演算も同様に用いてもよい。たとえば、上記の関数の出力値に対してAND演算、NOR演算、NAND演算、XOR演算などを実行してもよい。1つの実施の形態では、特定の関数が、複数の関数から選択可能であってもよい。たとえば、プログラマーは、マトリクスの特定のセルにコンフィギュレーション・データを入力することにより、または、ウィンドウ、表示スクリーン、メニューなどの如き何らかの他のユーザ・インタフェース・メカニズムを介して関数を選択することにより、該当する関数を選択してもよい。
再び図5を参照して説明する。機能ブロックの入力および/または出力の関数として中間結果EXP_2,EXP_3,EXP_4を設定するために、プログラマーは、これらの中間結果EXP_2,EXP_3,EXP_4に対応するセル204,208にコンフィギュレーション・データを入力することが可能である。これらの中間結果EXP_2,EXP_3,およびEXP_4は、中間結果EXP_1に関連して以上で説明した方法と同様の方法で設定されることが可能である。セル204,208に対してなんらのコンフィギュレーション・データも入力されない場合には、そのセルに対応する変数を用いないで、該当する中間結果が生成される。
また、マトリクス200は、セル216を有しており、これらのセル216の各々は、出力OUT_1を生成すべく用いられる変数(たとえば、中間結果EXP_1,EXP_2,EXP_3,EXP_4)に対応する。プログラマーは、コンピュータ(たとえば、ワークステーション18aまたは他のコンピュータ)に関連するたとえばマウス、トラックボール、キーボード、キーパッド、タッチスクリーンなどを用いて、セル216にコンフィギュレーション・データを入力することにより、中間結果の関数として出力OUT_1を設定することが可能である。セル204,208に入力されるコンフィギュレーション・データと同様に、セル216に入力されるコンフィギュレーション・データは、そのセルに関連する変数が入力として供される複数の論理関数のうちの1つを示すデータを含むことが可能である。一例では、コンフィギュレーション・データは、変数が、論理AND関数、論理OR関数、または論理NOR関数に入力として供されるべきかを示すことが可能である。1つの実施の形態では、BLFBの各出力が、論理AND関数、論理OR関数、論理NOR関数などのうちの一または複数を用いて設定されることが可能である。他の実施の形態では、これらの関数のうちのサブセットのみが用いられることが可能である。さらに他の実施の形態では、論理AND関数、論理OR関数、または論理NOR関数に加えて、または、それらに代えて、他の関数を用いられることが可能である。また、セル216に入力されるコンフィギュレーション・データは、変数が反転されて論理関数に供されるべきか否かを示すデータを選択的に含むことが可能である。
1つの実施の形態では、表1のデータのうちのいずれかがセル206の各々に入力されることが可能である。他の実施の形態では、表1に示されているデータのうちのサブセットのみが、セル216のうちの1つ、複数、またはすべてに入力されることが可能である。さらに他の実施の形態では、表1のデータに加えて、または、それらに代えて、表1に示されていない他のデータが、セル216のうちの1つ、複数、またはすべてに入力されることが可能である。さらに他の実施の形態では、表1のデータのうちのいずれのデータもセル204,208のうちの1つ、複数、またはすべてに入力されることはない。セル204および/または208への入力に使用可能なコンフィギュレーション・データの選択肢は、セル216への入力に使用可能なコンフィギュレーション・データの選択肢と同一であってもそれと異なっていてもよい。
図7Aは、マトリクス200のセル216に入力されるコンフィギュレーション・データの一例を示している。マトリクス200の他の部分はわかりやすいように削除されている。変数EXP_1,EXP_2に対応するセル216は、これらの変数がAND関数への入力値として供されることを示すコンフィギュレーション・データを含んでいる。さらに、変数EXP_3,EXP_4に対応するセル216は、これらの変数がOR関数の入力値として供されることを示すコンフィギュレーション・データを含んでいる。
1つの実施の形態では、セル216のコンフィギュレーション・データにより示されるように、AND関数、OR関数、およびNOR関数の出力は、出力値OUT_1を生成すべくそれら全体に対してOR演算が実行される。図7Bは、図7Aのコンフィギュレーション・データの一例と等価である論理回路290の1つの実施の形態を示している。具体的に言えば、変数EXP_1,EXP_2は、ANDゲート294に供される。変数EXP_1,EXP_2およびANDゲート294の出力値は、ORゲート298に供される。このORゲート298は、その結果OUT_1を生成する。以上で説明した中間結果の生成の場合と同様に、OR関数以外の他の関数(たとえば、AND、NOR、NAND、XORなど)を用いてもよい。さらに、複数の関数から特定の関数が選択可能であってもよい。
ここで、図1を参照して説明する。プログラマーが、たとえばワークステーション18aを用いてマトリクス(たとえば、マトリクス200または同等のマトリクス)にコンフィギュレーション・データを入力した後、そのコンフィギュレーション・データは、ワークステーション18aのコンピュータ読み取り可能な媒体に格納されてもよく、および/または他のデバイスに対してネットワーク30を介して伝送されてもよい。たとえば、そのコンフィギュレーション・データは、データベース32、コントローラ12a,14a,16a、I/Oデバイス24、およびフィールド・デバイス22,23のうちの一または複数に対して伝送されてもよい。このコンフィギュレーション・データの格納または伝送の前に、任意選択的に、コンフィギュレーション・データを異なる形式に変換してもよい。
次いで、そのコンフィギュレーション・データに従ってBLFBを作成および/または設定してもよい。このBLFBは、ソフトウェア、ハードウェア、ファームウェア、またはソフトウェア、ハードウェア、および/もしくはファームウェアの組み合わせにより実行されてもよい。たとえば、BLFBは、コントローラ12a,14a,16aの如きコントローラ、一または複数のフィールド・デバイス22,23などにより実行されてもよい。なお、設定されたBLFBの実行に関して、図6Aの等価論理回路250,270,290が説明のために例示されている。機能ブロックの出力値を生成するために実施の形態によっては論理ゲートが用いられている場合があるが、通常、他の技術も用いられる。たとえば、実施の形態の中には、BLFBは、ソフトウェアに従って設定されるプロセッサにより、ゲート・アレイ、標準型セル、フィールド・プログラマブル・ゲート・アレイ(FPGA)、PROM、EPROM、EEPROM、プログラマブル・アレイ論理(PAL)、プログラマブル論理アレイ(PLA)などのうちの一または複数を含むデバイスの如きプログラマブル論理デバイスなどにより実行されるものもある。
以上で記載されたユーザ・インタフェースの如きユーザ・インタフェースの実施の形態は、たとえばソフトウェア・プログラムに従って設定されるプロセッサにより、全体的にまたは部分的に実行されることが可能である。たとえば、ワークステーション18a,20aまたはなんらかの他のコンピュータは、上記のユーザ・インタフェースを、全体的にまたは部分的に実行することが可能である。ユーザ・インタフェースの実施の形態を実行するソフトウェア・プログラムは、ハードディスク、バッテリ・バックアップ式RAM、ROM、CD−ROM、PROM、EPROM、EEPROM、DVD、フラッシュメモリなどの如き有体媒体、もしくはプロセッサに付随するRAMの如きメモリなどに格納されるソフトウェアにより実現されてもよいし、それに代えて、当業者にとって明らかなように、そのプログラムの全部または一部をプロセッサ以外のデバイスにより実行し、ならびに/または、ファームウェアおよび/もしくは専用ハードウェアにより周知の方法で実現されてもよい。
BLFBに関連するコンフィギュレーション・データは、ハードディスク、ROM、CD−ROM、EPROM、EEPROM、DVD、FLASHメモリなどやプロセッサに付随するメモリの如きコンピュータ読み取り可能な媒体に格納されてもよい。
(コンフィギュレーションのバリエーション)
BLFBは、マトリクス(たとえば、マトリクス200、およびOUT_2からOUT_8に用いられる同様のマトリクス)に入力されるコンフィギュレーション・データに加えてさらに設定されることが可能である。たとえば、ウィンドウ、表示スクリーンなどの如きユーザ・インタフェース・メカニズムは、マウス、トラックボール、キーボード、キーパッド、タッチスクリーンなどを介して更なるコンフィギュレーション・データを入力すべく、プログラマーに対して表示されることが可能である。更なるコンフィギュレーション・データの一例が以下に記載されている。なお、以下で記載するコンフィギュレーションの更なる選択肢のうちの一もしくは複数がさまざまな実施の形態に含まれる場合も有れば、そのうちのどれも含まれない場合もある。
当業者にとって公知であるように、制御システムによっては、論理信号または論理値を「BAD」ステータスに設定するように規定している場合がある。したがって、実施の形態によっては、ステータスがBADである入力信号(たとえば、IN_1からIN_8)を処理するようにBLFBを設定する場合がある。1つの実施の形態では、BLFBは、表2に提供されている選択肢に従って設定されることが可能である。
Figure 2004362561
機能ブロックの出力値が保持および/または遅延されることが有益である場合がある。1つの実施の形態では、OUT_1からOUT_8までのうちの1つ、複数、または全部が、表3に提示されているコンフィギュレーションの選択肢に従って設定されることが可能である。他の実施の形態では、表3に記載されている選択肢のサブセットのみが与えられることが可能である。さらに他の実施の形態では、表3の選択肢のうちの一または複数に加えて、または、それらに代えて、表3に記載されていない他の選択肢が与えられることが可能である。さらに他の実施の形態では、表3の選択肢のうちのいずれも与えられることはない。
Figure 2004362561
リセットされるまで出力値が保持されたままであるように機能ブロックの出力値を設定する実施の形態においては、出力値をリセットする方法を指定するコンフィギュレーション・データがその出力値に対応するマトリクスに入力されることが可能である。ここで、図5を参照して説明する。一例として、プログラマーは、保持状態の出力値OUT_1をクリアすることに関連するコンフィギュレーション・データをセル216に入力することが可能である。たとえば、プログラマーは、保持状態の出力値OUT_1をクリアするために用いられる中間結果を指定すべく、セル216のうちの一または複数にコンフィギュレーション・データ「C」を入力することが可能である。1つの実施の形態では、1つを超える数のセル216に「C」が入力される場合、保持状態の出力値OUT_1をクリアするときを示すべく用いられる値を生成するために、それらのセル216に対応する中間結果全部を対象とするOR演算が実行される。
図8Aは、マトリクス200のセル216に入力されるコンフィギュレーション・データの一例を示している。マトリクス200の他の部分はわかりやすいように削除されている。変数EXP_1,EXP_2に対応するセル216は、これらの変数がAND関数への入力値として供されることを示すコンフィギュレーション・データを含んでいる。さらに、変数EXP_3,EXP_4に対応するセル216は、これらの変数がOR関数の入力値として供されることを示すコンフィギュレーション・データを含んでいる。OR関数の出力値は、保持状態の出力値をクリアすべく用いられる。以上で説明した中間結果の生成と同様に、OR関数以外の他の関数(たとえば、AND、NOR、NAND、XORなど)が用いられてもよい。さらに、複数の関数からの特定の関数の選択を可能としてもよい。
図8Bは、図8Aのコンフィギュレーション・データの一例と等価である論理回路300の1つの実施の形態を示している。具体的に言えば、変数EXP_1,EXP_2は、ANDゲート304に供される。ANDゲート304の出力値は、その結果であるOUT_1を生成するラッチ308に供される。この等価論理回路は、たとえば、LATCHED出力値として設定されている出力値OUT_1に対応することが可能である。変数EXP_3,EXP_4は、ORゲート312へ供され、このORゲート312の出力値は、CLEAR入力値として、ラッチ308に供される。
(デバッギング)
再び図5を参照して説明する。実施の形態によっては、マトリクス(たとえば、マトリクス200)がデバッギングの目的にも用いられる場合がある。たとえば、セル212を用いて、変数IN_1〜IN_8,OUT_1〜OUT_8の値の変化に応じてそれらの中間結果の値を表示することが可能である。具体的に言えば、中間結果EXP_1を表示するためにセル212Aを用い、中間結果EXP_2を表示するためにセル212Bを用い、中間結果EXP_3を表示するためにセル212Cを用い、中間結果EXP_4を表示するためにセル212Dを用いることが可能である。同様に、セル220を用いて、変数IN_1〜IN_8,OUT_1〜OUT_8,EXP_1〜EXP_4の値の変化に応じてそれらの出力の値を表示することが可能である。視覚的に分かりやすいように、中間結果および/または出力値の生成に用いられないセル、行、および/または列は、任意選択的に、デバッギング中に表示されないことがある。たとえば、中間結果EXP_4に対応するセル204,208にコンフィギュレーション・データが入力されなかった場合、行226および/または列228はデバッギング目的から削除される場合がある。
実施の形態によっては、BLFBが、デバッギングの目的のため、中間結果、および/または機能ブロックの出力値OUT_1〜OUT_8を生成するために用いられる場合がある。たとえば、機能ブロック入力値IN_1〜IN_8として試験データが提示される場合がある。他の例では、試験データに基づいて、機能ブロック入力値IN_1〜IN_8が、たとえば他の機能ブロックにより生成される場合がある。他の実施の形態では、(たとえば、ワークステーション18a,20aの如きワークステーションにより実行される)BLFBシミュレータが、中間結果、および/または機能ブロックの出力値OUT_1〜OUT_8を生成するために用いられる場合がある。
(その他のバリエーション)
ここで、図4を参照して説明する。BLFBは、任意選択的に、以上で記載されたデータ入力に加えて、一または複数の他の入力を有することが可能である。たとえば、BLFBは、(「許可(permissive)」入力と呼ばれる)入力を有しており、この入力値がFALSEである場合、ブール論理機能ブロックのすべての出力値がFALSEになる。同様に、BLFBは、(「オーバーライド(override)」入力と呼ばれる)入力を有しており、この入力が、TRUEである場合、ブール論理機能ブロックのすべての出力値がFALSEになる。
以上で記載された実施の形態では、BLFBは、1から4の数の中間結果を生成するように構成されることが可能である。言うまでもなく、他の実施の形態では、BLFBは、5以上の中間結果を生成するように構成されてもよい。さらに他の実施の形態では、BLFBは、中間結果を生成するように構成可能でない場合もある。図9は、図4のBLFB表記150に関連するBLFBの如きBLFBを少なくとも部分的に設定するために用いられ得るマトリクス400の他の一例を示している。BLFBに関連するコンフィギュレーション用のウィンドウ、スクリーンなどの一部として表示され得るマトリクス400は、BLFBの1つの出力(OUT_1)を設定するメカニズムを備えている。具体的にいうと、プログラマーは、BLFBへのデータ入力(IN_1,IN_2,…,IN_8)と、BLFBからのデータ出力(OUT_1,OUT_2,…,OUT_8)との関数として出力OUT_1を設定することが可能である。他の実施の形態では、この出力は、データ入力の関数としてのみ(すなわち、データ出力の関数としてではなく)設定されることが可能である。
マトリクス400は、複数のセル404を有している。各セル404は、データ入力のうちの1つに対応している。また、マトリクス400は、複数のセル408を有している。各セル408は、データ出力のうちの1つに対応している。データ入力値とデータ出力値との関数としてその出力を設定するために、プログラマーは、以上で説明した方法と同様の方法で、セル404,408にコンフィギュレーション・データを入力することが可能である。たとえば、プログラマーは、表1を参照して記載されたデータと同様のデータを入力することが可能である。
実施の形態によっては、ユーザは、ユーザ・インタフェースにおいて、BLFBのコンフィギュレーション・データをさまざまな表記方法で表示できる場合がある。たとえば、コンフィギュレーション・データは、ラダー・ダイアグラム表記に変換され、次いで、このラダー・ダイアグラム表記が、たとえばコンピュータの表示スクリーン上に表示されることが可能である。他の例としては、コンフィギュレーション・データは、機能ブロック・ダイアグラム表記(たとえば、論理機能ブロック・ダイアグラム)に変換され、この機能ブロック・ダイアグラム表記がユーザに対して表示されることが可能である。このような変換は、当業者により知られている技術を含むいかなる数の技術を用いて実現されてもよい。
本発明に対して、さまざまな変更を加えることも、他の構成を用いることも可能であるが、特定の実施の形態が、例示を目的として、図面で示され、明細書で詳細に記載されている。しかしながら、これらは、本発明を、開示された特定の形態に限定することを意図したものではなく、添付の請求の範囲により規定される本発明の精神および範疇に該当するすべての変更、他の構成、および均等物を網羅することを意図したものである。
プロセス・プラントの一例を示すブロック・ダイアグラムである。 図1に概略式に例示されているワークステーションの一例を示すブロック・ダイアグラムである。 制御モジュールを示す表示画面の一例である。 ブール論理機能ブロック表示の一例である。 ブール論理機能ブロックの設定および/またはデバッグ用のマトリクスの1つの例である。 図5のマトリクスに入力されるコンフィギュレーション・データの説明のための一例である。 図6Aのコンフィギュレーション・データに対応する等価論理回路の1つの実施の形態を示すブロック・ダイアグラムである。 図6Aのコンフィギュレーション・データに対応する等価論理回路の他の実施の形態を示すブロック・ダイアグラムである。 図5のマトリクスに入力されるコンフィギュレーション・データの説明のための他の例である。 図7Aのコンフィギュレーション・データに対応する等価論理回路の1つの実施の形態を示すブロック・ダイアグラムである。 図5のマトリクスに入力されるコンフィギュレーション・データの説明のための他の例である。 図8Aのコンフィギュレーション・データに対応する等価論理回路の1つの実施の形態を示すブロック・ダイアグラムである。 ブール論理機能ブロックの設定および/またはデバッグ用のマトリクスの他の例である。
符号の説明
10 プロセス・プラント
14,16,18,20 ノード
12a,14a,16a プロセス・コントローラ
18a,20a オペレータ・ワークステーション
22,23 フィールド・デバイス
24 I/Oデバイス
30 ネットワーク
31 データベース
50 プロセッサ
54 揮発性メモリ
58 非揮発性メモリ
62 I/Oデバイス
66 アドレス/データバス
70 表示装置
74 ユーザ入力デバイス
100 表示画面
104 制御モジュール
108,110 ブール論理機能ブロック(BLFB)
114,118 機能ブロック
150 表示画像、BLFB表現
200 マトリクス
204,208,404,408 セル
224 行
250,270,290 論理回路
254,294 ANDゲート
258,266,274,298 ORゲート
262 NORゲート
400 マトリクス

Claims (67)

  1. 表示デバイスおよび入力デバイスを備えるコンピュータを用いて、プロセス・プラントに関連する機能ブロックを設定する方法であって、
    機能ブロックの機能ブロック出力に関連付けされ、該機能ブロック出力を設定する、複数のセルを備えているマトリクスを、前記表示デバイスに表示することと、
    前記入力デバイスを用いて、前記複数のセルのうちの少なくともいくつかに入力されているコンフィギュレーション・データを受信すること
    とを有し、
    前記複数のセルの各々は、複数の変数のうちの1つの変数に対応付けされており、
    前記コンフィギュレーション・データは、1つのセルに対応付けされている前記変数が1つの入力である複数の論理関数のうちの1つを表わしているデータを有している方法。
  2. 前記複数の論理関数は、AND関数、NAND関数、OR関数、NOR関数、およびXOR関数のうちの少なくとも1つを含んでいる請求項1記載の方法。
  3. 前記コンフィギュレーション・データは、1つのセルに対応付けされている前記変数が前記複数の論理関数のうちの1つの論理関数への反転入力であるか否かを表わしているデータを含んでいる請求項1記載の方法。
  4. 前記複数の論理関数のうちの1つを表わしているデータは、前記対応付けされている前記変数が前記複数の論理関数のうちの1つの論理関数への反転入力であるか否かを表わしているデータを有している請求項3記載の方法。
  5. 前記複数の変数は、複数の機能ブロック入力を含んでいる請求項1記載の方法。
  6. 前記複数の変数は、複数の機能ブロック出力を含んでいる請求項1記載の方法。
  7. 前記複数のセルは、セル群を含んでおり、該セル群のうちの少なくともいくつかに入力されているコンフィギュレーション・データは、論理関数群に対して与えられている変数を表わす場合には、該論理関数群の出力は更なる論理関数に対して入力として与えられる請求項1記載の方法。
  8. 前記更なる論理関数は、AND関数、NAND関数、OR関数、NOR関数、およびXOR関数のうちの少なくとも1つを含んでいる請求項7記載の方法。
  9. 前記入力デバイスを用いて、前記更なる論理関数を表わしている更なるコンフィギュレーション・データを受信することをさらに有している請求項8記載の方法。
  10. 前記複数の変数は、複数の中間結果を含んでいる請求項1記載の方法。
  11. 前記複数のセルは、第1の複数のセルと第2の複数のセルとを有しており、該第1の複数のセルは、前記複数の中間結果を設定し、該第2の複数のセルは、前記複数の中間結果に基づいて前記機能ブロック出力を設定し、
    前記複数の論理関数は、第1の複数の論理関数と第2の複数の論理関数とを有しており、
    前記第1の複数のセルのうちのセルに入力される前記コンフィギュレーション・データは、前記第1の複数の論理関数のうちの1つを表わしているデータを含んでおり、
    前記第2の複数のセルのうちのセルに入力される前記コンフィギュレーション・データは、前記第2の複数の論理関数のうちの1つを表わしているデータを含んでいる請求項10記載の方法。
  12. 前記第2の複数の論理関数は、前記第1の複数の論理関数を有している請求項11記載の方法。
  13. 前記第2の複数の論理関数は、前記第1の複数の論理関数と同一である請求項12記載の方法。
  14. 前記第1の複数のセルは、複数の機能ブロック入力に少なくとも部分的に基づいて、前記複数の中間結果を設定する請求項11記載の方法。
  15. 前記第1の複数のセルは、複数の他の機能ブロック出力にさらに基づいて、前記複数の中間結果を設定する請求項14記載の方法。
  16. 前記第1の複数のセルは、前記機能ブロック出力にさらに基づいて、前記複数の中間結果を設定する請求項14記載の方法。
  17. 更なるコンフィギュレーション・データを入力すべく、ユーザ・インタフェース・メカニズムを前記表示デバイス上に表示することと、
    前記ユーザ・インタフェース・メカニズムを用いて入力される前記更なるコンフィギュレーション・データを受信することと
    をさらに有している請求項1記載の方法。
  18. 前記更なるコンフィギュレーション・データは、BADステータスを有する機能ブロック入力を前記機能ブロックが処理する方法を表わしているデータを有している請求項17記載の方法。
  19. 前記更なるコンフィギュレーション・データは、前記機能ブロック出力を保持するか否かを表わしているデータを有している請求項17記載の方法。
  20. 前記コンフィギュレーション・データは、前記機能ブロック出力をクリアする時期を決定する関数を表わしているデータを有している請求項19記載の方法。
  21. 前記更なるコンフィギュレーション・データは、前記機能ブロック出力を遅延させるか否かを表わしているデータを有している請求項17記載の方法。
  22. 前記更なるコンフィギュレーション・データは、前記機能ブロック出力がカウントに基づいて状態を変更するか否かを表わしているデータを有している請求項17記載の方法。
  23. 前記コンフィギュレーション・データに従って前記機能ブロックを作成することをさらに有している請求項1記載の方法。
  24. 前記コンフィギュレーション・データに従って前記機能ブロックを設定することをさらに有している請求項1記載の方法。
  25. 前記コンフィギュレーション・データをコンピュータ読み取り可能な媒体に格納することをさらに有している請求項1記載の方法。
  26. 前記コンフィギュレーション・データをメモリに格納することをさらに有している請求項1記載の方法。
  27. 前記プロセス・プラントに関連するネットワークを用いて、前記コンフィギュレーション・データを伝送することをさらに有している請求項1記載の方法。
  28. 表示デバイスおよび入力デバイスを備えるコンピュータを用いて、プロセス・プラントに関連する機能ブロックを設定する方法であって、
    機能ブロックの機能ブロック出力に関連付けされ、複数の中間結果を設定する、複数の第1のセルを備えている第1のマトリクスを、前記表示デバイスに表示することと、
    前記入力デバイスを用いて前記複数の第1のセルのうちの少なくともいくつかに入力される第1のコンフィギュレーション・データを受信することと、
    前記機能ブロック出力に関連付けされ、前記複数の中間結果に基づいて前記機能ブロック出力を設定する、複数の第2のセルを備えている第2のマトリクスを、前記表示デバイスに表示することと、
    前記入力デバイスを用いて前記複数の第2のセルのうちの少なくともいくつかに入力される第2のコンフィギュレーション・データを受信すること
    とを有し、
    前記複数の第1のセルのうちの各第1のセルは、複数の変数のうちの1つの変数に対応付けされており、
    前記第1のコンフィギュレーション・データは、1つの第1のセルに対応付けされている1つの変数が1つの入力である第1の複数の論理関数のうちの1つを表わしているデータを有しており、
    前記複数の第2のセルのうちの各第2のセルは、複数の中間結果のうちの1つの中間結果に対応付けされており、
    前記第2のコンフィギュレーション・データは、1つの第2のセルに対応付けされている1つの中間結果が1つの入力である第2の複数の論理関数のうちの1つを表わしているデータを有している方法。
  29. 前記第1のマトリクスおよび前記第2のマトリクスは、同一のマトリクスである請求項28記載の方法。
  30. 前記第1の論理関数は、AND関数、NAND関数、OR関数、NOR関数、およびXOR関数のうちの少なくとも1つを含んでいる請求項28記載の方法。
  31. 前記第2の論理関数は、AND関数、NAND関数、OR関数、NOR関数、およびXOR関数のうちの少なくとも1つを含んでいる請求項28記載の方法。
  32. 前記第1のコンフィギュレーション・データは、セルに対応付けされている変数が前記第1の複数の論理関数のうちの1つの論理関数に対する反転入力であるか否かを表わしているデータをさらに含んでいる請求項28記載の方法。
  33. 前記第2のコンフィギュレーション・データは、セルに対応付けされている中間結果が前記第2の複数の論理関数のうちの1つの論理関数に対する反転入力であるか否かを表わしているデータをさらに含んでいる請求項28記載の方法。
  34. 前記複数の変数は、複数の機能ブロック入力を含んでいる請求項28記載の方法。
  35. 前記複数の変数は、複数の機能ブロック出力を含んでいる請求項28記載の方法。
  36. 前記複数の第1のセルは、前記複数の中間結果のうちの1つの中間結果に対応付けされている第1のセル群を含んでおり、前記第1セル群のうちの少なくともいくつかに入力される第1のコンフィギュレーション・データが第1の論理関数群に与えられる変数を表わす場合には、該第1の論理関数群の出力は、更なる論理関数に対して入力として与えられる請求項28記載の方法。
  37. 前記更なる論理関数は、AND関数、NAND関数、OR関数、NOR関数、およびXOR関数のうちの少なくとも1つを含んでいる請求項36記載の方法。
  38. 前記入力デバイスを用いて、前記更なる論理関数を表わしている更なる第1のコンフィギュレーション・データを受信することをさらに有している請求項37記載の方法。
  39. 前記第2セルのうちの少なくともいくつかに入力される第2のコンフィギュレーション・データが、論理関数群に与えられる変数を表わす場合には、前記論理関数群の出力は、更なる論理関数に対して入力として与えられる請求項28記載の方法。
  40. 前記更なる論理関数は、AND関数、NAND関数、OR関数、NOR関数、およびXOR関数のうちの少なくとも1つを含んでいる請求項39記載の方法。
  41. 前記入力デバイスを用いて、前記更なる論理関数を表わしている更なる第1のコンフィギュレーション・データを受信することをさらに有している請求項40記載の方法。
  42. 第3のコンフィギュレーション・データを入力すべく、ユーザ・インタフェース・メカニズムを前記ディスプレイ・デバイス上に表示することと、
    前記ユーザ・インタフェース・メカニズムを用いて前記第3のコンフィギュレーション・データを受信することと
    をさらに有している請求項28記載の方法。
  43. 前記第3のコンフィギュレーション・データは、BADステータスを有する機能ブロックを該機能ブロックが処理する方法を表わしているデータを有している請求項42記載の方法。
  44. 前記第3のコンフィギュレーション・データは、前記機能ブロック出力を保持するか否かを表わしているデータを有している請求項42記載の方法。
  45. 前記第2のコンフィギュレーション・データは、前記機能ブロック出力をクリアする時期を決定する関数を表わしているデータを有している請求項44記載の方法。
  46. 前記第3のコンフィギュレーション・データは、前記機能ブロック出力を遅延させるか否かを表わしているデータを有している請求項42記載の方法。
  47. 前記第3のコンフィギュレーション・データは、前記機能ブロック出力がカウントに基づいて状態を変更するか否かを表わしているデータを有している請求項42記載の方法。
  48. 前記第1のコンフィギュレーション・データおよび前記第2のコンフィギュレーション・データに従って前記機能ブロックを設定することをさらに有している請求項28記載の方法。
  49. 前記第1のコンフィギュレーション・データおよび前記第2のコンフィギュレーション・データをコンピュータ読み取り可能な媒体に格納することをさらに有している請求項28記載の方法。
  50. 前記プロセス・プラントに関連するネットワークを用いて、前記第1のコンフィギュレーション・データおよび前記第2のコンフィギュレーション・データを伝送することをさらに有している請求項28記載の方法。
  51. 表示デバイスを備えるコンピュータを用いて、プロセス・プラントに関連する機能ブロックのデバッギングを容易にする方法であって、
    複数の変数に基づく複数の中間結果の論理関数をベースにする、前記機能ブロックの機能ブロック出力に関連付けされるとともに、該論理関数を表わしている第1のコンフィギュレーション・データを有する複数の第1のコンフィギュレーション・セルを備え、さらに、前記複数の中間結果に対応付けされる複数の中間結果表示セルを備えたマトリクスを、前記表示デバイスに表示することと、
    前記複数の変数に対応付けされる複数の値に基づいて前記複数の中間結果を決定することと、
    前記中間結果を前記複数の中間結果表示セルに表示することと
    を有する方法。
  52. 前記複数の変数に対応付けされた前記複数の値を受信することをさらに有している請求項51記載の方法。
  53. 前記マトリクスが機能ブロック出力表示セルを有しており、前記複数の中間結果に基づいて前記機能ブロック出力を決定することと、前記機能ブロック出力表示セルに前記機能ブロック出力を表示することとをさらに有している請求項51記載の方法。
  54. 前記複数の中間結果は、複数の対応する他の論理関数に基づいており、前記マトリクスは、複数の第2のコンフィギュレーション・セルを有しており、該第2のコンフィギュレーション・セルは、前記複数の対応する他の論理関数を表わしている第2のコンフィギュレーション・データを有している請求項51記載の方法。
  55. マシン読み取り可能な命令を格納する有体媒体であって、
    機能ブロックの機能ブロック出力に関連付けされ、該機能ブロック出力を設定する、複数のセルを備えたマトリクスを、前記表示デバイス上に表示する第1のコードと、
    入力デバイスを用いて、前記複数のセルのうちの少なくともいくつかに入力されるコンフィギュレーション・データを受信する第2のコードと
    を備え、
    前記複数のセルの各々が、複数の変数のうちの1つの変数に対応付けされており、
    前記コンフィギュレーション・データは、1つのセルに対応付けされている前記変数が1つの入力である複数の論理関数のうちの1つを表わしているデータを有してなる有体媒体。
  56. 前記コンフィギュレーション・データに従って前記機能ブロックを作成する第3のコードをさらに備えてなる請求項55記載の有体媒体。
  57. 前記コンフィギュレーション・データに従って前記機能ブロックを設定する第3のコードをさらに備えてなる請求項55記載の有体媒体。
  58. 前記コンフィギュレーション・データをコンピュータ読み取り可能な媒体に格納する第3のコードをさらに備えてなる請求項55記載の有体媒体。
  59. 前記コンフィギュレーション・データをメモリに格納する第3のコードをさらに備えてなる請求項55記載の有体媒体。
  60. 前記プロセス・プラントに関連するネットワークを用いて前記コンフィギュレーション・データを伝送する第3のコードをさらに備えてなる請求項55記載の有体媒体。
  61. マシン読み取り可能な命令を格納する有体媒体であって、
    機能ブロックの機能ブロック出力に関連付けされ、複数の中間結果を設定する、複数の第1のセルを備えた第1のマトリクスを、前記表示デバイス上に表示する第1のコードと、
    入力デバイスを用いて、前記複数の第1のセルのうちの少なくともいくつかに入力される第1のコンフィギュレーション・データを受信する第2のコードと、
    前記機能ブロック出力に関連付けされ、前記複数の中間結果に基づいて前記機能ブロック出力を設定する、複数の第2のセルを備えた第2のマトリクスを、前記表示デバイス上に表示する第3のコードと、
    前記入力デバイスを用いて、前記複数の第2のセルのうちの少なくともいくつかに入力される第2のコンフィギュレーション・データを受信する第4のコードと
    を備え、
    前記複数の第1のセルのうちの各第1のセルは、複数の変数のうちの1つの変数に対応付けされており、
    前記第1のコンフィギュレーション・データは、1つの第1のセルに対応付けされている1つの変数が1つの入力である第1の複数の論理関数のうちの1つを表わしているデータを有しており、
    前記複数の第2のセルのうちの各第2のセルが、複数の中間結果のうちの1つの中間結果に対応付けされており、
    前記第2のコンフィギュレーション・データは、1つの第2のセルに対応付けされている1つの中間結果が1つの入力である第2の複数の論理関数のうちの1つを表わしているデータを有している有体媒体。
  62. 前記コンフィギュレーション・データに従って前記機能ブロックを作成する第5のコードをさらに備えてなる請求項61記載の有体媒体。
  63. 前記コンフィギュレーション・データに従って前記機能ブロックを設定する第5のコードをさらに備えてなる請求項61記載の有体媒体。
  64. 前記コンフィギュレーション・データをコンピュータ読み取り可能な媒体に格納する第5のコードをさらに備えてなる請求項61記載の有体媒体。
  65. 前記コンフィギュレーション・データをメモリに格納する第5のコードをさらに備えてなる請求項61記載の有体媒体。
  66. 前記プロセス・プラントに関連するネットワークを用いて、前記コンフィギュレーション・データを伝送する第5のコードをさらに備えてなる請求項61記載の有体媒体。
  67. マシン読み取り可能な命令を格納する有体媒体であって、
    複数の変数に基づく複数の中間結果の論理関数をベースにする、前記機能ブロックの機能ブロック出力に関連付けされるとともに、該論理関数を表わしている第1のコンフィギュレーション・データを有する複数の第1のコンフィギュレーション・セルを備え、さらに前記複数の中間結果に対応付けされる複数の中間結果表示セルを備えたマトリクスを、前記表示デバイスに表示する第1のコードと、
    前記複数の変数に対応付けされる複数の値に基づいて前記複数の中間結果を決定する第2のコードと、
    前記中間結果を前記複数の中間結果表示セルに表示する第3のコードと
    を備えてなる有体媒体。
JP2004150605A 2003-05-30 2004-05-20 ブール論理機能ブロック Expired - Lifetime JP4769427B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/448,994 US7096078B2 (en) 2003-05-30 2003-05-30 Boolean logic function block
US10/448,994 2003-05-30

Publications (2)

Publication Number Publication Date
JP2004362561A true JP2004362561A (ja) 2004-12-24
JP4769427B2 JP4769427B2 (ja) 2011-09-07

Family

ID=32655763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004150605A Expired - Lifetime JP4769427B2 (ja) 2003-05-30 2004-05-20 ブール論理機能ブロック

Country Status (6)

Country Link
US (1) US7096078B2 (ja)
JP (1) JP4769427B2 (ja)
CN (1) CN100373327C (ja)
DE (1) DE102004025875B8 (ja)
GB (1) GB2402516B (ja)
HK (1) HK1072111A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009523366A (ja) * 2006-01-11 2009-06-18 フィッシャー−ローズマウント システムズ, インコーポレイテッド 無線ネットワークにおけるフィールドデバイスの予測応答時間を用いる制御システム
US8171270B2 (en) 2006-12-29 2012-05-01 Intel Corporation Asynchronous control transfer
JP2022084926A (ja) * 2015-10-09 2022-06-07 フィッシャー-ローズマウント システムズ,インコーポレイテッド 分散型工業パフォーマンス監視及び分析プラットフォーム

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7024665B2 (en) * 2002-07-24 2006-04-04 Smar Research Corporation Control systems and methods for translating code from one format into another format
US7668608B2 (en) * 2006-09-01 2010-02-23 Fisher-Rosemount Systems, Inc. Graphical programming language object editing and reporting tool
US8046519B2 (en) * 2008-10-20 2011-10-25 Daniel Measurement And Control, Inc. Coupling a specialty system, such as a metering system, to multiple control systems
US8762666B2 (en) 2008-10-27 2014-06-24 Lennox Industries, Inc. Backup and restoration of operation control data in a heating, ventilation and air conditioning network
US8744629B2 (en) 2008-10-27 2014-06-03 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US9377768B2 (en) 2008-10-27 2016-06-28 Lennox Industries Inc. Memory recovery scheme and data structure in a heating, ventilation and air conditioning network
US8295981B2 (en) 2008-10-27 2012-10-23 Lennox Industries Inc. Device commissioning in a heating, ventilation and air conditioning network
US8655491B2 (en) 2008-10-27 2014-02-18 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8437878B2 (en) 2008-10-27 2013-05-07 Lennox Industries Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US9152155B2 (en) 2008-10-27 2015-10-06 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8437877B2 (en) 2008-10-27 2013-05-07 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8855825B2 (en) 2008-10-27 2014-10-07 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8442693B2 (en) 2008-10-27 2013-05-14 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8725298B2 (en) 2008-10-27 2014-05-13 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and conditioning network
US8352081B2 (en) 2008-10-27 2013-01-08 Lennox Industries Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8798796B2 (en) 2008-10-27 2014-08-05 Lennox Industries Inc. General control techniques in a heating, ventilation and air conditioning network
US8433446B2 (en) 2008-10-27 2013-04-30 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US8564400B2 (en) 2008-10-27 2013-10-22 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8255086B2 (en) 2008-10-27 2012-08-28 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8560125B2 (en) 2008-10-27 2013-10-15 Lennox Industries Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8452456B2 (en) 2008-10-27 2013-05-28 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US9261888B2 (en) 2008-10-27 2016-02-16 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8600559B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. Method of controlling equipment in a heating, ventilation and air conditioning network
US8874815B2 (en) 2008-10-27 2014-10-28 Lennox Industries, Inc. Communication protocol system and method for a distributed architecture heating, ventilation and air conditioning network
US8352080B2 (en) 2008-10-27 2013-01-08 Lennox Industries Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8543243B2 (en) 2008-10-27 2013-09-24 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8892797B2 (en) 2008-10-27 2014-11-18 Lennox Industries Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8600558B2 (en) 2008-10-27 2013-12-03 Lennox Industries Inc. System recovery in a heating, ventilation and air conditioning network
US8452906B2 (en) 2008-10-27 2013-05-28 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8694164B2 (en) 2008-10-27 2014-04-08 Lennox Industries, Inc. Interactive user guidance interface for a heating, ventilation and air conditioning system
US8774210B2 (en) 2008-10-27 2014-07-08 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8239066B2 (en) 2008-10-27 2012-08-07 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US9268345B2 (en) 2008-10-27 2016-02-23 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8615326B2 (en) 2008-10-27 2013-12-24 Lennox Industries Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US8661165B2 (en) 2008-10-27 2014-02-25 Lennox Industries, Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US9651925B2 (en) 2008-10-27 2017-05-16 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US8463442B2 (en) 2008-10-27 2013-06-11 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed architecture heating, ventilation and air conditioning network
US8463443B2 (en) 2008-10-27 2013-06-11 Lennox Industries, Inc. Memory recovery scheme and data structure in a heating, ventilation and air conditioning network
US8994539B2 (en) 2008-10-27 2015-03-31 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US9432208B2 (en) 2008-10-27 2016-08-30 Lennox Industries Inc. Device abstraction system and method for a distributed architecture heating, ventilation and air conditioning system
US8977794B2 (en) 2008-10-27 2015-03-10 Lennox Industries, Inc. Communication protocol system and method for a distributed-architecture heating, ventilation and air conditioning network
US8548630B2 (en) 2008-10-27 2013-10-01 Lennox Industries, Inc. Alarm and diagnostics system and method for a distributed-architecture heating, ventilation and air conditioning network
US9325517B2 (en) 2008-10-27 2016-04-26 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US9678486B2 (en) 2008-10-27 2017-06-13 Lennox Industries Inc. Device abstraction system and method for a distributed-architecture heating, ventilation and air conditioning system
US8655490B2 (en) 2008-10-27 2014-02-18 Lennox Industries, Inc. System and method of use for a user interface dashboard of a heating, ventilation and air conditioning network
US9632490B2 (en) 2008-10-27 2017-04-25 Lennox Industries Inc. System and method for zoning a distributed architecture heating, ventilation and air conditioning network
US8788100B2 (en) 2008-10-27 2014-07-22 Lennox Industries Inc. System and method for zoning a distributed-architecture heating, ventilation and air conditioning network
US8802981B2 (en) 2008-10-27 2014-08-12 Lennox Industries Inc. Flush wall mount thermostat and in-set mounting plate for a heating, ventilation and air conditioning system
USD648642S1 (en) 2009-10-21 2011-11-15 Lennox Industries Inc. Thin cover plate for an electronic system controller
USD648641S1 (en) 2009-10-21 2011-11-15 Lennox Industries Inc. Thin cover plate for an electronic system controller
US9535413B2 (en) * 2010-02-12 2017-01-03 Rockwell Automation Technologies, Inc. Automatic device parameter binding method and system
US9134720B2 (en) * 2010-02-12 2015-09-15 Rockwell Automation Technologies, Inc. Macro function block for encapsulating device-level embedded logic
US8892218B2 (en) 2010-02-12 2014-11-18 Rockwell Automation Technologies, Inc. Multiple boolean inputs and outputs for device function blocks
CN102193537A (zh) * 2010-02-12 2011-09-21 洛克威尔自动控制技术股份有限公司 用于装置功能块的多重布尔输入和输出
US8260444B2 (en) 2010-02-17 2012-09-04 Lennox Industries Inc. Auxiliary controller of a HVAC system
US11320797B2 (en) 2010-09-27 2022-05-03 Fisher-Rosemount Systems, Inc Methods and apparatus to virtualize a process control system
US10802456B2 (en) 2015-10-09 2020-10-13 Fisher-Rosemount Systems, Inc. System and method for representing a cause and effect matrix as a set of numerical representations
EP3437810B1 (en) * 2016-03-30 2022-07-13 Panasonic Intellectual Property Management Co., Ltd. Data storage device, robot system, and data storage method
CN108646638B (zh) * 2018-07-12 2020-05-12 山东大学 具有柔性逻辑的控制器的配置方法、运算方法及控制器
CN109032059B (zh) * 2018-07-25 2019-12-24 山东大学 一种控制器逻辑柔性的编码、通信方法及装置
GB2592605B (en) * 2020-03-03 2023-10-25 Edwards Ltd Programmable logic controller
CN114265378A (zh) * 2021-12-22 2022-04-01 中国核动力研究设计院 Dcs逻辑算法图中算法页的元素布局及连线的处理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142708U (ja) * 1982-03-16 1983-09-26 株式会社東芝 シ−ケンス制御装置
JPH02143301A (ja) * 1988-11-25 1990-06-01 Yaskawa Electric Mfg Co Ltd モニタ装置
JPH0357001A (ja) * 1989-07-25 1991-03-12 Yaskawa Electric Mfg Co Ltd プログラミング方式
JPH06149311A (ja) * 1992-11-06 1994-05-27 Fuji Electric Co Ltd 表形式回路記述及びその関数型言語変換装置
JPH06175709A (ja) * 1992-12-04 1994-06-24 Mitsubishi Electric Corp プログラミング装置
JPH08185206A (ja) * 1994-12-28 1996-07-16 Fuji Electric Co Ltd プログラマブルコントローラ用プログラム作成方法
JPH0916219A (ja) * 1995-06-27 1997-01-17 Fuji Electric Co Ltd 回路図作成装置および回路図翻訳装置
JPH10171509A (ja) * 1996-12-05 1998-06-26 Shimadzu Corp プロセス制御装置
JP2000163259A (ja) * 1998-12-01 2000-06-16 Babcock Hitachi Kk シミュレータ・制御ロジック構築ツール
JP2003122410A (ja) * 2001-10-17 2003-04-25 Shimadzu System Solutions Co Ltd コントローラの演算実行方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236207A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Memory initialization circuit
US4914568A (en) * 1986-10-24 1990-04-03 National Instruments, Inc. Graphical system for modelling a process and associated method
JP3354588B2 (ja) * 1992-03-31 2002-12-09 日本たばこ産業株式会社 連続シール貼付け装置
FR2692055B1 (fr) * 1992-06-09 1996-10-25 Bull Sa Dispositif de conception de reseaux de commande d'informations pour la modelisation de tous processus.
GB9322137D0 (en) * 1993-10-27 1993-12-15 Logical Water Limited A system and method for defining a process structure for performing a task
US5704028A (en) * 1994-12-21 1997-12-30 Micrografx, Inc. Graphics systems and method having data fields and shape placement control
US5812394A (en) * 1995-07-21 1998-09-22 Control Systems International Object-oriented computer program, system, and method for developing control schemes for facilities
FR2741986B1 (fr) * 1995-12-05 1998-01-16 Aeg Schneider Automation Dispositif de visualisation pour automate programmable
US6094600A (en) * 1996-02-06 2000-07-25 Fisher-Rosemount Systems, Inc. System and method for managing a transaction database of records of changes to field device configurations
US5909368A (en) * 1996-04-12 1999-06-01 Fisher-Rosemount Systems, Inc. Process control system using a process control strategy distributed among multiple control elements
US5838563A (en) * 1996-04-12 1998-11-17 Fisher-Rosemont Systems, Inc. System for configuring a process control environment
US6076952A (en) * 1997-09-17 2000-06-20 National Instruments, Corp. Fieldbus network configuration utility with improved parameter control
KR100269258B1 (ko) * 1997-10-21 2000-10-16 정선종 프로세스 방법론을 위한 통합 case 정보저장소 메타 모델시스템 및 그 통합 지원 방법
EP1018060B1 (de) * 1997-11-26 2002-05-29 Moeller GmbH Kleinsteuerung
US6448982B1 (en) 1998-04-23 2002-09-10 Siemens Energy & Automation, Inc. System for graphically generating logic for a cause and effects matrix
FI108678B (fi) * 1998-06-17 2002-02-28 Neles Controls Oy Kenttälaitteiden hallintajärjestelmä
US6151494A (en) * 1998-08-19 2000-11-21 Motorola, Inc. Method and apparatus for operating and maintaining a wireless communication system
EP1141813A4 (en) * 1998-12-23 2007-10-24 Triconex Corp DEVELOPMENT AND TEST SYSTEM FOR THE MAINTENANCE OF A PROGRAM WITH CAUSE EFFECT DIAGRAM
FR2789245A1 (fr) 1999-01-28 2000-08-04 Suisse Electronique Microtech Circuit de calcul programmable base sur l'arithmetique en ligne
US6898468B2 (en) * 2003-03-28 2005-05-24 Fisher-Rosemount Systems, Inc. Function block implementation of a cause and effect matrix for use in a process safety system
DE202004006184U1 (de) * 2004-04-20 2004-06-17 Gude, Michael, Dr. Verbessertes Gate-Array oder FPGA

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142708U (ja) * 1982-03-16 1983-09-26 株式会社東芝 シ−ケンス制御装置
JPH02143301A (ja) * 1988-11-25 1990-06-01 Yaskawa Electric Mfg Co Ltd モニタ装置
JPH0357001A (ja) * 1989-07-25 1991-03-12 Yaskawa Electric Mfg Co Ltd プログラミング方式
JPH06149311A (ja) * 1992-11-06 1994-05-27 Fuji Electric Co Ltd 表形式回路記述及びその関数型言語変換装置
JPH06175709A (ja) * 1992-12-04 1994-06-24 Mitsubishi Electric Corp プログラミング装置
JPH08185206A (ja) * 1994-12-28 1996-07-16 Fuji Electric Co Ltd プログラマブルコントローラ用プログラム作成方法
JPH0916219A (ja) * 1995-06-27 1997-01-17 Fuji Electric Co Ltd 回路図作成装置および回路図翻訳装置
JPH10171509A (ja) * 1996-12-05 1998-06-26 Shimadzu Corp プロセス制御装置
JP2000163259A (ja) * 1998-12-01 2000-06-16 Babcock Hitachi Kk シミュレータ・制御ロジック構築ツール
JP2003122410A (ja) * 2001-10-17 2003-04-25 Shimadzu System Solutions Co Ltd コントローラの演算実行方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009523366A (ja) * 2006-01-11 2009-06-18 フィッシャー−ローズマウント システムズ, インコーポレイテッド 無線ネットワークにおけるフィールドデバイスの予測応答時間を用いる制御システム
US8171270B2 (en) 2006-12-29 2012-05-01 Intel Corporation Asynchronous control transfer
JP2022084926A (ja) * 2015-10-09 2022-06-07 フィッシャー-ローズマウント システムズ,インコーポレイテッド 分散型工業パフォーマンス監視及び分析プラットフォーム

Also Published As

Publication number Publication date
DE102004025875B8 (de) 2018-03-01
CN100373327C (zh) 2008-03-05
GB0411363D0 (en) 2004-06-23
GB2402516A (en) 2004-12-08
DE102004025875A1 (de) 2004-12-16
GB2402516B (en) 2007-04-18
US20040243654A1 (en) 2004-12-02
JP4769427B2 (ja) 2011-09-07
US7096078B2 (en) 2006-08-22
CN1573684A (zh) 2005-02-02
GB2402516A8 (en) 2005-03-19
HK1072111A1 (en) 2005-08-12
DE102004025875B4 (de) 2018-01-04

Similar Documents

Publication Publication Date Title
JP4769427B2 (ja) ブール論理機能ブロック
US8600524B2 (en) State machine function block with a user modifiable state transition configuration database
US10274926B2 (en) State machine function block with user-definable actions on a transition between states
US7269468B2 (en) State machine function block with a user modifiable output configuration database
JP6959228B2 (ja) プロセス制御システムの安全論理に対応するインターリンクされたユーザインターフェースを提供するためのシステム、非一時的コンピュータ可読媒体及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100507

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110620

R150 Certificate of patent or registration of utility model

Ref document number: 4769427

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140624

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250