JP2004356598A - 基板処理方法及び電気光学装置の製造方法 - Google Patents
基板処理方法及び電気光学装置の製造方法 Download PDFInfo
- Publication number
- JP2004356598A JP2004356598A JP2003155862A JP2003155862A JP2004356598A JP 2004356598 A JP2004356598 A JP 2004356598A JP 2003155862 A JP2003155862 A JP 2003155862A JP 2003155862 A JP2003155862 A JP 2003155862A JP 2004356598 A JP2004356598 A JP 2004356598A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- cleaning
- ashing
- ozone water
- processing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Cleaning By Liquid Or Steam (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【課題】環境上優れた枚葉式の剥離洗浄を可能にする。
【解決手段】基板を濃度が２０〜１００ｐｐｍのオゾン水によって処理する工程（ステップＳＯ１，ＳＯ２）を具備したことを特徴とする。
【選択図】 図１
【解決手段】基板を濃度が２０〜１００ｐｐｍのオゾン水によって処理する工程（ステップＳＯ１，ＳＯ２）を具備したことを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体基板、液晶基板等の有機物レジストの剥離洗浄に好適な基板処理方法に関する。
【０００２】
【従来の技術】
例えば、液晶装置は、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶装置の構造としては、基板の表面に画素をマトリクス状に配列させたパッシブ方式のものや、各画素毎にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）やＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ：薄膜ダイオード）等の非線形素子を設け、この非線形素子を介して信号電極と画素電極とを接続したアクティブ方式のもの等がある。
【０００３】
アクティブ方式の液晶装置は、一方の基板に、能動素子をマトリクス状に配置し、他方の基板に対向する電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【０００４】
このようなＴＦＴ基板は、洗浄、成膜、パターン形成の工程の繰返しで構成される。パターン形成工程においては、無機質機体上に形成された金属等の膜上にフォトレジストを塗布し、フォトリソグラフによって微細なパターンを形成する。次いで、この半導体ウェハ全面にＵＶ光を照射してパターン化されたレジスト膜を硬化させることにより、レジストパターンの耐ドライエッチング性を向上させる。こうして、レジストパターンをマスクとして非マスク領域をドライエッチングすることにより、パターニングが行われる。
【０００５】
ところで、パターン形成工程の際に用いられる有機物レジストの剥離洗浄には、従来、硫酸過水及びアミン系等の有機物溶剤が使用されている。メタル工程以前の工程においては、硫酸過水を用いた剥離洗浄が行われる。硫酸過水によって、半導体ウェハの表面に形成されたレジストを酸化し、ウェハ表面のレジスト、付着しているパーティクル、金属汚染物質、有機物を除去することができる。また、メタル工程以降の工程においては、有機物溶剤（有機剥離液）を用いた剥離洗浄が行われる。有機剥離液の溶解作用によって、有機物、レジストを除去することができる。こうして、下地の膜と有機物レジストとの選択比を利用して、形成した下地のパターンにダメージを与えることなく剥離処理を行っている。
【０００６】
なお、有機物溶剤を用いた剥離洗浄については、例えば特許文献１に開示されたものがある。
【０００７】
また、特許文献２においては、シリコン半導体基板を溶存オゾン水溶液で処理した後、希フッ酸水溶液で処理することにより、Ｃｕ膜を除去洗浄する洗浄方法が開示されている。
【０００８】
【特許文献１】
特開平１０−２５６２１０号公報
【０００９】
【特許文献２】
特開平８−１５３６９８号公報
【００１０】
【発明が解決しようとする課題】
ところで、通常、レジストの剥離洗浄にはバッチ方式の洗浄装置が採用される。ところが、バッチ方式の洗浄装置は、複数の洗浄槽を用意する必要があり、装置規模が大きく、また、占有面積も大きく、設備の負担が極めて大きい。また、バッチ方式では剥離液の成分の変化が比較的早いことから、剥離液の交換サイクルが短くランニングコストも増大してしまう。
【００１１】
そこで、これらの欠点を解決するものとして、枚葉方式の剥離洗浄装置を採用することが考えられる。ところが、有機物レジストの剥離液である硫酸過水及び有機物溶剤のいずれを用いる場合でも、剥離洗浄時には、これらの剥離液を約１００℃に加熱し、１０分程度のディップ処理を行う必要がある。即ち、これらの有害な剥離液を高温で用いる必要があることから、剥離液を供給するノズル等の耐久性、安全性等を考慮すると、剥離洗浄装置として枚葉式の装置を用いることはできない。
【００１２】
また、有機物溶剤を用いる場合には防爆仕様が必須である。ところが、枚葉方式のスピン洗浄装置においては、モータを使用する必要があり、防爆仕様にすることができない。これらの理由から、レジストの剥離装置としては装置コスト及びランニングコストが高く且つ１枚当たりの洗浄時間に長時間を要するバッチ式の剥離洗浄装置を採用しなければならない。
【００１３】
また、特許文献２における機能水洗浄方法は、オゾン水とフッ酸水溶液とを繰返し用いることで剥離洗浄を行うようになっている。この場合でも、これらの提案では単結晶シリコン基板の洗浄を目的としていることから特に問題はない。しかしながら、これらの提案による洗浄方法をガラス基板上に構成したポリシリコン膜の剥離洗浄に適用した場合、ポリシリコンのラフネスの特性を考慮すると、オゾン水とフッ酸水溶液との繰返し洗浄を行うことによってポリシリコン膜のラフネスが大きくなり、酸化膜に悪影響を及ぼしてしまうことが考えられる。また、単結晶シリコン基板とポリシリコン基板とでは表面電位が異なり、メタルの付着やパーティクルの付着の挙動が異なることから、単結晶シリコン基板用の機能水洗浄方法をポリシリコン基板用として単純に転用することはできない。
【００１４】
本発明はかかる問題点に鑑みてなされたものであって、剥離液として安全性に優れたオゾン水を使用することで枚葉式の剥離洗浄を可能にすると共に、１回又は２回の洗浄のみによってラフネスの増大を抑制しながら、十分な剥離洗浄効果を得ることができる基板処理方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、前記アッシング処理後の基板に対する１回のオゾン水処理のみを有する洗浄工程とを具備したことを特徴とする。
【００１６】
このような構成によれば、アッシング処理によって有機物レジスト中の残留下地材料を除去することができる。そして、１回のオゾン水処理によって、有機物レジストの剥離洗浄が行われる。安全性が高いオゾン水を使用することから、環境上優れた枚葉式の剥離洗浄装置に使用可能である。これにより、装置、設備価格及びランニングコストを低減することができ、また、環境的にも無害な剥離洗浄が可能である。
【００１７】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理及び該オゾン水処理後の水処理の１サイクルのみを有する洗浄工程とを具備したことを特徴とする。
【００１８】
このような構成によれば、アッシングによって有機物レジスト中の残留下地材料を除去し、オゾン水処理によって基板から有機物レジストを剥離させ、更に、水処理によって剥離した有機物レジストを確実に基板表面から除去することができる。
【００１９】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理と、フッ酸処理及び該フッ酸処理後の水処理との１サイクルのみを有する洗浄工程とを具備したことを特徴とする。
【００２０】
このような構成によれば、アッシングによって有機物レジスト中の残留下地材料を除去し、オゾン水処理によって基板から有機物レジストを剥離させ、更に、フッ酸水溶液を用いた処理によって、有機物レジストの確実な剥離洗浄を可能にし、水処理によって剥離した有機物レジスト及びフッ酸水溶液を基板表面から除去することができる。
【００２１】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理と、フッ酸処理及び該フッ酸処理後のオゾン水処理との１サイクルのみを有する洗浄工程とを具備したことを特徴とする。
【００２２】
このような構成によれば、フッ酸処理後のオゾン水処理によって、更に一層有機物レジストの確実な除去が可能である。
【００２３】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理、フッ酸処理、オゾン水処理及び水処理の１サイクルのみを有する洗浄工程とを具備したことを特徴とする。
【００２４】
このような構成によれば、水処理によって剥離した有機物レジストを基板表面から除去することができる。
【００２５】
前記オゾン水処理後に水処理を有することを特徴とする。
【００２６】
このような構成によれば、水処理によって剥離した有機物レジストを基板表面から確実に除去することができる。
【００２７】
また、前記オゾン水は、濃度が２０〜１００ｐｐｍであることを特徴とする。
【００２８】
このような構成によれば、オゾン水処理によって、基板上の有機物レジストを確実に剥離洗浄することができる。
【００２９】
また、前記アッシング処理は、Ｏ２プラズマによるアッシング処理であることを特徴とする。
【００３０】
このような構成によれば、残留下地材料を有害な薬液を使用することなく、確実に除去することができる。
【００３１】
また、前記フッ酸処理は、濃度が０．５〜２％のフッ酸水溶液による処理であることを特徴とする。
【００３２】
このような構成によれば、適正なフッ酸水溶液の濃度を採用することによって、短時間に且つ効果的に有機物レジストの除去が可能である。
【００３３】
また、前記洗浄工程後に、乾燥工程を更に具備したことを特徴とする。
【００３４】
このような構成によれば、洗浄シミ等を生じさせることなく、有機物レジストの確実な除去が可能である。
【００３５】
また、前記水処理は、霧状の水により物理的に洗浄を行うことを特徴とする。
【００３６】
このような構成によれば、霧状の水による物理的な洗浄力によって、有機物レジストを基板上から効果的に除去することができる。
【００３７】
また、前記アッシング処理する工程は、前記アッシング処理後の基板を冷却する工程を具備したことを特徴とする。
【００３８】
このような構成によれば、アッシング処理によって加熱された基板をオゾン水処理前に効果的に冷却させることができる。
【００３９】
また、前記基板は、電気光学装置用基板であることを特徴とする。
【００４０】
このような構成によれば、液晶装置、ＥＬ（エレクトロルミネッセンス）装置、電気泳動装置等の電気光学装置の基板や、半導体の基板にも適用することができる。
【００４１】
本発明に係る基板処理方法は、基板を第１の搬送部によってアッシング部に搬送する工程と、前記アッシング部において前記基板をアッシングする工程と、アッシング後の基板を第２の搬送部によって前記アッシング部から洗浄部に搬送する工程と、前記洗浄部において前記基板をオゾン水によって処理して剥離洗浄する工程とを具備したことを特徴とする。
【００４２】
このような構成によれば、基板は第１の搬送部によってアッシング装置に搬送され、アッシング装置においてアッシングされる。アッシング後の基板は、第２の搬送部によってアッシング装置から洗浄部に搬送されて、洗浄部においてオゾン水によって処理されて剥離洗浄される。第２の搬送部によって、アッシング後の基板を直ちに洗浄部に搬送することができ、アッシングの後短時間でオゾン水による剥離洗浄が実施可能である。これにより、アッシング時の残さを確実に除去することができる。
【００４３】
また、前記基板をアッシングする工程は、前記アッシング処理後の基板を冷却部に搬送して冷却した後前記第２の搬送部に与える工程を具備したことを特徴とする。
【００４４】
このような構成によれば、アッシング処理によって加熱された基板を洗浄部に搬送する前に効果的に冷却させることができる。
【００４５】
また、前記基板をアッシングする工程は、前記第１の搬送部によって搬送された基板を予備室に搬送してアッシング処理前に真空雰囲気下で待機させることを特徴とする。
【００４６】
このような構成によれば、事前に真空雰囲気下におかれるので、アッシング処理を迅速に行うことができる。
【００４７】
本発明に係る基板処理方法は、基板を第１の搬送手段によってアッシング装置に搬送する工程と、前記アッシング装置において前記基板をアッシングする工程と、アッシング後の基板を第２の搬送手段によって前記アッシング装置から洗浄装置に搬送する工程と、前記洗浄装置において前記基板をオゾン水によって処理して剥離洗浄する工程とを具備したことを特徴とする。
【００４８】
このような構成によれば、基板は第１の搬送手段によってアッシング装置に搬送され、アッシング装置においてアッシングされる。アッシング後の基板は、第２の搬送手段によってアッシング装置から洗浄装置に搬送されて、洗浄装置においてオゾン水によって処理されて剥離洗浄される。第２の搬送手段によって、アッシング後の基板を直ちに洗浄装置に搬送することができ、アッシングの後短時間でオゾン水による剥離洗浄が実施可能である。これにより、アッシング時の残さを確実に除去することができる。
【００４９】
本発明に係る電気光学装置の製造方法は、上記基板処理方法を用いて剥離洗浄を行った基板を用いて電気光学装置を製造することを特徴とする。
【００５０】
このような構成によれば、有機物レジストが確実に除去されており、高品位の液晶装置が得られる。
【００５１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１乃至図１１は本発明の第１の実施の形態に係り、図１及び図２は本発明の第１の実施の形態に係る基板処理方法を示すフローチャートである。図３は本実施の形態を適用する基板であるＴＦＴ基板（素子基板）の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図４は本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図である。図５は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図４のＨ−Ｈ’線の位置で切断して示す断面図である。また、図６は図４及び図５の液晶装置を詳細に示す断面図である。また、図７は素子基板の基板工程を示すフローチャートである。図８乃至図１１は本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図である。
【００５２】
本実施の形態は、有機物レジストの剥離に際して、Ｏ２プラズマ等によるフルアッシング（完全な灰化処理）を前提として、剥離洗浄液としてオゾン水Ｏ３による洗浄、オゾン水Ｏ３とフッ酸水溶液による洗浄又はオゾン水Ｏ３とフッ酸水溶液とオゾン水Ｏ３による剥離洗浄を行うことにより、枚葉式の剥離洗浄装置の使用を可能にして、装置コスト、ランニングコストを低減すると共に、環境上優れた剥離洗浄を可能にしたものである。
【００５３】
先ず、図３乃至図６を参照して、本実施の形態における剥離洗浄の対象である素子基板を用いた液晶装置の構造について説明する。
【００５４】
電気光学装置である液晶装置は、図４及び図５に示すように、ＴＦＴ基板等のＴＦＴ基板１０と対向基板２０との間に液晶５０を封入して構成される。ＴＦＴ基板１０上には画素を構成する画素電極等がマトリクス状に配置される。図３は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。
【００５５】
図３に示すように、画素領域においては、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線３ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
【００５６】
ＴＦＴ３０は走査線３ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００５７】
図６は、一つの画素に着目した液晶装置の模式的断面図である。
【００５８】
ガラスや石英等のＴＦＴ基板１０には、溝１１が形成されている。この溝１１上に遮光膜１２及び第１層間絶縁膜１３を介してＬＤＤ構造をなすＴＦＴ３０が形成されている。溝１１によって、ＴＦＴ基板の液晶５０との境界面が平坦化される。
【００５９】
ＴＦＴ３０は、チャネル領域１ａ、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層に絶縁膜２を介してゲート電極をなす走査線３ａが設けられている。なお、遮光膜１２は、ＴＦＴ３０の形成領域に対応する領域、後述するデータ線６ａ及び走査線３ａ等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この遮光膜１２によって、反射光がＴＦＴ３０のチャネル領域１ａ、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。
【００６０】
また、絶縁膜２上には、容量線１５ａ，１５ｂも形成されている。第１層間絶縁膜１３にはコンタクトホール１２ｃｖが形成されており、容量線１５ｂと遮光膜１２とはコンタクトホール１２ｃｖを介して電気的に接続されている。
【００６１】
ＴＦＴ３０上には第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上にはバリア層１７ａ，１７ｂが形成されている。第２層間絶縁膜１４にはコンタクトホール１４ｃｖが開孔されており、バリア層１７ａはコンタクトホール１４ｃｖを介して半導体層１ａのドレイン領域１ｅに接続されている。また、バリア層１７ｂは容量線１５ｂに接続されている。
【００６２】
バリア層１７ａ，１７ｂ上には第３層間絶縁膜１９が配置され、第３層間絶縁膜１９上にはデータ線６ａが積層される。データ線６ａは、第３及び第２層間絶縁膜１９，１４を貫通するコンタクトホール１９ｃｖを介してソース領域１ｄに電気的に接続される。データ線６ａ上には第４層間絶縁膜２５を介して画素電極９ａが積層されている。画素電極９ａは、第４及び第３層間絶縁膜２５，１９を貫通するコンタクトホール２５ｃｖによりバリア層１７ａに接続され、バリア層１７ａを介してドレイン領域１ｅに電気的に接続される。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００６３】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａが導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００６４】
一方、対向基板２０には、ＴＦＴアレイ基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。第１遮光膜２３上に、対向電極（共通電極）２１が基板２０全面に亘って形成されている。対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００６５】
そして、ＴＦＴ基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００６６】
図４及び図５に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。遮光膜４２は例えば遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００６７】
遮光膜４２の外側の領域に液晶を封入するシール材４１が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材４１は、ＴＦＴ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００６８】
ＴＦＴ基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２がＴＦＴ基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。ＴＦＴ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴ基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００６９】
次に、図１及び図２の洗浄方法について説明する。図１（ａ）乃至（ｄ）及び図２（ｅ）乃至（ｇ）は剥離洗浄の工程例を示している。本実施の形態においては、オゾン水Ｏ３のみによる洗浄、オゾン水Ｏ３とフッ酸水溶液による洗浄又はオゾン水Ｏ３とフッ酸水溶液とオゾン水Ｏ３による剥離洗浄を行うものであり、各洗浄工程の間に純水による洗浄（水洗）を介在させることもできる。
【００７０】
図１（ａ）は、先ず、ステップＳＡ のフルアッシングの後に、オゾン水を用いた洗浄を実施し（ステップＳＯ１ ）、次にフッ酸水溶液を用いた洗浄を実施し（ステップＳＦ１）、次に再びオゾン水を用いた洗浄を実施（ステップＳＯ２）、最後に乾燥処理を実施した（ステップＳＤ ）ものである。
【００７１】
有機物レジストの剥離洗浄においては、図１及び図２のステップＳＡ に示すように、先ず、Ｏ２プラズマを用いたフルアッシングを行う。従来、メタル工程以降の工程においては、レジストの剥離液として下地のメタル層を溶解させないために、上述したようにアミン系の有機物溶剤が用いられていた。パターニングしようとする下地膜に対するイオンを用いたドライエッチングによって、下地膜は化学反応してガス化する。ガス化した下地膜材料はイオンによってレジスト中に打ち込まれる。このように打ち込まれた残留無機物（以下、堆積ポリマーという）は有機物溶剤では剥離することができない。このため、従来、有機物溶剤にフッ化アンモニウム等を混合することで、堆積ポリマーを除去している。
【００７２】
これに対し、本実施の形態においては、有機物溶剤を使用しないようになっており、Ｏ２プラズマ装置によるフルアッシングによって、先ず、堆積ポリマーを完全に除去するようになっている。
【００７３】
堆積ポリマーが完全に除去された後、ステップＳＯ１では、例えば、濃度が５０ｐｐｍのオゾン水を用いて１５〜２００秒間の洗浄を行う。ステップＳＦ１では、例えば、１％の希フッ酸水溶液を用いて５〜６０秒間の洗浄を行う。次のステップＳＯ２では、濃度が５０ｐｐｍのオゾン水を用いて１５〜２００秒間の洗浄を行う。最後のステップＳＤ では、１５〜１２０秒間の乾燥処理を実施する。乾燥工程によって、洗浄シミ等が生じることを防止することができる。このようにオゾン水を用いた洗浄後には水洗を省略することもできる。
【００７４】
図１（ａ）の洗浄方法を、［Ｏ３（５０ｐｐｍ） →希フッ酸（１％） → Ｏ３（５０ｐｐｍ） → 乾燥］と表記する。
【００７５】
図１（ｂ）〜（ｄ）及び図２（ｅ）〜（ｇ）においても、最初にフルアッシング工程（ステップＳＡ ）を実施することは図１（ａ）の洗浄方法と同様である。
上記図１（ａ）の洗浄方法と同様の表記で図１（ｂ）〜（ｄ）及び図２（ｅ）〜（ｇ）の洗浄方法を表示すると以下のようになる。
【００７６】
図１（ｂ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） → 水洗 → 希フッ酸（１％） → 水洗 → Ｏ３（５０ｐｐｍ） → 水洗 → 乾燥］
図１（ｃ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） →希フッ酸（１％） → 水洗 → Ｏ３（５０ｐｐｍ） → 乾燥］
図１（ｄ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） →希フッ酸（１％） → 水洗 → Ｏ３（５０ｐｐｍ） → 水洗 → 乾燥］
図２（ｅ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） → 水洗 → 乾燥］
図２（ｆ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） → 水洗 →希フッ酸（１％） → 水洗→ 乾燥］
図２（ｇ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） →希フッ酸（１％） → 水洗 → 乾燥］である。
【００７７】
図１（ａ）〜（ｄ）は、オゾン水による洗浄を２回行う例であり、図２（ｅ）〜（ｇ）は、オゾン水による洗浄を１回のみ行う例である。各洗浄パターンにおいては、上記したように、濃度及び洗浄時間を適正に制御することによって、フッ酸の残さを抑制しつつ不要なエッチングを防いで、効率のよい剥離洗浄を可能にしている。なお、図１及び図２の例においては、オゾン水の濃度は５０ｐｐｍ又は１８０ｐｐｍで、フッ酸の濃度は約１％に設定したが、オゾン水の濃度として２０〜２００ｐｐｍの範囲のものを使用することができ、フッ酸水溶液の濃度として０．５〜約２％の範囲のものを使用することができる。
【００７８】
次に、上述した図３乃至図６に示す素子基板に対して図１及び図２の洗浄方法を適用した場合の製造工程について図７のフローチャートを参照して説明する。
【００７９】
先ず、石英基板、ハードガラス、シリコン基板等のＴＦＴ基板１０を用意する。用意した基板１０に対して、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴ基板１０に生じる歪みが少なくなるように前処理しておく。
【００８０】
次に、図７のステップＳ１ において、ＴＦＴ基板１０に対してエッチング等によって溝１１（図８（ａ））を形成する。即ち、有機物レジストを基板１０の表面に塗布し、フォトリソグラフによって有機物レジスト上に微細なパターンを形成する。次いで、基板１０表面の全域にＵＶ光を照射してパターン化した有機物レジストを硬化させてレジストパターンの耐ドライエッチング性を向上させる。このレジストパターンをマスクとして非マスク領域をドライエッチングする。これにより、パターニングされた溝１１を形成する。
【００８１】
本実施の形態においては、溝１１のパターン形成に際して用いた有機物レジストは、図１又は図２のフローチャートに基づいて剥離洗浄する。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００８２】
次に、図７のステップＳ２ において、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚に堆積させる。そしてフォトリソグラフィ及びエッチングにより、図８（ｂ）に示すように、平面形状が格子状の下側遮光膜１２を形成する。ステップＳ２ における下側遮光膜１２のパターン形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００８３】
次に、ステップＳ３ において、下側遮光膜１２上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１３を形成する（図８（ｃ））。この第１層間絶縁膜１３の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００８４】
次に、ステップＳ４ において、層間絶縁膜１３上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜を約５０〜２００ｎｍの粒径、好ましくは約１００ｎｍの粒径となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、図８（ｄ）に示すように、所定パターンを有する半導体層１ａを形成する。なお、半導体層１ａのパターン形成時においても、図１又は図２のフローに従って、有機物レジストの除去が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００８５】
次に、ステップＳ５ において、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化し（図８（ｅ））、続けて減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、ゲート絶縁膜２、多層の高温酸化シリコン膜（ＨＴＯ膜）２ｂや窒化シリコン膜等を形成する（図９（ｆ）。
【００８６】
この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。なお、ＨＴＯ膜２ｂの厚さは３０〜１００ｎｍである。
【００８７】
次に、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、図９（ｇ）に示すように、半導体層１ａ上にレジストマスク２ａを形成し、半導体層１ａのうちＮチャネル領域或いはＰチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする（ステップＳ６ ）。レジストマスク２ａについても、図１又は図２のフローに従って、剥離洗浄が行われる。例えば、図２（ｅ）に示す洗浄方法によって剥離洗浄する。
【００８８】
図２（ｅ）の剥離洗浄では、オゾン水のみによる洗浄を行っており、薄膜のゲート絶縁膜２及びＨＴＯ膜２ｂを削らずにレジストマスク２ａのみを除去することを可能にしている。これにより、ゲート絶縁膜２等がエッチングされてトランジスタ特性がシフトし信頼性が低下することを防止している。
【００８９】
次に、ステップＳ７ において、第１層間絶縁膜１３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール１２ｃｖを開孔する（図９（ｈ））。コンタクトホール１２ｃｖの形成時においても、図１又は図２のフローに従って有機物レジストの剥離洗浄が行われる。例えば、図２（ｅ）に示す洗浄方法によって剥離洗浄する。
【００９０】
次に、ステップＳ８ において、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。または、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、図９（ｉ）に示すように、ＴＦＴ３０のゲート電極部を含めて所定パターンの走査線３ａ及び容量線１５ａ，１５ｂを形成する。これらの走査線３ａ及び容量線１５ａ，１５ｂのパターン形成時においても、図１又は図２のフローに従って、有機物レジスタの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００９１】
次に、例えば、ＴＦＴ３０を、ＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合には、半導体層１ａに、低濃度ソース領域及び低濃度ドレイン領域を形成するために、ステップＳ９ において、走査線３ａ（ゲート電極）をマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする（図１０（ｊ））。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【００９２】
これらのステップＳ９ におけるイオン注入時に用いたレジストマスク（図示せず）についても、図１又は図２のフローに従って、有機物レジスタの剥離洗浄が行われる。例えば、この場合には、図２（ｅ）に示す洗浄方法によって剥離洗浄する。
【００９３】
更に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、図１０（ｋ）に示すように、走査線３ａよりも幅の広い平面パターンを有するレジスト層３ｂを走査線３ａ上に形成する。その後、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする（ステップＳ１０）。
【００９４】
これらのステップＳ１０におけるイオン注入時に用いたレジストマスク３ｂについても、図１又は図２のフローに従って、有機物レジスタの剥離洗浄が行われる。例えば、この場合には、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００９５】
こうして、低濃度のソース・ドレイン領域と高濃度のソース・ドレイン領域とを有するＬＤＤ構造の素子を構成する。なお、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００９６】
次に、ステップＳ１１では、走査線３ａ上に、例えば、モノシランガス、ジクロロシランガスを用いて、ＨＴＯ膜（高温酸化シリコン膜）等からなる第２層間絶縁膜１４を形成する（図１０（ｌ））。この第２層間絶縁膜１４の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃の程度の高温でアニール処理し、層間絶縁膜１４の膜質を向上させておく。
【００９７】
次に、ステップＳ１２において、第２層間絶縁膜１４及び絶縁膜２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール１４ｃｖを開孔して、半導体層１ａのドレイン領域１ｅを露出させる（図１０（ｍ））。コンタクトホール１４ｃｖの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図２（ｅ）に示す洗浄方法によって剥離洗浄する。
【００９８】
次に、ステップＳ１３において、バリア層１７ａ，１７ｂが形成される（図１０（ｎ））。即ち、第２層間絶縁膜１４上に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。または、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングによりパターニングを行って、バリア層１７ａ，１７ｂを形成する。このバリア層１７ａ，１７ｂの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００９９】
なお、バリア層１７ａはコンタクトホール１４ｃｖを埋めるように形成される。また、バリア層１７ｂは容量線１５ｂに接続されるように形成される。
【０１００】
次に、ステップＳ１４において、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜１９を形成する。第３層間絶縁膜１９の膜厚は、例えば５００〜１５００ｎｍ程度である。
【０１０１】
次に、ステップＳ１５において、第３層間絶縁膜１９、第２層間絶縁膜１４、絶縁膜２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール１９ｃｖを開孔して、半導体層１ａのソース領域１ｄを露出させる（図１０（ｏ））。コンタクトホール１９ｃｖの形成時においても、図１又は図２のフローに従って、有機物レジスタの剥離洗浄が行われる。例えば、図２（ｆ）に示す洗浄方法によって剥離洗浄する。
【０１０２】
次に、ステップＳ１６において、コンタクトホール１９ｃｖを埋めるように第３層間絶縁膜１９上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、図１１（ｐ）に示すように、所定パターンを有するデータ線６ａを形成する。これにより、データ線６ａとソース領域１ｄとが接続される。このデータ線６ａの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【０１０３】
次に、ステップＳ１７において、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第４層間絶縁膜２５を形成する。第４層間絶縁膜２５の膜厚は、例えば５００〜１５００ｎｍ程度である。
【０１０４】
次に、ステップＳ１８において、第４層間絶縁膜２５及び第３層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、図１１（ｒ）に示すコンタクトホール２５ｃｖを開孔する。このコンタクトホール２５ｃｖの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図２（ｆ）に示す洗浄方法によって剥離洗浄する。
【０１０５】
次に、ステップＳ１９において、このコンタクトホール２５ｃｖの内周面及び第４層間絶縁膜２５上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、図１１（ｓ）に示すように、画素電極９ａを形成する。なお、液晶装置を反射型の液晶装置に用いる場合には、Ａｌ（アルミニウム）等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。コンタクトホール２５ｃｖは、バリア層１７ａと画素電極９ａとを接続する。画素電極９ａの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【０１０６】
このように、本実施の形態においては、オゾン水を用いることにより、各種膜のパターニング後の有機物レジスト剥離に際して、枚葉式の剥離洗浄装置を用いて環境上優れた剥離洗浄を可能にしている。これにより、工場設備のコストを低減すると共に、枚葉式では剥離液を無駄に捨てる必要がないことからランニングコストも低減させることができる。
【０１０７】
また、上記実施の形態においては、ドライエッチング後のレジスト剥離に適用した例について説明したが、ウェットエッチング後のレジスト剥離にも同様に適用可能であることは明らかである。
【０１０８】
また、上記実施の形態においては、液晶装置のＴＦＴ基板中の画素領域の成膜時の剥離洗浄について説明したが、ＴＦＴ基板中の画素領域以外に形成する周辺回路の成膜時の剥離洗浄にも適用可能である。また、本発明は、ＥＬ（エレクトロルミネッセンス）装置、電気泳動装置等の表示パネルにも適用可能であり、更に、液晶基板に限らず、半導体基板等の有機物レジストを使用する各種成膜時の剥離洗浄に適用可能であることは明らかである。
【０１０９】
図１２は図１及び図２の水洗工程において採用することができる水洗装置を示す説明図である。
【０１１０】
水洗装置１１１はＮ２ガスの流入口と純水の流入口とを有しており、Ｎ２ガスと純水とを混合して、基板１０に向けて吐出することができるようになっている。即ち、純水はミスト状になって基板表面に吐出される。これにより、基板表面の異物を物理的に除去することができる。
【０１１１】
図１３乃至図１５は本発明の第２の実施の形態に係る基板処理方法を示すフローチャートである。
Ｏ２プラズマを用いたアッシングを行ったとしても、基板上には体積ポリマーが若干残留（以下、アッシングの残さという）する。図１及び図２のフルアッシング工程（ステップＳＡ ）後に長時間が経過すると、大気中に放置された基板上ではアッシングの残さは硬化してしまい、オゾン水による剥離洗浄では完全に除去することができないことがある。従って、本発明のオゾン水による剥離洗浄の実施には、アッシングからオゾン水洗浄までの時間を短縮することができるアッシング装置とオゾン水の洗浄装置との一体型洗浄システムの利用が極めて有効である。
【０１１２】
本実施の形態はこのようなアッシング装置とオゾン水洗浄装置との一体型の洗浄システムを利用した場合の洗浄方法を示している。
【０１１３】
アッシング装置とオゾン水洗浄装置との一体型の洗浄システムは、アッシング処理を実施するアッシングチャンバーと図１又は図２のオゾン水洗浄を行う洗浄チャンバーとを有している。そして、これらのアッシングチャンバーと洗浄チャンバーとの間は、搬送ロボットのロボットハンドによってウェハ基板を搬送することができるようになっている。また、一体型洗浄システムは、装置内においてウェハ基板を正しい位置に配置するために、ウェハ基板のノッチ合わせの機構部を備えている。
【０１１４】
更に、アッシング処理においては真空中での処理が行われるので、一体型洗浄システムは、真空引きと大気開放とをアッシング処理の前後で行うための予備室を備えていてもよい。また、一体型洗浄システムは、アッシング処理によって生じた熱を除去するための冷却プレートを備えていてもよい。
【０１１５】
一体型洗浄システムへのウェハ基板の搬入は、カセットを介して行われる。図１３のステップＳ２１においては、カセットにウェハ基板をセットする。カセット内のウェハ基板は搬送ロボットハンドによって、ノッチ合わせの機構部に搬送される（ステップＳ２２）。この搬送に要する時間は例えば３秒である。次いで、ステップＳ２３においてノッチ合わせが行われる。このノッチ合わせに要する時間は例えば５秒である。
【０１１６】
次に、ステップＳ２４では搬送ロボットハンドによってウェハ基板を予備室に搬送し、真空引きを行う（ステップＳ２５）。ノッチ合わせ機構部から予備室までの搬送に要する時間は例えば３秒であり、真空引きに要する時間は例えば２０秒である。
【０１１７】
次にステップＳ２６において、搬送ロボットハンドはウェハ基板を予備室からアッシングチャンバーに搬送する。この搬送に要する時間も例えば３秒である。ウェハ基板はアッシングチャンバー内において、例えば６０秒間アッシング処理が施される（ステップＳ２７）。これにより、図１及び図２のフルアッシング工程（ステップＳＡ ）が終了する。
【０１１８】
搬送ロボットハンドは、ステップＳ２８においてアッシングチャンバー内のウェハ基板を予備室に搬送する。この搬送には例えば３秒を要する。予備室は例えば１５秒で大気開放状態となる（ステップＳ２９）。搬送ロボットハンドは、予備室のウェハ基板を例えば３秒で冷却プレートに搬送する（ステップＳ３０）。ウェハ基板は、冷却プレートにおいて例えば６０秒間冷却される（ステップＳ３１）。次に、搬送ロボットハンドはウェハ基板を冷却プレートから洗浄チャンバーに搬送する（ステップＳ３２）。この搬送には例えば３秒を要する。即ち、フルアッシング処理の終了から例えば８４秒後には、ウェハ基板は洗浄工程に進む。
【０１１９】
次いで、ステップＳ３３において、ウェハ基板には図１又は図２に示す剥離洗浄が実施される。この剥離洗浄には、上述したように、例えば約２００秒を要する。洗浄処理が終了すると、搬送ロボットハンドは、ウェハ基板を洗浄チャンバーからノッチ合わせ機構部に搬送する（ステップＳ３４）。この搬送にも例えば３秒を要する。そして、ウェハ基板は、ノッチ合わせ機構部においてノッチ合わせ（ステップＳ３５）が行われた後、搬送ロボットハンドによってカセットに搬送され（ステップＳ３６）、カセット内に収納される（ステップＳ３７）。ノッチ合わせ及びカセットまでの搬送に要する時間は夫々５秒、３秒である。
【０１２０】
このように、本実施の形態においては、フルアッシング終了後のウェハ基板を、隣接配置されているオゾン水の洗浄装置に直ちに搬送して洗浄を開始しており、フルアッシングから比較的短時間で、オゾン水洗浄が実施される。これにより、アッシングの残さを確実に除去することが可能である。
【０１２１】
図１４の洗浄方法は、図１３の洗浄方法から予備室における真空引き及び大気開放の工程を省略したものである。また、図１５の洗浄方法は図１４の洗浄方法から冷却プレートにおける冷却工程を省略したものである。図１４及び図１５において、他の工程は図１３と同様である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る基板処理方法を示すフローチャート。
【図２】本発明の第１の実施の形態に係る基板処理方法を示すフローチャート。
【図３】本実施の形態を適用する基板であるＴＦＴ基板（素子基板）の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図４】本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図。
【図５】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図４のＨ−Ｈ’線の位置で切断して示す断面図。
【図６】図４及び図５の液晶装置を詳細に示す断面図。
【図７】素子基板の基板工程を示すフローチャート。
【図８】本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図。
【図９】本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図。
【図１０】本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図。
【図１１】本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図。
【図１２】図１及び図２の水洗工程において採用することができる水洗装置を示す説明図。
【図１３】本発明の第２の実施の形態に係る基板処理方法を示すフローチャート。
【図１４】本発明の第２の実施の形態に係る基板処理方法を示すフローチャート。
【図１５】本発明の第２の実施の形態に係る基板処理方法を示すフローチャート。
【符号の説明】
ＳＡ …フルアッシング工程、ＳＯ１，ＳＯ２…オゾン水洗浄工程、ＳＦ１…フッ酸水溶液による洗浄工程、ＳＷ１〜ＳＷ３…水洗工程、ＳＤ …乾燥工程。
【発明の属する技術分野】
本発明は、半導体基板、液晶基板等の有機物レジストの剥離洗浄に好適な基板処理方法に関する。
【０００２】
【従来の技術】
例えば、液晶装置は、ガラス基板、石英基板等の２枚の基板間に液晶を封入して構成される。液晶装置の構造としては、基板の表面に画素をマトリクス状に配列させたパッシブ方式のものや、各画素毎にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）やＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ：薄膜ダイオード）等の非線形素子を設け、この非線形素子を介して信号電極と画素電極とを接続したアクティブ方式のもの等がある。
【０００３】
アクティブ方式の液晶装置は、一方の基板に、能動素子をマトリクス状に配置し、他方の基板に対向する電極を配置して、両基板間に封止した液晶層の光学特性を画像信号に応じて変化させることで、画像表示を可能にする。
【０００４】
このようなＴＦＴ基板は、洗浄、成膜、パターン形成の工程の繰返しで構成される。パターン形成工程においては、無機質機体上に形成された金属等の膜上にフォトレジストを塗布し、フォトリソグラフによって微細なパターンを形成する。次いで、この半導体ウェハ全面にＵＶ光を照射してパターン化されたレジスト膜を硬化させることにより、レジストパターンの耐ドライエッチング性を向上させる。こうして、レジストパターンをマスクとして非マスク領域をドライエッチングすることにより、パターニングが行われる。
【０００５】
ところで、パターン形成工程の際に用いられる有機物レジストの剥離洗浄には、従来、硫酸過水及びアミン系等の有機物溶剤が使用されている。メタル工程以前の工程においては、硫酸過水を用いた剥離洗浄が行われる。硫酸過水によって、半導体ウェハの表面に形成されたレジストを酸化し、ウェハ表面のレジスト、付着しているパーティクル、金属汚染物質、有機物を除去することができる。また、メタル工程以降の工程においては、有機物溶剤（有機剥離液）を用いた剥離洗浄が行われる。有機剥離液の溶解作用によって、有機物、レジストを除去することができる。こうして、下地の膜と有機物レジストとの選択比を利用して、形成した下地のパターンにダメージを与えることなく剥離処理を行っている。
【０００６】
なお、有機物溶剤を用いた剥離洗浄については、例えば特許文献１に開示されたものがある。
【０００７】
また、特許文献２においては、シリコン半導体基板を溶存オゾン水溶液で処理した後、希フッ酸水溶液で処理することにより、Ｃｕ膜を除去洗浄する洗浄方法が開示されている。
【０００８】
【特許文献１】
特開平１０−２５６２１０号公報
【０００９】
【特許文献２】
特開平８−１５３６９８号公報
【００１０】
【発明が解決しようとする課題】
ところで、通常、レジストの剥離洗浄にはバッチ方式の洗浄装置が採用される。ところが、バッチ方式の洗浄装置は、複数の洗浄槽を用意する必要があり、装置規模が大きく、また、占有面積も大きく、設備の負担が極めて大きい。また、バッチ方式では剥離液の成分の変化が比較的早いことから、剥離液の交換サイクルが短くランニングコストも増大してしまう。
【００１１】
そこで、これらの欠点を解決するものとして、枚葉方式の剥離洗浄装置を採用することが考えられる。ところが、有機物レジストの剥離液である硫酸過水及び有機物溶剤のいずれを用いる場合でも、剥離洗浄時には、これらの剥離液を約１００℃に加熱し、１０分程度のディップ処理を行う必要がある。即ち、これらの有害な剥離液を高温で用いる必要があることから、剥離液を供給するノズル等の耐久性、安全性等を考慮すると、剥離洗浄装置として枚葉式の装置を用いることはできない。
【００１２】
また、有機物溶剤を用いる場合には防爆仕様が必須である。ところが、枚葉方式のスピン洗浄装置においては、モータを使用する必要があり、防爆仕様にすることができない。これらの理由から、レジストの剥離装置としては装置コスト及びランニングコストが高く且つ１枚当たりの洗浄時間に長時間を要するバッチ式の剥離洗浄装置を採用しなければならない。
【００１３】
また、特許文献２における機能水洗浄方法は、オゾン水とフッ酸水溶液とを繰返し用いることで剥離洗浄を行うようになっている。この場合でも、これらの提案では単結晶シリコン基板の洗浄を目的としていることから特に問題はない。しかしながら、これらの提案による洗浄方法をガラス基板上に構成したポリシリコン膜の剥離洗浄に適用した場合、ポリシリコンのラフネスの特性を考慮すると、オゾン水とフッ酸水溶液との繰返し洗浄を行うことによってポリシリコン膜のラフネスが大きくなり、酸化膜に悪影響を及ぼしてしまうことが考えられる。また、単結晶シリコン基板とポリシリコン基板とでは表面電位が異なり、メタルの付着やパーティクルの付着の挙動が異なることから、単結晶シリコン基板用の機能水洗浄方法をポリシリコン基板用として単純に転用することはできない。
【００１４】
本発明はかかる問題点に鑑みてなされたものであって、剥離液として安全性に優れたオゾン水を使用することで枚葉式の剥離洗浄を可能にすると共に、１回又は２回の洗浄のみによってラフネスの増大を抑制しながら、十分な剥離洗浄効果を得ることができる基板処理方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、前記アッシング処理後の基板に対する１回のオゾン水処理のみを有する洗浄工程とを具備したことを特徴とする。
【００１６】
このような構成によれば、アッシング処理によって有機物レジスト中の残留下地材料を除去することができる。そして、１回のオゾン水処理によって、有機物レジストの剥離洗浄が行われる。安全性が高いオゾン水を使用することから、環境上優れた枚葉式の剥離洗浄装置に使用可能である。これにより、装置、設備価格及びランニングコストを低減することができ、また、環境的にも無害な剥離洗浄が可能である。
【００１７】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理及び該オゾン水処理後の水処理の１サイクルのみを有する洗浄工程とを具備したことを特徴とする。
【００１８】
このような構成によれば、アッシングによって有機物レジスト中の残留下地材料を除去し、オゾン水処理によって基板から有機物レジストを剥離させ、更に、水処理によって剥離した有機物レジストを確実に基板表面から除去することができる。
【００１９】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理と、フッ酸処理及び該フッ酸処理後の水処理との１サイクルのみを有する洗浄工程とを具備したことを特徴とする。
【００２０】
このような構成によれば、アッシングによって有機物レジスト中の残留下地材料を除去し、オゾン水処理によって基板から有機物レジストを剥離させ、更に、フッ酸水溶液を用いた処理によって、有機物レジストの確実な剥離洗浄を可能にし、水処理によって剥離した有機物レジスト及びフッ酸水溶液を基板表面から除去することができる。
【００２１】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理と、フッ酸処理及び該フッ酸処理後のオゾン水処理との１サイクルのみを有する洗浄工程とを具備したことを特徴とする。
【００２２】
このような構成によれば、フッ酸処理後のオゾン水処理によって、更に一層有機物レジストの確実な除去が可能である。
【００２３】
本発明に係る基板処理方法は、基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理、フッ酸処理、オゾン水処理及び水処理の１サイクルのみを有する洗浄工程とを具備したことを特徴とする。
【００２４】
このような構成によれば、水処理によって剥離した有機物レジストを基板表面から除去することができる。
【００２５】
前記オゾン水処理後に水処理を有することを特徴とする。
【００２６】
このような構成によれば、水処理によって剥離した有機物レジストを基板表面から確実に除去することができる。
【００２７】
また、前記オゾン水は、濃度が２０〜１００ｐｐｍであることを特徴とする。
【００２８】
このような構成によれば、オゾン水処理によって、基板上の有機物レジストを確実に剥離洗浄することができる。
【００２９】
また、前記アッシング処理は、Ｏ２プラズマによるアッシング処理であることを特徴とする。
【００３０】
このような構成によれば、残留下地材料を有害な薬液を使用することなく、確実に除去することができる。
【００３１】
また、前記フッ酸処理は、濃度が０．５〜２％のフッ酸水溶液による処理であることを特徴とする。
【００３２】
このような構成によれば、適正なフッ酸水溶液の濃度を採用することによって、短時間に且つ効果的に有機物レジストの除去が可能である。
【００３３】
また、前記洗浄工程後に、乾燥工程を更に具備したことを特徴とする。
【００３４】
このような構成によれば、洗浄シミ等を生じさせることなく、有機物レジストの確実な除去が可能である。
【００３５】
また、前記水処理は、霧状の水により物理的に洗浄を行うことを特徴とする。
【００３６】
このような構成によれば、霧状の水による物理的な洗浄力によって、有機物レジストを基板上から効果的に除去することができる。
【００３７】
また、前記アッシング処理する工程は、前記アッシング処理後の基板を冷却する工程を具備したことを特徴とする。
【００３８】
このような構成によれば、アッシング処理によって加熱された基板をオゾン水処理前に効果的に冷却させることができる。
【００３９】
また、前記基板は、電気光学装置用基板であることを特徴とする。
【００４０】
このような構成によれば、液晶装置、ＥＬ（エレクトロルミネッセンス）装置、電気泳動装置等の電気光学装置の基板や、半導体の基板にも適用することができる。
【００４１】
本発明に係る基板処理方法は、基板を第１の搬送部によってアッシング部に搬送する工程と、前記アッシング部において前記基板をアッシングする工程と、アッシング後の基板を第２の搬送部によって前記アッシング部から洗浄部に搬送する工程と、前記洗浄部において前記基板をオゾン水によって処理して剥離洗浄する工程とを具備したことを特徴とする。
【００４２】
このような構成によれば、基板は第１の搬送部によってアッシング装置に搬送され、アッシング装置においてアッシングされる。アッシング後の基板は、第２の搬送部によってアッシング装置から洗浄部に搬送されて、洗浄部においてオゾン水によって処理されて剥離洗浄される。第２の搬送部によって、アッシング後の基板を直ちに洗浄部に搬送することができ、アッシングの後短時間でオゾン水による剥離洗浄が実施可能である。これにより、アッシング時の残さを確実に除去することができる。
【００４３】
また、前記基板をアッシングする工程は、前記アッシング処理後の基板を冷却部に搬送して冷却した後前記第２の搬送部に与える工程を具備したことを特徴とする。
【００４４】
このような構成によれば、アッシング処理によって加熱された基板を洗浄部に搬送する前に効果的に冷却させることができる。
【００４５】
また、前記基板をアッシングする工程は、前記第１の搬送部によって搬送された基板を予備室に搬送してアッシング処理前に真空雰囲気下で待機させることを特徴とする。
【００４６】
このような構成によれば、事前に真空雰囲気下におかれるので、アッシング処理を迅速に行うことができる。
【００４７】
本発明に係る基板処理方法は、基板を第１の搬送手段によってアッシング装置に搬送する工程と、前記アッシング装置において前記基板をアッシングする工程と、アッシング後の基板を第２の搬送手段によって前記アッシング装置から洗浄装置に搬送する工程と、前記洗浄装置において前記基板をオゾン水によって処理して剥離洗浄する工程とを具備したことを特徴とする。
【００４８】
このような構成によれば、基板は第１の搬送手段によってアッシング装置に搬送され、アッシング装置においてアッシングされる。アッシング後の基板は、第２の搬送手段によってアッシング装置から洗浄装置に搬送されて、洗浄装置においてオゾン水によって処理されて剥離洗浄される。第２の搬送手段によって、アッシング後の基板を直ちに洗浄装置に搬送することができ、アッシングの後短時間でオゾン水による剥離洗浄が実施可能である。これにより、アッシング時の残さを確実に除去することができる。
【００４９】
本発明に係る電気光学装置の製造方法は、上記基板処理方法を用いて剥離洗浄を行った基板を用いて電気光学装置を製造することを特徴とする。
【００５０】
このような構成によれば、有機物レジストが確実に除去されており、高品位の液晶装置が得られる。
【００５１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について詳細に説明する。図１乃至図１１は本発明の第１の実施の形態に係り、図１及び図２は本発明の第１の実施の形態に係る基板処理方法を示すフローチャートである。図３は本実施の形態を適用する基板であるＴＦＴ基板（素子基板）の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。図４は本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図である。図５は素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図４のＨ−Ｈ’線の位置で切断して示す断面図である。また、図６は図４及び図５の液晶装置を詳細に示す断面図である。また、図７は素子基板の基板工程を示すフローチャートである。図８乃至図１１は本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図である。
【００５２】
本実施の形態は、有機物レジストの剥離に際して、Ｏ２プラズマ等によるフルアッシング（完全な灰化処理）を前提として、剥離洗浄液としてオゾン水Ｏ３による洗浄、オゾン水Ｏ３とフッ酸水溶液による洗浄又はオゾン水Ｏ３とフッ酸水溶液とオゾン水Ｏ３による剥離洗浄を行うことにより、枚葉式の剥離洗浄装置の使用を可能にして、装置コスト、ランニングコストを低減すると共に、環境上優れた剥離洗浄を可能にしたものである。
【００５３】
先ず、図３乃至図６を参照して、本実施の形態における剥離洗浄の対象である素子基板を用いた液晶装置の構造について説明する。
【００５４】
電気光学装置である液晶装置は、図４及び図５に示すように、ＴＦＴ基板等のＴＦＴ基板１０と対向基板２０との間に液晶５０を封入して構成される。ＴＦＴ基板１０上には画素を構成する画素電極等がマトリクス状に配置される。図３は画素を構成するＴＦＴ基板１０上の素子の等価回路を示している。
【００５５】
図３に示すように、画素領域においては、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線３ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。
【００５６】
ＴＦＴ３０は走査線３ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。また、画素電極９ａと並列に蓄積容量７０が設けられており、蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００５７】
図６は、一つの画素に着目した液晶装置の模式的断面図である。
【００５８】
ガラスや石英等のＴＦＴ基板１０には、溝１１が形成されている。この溝１１上に遮光膜１２及び第１層間絶縁膜１３を介してＬＤＤ構造をなすＴＦＴ３０が形成されている。溝１１によって、ＴＦＴ基板の液晶５０との境界面が平坦化される。
【００５９】
ＴＦＴ３０は、チャネル領域１ａ、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層に絶縁膜２を介してゲート電極をなす走査線３ａが設けられている。なお、遮光膜１２は、ＴＦＴ３０の形成領域に対応する領域、後述するデータ線６ａ及び走査線３ａ等の形成領域、即ち各画素の非表示領域に対応した領域に形成されている。この遮光膜１２によって、反射光がＴＦＴ３０のチャネル領域１ａ、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。
【００６０】
また、絶縁膜２上には、容量線１５ａ，１５ｂも形成されている。第１層間絶縁膜１３にはコンタクトホール１２ｃｖが形成されており、容量線１５ｂと遮光膜１２とはコンタクトホール１２ｃｖを介して電気的に接続されている。
【００６１】
ＴＦＴ３０上には第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上にはバリア層１７ａ，１７ｂが形成されている。第２層間絶縁膜１４にはコンタクトホール１４ｃｖが開孔されており、バリア層１７ａはコンタクトホール１４ｃｖを介して半導体層１ａのドレイン領域１ｅに接続されている。また、バリア層１７ｂは容量線１５ｂに接続されている。
【００６２】
バリア層１７ａ，１７ｂ上には第３層間絶縁膜１９が配置され、第３層間絶縁膜１９上にはデータ線６ａが積層される。データ線６ａは、第３及び第２層間絶縁膜１９，１４を貫通するコンタクトホール１９ｃｖを介してソース領域１ｄに電気的に接続される。データ線６ａ上には第４層間絶縁膜２５を介して画素電極９ａが積層されている。画素電極９ａは、第４及び第３層間絶縁膜２５，１９を貫通するコンタクトホール２５ｃｖによりバリア層１７ａに接続され、バリア層１７ａを介してドレイン領域１ｅに電気的に接続される。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００６３】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａが導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００６４】
一方、対向基板２０には、ＴＦＴアレイ基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。第１遮光膜２３上に、対向電極（共通電極）２１が基板２０全面に亘って形成されている。対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００６５】
そして、ＴＦＴ基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００６６】
図４及び図５に示すように、対向基板２０には表示領域を区画する額縁としての遮光膜４２が設けられている。遮光膜４２は例えば遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００６７】
遮光膜４２の外側の領域に液晶を封入するシール材４１が、ＴＦＴ基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴ基板１０と対向基板２０を相互に固着する。シール材４１は、ＴＦＴ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００６８】
ＴＦＴ基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２がＴＦＴ基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。ＴＦＴ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴ基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００６９】
次に、図１及び図２の洗浄方法について説明する。図１（ａ）乃至（ｄ）及び図２（ｅ）乃至（ｇ）は剥離洗浄の工程例を示している。本実施の形態においては、オゾン水Ｏ３のみによる洗浄、オゾン水Ｏ３とフッ酸水溶液による洗浄又はオゾン水Ｏ３とフッ酸水溶液とオゾン水Ｏ３による剥離洗浄を行うものであり、各洗浄工程の間に純水による洗浄（水洗）を介在させることもできる。
【００７０】
図１（ａ）は、先ず、ステップＳＡ のフルアッシングの後に、オゾン水を用いた洗浄を実施し（ステップＳＯ１ ）、次にフッ酸水溶液を用いた洗浄を実施し（ステップＳＦ１）、次に再びオゾン水を用いた洗浄を実施（ステップＳＯ２）、最後に乾燥処理を実施した（ステップＳＤ ）ものである。
【００７１】
有機物レジストの剥離洗浄においては、図１及び図２のステップＳＡ に示すように、先ず、Ｏ２プラズマを用いたフルアッシングを行う。従来、メタル工程以降の工程においては、レジストの剥離液として下地のメタル層を溶解させないために、上述したようにアミン系の有機物溶剤が用いられていた。パターニングしようとする下地膜に対するイオンを用いたドライエッチングによって、下地膜は化学反応してガス化する。ガス化した下地膜材料はイオンによってレジスト中に打ち込まれる。このように打ち込まれた残留無機物（以下、堆積ポリマーという）は有機物溶剤では剥離することができない。このため、従来、有機物溶剤にフッ化アンモニウム等を混合することで、堆積ポリマーを除去している。
【００７２】
これに対し、本実施の形態においては、有機物溶剤を使用しないようになっており、Ｏ２プラズマ装置によるフルアッシングによって、先ず、堆積ポリマーを完全に除去するようになっている。
【００７３】
堆積ポリマーが完全に除去された後、ステップＳＯ１では、例えば、濃度が５０ｐｐｍのオゾン水を用いて１５〜２００秒間の洗浄を行う。ステップＳＦ１では、例えば、１％の希フッ酸水溶液を用いて５〜６０秒間の洗浄を行う。次のステップＳＯ２では、濃度が５０ｐｐｍのオゾン水を用いて１５〜２００秒間の洗浄を行う。最後のステップＳＤ では、１５〜１２０秒間の乾燥処理を実施する。乾燥工程によって、洗浄シミ等が生じることを防止することができる。このようにオゾン水を用いた洗浄後には水洗を省略することもできる。
【００７４】
図１（ａ）の洗浄方法を、［Ｏ３（５０ｐｐｍ） →希フッ酸（１％） → Ｏ３（５０ｐｐｍ） → 乾燥］と表記する。
【００７５】
図１（ｂ）〜（ｄ）及び図２（ｅ）〜（ｇ）においても、最初にフルアッシング工程（ステップＳＡ ）を実施することは図１（ａ）の洗浄方法と同様である。
上記図１（ａ）の洗浄方法と同様の表記で図１（ｂ）〜（ｄ）及び図２（ｅ）〜（ｇ）の洗浄方法を表示すると以下のようになる。
【００７６】
図１（ｂ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） → 水洗 → 希フッ酸（１％） → 水洗 → Ｏ３（５０ｐｐｍ） → 水洗 → 乾燥］
図１（ｃ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） →希フッ酸（１％） → 水洗 → Ｏ３（５０ｐｐｍ） → 乾燥］
図１（ｄ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） →希フッ酸（１％） → 水洗 → Ｏ３（５０ｐｐｍ） → 水洗 → 乾燥］
図２（ｅ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） → 水洗 → 乾燥］
図２（ｆ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） → 水洗 →希フッ酸（１％） → 水洗→ 乾燥］
図２（ｇ）の洗浄方法は、［Ｏ３（５０ｐｐｍ） →希フッ酸（１％） → 水洗 → 乾燥］である。
【００７７】
図１（ａ）〜（ｄ）は、オゾン水による洗浄を２回行う例であり、図２（ｅ）〜（ｇ）は、オゾン水による洗浄を１回のみ行う例である。各洗浄パターンにおいては、上記したように、濃度及び洗浄時間を適正に制御することによって、フッ酸の残さを抑制しつつ不要なエッチングを防いで、効率のよい剥離洗浄を可能にしている。なお、図１及び図２の例においては、オゾン水の濃度は５０ｐｐｍ又は１８０ｐｐｍで、フッ酸の濃度は約１％に設定したが、オゾン水の濃度として２０〜２００ｐｐｍの範囲のものを使用することができ、フッ酸水溶液の濃度として０．５〜約２％の範囲のものを使用することができる。
【００７８】
次に、上述した図３乃至図６に示す素子基板に対して図１及び図２の洗浄方法を適用した場合の製造工程について図７のフローチャートを参照して説明する。
【００７９】
先ず、石英基板、ハードガラス、シリコン基板等のＴＦＴ基板１０を用意する。用意した基板１０に対して、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴ基板１０に生じる歪みが少なくなるように前処理しておく。
【００８０】
次に、図７のステップＳ１ において、ＴＦＴ基板１０に対してエッチング等によって溝１１（図８（ａ））を形成する。即ち、有機物レジストを基板１０の表面に塗布し、フォトリソグラフによって有機物レジスト上に微細なパターンを形成する。次いで、基板１０表面の全域にＵＶ光を照射してパターン化した有機物レジストを硬化させてレジストパターンの耐ドライエッチング性を向上させる。このレジストパターンをマスクとして非マスク領域をドライエッチングする。これにより、パターニングされた溝１１を形成する。
【００８１】
本実施の形態においては、溝１１のパターン形成に際して用いた有機物レジストは、図１又は図２のフローチャートに基づいて剥離洗浄する。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００８２】
次に、図７のステップＳ２ において、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｄ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚に堆積させる。そしてフォトリソグラフィ及びエッチングにより、図８（ｂ）に示すように、平面形状が格子状の下側遮光膜１２を形成する。ステップＳ２ における下側遮光膜１２のパターン形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００８３】
次に、ステップＳ３ において、下側遮光膜１２上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜１３を形成する（図８（ｃ））。この第１層間絶縁膜１３の膜厚は、例えば約５００〜２０００ｎｍ程度とする。
【００８４】
次に、ステップＳ４ において、層間絶縁膜１３上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜を約５０〜２００ｎｍの粒径、好ましくは約１００ｎｍの粒径となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を使ったアニール処理でもよいし、エキシマレーザー等を用いたレーザーアニールでもよい。この際、画素スイッチング用のＴＦＴ３０を、ｎチャネル型とするかｐチャネル型にするかに応じて、Ｖ族元素やＩＩＩ族元素のドーパントを僅かにイオン注入等によりドープしてもよい。そして、フォトリソグラフィ及びエッチングにより、図８（ｄ）に示すように、所定パターンを有する半導体層１ａを形成する。なお、半導体層１ａのパターン形成時においても、図１又は図２のフローに従って、有機物レジストの除去が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００８５】
次に、ステップＳ５ において、ＴＦＴ３０を構成する半導体層１ａを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化し（図８（ｅ））、続けて減圧ＣＶＤ法等により、若しくは両者を続けて行うことにより、ゲート絶縁膜２、多層の高温酸化シリコン膜（ＨＴＯ膜）２ｂや窒化シリコン膜等を形成する（図９（ｆ）。
【００８６】
この結果、半導体層１ａは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。なお、ＨＴＯ膜２ｂの厚さは３０〜１００ｎｍである。
【００８７】
次に、画素スイッチング用のＴＦＴ３０のスレッシュホールド電圧Ｖｔｈを制御するために、図９（ｇ）に示すように、半導体層１ａ上にレジストマスク２ａを形成し、半導体層１ａのうちＮチャネル領域或いはＰチャネル領域に、ボロン等のドーパントを予め設定された所定量だけイオン注入等によりドープする（ステップＳ６ ）。レジストマスク２ａについても、図１又は図２のフローに従って、剥離洗浄が行われる。例えば、図２（ｅ）に示す洗浄方法によって剥離洗浄する。
【００８８】
図２（ｅ）の剥離洗浄では、オゾン水のみによる洗浄を行っており、薄膜のゲート絶縁膜２及びＨＴＯ膜２ｂを削らずにレジストマスク２ａのみを除去することを可能にしている。これにより、ゲート絶縁膜２等がエッチングされてトランジスタ特性がシフトし信頼性が低下することを防止している。
【００８９】
次に、ステップＳ７ において、第１層間絶縁膜１３に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール１２ｃｖを開孔する（図９（ｈ））。コンタクトホール１２ｃｖの形成時においても、図１又は図２のフローに従って有機物レジストの剥離洗浄が行われる。例えば、図２（ｅ）に示す洗浄方法によって剥離洗浄する。
【００９０】
次に、ステップＳ８ において、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。または、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングにより、図９（ｉ）に示すように、ＴＦＴ３０のゲート電極部を含めて所定パターンの走査線３ａ及び容量線１５ａ，１５ｂを形成する。これらの走査線３ａ及び容量線１５ａ，１５ｂのパターン形成時においても、図１又は図２のフローに従って、有機物レジスタの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００９１】
次に、例えば、ＴＦＴ３０を、ＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合には、半導体層１ａに、低濃度ソース領域及び低濃度ドレイン領域を形成するために、ステップＳ９ において、走査線３ａ（ゲート電極）をマスクとして、Ｐ等のＶ族元素のドーパントを低濃度で（例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にて）ドープする（図１０（ｊ））。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。
【００９２】
これらのステップＳ９ におけるイオン注入時に用いたレジストマスク（図示せず）についても、図１又は図２のフローに従って、有機物レジスタの剥離洗浄が行われる。例えば、この場合には、図２（ｅ）に示す洗浄方法によって剥離洗浄する。
【００９３】
更に、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、図１０（ｋ）に示すように、走査線３ａよりも幅の広い平面パターンを有するレジスト層３ｂを走査線３ａ上に形成する。その後、Ｐ等のＶ族元素のドーパントを高濃度で（例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にて）ドープする（ステップＳ１０）。
【００９４】
これらのステップＳ１０におけるイオン注入時に用いたレジストマスク３ｂについても、図１又は図２のフローに従って、有機物レジスタの剥離洗浄が行われる。例えば、この場合には、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００９５】
こうして、低濃度のソース・ドレイン領域と高濃度のソース・ドレイン領域とを有するＬＤＤ構造の素子を構成する。なお、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより走査線３ａは更に低抵抗化される。
【００９６】
次に、ステップＳ１１では、走査線３ａ上に、例えば、モノシランガス、ジクロロシランガスを用いて、ＨＴＯ膜（高温酸化シリコン膜）等からなる第２層間絶縁膜１４を形成する（図１０（ｌ））。この第２層間絶縁膜１４の膜厚は、例えば約５００〜２０００ｎｍ程度とする。ここで好ましくは、８００℃の程度の高温でアニール処理し、層間絶縁膜１４の膜質を向上させておく。
【００９７】
次に、ステップＳ１２において、第２層間絶縁膜１４及び絶縁膜２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール１４ｃｖを開孔して、半導体層１ａのドレイン領域１ｅを露出させる（図１０（ｍ））。コンタクトホール１４ｃｖの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図２（ｅ）に示す洗浄方法によって剥離洗浄する。
【００９８】
次に、ステップＳ１３において、バリア層１７ａ，１７ｂが形成される（図１０（ｎ））。即ち、第２層間絶縁膜１４上に、減圧ＣＶＤ法等によりポリシリコン膜を堆積し、更にリン（Ｐ）を熱拡散し、このポリシリコン膜を導電化する。または、Ｐイオンをこのポリシリコン膜の成膜と同時に導入したドープトシリコン膜を用いてもよい。このポリシリコン膜の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約１５０ｎｍ程度である。そして、フォトリソグラフィ及びエッチングによりパターニングを行って、バリア層１７ａ，１７ｂを形成する。このバリア層１７ａ，１７ｂの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【００９９】
なお、バリア層１７ａはコンタクトホール１４ｃｖを埋めるように形成される。また、バリア層１７ｂは容量線１５ｂに接続されるように形成される。
【０１００】
次に、ステップＳ１４において、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第３層間絶縁膜１９を形成する。第３層間絶縁膜１９の膜厚は、例えば５００〜１５００ｎｍ程度である。
【０１０１】
次に、ステップＳ１５において、第３層間絶縁膜１９、第２層間絶縁膜１４、絶縁膜２に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、コンタクトホール１９ｃｖを開孔して、半導体層１ａのソース領域１ｄを露出させる（図１０（ｏ））。コンタクトホール１９ｃｖの形成時においても、図１又は図２のフローに従って、有機物レジスタの剥離洗浄が行われる。例えば、図２（ｆ）に示す洗浄方法によって剥離洗浄する。
【０１０２】
次に、ステップＳ１６において、コンタクトホール１９ｃｖを埋めるように第３層間絶縁膜１９上の全面に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。そして、フォトリソグラフィ及びエッチングにより、図１１（ｐ）に示すように、所定パターンを有するデータ線６ａを形成する。これにより、データ線６ａとソース領域１ｄとが接続される。このデータ線６ａの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【０１０３】
次に、ステップＳ１７において、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第４層間絶縁膜２５を形成する。第４層間絶縁膜２５の膜厚は、例えば５００〜１５００ｎｍ程度である。
【０１０４】
次に、ステップＳ１８において、第４層間絶縁膜２５及び第３層間絶縁膜１９に対する反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、図１１（ｒ）に示すコンタクトホール２５ｃｖを開孔する。このコンタクトホール２５ｃｖの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図２（ｆ）に示す洗浄方法によって剥離洗浄する。
【０１０５】
次に、ステップＳ１９において、このコンタクトホール２５ｃｖの内周面及び第４層間絶縁膜２５上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性膜を、約５０〜２００ｎｍの厚さに堆積する。そして、フォトリソグラフィ及びエッチングにより、図１１（ｓ）に示すように、画素電極９ａを形成する。なお、液晶装置を反射型の液晶装置に用いる場合には、Ａｌ（アルミニウム）等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。コンタクトホール２５ｃｖは、バリア層１７ａと画素電極９ａとを接続する。画素電極９ａの形成時においても、図１又は図２のフローに従って、有機物レジストの剥離洗浄が行われる。例えば、図１（ｂ）に示す洗浄方法によって剥離洗浄する。
【０１０６】
このように、本実施の形態においては、オゾン水を用いることにより、各種膜のパターニング後の有機物レジスト剥離に際して、枚葉式の剥離洗浄装置を用いて環境上優れた剥離洗浄を可能にしている。これにより、工場設備のコストを低減すると共に、枚葉式では剥離液を無駄に捨てる必要がないことからランニングコストも低減させることができる。
【０１０７】
また、上記実施の形態においては、ドライエッチング後のレジスト剥離に適用した例について説明したが、ウェットエッチング後のレジスト剥離にも同様に適用可能であることは明らかである。
【０１０８】
また、上記実施の形態においては、液晶装置のＴＦＴ基板中の画素領域の成膜時の剥離洗浄について説明したが、ＴＦＴ基板中の画素領域以外に形成する周辺回路の成膜時の剥離洗浄にも適用可能である。また、本発明は、ＥＬ（エレクトロルミネッセンス）装置、電気泳動装置等の表示パネルにも適用可能であり、更に、液晶基板に限らず、半導体基板等の有機物レジストを使用する各種成膜時の剥離洗浄に適用可能であることは明らかである。
【０１０９】
図１２は図１及び図２の水洗工程において採用することができる水洗装置を示す説明図である。
【０１１０】
水洗装置１１１はＮ２ガスの流入口と純水の流入口とを有しており、Ｎ２ガスと純水とを混合して、基板１０に向けて吐出することができるようになっている。即ち、純水はミスト状になって基板表面に吐出される。これにより、基板表面の異物を物理的に除去することができる。
【０１１１】
図１３乃至図１５は本発明の第２の実施の形態に係る基板処理方法を示すフローチャートである。
Ｏ２プラズマを用いたアッシングを行ったとしても、基板上には体積ポリマーが若干残留（以下、アッシングの残さという）する。図１及び図２のフルアッシング工程（ステップＳＡ ）後に長時間が経過すると、大気中に放置された基板上ではアッシングの残さは硬化してしまい、オゾン水による剥離洗浄では完全に除去することができないことがある。従って、本発明のオゾン水による剥離洗浄の実施には、アッシングからオゾン水洗浄までの時間を短縮することができるアッシング装置とオゾン水の洗浄装置との一体型洗浄システムの利用が極めて有効である。
【０１１２】
本実施の形態はこのようなアッシング装置とオゾン水洗浄装置との一体型の洗浄システムを利用した場合の洗浄方法を示している。
【０１１３】
アッシング装置とオゾン水洗浄装置との一体型の洗浄システムは、アッシング処理を実施するアッシングチャンバーと図１又は図２のオゾン水洗浄を行う洗浄チャンバーとを有している。そして、これらのアッシングチャンバーと洗浄チャンバーとの間は、搬送ロボットのロボットハンドによってウェハ基板を搬送することができるようになっている。また、一体型洗浄システムは、装置内においてウェハ基板を正しい位置に配置するために、ウェハ基板のノッチ合わせの機構部を備えている。
【０１１４】
更に、アッシング処理においては真空中での処理が行われるので、一体型洗浄システムは、真空引きと大気開放とをアッシング処理の前後で行うための予備室を備えていてもよい。また、一体型洗浄システムは、アッシング処理によって生じた熱を除去するための冷却プレートを備えていてもよい。
【０１１５】
一体型洗浄システムへのウェハ基板の搬入は、カセットを介して行われる。図１３のステップＳ２１においては、カセットにウェハ基板をセットする。カセット内のウェハ基板は搬送ロボットハンドによって、ノッチ合わせの機構部に搬送される（ステップＳ２２）。この搬送に要する時間は例えば３秒である。次いで、ステップＳ２３においてノッチ合わせが行われる。このノッチ合わせに要する時間は例えば５秒である。
【０１１６】
次に、ステップＳ２４では搬送ロボットハンドによってウェハ基板を予備室に搬送し、真空引きを行う（ステップＳ２５）。ノッチ合わせ機構部から予備室までの搬送に要する時間は例えば３秒であり、真空引きに要する時間は例えば２０秒である。
【０１１７】
次にステップＳ２６において、搬送ロボットハンドはウェハ基板を予備室からアッシングチャンバーに搬送する。この搬送に要する時間も例えば３秒である。ウェハ基板はアッシングチャンバー内において、例えば６０秒間アッシング処理が施される（ステップＳ２７）。これにより、図１及び図２のフルアッシング工程（ステップＳＡ ）が終了する。
【０１１８】
搬送ロボットハンドは、ステップＳ２８においてアッシングチャンバー内のウェハ基板を予備室に搬送する。この搬送には例えば３秒を要する。予備室は例えば１５秒で大気開放状態となる（ステップＳ２９）。搬送ロボットハンドは、予備室のウェハ基板を例えば３秒で冷却プレートに搬送する（ステップＳ３０）。ウェハ基板は、冷却プレートにおいて例えば６０秒間冷却される（ステップＳ３１）。次に、搬送ロボットハンドはウェハ基板を冷却プレートから洗浄チャンバーに搬送する（ステップＳ３２）。この搬送には例えば３秒を要する。即ち、フルアッシング処理の終了から例えば８４秒後には、ウェハ基板は洗浄工程に進む。
【０１１９】
次いで、ステップＳ３３において、ウェハ基板には図１又は図２に示す剥離洗浄が実施される。この剥離洗浄には、上述したように、例えば約２００秒を要する。洗浄処理が終了すると、搬送ロボットハンドは、ウェハ基板を洗浄チャンバーからノッチ合わせ機構部に搬送する（ステップＳ３４）。この搬送にも例えば３秒を要する。そして、ウェハ基板は、ノッチ合わせ機構部においてノッチ合わせ（ステップＳ３５）が行われた後、搬送ロボットハンドによってカセットに搬送され（ステップＳ３６）、カセット内に収納される（ステップＳ３７）。ノッチ合わせ及びカセットまでの搬送に要する時間は夫々５秒、３秒である。
【０１２０】
このように、本実施の形態においては、フルアッシング終了後のウェハ基板を、隣接配置されているオゾン水の洗浄装置に直ちに搬送して洗浄を開始しており、フルアッシングから比較的短時間で、オゾン水洗浄が実施される。これにより、アッシングの残さを確実に除去することが可能である。
【０１２１】
図１４の洗浄方法は、図１３の洗浄方法から予備室における真空引き及び大気開放の工程を省略したものである。また、図１５の洗浄方法は図１４の洗浄方法から冷却プレートにおける冷却工程を省略したものである。図１４及び図１５において、他の工程は図１３と同様である。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る基板処理方法を示すフローチャート。
【図２】本発明の第１の実施の形態に係る基板処理方法を示すフローチャート。
【図３】本実施の形態を適用する基板であるＴＦＴ基板（素子基板）の画素領域を構成する複数の画素における各種素子、配線等の等価回路図。
【図４】本実施の形態を適用する素子基板を用いた液晶装置の平面図であり、素子基板の上に形成された各構成要素と共に対向基板側から見た平面図。
【図５】素子基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図４のＨ−Ｈ’線の位置で切断して示す断面図。
【図６】図４及び図５の液晶装置を詳細に示す断面図。
【図７】素子基板の基板工程を示すフローチャート。
【図８】本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図。
【図９】本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図。
【図１０】本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図。
【図１１】本実施の形態に係る基板処理方法を適用した液晶基板の製造方法を断面図によって工程順に示す工程図。
【図１２】図１及び図２の水洗工程において採用することができる水洗装置を示す説明図。
【図１３】本発明の第２の実施の形態に係る基板処理方法を示すフローチャート。
【図１４】本発明の第２の実施の形態に係る基板処理方法を示すフローチャート。
【図１５】本発明の第２の実施の形態に係る基板処理方法を示すフローチャート。
【符号の説明】
ＳＡ …フルアッシング工程、ＳＯ１，ＳＯ２…オゾン水洗浄工程、ＳＦ１…フッ酸水溶液による洗浄工程、ＳＷ１〜ＳＷ３…水洗工程、ＳＤ …乾燥工程。
Claims (18)
- 基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対する１回のオゾン水処理のみを有する洗浄工程とを具備したことを特徴とする基板処理方法。 - 基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理及び該オゾン水処理後の水処理の１サイクルのみを有する洗浄工程とを具備したことを特徴とする基板処理方法。 - 基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理と、フッ酸処理及び該フッ酸処理後の水処理との１サイクルのみを有する洗浄工程とを具備したことを特徴とする基板処理方法。 - 基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理と、フッ酸処理及び該フッ酸処理後のオゾン水処理との１サイクルのみを有する洗浄工程とを具備したことを特徴とする基板処理方法。 - 基板上の残留下地材料を除去するアッシング処理を実施する工程と、
前記アッシング処理後の基板に対するオゾン水処理、フッ酸処理、オゾン水処理及び水処理の１サイクルのみを有する洗浄工程とを具備したことを特徴とする基板処理方法。 - 前記オゾン水処理後に水処理を有することを特徴とする請求項１乃至５に記載の基板処理方法。
- 前記オゾン水は、濃度が２０〜１００ｐｐｍであることを特徴とする請求項１に記載の基板処理方法。
- 前記アッシング処理は、Ｏ２プラズマによるアッシング処理であり、該アッシング処理により前記残留下地材料を除去することを特徴とする請求項１に記載の基板処理方法。
- 前記フッ酸処理は、濃度が０．５〜２％のフッ酸水溶液による処理であることを特徴とする請求項５乃至７のいずれか１つに記載の基板処理方法。
- 前記洗浄工程後に、乾燥工程を更に具備したことを特徴とする請求項１乃至７のいずれか１つに記載の基板処理方法。
- 前記水処理は、霧状の水により物理的に洗浄を行うことを特徴とする請求項４乃至７のいずれか１つに記載の基板処理方法。
- 前記アッシング処理する工程は、前記アッシング処理後の基板を冷却する工程を具備したことを特徴とする請求項１乃至７のいずれか１つに記載の基板処理方法。
- 前記基板は、電気光学装置用基板であることを特徴とする請求項１乃至７のいずれか一つに記載の基板処理方法。
- 基板を第１の搬送部によってアッシング部に搬送する工程と、
前記アッシング部において前記基板をアッシングする工程と、
アッシング後の基板を第２の搬送部によって前記アッシング部から洗浄部に搬送する工程と、
前記洗浄部において前記基板をオゾン水によって処理して剥離洗浄する工程とを具備したことを特徴とする基板処理方法。 - 前記基板をアッシングする工程は、前記アッシング処理後の基板を冷却部に搬送して冷却した後前記第２の搬送部に与える工程を具備したことを特徴とする請求項１４に記載の基板処理方法。
- 前記基板をアッシングする工程は、前記第１の搬送部によって搬送された基板を予備室に搬送してアッシング処理前に真空雰囲気下で待機させることを特徴とする請求項１４に記載の基板処理方法。
- 基板を第１の搬送手段によってアッシング装置に搬送する工程と、
前記アッシング装置において前記基板をアッシングする工程と、
アッシング後の基板を第２の搬送手段によって前記アッシング装置から洗浄装置に搬送する工程と、
前記洗浄装置において前記基板をオゾン水によって処理して剥離洗浄する工程とを具備したことを特徴とする基板処理方法。 - 請求項１乃至１７のいずれか１つに記載の基板処理方法を用いて剥離洗浄を行った基板を用いて電気光学装置を製造することを特徴とする電気光学装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155862A JP2004356598A (ja) | 2003-05-30 | 2003-05-30 | 基板処理方法及び電気光学装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003155862A JP2004356598A (ja) | 2003-05-30 | 2003-05-30 | 基板処理方法及び電気光学装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356598A true JP2004356598A (ja) | 2004-12-16 |
Family
ID=34050141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003155862A Pending JP2004356598A (ja) | 2003-05-30 | 2003-05-30 | 基板処理方法及び電気光学装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004356598A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269960A (ja) * | 2005-03-25 | 2006-10-05 | Komatsu Electronic Metals Co Ltd | 半導体基板の洗浄方法、および半導体基板の製造方法 |
| JP2008085231A (ja) * | 2006-09-28 | 2008-04-10 | Sharp Manufacturing System Corp | 基板上の残留有機物除去方法 |
| WO2008146834A1 (ja) * | 2007-06-01 | 2008-12-04 | Sharp Kabushiki Kaisha | レジスト除去方法、半導体製造方法、及びレジスト除去装置 |
| JP2019201072A (ja) * | 2018-05-15 | 2019-11-21 | 株式会社デンソー | 半導体装置の製造方法 |
-
2003
- 2003-05-30 JP JP2003155862A patent/JP2004356598A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006269960A (ja) * | 2005-03-25 | 2006-10-05 | Komatsu Electronic Metals Co Ltd | 半導体基板の洗浄方法、および半導体基板の製造方法 |
| JP2008085231A (ja) * | 2006-09-28 | 2008-04-10 | Sharp Manufacturing System Corp | 基板上の残留有機物除去方法 |
| WO2008146834A1 (ja) * | 2007-06-01 | 2008-12-04 | Sharp Kabushiki Kaisha | レジスト除去方法、半導体製造方法、及びレジスト除去装置 |
| JP2008300704A (ja) * | 2007-06-01 | 2008-12-11 | Sharp Corp | レジスト除去方法、半導体製造方法、及びレジスト除去装置 |
| JP2019201072A (ja) * | 2018-05-15 | 2019-11-21 | 株式会社デンソー | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9368514B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7405033B2 (en) | Method for manufacturing resist pattern and method for manufacturing semiconductor device | |
| EP1640806B1 (en) | Composition for stripping photoresist and method for manufacturing thin film transistor array panel using the same | |
| US6461437B1 (en) | Apparatus used for fabricating liquid crystal device and method of fabricating the same | |
| KR20090039623A (ko) | 박막 트랜지스터 장치 및 그 제조방법과, 표시장치 | |
| US6759350B2 (en) | Method for improving contact hole patterning | |
| KR100492727B1 (ko) | 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법 | |
| US7011996B2 (en) | Method of manufacturing thin film transistor | |
| JP2004356598A (ja) | 基板処理方法及び電気光学装置の製造方法 | |
| US7811867B2 (en) | Method for manufacturing pixel structure | |
| US6890856B2 (en) | Method for eliminating process byproduct during fabrication of liquid crystal display | |
| WO2001061760A1 (fr) | Procede de fabrication d'un transistor a couches minces, et ecran a cristaux liquides | |
| JP2007249175A (ja) | 電気光学装置の製造方法 | |
| JP4082157B2 (ja) | 電気光学装置用基板の製造方法 | |
| JP2003037271A (ja) | 半導体装置およびその作製方法 | |
| JP2007134730A (ja) | 表示装置 | |
| JP2004235422A (ja) | 基板剥離洗浄方法及び電気光学装置用基板の製造方法 | |
| JP2004125882A (ja) | 基板洗浄方法 | |
| JPH11345874A (ja) | 半導体装置の製造方法 | |
| JP2004125881A (ja) | 基板洗浄方法 | |
| JP2003172949A (ja) | 表示装置用アレイ基板の製造方法 | |
| JP4583533B2 (ja) | 金属配線の形成方法 | |
| JP3692800B2 (ja) | レジストマスクの除去方法、並びにトランジスタ及び液晶パネルの製造方法 | |
| JP2004121906A (ja) | 基板洗浄方法 | |
| JP2002164543A (ja) | 半導体装置、電気光学装置およびそれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060221 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070403 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |