JP2004356261A - 電力用半導体装置 - Google Patents

電力用半導体装置 Download PDF

Info

Publication number
JP2004356261A
JP2004356261A JP2003150371A JP2003150371A JP2004356261A JP 2004356261 A JP2004356261 A JP 2004356261A JP 2003150371 A JP2003150371 A JP 2003150371A JP 2003150371 A JP2003150371 A JP 2003150371A JP 2004356261 A JP2004356261 A JP 2004356261A
Authority
JP
Japan
Prior art keywords
pattern
power semiconductor
semiconductor device
gap regulating
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003150371A
Other languages
English (en)
Inventor
Nobuyoshi Kimoto
信義 木本
Naoki Yoshimatsu
直樹 吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2003150371A priority Critical patent/JP2004356261A/ja
Publication of JP2004356261A publication Critical patent/JP2004356261A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】クラックが発生・進展しにくい電力用半導体装置を提供する。
【解決手段】電力用半導体素子16が表面42側に実装された絶縁基板10と、絶縁基板10の裏面44側に配置された放熱板20とが、接合部材50を介して接合された電力用半導体装置1であって、絶縁基板10及び放熱板20の間隙を規制する間隙規制部30が、接合部材50の外側領域22に設けられている。
【選択図】 図2

Description

【0001】
【発明の属する技術分野】
本発明は、電力用半導体装置に関し、詳細には、発熱する電力用半導体素子の実装された絶縁基板が、接合部材を介して放熱板に接合されている電力用半導体装置に関する。
【0002】
【従来の技術】
電力用半導体素子116は多量の熱を発生する素子であり、その熱を逃がすために、図1に示すように、電力用半導体素子116の実装された絶縁基板110は、ハンダ接合部材150を介して放熱板120に接合されている。絶縁基板110においては、電力用半導体素子116の接続される回路電極パターン112が表面に、ハンダ接合材150を介して放熱板120に接合される接合パターン114が裏面に、それぞれ形成されている。
【0003】
そして、絶縁基板110と放熱板120との間隔、すなわちハンダ接合部材150の厚みを一定にするために、スペーサ130がハンダ接合部材150の中にを配置された構成が開示されている(例えば、特許文献1及び特許文献2参照。)。
【0004】
【特許文献1】
特開平05−121603号公報
【特許文献2】
特開平05−160289号公報
【0005】
電力用半導体素子116がオン動作を行うと発熱し、素子116がオフ動作になると発熱が止まるので、電力用半導体素子116がオン・オフ動作を行うことにより、温度サイクル試験がなされているのと大略等価である。電力用半導体装置101が温度サイクルを受けると、電力用半導体装置101を構成する各部材の熱膨張係数の違いにより、クラックが発生・進展する。図1に開示された接合構造においては、スペーサ130がハンダ接合部材150の中に配置されている。このような構成をした電力用半導体装置101が温度サイクル試験を受けると、図2に示すように、ハンダ接合部材150のコーナー部に配置されたスペーサ130がクラック140の起源となって、クラック140が広範に且つ急速に発生・進展する。したがって、従来の接合構造では、図2に示すように、広範に進展したクラックにより、絶縁基板110と放熱板120との間には広い面積の隙間が形成されてしまうので、放熱効率が低下するという問題を有している。
【0006】
また、絶縁基板110を放熱板120に接合させる接合作業を行う前では、図3に示すように、スペーサ130付きの絶縁基板110が積み重ねて保管されている。この場合、積層された絶縁基板110の重量によりスペーサ130が押圧されるために、スペーサ130が変形して、ハンダ接合部材150の厚みがばらついてしまうという問題を有している。
【0007】
【発明が解決しようとする課題】
従って、本発明の解決すべき技術的課題は、クラックが発生・進展しにくい電力用半導体装置を提供することである。
【0008】
本発明のさらに解決すべき技術的課題は、ハンダ接合部材の厚みが均一な電力用半導体装置を提供することである。
【0009】
【課題を解決するための手段・作用・効果】
上記技術的課題を解決するために、本発明は、電力用半導体素子が表面側に実装された絶縁基板と、絶縁基板の裏面側に配置された放熱板とが、接合部材を介して接合された電力用半導体装置であって、絶縁基板及び放熱板の間隙を規制する間隙規制部が、接合部材の外側領域に設けられていることを特徴としている。
【0010】
上記構成によれば、絶縁基板と放熱板とを接合する接合部材の中に間隙規制部が存するのではなくて、間隙規制部が接合部材の外側領域に存するという構成であるので、間隙規制部が接合部材中でのクラックの起源となることがない。したがって、クラックが接合部材中に広範に且つ急速に発生・進展して、放熱効率が低下するという事態が防止される。
【0011】
好ましくは、接合パターン及び間隙規制部は、絶縁基板の裏面上に形成されるとともに、上記接合パターンと同じ材料で構成されている。
【0012】
上記構成によれば、接合パターン及び間隙規制部が同じ製造工程で形成されるので、生産性が優れている。
【0013】
絶縁基板を放熱板に接合させる接合作業を行う前では、間隙規制部付きの絶縁基板が多段に積み重ねて保管されている。間隙規制部の変形を防止するために、間隙規制部は、上記接合パターンよりも厚み方向に突出し、該間隙規制部の高さが、上記絶縁基板の表面上に形成された回路電極パターンの高さと上記接合パターンの高さとの合計した値より小さいことが好ましい。
【0014】
上記構成によれば、絶縁基板が多段に積層されている場合、間隙規制部の高さが回路電極パターンと接合パターンとの合計高さより小さいので、積層された絶縁基板の重量により間隙規制部が押圧変形されることがなくなる。その結果、接合部材の厚みがばらつくことが防止されて、接合部材の厚みが一定に保たれる。
【0015】
間隙規制部は、上述したように、絶縁基板上に設ける代わりに、放熱板の表面上に設けることができる。加工性に優れている場合、放熱板自体を加工して間隙規制部を形成することができる。
【0016】
間隙規制部の先端は、不用意に欠落して間隙規制量が小さくならないように、尖っていないことが好ましい。
【0017】
【発明の実施の形態】
以下に、本発明の第一実施形態に係る電力用半導体装置1について、図4及び5を参照しながら詳細に説明する。
【0018】
図4は、本発明に係る電力用半導体装置1を示す側面図であり、図5は、温度サイクル試験後の電力用半導体装置1を放熱板20(裏面)側から見た模式図である。
【0019】
図4に示すように、電力用半導体装置1は、電力用半導体素子16の実装された電気絶縁性のセラミック基板10と、電力用半導体素子16から発生した熱を高効率で放熱する放熱板20と、セラミック基板10及び放熱板20を接合するハンダ接合部材50とを備えている。
【0020】
方形形状をしたセラミック基板10は、アルミナ(AI)や窒化アルミニウム(AIN)等の電気絶縁性のセラミック材料から構成されている。セラミック基板10の表面42上には、回路電極パターン12が所望のパターン形状で形成されている。回路電極パターン12はAl合金やCu合金等からなり、これらの合金の表面は、好ましくはニッケルメッキ処理が施されている。
【0021】
回路電極パターン12の上には、電力用MOSトランジスタ等の電力用半導体素子16が、ハンダ18を介して実装されている。
【0022】
一方、セラミック基板10の裏面44の略中央部には、接合パターン14がベタ状に形成されている。接合パターン14も、Al合金やCu合金等の金属材料からなり、これらの合金の表面は、好ましくはニッケルメッキ処理が施されている。
【0023】
そして、接合パターン14の外側領域22には、Al合金やCu合金等の金属材料からなる間隙規制パターン31が形成されている。図5に示すように、間隙規制パターン31は、例えば、セラミック基板10の裏面44側の外側領域22すなわち4つのコーナー部にスポット状にそれぞれ設けられる。この間隙規制パターン31は、後述するように、間隙規制部30として作用する。間隙規制パターン31の突出高さは、間隙規制部30として作用するように、すなわち、接合パターン14の高さより高く、後述する接合部材としてのハンダ50の所望の厚みが得られるようなサイズに決定される。
【0024】
ヒートシンクとしての放熱板20は、熱伝導性の高い材料、例えば、Cu合金やAl合金やAl/SiC複合材やCu/Mo材やグラファイト等の金属系、セラミックス系、複合材料系といった各種材料からなる。
【0025】
接合部材としてのハンダ接合層50を形成するために、例えば、ハンダペーストが使用される。ハンダペーストが、セラミック基板10の接合パターン14又は放熱板20の表面46の上に、所望のパターンで印刷塗布される。そのあと、セラミック基板10の裏面44と放熱板20の表面46とを重ね合わせた状態で、赤外線リフロー炉等の熱処理炉の中に通すことにより、ハンダペーストが溶融してハンダ接合層50になる。その結果、ハンダ接合層50を介してセラミック基板10及び放熱板20が一体的に接合される。このとき、ハンダ接合層50の厚みは、接合パターン14の外側領域22に設けられた間隙規制パターン31で規制されて、一義的に決定される。
【0026】
このような電力用半導体装置1を所定の温度サイクル試験を行うと、図5に示すように、セラミック基板10や放熱板20やハンダ接合層50の三者間の熱膨張係数の違いに起因したクラック40がコーナー部にわずかに発生した。しかしながら、図2に示した従来のものと比較して、クラック40の広がった範囲は狭く、その進展スピードも遅かった。したがって、電力用半導体装置1における放熱効果を長期間にわたって維持することができる。
【0027】
また、図6に示すように、回路電極パターン12、接合パターン14及び間隙規制パターン31の三者の高さを最適化することにより、間隙規制パターン31付きのセラミック基板10を積層保管する際に、間隙規制パターン31が押圧変形されることが防止される。
【0028】
すなわち、セラミック基板10を放熱板20に接合させる接合作業を行う前では、間隙規制パターン31付きのセラミック基板10が多段に積み重ねて保管されている。間隙規制パターン31の接触変形を防止するために、間隙規制パターン31は、接合パターン14よりも厚み方向に突出し、この間隙規制パターン31の高さが、回路電極パターン12の高さと接合パターン14の高さとの合計値より小さくなるように構成されている。例えば、回路電極パターン12の突出高さが0.5mmで、接合パターン14の突出高さが0.5mmで、間隙規制パターン31の突出高さが0.7mmという寸法構成である。
【0029】
このように構成することにより、セラミック基板10が多段に積層されても、間隙規制パターン31の高さが回路電極パターン12と接合パターン14との合計高さよりも小さくて間隙規制パターン31がセラミック基板10に接触しないので、積層されたセラミック基板10の重量により間隙規制パターン31が押圧変形されることがない。その結果、ハンダ接合層50の厚みがばらつくことが防止されて、ハンダ接合層50の厚みが一定に保たれる。
【0030】
また、セラミック基板10の裏面44上に形成される接合パターン14及び間隙規制パターン31は、次のようなプロセスで作成される。
【0031】
セラミック基板10の裏面44上において、所定の間隙規制パターン31の高さ以上の金属層を形成した後、第一エッチング工程で接合パターン14及び間隙規制パターン31を所定の高さまでエッチングし、第二エッチング工程で接合パターン14をマスクした状態で間隙規制パターン31をエッチングする。その結果、接合パターン14及び間隙規制パターン31が同じ材質から構成され、間隙規制パターン31が接合パターン14よりも突出した段差構造が形成される。このように、同様のエッチング工程を繰り返すだけでよいので、製造工程が簡略化される。
【0032】
さらにまた、セラミック基板10の裏面44上に形成される接合パターン14及び間隙規制パターン31は、次のようなプロセスでも形成することができる。
【0033】
まず、鋳鉄や耐熱鋼等の鋳型に、それぞれ所定の高さで突出した接合パターン14及び間隙規制パターン31に対応した凹部を作成する。そのあと、その鋳型にアルミニウム合金溶湯を流し込みながらその上面にセラミック基板10を載置した状態で冷却する。その結果、固化したアルミニウム合金がセラミック基板10上に接合されて、接合パターン14及び間隙規制パターン31付きセラミック基板10が得られる。
【0034】
次に、図7を参照しながら、本発明の第二実施形態に係る電力用半導体装置1について説明する。
【0035】
図7は、本発明の第二実施形態に係る電力用半導体装置1を示す側面図である。基本的構成は上述した第一実施形態のものと同じであるので、共通部分の説明を省略する。図7から分かるように、ハンダ接合層50の厚みを規制する構成要素が裏面外周パターン32の上に別途設けられている点が、第一実施形態のものと異なっている。
【0036】
すなわち、セラミック基板10の裏面44上に、接合パターン14及び裏面外周パターン32が同じ高さで形成されており、裏面外周パターン32の上に金属バンプ33が設けられている。ハンダ接合層50の厚みは、金属バンプ33で規制されるために、一義的に決定される。金属バンプ33の高さを自在に変えることにより、ハンダ接合層50の厚みを変えることができ、設計自由度が高くなる。
【0037】
次に、図8を参照しながら、本発明の第三実施形態に係る電力用半導体装置1について説明する。
【0038】
図8は、本発明の第三実施形態に係る電力用半導体装置1を示す側面図である。基本的構成は上述した第一実施形態のものと同じであるので、共通部分の説明を省略する。図8から分かるように、ハンダ接合層50の厚みを規制する間隙規制部30すなわち突起34が放熱板10の側に設けられている点が、第一実施形態のものと異なっている。
【0039】
放熱板20が加工性の優れた材料である場合には直接的に加工することにより、あるいは、加工性が乏しい材料である場合には間接的に加工することにより、間隙規制部30としての突起34が、放熱板20の表面46側の外側領域22に設けられる。放熱板20の母材から突起34を直接的に加工する方法としては、例えば、公知の各種の機械的加工法やエッチング加工法等が適用可能である。また、突起34を間接的に加工する方法としては、例えば、加工しやすい材料を放熱板20の母材上に設けた後、その易加工性材料を公知の各種の機械的加工法やエッチング加工法等で加工することができる。
【0040】
このようにして加工された突起34の先端は、加工工程や接合工程等の様々な処理工程を受ける過程で、不用意に欠落して間隙規制量が変化しないように、すなわち小さくならないように、尖っていないことが好ましい。
【図面の簡単な説明】
【図1】従来の電力用半導体装置を示す側面図である。
【図2】温度サイクル試験後の電力用半導体装置を放熱板側から見た模式図である。
【図3】従来の電力用半導体装置の積載方法を示す側面図である。
【図4】本発明の第一実施形態に係る電力用半導体装置を示す側面図である。
【図5】温度サイクル試験後の電力用半導体装置を放熱板側から見た模式図である。
【図6】間隙規制部付きの絶縁基板の積載方法を示す側面図である。
【図7】本発明の第二実施形態に係る電力用半導体装置を示す側面図である。
【図8】本発明の第三実施形態に係る電力用半導体装置を示す側面図である。
【符号の説明】
1 電力用半導体装置、 10 セラミック基板(絶縁基板)、 12 回路電極パターン、 14 接合パターン、 16 電力用半導体素子、 18 ハンダ、 20 放熱板、 22 外側領域、 30 スペーサ(間隙規制部)、 31 間隙規制パターン、 32 裏面外周パターン、 33 金属バンプ、 34 突起、 42 表面、 44 裏面、 46 表面、 48 裏面、 50 ハンダ接合層(接合部材)。

Claims (5)

  1. 電力用半導体素子が表面側に実装された絶縁基板と、絶縁基板の裏面側に配置された放熱板とが、接合部材を介して接合された電力用半導体装置であって、
    絶縁基板及び放熱板の間隙を規制する間隙規制部が、接合部材の外側領域に設けられていることを特徴とする電力用半導体装置。
  2. 接合パターン及び間隙規制部は、絶縁基板の裏面上に形成されるとともに、上記接合パターンと同じ材料で構成されていることを特徴とする、請求項1記載の電力用半導体装置。
  3. 上記間隙規制部は、上記接合パターンより厚み方向に突出し、該間隙規制部の高さが、上記絶縁基板の表面上に形成された回路電極パターンの高さと上記接合パターンの高さとの合計した値より小さいことを特徴とする、請求項2記載の電力用半導体装置。
  4. 上記間隙規制部が上記放熱板の表面上に設けられていることを特徴とする、請求項1記載の電力用半導体装置。
  5. 上記間隙規制部の先端が尖っていないことを特徴とする、請求項1記載の電力用半導体装置。
JP2003150371A 2003-05-28 2003-05-28 電力用半導体装置 Pending JP2004356261A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003150371A JP2004356261A (ja) 2003-05-28 2003-05-28 電力用半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003150371A JP2004356261A (ja) 2003-05-28 2003-05-28 電力用半導体装置

Publications (1)

Publication Number Publication Date
JP2004356261A true JP2004356261A (ja) 2004-12-16

Family

ID=34046187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003150371A Pending JP2004356261A (ja) 2003-05-28 2003-05-28 電力用半導体装置

Country Status (1)

Country Link
JP (1) JP2004356261A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167171A (ja) * 2014-03-04 2015-09-24 三菱電機株式会社 半導体装置
WO2022196411A1 (ja) * 2021-03-15 2022-09-22 三菱電機株式会社 半導体装置および電力変換装置
WO2023218680A1 (ja) * 2022-05-11 2023-11-16 三菱電機株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015167171A (ja) * 2014-03-04 2015-09-24 三菱電機株式会社 半導体装置
WO2022196411A1 (ja) * 2021-03-15 2022-09-22 三菱電機株式会社 半導体装置および電力変換装置
WO2023218680A1 (ja) * 2022-05-11 2023-11-16 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP7000545B2 (ja) 半導体モジュールの製造方法
JP2008235852A (ja) セラミックス基板及びこれを用いた半導体モジュール
JP5124396B2 (ja) 放熱基板ユニット
CN105006471A (zh) 一种igbt模块及焊接方法
JP2008218938A (ja) 金属−セラミックス接合基板
JP3347279B2 (ja) 半導体装置およびその製造方法
JP5884291B2 (ja) ヒートシンク付パワーモジュール用基板ユニット
JP5665355B2 (ja) セラミック部材とフィン付き放熱部材との接合体の製造方法
JP2008235672A (ja) 半導体装置、及び半導体装置の製造方法
JP2003204020A5 (ja)
JP2004356261A (ja) 電力用半導体装置
JP2010199251A (ja) 半導体装置の製造方法
JP2008294282A (ja) 半導体装置及び半導体装置の製造方法
JP2013225686A (ja) 金属−セラミックス接合基板の製造方法
JP4498966B2 (ja) 金属−セラミックス接合基板
JP2004307307A (ja) セラミックス回路基板とその製造方法
JP2008159946A (ja) 半導体モジュールの冷却装置およびその製造方法
JP3938079B2 (ja) パワーモジュール用基板の製造方法
JP2004022964A (ja) Al−SiC系複合体およびそれを用いた放熱部品、半導体モジュール装置
JP2004327711A (ja) 半導体モジュール
JP2000101203A (ja) セラミックス回路基板とそれを用いたパワーモジュール
JP5614127B2 (ja) パワーモジュール用基板及びその製造方法
WO2020245975A1 (ja) 金属ベース板の反り制御構造、半導体モジュールおよびインバータ装置
JP2003283063A (ja) セラミック回路基板
JP2013211288A (ja) ヒートシンク付パワーモジュール用基板の製造方法