【０００１】
【発明の属する技術分野】
本発明は、ＳＲＡＭを内蔵したアクティブマトリクス型液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】
近年、アクティブマトリクス型液晶表示装置は、軽量、薄型、低消費電力等の特徴を活かし、携帯電話やパーソナルコンピュータの表示装置として普及しつつある。最近では、アモルファスシリコンに比べて電子移動度の高いポリシリコンＴＦＴを比較的低温のプロセスで形成する技術が確立したことによりＴＦＴの小型化が可能となり、また不純物ドーピングプロセスの導入によって相補型トランジスタ（ＣＭＯＳトランジスタ）の形成が可能となったことなどから、ガラス基板上に駆動回路を一体に形成した、駆動回路内蔵型の液晶表示装置も出現している。また、ＣＭＯＳ回路を形成できることを利用して、一画素内に映像信号を静的に保持しうる、いわゆるＳＲＡＭを内蔵した液晶表示装置も開発されている（例えば、特許文献１参照）。
【０００３】
【特許文献１】
特開２００１−２６４８１４号公報
【０００４】
【発明が解決しようとする課題】
上記のようなＳＲＡＭ内蔵の液晶表示装置では、待機時において、ＳＲＡＭに保持した映像信号により静止画表示（カレンダーや時計表示など）を行っている。ここで、例えば白背景に黒文字で時計表示する場合について見てみると、画像更新時（時間表示の更新）には、１フレーム分の新たな映像信号を各画素に書き込むことになるが、実際に表示内容が更新されるのは時計の黒文字の部分のみであり、背景部分は同じ画像（白）が再度書き込まれることになる。この場合、白部分は静止画表示の間に周期性をもって輝度変化していたのが、この周期とは非同期に画像更新が発生するため、輝度変化の周期性が乱れることになる。したがって、同じ白表示にも関わらず周期性が乱れることにより、使用者には表示が一瞬ちらつくように視認されてしまい、表示品位が低下するという課題があった。
【０００５】
本発明の目的は、静止画表示の画像更新時における表示のちらつきを解消して、良好な表示品位を得ることができる液晶表示装置の駆動方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、請求項１の発明は、画素内に映像信号書き込み用のスイッチ素子（画素ＴＦＴ）と、二値の信号を保持するメモリ素子（ＳＲＡＭ部）とを備えた液晶表示装置に対し、通常表示モードでは、前記スイッチ素子を所定周期で駆動して、外部から供給される映像信号により表示を行い、静止画表示モード（ＳＲＡＭモード）では、外部から供給されるメモリ制御信号（極性反転信号）の周期に合わせて前記メモリ素子から二値の信号を取り出して表示を行う液晶表示装置の駆動方法において、前記静止画表示モード中に前記メモリ素子へ二値の信号を書き込む画像更新の動作周期が、前記メモリ制御信号の周期と同期することを特徴とする。
【０００７】
請求項２の発明は、請求項１において、画像更新が発生した時間と前記メモリ制御信号の周期に基づいて、前記画像更新の動作周期と前記メモリ制御信号の周期とが同期するように前記二値の信号を前記メモリ素子へ書き込むタイミングを制御することを特徴とする。
【０００８】
【発明の実施の形態】
以下、本実施の形態に係わる液晶表示装置の駆動方法について説明する。
【０００９】
図３は、本実施の形態に係わる液晶表示装置の一画素の構成を示す回路図である。一つの画素は、通常画素部１０とＳＲＡＭ部２０とを備えている。通常画素部１０において、画素ＴＦＴ１２のソース（Ｓ）は信号線１１に接続され、ドレイン（Ｄ）は画素電極１３に接続されている。画素電極１３と対向電極１４との間には図示しない液晶層が保持され、画素容量Ｃを形成している。また、画素ＴＦＴ１２のゲート（Ｇ）は図示しない走査線に接続され、図示しないゲートドライバから供給される走査信号によりオン／オフが制御される。ＳＲＡＭ部２０は、スイッチＳＷ−Ａ，ＳＷ−Ｂ，ＳＷ−Ｃ，及びインバータ１５，１６を備えている。このうち、スイッチＳＷ−Ａの端子（２）はインバータ１５の入力側に接続され、インバータ１５の出力側はインバータ１６の入力側とスイッチＳＷ−Ｂの端子（２）に接続されている。またインバータ１６の出力側はスイッチＳＷ−Ｃを介してインバータ１５の入力側に接続されている。スイッチＳＷ−Ａ，ＳＷ−Ｂの端子（１）は、通常画素部１０の画素電極１３と接続されている。
【００１０】
次に、上記のように構成された液晶表示装置を一般的な駆動方法で駆動する場合の動作について図４のタイミングチャートを参照しながら説明する。以後の説明において、ＳＲＡＭ部２０に保持された二値の映像信号により表示することをＳＲＡＭモード（静止画表示モード）、信号線１１に供給された映像信号により表示することを通常モードと呼ぶ。
【００１１】
なお、スイッチＳＷ−Ａ，ＳＷ−Ｂ，ＳＷ−Ｃは、後述の電源ＩＣ３００から出力される極性反転信号によりｏｎ／ｏｆｆが制御されるものとする。
【００１２】
通常モードにおいては、スイッチＳＷ−ＢとＳＷ−Ｃをｏｆｆして、ＳＲＡＭ部２０と通常画素部１０とを切り離し、画素ＴＦＴ１２のｏｎ／ｏｆｆにより液晶を駆動する。すなわち、図示しないゲートドライバから走査信号を供給することにより画素ＴＦＴ１２をｏｎ／ｏｆｆし、図示しないデータドライバから信号線１１を通じて映像信号を液晶容量１３に印加して表示を行う。なお、図４に示す通常モードは、ＳＲＡＭモードの画像更新時における１フレームを示したもので、動画などの階調表示を行う本来の通常モードとは異なる。以後の説明では、上記のような本来の通常モードと区別するため、通常モード（画像更新）と表記する。
【００１３】
一方、通常モードからＳＲＡＭモードへ切り替える場合は、切り替わる直前の図示しない書き込みモードにおいて、スイッチＳＷ−Ａをｏｎ、ＳＷ−Ｂをｏｆｆとし、画素ＴＦＴ１２、スイッチＳＷ−Ｃをｏｎ／ｏｆｆすると共に、データドライバから信号線１１を通じて二値の映像信号を供給することにより、インバータ１５，１６に静止画表示のための映像信号を保持させる（図３の画素では白表示信号を保持する）。その後のＳＲＡＭモードでは、画素ＴＦＴ１２はｏｆｆに固定し、スイッチＳＷ−Ｃはｏｎに固定し、インバータ１５，１６の出力をスイッチＳＷ−Ａ，ＳＷ−Ｂで交互に選択して、画素電極１３へ液晶印加電位を与える。これと同時に対向電極１４の電位を反転駆動することにより、二値の信号電圧（図３の“画素”）と対向電極電位（図３の“対向”）の位相関係を周期的に交互に切り替えて白／黒の二値表示を行う。
【００１４】
このような一般的な駆動方法では、ＳＲＡＭモードと通常モード（画像更新を含む）とが非同期であるため、ＳＲＡＭモード中に発生する画像更新により、輝度変化の周期性が乱れることになる。すなわち図４において、ＳＲＡＭモード時における輝度変化の周期（ａ）は、画像更新が発生したときだけ周期（ｂ）に変化するため、同じ白表示を行っていても周期性が乱れ、表示のちらつきとして視認されることになる。
【００１５】
なお、輝度変化は液晶応答の立上り／立下りでの違い等の影響を受けるため、液晶印加電圧の極性が正から負へ移行する場合と、負から正へ移行する場合ではその変化量が異なる。図４では、液晶印加電圧が正から負へ移行する場合に輝度変化が大きくなる例を示している。
【００１６】
図１は、本実施の形態に係わる駆動方法で駆動する場合の動作を示すタイミングチャートである。
【００１７】
ＳＲＡＭモードにおいて、スイッチＳＷ−Ａ，ＳＷ−Ｂは極性反転信号の周期で切り替えられ、この周期で液晶印加電位が切り替えられるため、輝度変化の周期（ａ）も極性反転信号の周期と一致する。このため、ＳＲＡＭモードでは、極性反転信号の周期に同期して輝度変化の周期（ａ）も一定の周期を保つことになる。また、通常モードでは一定のフレーム周期で映像信号の書き込みが行われるため、画像更新時の１フレームに要する時間（１フレーム時間）も一定となる。画像更新時の動作周期（ｂ）は、１つ前の輝度変化の位置から通常モード（画像更新）に切り替わるまでの時間Ｔ１と、画像更新時の１フレーム時間Ｔ２とで成り立つため、時間Ｔ１＋Ｔ２が輝度変化の周期（ａ）と一致するように時間Ｔ１を定めておく（時間Ｔ２＝１フレーム時間）。そして、通常モード（画像更新）への切り替えが発生したときは、その切り替え発生の位置と１つ前の輝度変化の位置とを比較し、切り替え発生の位置に応じて通常モード（画像更新）に切り替えるタイミングを制御することにより、輝度変化の周期（ａ）と画像更新時の動作周期（ｂ）の周期性を保つようにしている。なお、１つ前の輝度変化の位置は極性反転信号により検出することができる。
【００１８】
例えば、図１のＡの位置で通常モード（画像更新）の切り替えが発生したときは、１つ前の輝度変化の位置からＡの位置まで時間ｔ１を求めて時間Ｔ１と比較する。ここでは、時間ｔ１が時間Ｔ１よりも小さいため（ｔ１＜Ｔ１、ｔ１≠０）、通常モード（画像更新）の切り替えが発生したＡの位置から時間ｔ２（時間Ｔ１−時間ｔ１）が経過した時点で通常モード（画像更新）に切り替える。これにより、輝度変化の周期（ａ）と画像更新時の動作周期（ｂ）との周期性を保つことができる。
【００１９】
一方、図１のＢの位置で通常モード（画像更新）の切り替えが発生したときは、１つ前の輝度変化の位置からＡの位置まで時間ｔ１′を求めて時間Ｔ１と比較する。ここでは、時間ｔ１′が時間Ｔ１よりも大きいため（ｔ１′＞Ｔ１）、Ｂの位置から時間ｔ２′（輝度変化の周期（ａ）−時間ｔ１′）＋時間Ｔ１が経過した時点で通常モード（画像更新）に切り替える。これにより、輝度変化の周期（ａ）と画像更新時の動作周期（ｂ）の周期性を保つことができる。
【００２０】
また図１のＣの位置で通常モード（画像更新）の切り替えが発生したときは、時間ｔ１＝０となるため、その位置から時間Ｔ１が経過した時点で通常モード（画像更新）に切り替える。これにより、輝度変化の周期（ａ）と画像更新時の動作周期（ｂ）の周期性を保つことができる。
【００２１】
図２は、上記のような駆動方法を実現するためのシステム構成を示すブロック図である。本実施の形態に係わる液晶表示装置は、図３に示す画素が複数配置された液晶パネル１００と、映像信号や各種のクロック信号（ＣＫ）、スタート信号（ＳＴ）を供給するコントロールＩＣ２００と、極性反転信号や対向電極電位を供給する電源ＩＣ３００とを備えている。
【００２２】
コントロールＩＣ２００は、外部から供給されるデジタルの映像信号をアナログの映像信号に変換し、また信号の並べ替えや極性を定めて、所定のタイミングで出力するとともに、クロック１に基づいて水平／垂直のクロック信号（ＣＫ）やスタート信号（ＳＴ）を生成して出力している。なお、上記クロック信号（ＣＫ）やスタート信号（ＳＴ）は電源ＩＣ３００にも供給されている。通常モード（画像更新を含む）では、クロック１に同期して映像信号、対向電極電位が制御される。
【００２３】
電源ＩＣ３００は、クロック２に基づいて、ＳＲＡＭモード時の極性反転信号を生成して出力するとともに、通常モード（画像更新を含む）とＳＲＡＭモードのそれぞれにおいて所定のタイミングで対向電極電位を出力している。また、電源ＩＣ３００からはＳＲＡＭモード時の極性反転信号がコントロールＩＣへ供給されている。ＳＲＡＭモードでは、クロック２に同期して極性反転信号、対向電極電位が制御される。
【００２４】
上記構成において、通常モード時には、コントロールＩＣ２００からアナログの映像信号、水平／垂直のクロック信号（ＣＫ）やスタート信号（ＳＴ）を出力し、また電源ＩＣ３００から前記映像信号に対応したタイミングで所定電位の対向電極電位を出力する。一方、ＳＲＡＭモード時には、コントロールＩＣ２００を停止して、電源ＩＣ３００からＳＲＡＭモード時の極性反転信号と、これに対応したタイミングで所定電位の対向電極電位を出力する。ここで、ＳＲＡＭモード中に通常モード（画像更新）への切り替えが発生したときは、コントロールＩＣ２００を起動して、電源ＩＣ３００からＳＲＡＭモード時の極性反転信号を供給する。コントロールＩＣ２００では、図１で説明したように、極性反転信号に基づいて切り替え発生の位置と１つ前の輝度変化の位置とを比較し、切り替え発生の位置に応じて制御されたタイミングで映像信号を出力する。また、このタイミングに合わせて水平／垂直のクロック信号（ＣＫ）やスタート信号（ＳＴ）を出力する。さらに電源ＩＣ３００では、前記映像信号に対応したタイミングで対向電極電位を出力する。画像更新の１フレームが終了した後は、再びコントロールＩＣ２００を停止し、電源ＩＣ３００によりＳＲＡＭモード時の駆動に移行する。
【００２５】
上述したように、本実施の形態に係わる駆動方法では、ＳＲＡＭモード中に画像更新のための通常モードへ切り替わるタイミングを制御することにより、輝度変化の周期（ａ）と、画像更新時の動作周期（ｂ）との周期性を保つことができるため、例えば同じ白表示での画像更新であっても、使用者に表示のちらつきとして視認されることがなく、良好な表示品位を得ることができる。
【００２６】
【発明の効果】
以上説明したように、本発明に係わる液晶表示装置の駆動方法よれば、輝度変化の周期と画像更新時の動作周期とを同期させることにより、静止画表示の画像更新時における表示のちらつきを解消して、良好な表示品位を得ることができる。
【図面の簡単な説明】
【図１】実施の形態に係わる駆動方法で駆動する場合の動作を示すタイミングチャート。
【図２】
【図３】実施の形態に係わる液晶表示装置の一画素の構成を示す回路図。
【図４】液晶表示装置を一般的な駆動方法で駆動する場合の動作を示すタイミングチャート。
【符号の説明】
１０…通常画素部
１１…信号線
１２…画素ＴＦＴ
１３…画素電極
１４…対向電極
１５，１６…インバータ
２０…ＳＲＡＭ部
１００…液晶パネル
２００…コントロールＩＣ
３００…電源ＩＣ
ＳＷ−Ａ，ＳＷ−Ｂ，ＳＷ−Ｃ…スイッチ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a driving method of an active matrix type liquid crystal display device having a built-in SRAM.
[0002]
[Prior art]
2. Description of the Related Art In recent years, active matrix liquid crystal display devices have become popular as display devices for mobile phones and personal computers, taking advantage of features such as light weight, thinness, and low power consumption. Recently, the technology for forming a polysilicon TFT having a higher electron mobility than amorphous silicon by a relatively low-temperature process has been established, so that the size of the TFT can be reduced. Since a CMOS transistor can be formed, a liquid crystal display device with a built-in drive circuit, in which a drive circuit is integrally formed on a glass substrate, has appeared. In addition, a liquid crystal display device incorporating a so-called SRAM, which can statically hold a video signal in one pixel by utilizing the fact that a CMOS circuit can be formed, has been developed (for example, see Patent Document 1).
[0003]
[Patent Document 1]
JP 2001-264814 A
[Problems to be solved by the invention]
In the above-described liquid crystal display device with a built-in SRAM, a still image display (calendar, clock display, or the like) is performed by a video signal held in the SRAM during standby. Here, for example, when a clock is displayed in black characters on a white background, a new video signal for one frame is written to each pixel when the image is updated (update of the time display). The display content is updated only in the black character portion of the clock, and the same image (white) is written again in the background portion. In this case, the brightness of the white portion changes periodically during the display of the still image. However, since the image is updated asynchronously with this period, the periodicity of the brightness change is disturbed. Therefore, the periodicity is disturbed in spite of the same white display, so that the display is visually perceived as flickering for a moment by the user, and there is a problem that the display quality is reduced.
[0005]
An object of the present invention is to provide a driving method of a liquid crystal display device which can eliminate display flicker at the time of updating an image of a still image display and can obtain good display quality.
[0006]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the invention according to claim 1 is a liquid crystal display device including a switch element (pixel TFT) for writing a video signal in a pixel and a memory element (SRAM unit) for holding a binary signal. On the other hand, in the normal display mode, the switch element is driven at a predetermined cycle to perform display using an externally supplied video signal. In the still image display mode (SRAM mode), an externally supplied memory control signal (SRAM mode) is used. In a driving method of a liquid crystal display device for extracting and displaying a binary signal from the memory element in accordance with a cycle of a polarity inversion signal), an image update in which a binary signal is written to the memory element during the still image display mode Is synchronized with the cycle of the memory control signal.
[0007]
According to a second aspect of the present invention, in the first aspect, based on the time at which the image update has occurred and the cycle of the memory control signal, the operation cycle of the image update and the cycle of the memory control signal are synchronized. The timing of writing a value signal to the memory element is controlled.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a driving method of the liquid crystal display device according to the present embodiment will be described.
[0009]
FIG. 3 is a circuit diagram showing a configuration of one pixel of the liquid crystal display device according to the present embodiment. One pixel includes a normal pixel section 10 and an SRAM section 20. In the normal pixel section 10, the source (S) of the pixel TFT 12 is connected to the signal line 11, and the drain (D) is connected to the pixel electrode 13. A liquid crystal layer (not shown) is held between the pixel electrode 13 and the counter electrode 14 to form a pixel capacitance C. The gate (G) of the pixel TFT 12 is connected to a scanning line (not shown), and on / off is controlled by a scanning signal supplied from a gate driver (not shown). The SRAM section 20 includes switches SW-A, SW-B, and SW-C, and inverters 15 and 16. Among them, the terminal (2) of the switch SW-A is connected to the input side of the inverter 15, and the output side of the inverter 15 is connected to the input side of the inverter 16 and the terminal (2) of the switch SW-B. The output side of the inverter 16 is connected to the input side of the inverter 15 via the switch SW-C. The terminals (1) of the switches SW-A and SW-B are connected to the pixel electrode 13 of the normal pixel unit 10.
[0010]
Next, an operation when the liquid crystal display device configured as described above is driven by a general driving method will be described with reference to a timing chart of FIG. In the following description, displaying with the binary video signal held in the SRAM unit 20 is called an SRAM mode (still image display mode), and displaying with the video signal supplied to the signal line 11 is called a normal mode.
[0011]
The switches SW-A, SW-B, and SW-C are turned on / off by a polarity inversion signal output from a power supply IC 300 described later.
[0012]
In the normal mode, the switches SW-B and SW-C are turned off, the SRAM section 20 and the normal pixel section 10 are separated, and the liquid crystal is driven by turning on / off the pixel TFT 12. That is, the pixel TFT 12 is turned on / off by supplying a scanning signal from a gate driver (not shown), and a video signal is applied to the liquid crystal capacitor 13 through the signal line 11 from a data driver (not shown) to perform display. Note that the normal mode shown in FIG. 4 shows one frame at the time of updating the image in the SRAM mode, and is different from the original normal mode in which gradation display such as a moving image is performed. In the following description, it is referred to as a normal mode (image update) to distinguish it from the original normal mode as described above.
[0013]
On the other hand, when switching from the normal mode to the SRAM mode, in a write mode (not shown) immediately before the switching, the switch SW-A is turned on, the switch SW-B is turned off, the pixel TFT 12 and the switch SW-C are turned on / off, and the data is turned on. By supplying a binary video signal from the driver through the signal line 11, the inverters 15 and 16 hold a video signal for displaying a still image (the pixel of FIG. 3 holds a white display signal). In the subsequent SRAM mode, the pixel TFT 12 is fixed to off, the switch SW-C is fixed to on, and the outputs of the inverters 15 and 16 are alternately selected by the switches SW-A and SW-B. A liquid crystal applied potential is applied. At the same time, by inverting the potential of the counter electrode 14, the phase relationship between the binary signal voltage (“pixel” in FIG. 3) and the counter electrode potential (“counter” in FIG. 3) is periodically and alternately switched. To perform binary display of white / black.
[0014]
In such a general driving method, since the SRAM mode and the normal mode (including the image update) are asynchronous, the periodicity of the luminance change is disturbed by the image update occurring during the SRAM mode. That is, in FIG. 4, the period (a) of the luminance change in the SRAM mode changes to the period (b) only when the image is updated, so that even if the same white display is performed, the periodicity is disturbed and the display flickers. Will be visually recognized.
[0015]
Since the luminance change is affected by the difference between the rise and fall of the liquid crystal response, the amount of change is different between the case where the polarity of the liquid crystal applied voltage changes from positive to negative and the case where the polarity changes from negative to positive. . FIG. 4 shows an example in which the change in luminance increases when the voltage applied to the liquid crystal changes from positive to negative.
[0016]
FIG. 1 is a timing chart showing an operation when driving is performed by the driving method according to the present embodiment.
[0017]
In the SRAM mode, the switches SW-A and SW-B are switched at the cycle of the polarity inversion signal, and the liquid crystal application potential is switched at this cycle. Therefore, the cycle (a) of the luminance change also matches the cycle of the polarity inversion signal. Therefore, in the SRAM mode, the period (a) of the luminance change also keeps a constant period in synchronization with the period of the polarity inversion signal. In addition, in the normal mode, the writing of the video signal is performed at a constant frame cycle, so that the time required for one frame when updating the image (one frame time) is constant. Since the operation cycle (b) at the time of updating the image is made up of a time T1 from the position of the previous luminance change to switching to the normal mode (image updating) and one frame time T2 at the time of updating the image, the time T1 + T2 is The time T1 is determined so as to coincide with the luminance change period (a) (time T2 = 1 frame time). When the switching to the normal mode (image update) occurs, the position of the switching occurrence is compared with the position of the previous luminance change, and the mode is switched to the normal mode (image update) according to the position of the switching occurrence. By controlling the switching timing, the periodicity of the luminance change period (a) and the operation period (b) of updating the image are maintained. The position of the previous luminance change can be detected by the polarity inversion signal.
[0018]
For example, when the switching of the normal mode (image update) occurs at the position A in FIG. 1, the time t1 is obtained from the position of the previous luminance change to the position A, and is compared with the time T1. Here, since the time t1 is smaller than the time T1 (t1 <T1, t1 ≠ 0), the time t2 (time T1−time t1) elapses from the position A where the switching of the normal mode (image update) has occurred. To switch to the normal mode (image update). This makes it possible to maintain the periodicity between the period (a) of the luminance change and the operation period (b) at the time of updating the image.
[0019]
On the other hand, when the switching of the normal mode (image update) occurs at the position B in FIG. 1, a time t1 'is obtained from the position of the previous luminance change to the position A, and is compared with the time T1. Here, since the time t1 'is longer than the time T1 (t1'> T1), the normal mode is set when the time t2 '(the period (a) of the luminance change-time t1') + time T1 has elapsed from the position B. Switch to (Update Image). This makes it possible to maintain the periodicity of the luminance change period (a) and the operation period (b) at the time of updating the image.
[0020]
Further, when the switching of the normal mode (image update) occurs at the position C in FIG. 1, the time t1 = 0, so that the switching to the normal mode (image update) is performed when the time T1 has elapsed from that position. This makes it possible to maintain the periodicity of the luminance change period (a) and the operation period (b) at the time of updating the image.
[0021]
FIG. 2 is a block diagram showing a system configuration for realizing the above driving method. The liquid crystal display device according to the present embodiment includes a liquid crystal panel 100 in which a plurality of pixels shown in FIG. 3 are arranged, a control IC 200 that supplies a video signal, various clock signals (CK), and a start signal (ST); And a power supply IC 300 for supplying an inversion signal and a counter electrode potential.
[0022]
The control IC 200 converts a digital video signal supplied from the outside into an analog video signal, rearranges and determines the polarity of the signal, outputs the signal at a predetermined timing, and outputs horizontal / vertical signals based on the clock 1. It generates and outputs a clock signal (CK) and a start signal (ST). The clock signal (CK) and the start signal (ST) are also supplied to the power supply IC 300. In the normal mode (including image updating), the video signal and the common electrode potential are controlled in synchronization with the clock 1.
[0023]
The power supply IC 300 generates and outputs the polarity inversion signal in the SRAM mode based on the clock 2 and outputs the common electrode potential at a predetermined timing in each of the normal mode (including the image update) and the SRAM mode. I have. Further, a polarity inversion signal in the SRAM mode is supplied from the power supply IC 300 to the control IC. In the SRAM mode, the polarity inversion signal and the common electrode potential are controlled in synchronization with the clock 2.
[0024]
In the above configuration, in the normal mode, an analog video signal, a horizontal / vertical clock signal (CK) and a start signal (ST) are output from the control IC 200, and a predetermined potential is output from the power supply IC 300 at a timing corresponding to the video signal. The counter electrode potential is output. On the other hand, in the SRAM mode, the control IC 200 is stopped and the power supply IC 300 outputs a polarity inversion signal in the SRAM mode and a predetermined counter electrode potential at a timing corresponding thereto. Here, when switching to the normal mode (image update) occurs during the SRAM mode, the control IC 200 is activated, and the polarity inversion signal in the SRAM mode is supplied from the power supply IC 300. As described with reference to FIG. 1, the control IC 200 compares the position of the switching occurrence with the position of the immediately preceding luminance change based on the polarity inversion signal, and at the timing controlled according to the position of the switching occurrence, Is output. In addition, a horizontal / vertical clock signal (CK) and a start signal (ST) are output in accordance with this timing. Further, the power supply IC 300 outputs a common electrode potential at a timing corresponding to the video signal. After one frame of image update is completed, the control IC 200 is stopped again, and the power supply IC 300 shifts to driving in the SRAM mode.
[0025]
As described above, in the driving method according to the present embodiment, by controlling the timing of switching to the normal mode for updating the image during the SRAM mode, the cycle (a) of the luminance change and the operation cycle at the time of updating the image are controlled. Since the periodicity with (b) can be maintained, for example, even when the image is updated in the same white display, the display is not visually perceived as a display flicker by the user, and good display quality can be obtained. .
[0026]
【The invention's effect】
As described above, according to the driving method of the liquid crystal display device according to the present invention, by synchronizing the cycle of the luminance change and the operation cycle of the image update, the display flicker at the time of updating the image of the still image display is eliminated. Thus, good display quality can be obtained.
[Brief description of the drawings]
FIG. 1 is a timing chart showing an operation when driving is performed by a driving method according to an embodiment.
FIG. 2
FIG. 3 is a circuit diagram illustrating a configuration of one pixel of a liquid crystal display device according to an embodiment.
FIG. 4 is a timing chart showing an operation when the liquid crystal display device is driven by a general driving method.
[Explanation of symbols]
10: Normal pixel section 11: Signal line 12: Pixel TFT
DESCRIPTION OF SYMBOLS 13 ... Pixel electrode 14 ... Counter electrode 15, 16 ... Inverter 20 ... SRAM part 100 ... Liquid crystal panel 200 ... Control IC
300 ... Power supply IC
SW-A, SW-B, SW-C ... switch
