JP2004347360A - 半導体装置及びその製造方法、加熱評価方法 - Google Patents
半導体装置及びその製造方法、加熱評価方法 Download PDFInfo
- Publication number
- JP2004347360A JP2004347360A JP2003142039A JP2003142039A JP2004347360A JP 2004347360 A JP2004347360 A JP 2004347360A JP 2003142039 A JP2003142039 A JP 2003142039A JP 2003142039 A JP2003142039 A JP 2003142039A JP 2004347360 A JP2004347360 A JP 2004347360A
- Authority
- JP
- Japan
- Prior art keywords
- heating
- film
- semiconductor substrate
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】精度良く加熱することにより信頼性の高い加熱評価試験が可能となると共に製造コストの低減と装置スペースの縮小化が可能な半導体装置及びその製造方法、加熱評価方法を提供する。
【解決手段】本発明に係る半導体装置は、シリコン基板と、このシリコン基板の裏面に形成された絶縁膜１２と、この絶縁膜１２上に形成された加熱用配線１３と、この加熱用配線１３及び絶縁膜１２の上に形成された保護膜と、を具備し、前記加熱用配線１３は電流を流すことにより前記シリコン基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【選択図】 図１
【解決手段】本発明に係る半導体装置は、シリコン基板と、このシリコン基板の裏面に形成された絶縁膜１２と、この絶縁膜１２上に形成された加熱用配線１３と、この加熱用配線１３及び絶縁膜１２の上に形成された保護膜と、を具備し、前記加熱用配線１３は電流を流すことにより前記シリコン基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、加熱評価方法に係わり、特に、精度良く加熱することにより信頼性の高い加熱評価試験が可能となると共に製造コストの低減と装置スペースの縮小化が可能な半導体装置及びその製造方法、加熱評価方法に関するものである。
【０００２】
【従来の技術】
従来、ＩＣチップに対して熱加速試験を行う際は、高温ベーク炉などの加熱装置にＩＣチップを入れて加熱しながら試験を行う方法、ＩＣチップに熱風を吹き付けることにより加熱して試験を行う方法を用いていた。
また、プローブ検査においてはステージ上にウエハを保持し、ヒータによりステージを加熱して該ウエハを加熱しながら検査を行っていた。
【０００３】
【発明が解決しようとする課題】
上述したような加熱方法では、ＩＣチップを高温雰囲気に置いて加熱するというように、ＩＣチップを間接的に加熱することから、ＩＣチップ自体の温度を正確に把握することが難しい。ＩＣチップ自体の温度を正確に把握できないと、ＩＣチップを正確な温度に加熱することも難しくなり、正確な温度に加熱できないと信頼性の高い熱加速試験を行うことも困難となる。
【０００４】
また、加熱装置が高価であるため、製造コストが高くなる原因の一つとなる。また、加熱装置のサイズが大きいため、広い設置スペースが必要となる。従って、コストの低減や設置スペースの縮小化の妨げとなっていた。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、精度良く加熱することにより信頼性の高い加熱評価試験が可能となると共に製造コストの低減と装置スペースの縮小化が可能な半導体装置及びその製造方法、加熱評価方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、半導体基板と、
前記半導体基板の裏面に形成された加熱用配線と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【０００７】
上記半導体装置によれば、加熱用配線に電流を流して半導体装置そのものを直接加熱することにより、精度良く加熱することができる。このため、実機に近いストレス条件で評価試験が可能となると共に半導体装置の表面温度を高精度で類推することができ、信頼性の高い評価試験を行うこが可能となる。また、従来技術のように高価な加熱装置を使用する必要がなくなるため、製造コストを低減できると共に、大型の加熱装置が不要となるため装置スペースを縮小化することができる。
【０００８】
本発明に係る半導体装置は、半導体基板と、
前記半導体基板の能動面側に形成された絶縁膜と、
前記絶縁膜上に形成された加熱用配線と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【０００９】
また、本発明に係る半導体装置において、前記半導体基板は半導体チップ又は半導体ウエハであることも可能である。
また、本発明に係る半導体装置において、前記加熱用配線は櫛歯状のパターンを有していることも可能である。
【００１０】
また、本発明に係る半導体装置において、前記加熱用配線は、Ａｌ膜からなる配線であって、前記半導体基板の大きさが縦１．０ｍｍ以上２０ｍｍ以下、横１．０ｍｍ以上２０ｍｍ以下、厚さ０．１ｍｍ以上２ｍｍ以下である場合、例えば加熱用配線の幅が０．１μｍ以上１０００μｍ以下、厚さが０．１μｍ以上５．０μｍ以下、長さが１０００μｍ以上であることも可能である。
【００１１】
本発明に係る半導体装置の製造方法は、半導体基板の裏面に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上に加熱用配線を形成する工程と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【００１２】
本発明に係る半導体装置の製造方法は、半導体基板の能動面側に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上に加熱用配線を形成する工程と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【００１３】
本発明に係る加熱評価方法は、半導体基板と、該半導体基板の裏面に形成された加熱用配線と、を具備する半導体装置を準備し、
前記加熱用配線に電流を流して前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行う。
【００１４】
本発明に係る加熱評価方法は、半導体基板と、該半導体基板の能動面側に形成された絶縁膜と、該絶縁膜上に形成された加熱用配線と、を具備する半導体装置を準備し、
前記加熱用配線に電流を流して前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行う。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態による半導体装置（ＩＣチップ）を裏面から視た平面図である。図２は、図１に示す２−２線に沿った断面図である。
図２に示すように、シリコン基板１１の裏面（ＩＣチップの裏面）上にはシリコン酸化膜などからなる絶縁膜１２が形成されている。この絶縁膜１２の上にはＡｌ膜からなる加熱用配線１３が形成されており、加熱用配線１３及び絶縁膜１２の上にはシリコン酸化膜又はシリコン窒化膜からなる保護膜１４が形成されている。
【００１６】
加熱用配線１３のパターンは、図１に示すように櫛歯形状を有しており、該パターンの両端には電流を印加するための電極パッド１３ａ〜１３ｄが形成されている。保護膜１４には開口部（図示せず）が形成されており、この開口部によって電極パッド１３ａ〜１３ｄそれぞれの表面が露出している。
尚、本実施の形態では、加熱用配線１３にＡｌ膜を用いているが、Ａｌ膜に限定されるものではなく、導電膜（導電性の薄膜）であれば他の材料からなる薄膜を加熱用配線１３に用いることも可能である。
【００１７】
次に、加熱用配線１３の幅と厚さと長さを規定する方法について説明する。
加熱用配線１３に電流を流すことにより、ＩＣチップを直接加熱して所望の温度にＩＣチップを加熱する際、加熱する温度に応じた熱量をＩＣチップに加えることができればよい。その熱量は、加熱用配線に電流を流した際の消費電力（仕事量；Ｗ）によって決定する。仕事量（Ｗ）は熱量換算することができるからである。
【００１８】
消費電力をＰ（Ｗ）とし、加熱用配線に流れる電流をＩ（Ａ）とし、加熱用配線の抵抗をＲ（Ω）とし、加熱用配線の比抵抗をρ（Ω・ｍ）とし、加熱用配線の長さをｌ（ｍ）とし、加熱用配線の断面積をａ（ｍ２）とすると、
Ｐ＝Ｉ２Ｒ ・・・（１）
Ｒ＝ρｌ／ａ ・・・（２）
上記式（１）において、ＩＣチップに加える熱量に応じた消費電力Ｐを加熱用配線に供給できるように、Ｉを可変することにより温度を可変出来るが、Ａｌの許容電流密度を超える電流を流すとＡｌが断線（溶断）する不具合があるため、このような場合は、加熱用配線の抵抗Ｒを設定すれば良く、このような抵抗Ｒを有する加熱用配線となるように上記式（２）から加熱用配線の幅と厚さと長さを設定すれば良い。
【００１９】
また、他の方法としては、ＩＣチップ内の入力保護ダイオードの温度特性データより、実際の温度を精度良く類推することにより、加熱用配線の幅と厚さと長さを設定しても良いし、上記式（１）、（２）を用いた方法と併用して加熱用配線の幅と厚さと長さを設定しても良い。
【００２０】
上述した方法で設定した加熱用配線のサイズの一例を挙げる。
ＩＣチップの大きさが縦１．０ｍｍ以上２０ｍｍ以下、横１．０ｍｍ以上２０ｍｍ以下、厚さ０．１ｍｍ以上２ｍｍ以下である場合、Ａｌ膜からなる加熱用配線１３は、例えば配線の幅が０．１μｍ以上１０００μｍ以下、配線の厚さが０．１μｍ以上５．０μｍ以下、配線の長さが１０００μｍ以上とすることも可能である。尚、Ａｌの比抵抗は２．７〜４Ω・ｍである。
【００２１】
次に、上記半導体装置を製造する方法について説明する。
ウエハ（シリコン基板１１）の能動面（表面）に半導体素子、配線などを形成した後、ウエハの表面に適切な保護材として例えばポリイミドフィルム（図示せず）を貼り付ける。このポリイミドフィルムは、これから後の加工工程でウエハの能動面が機械的なストレスによって破壊されないようにするためのものである。
【００２２】
次いで、ウエハの裏面にシリコン酸化膜などからなる絶縁膜１２をＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により形成する。次いで、この絶縁膜１２の全面上にメッキ法又はスパッタ法により導電性の薄膜として例えばＡｌ膜を堆積する。次いで、このＡｌ膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、該Ａｌ膜上にはレジストパターンが形成される。
【００２３】
次いで、このレジストパターンをマスクとしてＡｌ膜をエッチングすることにより、Ａｌ膜がパターニングされ、図１に示すように絶縁膜１２上にはＡｌ膜からなる加熱用配線１３及びその両端には電極パッド１３ａ〜１３ｄが形成される。次いで、レジストパターンを除去した後、加熱用配線１３及び絶縁膜１２の上にシリコン酸化膜又はシリコン窒化膜からなる保護膜１４をＣＶＤ法により形成する。次いで、この保護膜１４をエッチングすることにより、該保護膜には開口部（図示せず）が形成され、この開口部により前記電極パッド１３ａ〜１３ｄそれぞれの一部が露出する。次いで、ウエハをスクライブラインで切断することにより、各々のＩＣチップに分割する。このようにして図１に示すＩＣチップが作製される。
【００２４】
次に、上記半導体装置に対して熱加速試験又は高速動作試験を行う。
すなわち、ＩＣチップの裏面の電極パッド１３ａ〜１３ｄから加熱用配線１３に所定の電流を流すことにより、ＩＣチップを直接加熱して所定の温度に保持しながら熱加速試験又は高温動作試験を行うことにより、半導体装置に対して加熱評価を行う。
【００２５】
このようにＩＣチップそのものを加熱用配線１３によって直接加熱するため、実機に近いストレス条件で評価試験が可能となると同時にＩＣチップ表面の温度を高精度で類推することができ、信頼性の高い評価試験を行うこが可能となる。また、従来技術のように高価な加熱装置を使用する必要がなくなるため、製造コストを低減できると共に、大型の加熱装置が不要となるため装置スペースを縮小化することができる。
【００２６】
尚、上記第１の実施の形態では、各々のＩＣチップの裏面に加熱用配線１３を形成しているが、ウエハの裏面に一体的に加熱用配線を形成することも可能である。これにより、加熱用配線に所定の電流を流してウエハ全体を所定の温度に保持することができる。この場合、ウエハの状態で熱加速試験を行っても良いし、プローブ試験を行うことによって高温動作試験を行っても良い。
【００２７】
図３は、本発明に係る第２の実施の形態による半導体装置（ＩＣチップ）を裏面から視た平面図である。
図示せぬシリコン基板の表面（ＩＣチップの表面）上にはシリコン酸化膜などからなる第１の絶縁膜１５が形成されている。第１の絶縁膜１５の上には第１のＡｌ合金配線１６ａ，１６ｂが形成されており、第１のＡｌ合金配線及び第１の絶縁膜１５の上には層間絶縁膜１７が形成されている。
【００２８】
層間絶縁膜１７には第１のＡｌ合金配線１６ａ，１６ｂそれぞれの上に位置する接続孔（ビアホール）が形成されており、これら接続孔内にはＷプラグ１６ａ，１６ｂが埋め込まれている。Ｗプラグ及び層間絶縁膜１７の上には第２のＡｌ合金配線１９ａ，１９ｂが形成されている。第２のＡｌ合金配線１９ａはＷプラグ１８ａを介して第１のＡｌ合金配線１６ａに電気的に接続されており、第２のＡｌ合金配線１９ｂはＷプラグ１８ｂを介して第１のＡｌ合金配線１６ｂに電気的に接続されている。
【００２９】
第２のＡｌ合金配線１９ａ，１９ｂ及び層間絶縁膜１７の上にはシリコン酸化膜又はシリコン窒化膜などからなる第２の絶縁膜２０が形成されており、第２の絶縁膜２０の上にはＡｌ膜からなる加熱用配線２１が形成されている。加熱用配線２１のパターンは、櫛歯形状を有しており、該パターンの両端には電流を印加するための電極パッドが形成されている。尚、本実施の形態では、加熱用配線２１にＡｌ膜を用いているが、Ａｌ膜に限定されるものではなく、導電膜（導電性の薄膜）であれば他の材料からなる薄膜を加熱用配線２１に用いることも可能である。
【００３０】
本実施の形態による加熱用配線２１の幅と厚さと長さを規定する方法については第１の実施の形態と同様の方法を用いることが可能であるため、説明を省略する。
【００３１】
次に、上記半導体装置を製造する方法について図４を参照しつつ説明する。
図４（Ａ）〜（Ｃ）は、図３に示す半導体装置を製造する方法を説明するための断面図である。
まず、図４（Ａ）に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜などの第１の絶縁膜１５をＣＶＤ法により形成する。次いで、第１の絶縁膜１５の上にバリアメタルとしてのＴｉＮ膜（図示せず）をスパッタリングにより堆積し、このＴｉＮ膜上に第１のＡｌ合金膜をスパッタリングにより堆積する。次いで、この第１のＡｌ合金膜上にキャップ膜を形成する。このキャップ膜は、Ａｌ合金配線上にスパッタリングにより形成されたＴｉ膜と、このＴｉ膜上にスパッタリングにより形成されたＴｉＮ膜と、から構成されている。
【００３２】
次いで、このキャップ膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、キャップ膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてキャップ膜、第１のＡｌ合金膜及びＴｉＮ膜をエッチングすることにより、第１の絶縁膜１５の上には第１のＡｌ合金配線１６ａ，１６ｂが形成される。次に、第１のＡｌ合金配線１６ａ，１６ｂを含む全面上にプラズマＣＶＤ法により層間絶縁膜１７を堆積する。
【００３３】
この後、図４（Ｂ）に示すように、この層間絶縁膜１７の表面をＣＭＰで研磨することにより、層間絶縁膜１７の表面を平坦化する。次に、この層間絶縁膜１７の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜１７の上には第１のＡｌ合金配線１６ａ，１６ｂの上方に開口部を有するレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜１７をエッチングする。これにより、層間絶縁膜１７には第１のＡｌ合金配線１６ａ，１６ｂ上に位置するビアホール１７ａ，１７ｂが形成される。
【００３４】
次に、図４（Ｃ）に示すように、前記レジストパターンを剥離した後、ビアホール１７ａ，１７ｂ内及び層間絶縁膜１７上にバリアメタルとしてのＴｉＮ膜をスパッタリングにより堆積し、このＴｉＮ膜上にＷ膜をスパッタリングにより堆積する。次いで、このＷ膜をエッチバックすることにより、層間絶縁膜１７上に存在するＷ膜及びＴｉＮ膜を除去する。これにより、ビアホール１７ａ，１７ｂ内にＷプラグ１８ａ，１８ｂが埋め込まれる。
【００３５】
次いで、このＷプラグ１８ａ，１８ｂ及び層間絶縁膜１７の上にバリアメタルとしてのＴｉＮ膜をスパッタリングにより堆積し、このＴｉＮ膜の上に第２のＡｌ合金膜をスパッタリングにより堆積する。次いで、この第２のＡｌ合金膜の上にキャップ膜を形成する。このキャップ膜は、第２のＡｌ合金膜上にスパッタリングにより形成されたＴｉ膜と、このＴｉ膜上にスパッタリングにより形成されたＴｉＮ膜と、から構成されている。
【００３６】
次いで、このキャップ膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、キャップ膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてキャップ膜、第２のＡｌ合金膜及びＴｉＮ膜をエッチングすることにより、Ｗプラグ１８ａ，１８ｂ及び層間絶縁膜１７の上には第２のＡｌ合金配線１９ａ，１９ｂが形成される。第２のＡｌ合金配線１９ａ，１９ｂはＷプラグ１８ａ，１８ｂを介して第１のＡｌ合金配線１６ａ，１６ｂに電気的に接続される。次いで、前記レジストパターンを剥離する。
【００３７】
この後、図３に示すように、第２のＡｌ合金配線１６ａ，１６ｂ及び層間絶縁膜１７の上にシリコン酸化膜又はシリコン窒化膜などからなる第２の絶縁膜２０をＣＶＤ法により堆積する。次いで、第２の絶縁膜２０の上にＡｌ膜をスパッタリングにより堆積し、このＡｌ膜上にフォトレジスト膜（図示せず）を塗布する。次いで、このフォトレジスト膜を露光、現像することにより、Ａｌ膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ膜をエッチングすることにより、Ａｌ膜がパターニングされ、第２の絶縁膜２０の上にはＡｌ膜からなる加熱用配線２１が形成される。
【００３８】
この後は、公知の技術を用いてパッシベーション膜を形成する工程、パッシベーション膜に開口部を形成する工程などを行い、ウエハをスクライブラインで切断することにより、各々のＩＣチップに分割する。このようにして図３に示すＩＣチップが作製される。
【００３９】
次に、上記半導体装置に対して熱加速試験又は高速動作試験を行う。
すなわち、前記加熱用配線２１に所定の電流を流すことにより、ＩＣチップを直接加熱して所定の温度に保持しながら熱加速試験又は高温動作試験を行うことにより、半導体装置に対して加熱評価を行う。
【００４０】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
すなわち、ＩＣチップそのものを加熱用配線２１によって直接加熱するため、実機に近いストレス条件で評価試験が可能となると同時にＩＣチップ表面の温度を高精度で類推することができ、信頼性の高い評価試験を行うこが可能となる。また、従来技術のように高価な加熱装置を使用する必要がなくなるため、製造コストを低減できると共に、大型の加熱装置が不要となるため装置スペースを縮小化することができる。
【００４１】
尚、上記第２の実施の形態では、各々のＩＣチップの能動面側に加熱用配線２１を形成しているが、ウエハの能動面側に一体的に加熱用配線を形成することも可能である。これにより、加熱用配線に所定の電流を流してウエハ全体を所定の温度に保持することができる。この場合、ウエハの状態で熱加速試験を行っても良いし、プローブ試験を行うことによって高温動作試験を行っても良い。
【００４２】
また、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置を裏面から視た平面図。
【図２】図１に示す２−２線に沿った断面図。
【図３】第２の実施の形態による半導体装置を裏面から視た平面図。
【図４】図３に示す半導体装置を製造する方法を説明するための断面図。
【符号の説明】
１１…シリコン基板、１２…絶縁膜、１３…加熱用配線、１３ａ〜１３ｄ…電極パッド、１４…保護膜、１５…第１の絶縁膜、１６ａ，１６ｂ…第１のＡｌ合金配線、１７…層間絶縁膜、１８ａ，１８ｂ…Ｗプラグ、１９ａ，１９ｂ…第２のＡｌ合金配線、２０…第２の絶縁膜、２１…加熱用配線
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、加熱評価方法に係わり、特に、精度良く加熱することにより信頼性の高い加熱評価試験が可能となると共に製造コストの低減と装置スペースの縮小化が可能な半導体装置及びその製造方法、加熱評価方法に関するものである。
【０００２】
【従来の技術】
従来、ＩＣチップに対して熱加速試験を行う際は、高温ベーク炉などの加熱装置にＩＣチップを入れて加熱しながら試験を行う方法、ＩＣチップに熱風を吹き付けることにより加熱して試験を行う方法を用いていた。
また、プローブ検査においてはステージ上にウエハを保持し、ヒータによりステージを加熱して該ウエハを加熱しながら検査を行っていた。
【０００３】
【発明が解決しようとする課題】
上述したような加熱方法では、ＩＣチップを高温雰囲気に置いて加熱するというように、ＩＣチップを間接的に加熱することから、ＩＣチップ自体の温度を正確に把握することが難しい。ＩＣチップ自体の温度を正確に把握できないと、ＩＣチップを正確な温度に加熱することも難しくなり、正確な温度に加熱できないと信頼性の高い熱加速試験を行うことも困難となる。
【０００４】
また、加熱装置が高価であるため、製造コストが高くなる原因の一つとなる。また、加熱装置のサイズが大きいため、広い設置スペースが必要となる。従って、コストの低減や設置スペースの縮小化の妨げとなっていた。
【０００５】
本発明は上記のような事情を考慮してなされたものであり、その目的は、精度良く加熱することにより信頼性の高い加熱評価試験が可能となると共に製造コストの低減と装置スペースの縮小化が可能な半導体装置及びその製造方法、加熱評価方法を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置は、半導体基板と、
前記半導体基板の裏面に形成された加熱用配線と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【０００７】
上記半導体装置によれば、加熱用配線に電流を流して半導体装置そのものを直接加熱することにより、精度良く加熱することができる。このため、実機に近いストレス条件で評価試験が可能となると共に半導体装置の表面温度を高精度で類推することができ、信頼性の高い評価試験を行うこが可能となる。また、従来技術のように高価な加熱装置を使用する必要がなくなるため、製造コストを低減できると共に、大型の加熱装置が不要となるため装置スペースを縮小化することができる。
【０００８】
本発明に係る半導体装置は、半導体基板と、
前記半導体基板の能動面側に形成された絶縁膜と、
前記絶縁膜上に形成された加熱用配線と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【０００９】
また、本発明に係る半導体装置において、前記半導体基板は半導体チップ又は半導体ウエハであることも可能である。
また、本発明に係る半導体装置において、前記加熱用配線は櫛歯状のパターンを有していることも可能である。
【００１０】
また、本発明に係る半導体装置において、前記加熱用配線は、Ａｌ膜からなる配線であって、前記半導体基板の大きさが縦１．０ｍｍ以上２０ｍｍ以下、横１．０ｍｍ以上２０ｍｍ以下、厚さ０．１ｍｍ以上２ｍｍ以下である場合、例えば加熱用配線の幅が０．１μｍ以上１０００μｍ以下、厚さが０．１μｍ以上５．０μｍ以下、長さが１０００μｍ以上であることも可能である。
【００１１】
本発明に係る半導体装置の製造方法は、半導体基板の裏面に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上に加熱用配線を形成する工程と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【００１２】
本発明に係る半導体装置の製造方法は、半導体基板の能動面側に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上に加熱用配線を形成する工程と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである。
【００１３】
本発明に係る加熱評価方法は、半導体基板と、該半導体基板の裏面に形成された加熱用配線と、を具備する半導体装置を準備し、
前記加熱用配線に電流を流して前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行う。
【００１４】
本発明に係る加熱評価方法は、半導体基板と、該半導体基板の能動面側に形成された絶縁膜と、該絶縁膜上に形成された加熱用配線と、を具備する半導体装置を準備し、
前記加熱用配線に電流を流して前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行う。
【００１５】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１は、本発明に係る第１の実施の形態による半導体装置（ＩＣチップ）を裏面から視た平面図である。図２は、図１に示す２−２線に沿った断面図である。
図２に示すように、シリコン基板１１の裏面（ＩＣチップの裏面）上にはシリコン酸化膜などからなる絶縁膜１２が形成されている。この絶縁膜１２の上にはＡｌ膜からなる加熱用配線１３が形成されており、加熱用配線１３及び絶縁膜１２の上にはシリコン酸化膜又はシリコン窒化膜からなる保護膜１４が形成されている。
【００１６】
加熱用配線１３のパターンは、図１に示すように櫛歯形状を有しており、該パターンの両端には電流を印加するための電極パッド１３ａ〜１３ｄが形成されている。保護膜１４には開口部（図示せず）が形成されており、この開口部によって電極パッド１３ａ〜１３ｄそれぞれの表面が露出している。
尚、本実施の形態では、加熱用配線１３にＡｌ膜を用いているが、Ａｌ膜に限定されるものではなく、導電膜（導電性の薄膜）であれば他の材料からなる薄膜を加熱用配線１３に用いることも可能である。
【００１７】
次に、加熱用配線１３の幅と厚さと長さを規定する方法について説明する。
加熱用配線１３に電流を流すことにより、ＩＣチップを直接加熱して所望の温度にＩＣチップを加熱する際、加熱する温度に応じた熱量をＩＣチップに加えることができればよい。その熱量は、加熱用配線に電流を流した際の消費電力（仕事量；Ｗ）によって決定する。仕事量（Ｗ）は熱量換算することができるからである。
【００１８】
消費電力をＰ（Ｗ）とし、加熱用配線に流れる電流をＩ（Ａ）とし、加熱用配線の抵抗をＲ（Ω）とし、加熱用配線の比抵抗をρ（Ω・ｍ）とし、加熱用配線の長さをｌ（ｍ）とし、加熱用配線の断面積をａ（ｍ２）とすると、
Ｐ＝Ｉ２Ｒ ・・・（１）
Ｒ＝ρｌ／ａ ・・・（２）
上記式（１）において、ＩＣチップに加える熱量に応じた消費電力Ｐを加熱用配線に供給できるように、Ｉを可変することにより温度を可変出来るが、Ａｌの許容電流密度を超える電流を流すとＡｌが断線（溶断）する不具合があるため、このような場合は、加熱用配線の抵抗Ｒを設定すれば良く、このような抵抗Ｒを有する加熱用配線となるように上記式（２）から加熱用配線の幅と厚さと長さを設定すれば良い。
【００１９】
また、他の方法としては、ＩＣチップ内の入力保護ダイオードの温度特性データより、実際の温度を精度良く類推することにより、加熱用配線の幅と厚さと長さを設定しても良いし、上記式（１）、（２）を用いた方法と併用して加熱用配線の幅と厚さと長さを設定しても良い。
【００２０】
上述した方法で設定した加熱用配線のサイズの一例を挙げる。
ＩＣチップの大きさが縦１．０ｍｍ以上２０ｍｍ以下、横１．０ｍｍ以上２０ｍｍ以下、厚さ０．１ｍｍ以上２ｍｍ以下である場合、Ａｌ膜からなる加熱用配線１３は、例えば配線の幅が０．１μｍ以上１０００μｍ以下、配線の厚さが０．１μｍ以上５．０μｍ以下、配線の長さが１０００μｍ以上とすることも可能である。尚、Ａｌの比抵抗は２．７〜４Ω・ｍである。
【００２１】
次に、上記半導体装置を製造する方法について説明する。
ウエハ（シリコン基板１１）の能動面（表面）に半導体素子、配線などを形成した後、ウエハの表面に適切な保護材として例えばポリイミドフィルム（図示せず）を貼り付ける。このポリイミドフィルムは、これから後の加工工程でウエハの能動面が機械的なストレスによって破壊されないようにするためのものである。
【００２２】
次いで、ウエハの裏面にシリコン酸化膜などからなる絶縁膜１２をＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法により形成する。次いで、この絶縁膜１２の全面上にメッキ法又はスパッタ法により導電性の薄膜として例えばＡｌ膜を堆積する。次いで、このＡｌ膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、該Ａｌ膜上にはレジストパターンが形成される。
【００２３】
次いで、このレジストパターンをマスクとしてＡｌ膜をエッチングすることにより、Ａｌ膜がパターニングされ、図１に示すように絶縁膜１２上にはＡｌ膜からなる加熱用配線１３及びその両端には電極パッド１３ａ〜１３ｄが形成される。次いで、レジストパターンを除去した後、加熱用配線１３及び絶縁膜１２の上にシリコン酸化膜又はシリコン窒化膜からなる保護膜１４をＣＶＤ法により形成する。次いで、この保護膜１４をエッチングすることにより、該保護膜には開口部（図示せず）が形成され、この開口部により前記電極パッド１３ａ〜１３ｄそれぞれの一部が露出する。次いで、ウエハをスクライブラインで切断することにより、各々のＩＣチップに分割する。このようにして図１に示すＩＣチップが作製される。
【００２４】
次に、上記半導体装置に対して熱加速試験又は高速動作試験を行う。
すなわち、ＩＣチップの裏面の電極パッド１３ａ〜１３ｄから加熱用配線１３に所定の電流を流すことにより、ＩＣチップを直接加熱して所定の温度に保持しながら熱加速試験又は高温動作試験を行うことにより、半導体装置に対して加熱評価を行う。
【００２５】
このようにＩＣチップそのものを加熱用配線１３によって直接加熱するため、実機に近いストレス条件で評価試験が可能となると同時にＩＣチップ表面の温度を高精度で類推することができ、信頼性の高い評価試験を行うこが可能となる。また、従来技術のように高価な加熱装置を使用する必要がなくなるため、製造コストを低減できると共に、大型の加熱装置が不要となるため装置スペースを縮小化することができる。
【００２６】
尚、上記第１の実施の形態では、各々のＩＣチップの裏面に加熱用配線１３を形成しているが、ウエハの裏面に一体的に加熱用配線を形成することも可能である。これにより、加熱用配線に所定の電流を流してウエハ全体を所定の温度に保持することができる。この場合、ウエハの状態で熱加速試験を行っても良いし、プローブ試験を行うことによって高温動作試験を行っても良い。
【００２７】
図３は、本発明に係る第２の実施の形態による半導体装置（ＩＣチップ）を裏面から視た平面図である。
図示せぬシリコン基板の表面（ＩＣチップの表面）上にはシリコン酸化膜などからなる第１の絶縁膜１５が形成されている。第１の絶縁膜１５の上には第１のＡｌ合金配線１６ａ，１６ｂが形成されており、第１のＡｌ合金配線及び第１の絶縁膜１５の上には層間絶縁膜１７が形成されている。
【００２８】
層間絶縁膜１７には第１のＡｌ合金配線１６ａ，１６ｂそれぞれの上に位置する接続孔（ビアホール）が形成されており、これら接続孔内にはＷプラグ１６ａ，１６ｂが埋め込まれている。Ｗプラグ及び層間絶縁膜１７の上には第２のＡｌ合金配線１９ａ，１９ｂが形成されている。第２のＡｌ合金配線１９ａはＷプラグ１８ａを介して第１のＡｌ合金配線１６ａに電気的に接続されており、第２のＡｌ合金配線１９ｂはＷプラグ１８ｂを介して第１のＡｌ合金配線１６ｂに電気的に接続されている。
【００２９】
第２のＡｌ合金配線１９ａ，１９ｂ及び層間絶縁膜１７の上にはシリコン酸化膜又はシリコン窒化膜などからなる第２の絶縁膜２０が形成されており、第２の絶縁膜２０の上にはＡｌ膜からなる加熱用配線２１が形成されている。加熱用配線２１のパターンは、櫛歯形状を有しており、該パターンの両端には電流を印加するための電極パッドが形成されている。尚、本実施の形態では、加熱用配線２１にＡｌ膜を用いているが、Ａｌ膜に限定されるものではなく、導電膜（導電性の薄膜）であれば他の材料からなる薄膜を加熱用配線２１に用いることも可能である。
【００３０】
本実施の形態による加熱用配線２１の幅と厚さと長さを規定する方法については第１の実施の形態と同様の方法を用いることが可能であるため、説明を省略する。
【００３１】
次に、上記半導体装置を製造する方法について図４を参照しつつ説明する。
図４（Ａ）〜（Ｃ）は、図３に示す半導体装置を製造する方法を説明するための断面図である。
まず、図４（Ａ）に示すように、シリコン基板（図示せず）の上方にシリコン酸化膜などの第１の絶縁膜１５をＣＶＤ法により形成する。次いで、第１の絶縁膜１５の上にバリアメタルとしてのＴｉＮ膜（図示せず）をスパッタリングにより堆積し、このＴｉＮ膜上に第１のＡｌ合金膜をスパッタリングにより堆積する。次いで、この第１のＡｌ合金膜上にキャップ膜を形成する。このキャップ膜は、Ａｌ合金配線上にスパッタリングにより形成されたＴｉ膜と、このＴｉ膜上にスパッタリングにより形成されたＴｉＮ膜と、から構成されている。
【００３２】
次いで、このキャップ膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、キャップ膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてキャップ膜、第１のＡｌ合金膜及びＴｉＮ膜をエッチングすることにより、第１の絶縁膜１５の上には第１のＡｌ合金配線１６ａ，１６ｂが形成される。次に、第１のＡｌ合金配線１６ａ，１６ｂを含む全面上にプラズマＣＶＤ法により層間絶縁膜１７を堆積する。
【００３３】
この後、図４（Ｂ）に示すように、この層間絶縁膜１７の表面をＣＭＰで研磨することにより、層間絶縁膜１７の表面を平坦化する。次に、この層間絶縁膜１７の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜１７の上には第１のＡｌ合金配線１６ａ，１６ｂの上方に開口部を有するレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜１７をエッチングする。これにより、層間絶縁膜１７には第１のＡｌ合金配線１６ａ，１６ｂ上に位置するビアホール１７ａ，１７ｂが形成される。
【００３４】
次に、図４（Ｃ）に示すように、前記レジストパターンを剥離した後、ビアホール１７ａ，１７ｂ内及び層間絶縁膜１７上にバリアメタルとしてのＴｉＮ膜をスパッタリングにより堆積し、このＴｉＮ膜上にＷ膜をスパッタリングにより堆積する。次いで、このＷ膜をエッチバックすることにより、層間絶縁膜１７上に存在するＷ膜及びＴｉＮ膜を除去する。これにより、ビアホール１７ａ，１７ｂ内にＷプラグ１８ａ，１８ｂが埋め込まれる。
【００３５】
次いで、このＷプラグ１８ａ，１８ｂ及び層間絶縁膜１７の上にバリアメタルとしてのＴｉＮ膜をスパッタリングにより堆積し、このＴｉＮ膜の上に第２のＡｌ合金膜をスパッタリングにより堆積する。次いで、この第２のＡｌ合金膜の上にキャップ膜を形成する。このキャップ膜は、第２のＡｌ合金膜上にスパッタリングにより形成されたＴｉ膜と、このＴｉ膜上にスパッタリングにより形成されたＴｉＮ膜と、から構成されている。
【００３６】
次いで、このキャップ膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、キャップ膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてキャップ膜、第２のＡｌ合金膜及びＴｉＮ膜をエッチングすることにより、Ｗプラグ１８ａ，１８ｂ及び層間絶縁膜１７の上には第２のＡｌ合金配線１９ａ，１９ｂが形成される。第２のＡｌ合金配線１９ａ，１９ｂはＷプラグ１８ａ，１８ｂを介して第１のＡｌ合金配線１６ａ，１６ｂに電気的に接続される。次いで、前記レジストパターンを剥離する。
【００３７】
この後、図３に示すように、第２のＡｌ合金配線１６ａ，１６ｂ及び層間絶縁膜１７の上にシリコン酸化膜又はシリコン窒化膜などからなる第２の絶縁膜２０をＣＶＤ法により堆積する。次いで、第２の絶縁膜２０の上にＡｌ膜をスパッタリングにより堆積し、このＡｌ膜上にフォトレジスト膜（図示せず）を塗布する。次いで、このフォトレジスト膜を露光、現像することにより、Ａｌ膜上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとしてＡｌ膜をエッチングすることにより、Ａｌ膜がパターニングされ、第２の絶縁膜２０の上にはＡｌ膜からなる加熱用配線２１が形成される。
【００３８】
この後は、公知の技術を用いてパッシベーション膜を形成する工程、パッシベーション膜に開口部を形成する工程などを行い、ウエハをスクライブラインで切断することにより、各々のＩＣチップに分割する。このようにして図３に示すＩＣチップが作製される。
【００３９】
次に、上記半導体装置に対して熱加速試験又は高速動作試験を行う。
すなわち、前記加熱用配線２１に所定の電流を流すことにより、ＩＣチップを直接加熱して所定の温度に保持しながら熱加速試験又は高温動作試験を行うことにより、半導体装置に対して加熱評価を行う。
【００４０】
上記第２の実施の形態においても第１の実施の形態と同様の効果を得ることができる。
すなわち、ＩＣチップそのものを加熱用配線２１によって直接加熱するため、実機に近いストレス条件で評価試験が可能となると同時にＩＣチップ表面の温度を高精度で類推することができ、信頼性の高い評価試験を行うこが可能となる。また、従来技術のように高価な加熱装置を使用する必要がなくなるため、製造コストを低減できると共に、大型の加熱装置が不要となるため装置スペースを縮小化することができる。
【００４１】
尚、上記第２の実施の形態では、各々のＩＣチップの能動面側に加熱用配線２１を形成しているが、ウエハの能動面側に一体的に加熱用配線を形成することも可能である。これにより、加熱用配線に所定の電流を流してウエハ全体を所定の温度に保持することができる。この場合、ウエハの状態で熱加速試験を行っても良いし、プローブ試験を行うことによって高温動作試験を行っても良い。
【００４２】
また、本発明は上記実施の形態に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
【図面の簡単な説明】
【図１】第１の実施の形態による半導体装置を裏面から視た平面図。
【図２】図１に示す２−２線に沿った断面図。
【図３】第２の実施の形態による半導体装置を裏面から視た平面図。
【図４】図３に示す半導体装置を製造する方法を説明するための断面図。
【符号の説明】
１１…シリコン基板、１２…絶縁膜、１３…加熱用配線、１３ａ〜１３ｄ…電極パッド、１４…保護膜、１５…第１の絶縁膜、１６ａ，１６ｂ…第１のＡｌ合金配線、１７…層間絶縁膜、１８ａ，１８ｂ…Ｗプラグ、１９ａ，１９ｂ…第２のＡｌ合金配線、２０…第２の絶縁膜、２１…加熱用配線
Claims (9)
- 半導体基板と、
前記半導体基板の裏面に形成された加熱用配線と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである半導体装置。 - 半導体基板と、
前記半導体基板の能動面側に形成された絶縁膜と、
前記絶縁膜上に形成された加熱用配線と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである半導体装置。 - 前記半導体基板は半導体チップ又は半導体ウエハである請求項１又は２に記載の半導体装置。
- 前記加熱用配線は櫛歯状のパターンを有している請求項１〜３のうちのいずれか一項に記載の半導体装置。
- 前記加熱用配線は、Ａｌ膜からなる配線であって、前記半導体基板の大きさが縦１．０ｍｍ以上２０ｍｍ以下、横１．０ｍｍ以上２０ｍｍ以下、厚さ０．１ｍｍ以上２ｍｍ以下である場合、例えば加熱用配線の幅が０．１μｍ以上１０００μｍ以下、厚さが０．１μｍ以上５．０μｍ以下、長さが１０００μｍ以上である請求項１又は２に記載の半導体装置。
- 半導体基板の裏面に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上に加熱用配線を形成する工程と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱ながら熱加速試験又は高温動作試験を行うものである半導体装置の製造方法。 - 半導体基板の能動面側に絶縁膜を形成する工程と、
前記絶縁膜上に導電膜を形成する工程と、
前記導電膜をパターニングすることにより、前記絶縁膜上に加熱用配線を形成する工程と、
を具備し、
前記加熱用配線は電流を流すことにより前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行うものである半導体装置の製造方法。 - 半導体基板と、該半導体基板の裏面に形成された加熱用配線と、を具備する半導体装置を準備し、
前記加熱用配線に電流を流して前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行う加熱評価方法。 - 半導体基板と、該半導体基板の能動面側に形成された絶縁膜と、該絶縁膜上に形成された加熱用配線と、を具備する半導体装置を準備し、
前記加熱用配線に電流を流して前記半導体基板を加熱しながら熱加速試験又は高温動作試験を行う加熱評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003142039A JP2004347360A (ja) | 2003-05-20 | 2003-05-20 | 半導体装置及びその製造方法、加熱評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003142039A JP2004347360A (ja) | 2003-05-20 | 2003-05-20 | 半導体装置及びその製造方法、加熱評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004347360A true JP2004347360A (ja) | 2004-12-09 |
Family
ID=33530237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003142039A Withdrawn JP2004347360A (ja) | 2003-05-20 | 2003-05-20 | 半導体装置及びその製造方法、加熱評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004347360A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508711A (ja) * | 2004-07-28 | 2008-03-21 | ジョウン テクノロジー カンパニー リミテッド | 熱回路を有するウェーハ及びその電気供給システム |
-
2003
- 2003-05-20 JP JP2003142039A patent/JP2004347360A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008508711A (ja) * | 2004-07-28 | 2008-03-21 | ジョウン テクノロジー カンパニー リミテッド | 熱回路を有するウェーハ及びその電気供給システム |
| JP4851449B2 (ja) * | 2004-07-28 | 2012-01-11 | ジョウン テクノロジー カンパニー リミテッド | 熱回路を有するウェーハ及びその電気供給システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8400178B2 (en) | Method and system of testing a semiconductor device | |
| TW200301922A (en) | Semiconductor power device and method of formation | |
| US8323991B2 (en) | Method for detecting stress migration properties | |
| TWI331785B (ja) | ||
| US5627101A (en) | Method of fabricating polysilicon electromigration sensor which can detect and monitor electromigration in composite metal lines on integrated circuit structures | |
| TW201003880A (en) | Semiconductor device comprising a chip internal electrical test structure allowing electrical measurements during the fabrication process | |
| US6066561A (en) | Apparatus and method for electrical determination of delamination at one or more interfaces within a semiconductor wafer | |
| JPH03129855A (ja) | 半導体装置の製造方法 | |
| Hong et al. | Breakdown energy of metal (BEM)-A new technique for monitoring metallization reliability at wafer level | |
| JP3468188B2 (ja) | 半導体装置とその製法 | |
| JP2004347360A (ja) | 半導体装置及びその製造方法、加熱評価方法 | |
| TWI288452B (en) | Semiconductor test circuit structure and method of testing semiconductor circuit | |
| Gill et al. | Predicting thermal behavior of interconnects | |
| Enderling et al. | Design rules to minimize the effect of joule heating in Greek cross test structures | |
| JP4008121B2 (ja) | アライメントマーク | |
| JPH08340032A (ja) | 金属配線の評価方法 | |
| JP3988690B2 (ja) | 半導体装置とその製法 | |
| JP2004235424A (ja) | 半導体装置、半導体ウェハ、及び半導体装置の評価方法 | |
| JP2003078013A (ja) | 半導体装置 | |
| Ju et al. | Fusing Current Characterization of Various Cu RDL Designs in Wafer Level Packages | |
| US6504225B1 (en) | Teos seaming scribe line monitor | |
| TWI271812B (en) | Method for fabricating a probing pad of an integrated circuit chip | |
| JPH09199563A (ja) | 半導体装置の信頼性評価試験方法及びその方法に使用する評価用素子 | |
| JPS62193137A (ja) | 半導体装置の製造方法 | |
| KR100325300B1 (ko) | 퓨즈 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060801 |