JP2004342864A - Thin film inductor element and its manufacturing method - Google Patents
Thin film inductor element and its manufacturing method Download PDFInfo
- Publication number
- JP2004342864A JP2004342864A JP2003138195A JP2003138195A JP2004342864A JP 2004342864 A JP2004342864 A JP 2004342864A JP 2003138195 A JP2003138195 A JP 2003138195A JP 2003138195 A JP2003138195 A JP 2003138195A JP 2004342864 A JP2004342864 A JP 2004342864A
- Authority
- JP
- Japan
- Prior art keywords
- film
- spiral
- inductor
- thin
- inductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
【0001】
【発明の技術分野】
本発明は、薄膜高周波回路に用いられる薄膜インダクタ素子及びその製造方法に関する。
【0002】
【従来技術およびその問題点】
薄膜回路では一般に、薄膜抵抗素子や薄膜コンデンサ素子、薄膜インダクタ素子が混在しており、薄膜コンデンサ素子の下電極又は上電極と薄膜インダクタ素子とが同一工程で形成されている。このような薄膜回路は、例えば携帯電話や小型モバイル等に代表される通信機器に搭載されるため、これら通信機器の高周波化に伴って高いQ値が要求されるようになった。
【0003】
薄膜回路のQ値を高めるためには、薄膜抵抗素子や薄膜コンデンサ素子等の電極を厚い膜厚で形成することが考えられる。しかし、薄膜コンデンサ素子の電極を厚い膜厚で形成すると、薄膜コンデンサ素子と同一工程で形成される薄膜インダクタ素子の電極の膜厚も厚くなり、この結果、浮遊容量が増大して薄膜インダクタ素子のQ値は低下してしまう。このように従来では、薄膜回路全体のQ値を向上させようとすると、薄膜インダクタ素子の特性を低下させることになっていた。
【0004】
従来の薄膜インダクタ素子1’は、図12に示すように、スパイラル状の薄膜突条を起立させて形成したインダクタ電極20’を有している。最近では、薄膜回路の高集積密度化が進められているため、インダクタ電極20’のピッチ間隔d’が狭くなっている。このようにピッチ間隔d’が狭いと、隣り合うインダクタ電極20’の間で相互に影響を及ぼし合い、インダクタ電極20’の膜厚が厚くなるにつれて容量成分が発生することとなる。この容量成分が、薄膜インダクタ素子1’のQ値を低下させる要因と考えられている。
【0005】
【特許文献】
特開平8−235527号公報
特開2000−58758号公報
特開2002−133611号公報
【0006】
【発明の目的】
本発明は、容量成分の発生を防止して高いQ値が得られる薄膜インダクタ素子及びその製造方法を得ることを目的とする。
【0007】
【発明の概要】
本発明は、スパイラル状の薄膜突条を起立させて形成したインダクタ電極では電流がスパイラル中心側の内周起立面に集中すること、及びインダクタ電極のピッチ間隔を拡げれば容量成分の発生を抑制できることに着目したものである。
【0008】
すなわち、本発明は、基板上に、スパイラル状の薄膜突条を起立させて形成したインダクタ電極を有する薄膜インダクタ素子において、インダクタ電極の断面形状を、スパイラル中心側の内周起立面が基板と略直交し、外周起立面が電極上方ほどスパイラル中心に接近するテーパー面としたことを特徴としている。
【0009】
この構成によれば、内周起立面及び外周起立面の両方を基板に対して略直交させた従来の場合よりも、インダクタ電極の断面積が小さくなって該インダクタ電極を構成する電極材料の量が減り、また、インダクタ電極のピッチ間隔が拡がる。よって、インダクタ電極の膜厚が増大しても、隣り合うインダクタ電極の相互影響を低減することができ、容量成分の発生を抑制することができる。
【0010】
また上記構成によれば、基板表面でのピッチ間隔よりも電極上面でのピッチ間隔が拡がっているので、基板表面でのピッチ間隔を長く設定する必要がなく、薄膜インダクタ素子の素子面積を小さくすることができる。
【0011】
さらに上記構成によれば、インダクタ電極において、高周波電流が集中して流れる内周起立面を基板に対して略直交とし、高周波電流が殆ど流れない外周起立面をテーパー面としてあるので、電流損失が生じることはなく、薄膜インダクタ素子の電流特性を良好に維持することができる。
【0012】
インダクタ電極の外周起立面において、そのテーパー角は55°以上85°以下であることが好ましい。55°未満であるとテーパー形状の制御が難しく、85°を超えると外周起立面をテーパー面としたことによる効果が十分に得られない。
【0013】
インダクタ電極の平面形状は、互いに直交する直線を組み合わせてなるスパイラル形状とすることができる。
【0014】
インダクタ電極は、基板上に形成されたTi/Cu又はCr/Cuによる金属膜と、この金属膜上に形成されたCuメッキ膜とにより形成されていることが実際的である。あるいは、基板上に形成されたTi/Au又はCr/Auによる金属膜と、この金属膜上に形成されたAuメッキ膜とにより形成されている。
【0015】
本発明は、製造方法の態様によれば、スパイラル状のインダクタ電極形状に対応するスパイラル形状の遮光部を有し、該遮光部は、スパイラル中心から遠い側に、光透過量がスパイラル中心側ほど少なくなっていく光量調整部を有するフォトマスクを準備する工程;基板上に、インダクタ電極の下層となる金属膜を形成する工程;この金属膜上に、ネガレジスト膜を均一に塗布する工程;準備したフォトマスクを通してネガレジスト膜を露光する工程; 現像処理により、フォトマスクのスパイラル形状に対応するスパイラル状であって、スパイラル中心側の面が基板に直交し、スパイラル中心から遠い面がレジスト上方ほどスパイラル中心に接近する逆テーパー面となっている空洞部を有するネガレジストを得る工程;及びこのネガレジストで覆われていない金属膜上に、前記インダクタ電極の上層となるメッキ膜を電解メッキ法により形成する工程;を有することを特徴としている。
【0016】
金属膜とネガレジストが有する空洞部の逆テーパー面のなす角は、55°以上85°以下であることが好ましい。55°未満であると、フォトマスクによる光透過量の制御が難しく、85°を超えると、インダクタ電極の外周起立面をテーパー面とすることによる効果が十分に得られないからである。形成されるインダクタ電極の外周起立面のテーパー角は、上記金属膜と逆テーパー面のなす角に等しい。
【0017】
フォトマスクの光量調整部は、種々の態様が可能である。例えば、光を通過させる格子開口部を多数備え、この格子開口部の面積がスパイラル中心側ほど小さい格子状パターンとすることができる。または、光を通過させるスリットを多数備え、このスリット幅がスパイラル中心側ほど小さいストライプパターンとすることができる。あるいは、スパイラル中心側に向かって連続的に光透過量が減少していくグラデーションパターンとしてもよい。
【0018】
上記製造方法において、インダクタ電極を構成する金属膜をTi/Cu又はCr/Cuにより形成し、メッキ膜をCuにより形成することが実際的である。または、インダクタ電極を構成する金属膜をTi/Au又はCr/Auにより形成し、メッキ膜をAuにより形成してもよい。
【0019】
メッキ膜を形成した後には、ネガレジストを除去し、さらに、露出している金属膜を除去する工程が備えられる。
【0020】
【発明の実施の形態】
図1(a)、(b)は、本発明を適用した薄膜インダクタ素子を示す部分断面図及び平面図である。本薄膜インダクタ素子1は、高周波電流を用いる薄膜高周波回路に搭載される。
【0021】
薄膜インダクタ素子1は、基板10上に、スパイラル状の薄膜突条を起立させて形成したインダクタ電極20を有している。インダクタ電極20は、例えばTi/Cu又はCr/Cuからなる金属膜21と、Cuメッキ膜22とにより形成されている。
【0022】
インダクタ電極20の断面形状は、図1(a)に示すように、スパイラル中心S側の内周起立面20bが基板10に対して略直交していて、外周起立面20aが電極上方ほどスパイラル中心Sに接近するテーパー面となっている。この外周起立面20aのテーパー角αは約55〜85°程度である。図1ではテーパー面(外周起立面20a)にハッチングを付して示した。
【0023】
インダクタ電極20のピッチ間隔(隣り合うインダクタ電極20の外周起立面20aと内周起立面20bの距離間隔)Dは、電極上方(膜厚が大きくなる方向)に向かって拡がっていて、基板表面でのピッチ間隔D1が最も短く、電極上面でのピッチ間隔D2が最も長くなっている。一方、インダクタ電極20の幅寸法Wは、電極上方ほど狭くなっており、基板表面での幅寸法W1が最も長く、電極上面での幅寸法W2が最も短くなっている。本実施形態において、インダクタ電極20は、約5〜10μm程度の膜厚で形成されている。インダクタ電極20の幅寸法Wは、ピッチ間隔Dが約5〜10μm程度であるとき約15〜20μm程度、ピッチ間隔Dが約10〜15μm程度であるとき約10〜15μm程度、ピッチ間隔Dが50〜60μm程度であるとき90〜100μm程度に確保されている。
【0024】
上述したようにインダクタ電極20の外周起立面20aが電極上方ほどスパイラル中心Sに接近するテーパー面になっていると、図12に示すように外周起立面を基板10に対して直交させた場合(従来構造)よりも断面積が小さくなり、インダクタ電極20の膜厚が大きくなるほどピッチ間隔Dが拡がる。このようにインダクタ電極20の断面積(インダクタ電極20を構成する電極材料)を減らしてピッチ間隔Dを拡げれば、インダクタ電極20の膜厚が増大しても、隣り合うインダクタ電極の相互影響を低減することができ、容量成分の発生を抑制することができる。
【0025】
インダクタ電極20に与えられる高周波電流は、インダクタ電極20の内周起立面20bを集中的に流れ、結果的にインダクタ電極20の外周起立面20aには殆ど流れない。よって、インダクタ電極20の外周起立面20aをテーパー形状としても電流損失が生じることはない。
【0026】
次に、図2〜図8を参照し、図1に示す薄膜インダクタ素子1の製造方法の一実施形態について説明する。
【0027】
先ず最初に、露光工程で用いるフォトマスクを準備する。図7及び図8に示すようにフォトマスク40は、光をすべて通過させる透光部41と、スパイラル状のインダクタ電極形状に対応するスパイラル形状の遮光部42を有しており、遮光部42には、スパイラル中心Sから遠い側に、光透過量がスパイラル中心S側ほど少なくなっていく光量調整部43が備えられている。この光量調整部43が備えられる範囲は約5〜10μm程度である。図7及び図8では、光を全く通さない部分を黒く塗りつぶして示してある。
【0028】
本実施形態で用いるフォトマスク40の光量調整部43は、図8に示すように、光をすべて通過させる格子開口部44を多数備え、この格子開口部44の面積がスパイラル中心S側ほど小さくなる格子状パターンによって形成されている。この格子状パターンにおいて、格子開口部44のピッチ間隔は約0.5〜2μmである。なお、光量調整部43(格子状パターン)が5μm以上の範囲に備えられている場合は、遮光部42のスパイラル中心Sから遠い側の端部から約2.5μm以上離れた位置における格子開口部44のピッチ間隔を約0.25〜1μmとする。
【0029】
フォトマスク40を準備したら、図2に示すように、基板10上にTi/Cu又はCr/Cuによる金属膜21を約50〜500nm程度の膜厚でスパッタ成膜する。基板10には、例えばアルミナ基板、ガラス基板、又はシリコン基板などを用いる。
【0030】
次に、スピンコート法により、ネガレジスト膜30を金属膜21上に均一に塗布する。ネガレジスト膜30の膜厚は約5〜15μm程度とする。
【0031】
続いて、図3に示すように、予め準備しておいたフォトマスク40(図7及び図8)を通して露光する。図3において、矢印は光の進む方向を示し、矢印の長さは光透過量に比例している。
【0032】
露光後は、現像工程を行なう。この現像工程によれば、上記露光工程で光が照射されていない範囲のネガレジスト膜30が溶解する。この結果、金属膜21上には、図4に示すように、メッキ膜を形成するためのネガレジスト31が残る。ネガレジスト31は、フォトマスク40のスパイラル形状に対応するスパイラル状の空洞部32を有している。空洞部32は、スパイラル中心S側の面32bが基板10に直交し、スパイラル中心Sから遠い面が図示上方ほどスパイラル中心Sに接近する逆テーパー面32aとなっている。この空洞部32の幅寸法はインダクタ電極の幅寸法Wに等しく、空洞部32のピッチ間隔はインダクタ電極のピッチ間隔Dに等しい。また、逆テーパー面32aと金属膜21のなす角βは、形成するインダクタ電極の外周起立面のテーパー角αに等しい。
【0033】
空洞部32の逆テーパー面32aと金属膜21のなす角β、すなわち形成するインダクタ電極の外周面のテーパー角αは、55°以上85°以下であることが好ましい。テーパー角αが55°未満であると、フォトマスク40による光透過量の制御が難しく、またテーパー角αが85°を超えると、インダクタ電極の外周起立面をテーパー面としたことによる効果が十分に得られないからである。
【0034】
上記逆テーパー面32aを有するネガレジスト31を形成したら、図5に示すように、このネガレジスト31で覆われていない金属膜21上に、Cuメッキ膜22を電解メッキ法により形成する。Cuメッキ膜22の膜厚は、4〜10μm程度とする。
【0035】
続いて、図6に示すようにネガレジスト31を除去する。そして、Cuメッキ膜22の間から露出している金属膜21をドライエッチング等により除去する。これにより、金属膜21及びCuメッキ膜22からなるインダクタ電極20が形成される。
【0036】
以上の工程により、図1に示す薄膜インダクタ素子1が得られる。
【0037】
以上のように本実施形態では、インダクタ電極20の断面形状を、スパイラル中心S側の内周起立面20bが基板10と略直交し、外周起立面20aが電極上方ほどスパイラル中心Sに接近するテーパー面としたので、図12に示すように断面正方形状で形成した従来構造のインダクタ電極20’(外周起立面20a’及び内周起立面20b’が基板10と略直交する場合)よりも、インダクタ電極20の断面積が小さくなり、インダクタ電極20を構成する電極材料を減らすことができる。また、インダクタ電極20のピッチ間隔Dが、該インダクタ電極20の膜厚が大きくなるほど拡がる。これにより、インダクタ電極20の膜厚が増大しても、隣り合うインダクタ電極の相互影響を低減することができ、容量成分の発生を抑制することができる。
【0038】
また本実施形態によれば、基板10の表面でのピッチ間隔D1を長くせずに、インダクタ電極上面でのピッチ間隔D2を拡げることができるので、薄膜インダクタ素子1の素子面積を小さくすることが可能になる。
【0039】
さらに本実施形態によれば、インダクタ電極20の外周起立面20aのみをテーパー面としたので、電流損失が生じることがない。なお、インダクタ電極20の内周起立面20bのみあるいはインダクタ電極20の外周起立面20aと内周起立面20bの両方をテーパー形状とすると、電流損失が大きく、薄膜インダクタ素子1の電流特性を悪化させてしまうこととなる。
【0040】
また本実施形態では、インダクタ電極20の形状を規定するためのレジスト31をネガレジスト材料により形成しているので、露光されるネガレジスト材料の厚さを調整することにより、基板10に対して直交する面及びテーパー面を容易に形成することができる。さらに本実施形態では、遮光部42の外周側領域に、内周側よりも外周側で光透過量が多い光量調整部43を備えたフォトマスク40を通してネガレジスト30を露光するので、ネガレジスト30を照射する光の量を容易に制御でき、所望のテーパー形状を得ることができる。
【0041】
図11は、図1に示す本実施例と図12に示す比較例(従来例)において、インダクタ電極の膜厚を5μm、10μmとした場合の2.4GHz帯におけるQ値を算出した結果を示している。なお、本実施例と比較例において、薄膜インダクタ素子の組成は同一とする。
【0042】
【比較例】
図12に示す従来構造の薄膜インダクタ素子1’は、インダクタ電極20’の断面形状を、内周起立面20b’及び外周起立面20a’を共に基板10に略直交させてなる略正方形状としたものである。インダクタ電極20’のピッチ間隔d及び幅寸法wは、インダクタ電極20’の膜厚方向で変わらず一定である。具体的にピッチ間隔dは5μm、幅寸法wは15μmである。図11を見ると、薄膜インダクタ素子1’のQ値は、インダクタ電極20’の膜厚が厚くなると低下していることがわかる。インダクタ電極20’の膜厚が10μmであるときのQ値は、インダクタ電極20’の膜厚が5μmであるときよりも約8%減少している。
【0043】
【実施例】
図1に示す薄膜インダクタ素子1では、例えばインダクタ電極20のピッチ間隔dが5〜10μm、幅寸法Wが15〜10μmであり、インダクタ電極20は図12に示す比較例よりも断面積が小さくなっている。図11を見ると、薄膜インダクタ素子1のQ値は、インダクタ電極20の膜厚が5μmのときも10μmのときも変化していないことがわかる。また図12に示す比較例と比べてみると、インダクタ電極20の膜厚が5μmであるときのQ値は比較例よりも3%増大しており、同膜厚が10μmであるときのQ値は比較例よりも11%増大している。
【0044】
以上の結果から明らかなように、本実施例は、比較例よりもQ値が低減しないこと、すなわち膜厚が大きくなっても高いQ値が得られることがわかる。
【0045】
本実施形態では、露光工程で用いるフォトマスク40の光量調整部43が格子状パターン(図8)で形成されているが、光量調整部43の態様は種々の変形が可能である。例えば、図9に示すように、光をすべて通過させるスリット45を多数備え、このスリット45の幅寸法aがスパイラル中心S側ほど小さいストライプパターンによって形成されていてもよい。あるいは、図10に示すように、スパイラル中心S側に向かって連続的に光透過量が減少していくグラデーションパターン46によって形成されていてもよい。
【0046】
また本実施形態では、インダクタ電極20の上層となるメッキ膜22をCuにより形成しているが、メッキ膜22はAuにより形成することも可能である。ただし、メッキ膜22をAuで形成した場合には、インダクタ電極20の下層となる金属膜21を、Ti/Au又はCr/Auにより形成する。
【0047】
【発明の効果】
本発明によれば、インダクタ電極の断面形状を、スパイラル中心側の内周起立面が基板と略直交し、外周起立面が電極上方ほどスパイラル中心に接近するテーパー面としたので、内周起立面及び外周起立面を基板に略直交させた従来の場合よりも隣り合うインダクタ電極の相互影響が低減される。これにより、インダクタ電極の膜厚が増大しても容量成分の発生を抑制することができ、高いQ値が得られる。
【図面の簡単な説明】
【図1】(a)本発明の一実施形態である薄膜インダクタ素子の断面構造を示す斜視図である。
(b)(a)に示す薄膜インダクタ素子の平面図である。
【図2】図1に示す薄膜インダクタ素子の製造方法の一工程を示す断面図である。
【図3】図2に示す工程の次工程を示す断面図である。
【図4】図3に示す工程の次工程を示す断面図である。
【図5】図4に示す工程の次工程を示す断面図である。
【図6】図5に示す工程の次工程を示す断面図である。
【図7】図3に示す露光工程で用いるフォトマスクの平面図である。
【図8】図7に示すフォトマスクの光量調整部の一実施例を示す拡大断面図である。
【図9】図7に示すフォトマスクの光量調整部の一実施例を示す拡大断面図である。
【図10】図7に示すフォトマスクの光量調整部の一実施例を示す拡大断面図である。
【図11】インダクタ電極を構成するメッキ膜の膜厚と2.4GHz帯におけるQ値の関係を示すグラフである。
【図12】(a)従来構造の薄膜インダクタ素子を示す斜視図である。
(b)(a)に示す薄膜インダクタ素子の平面図である。
【符号の説明】
1 薄膜インダクタ素子
10 基板
20 インダクタ電極
20a 外周起立面
20b 内周起立面
21 金属膜
22 メッキ膜(Cuメッキ膜)
30 ネガレジスト
31 ネガレジスト
31a 空洞部
31b 逆テーパー面
40 フォトマスク
41 透光部
42 遮光部
43 光量調整部
44 格子開口部
45 スリット
46 グラデーションパターン[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a thin-film inductor element used for a thin-film high-frequency circuit and a method for manufacturing the same.
[0002]
[Prior art and its problems]
In general, a thin film resistor includes a thin film resistor element, a thin film capacitor element, and a thin film inductor element, and the lower electrode or upper electrode of the thin film capacitor element and the thin film inductor element are formed in the same process. Since such a thin film circuit is mounted on communication devices typified by, for example, a mobile phone and a small mobile device, a high Q value has been required as the frequency of these communication devices has increased.
[0003]
In order to increase the Q value of a thin film circuit, it is conceivable to form electrodes such as a thin film resistor element and a thin film capacitor element with a large thickness. However, when the electrodes of the thin-film capacitor element are formed with a large thickness, the electrodes of the thin-film inductor element formed in the same process as the thin-film capacitor element also have a large thickness. The Q value decreases. As described above, conventionally, when trying to improve the Q value of the entire thin film circuit, the characteristics of the thin film inductor element have been reduced.
[0004]
As shown in FIG. 12, a conventional thin-film inductor element 1 'has an inductor electrode 20' formed by erecting a spiral thin-film ridge. Recently, the pitch interval d 'between the inductor electrodes 20' has been reduced due to the progress of higher integration density of thin film circuits. When the pitch interval d 'is small, adjacent inductor electrodes 20' influence each other, and a capacitance component is generated as the thickness of the inductor electrode 20 'increases. This capacitance component is considered to be a factor that lowers the Q value of the thin-film inductor element 1 '.
[0005]
[Patent Document]
JP-A-8-235527 JP-A-2000-58758 JP-A-2002-133611
[Object of the invention]
SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin film inductor element capable of preventing a generation of a capacitance component and obtaining a high Q value, and a method of manufacturing the same.
[0007]
Summary of the Invention
According to the present invention, in an inductor electrode formed by erecting a spiral-shaped thin film ridge, current is concentrated on the inner peripheral erected surface on the spiral center side, and the generation of a capacitance component is suppressed by increasing the pitch interval of the inductor electrode. It focuses on what can be done.
[0008]
That is, the present invention relates to a thin film inductor element having an inductor electrode formed by erecting a spiral thin film ridge on a substrate, wherein the sectional shape of the inductor electrode is substantially the same as that of the substrate. It is characterized in that it is a tapered surface which is perpendicular to the outer peripheral rising surface and approaches the center of the spiral as the electrode rises.
[0009]
According to this configuration, the cross-sectional area of the inductor electrode is reduced and the amount of electrode material constituting the inductor electrode is smaller than in the conventional case where both the inner-peripheral rising surface and the outer-peripheral rising surface are substantially perpendicular to the substrate. And the pitch interval between the inductor electrodes increases. Therefore, even if the thickness of the inductor electrode increases, the mutual influence between the adjacent inductor electrodes can be reduced, and the generation of the capacitance component can be suppressed.
[0010]
Further, according to the above configuration, since the pitch interval on the upper surface of the electrode is wider than the pitch interval on the substrate surface, it is not necessary to set the pitch interval on the substrate surface longer, and the element area of the thin-film inductor element is reduced. be able to.
[0011]
Further, according to the above configuration, in the inductor electrode, the inner peripheral rising surface through which the high-frequency current flows in a concentrated manner is substantially perpendicular to the substrate, and the outer peripheral rising surface through which the high-frequency current hardly flows is a tapered surface, so that the current loss is reduced. This does not occur, and the current characteristics of the thin-film inductor element can be favorably maintained.
[0012]
It is preferable that the taper angle on the outer peripheral rising surface of the inductor electrode is 55 ° or more and 85 ° or less. If the angle is less than 55 °, it is difficult to control the taper shape. If the angle is more than 85 °, the effect obtained by using the tapered outer peripheral rising surface cannot be sufficiently obtained.
[0013]
The planar shape of the inductor electrode can be a spiral shape formed by combining straight lines orthogonal to each other.
[0014]
It is practical that the inductor electrode is formed by a metal film of Ti / Cu or Cr / Cu formed on the substrate and a Cu plating film formed on the metal film. Alternatively, it is formed of a metal film of Ti / Au or Cr / Au formed on a substrate and an Au plating film formed on the metal film.
[0015]
According to an aspect of the manufacturing method, the present invention includes a spiral light-shielding portion corresponding to the spiral inductor electrode shape, and the light-shielding portion is farther from the center of the spiral, and has a light transmission amount closer to the center of the spiral. A step of preparing a photomask having a decreasing light amount adjusting unit; a step of forming a metal film to be a lower layer of the inductor electrode on the substrate; a step of uniformly applying a negative resist film on the metal film; Exposing the negative resist film through a photomask that has been formed; by development processing, the spiral shape corresponding to the spiral shape of the photomask, and the surface on the spiral center side is orthogonal to the substrate, and the surface farther from the spiral center is closer to the resist. Obtaining a negative resist having an inversely tapered cavity approaching the spiral center; and the negative resist Forming a plating film, which is to be an upper layer of the inductor electrode, on the metal film which is not covered by the above-mentioned method, by an electrolytic plating method.
[0016]
The angle formed between the metal film and the inverse tapered surface of the cavity of the negative resist is preferably 55 ° or more and 85 ° or less. If the angle is less than 55 °, it is difficult to control the amount of light transmitted by the photomask. If the angle is more than 85 °, the effect obtained by forming the outer peripheral rising surface of the inductor electrode into a tapered surface cannot be sufficiently obtained. The tapered angle of the outer peripheral rising surface of the formed inductor electrode is equal to the angle formed by the metal film and the reverse tapered surface.
[0017]
The light amount adjustment unit of the photomask can have various modes. For example, it is possible to provide a lattice pattern having a large number of lattice openings through which light passes, and the area of the lattice openings being smaller toward the center of the spiral. Alternatively, it is possible to provide a stripe pattern in which a number of slits for transmitting light are provided, and the slit width is smaller toward the center of the spiral. Alternatively, a gradation pattern in which the amount of transmitted light continuously decreases toward the center of the spiral may be used.
[0018]
In the above manufacturing method, it is practical that the metal film forming the inductor electrode is formed of Ti / Cu or Cr / Cu, and the plating film is formed of Cu. Alternatively, the metal film forming the inductor electrode may be formed of Ti / Au or Cr / Au, and the plating film may be formed of Au.
[0019]
After the formation of the plating film, a step of removing the negative resist and removing the exposed metal film is provided.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
FIGS. 1A and 1B are a partial sectional view and a plan view showing a thin-film inductor element to which the present invention is applied. The present thin film inductor element 1 is mounted on a thin film high frequency circuit using a high frequency current.
[0021]
The thin film inductor element 1 has an
[0022]
As shown in FIG. 1A, the sectional shape of the
[0023]
The pitch interval D between the inductor electrodes 20 (distance interval between the outer-peripheral rising
[0024]
As described above, when the outer peripheral
[0025]
The high-frequency current applied to the
[0026]
Next, an embodiment of a method for manufacturing the thin-film inductor element 1 shown in FIG. 1 will be described with reference to FIGS.
[0027]
First, a photomask used in the exposure step is prepared. As shown in FIGS. 7 and 8, the
[0028]
As shown in FIG. 8, the light
[0029]
After the
[0030]
Next, the negative resist
[0031]
Subsequently, as shown in FIG. 3, exposure is performed through a photomask 40 (FIGS. 7 and 8) prepared in advance. In FIG. 3, the arrow indicates the direction in which light travels, and the length of the arrow is proportional to the amount of transmitted light.
[0032]
After the exposure, a developing step is performed. According to this developing step, the negative resist
[0033]
The angle β formed between the inverted tapered
[0034]
After forming the negative resist 31 having the reverse tapered
[0035]
Subsequently, as shown in FIG. 6, the negative resist 31 is removed. Then, the
[0036]
Through the above steps, the thin-film inductor element 1 shown in FIG. 1 is obtained.
[0037]
As described above, in the present embodiment, the sectional shape of the
[0038]
Further, according to the present embodiment, the pitch interval D2 on the upper surface of the inductor electrode can be increased without increasing the pitch interval D1 on the surface of the
[0039]
Furthermore, according to the present embodiment, since only the outer peripheral rising
[0040]
Further, in the present embodiment, the resist 31 for defining the shape of the
[0041]
FIG. 11 shows the results of calculating the Q value in the 2.4 GHz band when the thickness of the inductor electrode is 5 μm and 10 μm in the present embodiment shown in FIG. 1 and the comparative example (conventional example) shown in FIG. ing. Note that the composition of the thin film inductor element is the same in the present example and the comparative example.
[0042]
[Comparative example]
In the thin-film inductor element 1 'having the conventional structure shown in FIG. 12, the cross-sectional shape of the inductor electrode 20' is made substantially square in which both the inner peripheral rising
[0043]
【Example】
In the thin-film inductor element 1 shown in FIG. 1, for example, the pitch d between the
[0044]
As is evident from the above results, in the present example, the Q value was not reduced as compared with the comparative example, that is, a high Q value was obtained even when the film thickness was increased.
[0045]
In the present embodiment, the light
[0046]
Further, in the present embodiment, the
[0047]
【The invention's effect】
According to the present invention, the sectional shape of the inductor electrode is such that the inner peripheral rising surface on the spiral center side is substantially perpendicular to the substrate, and the outer peripheral rising surface is a tapered surface closer to the spiral center as the electrode is higher. In addition, the mutual influence of the adjacent inductor electrodes is reduced as compared with the conventional case in which the outer peripheral rising surface is substantially perpendicular to the substrate. As a result, even if the thickness of the inductor electrode increases, the generation of a capacitance component can be suppressed, and a high Q value can be obtained.
[Brief description of the drawings]
FIG. 1A is a perspective view showing a cross-sectional structure of a thin-film inductor element according to an embodiment of the present invention.
(B) It is a top view of the thin-film inductor element shown to (a).
FIG. 2 is a cross-sectional view showing one step of a method for manufacturing the thin-film inductor element shown in FIG.
FIG. 3 is a sectional view showing a step subsequent to the step shown in FIG. 2;
FIG. 4 is a sectional view showing a step subsequent to the step shown in FIG. 3;
FIG. 5 is a sectional view showing a step subsequent to the step shown in FIG. 4;
FIG. 6 is a sectional view showing a step subsequent to the step shown in FIG. 5;
FIG. 7 is a plan view of a photomask used in the exposure step shown in FIG.
8 is an enlarged cross-sectional view showing one embodiment of a light amount adjusting section of the photomask shown in FIG.
FIG. 9 is an enlarged cross-sectional view showing one embodiment of a light amount adjusting section of the photomask shown in FIG. 7;
FIG. 10 is an enlarged cross-sectional view showing one embodiment of a light amount adjusting section of the photomask shown in FIG. 7;
FIG. 11 is a graph showing a relationship between a film thickness of a plating film forming an inductor electrode and a Q value in a 2.4 GHz band.
FIG. 12A is a perspective view showing a thin-film inductor element having a conventional structure.
(B) It is a top view of the thin-film inductor element shown to (a).
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Thin-
Claims (13)
前記インダクタ電極の断面形状を、スパイラル中心側の内周起立面が前記基板と略直交し、外周起立面が電極上方ほどスパイラル中心に接近するテーパー面としたことを特徴とする薄膜インダクタ素子。In a thin film inductor element having an inductor electrode formed by erecting a spiral thin film ridge on a substrate,
A thin-film inductor element, wherein a cross-sectional shape of the inductor electrode is a tapered surface in which an inner peripheral rising surface on a spiral center side is substantially orthogonal to the substrate and an outer peripheral rising surface is closer to the spiral center as the electrode is located above the electrode.
基板上に、インダクタ電極の下層となる金属膜を形成する工程;
この金属膜上に、ネガレジスト膜を均一に塗布する工程;
前記準備したフォトマスクを通して前記ネガレジスト膜を露光する工程;
現像処理により、前記フォトマスクのスパイラル形状に対応するスパイラル状であって、スパイラル中心側の面が基板に直交し、スパイラル中心から遠い面がレジスト上方ほどスパイラル中心に接近する逆テーパー面となっている空洞部を有するネガレジストを得る工程;及び
このネガレジストで覆われていない金属膜上に、前記インダクタ電極の上層となるメッキ膜を電解メッキ法により形成する工程;
を有することを特徴とする薄膜インダクタ素子の製造方法。A photomask having a spiral light-shielding portion corresponding to the spiral inductor electrode shape, the light-shielding portion having a light amount adjusting portion on the side farther from the spiral center, the light transmission amount decreasing toward the spiral center side. Preparing;
Forming a metal film to be a lower layer of the inductor electrode on the substrate;
A step of uniformly applying a negative resist film on the metal film;
Exposing the negative resist film through the prepared photomask;
By the developing treatment, the photomask has a spiral shape corresponding to the spiral shape, and the surface on the spiral center side is orthogonal to the substrate, and the surface farther from the spiral center becomes an inverse tapered surface closer to the spiral center as the resist is higher. Obtaining a negative resist having a hollow portion; and forming a plating film as an upper layer of the inductor electrode on a metal film not covered with the negative resist by an electrolytic plating method;
A method for manufacturing a thin-film inductor element, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003138195A JP4199047B2 (en) | 2003-05-16 | 2003-05-16 | Thin film inductor element and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003138195A JP4199047B2 (en) | 2003-05-16 | 2003-05-16 | Thin film inductor element and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004342864A true JP2004342864A (en) | 2004-12-02 |
JP4199047B2 JP4199047B2 (en) | 2008-12-17 |
Family
ID=33527641
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003138195A Expired - Fee Related JP4199047B2 (en) | 2003-05-16 | 2003-05-16 | Thin film inductor element and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4199047B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8514049B2 (en) | 2008-10-30 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Electronic component |
JP2017017140A (en) * | 2015-06-30 | 2017-01-19 | Tdk株式会社 | Coil component |
KR102111138B1 (en) * | 2019-10-15 | 2020-05-15 | (주)유티아이 | Manufacturing Method of Flexible Cover Window |
-
2003
- 2003-05-16 JP JP2003138195A patent/JP4199047B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8514049B2 (en) | 2008-10-30 | 2013-08-20 | Murata Manufacturing Co., Ltd. | Electronic component |
JP2013254977A (en) * | 2008-10-30 | 2013-12-19 | Murata Mfg Co Ltd | Electronic component |
JP5387579B2 (en) * | 2008-10-30 | 2014-01-15 | 株式会社村田製作所 | Electronic components |
JP2017017140A (en) * | 2015-06-30 | 2017-01-19 | Tdk株式会社 | Coil component |
KR102111138B1 (en) * | 2019-10-15 | 2020-05-15 | (주)유티아이 | Manufacturing Method of Flexible Cover Window |
Also Published As
Publication number | Publication date |
---|---|
JP4199047B2 (en) | 2008-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3755453B2 (en) | Inductor component and method for adjusting inductance value thereof | |
KR100636597B1 (en) | Fabrication method of t-gate | |
CN112103241B (en) | Air bridge manufacturing method, air bridge and electronic equipment | |
US20060192267A1 (en) | Inductor fabricated with dry film resist and cavity and method of fabricating the inductor | |
JP2004342864A (en) | Thin film inductor element and its manufacturing method | |
JP4308407B2 (en) | Manufacturing method of semiconductor device | |
US20120238090A1 (en) | Production method for thick film metal electrode and production method for thick film resist | |
US5702960A (en) | Method for manufacturing polysilicon thin film transistor | |
TWI274377B (en) | Method of manufacturing contact hole | |
JP2010109802A (en) | Method of manufacturing quartz oscillator | |
KR101760180B1 (en) | Method for forming electrode of optical modulator using backside illumination | |
JP2007264475A (en) | Fabrication method for photomask and manufacturing method for semiconductor device | |
JPH04348030A (en) | Inclined etching method | |
JPH10135239A (en) | Manufacturing method of semiconductor device | |
US9358753B2 (en) | Substrates and methods of forming a pattern on a substrate | |
JP2007189230A (en) | Patterning method for insulating layer, insulating layer manufactured by the same method and display element comprising it | |
JP2000040661A (en) | Manufacture of semiconductor device | |
JPS58209124A (en) | Forming method for resist pattern | |
JPH06104285A (en) | Formation of gate electrode | |
KR100505421B1 (en) | method for forming pattern of semiconductor device | |
JP2005012114A (en) | Method for manufacturing substrate with built-in passive element and the substrate with the built-in passive element | |
JP2001022090A (en) | Manufacture of thin film | |
JPS62259445A (en) | Formation of pattern | |
JPH11251144A (en) | Chip inductor and manufacture thereof | |
JPH0795507B2 (en) | Method of forming resist film pattern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081002 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |