JP2004336935A - ３相交流―直流電力変換装置 - Google Patents
３相交流―直流電力変換装置 Download PDFInfo
- Publication number
- JP2004336935A JP2004336935A JP2003131747A JP2003131747A JP2004336935A JP 2004336935 A JP2004336935 A JP 2004336935A JP 2003131747 A JP2003131747 A JP 2003131747A JP 2003131747 A JP2003131747 A JP 2003131747A JP 2004336935 A JP2004336935 A JP 2004336935A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switch means
- primary winding
- clamp
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
【課題】３相交流−直流電力変換装置のスナバ回路の損失の低減が要求されている。
【解決手段】３相交流入力端子１ｒ、１ｓ、１ｔの各線間に第１のスイッチ手段Ｑ１と１次巻線Ｎ１ａと第２のスイッチ手段Ｑ２とから成る第１の直列回路、第３のスイッチ手段Ｑ３と第２の１次巻線Ｎ１ｂと第４のスイッチ手段Ｑ４とから成る第２の直列回路、第５のスイッチ手段Ｑ４と第３の１次巻線Ｎ１ｃと第６のスイッチ手段Ｑ６とから成る第３の直列回路とを接続する。トランス２の２次巻線Ｎ２に全波整流回路を接続する。共通のクランプ用コンデンサＣｚに対して並列に定電圧用ツエナーダイオードＺＤを接続する。第１〜第６のスイッチ手段Ｑ１〜Ｑ６とクランプ用コンデンサＣｚとの間をダイオードで接続する。
【選択図】 図１
【解決手段】３相交流入力端子１ｒ、１ｓ、１ｔの各線間に第１のスイッチ手段Ｑ１と１次巻線Ｎ１ａと第２のスイッチ手段Ｑ２とから成る第１の直列回路、第３のスイッチ手段Ｑ３と第２の１次巻線Ｎ１ｂと第４のスイッチ手段Ｑ４とから成る第２の直列回路、第５のスイッチ手段Ｑ４と第３の１次巻線Ｎ１ｃと第６のスイッチ手段Ｑ６とから成る第３の直列回路とを接続する。トランス２の２次巻線Ｎ２に全波整流回路を接続する。共通のクランプ用コンデンサＣｚに対して並列に定電圧用ツエナーダイオードＺＤを接続する。第１〜第６のスイッチ手段Ｑ１〜Ｑ６とクランプ用コンデンサＣｚとの間をダイオードで接続する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング回路とトランスとを有して３相交流電力を直流電力に変換する３相交流−直流電力変換装置に関する。
【０００２】
【従来の技術】
【特許文献１】特開２００２−２３３１５５号公報
【特許文献２】特開２００２−３５４８１６号公報
【非特許文献１】平成１３年電気学会産業応用部門全国大会講演論文集 Ｖｏｌ．３、 １４２７−１４３２頁の論文
バッテリ−充電器等に使用するための絶縁型３相交流入力整流器を構成する場合に商用周波数側に絶縁トランスを設け、トランスの２次側に整流回路及び電圧調整用のＰＷＭスイッチング回路を設けると、トランスが大きくなる。この問題を解決するために、３相交流電源にＰＷＭ整流器即ち交流−直流コンバータを接続し、このコンバータの出力端子間に直流リンクコンデンサを接続し、直流リンクコンデンサの出力段に高周波絶縁トランスを有する高周波インバータを接続し、インバータの出力段に整流平滑回路を設けることがある。この場合には、トランスとして高周波トランスを使用するので、トランスの小型化を図ることができる。
しかし、コンバータ、直流リンクコンデンサ、インバータ、トランス、整流平滑回路が必要になるので、トランス以外の部品点数が多くなり、回路が複雑になる。
【０００３】
この問題を解決するために、前記特許文献１、前記特許文献２及び前記非特許文献１に、３相交流の各線間に接続された第１、第２及び第３の１次巻線に対して電磁結合された共通の２次巻線を設け、この２次巻線に共通の整流平滑回路を接続した構成の１段変換型３相ＰＷＭ交流−直流電力変換装置が開示されている。
【０００４】
【発明が解決しようとする課題】
ところで、上記特許文献１等の電力変換装置において、半導体スイッチをタ−ンオフする時に回路の寄生インダクタンス及びトランスの漏れインダクタンスの影響により、該半導体スイッチに対してスイッチングサ−ジが重畳する。スイッチングサ−ジのエネルギはタ−ンオフ電流の大きさに依存し、タ−ンオフ電流が大きい時に大きくなる。このサ−ジエネルギに伴って発生するサ−ジ電圧が半導体スイッチの耐圧を超えると、半導体スイッチを破壊することがある。このため、サ−ジエネルギを吸収するスナバ回路を半導体スイッチ保護のために設ける。
従来の典型的なスナバ回路は、半導体スイッチに抵抗を介して並列に接続されたスナバコンデンサから成る。この種のスナバ回路では、サ−ジエネルギはスナバコンデンサで吸収され、半導体スイッチがオンしている時にスナバ抵抗で消費される。
しかし、上記の典型的なスナバ回路では、サ−ジエネルギだけでなく、通常のスイッチングに伴う半導体スイッチの端子電圧変化に対しても損失を発生する。
即ち、サ−ジ電圧の大きさに関係なくスナバコンデンサの電荷は零まで抵抗を介して放電し、特にサ−ジ電圧の小さい軽負荷時においてもスナバ抵抗の損失の比率が大きくなる。
【０００５】
そこで、本発明の目的は、小型化が可能で有ると共に、スナバ回路の損失を小さくすることができる３相交流―直流電力変換装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施形態を示す図面の符号を参照して説明する。但し、特許請求の範囲及びここでの本願発明の説明における参照符号は、本発明の理解を助けるためのものであって、本発明を限定するものではない。
本願の請求項１の発明は、３相交流電源に接続される第１、第２及び第３の交流入力端子と、第１、第２、第３、第４、第５及び第６のスイッチ手段と、第１、第２及び第３の１次巻線と少なくとも１つの２次巻線とを有するトランスと、前記２次巻線に接続された整流平滑回路とを備え、
前記２次巻線は前記第１、第２及び第３の１次巻線にそれぞれ電磁結合され、
前記第１の１次巻線の一端は前記第１のスイッチ手段を介して前記第１の交流入力端子に接続され、
前記第１の１次巻線の他端は前記第２のスイッチ手段を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の一端は前記第３のスイッチ手段を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の他端は前記第４のスイッチ手段を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の一端は前記第５のスイッチ手段を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の他端は前記第６のスイッチ手段を介して前記第１の交流入力端子に接続され、
前記第１、第２、第３、第４、第５及び第６のスイッチ手段のそれぞれは、半導体スイッチとこのスイッチに逆方向並列に接続され且つスイッチに内蔵されるように又は個別に形成されているダイオードとから成り、前記第１、第３及び第５のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向の電流を流すことができる方向性を有し、前記第２、第４及び第６のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向と反対の第２の方向の電流を流すことができる方向性を有し、
前記第１の１次巻線に第１の方向の電流を流す時には少なくとも前記第２のスイッチ手段の半導体スイッチをオン制御し、前記第１の１次巻線に第１の方向と反対の第２の方向の電流を流す時には少なくとも前記第１のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第１の方向の電流を流す時には少なくとも前記第４のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第２の方向の電流を流す時には少なくとも前記第３のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第１の方向の電流を流す時には少なくとも前記第６のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第２の方向の電流を流す時には少なくとも前記第５のスイッチ手段の半導体スイッチをオン制御する制御手段を有している３相交流―直流電力変換装置において、
クランプ用コンデンサ（Ｃｚ）と、
前記クランプ用コンデンサ（Ｃｚ）に並列に接続された定電圧回路（ＺＤ、Ｒｚ）と、
前記第１のスイッチ手段（Ｑ１）と前記第１の１次巻線（Ｎ１ａ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第１のクランプ回路形成用ダイオ−ド（Ｄａ）と、
前記第２のスイッチ手段（Ｑ２）と前記第１の１次巻線（Ｎ１ａ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄｂ）と、
前記第３のスイッチ手段（Ｑ３）と前記第２の１次巻線（Ｎ１ｂ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第３のクランプ回路形成用ダイオ−ド（Ｄｃ）と、
前記第４のスイッチ手段（Ｑ４）と前記第２の１次巻線（Ｎ１ｂ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄｄ）と、
前記第５のスイッチ手段（Ｑ５）と前記第３の１次巻線（Ｎ１ｃ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第５のクランプ回路形成用ダイオ−ド（Ｄｅ）と、
前記第６のスイッチ手段（Ｑ６）と前記第３の１次巻線（Ｎ１ｃ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄｆ）と、
前記クランプ用コンデンサ（Ｃｚ）の他端と前記第１、第２及び第３の交流入力端子（１ｒ、１ｓ、１ｔ）との間にそれぞれ接続された第７、第８及び第９のクランプ回路形成用ダイオ−ド（Ｄｒ、Ｄｓ、Ｄｔ）と
が設けられていることを特徴とする３相交流―直流電力変換装置に係わるものである。
【０００７】
なお、請求項２に示すように、請求項１の発明と同一の主回路部分を有する３相交流―直流電力変換装置において、
定電圧回路（ＺＤ、Ｒｚ）と、
前記第１のスイッチ手段（Ｑ１）に対して第１のクランプ回路形成用ダイオ−ド（Ｄ１１）を介して並列に接続された第１のクランプ用コンデンサ（Ｃ１１）と、
前記第１のクランプ回路形成用ダイオ−ド（Ｄ１１）と前記第１のクランプ用コンデンサ（Ｃ１１）との接続点と前記定電圧回路の一端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄ１２）と、
前記第２のスイッチ手段（Ｑ２）に対して第３のクランプ回路形成用ダイオ−ド（Ｄ１３）を介して並列に接続された第２のクランプ用コンデンサ（Ｃ１２）と、
前記第３のクランプ回路形成用ダイオ−ド（Ｄ１３）と前記第２のクランプ用コンデンサ（Ｃ１２）との接続点と前記定電圧回路の一端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄ１４）と、
前記第３のスイッチ手段（Ｑ３）に対して第５のクランプ回路形成用ダイオ−ド（Ｄ１５）を介して並列に接続された第３のクランプ用コンデンサ（Ｃ１３）と、前記第５のクランプ回路形成用ダイオ−ド（Ｄ１５）と前記第３のクランプ用コンデンサ（Ｃ１３）との接続点と前記定電圧回路の一端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄ１６）と、
前記第４のスイッチ手段（Ｑ４）に対して第７のクランプ回路形成用ダイオ−ド（Ｄ１７）を介して並列に接続された第４のクランプ用コンデンサ（Ｃ１４）と、
前記第７のクランプ回路形成用ダイオ−ド（Ｄ１７）と前記第４のクランプ用コンデンサ（Ｃ１４）との接続点と前記定電圧回路の一端との間に接続された第８のクランプ回路形成用ダイオ−ド（Ｄ１８）と、
前記第５のスイッチ手段（Ｑ５）に対して第９のクランプ回路形成用ダイオ−ド（Ｄ１９）を介して並列に接続された第５のクランプ用コンデンサ（Ｃ１５）と、
前記第９のクランプ回路形成用ダイオ−ド（Ｄ１９）と前記第５のクランプ用コンデンサ（Ｃ１５）との接続点と前記定電圧回路の一端との間に接続された第１０のクランプ回路形成用ダイオ−ド（Ｄ２０）と、
前記第６のスイッチ手段（Ｑ６）に対して第１１のクランプ回路形成用ダイオ−ド（Ｄ２１）を介して並列に接続された第６のクランプ用コンデンサ（Ｃ１６）と、
前記第１１のクランプ回路形成用ダイオ−ド（Ｄ２１）と前記第６のクランプ用コンデンサ（Ｃ１６）との接続点と前記定電圧回路の一端との間に接続された第１２のクランプ回路形成用ダイオ−ド（Ｄ２２）と、
前記定電圧回路の他端と前記第１、第２及び第３の交流入力端子（１ｒ、１ｓ、１ｔ）との間に接続された第１３、第１４及び第１５のクランプ回路形成用ダイオ−ド（Ｄｒ、Ｄｓ、Ｄｔ）と
を設けることができる。
また、請求項３に示すように、３相交流電源に接続される第１、第２及び第３の交流入力端子と、第１、第２、第３、第４、第５及び第６のスイッチ手段と、第１、第２及び第３の１次巻線と少なくとも１つの２次巻線とを有するトランスと、前記２次巻線に接続された整流平滑回路とを備え、
前記２次巻線は前記第１、第２及び第３の１次巻線にそれぞれ電磁結合され、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）は互いに直列接続され、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）は互いに直列接続され、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）は互いに直列接続され、
前記第１の１次巻線の一端は前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路を介して前記第１の交流入力端子に接続され、
前記第１の１次巻線の他端は前記第２の交流入力端子に接続され、
前記第２の１次巻線の一端は前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の他端は前記第３の交流入力端子に接続され、
前記第３の１次巻線の一端は前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の他端は前記第１の交流入力端子に接続され、
前記第１、第２、第３、第４、第５及び第６のスイッチ手段のそれぞれは、半導体スイッチとこのスイッチに逆方向並列に接続され且つスイッチに内蔵されるように又は個別に形成されているダイオードとから成り、前記第１、第３及び第５のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向の電流を流すことができる方向性を有し、前記第２、第４及び第６のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向と反対の第２の方向の電流を流すことができる方向性を有し、
前記第１の１次巻線に第１の方向の電流を流す時には少なくとも前記第２のスイッチ手段の半導体スイッチをオン制御し、前記第１の１次巻線に第１の方向と反対の第２の方向の電流を流す時には少なくとも前記第１のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第１の方向の電流を流す時には少なくとも前記第４のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第２の方向の電流を流す時には少なくとも前記第３のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第１の方向の電流を流す時には少なくとも前記第６のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第２の方向の電流を流す時には少なくとも前記第５のスイッチ手段の半導体スイッチをオン制御する制御手段を有している３相交流―直流電力変換装置において、
クランプ用コンデンサ（Ｃｚ）と、
前記クランプ用コンデンサ（Ｃｚ）に並列に接続された定電圧回路（ＺＤ、Ｒｚ）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路の一端に接続された第１の交流端子と前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路の一端に接続された第２の交流端子と前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路の一端に接続された第３の交流端子と前記クランプ用コンデンサ（Ｃｚ）の一端に接続された第１の直流端子と前記クランプ用コンデンサ（Ｃｚ）の他端に接続された第２の直流端子とを有する三相ブリッジ型整流回路（１００）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第１のクランプ回路形成用ダイオ−ド（Ｄ３１）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路の他端と前記クランプ用コンデンサ（Ｃｚ）の他端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄ３２）と、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第３のクランプ回路形成用ダイオ−ド（Ｄ３３）と、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路の他端と前記クランプ用コンデンサ（Ｃｚ）の他端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄ３４）と、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第５のクランプ回路形成用ダイオ−ド（Ｄ３５）と、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路の他端と前記クランプ用コンデンサ（Ｃｚ）の他端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄ３６）と
を設けることができる。
また、請求項４に示すように、請求項３の発明と同一の主回路部分を有する３相交流―直流電力変換装置において、
定電圧回路（ＺＤ、Ｒｚ）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路の一端に接続された第１の交流端子と前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路の一端に接続された第２の交流端子と前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路の一端に接続された第３の交流端子と前記定電圧回路の一端に接続された第１の直流端子と前記定電圧回路の他端に接続された第２の直流端子とを有する三相ブリッジ型整流回路（１００）と、
前記第１のスイッチ手段（Ｑ１）に対して第１のクランプ回路形成用ダイオ−ド（Ｄ４１）を介して並列に接続された第１のクランプ用コンデンサ（Ｃ４１）と、
前記第１のクランプ回路形成用ダイオ−ド（Ｄ４１）と前記第１のクランプ用コンデンサ（Ｃ４１）との接続点と前記定電圧回路の一端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄ４２）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路に対して第３のクランプ回路形成用ダイオ−ド（Ｄ４３）を介して並列に接続された第２のクランプ用コンデンサ（Ｃ４２）と、
前記第３のクランプ回路形成用ダイオ−ド（Ｄ４３）と前記第２のクランプ用コンデンサ（Ｃ４２）との接続点と前記定電圧回路の他端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄ４４）と、
前記第３のスイッチ手段（Ｑ３）に対して第５のクランプ回路形成用ダイオ−ド（Ｄ４５）を介して並列に接続された第３のクランプ用コンデンサ（Ｃ４３）と、
前記第５のクランプ回路形成用ダイオ−ド（Ｄ４５）と前記第３のクランプ用コンデンサ（Ｃ４１）との接続点と前記定電圧回路の一端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄ４６）と、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路に対して第７のクランプ回路形成用ダイオ−ド（Ｄ４７）を介して並列に接続された第４のクランプ用コンデンサ（Ｃ４４）と、
前記第７のクランプ回路形成用ダイオ−ド（Ｄ４７）と前記第４のクランプ用コンデンサ（Ｃ４４）との接続点と前記定電圧回路の他端との間に接続された第８のクランプ回路形成用ダイオ−ド（Ｄ４８）と、
前記第５のスイッチ手段（Ｑ５）に対して第９のクランプ回路形成用ダイオ−ド（Ｄ４９）を介して並列に接続された第５のクランプ用コンデンサ（Ｃ４５）と、
前記第９のクランプ回路形成用ダイオ−ド（Ｄ４９）と前記第５のクランプ用コンデンサ（Ｃ４５）との接続点と前記定電圧回路の一端との間に接続された第１０のクランプ回路形成用ダイオ−ド（Ｄ５０）と、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ４６）の直列回路に対して第１１のクランプ回路形成用ダイオ−ド（Ｄ５１）を介して並列に接続された第６のクランプ用コンデンサ（Ｃ４６）と、
前記第１１のクランプ回路形成用ダイオ−ド（Ｄ５１）と前記第６のクランプ用コンデンサ（Ｃ４６）との接続点と前記定電圧回路の他端との間に接続された第１２のクランプ回路形成用ダイオ−ド（Ｄ５２）と
を設けることができる。
また、請求項５に示すように、前記制御手段は、前記第１及び第２のスイッチ手段の半導体スイッチを同時にオン制御し、前記第３及び第４のスイッチ手段の半導体スイッチを同時にオン制御し、前記第５及び第６のスイッチ手段の半導体スイッチを同時にオン制御するものであることが望ましい。
【０００８】
【発明の効果】
各請求項の発明は次の効果を有する。
（１）クランプ用コンデンサはクランプ回路形成用ダイオ−ドを介して第１〜第６のスイッチ手段に対して並列に接続されるので、スナバコンデンサとして機能し、サ−ジ電圧を吸収する。スナバ機能を有するクランプ用コンデンサには、定電圧回路が並列に接続されている。従って、サ−ジ電圧が定電圧回路の電圧よりも低い時には、クランプ用コンデンサにエネルギが流れ込まず、サ−ジ電圧が定電圧回路の電圧よりも高い時にのみサ−ジエネルギがクランプ用コンデンサに流れ込む。これにより、クランプ用コンデンサ等のクランプ回路の損失を低減することができる。
（２） 定電圧回路が第１〜第６のスイッチ手段に対して共通に設けられているので、スナバ回路の小型化を図ることができる。
（３） トランスの２次側の回路が３相共通に設けられているので、３相交流−直流電力変換装置の小型化を図ることができる。
【０００９】
【第１の実施形態】
次に、図１〜図５を参照して本発明の第１の実施形態を説明する。
図１に示す第１の実施形態の３相交流−直流電力変換装置は、１段変換型３相ＰＷＭ整流装置と呼ぶことができるものであって、第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔと、第１、第２及び第３のフィルタ用コンデンサＣａ、Ｃｂ、Ｃｃと、第１、第２、第３、第４、第５及び第６のスイッチ手段Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６と、トランス２と、共通の磁気コア２ａと、共通の整流平滑回路３と、対の直流出力端子４ａ、４ｂと、共通の制御回路５と、第１、第２及び第３入力電圧検出回路６、７、８と、出力電圧検出回路９と、電流検出器１０と、第１、第２、第３、第４、第５及び第６の駆動回路１１、１２、１３、１４、１５、１６と、共通のクランプ用コンデンサＣｚと、共通の定電圧回路としてのツエナ−ダイオ−ドＺＤ及び放電用抵抗Ｒｚと、第１、第２、第３、第４、第５、第６、第７、第８及び第９のクランプ回路形成用ダイオ−ドＤａ、Ｄｂ、Ｄｃ、Ｄｄ、Ｄｅ、Ｄｆ、Ｄｒ、Ｄｓ、Ｄｔとから成る。なお、制御回路５と第１、第２及び第３入力電圧検出回路６、７、８と出力電圧検出回路９と電流検出器１０と第１、第２、第３、第４、第５及び第６の駆動回路１１、１２、１３、１４、１５、１６とは第１、第２、第３、第４、第５及び第６のスイッチ手段Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６の制御手段を構成している。
【００１０】
第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔは商用周波数（５０Ｈｚ又は６０Ｈｚ）の３相正弦波交流のＲ相、Ｓ相、Ｔ相電圧即ち第１、第２及び第３相電圧を入力させるものであり、３相交流電源Ｅに接続されている。
【００１１】
第１、第２及び第３のフィルタ用コンデンサＣａ、Ｃｂ、Ｃｃは高周波成分を除去するための交流コンデンサである。第１のフィルタ用コンデンサＣａは第１及び第２の交流入力端子１ｒ、１ｓ間に接続されている。第２のフィルタ用コンデンサＣｂは第２及び第３の交流入力端子１ｓ、１ｔ間に接続されている。第３のフィルタ用コンデンサＣｃは第３及び第１の交流入力端子１ｔ、１ｒ間に接続されている。
第１、第２及び第３のフィルタ用コンデンサＣａ、Ｃｂ、Ｃｃの電圧は第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔの線間電圧に追従して変化する。また、第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔが接続されている電源ラインに直列にフィルタ用リアクトルを接続することができる。
【００１２】
トランス２は第１、第２、第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃと共通の２次巻線Ｎ２と共通の磁気コア２ａとから成る。トランス２の第１、第２及び第３の巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃは同一又は実質的に同一の巻数に設定されている。トランス２の共通の２次巻線Ｎ２は、共通の磁気コア２ａを介して第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃにそれぞれ電磁結合され且つ第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃから絶縁分離されている。この２次巻線Ｎ２はセンタタップ２０によって同一巻数の第１及び第２の部分Ｎ２ａ、Ｎ２ｂに分割されている。なお、２次巻線Ｎ２に接続する整流回路を４個のダイオ−ドをブリッジ接続した全波整流回路に変形することができる。この場合には、２次巻線Ｎ２をセンタタップ２０で分割することが不要になる。
【００１３】
第１のスイッチ手段Ｑ１と第１の１次巻線Ｎ１ａと第２のスイッチ手段Ｑ２との直列回路は第１のフィルタ用コンデンサＣａと同様に第１及び第２の交流入力端子１ｒ、１ｓ間に接続されている。第３のスイッチ手段Ｑ３と第２の１次巻線Ｎ１ｂと第４のスイッチ手段Ｑ４との直列回路は第２のフィルタ用コンデンサＣｂと同様に第２及び第３の交流入力端子１ｓ、１ｔ間に接続されている。第５のスイッチ手段Ｑ５と第３の１次巻線Ｎ１ｃと第６のスイッチ手段Ｑ６との直列回路は第３のフィルタ用コンデンサＣｃと同様に第３及び第１の交流入力端子１ｔ、１ｒ間に接続されている。
【００１４】
第１のスイッチ手段Ｑ１はＩＧＢＴで示されている制御可能な半導体スイッチから成る第１のスイッチＳ１とこの第１のスイッチＳ１に逆方向並列に接続された第１のダイオードＤ１とから成る。第１のスイッチＳ１の第１の主端子（ソース又はエミッタ）は第１の交流入力端子１ｒに接続されている。第１のスイッチＳ１の第２の主端子（ドレイン又はコレクタ）は第１の１次巻線Ｎ１ａの一端に接続されている。第１のダイオードＤ１は第１の１次巻線Ｎ１ａに第１の交流入力端子から第２の交流入力端子に向う第１の方向の電流を流すことができる方向性を有して第１のスイッチＳ１に並列に接続されている。この第１のダイオードＤ１は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等から成る第１のスイッチＳ１のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第１のスイッチＳ１をオン・オフ制御するための第１の駆動回路１１は第１のスイッチＳ１の第１の主端子と制御端子との間に接続されている。第１の駆動回路１１はライン２５の第１の制御信号Ｖｇａに応答して第１のスイッチＳ１をオン・オフ制御する。
【００１５】
第２のスイッチ手段Ｑ２はＩＧＢＴで示されている制御可能な半導体スイッチから成る第２のスイッチＳ２とこの第２のスイッチＳ２に逆方向並列に接続された第２のダイオードＤ２とから成る。第２のスイッチＳ２の第１の主端子（ソース又はエミッタ）は第２の交流入力端子１ｓに接続されている。第２のスイッチＳ２の第２の主端子（ドレイン又はコレクタ）は第１の１次巻線Ｎ１ａの他端に接続されている。第２のダイオードＤ２は第１の１次巻線Ｎ１ａに第２の交流入力端子から第１の交流入力端子１ｒに向う第２の方向の電流を流すことができる方向性を有して第２のスイッチＳ２に並列に接続されている。この第２のダイオードＤ２は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第２のスイッチＳ２のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第２のスイッチＳ２をオン・オフ制御するための第２の駆動回路１２は第２のスイッチＳ２の第１の主端子と制御端子との間に接続されている。第２の駆動回路１２はライン２５の第１の制御信号Ｖｇａに応答して第２のスイッチＳ２をオン・オフ制御する。
【００１６】
第３のスイッチ手段Ｑ３はＩＧＢＴで示されている制御可能な半導体スイッチから成る第３のスイッチＳ３とこの第３のスイッチＳ３に逆方向並列に接続された第３のダイオードＤ３とから成る。第３のスイッチＳ３の第１の主端子（ソース又はエミッタ）は第２の交流入力端子１ｓに接続されている。第３のスイッチＳ３の第２の主端子（ドレイン又はコレクタ）は第２の１次巻線Ｎ１ｂの一端に接続されている。第３のダイオードＤ３は第２の１次巻線Ｎ１ｂに第２の交流入力端子ｌｓから第３の交流入力端子ｌｔに向う第１の方向の電流を流すことができる方向性を有して第３のスイッチＳ３に並列に接続されている。この第３のダイオードＤ３は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第３のスイッチＳ３のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第３のスイッチＳ３をオン・オフ制御するための第３の駆動回路１３は第３のスイッチＳ３の第１の主端子と制御端子との間に接続されている。第３の駆動回路１３はライン２６の第２の制御信号Ｖｇｂに応答して第３のスイッチＳ３をオン・オフ制御する。
【００１７】
第４のスイッチ手段Ｑ４はＩＧＢＴで示されている制御可能な半導体スイッチから成る第４のスイッチＳ４とこの第４のスイッチＳ４に逆方向並列に接続された第４のダイオードＤ４とから成る。第４のスイッチＳ４の第１の主端子（ソース又はエミッタ）は第３の交流入力端子１ｔに接続されている。第４のスイッチＳ４の第２の主端子（ドレイン又はコレクタ）は第２の１次巻線Ｎ１ｂの他端に接続されている。第４のダイオードＤ４は第２の１次巻線Ｎ１ｂに第３の交流入力端子１ｔから第２の交流入力端子１ｓに向う第２の方向の電流を流すことができる方向性を有して第４のスイッチＳ４に並列に接続されている。この第４のダイオードＤ４は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第４のスイッチＳ４のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第４のスイッチＳ４をオン・オフ制御するための第４の駆動回路１４は第４のスイッチＳ４の第１の主端子と制御端子との間に接続されている。第４の駆動回路１４はライン２６の第２の制御信号Ｖｇｂに応答して第４のスイッチＳ４をオン・オフ制御する。
【００１８】
第５のスイッチ手段Ｑ５はＩＧＢＴで示されている制御可能な半導体スイッチから成る第５のスイッチＳ５とこの第５のスイッチＳ５に逆方向並列に接続された第５のダイオードＤ５とから成る。第５のスイッチＳ５の第１の主端子（ソース又はエミッタ）は第３の交流入力端子１ｔに接続されている。第５のスイッチＳ５の第２の主端子（ドレイン又はコレクタ）は第３の１次巻線Ｎ１ｃの一端に接続されている。第５のダイオードＤ５は第３の１次巻線Ｎ１ｃに第３の交流入力端子１ｔから第１の交流入力端子１ｒに向う第１の方向の電流を流すことができる方向性を有して第５のスイッチＳ５に並列に接続されている。この第５のダイオードＤ５は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第５のスイッチＳ５のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第５のスイッチＳ５をオン・オフ制御するための第５の駆動回路１５は第５のスイッチＳ５の第１の主端子と制御端子との間に接続されている。第５の駆動回路１５はライン２７の第３の制御信号Ｖｇｃに応答して第５のスイッチＳ５をオン・オフ制御する。
【００１９】
第６のスイッチ手段Ｑ６はＩＧＢＴで示されている制御可能な半導体スイッチから成る第６のスイッチＳ６とこの第６のスイッチＳ６に逆方向並列に接続された第６のダイオードＤ６とから成る。第６のスイッチＳ６の第１の主端子（ソース又はエミッタ）は第１の交流入力端子１ｒに接続されている。第６のスイッチＳ６の第２の主端子（ドレイン又はコレクタ）は第３の１次巻線Ｎ１ｃの他端に接続されている。第６のダイオードＤ６は第３の１次巻線Ｎ１ｃに第１の交流入力端子１ｒから第３の交流入力端子１ｔに向う第２の方向の電流を第３の１次巻線Ｎ１ｃに流すことができる方向性を有して第６のスイッチＳ６に並列に接続されている。この第６のダイオードＤ６は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第６のスイッチＳ６のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第６のスイッチＳ６をオン・オフ制御するための第６の駆動回路１６は第６のスイッチＳ６の第１の主端子と制御端子との間に接続されている。第６の駆動回路１６はライン２７の第３の制御信号Ｖｇｃに応答して第６のスイッチＳ６をオン・オフ制御する。
【００２０】
第１、第３及び第５のスイッチ手段Ｑ１、Ｑ３、Ｑ５は第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃの第２の方向の電流を制御するスイッチとして機能し、第２、第４及び第６のスイッチ手段Ｑ２、Ｑ４、Ｑ６は第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃの第１の方向の電流を制御するスイッチとして機能する。従って、第１及び第２のスイッチ手段Ｑ１、Ｑ２の組み合わせによって第１の双方向スイッチ回路が構成され、第３及び第４のスイッチ手段Ｑ３、Ｑ４の組み合わせによって第２の双方向スイッチ回路が構成され、第５及び第６のスイッチ手段Ｑ５、Ｑ６の組み合わせによって第３の双方向スイッチ回路が構成されている。第１、第２及び第３の双方向スイッチ回路を１箇所にまとめて配置しないで負荷としての第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃの両側に分割して配置すると、後述の説明から明らかになるように、スイッチ手段Ｑ１〜Ｑ６の各スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６のソースが電源ラインＬ３、Ｌ６、Ｌ６、Ｌ９、Ｌ９、Ｌ３に接続されるので、ソース電位が安定化し、各スイッチＳ１￣Ｓ６のゲート・ソース間の制御が安定化する。
第１〜第６のスイッチＳ１〜Ｓ６の制御回路５及び第１〜第６の駆動回路１１〜１６の詳細は追って説明する。
【００２１】
共通の整流平滑回路３は、ダイオードから成る第１および第２の整流素子２１、２２と、平滑用リアクトル２３と、平滑用コンデンサ２４とから成る。第１の整流素子２１は２次巻線Ｎ２の一端とコンデンサ２４の一方の端子との間にリアクトル２３を介して接続されている。第２の整流素子２２は２次巻線Ｎ２の他端とコンデンサ２４の一方の端子との間にリアクトル２３を介して接続されている。２次巻線Ｎ２のセンタタップ２０はコンデンサ２４の他端に接続されている。従って、整流平滑回路３は両波整流回路に構成されている。コンデンサ２４に接続された第１及び第２の直流出力端子４ａ、４ｂは負荷４に直流電力を供給するものである。
【００２２】
第１の入力電圧検出回路６は第１及び第２の交流入力端子１ｒ、１ｓに接続され、Ｒ相とＳ相との間の線間電圧Ｖｒｓを示す信号をライン６ａに送出する。第２の入力電圧検出回路７は第２及び第３の交流入力端子１ｓ、１ｔに接続され、Ｓ相とＴ相との間の線間電圧Ｖｓｔを示す信号をライン７ａに送出する。第３の入力電圧検出回路８は第３及び第１の交流入力端子１ｔ、１ｒに接続され、Ｔ相とＲ相との間の線間電圧Ｖｔｒを示す信号をライン８ａに送出する。出力電圧検出回路９は第１及び第２の直流出力端子４ａ、４ｂに接続され、出力端子４ａ、４ｂ間の直流出力電圧Ｖｏを示す検出信号をライン９ａに送出する。なお、説明を簡単にするために、各電圧検出回路６、７、８、９の入力電圧と出力電圧とは同一の記号のＶｒｓ、Ｖｓｔ、Ｖｔｒ、Ｖｏで示すことにする。
【００２３】
変流器から成る電流検出器１０は平滑用リアクトル２３に直列に接続され、ライン１０ａにリアクトル電流Ｉｏを示す信号を送出する。なお、ここでは、説明を簡単にするための電流検出器１０の入力と出力との両方を同一の記号のＩｏで示すことにする。
【００２４】
ライン６ａ、７ａ、８ａ、９ａ、１０ａが接続されている制御回路５は、これ等から与えられる検出信号に基づいて第１、第２、第３、第４、第５及び第６のスイッチＳ１〜Ｓ６を制御するための第１、第２及び第３の制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃを形成し、これをライン２５、２６、２７によって第１〜第６のスイッチＳ１〜Ｓ６の駆動回路１１〜１６に送る。
【００２５】
図２は図１の第１〜第６のスイッチＳ１〜Ｓ６とこのための第１〜第６の駆動回路１１〜１６とを詳しく示すものである。第１の駆動回路１１は発光ダイオードＬＤ１とこれに光結合されたホトダイオ−ドＰＤ１と増幅器Ａ１とＮＰＮトランジスタＮＴ１とＰＮＰトランジスタＰＴ１とから成る。なお、第１のスイッチＳ１を駆動するために必要な駆動電源回路も厳密には第１のスイッチＳ１の駆動回路であるが、本実施形態では駆動電源回路が第１〜第６のスイッチＳ１〜Ｓ６の駆動回路で共用されているので、図２の第１〜第６の駆動回路１１〜１６に含められていない。従って、正確には図１において、第１〜第６の駆動回路１１〜１６の駆動電源が省略されている。なお、第１〜第６の駆動回路１１〜１６に独立の駆動電源を設けることができるので、この場合には、図１の第１〜第６の駆動回路１１〜１６が駆動電源をそれぞれ含むと考えることができる。
【００２６】
第１の駆動回路１１の発光ダイオードＬＤ１は第１の制御信号ライン２５とグランドとの間に接続されており、ライン２５の第１の制御信号Ｖｇａがオン指令を示す高レベルの時に発光する。フォトダイオードＰＤ１の電流は発光ダイオードＬＤ１の発光に応答して流れ、ここに接続された増幅器Ａ１から高レベル出力が発生する。制御信号Ｖｇａがオフ指令の低レベルの時には発光ダイオードＬＤ１は非発光であり増幅器Ａ１の出力はオフ指令の低レベルに保たれる。増幅器Ａ１の対の電源端子は第１及び第２の電源ラインＬ１、Ｌ２に接続されている。
増幅器Ａ１の出力端子はＮＰＮトランジスタＮＴ１及びＰＮＰトランジスタＰＴ１のベースにそれぞれ接続されている。ＮＰＮトランジスタＮＴ１のコレクタは第１の電源ラインＬ１に接続され、このエミッタはゲートラインＧ１によって第１のスイッチＳ１の制御端子としてのゲートに接続されている。ＰＮＰトランジスタＰＴ１のエミッタはゲートラインＧ１によって第１のスイッチＳ１のゲートに接続され、このコレクタは第２の電源ラインＬ２に接続されている。第１及び第２の電源ラインＬ１、Ｌ２の間の電位を与える第３の電源ラインＬ３が第１のスイッチＳ１の第１の主端子としてのソースに接続されている。第１のスイッチＳ１はＮチャネル絶縁ゲート型バイポ−ラトランジスタ（ＩＧＢＴ）から成るので、ゲートラインＧ１と第３の電源ラインＬ３との間の電圧、即ちゲ−トとソースとの間の電圧が、ＩＧＢＴ固有のしきい値よりも高い時に、第１のスイッチＳ１がオン制御され、逆にゲート・ソ−ス間電圧が上記ＩＧＢＴのしきい値よりも低い時に第１のスイッチＳ１がオフ制御される。増幅器Ａ１の出力がオン指令を示す高レベルの時にはＮＰＮトランジスタＮＴ１がオン、ＰＮＰトランジスタＰＴ１がオフになる。この結果、ゲートラインＧ１の電位は第１の電源ラインＬ１の電位とほぼ等しくなり、且つ第３の電源ラインＬ３の電位よりも高くなり、第１のスイッチＳ１はオン制御される。逆に、増幅器Ａ１の出力がオフ指令を示す低レベルの時には、ＮＰＮトランジスタＮＴ１がオフ、ＰＮＰトランジスタＰＴ１がオンになり、ゲートラインＧ１の電位は第２の電源ラインＬ２の電位にほぼ等しくなり且つ第３の電源ラインＬ３の電位よりも低くなり、第１のスイッチＳ１はオフ制御される。
第３の電源ラインＬ３の電位を第１及び第２の電源ラインＬ１、Ｌ２の間の電位にするために、第１及び第２の電源ラインＬ１、Ｌ２間に抵抗Ｒ１と定電圧ダイオードＺＤ１との直列回路が接続され、抵抗Ｒ１と定電圧ダイオードＺＤ１との相互接続点に第３の電源ラインＬ３が接続されている。また、第１及び第２の電源ラインＬ１、Ｌ２は第１の電源Ｅ１に接続されている。
【００２７】
第２の駆動回路１２は、発光ダイオードＬＤ２とホトダイオードＰＤ２と増幅器Ａ２とＮＰＮトランジスタＮＴ２とＰＮＰトランジスタＰＴ２とから成り、第１の駆動回路１１と同一に形成されている。従って、第２の駆動回路１２において第１の駆動回路１１と実質的に同一のものには同一の参照符号を付し、添字の２によって第１の駆動回路１１の添字１のものと区別し、これらの説明を省略する。また、第３〜第６の駆動回路１３〜１６も第１の駆動回路１１と同一に形成されているので、これ等の出力段のＮＰＮトランジスタＮＴ３、ＮＴ４、ＮＴ５，ＮＴ６及びＰＮＰトランジスタＰＴ３、ＰＴ４、ＰＴ５、ＰＴ６のみを示し、この他の部分の図示及びその説明を省略する。なお、第３〜第６の駆動回路１３〜１６のＮＰＮトランジスタＮＴ３、ＮＴ４、ＮＴ５，ＮＴ６及びＰＮＰトランジスタＰＴ３、ＰＴ４、ＰＴ５、ＰＴ６は第１の駆動回路１１のＮＰＮトランジスタＮＴ１及びＰＮＰトランジスタＰＴ１に対応するものである。
【００２８】
第２の駆動回路１２の発光ダイオードＬＤ２は第１の制御信号Ｖｇａのライン２５に接続されている。従って、第２の駆動回路１２の出力段のＮＰＮトランジスタＮＴ２及びＰＮＰトランジスタＰＴ２は、第１の駆動回路１１のＮＰＮトランジスタＮＴ１及びＰＮＰトランジスタＰＴ１と同様にオン・オフ動作する。第２の駆動回路１２のＮＰＮトランジスタＮＴ２のコレクタは第４の電源ラインＬ４に接続され、ＰＮＰトランジスタＰＴ２のコレクタは第５の電源ラインＬ５に接続され、２つのトランジスタＮＴ２、ＰＴ２のエミッタは共にゲートラインＧ２によって第２のスイッチＳ２のゲートの接続されている。また、第２のスイッチＳ２のソ−スが第６の電源ラインＬ６に接続されている。
【００２９】
この実施形態では、電源回路を構成するために、第１〜第３の電源ラインＬ１、Ｌ２、Ｌ３の他に、第４、第５、第６、第７、第８及び第９の電源ラインＬ４、Ｌ５、Ｌ６、Ｌ７、Ｌ８、Ｌ９が設けられている。第２の電源Ｅ２に接続された第４及び第５の電源ラインＬ４、Ｌ５間に抵抗Ｒ２と定電圧ダイオードＺＤ２との直列回路が接続され、抵抗Ｒ２と定電圧ダイオードＺＤ２の相互接続点に第６の電源ラインＬ６が接続されている。
【００３０】
第３の電源Ｅ３に接続された第７及び第８の電源ラインＬ７、Ｌ８間に抵抗Ｒ３と定電圧ダイオードＺＤ３との直列回路が接続され、抵抗Ｒ３と定電圧ダイオードＺＤ３の相互接続点に第９の電源ラインＬ９が接続されている。
【００３１】
第３の駆動回路１３のＮＰＮトランジスタＮＴ３のコレクタは第４の電源ラインＬ４に接続され、ＰＮＰトランジスタＰＴ３のコレクタは第５の電源ラインＬ５に接続されている。第３の駆動回路１３の２つのトランジスタＮＴ３、ＰＴ３のエミッタはゲートラインＧ３によって第３のスイッチＳ３のゲートに接続されている。第３のスイッチＳ３のソ−スは第６の電源ラインＬ６に接続されている。第４の駆動回路１４の２つのトランジスタＮＴ４、ＰＴ４のエミッタはゲートラインＧ４によって第４のスイッチＳ４のゲートに接続されている。第４及び第５の駆動回路１４、１５のＮＰＮトランジスタＮＴ４、ＮＴ５のコレクタは第７の電源ラインＬ７にそれぞれ接続され、ＰＮＰトランジスタＰＴ４、ＰＴ５のコレクタは第８の電源ラインＬ８に接続されている。第５の駆動回路１５の２つのトランジスタＮＴ５、ＰＴ５のエミッタはゲートラインＧ５によって第５のスイッチＳ５のゲートに接続されている。第６の駆動回路１６の２つのトランジスタＮＴ６、ＰＴ６のエミッタはゲートラインＧ６によって第６のスイッチＳ６のゲートに接続されている。第６の駆動回路１６のＮＰＮトランジスタＮＴ６のコレクタは第１の電源ラインＬ１に接続され、ＰＮＰトランジスタＰＴ６のコレクタは第２の電源ラインＬ２に接続されている。
【００３２】
第４及び第５のスイッチＳ４、Ｓ５の第１の主端子としてのソースは第９の電源ラインＬ９に接続されている。第６のスイッチＳ６のソースは第３の電源ラインＬ３に接続されている。
【００３３】
図３は図１の制御回路５を詳しく示す。この制御回路５は、
（１） 出力電圧Ｖｏ を一定に制御する機能、
（２） 第１、第２、第３、第４、第５及び第６のスイッチＳ１〜Ｓ６を選択的に制御する機能を有する。
【００３４】
定電圧制御を実行するために基準電圧発生器４０と電圧変動検出用減算器４１と電流振幅指令演算器４２とが設けられている。減算器４１は基準電圧発生器４０の基準電圧Ｖｏ１からライン９ａの直流出力電圧Ｖｏ を減算する。減算器４１の出力に基づいて電流振幅指令演算器４２は出力電圧Ｖｏ を一定にするための電流振幅指令値Ｉｏ１を発生する。電流振幅指令演算器４２は、比例積分回路と増幅器とから成る。なお、電流振幅指令値Ｉｏ１を出力電圧制御指令値と呼ぶこともできる。この実施形態では、直流出力電圧を交流側の電流制御によって達成しているので、Ｉｏ１が電流振幅指令値と呼ばれている。
【００３５】
共通の電流振幅指令値Ｉｏ１によって第１〜第６のスイッチＳ１〜Ｓ６を制御するために、第１、第２及び第３の乗算器４３、４４、４５が設けられている。第１、第２及び第３の乗算器４３、４４、４５は、ライン６ａ、７ａ、８ａから供給される図５（Ａ）に示す正弦波から成る第１、第２及び第３の線間電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒに電流振幅指令値Ｉｏ１を乗算して図５（Ｂ）に示す第１、第２及び第３の電流指令値Ｉｒｓ、Ｉｓｔ、Ｉｔｒを出力する。この電流指令値Ｉｒｓ、Ｉｓｔ、Ｉｔｒは、出力電圧Ｖｏ を目標値にするための目標電流指令値に相当する３相交流信号である。なお、図５の角度０°〜３６０°は、第１相即ちＲ相の相電圧を基準にして示されている。
【００３６】
電流検出信号Ｉｏ のライン１０ａに接続された係数乗算器４６は、電流Ｉｏ をトランスの１次側の電流に換算するために係数ｎ２ ／ｎ１ （巻数比）を電流Ｉｏ に乗算して１次換算出力電流Ｉｏ ′を求めるものである。なお、ｎ１ は１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃのそれぞれの巻数、ｎ２ は２次巻線Ｎ２ の第１及び第２の部分Ｎ２ａ、Ｎ２ｂのそれぞれの巻数を示す。
【００３７】
第１、第２及び第３の除算器４７、４８、４９は第１、第２及び第３の乗算器４３、４４、４５から得られた第１、第２及び第３の電流指令値Ｉｒｓ、Ｉｓｔ、Ｉｔｒを係数乗算器４６の出力Ｉｏ ′で割り算して通流率信号とも呼ぶことができる次式で示す第１、第２及び第３の通電率指令信号Ｄｒｓ、Ｄｓｔ、Ｄｔｒを求めるものである。
Ｄｒｓ＝Ｉｒｓ／Ｉｏ ′＝Ｉｒｓ／（Ｉｏ×ｎ２ ／ｎ１ ）
Ｄｓｔ＝Ｉｓｔ／Ｉｏ ′＝Ｉｓｔ／（Ｉｏ×ｎ２ ／ｎ１ ）
Ｄｔｒ＝Ｉｔｒ／Ｉｏ ′＝Ｉｔｒ／（Ｉｏ×ｎ２ ／ｎ１ ） ・・・ （１）
【００３８】
第１、第２及び第３の除算器４７、４８、４９に接続された第１、第２及び第３の絶対値回路５０、５１、５２は上記（１）式で求めた第１、第２及び第３の通電率指令値Ｄｒｓ、Ｄｓｔ、Ｄｔｒの絶対値を出力する。ここでは説明を簡略化するために絶対値回路５０、５１、５２の入力と出力とが同一記号で示されている。
【００３９】
絶対値回路５０，５１，５２に接続されたタイミング信号演算器５３は、第１、第２及び第３の通電率指令信号Ｄｒｓ、Ｄｓｔ、Ｄｔｒに基づいて第１〜第６のスィッチＳ１〜Ｓ６のオン・オフ動作のタイミングを決定するための第１、第２、第３、第４、第５及び第６のタイミング信号Ｇａ１、Ｇａ２、Ｇｂ１、Ｇｂ２、、Ｇｃ１、Ｇｃ２を演算する回路である。このタイミング信号演算器５３は第１、第２、第３、第４、第５及び第６のライン５３ａ、５３ａ′、５３ｂ、５３ｂ′、５３ｃ、５３ｃ′によって図５（Ｄ）の第１、第２、第３、第４、第５及び第６のタイミング信号Ｇａ１、Ｇａ２、Ｇｂ１、Ｇｂ２、、Ｇｃ１、Ｇｃ２を出力する。第１のタイミング信号Ｇａ１は、第１及び第２のスイッチＳ１、Ｓ２ のオンのタイミングを決定するために使用され、この実施形態では図５（Ｄ）の零レベルの値を有する。第２のタイミング信号Ｇａ２は第１及び第２のスイッチＳ１、Ｓ２のオフのタイミングを決定するために使用される。第３のタイミング信号Ｇｂ１は第３及び第４のスイッチＳ３、Ｓ４のオンのタイミングを決定するために使用される。第４のタイミング信号Ｇｂ２は第３及び第４のスイッチＳ３、Ｓ４ のオフのタイミングを決定するために使用される。第５のタイミング信号Ｇｃ１は第５及び第６のスイッチＳ５、Ｓ６のオンのタイミングを決定するために使用される。第６のタイミング信号Ｇｃ２は第５及び第６のスイッチＳ５、Ｓ６のオフのタイミングを決定するために使用される。
【００４０】
図３の第１〜第６のタイミング信号Ｇａ１〜Ｇｃ２とタイミング信号演算器５３に入力する第１、第２及び第３の導通率指令値Ｄｒｓ、Ｄｓｔ、Ｄｔｒとの関係は次の（２）式に示す通りである。
Ｇａ１＝０
Ｇａ２＝Ｄｒｓ
Ｇｃ１＝Ｇａ２＝Ｄｒｓ
Ｇｃ２＝Ｇｃ１＋Ｄｔｒ＝Ｄｒｓ＋Ｄｔｒ
Ｇｂ１＝Ｇｃ２＝Ｄｒｓ＋Ｄｔｒ
Ｇｂ２＝Ｇｂ１＋Ｄｓｔ＝Ｄｒｓ＋Ｄｔｒ＋Ｄｓｔ ・・・ （２）
【００４１】
比較波又はキャリア発生器としての鋸波発生器５４は、ＰＷＭパルスを形成するための鋸波Ｖｔ を図５（Ｄ）に示すように入力交流電圧Ｖｒｓ 、Ｖｓｔ 、Ｖｔｒ の周波数の複数倍の高い周波数（例えば２０〜１５０ｋＨｚ ）で発生する。鋸波Ｖｔ の最低値は零に設定され、最大値は第１、第２、第３、第４、第５及び第６のタイミング信号Ｇａ１、Ｇａ２、Ｇｂ１、Ｇｂ２、Ｇｃ１、Ｇｃ２よりも大きく設定されている。なお、鋸波発生器５４を三角波発生器とすることもできる。また、鋸波Ｖｔを立下り傾斜鋸波とすることができる。
【００４２】
ライン５３ａ、５３ａ′、５３ｂ、５３ｂ′、５３ｃ、５３ｃ′によってタイミング信号演算器５３に接続され且つライン５４ａによって鋸波発生器５４に接続された図３の制御信号形成回路５５は、図４に示すように第１、第２、第３、第４、第５及び第６の比較器８１、８２、８３、８４、８５、８６と、論理回路８７とから成る。第１の比較器８１の正入力端子が第１のタイミング信号Ｇａ１のライン５３ａに接続され、第２〜第６の比較器８２〜８６の負入力端子が第２〜第６のタイミング信号Ｇａ２〜Ｇｃ２のライン５３ａ′〜５３ｃ′にそれぞれ接続され、第１の比較器８１の負入力端子及び第２〜第６の比較器８２〜８６の正入力端子が鋸波発生器５４の出力ライン５４ａに接続されている。第１の比較器８１は鋸波Ｖｔ が零になった時にパルスを発生し、第２〜第６の比較器８２〜８６は鋸波Ｖｔ がそれぞれのタイミング信号Ｇａ２〜Ｇｃ２よりも高くなると高レベル出力を発生する。
【００４３】
論理回路８７は第１〜第６のトリガ回路８８〜９３と第１、第２及び第３のＲＳフリップフロップ９４、９５、９６とから成る。第１のＲＳフリップフロップ９４は第１の比較器８１の出力が高レベルに転換したことに応答してセットされ、第２の比較器８２の出力が高レベルに転換したことに応答してリセットされ、図５（Ｅ）に示す第１の制御信号Ｖｇａを形成して第１及び第２のスイッチＳ１、Ｓ２に送る。
第２のＲＳフリップフロップ９５は第３の比較器８３の出力が高レベルに転換したことに応答してセットされ、第４の比較器８４の出力が高レベルに転換したことに応答してリセットされ、図５（Ｇ）に示す第２の制御信号Ｖｇｂを形成して第３及び第４のスイッチＳ３、Ｓ４ に送る。
第３のＲＳフリップフロップ９６は第５の比較器８５の出力が高レベルに転換したことに応答してセットされ、第６の比較器８６の出力が高レベルに転換したことに応答してリセットされ、図５（Ｆ）に示す第３の制御信号Ｖｇｃを形成して第５及び第６のスイッチＳ５、Ｓ６ に送る。
【００４４】
ライン２５、２６、２７の第１、第２及び第３の制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃは、図１の第１〜第６の駆動回路１１〜１６を介して第１〜第６のスイッチＳ１〜Ｓ６の制御端子に送られる。第１〜第６のスイッチＳ１〜Ｓ６は第１、第２及び第３の制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃが論理の１（高レベル）の時にオン制御される。
【００４５】
第１〜第６のスイッチＳ１〜Ｓ６が図５（Ｅ）（Ｇ）（Ｆ）に示す第１、第２及び第３の制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃでオン・オフ制御されると、これ等のオン期間に第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃに各線間電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒが印加され、トランスの２次巻線Ｎ２ に電圧が誘起され、交流の正の半波期間には第１の整流素子２１がオンになり、負の半波期間には第２の整流素子２２がオンになり、２次巻線Ｎ２ の電圧がリアクトル２３とコンデンサ２４で平滑されて負荷４に供給される。
第１〜第６のスイッチＳ１〜Ｓ６は、交流線間電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒの正の半波の期間と負の半波の期間とのいずれにおいても高周波でオン・オフされ、トランスの２次側に全波整流平滑回路３が接続されているので、第１及び第２の整流素子２１、２２の出力段に３相全波整流波形と同様にリップルの小さい出力を得ることができ、コンデンサ２４の出力電圧Ｖｏ のリップルも小さくなる。
【００４６】
直流出力電圧Ｖｏ が例えば目標値Ｖｏ１よりも高くなると、出力電圧制御用減算器４１の出力が低くなり、電流振幅指令値Ｉｏ１が低下し、この結果としてタイミング信号Ｇａ１〜Ｇｃ２ も低下し、ＰＷＭパルスの幅が狭くなり、第１〜第６のスイッチＳ１〜Ｓ６のオン期間に２次側に供給される電力が低下し、直流出力端子４ａ、４ｂの電圧Ｖｏ が目標値に戻される。出力電圧Ｖｏ が目標値Ｖｏ１よりも低くなった時には、上記の高くなった時と逆の動作になる。
【００４７】
この実施形態では、２次巻線Ｎ２ の出力電流Ｉｏ の検出に基づいて制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃのパルス幅を制御している。この出力電流Ｉｏ による制御は、式（１）に従って実行されるので、制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃのパルス幅は出力電流Ｉｏ に比例的に変化する。従って、制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃのパルス幅を出力電流Ｉｏ に対応するように変えることができる。
【００４８】
第１、第２及び第３の電流指令値Ｉｒｓ、Ｉｓｔ、Ｉｔｒは、第１、第２及び第３の線間電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒに基づいて作成された正弦波であり、第１〜第６のタイミング信号Ｇａ１〜Ｇｃ２ も３相交流に基づく周期性を有して変化する。従って、第１、第２及び第３の交流入力端子Ｉｒ 、Ｉｓ 、Ｉｔ における力率が良くなる。
【００４９】
【スナバ回路】
本実施形態に従うスナバ回路は、３相共通のクランプ用コンデンサＣｚと、３相共通の定電圧回路としてのツェナ−ダイオ−ドＺＤ及び放電用抵抗Ｒｚと、それぞれを補助ダイオ−ドと呼ぶこともできる第１、第２、第３、第４、第５、第６、第７、第８、及び第９のクランプ回路形成用ダイオ−ドＤａ、Ｄｂ、Ｄｃ、Ｄｄ、Ｄｅ、Ｄｆ、Ｄｒ、Ｄｓ、Ｄｔとから成る。
【００５０】
クランプ用コンデンサＣｚはスナバコンデンサとも呼びことができるものであり、保護すべき範囲のサ−ジ電圧に耐えることができるものである。クランプ用コンデンサＣｚに対して放電用抵抗Ｒｚを介して並列に接続された定電圧素子としてのツェナ−ダイオードＺＤの降伏電圧は、第１〜第６のスイッチＳ１〜Ｓ６をサ−ジ電圧から保護することができる電圧範囲の任意の値に設定されている。
放電用抵抗Ｒｚはクランプ用コンデンサＣｚの放電エネルギを消費するものである。ツエナーダイオードＺＤ又は定電圧回路が内部抵抗を含む時には、放電用抵抗Ｒｚを省くことができる。
【００５１】
第１のクランプ回路形成用ダイオ−ドＤａは、第１のスイッチ手段Ｑ１と第１の１次巻線Ｎ１ａとの接続点とクランプ用コンデンサＣｚの一端（上端）との間に接続されている。
第２のクランプ回路形成用ダイオ−ドＤｂは、第２のスイッチ手段Ｑ２と第１の１次巻線Ｎ１ａとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第３のクランプ回路形成用ダイオ−ドＤｃは、第３のスイッチ手段Ｑ３と第２の１次巻線Ｎ１ｂとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第４のクランプ回路形成用ダイオ−ドＤｄは、第４のスイッチ手段Ｑ４と第２の１次巻線Ｎ１ｂとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第５のクランプ回路形成用ダイオ−ドＤｅは、第５のスイッチ手段Ｑ５と第３の１次巻線Ｎ１ｃとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第６のクランプ回路形成用ダイオ−ドＤｆは、第６のスイッチ手段Ｑ６と第３の１次巻線Ｎ１ｃとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第７、第８及び第９のクランプ回路形成用ダイオ−ドＤｒ、Ｄｓ、Ｄｔは、クランプ用コンデンサＣｚの他端（下端）と第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔとの間にそれぞれ接続されている。
即ち、第７のクランプ回路形成用ダイオ−ドＤｒの一端（アノ−ド）はクランプ用コンデンサＣｚの他端に接続され、その他端（カソ−ド）は第１の交流入力端子１ｒと第１及び第６のスイッチＳ１、Ｓ６の第１の主端子（ソース又はエミッタ）に接続されている。
第８のクランプ回路形成用ダイオードＤｓの一端（アノ−ド）はクランプ用コンデンサＣｚの他端に接続され、その他端（カソ−ド）は第２の交流入力端子１ｓと第２及び第３のスイッチＳ２、Ｓ３の第１の主端子（ソース又はエミッタ）に接続されている。
第９のクランプ回路形成用ダイオードＤｔの一端（アノ−ド）はクランプ用コンデンサＣｚの他端に接続され、その他端（カソ−ド）は第３の交流入力端子１ｔと第４及び第５のスイッチＳ４、Ｓ５の第１の主端子（ソース又はエミッタ）に接続されている。
第１、第２、第３、第４、第５、及び第６のクランプ回路形成用ダイオ−ドＤａ、Ｄｂ、Ｄｃ、Ｄｄ、Ｄｅ、Ｄｆは、第１〜第６のスイッチＳ１〜Ｓ６の第２の主端子（ドレイン又はコレクタ）からクランプ用コンデンサＣｚの一端に向かって電流を流すことができる方向性を有する。第７、第８及び第９のクランプ回路形成用ダイオ−ドＤｒ、Ｄｓ、Ｄｔはクランプ用コンデンサＣｚの他端から第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔ側に向って電流を流すことができる方向性を有する。
【００５２】
クランプ用コンデンサＣｚは、電力変換装置の起動後に低電圧ダイオードとしてのツェナーダイオードＺＤで決定された所定定電圧に充電される。この状態において、第１のスイッチ手段Ｑ１の両端子間電圧がサ−ジ電圧によってクランプ用コンデンサＣｚの電圧よりも高くなると、第１及び第７のクランプ回路形成用ダイオードＤａ、Ｄｒが順方向バイアス状態となって導通し、サ−ジ電圧を吸収するための電流がクランプ用コンデンサＣｚに流れ込み、第１のスイッチ手段Ｑ１の主端子間電圧はクランプ用コンデンサＣｚの端子電圧と同一又はほぼ同一の値に制限される。
第２、第３、第４、第５及び第６のスイッチ手段Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６の主端子間電圧がクランプ用コンデンサＣｚの端子電圧よりも高くなった時にも、第２〜第９のクランプ回路形成用ダイオ−ドＤｂ〜Ｄｔが選択的に導通してサ−ジ電圧が第１のスイッチ手段Ｑ１の場合と同様に抑制される。
第１〜第６のスイッチ手段Ｑ１〜Ｑ６の主端子間電圧がクランプ用コンデンサＣｚの端子電圧よりも低い期間には、第１〜第９のクランプ回路形成用ダイオ−ドＤａ〜Ｄｔが非導通に保たれ、クランプ用コンデンサＣｚを含むスナバ回路に電流が流れず、電力損失も生じない。
【００５３】
本実施形態は次の利点を有する。
（１） クランプ用コンデンサＣｚに並列にツェナ−ダイオ−ドＺＤと放電用抵抗Ｒｚとの直列回路から成る定電圧回路を接続したので、クランプ用コンデンサＣｚの端子電圧よりも第１〜第６のスイッチ手段Ｑ１〜Ｑ６の主端子間電圧が高くならない期間には、クランプ用コンデンサＣｚに電流が流れ込まず、また、クランプ用コンデンサＣｚの放電回路も実質的に形成されない。従って、スナバ回路における電力損失を低減することができる。
（２） クランプ用コンデンサＣｚ及び定電圧用のツェナ−ダイオ−ドＺＤ及び放電用抵抗Ｒｚが３相で共用されているので、スナバ回路の小型化、低コスト化を図ることができる。
（３） 従来の典型的な絶縁型の３相交流−直流変換装置では絶縁分離用トランスの１次側にコンバータ回路とインバータ回路とを設け、２段構成としなければならず、必然的に大型になった。これに対して、本実施形態の装置は、トランス２の１次側に第１〜第６のスイッチＳ１〜Ｓ６を含む第１〜第６のスイッチ手段Ｑ１〜Ｑ６を設け、これをオン・オフ制御するように構成されているので、スイッチング素子が少なくなり、従来装置よりも大幅に小型化且つ低コスト化を図ることができる。
（４） トランス２の１次側の変換段数が１段となるので、従来の２段の構成に比べて損失が低減し、変換効率を向上させることができる。
（５） 図１の回路では、トランス２の１次側が１段であるので、従来のコンバータとインバータとの間に設けた直流リンクコンデンサに相当するものが不要になり、小型化及び低コスト化を図ることができる。
（６） 第１及び第２のスイッチＳ１、Ｓ２の組と、第３及び第４の組と、第５及び第６の組とは時間をずらしてオン制御されるので、トランス２の２次側の回路の電力容量を抑えることができる。また、リップルの少ない出力電圧Ｖｏ を得ることができる。
（７） 第１相、第２相及び第３相の双方向スイッチ回路が第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃを中心にして一方の側に配置された第１、第３及び第５のスイッチ手段Ｑ１、Ｑ３、Ｑ５と他方の側に配置された第２、第４及び第６のスイッチ手段Ｑ２、Ｑ４、Ｑ６との組み合せで構成されているので、第１〜第６のスイッチＳ１〜Ｓ６の制御の安定化を図ることができる。即ち、各電源ラインＬ３、Ｌ６、Ｌ９に各スイッチＳ１〜Ｓ６の第１の主端子としてのソースが接続されているので、ソースの電位が電源ラインＬ３、Ｌ６、Ｌ９の電位になり、スイッチのオン・オフによって１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃの電圧が急変してもソース・ゲート間電圧の変化がさほど発生せず、スイッチＳ１〜Ｓ６の安定的制御が可能になる。要するに、ドレインが電源ライン側になる場合に比べて、図１のソースが電源ライン側になる方がゲート・ソース間の制御が安定化する。
【００５４】
【第２の実施形態】
次に、図６に示す本発明に従う第２の実施形態の３相交流−直流電力変換装置を説明する。但し、図６及び後述の図７〜図８において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。なお、図６〜図８では、第１〜第６のスイッチＳ１〜Ｓ６の制御手段の図示が省略されているが、図１における制御手段と実質的に同一のものが使用される。
【００５５】
図６の３相交流−直流電力変換装置の主回路は図１と同一である。図６のスナバ回路は、ツェナ−ダイオ−ドＺＤと放電用抵抗Ｒｚとから成る定電圧回路と、第１、第２、第３、第４、第５及び第６のスイッチ手段Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６に対して第１、第２、第３、第４、第５及び第６のクランプ回路形成用ダイオ−ドＤ１１、Ｄ１３、Ｄ１５、Ｄ１７、Ｄ１９、Ｄ２１を介して並列に接続された第１、第２、第３、第４、第５及び第６のクランプ用コンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６と、第１、第２、第３、第４、第５及び第６のクランプ回路形成用ダイオ−ドＤ１１、Ｄ１３、Ｄ１５、Ｄ１７、Ｄ１９、Ｄ２１と第１、第２、第３、第４、第５及び第６のクランプ用コンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６とのそれぞれの接続点と定電圧回路の一端即ち抵抗Ｒｚの上端との間にそれぞれ接続された第７、第８、第９、第１０、第１１及び第１２のクランプ回路形成用ダイオ−ドＤ１２、Ｄ１４、Ｄ１６、Ｄ１８、Ｄ２０、Ｄ２２と、定電圧回路の他端即ちツェナ−ダイオ−ドＺＤのカソ−ドと前記第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔとの間に接続された第１３、第１４及び第１５のクランプ回路形成用ダイオ−ドＤｒ、ＤＳ、Ｄｔとから成る。
【００５６】
第１〜第６のスイッチＳ１〜Ｓ６は、図１の制御回路５、電圧検出回路６〜９、電流検出器１０、及び駆動回路１１〜１６から成る制御手段と同一の制御手段によってオン・オフ制御される。起動後の定常状態では、スナバ機能を有する第１〜第６のクランプ用コンデンサＣ１１〜Ｃ１６がツェナ−ダイオ−ドＺＤで決定された所定の定電圧に充電される。例えば、第１のスイッチＳ１の端子電圧とほぼ同一の第１のクランプ用コンデンサＣ１１の端子電圧がツェナ−ダイオ−ドＺＤで決定された定電圧よりも高くなると、第１のクランプ用コンデンサＣ１１、クランプ回路形成用ダイオ−ドＤ１２、放電用抵抗Ｒｚ、ツェナ−ダイオ−ドＺＤ、及びクランプ回路形成用ダイオ−ドＤｒから成る経路に放電電流が流れ、クランプ用コンデンサＣ１１は所定の定電圧になる。
【００５７】
第１のスイッチＳ１のタ−ンオフ時等において第１のスイッチＳ１に所定の定電圧よりも大きいサ−ジ電圧が印加されると、これに並列に接続された第１のクランプ用コンデンサＣ１１によってサ−ジ電圧が吸収される。従って、第１のスイッチＳ１の主端子間電圧は、第１のクランプ用コンデンサＣ１１の電圧にクランプされる。第１のスイッチＳ１の主端子間電圧がツェナ−ダイオ−ドＺＤで決る定電圧よりも低い時には、第１のクランプ回路形成用ダイオ−ドＤ１１が逆バイアス状態であって非導通であるので、損失が発生しない。
第２〜第６のクランプ用コンデンサＣ１２〜Ｃ１６によるクランプ動作も第１のクランプ用コンデンサＣ１１による上述のクランプ動作と同様に生じる。
【００５８】
図６の第２の実施形態は、第１〜第６のスイッチＳ１〜Ｓ６に対して第１〜第６のクランプ用コンデンサＣ１１〜Ｃ１６が個別に設けられている点を除いて図１の第１の実施形態と同一である。従って、第１の実施形態におけるクランプ用コンデンサＣｚの共用による小型化の効果は第２の実施形態によって得ることができないが、この他は第１の実施形態と同一の効果を得ることができる。
また、第２の実施形態では、第１〜第６のスイッチＳ１〜Ｓ６に対して第１〜第６のクランプ用コンデンサＣ１１〜Ｃ１６を個別に設けることによって、第１〜第６のスイッチＳ１〜Ｓ６に第１〜第６のクランプ用コンデンサＣ１１〜Ｃ１６を図１の共通のクランプ用コンデンサＣｚの場合よりも接近して配置することができ、第１の実施形態よりも電圧クランプ効果を良好に得ることができる。
【００５９】
【第３の実施形態】
図７の第３の実施形態の３相交流−直流電力変換装置は、第１〜第６のスイッチ手段Ｑ１〜Ｑ６の配置及び第１〜第６のスイッチ手段Ｑ１〜Ｑ６とクランプ用コンデンサＣｚとの間の接続関係を変形した他は図１の実施形態と同一に形成したものである。
【００６０】
図７では、第１及び第２のスイッチ手段Ｑ１、Ｑ２が第１の１次巻線Ｎ１ａを介さずに直列に接続され、第３及び第４のスイッチ手段Ｑ３、Ｑ４が第２の１次巻線Ｎ１ｂを介さずに直列に接続され、第５及び第６のスイッチ手段Ｑ５、Ｑ６が第３の１次巻線Ｎ１ｃを介さずに直列に接続されている。また、第１〜第６のスイッチ手段Ｑ１〜Ｑ６の第１〜第６の交流入力端子１ｒ〜１ｔ及びクランプ用コンデンサＣｚに対する接続の向きが図１と逆になっている。即ち、第１及び第２のスイッチＳ１、Ｓ２の第１の主端子（ソ−ス又はエミッタ）が互いに接続され、第３及び第４のスイッチＳ３、Ｓ４の第１の主端子（ソ−ス又はエミッタ）が互いに接続され、第５及び第６のスイッチＳ５、Ｓ６の第１の主端子（ソ−ス又はエミッタ）が互いに接続されている。また、図７の第１〜第６のダイオ−ドＤ１〜Ｄ６の向きは図１と逆である。
スナバ回路を除いた主回路部分の構成は、第１〜第６のスイッチ手段Ｑ１〜Ｑ６と第１〜第３の１次巻線Ｎ１ａ〜Ｎ１ｃとの接続関係を除いて図１と同一である。
【００６１】
図７のスナバ回路は、クランプ用コンデンサＣｚと、クランプ用コンデンサＣｚに並列に接続されたツェナ−ダイオ−ドＺＤと放電用抵抗Ｒｚとから成る定電圧回路と、６個のダイオ−ドＤｒ１、Ｄｒ２、ＤＳ１、Ｄｓ２、Ｄｔ１、Ｄｔ２から成る３相ブリッジ型整流回路１００と、第１〜第６のクランプ回路形成用ダイオ−ドＤ３１〜Ｄ３６とから成る。
３相ブリッジ型整流回路１００は、第１及び第２のスイッチ手段Ｑ１、Ｑ２の直列回路の一端と第３及び第４のスイッチ手段Ｑ３、Ｑ４の直列回路の一端と第５及び第６のスイッチ手段Ｑ５、Ｑ６の直列回路の一端とに接続された第１、第２及び第３の交流端子と、クランプ用コンデンサＣｚの一端に接続された第１の直流端子と、クランプ用コンデンサＣｚの他端に接続されとた第２の直流端子とを有する。
第１のクランプ回路形成用ダイオ−ドＤ３１は第１及び第２のスイッチ手段Ｑ１、Ｑ２の相互接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第２のクランプ回路形成用ダイオ−ドＤ３２は第１及び第２のスイッチ手段Ｑ１、Ｑ２の直列回路の他端とクランプ用コンデンサＣｚの他端との間に接続されている。
第３のクランプ回路形成用ダイオ−ドＤ３３は、第３及び第４のスイッチ手段Ｑ３、Ｑ４の相互接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第４のクランプ回路形成用ダイオ−ドＤ３４は、第３及び第４のスイッチ手段Ｑ３、Ｑ４の直列回路の他端とクランプ用コンデンサＣｚの他端との間に接続されている。
第５のクランプ回路形成用ダイオ−ドＤ３５は、第５及び第６のスイッチ手段Ｑ５、Ｑ６の相互接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第６のクランプ回路形成用ダイオ−ドＤ３６は、第５及び第６のスイッチ手段Ｑ５、Ｑ６の直列回路の他端とクランプ用コンデンサＣｚの他端との間に接続されている。
【００６２】
図７の第１〜第６のスイッチＳ１〜Ｓ６のオン・オフ動作は図１と同一である。クランプ用コンデンサＣｚによるサ−ジ吸収動作も図１と実質的に同一である。
第１のスイッチＳ１の主端子間に印加されたサ−ジ電圧は、ブリッジ型整流回路１００のダイオ−ドＤｒ１、クランプ用コンデンサＣｚ、及び第１のクランプ回路形成用ダイオ−ドＤ３１の経路に流れる電流によってクランプ用コンデンサＣｚに吸収される。第２のスイッチＳ２の主端子間に印加されたサ−ジ電圧は、第２のクランプ回路形成用ダイオ−ドＤ３２、クランプ用コンデンサＣｚ、及び第１のクランプ回路形成用ダイオ−ドＤ３１の経路に流れる電流によってクランプ用コンデンサＣｚに吸収される。
第３〜第６のスイッチＳ３〜Ｓ６のサ−ジ電圧も第１及び第２のスイッチＳ１、Ｓ２の場合と同様にクランプ用コンデンサＣｚで吸収される。
【００６３】
図７の第３の実施形態は、第１〜第６のスイッチＳ１〜Ｓ６とクランプ用コンデンサＣｚとの間の経路において図１と相違するが、その他は図１と同一であるので、第１の実施形態と実質的に同一の効果を得ることができる。
【００６４】
【第４の実施形態】
図８の第４の実施形態の電力変換装置は、図７の共通のクランプ用コンデンサＣｚの代りに、第１〜第６のスイッチＳ１〜Ｓ６に対して個別に第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６を設け、この他は図７と実質的に同一に形成したものである。従って、図８において図７と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００６５】
図８のスナバ回路は、第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６と、放電用抵抗Ｒｚとツェナ−ダイオ−ドＺＤとから成る定電圧回路と、ブリッジ型整流回路１００と、第１〜第１２のクランプ回路形成用ダイオ−ドＤ４１〜Ｄ５２とから成る。
【００６６】
第１のクランプ用コンデンサＣ４１は、第１のスイッチ手段Ｑ１に第１のクランプ回路形成用ダイオ−ドＤ４１を介して並列に接続されている。
第２のクランプ回路形成用ダイオ−ドＤ４２は、第１のクランプ回路形成用ダイオ−ドＤ４１と第１のクランプ用コンデンサＣ４１との接続点と定電圧回路の一端即ちツェナ−ダイオ−ドＺＤのアノ−ドとの間に接続されている。
第２のクランプ用コンデンサＣ４２は、第１及び第２のスイッチ手段Ｑ１、Ｑ２の直列回路に対して第３のクランプ回路形成用ダイオ−ドＤ４３を介して並列に接続されている。
第４のクランプ形成回路用ダイオ−ドＤ４４は、第３のクランプ回路形成用ダイオ−ドＤ４３と第２のクランプ用コンデンサＣ４２との接続点と定電圧回路の他端即ち放電用抵抗Ｒｚの上端との間に接続されている。
第３のクランプ用コンデンサＣ４３は、第３のスイッチ手段Ｑ３に第５のクランプ回路形成用ダイオ−ドＤ４５を介して並列に接続されている。
第６のクランプ回路形成用ダイオ−ドＤ４６は、第５のクランプ回路形成用ダイオ−ドＤ４５と第３のクランプ用コンデンサＣ４３との接続点と定電圧回路の一端即ちツェナ−ダイオ−ドＺＤのアノ−ドとの間に接続されている。
第４のクランプ回路形成用ダイオ−ドＤ４４は、第３及び第４のスイッチ手段Ｑ３、Ｑ４の直列回路に対して第７のクランプ回路形成用ダイオ−ドＤ４７を介して並列に接続されている。
第８のクランプ回路形成用ダイオ−ドＤ４８は、第７のクランプ回路形成用ダイオ−ドＤ４７と第４のクランプ用コンデンサＣ４４との接続点と定電圧回路の他端即ち放電用抵抗Ｒ４の上端との間に接続されている。
第５のクランプ用コンデンサＣ４５は、第５のスイッチ手段Ｑ５に第９のクランプ回路形成用ダイオ−ドＤ４９を介して並列に接続されている。
第１０のクランプ回路形成用ダイオ−ドＤ５０は、第９のクランプ回路形成用ダイオ−ドＤ４９と第５のクランプ用コンデンサＣ４５との接続点と定電圧回路の一端即ちツェナ−ダイオ−ドＺＤのアノ−ドとの間に接続されている。
第６のクランプ用コンデンサＣ４６は、第５及び第６のスイッチ手段Ｑ５、Ｑ６の直列回路に対して第１１のクランプ回路形成用ダイオ−ドＤ５１を介して並列に接続されている。
第１２のクランプ回路形成用ダイオ−ドＤ５２は、第１１のクランプ回路形成用ダイオ−ドＤ５１と第６のクランプ用コンデンサＣ４６との接続点と定電圧回路の一端即ち放電用抵抗Ｒｚの上端との間に接続されている。
図８の３相ブリッジ型整流回路１００の第１、第２及び第３の交流端子と第１〜第６のスイッチ手段Ｑ１〜Ｑ６に対する接続関係は図７のそれと同一である。
【００６７】
図８の第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６の端子電圧が所定の定電圧よりも高くなると、放電用抵抗Ｒｚを介して放電電流が流れ、第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６の端子電圧が所定の定電圧に戻される。例えば、第１のクランプ用コンデンサＣ４１の端子電圧が所定の定電圧よりも高くなると、３相ブリッジ型整流回路１００のダイオ−ドＤｒ１、放電用抵抗Ｒｚ、ツェナ−ダイオ−ドＺＤ、第２のクランプ回路形成用ダイオ−ドＤ４２、及び第１のクランプ用コンデンサＣ４１の経路で放電電流が流れ、第１のクランプ用コンデンサＣ４１の端子電圧は所定の定電圧に制限される。また、第２のクランプ用コンデンサＣ４２の端子電圧が所定の定電圧よりも高くなると、第４のクランプ回路形成用ダイオ−ドＤ４４、放電用抵抗Ｒｚ、ツェナ−ダイオ−ドＺＤ、及び３相ブリッジ型整流回路１００のダイオ−ドＤｒ２、第２のクランプ用コンデンサＣ４２から成る経路に放電電流が流れ、第２のクランプ用コンデンサＣ４２の端子電圧が所定の定電圧に戻される。第３〜第６のクランプ用コンデンサＣ４３〜Ｃ４６の放電も第１及び第２のクランプ用コンデンサＣ４１、Ｃ４２と同様に生じる。
【００６８】
第１〜第６のスイッチＳ１〜Ｓ６に所定の定電圧よりも高いサ−ジ電圧が印加されると、これが第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６で吸収され、第１〜第６のスイッチＳ１〜Ｓ６の端子電圧は所定の定電圧と同一又はほぼ同一に抑制される。即ち、第１のスイッチＳ１に所定の定電圧以上の電圧が印加されると、第１のクランプ用コンデンサＣ４１と第１のクランプ回路形成用ダイオ−ドＤ４１とから成る経路に電流が流れ、サ−ジ電圧が吸収される。第２のスイッチ手段Ｑ２に対して所定の定電圧よりも高いサ−ジ電圧が印加されると、第３のクランプ回路形成用ダイオ−ドＤ４３と第２のクランプ用コンデンサＣ４２と第１のスイッチＳ１とから成る経路に電流が流れ、サ−ジ電圧が吸収される。
【００６９】
図８の第４の実施形態のスナバ回路は、図６の第２の実施形態と同様に第１〜第６のスイッチＳ１〜Ｓ６のための個別の第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６を有する。従って、第４の実施形態は第２の実施形態と同様な効果をを有する。
【００７０】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図１，図６及び図７の実施形態では、第１相の第１及び第２のスイッチＳ１、Ｓ２の組、第２相の第３及び第４のスイッチＳ３、Ｓ４の組、第３相の第５及び第６のスイッチＳ５、Ｓ６の組に同一の制御信号を供給しているが、図１，図６，図７及び図８の第１〜第４の実施形態において、交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒの正の半波期間に第２、第４及び第６のスイッチＳ２、Ｓ４、Ｓ６にＰＷＭ制御信号を供給し、第３及び第５のスイッチＳ１、Ｓ３、Ｓ５に連続的にオフ制御信号又はオン制御信号を供給し、負の半波期間に第１、第３及び第５のスイッチＳ１、Ｓ３、Ｓ５にＰＷＭ制御信号を供給し、第２、第４及び第６のスイッチＳ２、Ｓ４、Ｓ６に連続的にオフ制御信号又はオン制御信号を供給することができる。これにより、第１〜第６のスイッチＳ１〜Ｓ６のスイッチング回数が少なくなり、第１〜第６のスイッチＳ１〜Ｓ６の損失及び制御回路の損失が低減する。
また、各実施形態において、第２，第４及び第６のスイッチＳ２，Ｓ４，Ｓ６を第１，第３及び第５のスイッチＳ１，Ｓ３，Ｓ５と逆にオン・オフ動作させることができる。
（２） 第１〜第６のスイッチＳ１〜Ｓ６のオン・オフ制御手段は、図２〜図５に示すものに限定されるものでなく、３相交流−直流変換できるものであればどのような回路でもよい。即ち、このオン・オフ制御手段として、前特許文献１及び２、前記非特許文献１に開示されている全ての制御回路及びこれに類似する回路を第１〜第６のスイッチＳ１〜Ｓ６の制御に使用することができる。
（３） 図１，図６，図７及び図８の第１，第２，第３及び第４の実施形態において、第１〜第６のスイッチ手段Ｑ１〜Ｑ６、及びスナバ回路の全ての回路素子の極性（方向）を逆にすることができる。即ち、図１において、第１〜第６のスイッチＳ１〜Ｓ６、第１〜第６のダイオードＤ１〜Ｄ６、ツエナーダイオードＺＤ、第１〜第９のクランプ回路形成用ダイオードＤａ〜Ｄｆ及びＤｒ，Ｄｓ，Ｄｔの極性を逆にすること、図６において、第１〜第６のスイッチＳ１〜Ｓ６、第１〜第６のダイオードＤ１〜Ｄ６、ツエナーダイオードＺＤ、第１〜第１５のクランプ回路形成用ダイオードＤ１１〜Ｄ２２及びＤｒ，Ｄｓ，Ｄｔの極性を逆にすること、図７において、第１〜第６のスイッチＳ１〜Ｓ６、第１〜第６のダイオードＤ１〜Ｄ６、ツエナーダイオードＺＤ、第１〜第６のクランプ回路形成用ダイオードＤ３１〜Ｄ３６、３相ブリッジ型整流回路１００のダイオードＤｒ１，Ｄｒ２，Ｄｓ１，Ｄｓ２，Ｄｔ１，Ｄｔ２の極性を逆にすること、図８において第１〜第６のスイッチＳ１〜Ｓ６、第１〜第６のスイッチＤ１〜Ｄ６、ツエナーダイオードＺＤ、第１〜第１２のクランプ回路形成用ダイオードＤ４１〜Ｄ５２、３相ブリッジ型整流回路１００のダイオードＤｒ１，Ｄｒ２，Ｄｓ１，Ｄｒ２，Ｄｔ１，Ｄｔ２の極性を逆にすることができる。
（４） 各実施形態において、トランス２に１つの２次巻線Ｎ２を設け、ここにブリッジ型の全波整流回路を接続することができる。
（５） ツエナーダイオードＺＤの代りに、これと同様な機能を有する定電圧素子又は定電圧回路を接続することができる。
（６） 各実施形態において、ツエナーダイオードＺＤと放電用抵抗Ｒｚを合せて定電圧回路と呼んだが、ツエナーダイオードのみを定電圧回路と呼ぶこともできる。
（７） 第１〜第６のスイッチＳ１〜Ｓ６は、ＩＧＢＴに限ることなく、ＦＥＴ，トランジスタ等の別の制御可能な半導体スイッチであってもよい。
【図面の簡単な説明】
【図１】第１の実施形態の３相交流−直流電力変換装置を示す回路図である。
【図２】図１の第１〜第６のスイッチとこの駆動回路を詳しく示す回路図である。
【図３】図１の制御回路を詳しく示す回路図である。
【図４】図３の制御信号形成回路を示す回路図である。
【図５】図３の各部の状態を示す波形図である。
【図６】第２の実施形態の３相交流−直流電力変換装置の一部を示す回路図である。
【図７】第３の実施形態の３相交流−直流電力変換装置の一部を示す回路図である。
【図８】第４の実施形態の３相交流−直流電力変換装置の一部を示す回路図である。
【符号の説明】
１ｒ、１ｓ、１ｔ 第１、第２及び第３の交流入力端子
２ トランス
３ 全波整流平滑回路
５ 制御回路
Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃ 第１、第２及び第３の１次巻線
Ｎ２ ２次巻線
Ｑ１〜Ｑ６ 第１〜第６のスイッチ手段
Ｓ１〜Ｓ６ 第１〜第６のスイッチ
Ｄ１〜Ｄ６ 第１〜第６のダイオ−ド
Ｃｚ、Ｃ１１〜Ｃ１６、Ｃ４１〜Ｃ４６ クランプ用コンデンサ
ＺＤ ツエナーダイオード
Ｒｚ 放電用抵抗
【発明の属する技術分野】
本発明は、スイッチング回路とトランスとを有して３相交流電力を直流電力に変換する３相交流−直流電力変換装置に関する。
【０００２】
【従来の技術】
【特許文献１】特開２００２−２３３１５５号公報
【特許文献２】特開２００２−３５４８１６号公報
【非特許文献１】平成１３年電気学会産業応用部門全国大会講演論文集 Ｖｏｌ．３、 １４２７−１４３２頁の論文
バッテリ−充電器等に使用するための絶縁型３相交流入力整流器を構成する場合に商用周波数側に絶縁トランスを設け、トランスの２次側に整流回路及び電圧調整用のＰＷＭスイッチング回路を設けると、トランスが大きくなる。この問題を解決するために、３相交流電源にＰＷＭ整流器即ち交流−直流コンバータを接続し、このコンバータの出力端子間に直流リンクコンデンサを接続し、直流リンクコンデンサの出力段に高周波絶縁トランスを有する高周波インバータを接続し、インバータの出力段に整流平滑回路を設けることがある。この場合には、トランスとして高周波トランスを使用するので、トランスの小型化を図ることができる。
しかし、コンバータ、直流リンクコンデンサ、インバータ、トランス、整流平滑回路が必要になるので、トランス以外の部品点数が多くなり、回路が複雑になる。
【０００３】
この問題を解決するために、前記特許文献１、前記特許文献２及び前記非特許文献１に、３相交流の各線間に接続された第１、第２及び第３の１次巻線に対して電磁結合された共通の２次巻線を設け、この２次巻線に共通の整流平滑回路を接続した構成の１段変換型３相ＰＷＭ交流−直流電力変換装置が開示されている。
【０００４】
【発明が解決しようとする課題】
ところで、上記特許文献１等の電力変換装置において、半導体スイッチをタ−ンオフする時に回路の寄生インダクタンス及びトランスの漏れインダクタンスの影響により、該半導体スイッチに対してスイッチングサ−ジが重畳する。スイッチングサ−ジのエネルギはタ−ンオフ電流の大きさに依存し、タ−ンオフ電流が大きい時に大きくなる。このサ−ジエネルギに伴って発生するサ−ジ電圧が半導体スイッチの耐圧を超えると、半導体スイッチを破壊することがある。このため、サ−ジエネルギを吸収するスナバ回路を半導体スイッチ保護のために設ける。
従来の典型的なスナバ回路は、半導体スイッチに抵抗を介して並列に接続されたスナバコンデンサから成る。この種のスナバ回路では、サ−ジエネルギはスナバコンデンサで吸収され、半導体スイッチがオンしている時にスナバ抵抗で消費される。
しかし、上記の典型的なスナバ回路では、サ−ジエネルギだけでなく、通常のスイッチングに伴う半導体スイッチの端子電圧変化に対しても損失を発生する。
即ち、サ−ジ電圧の大きさに関係なくスナバコンデンサの電荷は零まで抵抗を介して放電し、特にサ−ジ電圧の小さい軽負荷時においてもスナバ抵抗の損失の比率が大きくなる。
【０００５】
そこで、本発明の目的は、小型化が可能で有ると共に、スナバ回路の損失を小さくすることができる３相交流―直流電力変換装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明を実施形態を示す図面の符号を参照して説明する。但し、特許請求の範囲及びここでの本願発明の説明における参照符号は、本発明の理解を助けるためのものであって、本発明を限定するものではない。
本願の請求項１の発明は、３相交流電源に接続される第１、第２及び第３の交流入力端子と、第１、第２、第３、第４、第５及び第６のスイッチ手段と、第１、第２及び第３の１次巻線と少なくとも１つの２次巻線とを有するトランスと、前記２次巻線に接続された整流平滑回路とを備え、
前記２次巻線は前記第１、第２及び第３の１次巻線にそれぞれ電磁結合され、
前記第１の１次巻線の一端は前記第１のスイッチ手段を介して前記第１の交流入力端子に接続され、
前記第１の１次巻線の他端は前記第２のスイッチ手段を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の一端は前記第３のスイッチ手段を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の他端は前記第４のスイッチ手段を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の一端は前記第５のスイッチ手段を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の他端は前記第６のスイッチ手段を介して前記第１の交流入力端子に接続され、
前記第１、第２、第３、第４、第５及び第６のスイッチ手段のそれぞれは、半導体スイッチとこのスイッチに逆方向並列に接続され且つスイッチに内蔵されるように又は個別に形成されているダイオードとから成り、前記第１、第３及び第５のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向の電流を流すことができる方向性を有し、前記第２、第４及び第６のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向と反対の第２の方向の電流を流すことができる方向性を有し、
前記第１の１次巻線に第１の方向の電流を流す時には少なくとも前記第２のスイッチ手段の半導体スイッチをオン制御し、前記第１の１次巻線に第１の方向と反対の第２の方向の電流を流す時には少なくとも前記第１のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第１の方向の電流を流す時には少なくとも前記第４のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第２の方向の電流を流す時には少なくとも前記第３のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第１の方向の電流を流す時には少なくとも前記第６のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第２の方向の電流を流す時には少なくとも前記第５のスイッチ手段の半導体スイッチをオン制御する制御手段を有している３相交流―直流電力変換装置において、
クランプ用コンデンサ（Ｃｚ）と、
前記クランプ用コンデンサ（Ｃｚ）に並列に接続された定電圧回路（ＺＤ、Ｒｚ）と、
前記第１のスイッチ手段（Ｑ１）と前記第１の１次巻線（Ｎ１ａ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第１のクランプ回路形成用ダイオ−ド（Ｄａ）と、
前記第２のスイッチ手段（Ｑ２）と前記第１の１次巻線（Ｎ１ａ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄｂ）と、
前記第３のスイッチ手段（Ｑ３）と前記第２の１次巻線（Ｎ１ｂ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第３のクランプ回路形成用ダイオ−ド（Ｄｃ）と、
前記第４のスイッチ手段（Ｑ４）と前記第２の１次巻線（Ｎ１ｂ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄｄ）と、
前記第５のスイッチ手段（Ｑ５）と前記第３の１次巻線（Ｎ１ｃ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第５のクランプ回路形成用ダイオ−ド（Ｄｅ）と、
前記第６のスイッチ手段（Ｑ６）と前記第３の１次巻線（Ｎ１ｃ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄｆ）と、
前記クランプ用コンデンサ（Ｃｚ）の他端と前記第１、第２及び第３の交流入力端子（１ｒ、１ｓ、１ｔ）との間にそれぞれ接続された第７、第８及び第９のクランプ回路形成用ダイオ−ド（Ｄｒ、Ｄｓ、Ｄｔ）と
が設けられていることを特徴とする３相交流―直流電力変換装置に係わるものである。
【０００７】
なお、請求項２に示すように、請求項１の発明と同一の主回路部分を有する３相交流―直流電力変換装置において、
定電圧回路（ＺＤ、Ｒｚ）と、
前記第１のスイッチ手段（Ｑ１）に対して第１のクランプ回路形成用ダイオ−ド（Ｄ１１）を介して並列に接続された第１のクランプ用コンデンサ（Ｃ１１）と、
前記第１のクランプ回路形成用ダイオ−ド（Ｄ１１）と前記第１のクランプ用コンデンサ（Ｃ１１）との接続点と前記定電圧回路の一端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄ１２）と、
前記第２のスイッチ手段（Ｑ２）に対して第３のクランプ回路形成用ダイオ−ド（Ｄ１３）を介して並列に接続された第２のクランプ用コンデンサ（Ｃ１２）と、
前記第３のクランプ回路形成用ダイオ−ド（Ｄ１３）と前記第２のクランプ用コンデンサ（Ｃ１２）との接続点と前記定電圧回路の一端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄ１４）と、
前記第３のスイッチ手段（Ｑ３）に対して第５のクランプ回路形成用ダイオ−ド（Ｄ１５）を介して並列に接続された第３のクランプ用コンデンサ（Ｃ１３）と、前記第５のクランプ回路形成用ダイオ−ド（Ｄ１５）と前記第３のクランプ用コンデンサ（Ｃ１３）との接続点と前記定電圧回路の一端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄ１６）と、
前記第４のスイッチ手段（Ｑ４）に対して第７のクランプ回路形成用ダイオ−ド（Ｄ１７）を介して並列に接続された第４のクランプ用コンデンサ（Ｃ１４）と、
前記第７のクランプ回路形成用ダイオ−ド（Ｄ１７）と前記第４のクランプ用コンデンサ（Ｃ１４）との接続点と前記定電圧回路の一端との間に接続された第８のクランプ回路形成用ダイオ−ド（Ｄ１８）と、
前記第５のスイッチ手段（Ｑ５）に対して第９のクランプ回路形成用ダイオ−ド（Ｄ１９）を介して並列に接続された第５のクランプ用コンデンサ（Ｃ１５）と、
前記第９のクランプ回路形成用ダイオ−ド（Ｄ１９）と前記第５のクランプ用コンデンサ（Ｃ１５）との接続点と前記定電圧回路の一端との間に接続された第１０のクランプ回路形成用ダイオ−ド（Ｄ２０）と、
前記第６のスイッチ手段（Ｑ６）に対して第１１のクランプ回路形成用ダイオ−ド（Ｄ２１）を介して並列に接続された第６のクランプ用コンデンサ（Ｃ１６）と、
前記第１１のクランプ回路形成用ダイオ−ド（Ｄ２１）と前記第６のクランプ用コンデンサ（Ｃ１６）との接続点と前記定電圧回路の一端との間に接続された第１２のクランプ回路形成用ダイオ−ド（Ｄ２２）と、
前記定電圧回路の他端と前記第１、第２及び第３の交流入力端子（１ｒ、１ｓ、１ｔ）との間に接続された第１３、第１４及び第１５のクランプ回路形成用ダイオ−ド（Ｄｒ、Ｄｓ、Ｄｔ）と
を設けることができる。
また、請求項３に示すように、３相交流電源に接続される第１、第２及び第３の交流入力端子と、第１、第２、第３、第４、第５及び第６のスイッチ手段と、第１、第２及び第３の１次巻線と少なくとも１つの２次巻線とを有するトランスと、前記２次巻線に接続された整流平滑回路とを備え、
前記２次巻線は前記第１、第２及び第３の１次巻線にそれぞれ電磁結合され、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）は互いに直列接続され、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）は互いに直列接続され、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）は互いに直列接続され、
前記第１の１次巻線の一端は前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路を介して前記第１の交流入力端子に接続され、
前記第１の１次巻線の他端は前記第２の交流入力端子に接続され、
前記第２の１次巻線の一端は前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の他端は前記第３の交流入力端子に接続され、
前記第３の１次巻線の一端は前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の他端は前記第１の交流入力端子に接続され、
前記第１、第２、第３、第４、第５及び第６のスイッチ手段のそれぞれは、半導体スイッチとこのスイッチに逆方向並列に接続され且つスイッチに内蔵されるように又は個別に形成されているダイオードとから成り、前記第１、第３及び第５のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向の電流を流すことができる方向性を有し、前記第２、第４及び第６のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向と反対の第２の方向の電流を流すことができる方向性を有し、
前記第１の１次巻線に第１の方向の電流を流す時には少なくとも前記第２のスイッチ手段の半導体スイッチをオン制御し、前記第１の１次巻線に第１の方向と反対の第２の方向の電流を流す時には少なくとも前記第１のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第１の方向の電流を流す時には少なくとも前記第４のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第２の方向の電流を流す時には少なくとも前記第３のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第１の方向の電流を流す時には少なくとも前記第６のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第２の方向の電流を流す時には少なくとも前記第５のスイッチ手段の半導体スイッチをオン制御する制御手段を有している３相交流―直流電力変換装置において、
クランプ用コンデンサ（Ｃｚ）と、
前記クランプ用コンデンサ（Ｃｚ）に並列に接続された定電圧回路（ＺＤ、Ｒｚ）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路の一端に接続された第１の交流端子と前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路の一端に接続された第２の交流端子と前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路の一端に接続された第３の交流端子と前記クランプ用コンデンサ（Ｃｚ）の一端に接続された第１の直流端子と前記クランプ用コンデンサ（Ｃｚ）の他端に接続された第２の直流端子とを有する三相ブリッジ型整流回路（１００）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第１のクランプ回路形成用ダイオ−ド（Ｄ３１）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路の他端と前記クランプ用コンデンサ（Ｃｚ）の他端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄ３２）と、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第３のクランプ回路形成用ダイオ−ド（Ｄ３３）と、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路の他端と前記クランプ用コンデンサ（Ｃｚ）の他端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄ３４）と、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第５のクランプ回路形成用ダイオ−ド（Ｄ３５）と、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路の他端と前記クランプ用コンデンサ（Ｃｚ）の他端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄ３６）と
を設けることができる。
また、請求項４に示すように、請求項３の発明と同一の主回路部分を有する３相交流―直流電力変換装置において、
定電圧回路（ＺＤ、Ｒｚ）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路の一端に接続された第１の交流端子と前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路の一端に接続された第２の交流端子と前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路の一端に接続された第３の交流端子と前記定電圧回路の一端に接続された第１の直流端子と前記定電圧回路の他端に接続された第２の直流端子とを有する三相ブリッジ型整流回路（１００）と、
前記第１のスイッチ手段（Ｑ１）に対して第１のクランプ回路形成用ダイオ−ド（Ｄ４１）を介して並列に接続された第１のクランプ用コンデンサ（Ｃ４１）と、
前記第１のクランプ回路形成用ダイオ−ド（Ｄ４１）と前記第１のクランプ用コンデンサ（Ｃ４１）との接続点と前記定電圧回路の一端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄ４２）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路に対して第３のクランプ回路形成用ダイオ−ド（Ｄ４３）を介して並列に接続された第２のクランプ用コンデンサ（Ｃ４２）と、
前記第３のクランプ回路形成用ダイオ−ド（Ｄ４３）と前記第２のクランプ用コンデンサ（Ｃ４２）との接続点と前記定電圧回路の他端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄ４４）と、
前記第３のスイッチ手段（Ｑ３）に対して第５のクランプ回路形成用ダイオ−ド（Ｄ４５）を介して並列に接続された第３のクランプ用コンデンサ（Ｃ４３）と、
前記第５のクランプ回路形成用ダイオ−ド（Ｄ４５）と前記第３のクランプ用コンデンサ（Ｃ４１）との接続点と前記定電圧回路の一端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄ４６）と、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路に対して第７のクランプ回路形成用ダイオ−ド（Ｄ４７）を介して並列に接続された第４のクランプ用コンデンサ（Ｃ４４）と、
前記第７のクランプ回路形成用ダイオ−ド（Ｄ４７）と前記第４のクランプ用コンデンサ（Ｃ４４）との接続点と前記定電圧回路の他端との間に接続された第８のクランプ回路形成用ダイオ−ド（Ｄ４８）と、
前記第５のスイッチ手段（Ｑ５）に対して第９のクランプ回路形成用ダイオ−ド（Ｄ４９）を介して並列に接続された第５のクランプ用コンデンサ（Ｃ４５）と、
前記第９のクランプ回路形成用ダイオ−ド（Ｄ４９）と前記第５のクランプ用コンデンサ（Ｃ４５）との接続点と前記定電圧回路の一端との間に接続された第１０のクランプ回路形成用ダイオ−ド（Ｄ５０）と、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ４６）の直列回路に対して第１１のクランプ回路形成用ダイオ−ド（Ｄ５１）を介して並列に接続された第６のクランプ用コンデンサ（Ｃ４６）と、
前記第１１のクランプ回路形成用ダイオ−ド（Ｄ５１）と前記第６のクランプ用コンデンサ（Ｃ４６）との接続点と前記定電圧回路の他端との間に接続された第１２のクランプ回路形成用ダイオ−ド（Ｄ５２）と
を設けることができる。
また、請求項５に示すように、前記制御手段は、前記第１及び第２のスイッチ手段の半導体スイッチを同時にオン制御し、前記第３及び第４のスイッチ手段の半導体スイッチを同時にオン制御し、前記第５及び第６のスイッチ手段の半導体スイッチを同時にオン制御するものであることが望ましい。
【０００８】
【発明の効果】
各請求項の発明は次の効果を有する。
（１）クランプ用コンデンサはクランプ回路形成用ダイオ−ドを介して第１〜第６のスイッチ手段に対して並列に接続されるので、スナバコンデンサとして機能し、サ−ジ電圧を吸収する。スナバ機能を有するクランプ用コンデンサには、定電圧回路が並列に接続されている。従って、サ−ジ電圧が定電圧回路の電圧よりも低い時には、クランプ用コンデンサにエネルギが流れ込まず、サ−ジ電圧が定電圧回路の電圧よりも高い時にのみサ−ジエネルギがクランプ用コンデンサに流れ込む。これにより、クランプ用コンデンサ等のクランプ回路の損失を低減することができる。
（２） 定電圧回路が第１〜第６のスイッチ手段に対して共通に設けられているので、スナバ回路の小型化を図ることができる。
（３） トランスの２次側の回路が３相共通に設けられているので、３相交流−直流電力変換装置の小型化を図ることができる。
【０００９】
【第１の実施形態】
次に、図１〜図５を参照して本発明の第１の実施形態を説明する。
図１に示す第１の実施形態の３相交流−直流電力変換装置は、１段変換型３相ＰＷＭ整流装置と呼ぶことができるものであって、第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔと、第１、第２及び第３のフィルタ用コンデンサＣａ、Ｃｂ、Ｃｃと、第１、第２、第３、第４、第５及び第６のスイッチ手段Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６と、トランス２と、共通の磁気コア２ａと、共通の整流平滑回路３と、対の直流出力端子４ａ、４ｂと、共通の制御回路５と、第１、第２及び第３入力電圧検出回路６、７、８と、出力電圧検出回路９と、電流検出器１０と、第１、第２、第３、第４、第５及び第６の駆動回路１１、１２、１３、１４、１５、１６と、共通のクランプ用コンデンサＣｚと、共通の定電圧回路としてのツエナ−ダイオ−ドＺＤ及び放電用抵抗Ｒｚと、第１、第２、第３、第４、第５、第６、第７、第８及び第９のクランプ回路形成用ダイオ−ドＤａ、Ｄｂ、Ｄｃ、Ｄｄ、Ｄｅ、Ｄｆ、Ｄｒ、Ｄｓ、Ｄｔとから成る。なお、制御回路５と第１、第２及び第３入力電圧検出回路６、７、８と出力電圧検出回路９と電流検出器１０と第１、第２、第３、第４、第５及び第６の駆動回路１１、１２、１３、１４、１５、１６とは第１、第２、第３、第４、第５及び第６のスイッチ手段Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６の制御手段を構成している。
【００１０】
第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔは商用周波数（５０Ｈｚ又は６０Ｈｚ）の３相正弦波交流のＲ相、Ｓ相、Ｔ相電圧即ち第１、第２及び第３相電圧を入力させるものであり、３相交流電源Ｅに接続されている。
【００１１】
第１、第２及び第３のフィルタ用コンデンサＣａ、Ｃｂ、Ｃｃは高周波成分を除去するための交流コンデンサである。第１のフィルタ用コンデンサＣａは第１及び第２の交流入力端子１ｒ、１ｓ間に接続されている。第２のフィルタ用コンデンサＣｂは第２及び第３の交流入力端子１ｓ、１ｔ間に接続されている。第３のフィルタ用コンデンサＣｃは第３及び第１の交流入力端子１ｔ、１ｒ間に接続されている。
第１、第２及び第３のフィルタ用コンデンサＣａ、Ｃｂ、Ｃｃの電圧は第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔの線間電圧に追従して変化する。また、第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔが接続されている電源ラインに直列にフィルタ用リアクトルを接続することができる。
【００１２】
トランス２は第１、第２、第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃと共通の２次巻線Ｎ２と共通の磁気コア２ａとから成る。トランス２の第１、第２及び第３の巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃは同一又は実質的に同一の巻数に設定されている。トランス２の共通の２次巻線Ｎ２は、共通の磁気コア２ａを介して第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃにそれぞれ電磁結合され且つ第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃから絶縁分離されている。この２次巻線Ｎ２はセンタタップ２０によって同一巻数の第１及び第２の部分Ｎ２ａ、Ｎ２ｂに分割されている。なお、２次巻線Ｎ２に接続する整流回路を４個のダイオ−ドをブリッジ接続した全波整流回路に変形することができる。この場合には、２次巻線Ｎ２をセンタタップ２０で分割することが不要になる。
【００１３】
第１のスイッチ手段Ｑ１と第１の１次巻線Ｎ１ａと第２のスイッチ手段Ｑ２との直列回路は第１のフィルタ用コンデンサＣａと同様に第１及び第２の交流入力端子１ｒ、１ｓ間に接続されている。第３のスイッチ手段Ｑ３と第２の１次巻線Ｎ１ｂと第４のスイッチ手段Ｑ４との直列回路は第２のフィルタ用コンデンサＣｂと同様に第２及び第３の交流入力端子１ｓ、１ｔ間に接続されている。第５のスイッチ手段Ｑ５と第３の１次巻線Ｎ１ｃと第６のスイッチ手段Ｑ６との直列回路は第３のフィルタ用コンデンサＣｃと同様に第３及び第１の交流入力端子１ｔ、１ｒ間に接続されている。
【００１４】
第１のスイッチ手段Ｑ１はＩＧＢＴで示されている制御可能な半導体スイッチから成る第１のスイッチＳ１とこの第１のスイッチＳ１に逆方向並列に接続された第１のダイオードＤ１とから成る。第１のスイッチＳ１の第１の主端子（ソース又はエミッタ）は第１の交流入力端子１ｒに接続されている。第１のスイッチＳ１の第２の主端子（ドレイン又はコレクタ）は第１の１次巻線Ｎ１ａの一端に接続されている。第１のダイオードＤ１は第１の１次巻線Ｎ１ａに第１の交流入力端子から第２の交流入力端子に向う第１の方向の電流を流すことができる方向性を有して第１のスイッチＳ１に並列に接続されている。この第１のダイオードＤ１は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等から成る第１のスイッチＳ１のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第１のスイッチＳ１をオン・オフ制御するための第１の駆動回路１１は第１のスイッチＳ１の第１の主端子と制御端子との間に接続されている。第１の駆動回路１１はライン２５の第１の制御信号Ｖｇａに応答して第１のスイッチＳ１をオン・オフ制御する。
【００１５】
第２のスイッチ手段Ｑ２はＩＧＢＴで示されている制御可能な半導体スイッチから成る第２のスイッチＳ２とこの第２のスイッチＳ２に逆方向並列に接続された第２のダイオードＤ２とから成る。第２のスイッチＳ２の第１の主端子（ソース又はエミッタ）は第２の交流入力端子１ｓに接続されている。第２のスイッチＳ２の第２の主端子（ドレイン又はコレクタ）は第１の１次巻線Ｎ１ａの他端に接続されている。第２のダイオードＤ２は第１の１次巻線Ｎ１ａに第２の交流入力端子から第１の交流入力端子１ｒに向う第２の方向の電流を流すことができる方向性を有して第２のスイッチＳ２に並列に接続されている。この第２のダイオードＤ２は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第２のスイッチＳ２のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第２のスイッチＳ２をオン・オフ制御するための第２の駆動回路１２は第２のスイッチＳ２の第１の主端子と制御端子との間に接続されている。第２の駆動回路１２はライン２５の第１の制御信号Ｖｇａに応答して第２のスイッチＳ２をオン・オフ制御する。
【００１６】
第３のスイッチ手段Ｑ３はＩＧＢＴで示されている制御可能な半導体スイッチから成る第３のスイッチＳ３とこの第３のスイッチＳ３に逆方向並列に接続された第３のダイオードＤ３とから成る。第３のスイッチＳ３の第１の主端子（ソース又はエミッタ）は第２の交流入力端子１ｓに接続されている。第３のスイッチＳ３の第２の主端子（ドレイン又はコレクタ）は第２の１次巻線Ｎ１ｂの一端に接続されている。第３のダイオードＤ３は第２の１次巻線Ｎ１ｂに第２の交流入力端子ｌｓから第３の交流入力端子ｌｔに向う第１の方向の電流を流すことができる方向性を有して第３のスイッチＳ３に並列に接続されている。この第３のダイオードＤ３は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第３のスイッチＳ３のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第３のスイッチＳ３をオン・オフ制御するための第３の駆動回路１３は第３のスイッチＳ３の第１の主端子と制御端子との間に接続されている。第３の駆動回路１３はライン２６の第２の制御信号Ｖｇｂに応答して第３のスイッチＳ３をオン・オフ制御する。
【００１７】
第４のスイッチ手段Ｑ４はＩＧＢＴで示されている制御可能な半導体スイッチから成る第４のスイッチＳ４とこの第４のスイッチＳ４に逆方向並列に接続された第４のダイオードＤ４とから成る。第４のスイッチＳ４の第１の主端子（ソース又はエミッタ）は第３の交流入力端子１ｔに接続されている。第４のスイッチＳ４の第２の主端子（ドレイン又はコレクタ）は第２の１次巻線Ｎ１ｂの他端に接続されている。第４のダイオードＤ４は第２の１次巻線Ｎ１ｂに第３の交流入力端子１ｔから第２の交流入力端子１ｓに向う第２の方向の電流を流すことができる方向性を有して第４のスイッチＳ４に並列に接続されている。この第４のダイオードＤ４は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第４のスイッチＳ４のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第４のスイッチＳ４をオン・オフ制御するための第４の駆動回路１４は第４のスイッチＳ４の第１の主端子と制御端子との間に接続されている。第４の駆動回路１４はライン２６の第２の制御信号Ｖｇｂに応答して第４のスイッチＳ４をオン・オフ制御する。
【００１８】
第５のスイッチ手段Ｑ５はＩＧＢＴで示されている制御可能な半導体スイッチから成る第５のスイッチＳ５とこの第５のスイッチＳ５に逆方向並列に接続された第５のダイオードＤ５とから成る。第５のスイッチＳ５の第１の主端子（ソース又はエミッタ）は第３の交流入力端子１ｔに接続されている。第５のスイッチＳ５の第２の主端子（ドレイン又はコレクタ）は第３の１次巻線Ｎ１ｃの一端に接続されている。第５のダイオードＤ５は第３の１次巻線Ｎ１ｃに第３の交流入力端子１ｔから第１の交流入力端子１ｒに向う第１の方向の電流を流すことができる方向性を有して第５のスイッチＳ５に並列に接続されている。この第５のダイオードＤ５は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第５のスイッチＳ５のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第５のスイッチＳ５をオン・オフ制御するための第５の駆動回路１５は第５のスイッチＳ５の第１の主端子と制御端子との間に接続されている。第５の駆動回路１５はライン２７の第３の制御信号Ｖｇｃに応答して第５のスイッチＳ５をオン・オフ制御する。
【００１９】
第６のスイッチ手段Ｑ６はＩＧＢＴで示されている制御可能な半導体スイッチから成る第６のスイッチＳ６とこの第６のスイッチＳ６に逆方向並列に接続された第６のダイオードＤ６とから成る。第６のスイッチＳ６の第１の主端子（ソース又はエミッタ）は第１の交流入力端子１ｒに接続されている。第６のスイッチＳ６の第２の主端子（ドレイン又はコレクタ）は第３の１次巻線Ｎ１ｃの他端に接続されている。第６のダイオードＤ６は第３の１次巻線Ｎ１ｃに第１の交流入力端子１ｒから第３の交流入力端子１ｔに向う第２の方向の電流を第３の１次巻線Ｎ１ｃに流すことができる方向性を有して第６のスイッチＳ６に並列に接続されている。この第６のダイオードＤ６は個別ダイオードであってもよいし、ＦＥＴ、トランジスタ、ＩＧＢＴ等から成る第６のスイッチＳ６のボディダイオード又は寄生ダイオードと呼ばれる内蔵ダイオードであってもよい。第６のスイッチＳ６をオン・オフ制御するための第６の駆動回路１６は第６のスイッチＳ６の第１の主端子と制御端子との間に接続されている。第６の駆動回路１６はライン２７の第３の制御信号Ｖｇｃに応答して第６のスイッチＳ６をオン・オフ制御する。
【００２０】
第１、第３及び第５のスイッチ手段Ｑ１、Ｑ３、Ｑ５は第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃの第２の方向の電流を制御するスイッチとして機能し、第２、第４及び第６のスイッチ手段Ｑ２、Ｑ４、Ｑ６は第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃの第１の方向の電流を制御するスイッチとして機能する。従って、第１及び第２のスイッチ手段Ｑ１、Ｑ２の組み合わせによって第１の双方向スイッチ回路が構成され、第３及び第４のスイッチ手段Ｑ３、Ｑ４の組み合わせによって第２の双方向スイッチ回路が構成され、第５及び第６のスイッチ手段Ｑ５、Ｑ６の組み合わせによって第３の双方向スイッチ回路が構成されている。第１、第２及び第３の双方向スイッチ回路を１箇所にまとめて配置しないで負荷としての第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃの両側に分割して配置すると、後述の説明から明らかになるように、スイッチ手段Ｑ１〜Ｑ６の各スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６のソースが電源ラインＬ３、Ｌ６、Ｌ６、Ｌ９、Ｌ９、Ｌ３に接続されるので、ソース電位が安定化し、各スイッチＳ１￣Ｓ６のゲート・ソース間の制御が安定化する。
第１〜第６のスイッチＳ１〜Ｓ６の制御回路５及び第１〜第６の駆動回路１１〜１６の詳細は追って説明する。
【００２１】
共通の整流平滑回路３は、ダイオードから成る第１および第２の整流素子２１、２２と、平滑用リアクトル２３と、平滑用コンデンサ２４とから成る。第１の整流素子２１は２次巻線Ｎ２の一端とコンデンサ２４の一方の端子との間にリアクトル２３を介して接続されている。第２の整流素子２２は２次巻線Ｎ２の他端とコンデンサ２４の一方の端子との間にリアクトル２３を介して接続されている。２次巻線Ｎ２のセンタタップ２０はコンデンサ２４の他端に接続されている。従って、整流平滑回路３は両波整流回路に構成されている。コンデンサ２４に接続された第１及び第２の直流出力端子４ａ、４ｂは負荷４に直流電力を供給するものである。
【００２２】
第１の入力電圧検出回路６は第１及び第２の交流入力端子１ｒ、１ｓに接続され、Ｒ相とＳ相との間の線間電圧Ｖｒｓを示す信号をライン６ａに送出する。第２の入力電圧検出回路７は第２及び第３の交流入力端子１ｓ、１ｔに接続され、Ｓ相とＴ相との間の線間電圧Ｖｓｔを示す信号をライン７ａに送出する。第３の入力電圧検出回路８は第３及び第１の交流入力端子１ｔ、１ｒに接続され、Ｔ相とＲ相との間の線間電圧Ｖｔｒを示す信号をライン８ａに送出する。出力電圧検出回路９は第１及び第２の直流出力端子４ａ、４ｂに接続され、出力端子４ａ、４ｂ間の直流出力電圧Ｖｏを示す検出信号をライン９ａに送出する。なお、説明を簡単にするために、各電圧検出回路６、７、８、９の入力電圧と出力電圧とは同一の記号のＶｒｓ、Ｖｓｔ、Ｖｔｒ、Ｖｏで示すことにする。
【００２３】
変流器から成る電流検出器１０は平滑用リアクトル２３に直列に接続され、ライン１０ａにリアクトル電流Ｉｏを示す信号を送出する。なお、ここでは、説明を簡単にするための電流検出器１０の入力と出力との両方を同一の記号のＩｏで示すことにする。
【００２４】
ライン６ａ、７ａ、８ａ、９ａ、１０ａが接続されている制御回路５は、これ等から与えられる検出信号に基づいて第１、第２、第３、第４、第５及び第６のスイッチＳ１〜Ｓ６を制御するための第１、第２及び第３の制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃを形成し、これをライン２５、２６、２７によって第１〜第６のスイッチＳ１〜Ｓ６の駆動回路１１〜１６に送る。
【００２５】
図２は図１の第１〜第６のスイッチＳ１〜Ｓ６とこのための第１〜第６の駆動回路１１〜１６とを詳しく示すものである。第１の駆動回路１１は発光ダイオードＬＤ１とこれに光結合されたホトダイオ−ドＰＤ１と増幅器Ａ１とＮＰＮトランジスタＮＴ１とＰＮＰトランジスタＰＴ１とから成る。なお、第１のスイッチＳ１を駆動するために必要な駆動電源回路も厳密には第１のスイッチＳ１の駆動回路であるが、本実施形態では駆動電源回路が第１〜第６のスイッチＳ１〜Ｓ６の駆動回路で共用されているので、図２の第１〜第６の駆動回路１１〜１６に含められていない。従って、正確には図１において、第１〜第６の駆動回路１１〜１６の駆動電源が省略されている。なお、第１〜第６の駆動回路１１〜１６に独立の駆動電源を設けることができるので、この場合には、図１の第１〜第６の駆動回路１１〜１６が駆動電源をそれぞれ含むと考えることができる。
【００２６】
第１の駆動回路１１の発光ダイオードＬＤ１は第１の制御信号ライン２５とグランドとの間に接続されており、ライン２５の第１の制御信号Ｖｇａがオン指令を示す高レベルの時に発光する。フォトダイオードＰＤ１の電流は発光ダイオードＬＤ１の発光に応答して流れ、ここに接続された増幅器Ａ１から高レベル出力が発生する。制御信号Ｖｇａがオフ指令の低レベルの時には発光ダイオードＬＤ１は非発光であり増幅器Ａ１の出力はオフ指令の低レベルに保たれる。増幅器Ａ１の対の電源端子は第１及び第２の電源ラインＬ１、Ｌ２に接続されている。
増幅器Ａ１の出力端子はＮＰＮトランジスタＮＴ１及びＰＮＰトランジスタＰＴ１のベースにそれぞれ接続されている。ＮＰＮトランジスタＮＴ１のコレクタは第１の電源ラインＬ１に接続され、このエミッタはゲートラインＧ１によって第１のスイッチＳ１の制御端子としてのゲートに接続されている。ＰＮＰトランジスタＰＴ１のエミッタはゲートラインＧ１によって第１のスイッチＳ１のゲートに接続され、このコレクタは第２の電源ラインＬ２に接続されている。第１及び第２の電源ラインＬ１、Ｌ２の間の電位を与える第３の電源ラインＬ３が第１のスイッチＳ１の第１の主端子としてのソースに接続されている。第１のスイッチＳ１はＮチャネル絶縁ゲート型バイポ−ラトランジスタ（ＩＧＢＴ）から成るので、ゲートラインＧ１と第３の電源ラインＬ３との間の電圧、即ちゲ−トとソースとの間の電圧が、ＩＧＢＴ固有のしきい値よりも高い時に、第１のスイッチＳ１がオン制御され、逆にゲート・ソ−ス間電圧が上記ＩＧＢＴのしきい値よりも低い時に第１のスイッチＳ１がオフ制御される。増幅器Ａ１の出力がオン指令を示す高レベルの時にはＮＰＮトランジスタＮＴ１がオン、ＰＮＰトランジスタＰＴ１がオフになる。この結果、ゲートラインＧ１の電位は第１の電源ラインＬ１の電位とほぼ等しくなり、且つ第３の電源ラインＬ３の電位よりも高くなり、第１のスイッチＳ１はオン制御される。逆に、増幅器Ａ１の出力がオフ指令を示す低レベルの時には、ＮＰＮトランジスタＮＴ１がオフ、ＰＮＰトランジスタＰＴ１がオンになり、ゲートラインＧ１の電位は第２の電源ラインＬ２の電位にほぼ等しくなり且つ第３の電源ラインＬ３の電位よりも低くなり、第１のスイッチＳ１はオフ制御される。
第３の電源ラインＬ３の電位を第１及び第２の電源ラインＬ１、Ｌ２の間の電位にするために、第１及び第２の電源ラインＬ１、Ｌ２間に抵抗Ｒ１と定電圧ダイオードＺＤ１との直列回路が接続され、抵抗Ｒ１と定電圧ダイオードＺＤ１との相互接続点に第３の電源ラインＬ３が接続されている。また、第１及び第２の電源ラインＬ１、Ｌ２は第１の電源Ｅ１に接続されている。
【００２７】
第２の駆動回路１２は、発光ダイオードＬＤ２とホトダイオードＰＤ２と増幅器Ａ２とＮＰＮトランジスタＮＴ２とＰＮＰトランジスタＰＴ２とから成り、第１の駆動回路１１と同一に形成されている。従って、第２の駆動回路１２において第１の駆動回路１１と実質的に同一のものには同一の参照符号を付し、添字の２によって第１の駆動回路１１の添字１のものと区別し、これらの説明を省略する。また、第３〜第６の駆動回路１３〜１６も第１の駆動回路１１と同一に形成されているので、これ等の出力段のＮＰＮトランジスタＮＴ３、ＮＴ４、ＮＴ５，ＮＴ６及びＰＮＰトランジスタＰＴ３、ＰＴ４、ＰＴ５、ＰＴ６のみを示し、この他の部分の図示及びその説明を省略する。なお、第３〜第６の駆動回路１３〜１６のＮＰＮトランジスタＮＴ３、ＮＴ４、ＮＴ５，ＮＴ６及びＰＮＰトランジスタＰＴ３、ＰＴ４、ＰＴ５、ＰＴ６は第１の駆動回路１１のＮＰＮトランジスタＮＴ１及びＰＮＰトランジスタＰＴ１に対応するものである。
【００２８】
第２の駆動回路１２の発光ダイオードＬＤ２は第１の制御信号Ｖｇａのライン２５に接続されている。従って、第２の駆動回路１２の出力段のＮＰＮトランジスタＮＴ２及びＰＮＰトランジスタＰＴ２は、第１の駆動回路１１のＮＰＮトランジスタＮＴ１及びＰＮＰトランジスタＰＴ１と同様にオン・オフ動作する。第２の駆動回路１２のＮＰＮトランジスタＮＴ２のコレクタは第４の電源ラインＬ４に接続され、ＰＮＰトランジスタＰＴ２のコレクタは第５の電源ラインＬ５に接続され、２つのトランジスタＮＴ２、ＰＴ２のエミッタは共にゲートラインＧ２によって第２のスイッチＳ２のゲートの接続されている。また、第２のスイッチＳ２のソ−スが第６の電源ラインＬ６に接続されている。
【００２９】
この実施形態では、電源回路を構成するために、第１〜第３の電源ラインＬ１、Ｌ２、Ｌ３の他に、第４、第５、第６、第７、第８及び第９の電源ラインＬ４、Ｌ５、Ｌ６、Ｌ７、Ｌ８、Ｌ９が設けられている。第２の電源Ｅ２に接続された第４及び第５の電源ラインＬ４、Ｌ５間に抵抗Ｒ２と定電圧ダイオードＺＤ２との直列回路が接続され、抵抗Ｒ２と定電圧ダイオードＺＤ２の相互接続点に第６の電源ラインＬ６が接続されている。
【００３０】
第３の電源Ｅ３に接続された第７及び第８の電源ラインＬ７、Ｌ８間に抵抗Ｒ３と定電圧ダイオードＺＤ３との直列回路が接続され、抵抗Ｒ３と定電圧ダイオードＺＤ３の相互接続点に第９の電源ラインＬ９が接続されている。
【００３１】
第３の駆動回路１３のＮＰＮトランジスタＮＴ３のコレクタは第４の電源ラインＬ４に接続され、ＰＮＰトランジスタＰＴ３のコレクタは第５の電源ラインＬ５に接続されている。第３の駆動回路１３の２つのトランジスタＮＴ３、ＰＴ３のエミッタはゲートラインＧ３によって第３のスイッチＳ３のゲートに接続されている。第３のスイッチＳ３のソ−スは第６の電源ラインＬ６に接続されている。第４の駆動回路１４の２つのトランジスタＮＴ４、ＰＴ４のエミッタはゲートラインＧ４によって第４のスイッチＳ４のゲートに接続されている。第４及び第５の駆動回路１４、１５のＮＰＮトランジスタＮＴ４、ＮＴ５のコレクタは第７の電源ラインＬ７にそれぞれ接続され、ＰＮＰトランジスタＰＴ４、ＰＴ５のコレクタは第８の電源ラインＬ８に接続されている。第５の駆動回路１５の２つのトランジスタＮＴ５、ＰＴ５のエミッタはゲートラインＧ５によって第５のスイッチＳ５のゲートに接続されている。第６の駆動回路１６の２つのトランジスタＮＴ６、ＰＴ６のエミッタはゲートラインＧ６によって第６のスイッチＳ６のゲートに接続されている。第６の駆動回路１６のＮＰＮトランジスタＮＴ６のコレクタは第１の電源ラインＬ１に接続され、ＰＮＰトランジスタＰＴ６のコレクタは第２の電源ラインＬ２に接続されている。
【００３２】
第４及び第５のスイッチＳ４、Ｓ５の第１の主端子としてのソースは第９の電源ラインＬ９に接続されている。第６のスイッチＳ６のソースは第３の電源ラインＬ３に接続されている。
【００３３】
図３は図１の制御回路５を詳しく示す。この制御回路５は、
（１） 出力電圧Ｖｏ を一定に制御する機能、
（２） 第１、第２、第３、第４、第５及び第６のスイッチＳ１〜Ｓ６を選択的に制御する機能を有する。
【００３４】
定電圧制御を実行するために基準電圧発生器４０と電圧変動検出用減算器４１と電流振幅指令演算器４２とが設けられている。減算器４１は基準電圧発生器４０の基準電圧Ｖｏ１からライン９ａの直流出力電圧Ｖｏ を減算する。減算器４１の出力に基づいて電流振幅指令演算器４２は出力電圧Ｖｏ を一定にするための電流振幅指令値Ｉｏ１を発生する。電流振幅指令演算器４２は、比例積分回路と増幅器とから成る。なお、電流振幅指令値Ｉｏ１を出力電圧制御指令値と呼ぶこともできる。この実施形態では、直流出力電圧を交流側の電流制御によって達成しているので、Ｉｏ１が電流振幅指令値と呼ばれている。
【００３５】
共通の電流振幅指令値Ｉｏ１によって第１〜第６のスイッチＳ１〜Ｓ６を制御するために、第１、第２及び第３の乗算器４３、４４、４５が設けられている。第１、第２及び第３の乗算器４３、４４、４５は、ライン６ａ、７ａ、８ａから供給される図５（Ａ）に示す正弦波から成る第１、第２及び第３の線間電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒに電流振幅指令値Ｉｏ１を乗算して図５（Ｂ）に示す第１、第２及び第３の電流指令値Ｉｒｓ、Ｉｓｔ、Ｉｔｒを出力する。この電流指令値Ｉｒｓ、Ｉｓｔ、Ｉｔｒは、出力電圧Ｖｏ を目標値にするための目標電流指令値に相当する３相交流信号である。なお、図５の角度０°〜３６０°は、第１相即ちＲ相の相電圧を基準にして示されている。
【００３６】
電流検出信号Ｉｏ のライン１０ａに接続された係数乗算器４６は、電流Ｉｏ をトランスの１次側の電流に換算するために係数ｎ２ ／ｎ１ （巻数比）を電流Ｉｏ に乗算して１次換算出力電流Ｉｏ ′を求めるものである。なお、ｎ１ は１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃのそれぞれの巻数、ｎ２ は２次巻線Ｎ２ の第１及び第２の部分Ｎ２ａ、Ｎ２ｂのそれぞれの巻数を示す。
【００３７】
第１、第２及び第３の除算器４７、４８、４９は第１、第２及び第３の乗算器４３、４４、４５から得られた第１、第２及び第３の電流指令値Ｉｒｓ、Ｉｓｔ、Ｉｔｒを係数乗算器４６の出力Ｉｏ ′で割り算して通流率信号とも呼ぶことができる次式で示す第１、第２及び第３の通電率指令信号Ｄｒｓ、Ｄｓｔ、Ｄｔｒを求めるものである。
Ｄｒｓ＝Ｉｒｓ／Ｉｏ ′＝Ｉｒｓ／（Ｉｏ×ｎ２ ／ｎ１ ）
Ｄｓｔ＝Ｉｓｔ／Ｉｏ ′＝Ｉｓｔ／（Ｉｏ×ｎ２ ／ｎ１ ）
Ｄｔｒ＝Ｉｔｒ／Ｉｏ ′＝Ｉｔｒ／（Ｉｏ×ｎ２ ／ｎ１ ） ・・・ （１）
【００３８】
第１、第２及び第３の除算器４７、４８、４９に接続された第１、第２及び第３の絶対値回路５０、５１、５２は上記（１）式で求めた第１、第２及び第３の通電率指令値Ｄｒｓ、Ｄｓｔ、Ｄｔｒの絶対値を出力する。ここでは説明を簡略化するために絶対値回路５０、５１、５２の入力と出力とが同一記号で示されている。
【００３９】
絶対値回路５０，５１，５２に接続されたタイミング信号演算器５３は、第１、第２及び第３の通電率指令信号Ｄｒｓ、Ｄｓｔ、Ｄｔｒに基づいて第１〜第６のスィッチＳ１〜Ｓ６のオン・オフ動作のタイミングを決定するための第１、第２、第３、第４、第５及び第６のタイミング信号Ｇａ１、Ｇａ２、Ｇｂ１、Ｇｂ２、、Ｇｃ１、Ｇｃ２を演算する回路である。このタイミング信号演算器５３は第１、第２、第３、第４、第５及び第６のライン５３ａ、５３ａ′、５３ｂ、５３ｂ′、５３ｃ、５３ｃ′によって図５（Ｄ）の第１、第２、第３、第４、第５及び第６のタイミング信号Ｇａ１、Ｇａ２、Ｇｂ１、Ｇｂ２、、Ｇｃ１、Ｇｃ２を出力する。第１のタイミング信号Ｇａ１は、第１及び第２のスイッチＳ１、Ｓ２ のオンのタイミングを決定するために使用され、この実施形態では図５（Ｄ）の零レベルの値を有する。第２のタイミング信号Ｇａ２は第１及び第２のスイッチＳ１、Ｓ２のオフのタイミングを決定するために使用される。第３のタイミング信号Ｇｂ１は第３及び第４のスイッチＳ３、Ｓ４のオンのタイミングを決定するために使用される。第４のタイミング信号Ｇｂ２は第３及び第４のスイッチＳ３、Ｓ４ のオフのタイミングを決定するために使用される。第５のタイミング信号Ｇｃ１は第５及び第６のスイッチＳ５、Ｓ６のオンのタイミングを決定するために使用される。第６のタイミング信号Ｇｃ２は第５及び第６のスイッチＳ５、Ｓ６のオフのタイミングを決定するために使用される。
【００４０】
図３の第１〜第６のタイミング信号Ｇａ１〜Ｇｃ２とタイミング信号演算器５３に入力する第１、第２及び第３の導通率指令値Ｄｒｓ、Ｄｓｔ、Ｄｔｒとの関係は次の（２）式に示す通りである。
Ｇａ１＝０
Ｇａ２＝Ｄｒｓ
Ｇｃ１＝Ｇａ２＝Ｄｒｓ
Ｇｃ２＝Ｇｃ１＋Ｄｔｒ＝Ｄｒｓ＋Ｄｔｒ
Ｇｂ１＝Ｇｃ２＝Ｄｒｓ＋Ｄｔｒ
Ｇｂ２＝Ｇｂ１＋Ｄｓｔ＝Ｄｒｓ＋Ｄｔｒ＋Ｄｓｔ ・・・ （２）
【００４１】
比較波又はキャリア発生器としての鋸波発生器５４は、ＰＷＭパルスを形成するための鋸波Ｖｔ を図５（Ｄ）に示すように入力交流電圧Ｖｒｓ 、Ｖｓｔ 、Ｖｔｒ の周波数の複数倍の高い周波数（例えば２０〜１５０ｋＨｚ ）で発生する。鋸波Ｖｔ の最低値は零に設定され、最大値は第１、第２、第３、第４、第５及び第６のタイミング信号Ｇａ１、Ｇａ２、Ｇｂ１、Ｇｂ２、Ｇｃ１、Ｇｃ２よりも大きく設定されている。なお、鋸波発生器５４を三角波発生器とすることもできる。また、鋸波Ｖｔを立下り傾斜鋸波とすることができる。
【００４２】
ライン５３ａ、５３ａ′、５３ｂ、５３ｂ′、５３ｃ、５３ｃ′によってタイミング信号演算器５３に接続され且つライン５４ａによって鋸波発生器５４に接続された図３の制御信号形成回路５５は、図４に示すように第１、第２、第３、第４、第５及び第６の比較器８１、８２、８３、８４、８５、８６と、論理回路８７とから成る。第１の比較器８１の正入力端子が第１のタイミング信号Ｇａ１のライン５３ａに接続され、第２〜第６の比較器８２〜８６の負入力端子が第２〜第６のタイミング信号Ｇａ２〜Ｇｃ２のライン５３ａ′〜５３ｃ′にそれぞれ接続され、第１の比較器８１の負入力端子及び第２〜第６の比較器８２〜８６の正入力端子が鋸波発生器５４の出力ライン５４ａに接続されている。第１の比較器８１は鋸波Ｖｔ が零になった時にパルスを発生し、第２〜第６の比較器８２〜８６は鋸波Ｖｔ がそれぞれのタイミング信号Ｇａ２〜Ｇｃ２よりも高くなると高レベル出力を発生する。
【００４３】
論理回路８７は第１〜第６のトリガ回路８８〜９３と第１、第２及び第３のＲＳフリップフロップ９４、９５、９６とから成る。第１のＲＳフリップフロップ９４は第１の比較器８１の出力が高レベルに転換したことに応答してセットされ、第２の比較器８２の出力が高レベルに転換したことに応答してリセットされ、図５（Ｅ）に示す第１の制御信号Ｖｇａを形成して第１及び第２のスイッチＳ１、Ｓ２に送る。
第２のＲＳフリップフロップ９５は第３の比較器８３の出力が高レベルに転換したことに応答してセットされ、第４の比較器８４の出力が高レベルに転換したことに応答してリセットされ、図５（Ｇ）に示す第２の制御信号Ｖｇｂを形成して第３及び第４のスイッチＳ３、Ｓ４ に送る。
第３のＲＳフリップフロップ９６は第５の比較器８５の出力が高レベルに転換したことに応答してセットされ、第６の比較器８６の出力が高レベルに転換したことに応答してリセットされ、図５（Ｆ）に示す第３の制御信号Ｖｇｃを形成して第５及び第６のスイッチＳ５、Ｓ６ に送る。
【００４４】
ライン２５、２６、２７の第１、第２及び第３の制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃは、図１の第１〜第６の駆動回路１１〜１６を介して第１〜第６のスイッチＳ１〜Ｓ６の制御端子に送られる。第１〜第６のスイッチＳ１〜Ｓ６は第１、第２及び第３の制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃが論理の１（高レベル）の時にオン制御される。
【００４５】
第１〜第６のスイッチＳ１〜Ｓ６が図５（Ｅ）（Ｇ）（Ｆ）に示す第１、第２及び第３の制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃでオン・オフ制御されると、これ等のオン期間に第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃに各線間電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒが印加され、トランスの２次巻線Ｎ２ に電圧が誘起され、交流の正の半波期間には第１の整流素子２１がオンになり、負の半波期間には第２の整流素子２２がオンになり、２次巻線Ｎ２ の電圧がリアクトル２３とコンデンサ２４で平滑されて負荷４に供給される。
第１〜第６のスイッチＳ１〜Ｓ６は、交流線間電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒの正の半波の期間と負の半波の期間とのいずれにおいても高周波でオン・オフされ、トランスの２次側に全波整流平滑回路３が接続されているので、第１及び第２の整流素子２１、２２の出力段に３相全波整流波形と同様にリップルの小さい出力を得ることができ、コンデンサ２４の出力電圧Ｖｏ のリップルも小さくなる。
【００４６】
直流出力電圧Ｖｏ が例えば目標値Ｖｏ１よりも高くなると、出力電圧制御用減算器４１の出力が低くなり、電流振幅指令値Ｉｏ１が低下し、この結果としてタイミング信号Ｇａ１〜Ｇｃ２ も低下し、ＰＷＭパルスの幅が狭くなり、第１〜第６のスイッチＳ１〜Ｓ６のオン期間に２次側に供給される電力が低下し、直流出力端子４ａ、４ｂの電圧Ｖｏ が目標値に戻される。出力電圧Ｖｏ が目標値Ｖｏ１よりも低くなった時には、上記の高くなった時と逆の動作になる。
【００４７】
この実施形態では、２次巻線Ｎ２ の出力電流Ｉｏ の検出に基づいて制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃのパルス幅を制御している。この出力電流Ｉｏ による制御は、式（１）に従って実行されるので、制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃのパルス幅は出力電流Ｉｏ に比例的に変化する。従って、制御信号Ｖｇａ、Ｖｇｂ、Ｖｇｃのパルス幅を出力電流Ｉｏ に対応するように変えることができる。
【００４８】
第１、第２及び第３の電流指令値Ｉｒｓ、Ｉｓｔ、Ｉｔｒは、第１、第２及び第３の線間電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒに基づいて作成された正弦波であり、第１〜第６のタイミング信号Ｇａ１〜Ｇｃ２ も３相交流に基づく周期性を有して変化する。従って、第１、第２及び第３の交流入力端子Ｉｒ 、Ｉｓ 、Ｉｔ における力率が良くなる。
【００４９】
【スナバ回路】
本実施形態に従うスナバ回路は、３相共通のクランプ用コンデンサＣｚと、３相共通の定電圧回路としてのツェナ−ダイオ−ドＺＤ及び放電用抵抗Ｒｚと、それぞれを補助ダイオ−ドと呼ぶこともできる第１、第２、第３、第４、第５、第６、第７、第８、及び第９のクランプ回路形成用ダイオ−ドＤａ、Ｄｂ、Ｄｃ、Ｄｄ、Ｄｅ、Ｄｆ、Ｄｒ、Ｄｓ、Ｄｔとから成る。
【００５０】
クランプ用コンデンサＣｚはスナバコンデンサとも呼びことができるものであり、保護すべき範囲のサ−ジ電圧に耐えることができるものである。クランプ用コンデンサＣｚに対して放電用抵抗Ｒｚを介して並列に接続された定電圧素子としてのツェナ−ダイオードＺＤの降伏電圧は、第１〜第６のスイッチＳ１〜Ｓ６をサ−ジ電圧から保護することができる電圧範囲の任意の値に設定されている。
放電用抵抗Ｒｚはクランプ用コンデンサＣｚの放電エネルギを消費するものである。ツエナーダイオードＺＤ又は定電圧回路が内部抵抗を含む時には、放電用抵抗Ｒｚを省くことができる。
【００５１】
第１のクランプ回路形成用ダイオ−ドＤａは、第１のスイッチ手段Ｑ１と第１の１次巻線Ｎ１ａとの接続点とクランプ用コンデンサＣｚの一端（上端）との間に接続されている。
第２のクランプ回路形成用ダイオ−ドＤｂは、第２のスイッチ手段Ｑ２と第１の１次巻線Ｎ１ａとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第３のクランプ回路形成用ダイオ−ドＤｃは、第３のスイッチ手段Ｑ３と第２の１次巻線Ｎ１ｂとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第４のクランプ回路形成用ダイオ−ドＤｄは、第４のスイッチ手段Ｑ４と第２の１次巻線Ｎ１ｂとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第５のクランプ回路形成用ダイオ−ドＤｅは、第５のスイッチ手段Ｑ５と第３の１次巻線Ｎ１ｃとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第６のクランプ回路形成用ダイオ−ドＤｆは、第６のスイッチ手段Ｑ６と第３の１次巻線Ｎ１ｃとの接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第７、第８及び第９のクランプ回路形成用ダイオ−ドＤｒ、Ｄｓ、Ｄｔは、クランプ用コンデンサＣｚの他端（下端）と第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔとの間にそれぞれ接続されている。
即ち、第７のクランプ回路形成用ダイオ−ドＤｒの一端（アノ−ド）はクランプ用コンデンサＣｚの他端に接続され、その他端（カソ−ド）は第１の交流入力端子１ｒと第１及び第６のスイッチＳ１、Ｓ６の第１の主端子（ソース又はエミッタ）に接続されている。
第８のクランプ回路形成用ダイオードＤｓの一端（アノ−ド）はクランプ用コンデンサＣｚの他端に接続され、その他端（カソ−ド）は第２の交流入力端子１ｓと第２及び第３のスイッチＳ２、Ｓ３の第１の主端子（ソース又はエミッタ）に接続されている。
第９のクランプ回路形成用ダイオードＤｔの一端（アノ−ド）はクランプ用コンデンサＣｚの他端に接続され、その他端（カソ−ド）は第３の交流入力端子１ｔと第４及び第５のスイッチＳ４、Ｓ５の第１の主端子（ソース又はエミッタ）に接続されている。
第１、第２、第３、第４、第５、及び第６のクランプ回路形成用ダイオ−ドＤａ、Ｄｂ、Ｄｃ、Ｄｄ、Ｄｅ、Ｄｆは、第１〜第６のスイッチＳ１〜Ｓ６の第２の主端子（ドレイン又はコレクタ）からクランプ用コンデンサＣｚの一端に向かって電流を流すことができる方向性を有する。第７、第８及び第９のクランプ回路形成用ダイオ−ドＤｒ、Ｄｓ、Ｄｔはクランプ用コンデンサＣｚの他端から第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔ側に向って電流を流すことができる方向性を有する。
【００５２】
クランプ用コンデンサＣｚは、電力変換装置の起動後に低電圧ダイオードとしてのツェナーダイオードＺＤで決定された所定定電圧に充電される。この状態において、第１のスイッチ手段Ｑ１の両端子間電圧がサ−ジ電圧によってクランプ用コンデンサＣｚの電圧よりも高くなると、第１及び第７のクランプ回路形成用ダイオードＤａ、Ｄｒが順方向バイアス状態となって導通し、サ−ジ電圧を吸収するための電流がクランプ用コンデンサＣｚに流れ込み、第１のスイッチ手段Ｑ１の主端子間電圧はクランプ用コンデンサＣｚの端子電圧と同一又はほぼ同一の値に制限される。
第２、第３、第４、第５及び第６のスイッチ手段Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６の主端子間電圧がクランプ用コンデンサＣｚの端子電圧よりも高くなった時にも、第２〜第９のクランプ回路形成用ダイオ−ドＤｂ〜Ｄｔが選択的に導通してサ−ジ電圧が第１のスイッチ手段Ｑ１の場合と同様に抑制される。
第１〜第６のスイッチ手段Ｑ１〜Ｑ６の主端子間電圧がクランプ用コンデンサＣｚの端子電圧よりも低い期間には、第１〜第９のクランプ回路形成用ダイオ−ドＤａ〜Ｄｔが非導通に保たれ、クランプ用コンデンサＣｚを含むスナバ回路に電流が流れず、電力損失も生じない。
【００５３】
本実施形態は次の利点を有する。
（１） クランプ用コンデンサＣｚに並列にツェナ−ダイオ−ドＺＤと放電用抵抗Ｒｚとの直列回路から成る定電圧回路を接続したので、クランプ用コンデンサＣｚの端子電圧よりも第１〜第６のスイッチ手段Ｑ１〜Ｑ６の主端子間電圧が高くならない期間には、クランプ用コンデンサＣｚに電流が流れ込まず、また、クランプ用コンデンサＣｚの放電回路も実質的に形成されない。従って、スナバ回路における電力損失を低減することができる。
（２） クランプ用コンデンサＣｚ及び定電圧用のツェナ−ダイオ−ドＺＤ及び放電用抵抗Ｒｚが３相で共用されているので、スナバ回路の小型化、低コスト化を図ることができる。
（３） 従来の典型的な絶縁型の３相交流−直流変換装置では絶縁分離用トランスの１次側にコンバータ回路とインバータ回路とを設け、２段構成としなければならず、必然的に大型になった。これに対して、本実施形態の装置は、トランス２の１次側に第１〜第６のスイッチＳ１〜Ｓ６を含む第１〜第６のスイッチ手段Ｑ１〜Ｑ６を設け、これをオン・オフ制御するように構成されているので、スイッチング素子が少なくなり、従来装置よりも大幅に小型化且つ低コスト化を図ることができる。
（４） トランス２の１次側の変換段数が１段となるので、従来の２段の構成に比べて損失が低減し、変換効率を向上させることができる。
（５） 図１の回路では、トランス２の１次側が１段であるので、従来のコンバータとインバータとの間に設けた直流リンクコンデンサに相当するものが不要になり、小型化及び低コスト化を図ることができる。
（６） 第１及び第２のスイッチＳ１、Ｓ２の組と、第３及び第４の組と、第５及び第６の組とは時間をずらしてオン制御されるので、トランス２の２次側の回路の電力容量を抑えることができる。また、リップルの少ない出力電圧Ｖｏ を得ることができる。
（７） 第１相、第２相及び第３相の双方向スイッチ回路が第１、第２及び第３の１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃを中心にして一方の側に配置された第１、第３及び第５のスイッチ手段Ｑ１、Ｑ３、Ｑ５と他方の側に配置された第２、第４及び第６のスイッチ手段Ｑ２、Ｑ４、Ｑ６との組み合せで構成されているので、第１〜第６のスイッチＳ１〜Ｓ６の制御の安定化を図ることができる。即ち、各電源ラインＬ３、Ｌ６、Ｌ９に各スイッチＳ１〜Ｓ６の第１の主端子としてのソースが接続されているので、ソースの電位が電源ラインＬ３、Ｌ６、Ｌ９の電位になり、スイッチのオン・オフによって１次巻線Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃの電圧が急変してもソース・ゲート間電圧の変化がさほど発生せず、スイッチＳ１〜Ｓ６の安定的制御が可能になる。要するに、ドレインが電源ライン側になる場合に比べて、図１のソースが電源ライン側になる方がゲート・ソース間の制御が安定化する。
【００５４】
【第２の実施形態】
次に、図６に示す本発明に従う第２の実施形態の３相交流−直流電力変換装置を説明する。但し、図６及び後述の図７〜図８において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。なお、図６〜図８では、第１〜第６のスイッチＳ１〜Ｓ６の制御手段の図示が省略されているが、図１における制御手段と実質的に同一のものが使用される。
【００５５】
図６の３相交流−直流電力変換装置の主回路は図１と同一である。図６のスナバ回路は、ツェナ−ダイオ−ドＺＤと放電用抵抗Ｒｚとから成る定電圧回路と、第１、第２、第３、第４、第５及び第６のスイッチ手段Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５、Ｑ６に対して第１、第２、第３、第４、第５及び第６のクランプ回路形成用ダイオ−ドＤ１１、Ｄ１３、Ｄ１５、Ｄ１７、Ｄ１９、Ｄ２１を介して並列に接続された第１、第２、第３、第４、第５及び第６のクランプ用コンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６と、第１、第２、第３、第４、第５及び第６のクランプ回路形成用ダイオ−ドＤ１１、Ｄ１３、Ｄ１５、Ｄ１７、Ｄ１９、Ｄ２１と第１、第２、第３、第４、第５及び第６のクランプ用コンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４、Ｃ１５、Ｃ１６とのそれぞれの接続点と定電圧回路の一端即ち抵抗Ｒｚの上端との間にそれぞれ接続された第７、第８、第９、第１０、第１１及び第１２のクランプ回路形成用ダイオ−ドＤ１２、Ｄ１４、Ｄ１６、Ｄ１８、Ｄ２０、Ｄ２２と、定電圧回路の他端即ちツェナ−ダイオ−ドＺＤのカソ−ドと前記第１、第２及び第３の交流入力端子１ｒ、１ｓ、１ｔとの間に接続された第１３、第１４及び第１５のクランプ回路形成用ダイオ−ドＤｒ、ＤＳ、Ｄｔとから成る。
【００５６】
第１〜第６のスイッチＳ１〜Ｓ６は、図１の制御回路５、電圧検出回路６〜９、電流検出器１０、及び駆動回路１１〜１６から成る制御手段と同一の制御手段によってオン・オフ制御される。起動後の定常状態では、スナバ機能を有する第１〜第６のクランプ用コンデンサＣ１１〜Ｃ１６がツェナ−ダイオ−ドＺＤで決定された所定の定電圧に充電される。例えば、第１のスイッチＳ１の端子電圧とほぼ同一の第１のクランプ用コンデンサＣ１１の端子電圧がツェナ−ダイオ−ドＺＤで決定された定電圧よりも高くなると、第１のクランプ用コンデンサＣ１１、クランプ回路形成用ダイオ−ドＤ１２、放電用抵抗Ｒｚ、ツェナ−ダイオ−ドＺＤ、及びクランプ回路形成用ダイオ−ドＤｒから成る経路に放電電流が流れ、クランプ用コンデンサＣ１１は所定の定電圧になる。
【００５７】
第１のスイッチＳ１のタ−ンオフ時等において第１のスイッチＳ１に所定の定電圧よりも大きいサ−ジ電圧が印加されると、これに並列に接続された第１のクランプ用コンデンサＣ１１によってサ−ジ電圧が吸収される。従って、第１のスイッチＳ１の主端子間電圧は、第１のクランプ用コンデンサＣ１１の電圧にクランプされる。第１のスイッチＳ１の主端子間電圧がツェナ−ダイオ−ドＺＤで決る定電圧よりも低い時には、第１のクランプ回路形成用ダイオ−ドＤ１１が逆バイアス状態であって非導通であるので、損失が発生しない。
第２〜第６のクランプ用コンデンサＣ１２〜Ｃ１６によるクランプ動作も第１のクランプ用コンデンサＣ１１による上述のクランプ動作と同様に生じる。
【００５８】
図６の第２の実施形態は、第１〜第６のスイッチＳ１〜Ｓ６に対して第１〜第６のクランプ用コンデンサＣ１１〜Ｃ１６が個別に設けられている点を除いて図１の第１の実施形態と同一である。従って、第１の実施形態におけるクランプ用コンデンサＣｚの共用による小型化の効果は第２の実施形態によって得ることができないが、この他は第１の実施形態と同一の効果を得ることができる。
また、第２の実施形態では、第１〜第６のスイッチＳ１〜Ｓ６に対して第１〜第６のクランプ用コンデンサＣ１１〜Ｃ１６を個別に設けることによって、第１〜第６のスイッチＳ１〜Ｓ６に第１〜第６のクランプ用コンデンサＣ１１〜Ｃ１６を図１の共通のクランプ用コンデンサＣｚの場合よりも接近して配置することができ、第１の実施形態よりも電圧クランプ効果を良好に得ることができる。
【００５９】
【第３の実施形態】
図７の第３の実施形態の３相交流−直流電力変換装置は、第１〜第６のスイッチ手段Ｑ１〜Ｑ６の配置及び第１〜第６のスイッチ手段Ｑ１〜Ｑ６とクランプ用コンデンサＣｚとの間の接続関係を変形した他は図１の実施形態と同一に形成したものである。
【００６０】
図７では、第１及び第２のスイッチ手段Ｑ１、Ｑ２が第１の１次巻線Ｎ１ａを介さずに直列に接続され、第３及び第４のスイッチ手段Ｑ３、Ｑ４が第２の１次巻線Ｎ１ｂを介さずに直列に接続され、第５及び第６のスイッチ手段Ｑ５、Ｑ６が第３の１次巻線Ｎ１ｃを介さずに直列に接続されている。また、第１〜第６のスイッチ手段Ｑ１〜Ｑ６の第１〜第６の交流入力端子１ｒ〜１ｔ及びクランプ用コンデンサＣｚに対する接続の向きが図１と逆になっている。即ち、第１及び第２のスイッチＳ１、Ｓ２の第１の主端子（ソ−ス又はエミッタ）が互いに接続され、第３及び第４のスイッチＳ３、Ｓ４の第１の主端子（ソ−ス又はエミッタ）が互いに接続され、第５及び第６のスイッチＳ５、Ｓ６の第１の主端子（ソ−ス又はエミッタ）が互いに接続されている。また、図７の第１〜第６のダイオ−ドＤ１〜Ｄ６の向きは図１と逆である。
スナバ回路を除いた主回路部分の構成は、第１〜第６のスイッチ手段Ｑ１〜Ｑ６と第１〜第３の１次巻線Ｎ１ａ〜Ｎ１ｃとの接続関係を除いて図１と同一である。
【００６１】
図７のスナバ回路は、クランプ用コンデンサＣｚと、クランプ用コンデンサＣｚに並列に接続されたツェナ−ダイオ−ドＺＤと放電用抵抗Ｒｚとから成る定電圧回路と、６個のダイオ−ドＤｒ１、Ｄｒ２、ＤＳ１、Ｄｓ２、Ｄｔ１、Ｄｔ２から成る３相ブリッジ型整流回路１００と、第１〜第６のクランプ回路形成用ダイオ−ドＤ３１〜Ｄ３６とから成る。
３相ブリッジ型整流回路１００は、第１及び第２のスイッチ手段Ｑ１、Ｑ２の直列回路の一端と第３及び第４のスイッチ手段Ｑ３、Ｑ４の直列回路の一端と第５及び第６のスイッチ手段Ｑ５、Ｑ６の直列回路の一端とに接続された第１、第２及び第３の交流端子と、クランプ用コンデンサＣｚの一端に接続された第１の直流端子と、クランプ用コンデンサＣｚの他端に接続されとた第２の直流端子とを有する。
第１のクランプ回路形成用ダイオ−ドＤ３１は第１及び第２のスイッチ手段Ｑ１、Ｑ２の相互接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第２のクランプ回路形成用ダイオ−ドＤ３２は第１及び第２のスイッチ手段Ｑ１、Ｑ２の直列回路の他端とクランプ用コンデンサＣｚの他端との間に接続されている。
第３のクランプ回路形成用ダイオ−ドＤ３３は、第３及び第４のスイッチ手段Ｑ３、Ｑ４の相互接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第４のクランプ回路形成用ダイオ−ドＤ３４は、第３及び第４のスイッチ手段Ｑ３、Ｑ４の直列回路の他端とクランプ用コンデンサＣｚの他端との間に接続されている。
第５のクランプ回路形成用ダイオ−ドＤ３５は、第５及び第６のスイッチ手段Ｑ５、Ｑ６の相互接続点とクランプ用コンデンサＣｚの一端との間に接続されている。
第６のクランプ回路形成用ダイオ−ドＤ３６は、第５及び第６のスイッチ手段Ｑ５、Ｑ６の直列回路の他端とクランプ用コンデンサＣｚの他端との間に接続されている。
【００６２】
図７の第１〜第６のスイッチＳ１〜Ｓ６のオン・オフ動作は図１と同一である。クランプ用コンデンサＣｚによるサ−ジ吸収動作も図１と実質的に同一である。
第１のスイッチＳ１の主端子間に印加されたサ−ジ電圧は、ブリッジ型整流回路１００のダイオ−ドＤｒ１、クランプ用コンデンサＣｚ、及び第１のクランプ回路形成用ダイオ−ドＤ３１の経路に流れる電流によってクランプ用コンデンサＣｚに吸収される。第２のスイッチＳ２の主端子間に印加されたサ−ジ電圧は、第２のクランプ回路形成用ダイオ−ドＤ３２、クランプ用コンデンサＣｚ、及び第１のクランプ回路形成用ダイオ−ドＤ３１の経路に流れる電流によってクランプ用コンデンサＣｚに吸収される。
第３〜第６のスイッチＳ３〜Ｓ６のサ−ジ電圧も第１及び第２のスイッチＳ１、Ｓ２の場合と同様にクランプ用コンデンサＣｚで吸収される。
【００６３】
図７の第３の実施形態は、第１〜第６のスイッチＳ１〜Ｓ６とクランプ用コンデンサＣｚとの間の経路において図１と相違するが、その他は図１と同一であるので、第１の実施形態と実質的に同一の効果を得ることができる。
【００６４】
【第４の実施形態】
図８の第４の実施形態の電力変換装置は、図７の共通のクランプ用コンデンサＣｚの代りに、第１〜第６のスイッチＳ１〜Ｓ６に対して個別に第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６を設け、この他は図７と実質的に同一に形成したものである。従って、図８において図７と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００６５】
図８のスナバ回路は、第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６と、放電用抵抗Ｒｚとツェナ−ダイオ−ドＺＤとから成る定電圧回路と、ブリッジ型整流回路１００と、第１〜第１２のクランプ回路形成用ダイオ−ドＤ４１〜Ｄ５２とから成る。
【００６６】
第１のクランプ用コンデンサＣ４１は、第１のスイッチ手段Ｑ１に第１のクランプ回路形成用ダイオ−ドＤ４１を介して並列に接続されている。
第２のクランプ回路形成用ダイオ−ドＤ４２は、第１のクランプ回路形成用ダイオ−ドＤ４１と第１のクランプ用コンデンサＣ４１との接続点と定電圧回路の一端即ちツェナ−ダイオ−ドＺＤのアノ−ドとの間に接続されている。
第２のクランプ用コンデンサＣ４２は、第１及び第２のスイッチ手段Ｑ１、Ｑ２の直列回路に対して第３のクランプ回路形成用ダイオ−ドＤ４３を介して並列に接続されている。
第４のクランプ形成回路用ダイオ−ドＤ４４は、第３のクランプ回路形成用ダイオ−ドＤ４３と第２のクランプ用コンデンサＣ４２との接続点と定電圧回路の他端即ち放電用抵抗Ｒｚの上端との間に接続されている。
第３のクランプ用コンデンサＣ４３は、第３のスイッチ手段Ｑ３に第５のクランプ回路形成用ダイオ−ドＤ４５を介して並列に接続されている。
第６のクランプ回路形成用ダイオ−ドＤ４６は、第５のクランプ回路形成用ダイオ−ドＤ４５と第３のクランプ用コンデンサＣ４３との接続点と定電圧回路の一端即ちツェナ−ダイオ−ドＺＤのアノ−ドとの間に接続されている。
第４のクランプ回路形成用ダイオ−ドＤ４４は、第３及び第４のスイッチ手段Ｑ３、Ｑ４の直列回路に対して第７のクランプ回路形成用ダイオ−ドＤ４７を介して並列に接続されている。
第８のクランプ回路形成用ダイオ−ドＤ４８は、第７のクランプ回路形成用ダイオ−ドＤ４７と第４のクランプ用コンデンサＣ４４との接続点と定電圧回路の他端即ち放電用抵抗Ｒ４の上端との間に接続されている。
第５のクランプ用コンデンサＣ４５は、第５のスイッチ手段Ｑ５に第９のクランプ回路形成用ダイオ−ドＤ４９を介して並列に接続されている。
第１０のクランプ回路形成用ダイオ−ドＤ５０は、第９のクランプ回路形成用ダイオ−ドＤ４９と第５のクランプ用コンデンサＣ４５との接続点と定電圧回路の一端即ちツェナ−ダイオ−ドＺＤのアノ−ドとの間に接続されている。
第６のクランプ用コンデンサＣ４６は、第５及び第６のスイッチ手段Ｑ５、Ｑ６の直列回路に対して第１１のクランプ回路形成用ダイオ−ドＤ５１を介して並列に接続されている。
第１２のクランプ回路形成用ダイオ−ドＤ５２は、第１１のクランプ回路形成用ダイオ−ドＤ５１と第６のクランプ用コンデンサＣ４６との接続点と定電圧回路の一端即ち放電用抵抗Ｒｚの上端との間に接続されている。
図８の３相ブリッジ型整流回路１００の第１、第２及び第３の交流端子と第１〜第６のスイッチ手段Ｑ１〜Ｑ６に対する接続関係は図７のそれと同一である。
【００６７】
図８の第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６の端子電圧が所定の定電圧よりも高くなると、放電用抵抗Ｒｚを介して放電電流が流れ、第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６の端子電圧が所定の定電圧に戻される。例えば、第１のクランプ用コンデンサＣ４１の端子電圧が所定の定電圧よりも高くなると、３相ブリッジ型整流回路１００のダイオ−ドＤｒ１、放電用抵抗Ｒｚ、ツェナ−ダイオ−ドＺＤ、第２のクランプ回路形成用ダイオ−ドＤ４２、及び第１のクランプ用コンデンサＣ４１の経路で放電電流が流れ、第１のクランプ用コンデンサＣ４１の端子電圧は所定の定電圧に制限される。また、第２のクランプ用コンデンサＣ４２の端子電圧が所定の定電圧よりも高くなると、第４のクランプ回路形成用ダイオ−ドＤ４４、放電用抵抗Ｒｚ、ツェナ−ダイオ−ドＺＤ、及び３相ブリッジ型整流回路１００のダイオ−ドＤｒ２、第２のクランプ用コンデンサＣ４２から成る経路に放電電流が流れ、第２のクランプ用コンデンサＣ４２の端子電圧が所定の定電圧に戻される。第３〜第６のクランプ用コンデンサＣ４３〜Ｃ４６の放電も第１及び第２のクランプ用コンデンサＣ４１、Ｃ４２と同様に生じる。
【００６８】
第１〜第６のスイッチＳ１〜Ｓ６に所定の定電圧よりも高いサ−ジ電圧が印加されると、これが第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６で吸収され、第１〜第６のスイッチＳ１〜Ｓ６の端子電圧は所定の定電圧と同一又はほぼ同一に抑制される。即ち、第１のスイッチＳ１に所定の定電圧以上の電圧が印加されると、第１のクランプ用コンデンサＣ４１と第１のクランプ回路形成用ダイオ−ドＤ４１とから成る経路に電流が流れ、サ−ジ電圧が吸収される。第２のスイッチ手段Ｑ２に対して所定の定電圧よりも高いサ−ジ電圧が印加されると、第３のクランプ回路形成用ダイオ−ドＤ４３と第２のクランプ用コンデンサＣ４２と第１のスイッチＳ１とから成る経路に電流が流れ、サ−ジ電圧が吸収される。
【００６９】
図８の第４の実施形態のスナバ回路は、図６の第２の実施形態と同様に第１〜第６のスイッチＳ１〜Ｓ６のための個別の第１〜第６のクランプ用コンデンサＣ４１〜Ｃ４６を有する。従って、第４の実施形態は第２の実施形態と同様な効果をを有する。
【００７０】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば次の変形が可能なものである。
（１） 図１，図６及び図７の実施形態では、第１相の第１及び第２のスイッチＳ１、Ｓ２の組、第２相の第３及び第４のスイッチＳ３、Ｓ４の組、第３相の第５及び第６のスイッチＳ５、Ｓ６の組に同一の制御信号を供給しているが、図１，図６，図７及び図８の第１〜第４の実施形態において、交流電圧Ｖｒｓ、Ｖｓｔ、Ｖｔｒの正の半波期間に第２、第４及び第６のスイッチＳ２、Ｓ４、Ｓ６にＰＷＭ制御信号を供給し、第３及び第５のスイッチＳ１、Ｓ３、Ｓ５に連続的にオフ制御信号又はオン制御信号を供給し、負の半波期間に第１、第３及び第５のスイッチＳ１、Ｓ３、Ｓ５にＰＷＭ制御信号を供給し、第２、第４及び第６のスイッチＳ２、Ｓ４、Ｓ６に連続的にオフ制御信号又はオン制御信号を供給することができる。これにより、第１〜第６のスイッチＳ１〜Ｓ６のスイッチング回数が少なくなり、第１〜第６のスイッチＳ１〜Ｓ６の損失及び制御回路の損失が低減する。
また、各実施形態において、第２，第４及び第６のスイッチＳ２，Ｓ４，Ｓ６を第１，第３及び第５のスイッチＳ１，Ｓ３，Ｓ５と逆にオン・オフ動作させることができる。
（２） 第１〜第６のスイッチＳ１〜Ｓ６のオン・オフ制御手段は、図２〜図５に示すものに限定されるものでなく、３相交流−直流変換できるものであればどのような回路でもよい。即ち、このオン・オフ制御手段として、前特許文献１及び２、前記非特許文献１に開示されている全ての制御回路及びこれに類似する回路を第１〜第６のスイッチＳ１〜Ｓ６の制御に使用することができる。
（３） 図１，図６，図７及び図８の第１，第２，第３及び第４の実施形態において、第１〜第６のスイッチ手段Ｑ１〜Ｑ６、及びスナバ回路の全ての回路素子の極性（方向）を逆にすることができる。即ち、図１において、第１〜第６のスイッチＳ１〜Ｓ６、第１〜第６のダイオードＤ１〜Ｄ６、ツエナーダイオードＺＤ、第１〜第９のクランプ回路形成用ダイオードＤａ〜Ｄｆ及びＤｒ，Ｄｓ，Ｄｔの極性を逆にすること、図６において、第１〜第６のスイッチＳ１〜Ｓ６、第１〜第６のダイオードＤ１〜Ｄ６、ツエナーダイオードＺＤ、第１〜第１５のクランプ回路形成用ダイオードＤ１１〜Ｄ２２及びＤｒ，Ｄｓ，Ｄｔの極性を逆にすること、図７において、第１〜第６のスイッチＳ１〜Ｓ６、第１〜第６のダイオードＤ１〜Ｄ６、ツエナーダイオードＺＤ、第１〜第６のクランプ回路形成用ダイオードＤ３１〜Ｄ３６、３相ブリッジ型整流回路１００のダイオードＤｒ１，Ｄｒ２，Ｄｓ１，Ｄｓ２，Ｄｔ１，Ｄｔ２の極性を逆にすること、図８において第１〜第６のスイッチＳ１〜Ｓ６、第１〜第６のスイッチＤ１〜Ｄ６、ツエナーダイオードＺＤ、第１〜第１２のクランプ回路形成用ダイオードＤ４１〜Ｄ５２、３相ブリッジ型整流回路１００のダイオードＤｒ１，Ｄｒ２，Ｄｓ１，Ｄｒ２，Ｄｔ１，Ｄｔ２の極性を逆にすることができる。
（４） 各実施形態において、トランス２に１つの２次巻線Ｎ２を設け、ここにブリッジ型の全波整流回路を接続することができる。
（５） ツエナーダイオードＺＤの代りに、これと同様な機能を有する定電圧素子又は定電圧回路を接続することができる。
（６） 各実施形態において、ツエナーダイオードＺＤと放電用抵抗Ｒｚを合せて定電圧回路と呼んだが、ツエナーダイオードのみを定電圧回路と呼ぶこともできる。
（７） 第１〜第６のスイッチＳ１〜Ｓ６は、ＩＧＢＴに限ることなく、ＦＥＴ，トランジスタ等の別の制御可能な半導体スイッチであってもよい。
【図面の簡単な説明】
【図１】第１の実施形態の３相交流−直流電力変換装置を示す回路図である。
【図２】図１の第１〜第６のスイッチとこの駆動回路を詳しく示す回路図である。
【図３】図１の制御回路を詳しく示す回路図である。
【図４】図３の制御信号形成回路を示す回路図である。
【図５】図３の各部の状態を示す波形図である。
【図６】第２の実施形態の３相交流−直流電力変換装置の一部を示す回路図である。
【図７】第３の実施形態の３相交流−直流電力変換装置の一部を示す回路図である。
【図８】第４の実施形態の３相交流−直流電力変換装置の一部を示す回路図である。
【符号の説明】
１ｒ、１ｓ、１ｔ 第１、第２及び第３の交流入力端子
２ トランス
３ 全波整流平滑回路
５ 制御回路
Ｎ１ａ、Ｎ１ｂ、Ｎ１ｃ 第１、第２及び第３の１次巻線
Ｎ２ ２次巻線
Ｑ１〜Ｑ６ 第１〜第６のスイッチ手段
Ｓ１〜Ｓ６ 第１〜第６のスイッチ
Ｄ１〜Ｄ６ 第１〜第６のダイオ−ド
Ｃｚ、Ｃ１１〜Ｃ１６、Ｃ４１〜Ｃ４６ クランプ用コンデンサ
ＺＤ ツエナーダイオード
Ｒｚ 放電用抵抗
Claims (5)
- ３相交流電源に接続される第１、第２及び第３の交流入力端子と、第１、第２、第３、第４、第５及び第６のスイッチ手段と、第１、第２及び第３の１次巻線と少なくとも１つの２次巻線とを有するトランスと、前記２次巻線に接続された整流平滑回路とを備え、
前記２次巻線は前記第１、第２及び第３の１次巻線にそれぞれ電磁結合され、
前記第１の１次巻線の一端は前記第１のスイッチ手段を介して前記第１の交流入力端子に接続され、
前記第１の１次巻線の他端は前記第２のスイッチ手段を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の一端は前記第３のスイッチ手段を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の他端は前記第４のスイッチ手段を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の一端は前記第５のスイッチ手段を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の他端は前記第６のスイッチ手段を介して前記第１の交流入力端子に接続され、
前記第１、第２、第３、第４、第５及び第６のスイッチ手段のそれぞれは、半導体スイッチとこのスイッチに逆方向並列に接続され且つスイッチに内蔵されるように又は個別に形成されているダイオードとから成り、前記第１、第３及び第５のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向の電流を流すことができる方向性を有し、前記第２、第４及び第６のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向と反対の第２の方向の電流を流すことができる方向性を有し、
前記第１の１次巻線に第１の方向の電流を流す時には少なくとも前記第２のスイッチ手段の半導体スイッチをオン制御し、前記第１の１次巻線に第１の方向と反対の第２の方向の電流を流す時には少なくとも前記第１のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第１の方向の電流を流す時には少なくとも前記第４のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第２の方向の電流を流す時には少なくとも前記第３のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第１の方向の電流を流す時には少なくとも前記第６のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第２の方向の電流を流す時には少なくとも前記第５のスイッチ手段の半導体スイッチをオン制御する制御手段を有している３相交流―直流電力変換装置において、
クランプ用コンデンサ（Ｃｚ）と、
前記クランプ用コンデンサ（Ｃｚ）に並列に接続された定電圧回路（ＺＤ、Ｒｚ）と、
前記第１のスイッチ手段（Ｑ１）と前記第１の１次巻線（Ｎ１ａ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第１のクランプ回路形成用ダイオ−ド（Ｄａ）と、
前記第２のスイッチ手段（Ｑ２）と前記第１の１次巻線（Ｎ１ａ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄｂ）と、
前記第３のスイッチ手段（Ｑ３）と前記第２の１次巻線（Ｎ１ｂ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第３のクランプ回路形成用ダイオ−ド（Ｄｃ）と、
前記第４のスイッチ手段（Ｑ４）と前記第２の１次巻線（Ｎ１ｂ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄｄ）と、
前記第５のスイッチ手段（Ｑ５）と前記第３の１次巻線（Ｎ１ｃ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第５のクランプ回路形成用ダイオ−ド（Ｄｅ）と、
前記第６のスイッチ手段（Ｑ６）と前記第３の１次巻線（Ｎ１ｃ）との接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄｆ）と、
前記クランプ用コンデンサ（Ｃｚ）の他端と前記第１、第２及び第３の交流入力端子（１ｒ、１ｓ、１ｔ）との間にそれぞれ接続された第７、第８及び第９のクランプ回路形成用ダイオ−ド（Ｄｒ、Ｄｓ、Ｄｔ）と
が設けられていることを特徴とする３相交流―直流電力変換装置。 - ３相交流電源に接続される第１、第２及び第３の交流入力端子と、第１、第２、第３、第４、第５及び第６のスイッチ手段と、第１、第２及び第３の１次巻線と少なくとも１つの２次巻線とを有するトランスと、前記２次巻線に接続された整流平滑回路とを備え、
前記２次巻線は前記第１、第２及び第３の１次巻線にそれぞれ電磁結合され、
前記第１の１次巻線の一端は前記第１のスイッチ手段を介して前記第１の交流入力端子に接続され、
前記第１の１次巻線の他端は前記第２のスイッチ手段を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の一端は前記第３のスイッチ手段を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の他端は前記第４のスイッチ手段を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の一端は前記第５のスイッチ手段を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の他端は前記第６のスイッチ手段を介して前記第１の交流入力端子に接続され、
前記第１、第２、第３、第４、第５及び第６のスイッチ手段のそれぞれは、半導体スイッチとこのスイッチに逆方向並列に接続され且つスイッチに内蔵されるように又は個別に形成されているダイオードとから成り、前記第１、第３及び第５のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向の電流を流すことができる方向性を有し、前記第２、第４及び第６のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向と反対の第２の方向の電流を流すことができる方向性を有し、
前記第１の１次巻線に第１の方向の電流を流す時には少なくとも前記第２のスイッチ手段の半導体スイッチをオン制御し、前記第１の１次巻線に第１の方向と反対の第２の方向の電流を流す時には少なくとも前記第１のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第１の方向の電流を流す時には少なくとも前記第４のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第２の方向の電流を流す時には少なくとも前記第３のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第１の方向の電流を流す時には少なくとも前記第６のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第２の方向の電流を流す時には少なくとも前記第５のスイッチ手段の半導体スイッチをオン制御する制御手段を有している３相交流―直流電力変換装置において、
定電圧回路（ＺＤ、Ｒｚ）と、
前記第１のスイッチ手段（Ｑ１）に対して第１のクランプ回路形成用ダイオ−ド（Ｄ１１）を介して並列に接続された第１のクランプ用コンデンサ（Ｃ１１）と、
前記第１のクランプ回路形成用ダイオ−ド（Ｄ１１）と前記第１のクランプ用コンデンサ（Ｃ１１）との接続点と前記定電圧回路の一端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄ１２）と、
前記第２のスイッチ手段（Ｑ２）に対して第３のクランプ回路形成用ダイオ−ド（Ｄ１３）を介して並列に接続された第２のクランプ用コンデンサ（Ｃ１２）と、
前記第３のクランプ回路形成用ダイオ−ド（Ｄ１３）と前記第２のクランプ用コンデンサ（Ｃ１２）との接続点と前記定電圧回路の一端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄ１４）と、
前記第３のスイッチ手段（Ｑ３）に対して第５のクランプ回路形成用ダイオ−ド（Ｄ１５）を介して並列に接続された第３のクランプ用コンデンサ（Ｃ１３）と、前記第５のクランプ回路形成用ダイオ−ド（Ｄ１５）と前記第３のクランプ用コンデンサ（Ｃ１３）との接続点と前記定電圧回路の一端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄ１６）と、
前記第４のスイッチ手段（Ｑ４）に対して第７のクランプ回路形成用ダイオ−ド（Ｄ１７）を介して並列に接続された第４のクランプ用コンデンサ（Ｃ１４）と、
前記第７のクランプ回路形成用ダイオ−ド（Ｄ１７）と前記第４のクランプ用コンデンサ（Ｃ１４）との接続点と前記定電圧回路の一端との間に接続された第８のクランプ回路形成用ダイオ−ド（Ｄ１８）と、
前記第５のスイッチ手段（Ｑ５）に対して第９のクランプ回路形成用ダイオ−ド（Ｄ１９）を介して並列に接続された第５のクランプ用コンデンサ（Ｃ１５）と、
前記第９のクランプ回路形成用ダイオ−ド（Ｄ１９）と前記第５のクランプ用コンデンサ（Ｃ１５）との接続点と前記定電圧回路の一端との間に接続された第１０のクランプ回路形成用ダイオ−ド（Ｄ２０）と、
前記第６のスイッチ手段（Ｑ６）に対して第１１のクランプ回路形成用ダイオ−ド（Ｄ２１）を介して並列に接続された第６のクランプ用コンデンサ（Ｃ１６）と、
前記第１１のクランプ回路形成用ダイオ−ド（Ｄ２１）と前記第６のクランプ用コンデンサ（Ｃ１６）との接続点と前記定電圧回路の一端との間に接続された第１２のクランプ回路形成用ダイオ−ド（Ｄ２２）と、
前記定電圧回路の他端と前記第１、第２及び第３の交流入力端子（１ｒ、１ｓ、１ｔ）との間に接続された第１３、第１４及び第１５のクランプ回路形成用ダイオ−ド（Ｄｒ、Ｄｓ、Ｄｔ）と
が設けられていることを特徴とする３相交流―直流電力変換回路。 - ３相交流電源に接続される第１、第２及び第３の交流入力端子と、第１、第２、第３、第４、第５及び第６のスイッチ手段と、第１、第２及び第３の１次巻線と少なくとも１つの２次巻線とを有するトランスと、前記２次巻線に接続された整流平滑回路とを備え、
前記２次巻線は前記第１、第２及び第３の１次巻線にそれぞれ電磁結合され、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）は互いに直列接続され、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）は互いに直列接続され、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）は互いに直列接続され、
前記第１の１次巻線の一端は前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路を介して前記第１の交流入力端子に接続され、
前記第１の１次巻線の他端は前記第２の交流入力端子に接続され、
前記第２の１次巻線の一端は前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の他端は前記第３の交流入力端子に接続され、
前記第３の１次巻線の一端は前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の他端は前記第１の交流入力端子に接続され、
前記第１、第２、第３、第４、第５及び第６のスイッチ手段のそれぞれは、半導体スイッチとこのスイッチに逆方向並列に接続され且つスイッチに内蔵されるように又は個別に形成されているダイオードとから成り、前記第１、第３及び第５のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向の電流を流すことができる方向性を有し、前記第２、第４及び第６のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向と反対の第２の方向の電流を流すことができる方向性を有し、
前記第１の１次巻線に第１の方向の電流を流す時には少なくとも前記第２のスイッチ手段の半導体スイッチをオン制御し、前記第１の１次巻線に第１の方向と反対の第２の方向の電流を流す時には少なくとも前記第１のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第１の方向の電流を流す時には少なくとも前記第４のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第２の方向の電流を流す時には少なくとも前記第３のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第１の方向の電流を流す時には少なくとも前記第６のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第２の方向の電流を流す時には少なくとも前記第５のスイッチ手段の半導体スイッチをオン制御する制御手段を有している３相交流―直流電力変換装置において、
クランプ用コンデンサ（Ｃｚ）と、
前記クランプ用コンデンサ（Ｃｚ）に並列に接続された定電圧回路（ＺＤ、Ｒｚ）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路の一端に接続された第１の交流端子と前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路の一端に接続された第２の交流端子と前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路の一端に接続された第３の交流端子と前記クランプ用コンデンサ（Ｃｚ）の一端に接続された第１の直流端子と前記クランプ用コンデンサ（Ｃｚ）の他端に接続された第２の直流端子とを有する三相ブリッジ型整流回路（１００）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第１のクランプ回路形成用ダイオ−ド（Ｄ３１）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路の他端と前記クランプ用コンデンサ（Ｃｚ）の他端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄ３２）と、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第３のクランプ回路形成用ダイオ−ド（Ｄ３３）と、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路の他端と前記クランプ用コンデンサ（Ｃｚ）の他端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄ３４）と、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の接続点と前記クランプ用コンデンサ（Ｃｚ）の一端との間に接続された第５のクランプ回路形成用ダイオ−ド（Ｄ３５）と、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路の他端と前記クランプ用コンデンサ（Ｃｚ）の他端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄ３６）と
を設けたことを特徴とする３相交流―直流電力変換装置。 - ３相交流電源に接続される第１、第２及び第３の交流入力端子と、第１、第２、第３、第４、第５及び第６のスイッチ手段と、第１、第２及び第３の１次巻線と少なくとも１つの２次巻線とを有するトランスと、前記２次巻線に接続された整流平滑回路とを備え、
前記２次巻線は前記第１、第２及び第３の１次巻線にそれぞれ電磁結合され、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）は互いに直列接続され、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）は互いに直列接続され、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）は互いに直列接続され、
前記第１の１次巻線の一端は前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路を介して前記第１の交流入力端子に接続され、
前記第１の１次巻線の他端は前記第２の交流入力端子に接続され、
前記第２の１次巻線の一端は前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路を介して前記第２の交流入力端子に接続され、
前記第２の１次巻線の他端は前記第３の交流入力端子に接続され、
前記第３の１次巻線の一端は前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路を介して前記第３の交流入力端子に接続され、
前記第３の１次巻線の他端は前記第１の交流入力端子に接続され、
前記第１、第２、第３、第４、第５及び第６のスイッチ手段のそれぞれは、半導体スイッチとこのスイッチに逆方向並列に接続され且つスイッチに内蔵されるように又は個別に形成されているダイオードとから成り、前記第１、第３及び第５のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向の電流を流すことができる方向性を有し、前記第２、第４及び第６のスイッチ手段に含まれている前記ダイオードは前記第１、第２及び第３の１次巻線に第１の方向と反対の第２の方向の電流を流すことができる方向性を有し、
前記第１の１次巻線に第１の方向の電流を流す時には少なくとも前記第２のスイッチ手段の半導体スイッチをオン制御し、前記第１の１次巻線に第１の方向と反対の第２の方向の電流を流す時には少なくとも前記第１のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第１の方向の電流を流す時には少なくとも前記第４のスイッチ手段の半導体スイッチをオン制御し、前記第２の１次巻線に第２の方向の電流を流す時には少なくとも前記第３のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第１の方向の電流を流す時には少なくとも前記第６のスイッチ手段の半導体スイッチをオン制御し、前記第３の１次巻線に第２の方向の電流を流す時には少なくとも前記第５のスイッチ手段の半導体スイッチをオン制御する制御手段を有している３相交流―直流電力変換装置において、
定電圧回路（ＺＤ、Ｒｚ）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路の一端に接続された第１の交流端子と前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路の一端に接続された第２の交流端子と前記第５及び第６のスイッチ手段（Ｑ５、Ｑ６）の直列回路の一端に接続された第３の交流端子と前記定電圧回路の一端に接続された第１の直流端子と前記定電圧回路の他端に接続された第２の直流端子とを有する三相ブリッジ型整流回路（１００）と、
前記第１のスイッチ手段（Ｑ１）に対して第１のクランプ回路形成用ダイオ−ド（Ｄ４１）を介して並列に接続された第１のクランプ用コンデンサ（Ｃ４１）と、
前記第１のクランプ回路形成用ダイオ−ド（Ｄ４１）と前記第１のクランプ用コンデンサ（Ｃ４１）との接続点と前記定電圧回路の一端との間に接続された第２のクランプ回路形成用ダイオ−ド（Ｄ４２）と、
前記第１及び第２のスイッチ手段（Ｑ１、Ｑ２）の直列回路に対して第３のクランプ回路形成用ダイオ−ド（Ｄ４３）を介して並列に接続された第２のクランプ用コンデンサ（Ｃ４２）と、
前記第３のクランプ回路形成用ダイオ−ド（Ｄ４３）と前記第２のクランプ用コンデンサ（Ｃ４２）との接続点と前記定電圧回路の他端との間に接続された第４のクランプ回路形成用ダイオ−ド（Ｄ４４）と、
前記第３のスイッチ手段（Ｑ３）に対して第５のクランプ回路形成用ダイオ−ド（Ｄ４５）を介して並列に接続された第３のクランプ用コンデンサ（Ｃ４３）と、
前記第５のクランプ回路形成用ダイオ−ド（Ｄ４５）と前記第３のクランプ用コンデンサ（Ｃ４１）との接続点と前記定電圧回路の一端との間に接続された第６のクランプ回路形成用ダイオ−ド（Ｄ４６）と、
前記第３及び第４のスイッチ手段（Ｑ３、Ｑ４）の直列回路に対して第７のクランプ回路形成用ダイオ−ド（Ｄ４７）を介して並列に接続された第４のクランプ用コンデンサ（Ｃ４４）と、
前記第７のクランプ回路形成用ダイオ−ド（Ｄ４７）と前記第４のクランプ用コンデンサ（Ｃ４４）との接続点と前記定電圧回路の他端との間に接続された第８のクランプ回路形成用ダイオ−ド（Ｄ４８）と、
前記第５のスイッチ手段（Ｑ５）に対して第９のクランプ回路形成用ダイオ−ド（Ｄ４９）を介して並列に接続された第５のクランプ用コンデンサ（Ｃ４５）と、
前記第９のクランプ回路形成用ダイオ−ド（Ｄ４９）と前記第５のクランプ用コンデンサ（Ｃ４５）との接続点と前記定電圧回路の一端との間に接続された第１０のクランプ回路形成用ダイオ−ド（Ｄ５０）と、
前記第５及び第６のスイッチ手段（Ｑ５、Ｑ４６）の直列回路に対して第１１のクランプ回路形成用ダイオ−ド（Ｄ５１）を介して並列に接続された第６のクランプ用コンデンサ（Ｃ４６）と、
前記第１１のクランプ回路形成用ダイオ−ド（Ｄ５１）と前記第６のクランプ用コンデンサ（Ｃ４６）との接続点と前記定電圧回路の他端との間に接続された第１２のクランプ回路形成用ダイオ−ド（Ｄ５２）と
を設けたことを特徴とする３相交流―直流電力変換装置。 - 前記制御手段は、前記第１及び第２のスイッチ手段の半導体スイッチを同時にオン制御し、前記第３及び第４のスイッチ手段の半導体スイッチを同時にオン制御し、前記第５及び第６のスイッチ手段の半導体スイッチを同時にオン制御するものであることを特徴とする請求項１又は２又は３又は４記載の３相交流―直流電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131747A JP4359750B2 (ja) | 2003-05-09 | 2003-05-09 | ３相交流―直流電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003131747A JP4359750B2 (ja) | 2003-05-09 | 2003-05-09 | ３相交流―直流電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004336935A true JP2004336935A (ja) | 2004-11-25 |
| JP4359750B2 JP4359750B2 (ja) | 2009-11-04 |
Family
ID=33506845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003131747A Expired - Fee Related JP4359750B2 (ja) | 2003-05-09 | 2003-05-09 | ３相交流―直流電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4359750B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9054595B2 (en) | 2013-01-21 | 2015-06-09 | Denso Corporation | AC-DC converter |
| US20210203265A1 (en) * | 2019-12-27 | 2021-07-01 | Nidec Tosok Corporation | Motor driving control substrate and motor-driven oil pump |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7208836B2 (ja) | 2019-03-12 | 2023-01-19 | 株式会社コロナ | 暖房機 |
-
2003
- 2003-05-09 JP JP2003131747A patent/JP4359750B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9054595B2 (en) | 2013-01-21 | 2015-06-09 | Denso Corporation | AC-DC converter |
| US20210203265A1 (en) * | 2019-12-27 | 2021-07-01 | Nidec Tosok Corporation | Motor driving control substrate and motor-driven oil pump |
| US11894790B2 (en) * | 2019-12-27 | 2024-02-06 | Nidec Tosok Corporation | Motor driving control substrate and motor-driven oil pump |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4359750B2 (ja) | 2009-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9705411B2 (en) | Soft-switched bidirectional buck-boost converters | |
| US5627455A (en) | Boost topology with two outputs for power factor correction application | |
| US9490708B2 (en) | Multiple-output DC/DC converter and power supply having the same | |
| US10075064B2 (en) | High-frequency, high density power factor correction conversion for universal input grid interface | |
| US10250159B2 (en) | Five-level inverter topology with high voltage utilization ratio | |
| US8259469B2 (en) | Current ripple reduction power conversion circuits | |
| JPWO2008020629A1 (ja) | 絶縁昇圧型プッシュプル式ソフトスイッチングｄｃ／ｄｃコンバータ | |
| EP2962387A1 (en) | Forward-flyback topology switched mode power supply | |
| US11063526B2 (en) | Power conversion equipment | |
| KR101681958B1 (ko) | 다단 멀티레벨 ac-ac 컨버터 | |
| US20130241290A1 (en) | Filter circuit and bidirectional power conversion apparatus including thereof | |
| US10159125B1 (en) | LED power supply device | |
| US11451161B2 (en) | Power switcher, power rectifier, and power converter including cascode-connected transistors | |
| JP4359750B2 (ja) | ３相交流―直流電力変換装置 | |
| KR102409677B1 (ko) | 단일 인덕터를 이용해서 부스팅 및 액티브 디커플링 동작을 수행하는 부스트 컨버터 | |
| Seragi et al. | Review on Z-Source Inverter | |
| JP2018038190A (ja) | 電力変換装置 | |
| Li et al. | A single-phase single-stage AC-DC stacked flyback converter with active clamp ZVS | |
| US10158284B2 (en) | PFC with stacked half-bridges on DC side of rectifier | |
| US9673716B2 (en) | Resonant converter with three switches | |
| KR20190135252A (ko) | 부스트 컨버터 | |
| JPWO2018180275A1 (ja) | 交直変換回路及び力率改善回路 | |
| KR102515718B1 (ko) | 매우 넓은 충전 전압 범위를 가지는 배터리 충전기 | |
| US20210218341A1 (en) | Multilevel step-up inverter based on distributed passive components | |
| EP4239836A1 (en) | A charger, a multiplexing current conversion circuit and an uninterruptible power supply including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090728 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |