JP2004335774A - Method for forming resist pattern, and method for forming wiring pattern - Google Patents
Method for forming resist pattern, and method for forming wiring pattern Download PDFInfo
- Publication number
- JP2004335774A JP2004335774A JP2003130300A JP2003130300A JP2004335774A JP 2004335774 A JP2004335774 A JP 2004335774A JP 2003130300 A JP2003130300 A JP 2003130300A JP 2003130300 A JP2003130300 A JP 2003130300A JP 2004335774 A JP2004335774 A JP 2004335774A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- pattern
- resist layer
- resist
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、微細なパターンの形成方法、特にインプリント法を用いて、セラミックス基板、または半導体基板上に形成されるレジストパターンの形成方法および配線パターンの形成方法に関する。
【0002】
【従来の技術】
近年、携帯電話や移動体通信の発展に伴い、圧電基板に所望の金属膜パターンが形成された弾性表面波素子が、弾性表面波フィルターや弾性表面波共振子として盛んに利用されている。その中で、弾性表面波素子における高周波化への対応は、その金属膜の薄膜化、また金属膜パターンの微細化が必要となる。
【0003】
この微細な金属膜パターンの形成法としては、フォトリソグラフィー技術を用いたパターン形成法が一般に展開されている。
【0004】
一方、基板に塗布した感光性レジストを所定のフォトマスクを介して露光し、現像処理することにより、微細なレジストパターンを形成し、その後、基板および形成された微細なレジストパターン上に金属膜を形成し、次に溶剤等により感光性レジストを除去することにより、不要な金属膜を除去するリフトオフ工法と呼ばれる微細な金属膜パターンを形成する手法がある。
【0005】
しかし、フォトリソグラフィー技術を用いるこれらの手法は、そのプロセスから高価な装置を必要とするとの課題があった。
【0006】
そこで、微細なパターンの形成方法として、基板上に形成したレジスト膜に、凹凸パターンが形成された型をプレスし、形成されたレジストの凹凸パターンに、紫外線を照射し、それにより、レジスト膜に変性部と非変性部を選択的に形成することでレジストのパターンを形成する製造方法が提案されている(例えば特許文献1参照)。
【0007】
【特許文献1】
特開2002−158192号公報
【0008】
【発明が解決しようとする課題】
しかしながら、上記した従来技術による微細なパターンの形成法においては、以下の問題点が存在する。
【0009】
特許文献1においては、図5に示すように、基板11上に紫外線照射により変性を生じるレジスト層12を形成する。次に、レジスト層12上にプレスによって成型加工が容易なレジスト層13を形成する。次に、凸部を有する型をプレスすることで、レジスト層13に凸部に対応した凹部が形成される。
【0010】
次に、形成された凹部を有するパターンに紫外線照射を行うことにより、レジスト層13の凹部14から紫外線が透過し、その下層レジスト層12に変性部15が生じる。一方、レジスト層13の凹部14以外の部分の下層は、紫外線が到達することなく非変性部17となる。
【0011】
その後、ウェットエッチングすることにより、レジスト層13を除去した後、レジスト層12の変性部15をウェットエッチングすることにより除去する。
【0012】
以上により、基板11上には、非変性部17が残り、レジストパターンが形成される。
【0013】
しかし、この紫外線照射による非変性部の形成は、先に形成された凹凸のレジストパターンの形状バラツキによる影響およびその紫外線照射の影響により、形成される非変性部の形状が安定しないとの課題を有する。
【0014】
これは、ウェットエッチングによる不要なレジストの除去後に形成されるレジストパターンの形状が安定しないとの課題を有することになる。
【0015】
リフトオフ法による金属膜パターン形成においては、このレジストパターンの形状の安定性が重要であり、結果として安定した金属膜パターンの形成が困難であるとの課題を有する。
【0016】
【課題を解決するための手段】
上記問題を解決すべく本発明のレジストパターンの形成方法は、基板を用意する工程と、基板上に少なくとも一層のレジスト層を形成する工程と、形成するパターンに対応した凸部をモールド面に有するモールドをレジスト層にプレスし、レジスト層が凸部に対応する凹部を含むように形成する工程とを備えることを特徴とするレジストパターンの形成方法である。
【0017】
更に、モールドの凸部の側壁を逆テーパー形状にすることによって、レジスト層に形成された凹部の側壁が逆テーパー形状となることを特徴とする。
【0018】
また、基板上にレジスト層を形成するにあたって、少なくとも基板側第一のレジスト層を相対的にエッチング速度が大きい材料で、表層側第二のレジスト層を相対的にエッチング速度が小さい材料で形成する工程と、凹部の側壁が逆テーパー形状のレジスト層を、エッチング処理により凹部の側壁がオーバーハング形状になるように形成する工程とを備えることを特徴とする。
【0019】
また、第一のレジスト層がポリイミド系樹脂で構成され、第二のレジスト層がフェノール系樹脂で構成されていることを特徴とする。
【0020】
また、本発明の配線パターンの形成方法は、上記に記載したレジストパターンの形成方法によって形成されたレジストパターンを用いて、リフトオフ法により基板上に配線のパターンを形成する工程を備えることを特徴とする配線パターンの形成方法である。
【0021】
本発明の製造方法によって、製造コストの大幅な上昇をさせることなく、電子機器の高性能化に対応した高精度な微細なレジストパターンおよび配線のパターンを形成することができる。
【0022】
【発明の実施の形態】
以下、本発明の実施例について添付図に基いて詳細に説明する。
【0023】
図1は、本発明のレジストパターンの形成方法における一実施例の概略プロセスフローを示す。
【0024】
先ず、図1(a)に示すように、基板1上にレジスト層2、例えば、ポリイミド系の熱可塑性樹脂であるポリメチルグルタルイミドからなる層を形成する。レジスト層2は、スピンコーター等を用いて、基板1にポリメチルグルタルイミドを膜厚が0.4μmになるように塗布し、次に、ポリメチルグルタルイミドの膜が形成された基板1を150℃に加熱したホットプレート上にて60秒加熱し、乾燥させることによって形成される。
【0025】
次に、図1(b)に示すように、レジスト層2が形成された基板1をホットプレート上にて加熱した状態で、形成するパターンに対応した凸部を有するモールド3をレジスト層2側からプレスする。この時のプレス条件として、加熱温度を130℃、押付圧力を100MPa、押付時間を5分に設定するとよい。ここで、モールド3の凸形状は、側壁が逆テーパー形状に形成されている。
【0026】
また、凸部の形状は、レジスト膜厚を考慮し、凸部の先端が基板1に達する形状に設定される。また、プレスの際、基板1にダメージを与えることはない状態にてプレスされる。
【0027】
次に、常温に冷却後レジスト層2からモールド3を剥離する。モールド3によりプレスされたレジスト層2は、図1(c)に示すように、モールド3の逆テーパー形状の側壁を有する凸部に倣った、凹部の側壁が逆テーパー形状の形に成形されたレジストパターン4が形成される。
【0028】
次に、図2は、本発明のレジストパターンの形成方法における別の実施例の概略プロセスフローを示す。
【0029】
先ず、図2(a)に示すように、基板1上に相対的にエッチング速度が大きい第一のレジスト層であるレジスト層5、例えば、ポリイミド系の熱可塑性樹脂であるポリメチルグルタルイミドからなる層を形成する。レジスト層5は、スピンコーター等を用いて、基板1にポリメチルグルタルイミドを膜厚が0.2μmになるように塗布し、次に、ポリメチルグルタルイミドの膜が形成された基板1を150℃に加熱したホットプレート上にて60秒加熱し、乾燥させることによって形成される。
【0030】
次に、常温に冷却後、レジスト層5上に相対的にエッチング速度が小さい第二のレジスト層であるレジスト層6、例えば、フェノール系樹脂である耐エッチング性を有するFi−SP2(富士フィルムアーチ製)からなる層を形成する。レジスト層6は、スピンコーター等を用いて、レジスト層5上にFi−SP2を膜厚が0.2μmになるように塗布し、次に、Fi−SP2の膜が形成された基板1を90℃に加熱したホットプレート上にて60秒加熱し、乾燥させることによって形成される。これで、基板1上に2層構造のレジスト層7が形成される。
【0031】
次に、図2(b)に示すように、レジスト層7が形成された基板1をホットプレート上にて加熱した状態で、形成するパターンに対応した凸部を有するモールド3をレジスト層7側からプレスする。この時のプレス条件として、加熱温度を130℃、押付圧力を100MPa、押付時間を5分に設定するとよい。ここで、モールド3の凸部は、逆テーパー形状に形成されている。また、モールド3の凸部の形状は、レジスト膜厚を考慮し、凸部の先端が基板1にまで達する形状に設定される。
【0032】
次に、常温に冷却後レジスト層7からモールド3を剥離する。モールド3によりプレスされたレジスト層7は、図2(c)に示すように、モールド3の逆テーパー形状の側壁を有する凸部に倣った、凹部の側壁が逆テーパー形状の形に成形されたレジストパターン8が形成される。
【0033】
次に、形成されたレジストパターン8は、図3に示すように、エッチング処理を施すことにより、凹部の側壁がオーバーハング形状のレジストパターン9に形成しても構わない。
【0034】
このレジストパターン9の形成は、図2(c)に示す基板1上に形成されたレジストパターン8に対し、例えば、RIE処理を施すことにより可能である。
【0035】
以下に、RIE処理条件の詳細を述べる(図示せず)。内容については、図2および3に示した符号を用いる。
【0036】
所望の機能を有する真空装置内にレジストパターン8が形成された状態の基板1をセットする。次に、真空装置内にアッシングガスとしてO2を90sccm導入し、背圧が300mtorrに制御する。投入電力を100Wとし、180秒程度RIE処理する。レジストパターン8は、第一のレジスト層5がポリイミド系樹脂、第二のレジスト層6がフェノール系樹脂で構成されている。これにより第一のレジスト層5が第二のレジスト層6に相対比較し、より大きなエッチング速度を示す。このため、RIE処理されたレジストパターン8は、図3に示すように、基板側のレジスト層5がよりエッチングされた凹部の側壁がオーバーハング形状のレジストパターン9が形成される。
【0037】
以上により、基板1上に凹部の側壁がオーバーハング形状のレジストパターン9が形成される。
【0038】
また、凹部の側壁がオーバーハング形状のレジストパターンの形成方法の別の実施例として以下に説明する(図示せず)。内容については、図2および3に示した符号を用いる。
【0039】
基板1上に形成されたレジストパターン8に対し、ウェットエッチング処理を施すことにより、凹部の側壁がオーバーハング形状のレジストパターン9を形成することが可能である。
【0040】
先ず、アルカリ溶液にレジストパターン8を備えた基板1を浸漬させ、揺動させる。この時、アルカリ溶液としては、テオラメチルアンモニウムハイドロオキサイド2.38wt%溶液を用い、浸漬時間を120秒にすることが好ましい。レジストパターン8は、第一のレジスト層5にポリイミド系樹脂、第二のレジスト層6にフェノール系樹脂を構成されている。これにより第一のレジスト層5が第二のレジスト層6に相対比較し、より大きなエッチング速度を示す。これにより、ウェットエッチング処理されたレジストパターン8は、図3に示すように凹部の側壁がオーバーハング形状のレジストパターン9が形成される。
【0041】
この際、用いるアルカリ溶液は基板1に対するダメージが少ない溶液が選択されることが好ましい。
【0042】
以上により、基板1上に凹部の側壁がオーバーハング形状のレジストパターン9が形成される。
【0043】
また、プレスにより形成された逆テーパーの凹部のレジストの形状や寸法のバラツキの補正もこのエッチング処理により補正することが可能である。レジスト層の凹部の下にレジスト層が残ってもその除去は上記したエッチング処理により可能である。
【0044】
更に、このレジストパターン9の凹部の側壁がオーバーハング形状の形成は、上記した実施例を組み合わせて形成することも可能である。不要なレジストをRIE処理により除去した後、ウエットエッチング処理によりオーバーハング形状を形成することも可能である。これらは、モールド3によりプレスされたレジストパターン8の状態により、適切なエッチング処理条件が設定される。
【0045】
また、レジストパターン9は、3層以上のレジスト層により構成されてもよい。この際、凹部の側壁が基板側のレジスト層を基準にオーバーハング形状となるレジスト層がそれぞれ形成される。
【0046】
次に、図4は、本発明の配線パターンの形成方法における一実施例の概略プロセスフローを示す。
【0047】
先ず、図4(a)に基板1上に逆テーパー形状の側壁を有するレジストパターン8を備える基板1を示す。この時、基板1の表面が汚染されている時には、この段階で洗浄を施すと良い。
【0048】
次に、図4(b)に示すように、レジストパターン8を含む基板1上にレジストパターン8側から蒸着によって金属膜10を形成する。
【0049】
金属膜10の形成は、例えば、レジストパターン8が形成された基板1をマルチソース対応のルツボを有する真空蒸着装置内にセットする。
【0050】
次に、真空ポンプにより、真空蒸着装置内を真空状態とする。この時、真空蒸着装置内は、高真空ポンプにより10−5Pa台の圧力まで真空にすることが好ましい。
【0051】
次に、電子ビーム蒸着法により、レジストパターン8を含む基板1上に金属膜10を形成する。その際、均一な膜厚分布が得られるように、基板1を5rpmの速度で自公転させることが好ましい。また、ルツボの上部にはシャッターが設けられ、所定の膜厚になるように、その開閉により制御されている。
【0052】
次に、図4(c)に示すように、レジストパターン8およびレジストパターン8上に形成された不要な金属膜10を剥離する。レジストパターン8および不要な金属膜10は、有機溶剤に浸漬、揺動することによりレジストパターン8を除去することにより不要な金属膜10を除去する。この時、レジストパターン8が逆テーパー状の側壁を有することから、基板1上の金属膜10とレジストパターン8上の不要な金属膜10は不連続に形成されている。そのため、レジストパターン8の除去の影響を受けることなく、品質状態のよい配線パターンとなる金属膜10が基板1上に形成される。また、レジストパターン8の基板側のレジスト層5は、ポリイミド系の熱可塑性樹脂から構成されていることから容易に剥離が可能である。
【0053】
このように本発明のインプリント法とエッチング処理を組み合わせたレジストパターンの形成方法により、微細なレジストパターンの形成方法を提供することができる。また、そのレジストパターンを用いて電子機器の高性能化に対応した高精度な配線パターンの形成方法を提供することができる。
【0054】
【発明の効果】
以上のような本発明のレジストパターンおよび配線パターンの形成方法によって、製造コストの大幅な上昇をさせることなく、電子機器の高性能化に対応した高精度な微細レジストパターンおよび配線のパターンを形成することができる。
【図面の簡単な説明】
【図1】本発明のレジストパターンの形成方法の一実施例を示す概略工程フロー図である。
【図2】本発明のレジストパターンの形成方法の別の実施例を示す概略工程フロー図である。
【図3】本発明のレジストパターンの形成方法のフォーミングの一実施例を示す基板の概略断面図である。
【図4】本発明の配線パターンの形成方法の一実施例を示す概略工程フロー図である。
【図5】従来技術により形成されたレジストパターンの概略断面図である
【符号の説明】
1、11…基板
2、5、6、7、11、12、13…レジスト層
3…モールド
4、8、9…レジストパターン
10…金属膜
14…凹部
15…変性部
16…凸部
17…非変性部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for forming a fine pattern, in particular, a method for forming a resist pattern and a method for forming a wiring pattern formed on a ceramic substrate or a semiconductor substrate by using an imprint method.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the development of mobile phones and mobile communication, a surface acoustic wave element having a desired metal film pattern formed on a piezoelectric substrate has been actively used as a surface acoustic wave filter or a surface acoustic wave resonator. In order to cope with higher frequencies in the surface acoustic wave element, it is necessary to make the metal film thinner and to make the metal film pattern finer.
[0003]
As a method for forming this fine metal film pattern, a pattern forming method using a photolithography technique is generally developed.
[0004]
On the other hand, the photosensitive resist applied to the substrate is exposed through a predetermined photomask and developed to form a fine resist pattern, and then a metal film is formed on the substrate and the formed fine resist pattern. There is a method of forming a fine metal film pattern called a lift-off method of removing an unnecessary metal film by forming and then removing the photosensitive resist with a solvent or the like.
[0005]
However, these techniques using the photolithography technique have a problem that expensive equipment is required from the process.
[0006]
Therefore, as a method of forming a fine pattern, a mold having an uneven pattern formed thereon is pressed on a resist film formed on a substrate, and the uneven pattern of the formed resist is irradiated with ultraviolet rays. A manufacturing method for forming a resist pattern by selectively forming a modified portion and a non-modified portion has been proposed (for example, see Patent Document 1).
[0007]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 2002-158192
[Problems to be solved by the invention]
However, the above-described conventional technique for forming a fine pattern has the following problems.
[0009]
In
[0010]
Next, by irradiating the formed pattern having the concave portion with ultraviolet light, the ultraviolet ray is transmitted through the
[0011]
Then, after the
[0012]
As described above, the
[0013]
However, the formation of the non-denatured portion by this UV irradiation has the problem that the shape of the non-denatured portion formed is not stable due to the influence of the unevenness of the shape of the previously formed uneven resist pattern and the influence of the UV irradiation. Have.
[0014]
This has a problem that the shape of the resist pattern formed after the unnecessary resist is removed by wet etching is not stable.
[0015]
In forming a metal film pattern by the lift-off method, stability of the shape of the resist pattern is important, and as a result, there is a problem that it is difficult to form a stable metal film pattern.
[0016]
[Means for Solving the Problems]
In order to solve the above problem, a method for forming a resist pattern according to the present invention includes a step of preparing a substrate, a step of forming at least one resist layer on the substrate, and a convex portion corresponding to the pattern to be formed on a mold surface. Pressing the mold against the resist layer to form the resist layer so as to include a concave portion corresponding to the convex portion.
[0017]
Furthermore, the side wall of the concave portion formed in the resist layer has an inverse tapered shape by forming the side wall of the convex portion of the mold into an inversely tapered shape.
[0018]
In forming a resist layer on a substrate, at least the substrate side first resist layer is formed of a material having a relatively high etching rate, and the surface layer side second resist layer is formed of a material having a relatively low etching rate. And a step of forming a resist layer having an inversely tapered side wall of the concave portion by etching so that the side wall of the concave portion has an overhang shape.
[0019]
Further, the first resist layer is made of a polyimide resin, and the second resist layer is made of a phenol resin.
[0020]
The method for forming a wiring pattern according to the present invention includes a step of forming a wiring pattern on a substrate by a lift-off method using the resist pattern formed by the above-described method for forming a resist pattern. This is a method of forming a wiring pattern.
[0021]
According to the manufacturing method of the present invention, it is possible to form a highly precise fine resist pattern and a wiring pattern corresponding to high performance of an electronic device without significantly increasing the manufacturing cost.
[0022]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
[0023]
FIG. 1 shows a schematic process flow of one embodiment of the method for forming a resist pattern according to the present invention.
[0024]
First, as shown in FIG. 1A, a
[0025]
Next, as shown in FIG. 1B, while the
[0026]
In addition, the shape of the protrusion is set to a shape in which the tip of the protrusion reaches the
[0027]
Next, after cooling to room temperature, the mold 3 is peeled from the resist
[0028]
Next, FIG. 2 shows a schematic process flow of another embodiment of the method for forming a resist pattern of the present invention.
[0029]
First, as shown in FIG. 2A, a resist
[0030]
Next, after cooling to room temperature, a resist
[0031]
Next, as shown in FIG. 2B, in a state where the
[0032]
Next, after cooling to room temperature, the mold 3 is peeled off from the resist
[0033]
Next, as shown in FIG. 3, the formed resist
[0034]
The resist pattern 9 can be formed by, for example, performing RIE processing on the resist
[0035]
The details of the RIE processing conditions will be described below (not shown). For the contents, reference numerals shown in FIGS. 2 and 3 are used.
[0036]
The
[0037]
As described above, the resist pattern 9 in which the side wall of the concave portion has an overhang shape is formed on the
[0038]
Another example of a method for forming a resist pattern in which the side wall of the concave portion has an overhang shape will be described below (not shown). For the contents, reference numerals shown in FIGS. 2 and 3 are used.
[0039]
By subjecting the resist
[0040]
First, the
[0041]
At this time, it is preferable to select a solution that causes less damage to the
[0042]
As described above, the resist pattern 9 in which the side wall of the concave portion has an overhang shape is formed on the
[0043]
In addition, it is possible to correct variations in the shape and dimensions of the resist in the concave portion of the reverse taper formed by pressing, by this etching process. Even if the resist layer remains under the concave portion of the resist layer, the removal can be performed by the above-described etching process.
[0044]
Further, the formation of the overhang shape on the side wall of the concave portion of the resist pattern 9 can be performed by combining the above-described embodiments. After the unnecessary resist is removed by the RIE process, an overhang shape can be formed by a wet etching process. For these, appropriate etching processing conditions are set according to the state of the resist
[0045]
Further, the resist pattern 9 may be composed of three or more resist layers. At this time, a resist layer is formed in which the side wall of the concave portion has an overhang shape based on the resist layer on the substrate side.
[0046]
Next, FIG. 4 shows a schematic process flow of one embodiment of the wiring pattern forming method of the present invention.
[0047]
First, FIG. 4A shows a
[0048]
Next, as shown in FIG. 4B, a
[0049]
The formation of the
[0050]
Next, the inside of the vacuum deposition apparatus is brought into a vacuum state by a vacuum pump. At this time, it is preferable to evacuate the inside of the vacuum evaporation apparatus to a pressure of the order of 10 −5 Pa using a high vacuum pump.
[0051]
Next, a
[0052]
Next, as shown in FIG. 4C, the resist
[0053]
As described above, a method for forming a fine resist pattern can be provided by the method for forming a resist pattern by combining the imprint method and the etching treatment of the present invention. Further, it is possible to provide a method for forming a high-precision wiring pattern corresponding to higher performance of an electronic device using the resist pattern.
[0054]
【The invention's effect】
According to the method for forming a resist pattern and a wiring pattern of the present invention as described above, a high-precision fine resist pattern and a wiring pattern corresponding to high performance of an electronic device can be formed without significantly increasing the manufacturing cost. be able to.
[Brief description of the drawings]
FIG. 1 is a schematic process flow chart showing one embodiment of a method for forming a resist pattern according to the present invention.
FIG. 2 is a schematic process flow chart showing another embodiment of the method for forming a resist pattern according to the present invention.
FIG. 3 is a schematic sectional view of a substrate showing one embodiment of the forming of the method for forming a resist pattern according to the present invention.
FIG. 4 is a schematic process flow chart showing one embodiment of a method for forming a wiring pattern according to the present invention.
FIG. 5 is a schematic sectional view of a resist pattern formed by a conventional technique.
Claims (4)
前記基板上に少なくとも一層のレジスト層を形成する工程と、
形成するパターンに対応した凸部をモールド面に有するモールドを前記レジスト層にプレスし、前記レジスト層が前記凸部に対応する凹部を含むように形成する工程とを備え、
前記モールドの凸部の側壁を逆テーパー形状にすることによって、前記レジスト層に形成された凹部の側壁が逆テーパー形状となることを特徴とするレジストパターンの形成方法。Preparing a substrate;
Forming at least one resist layer on the substrate,
Pressing a mold having a convex portion corresponding to the pattern to be formed on the mold surface on the resist layer, and forming the resist layer to include a concave portion corresponding to the convex portion,
A method of forming a resist pattern, wherein a side wall of a concave portion formed in the resist layer has an inversely tapered shape by forming a side wall of a convex portion of the mold into an inversely tapered shape.
凹部の側壁が逆テーパー形状の前記レジスト層を、エッチング処理により凹部の側壁がオーバーハング形状になるように形成する工程とを備えることを特徴とする、請求項1に記載のレジストパターンの形成方法。In forming a resist layer on the substrate, at least the substrate side first resist layer is formed of a material having a relatively high etching rate, and the surface layer side second resist layer is formed of a material having a relatively low etching rate. Process and
Forming the resist layer having an inversely tapered side wall by etching so that the side wall of the concave portion has an overhang shape by an etching process. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003130300A JP2004335774A (en) | 2003-05-08 | 2003-05-08 | Method for forming resist pattern, and method for forming wiring pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003130300A JP2004335774A (en) | 2003-05-08 | 2003-05-08 | Method for forming resist pattern, and method for forming wiring pattern |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004335774A true JP2004335774A (en) | 2004-11-25 |
Family
ID=33505864
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003130300A Pending JP2004335774A (en) | 2003-05-08 | 2003-05-08 | Method for forming resist pattern, and method for forming wiring pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004335774A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7794861B2 (en) | 2006-08-11 | 2010-09-14 | Canon Kabushiki Kaisha | Patterned media, method of manufacturing magnetic recording medium, and method of manufacturing a base |
JP2015032775A (en) * | 2013-08-06 | 2015-02-16 | 日立化成株式会社 | Method of producing resin layer having pattern |
JP2017098583A (en) * | 2017-02-07 | 2017-06-01 | 大日本印刷株式会社 | Imprint mold |
JP2019197780A (en) * | 2018-05-08 | 2019-11-14 | パナソニックIpマネジメント株式会社 | Manufacturing method of semiconductor device, manufacturing device of semiconductor device, and semiconductor device |
-
2003
- 2003-05-08 JP JP2003130300A patent/JP2004335774A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7794861B2 (en) | 2006-08-11 | 2010-09-14 | Canon Kabushiki Kaisha | Patterned media, method of manufacturing magnetic recording medium, and method of manufacturing a base |
JP2015032775A (en) * | 2013-08-06 | 2015-02-16 | 日立化成株式会社 | Method of producing resin layer having pattern |
JP2017098583A (en) * | 2017-02-07 | 2017-06-01 | 大日本印刷株式会社 | Imprint mold |
JP2019197780A (en) * | 2018-05-08 | 2019-11-14 | パナソニックIpマネジメント株式会社 | Manufacturing method of semiconductor device, manufacturing device of semiconductor device, and semiconductor device |
JP7122593B2 (en) | 2018-05-08 | 2022-08-22 | パナソニックIpマネジメント株式会社 | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004304097A (en) | Pattern forming method, and manufacturing method for semiconductor device | |
JP2012134353A (en) | Pattern formation method and device | |
CN110820023A (en) | Method for preparing ultra-precise microstructure radiating fin | |
JP2004335775A (en) | Method for forming resist pattern, and method for forming wiring pattern | |
JP2004335774A (en) | Method for forming resist pattern, and method for forming wiring pattern | |
JP3871923B2 (en) | Pattern forming method and manufacturing method of active matrix substrate using the same | |
JP2008042174A (en) | Method of forming mask pattern | |
KR0141941B1 (en) | Pattering method of resist | |
TWI298117B (en) | Method of stabilizing reticle film on reticle | |
KR100645835B1 (en) | Method for forming photoresist patern in semiconductor device | |
JP2003168638A (en) | Method of manufacturing electronic device and spin coater | |
JPH0341716A (en) | Manufacture of semiconductor device | |
KR100640974B1 (en) | Method for fabricating semiconductor device | |
KR100407601B1 (en) | Method for forming micro pattern in thermoset polymer film by using thermal treatment and capillary force | |
JPH11204414A (en) | Pattern formation method | |
JP2003198101A (en) | Method for manufacturing pattern transfer mold | |
US20090277795A1 (en) | Process for fabricating molding stamp | |
JP2004354952A (en) | Method for manufacturing sputtering target, method for manufacturing stamper, and method for manufacturing molded product | |
JP2005216961A (en) | Method for flattening surface of semiconductor and manufacturing method for semiconductor wafer | |
US20080090180A1 (en) | Method of fabricating semiconductor device | |
KR20050117786A (en) | Method for forming double gate oxide of semiconductor device | |
JP2005084312A (en) | Resist patterning method and method for manufacturing semiconductor device | |
KR101019155B1 (en) | Method for manufacturing substrate | |
KR100608435B1 (en) | Method for ashing the semiconductor device | |
CN111755326A (en) | Method for solving peeling defect of silicon substrate in 7-degree angle injection process |