JP2004334120A

JP2004334120A - 画像形成装置

Info

Publication number: JP2004334120A
Application number: JP2003133316A
Authority: JP
Inventors: Atsuhiko Yamaguchi; 敦彦山口
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2003-05-12
Filing date: 2003-05-12
Publication date: 2004-11-25

Abstract

【目的】接点部位における微小放電を無くすると同時に、余計な待ち時間を設定する必要のない信頼性の高い画像形成装置を提供すること。
【構成】転写部材と転写部材に高圧電圧を印加する高圧電源と、高圧電源出力を転写部材に供給する給電部と、転写部材の当接離間を行う駆動機構と、前記転写部材及び検出用素子に流れる電流の電流検出回路手段と、電流電圧変換手段と、電圧検出手段と、検出電圧判断手段を有し、当接離間の駆動を電流検出回路手段により検出される値によって制御する。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、電子写真プロセスを用いた画像形成装置の当接離間機構を有するローラ部材の当接離間動作制御に関するものである。
【０００２】
【従来の技術】
従来技術を図面に基づいて説明する。
【０００３】
図２はレーザビームプリンタ１００の構成概略図である。このレーザプリンタ１００は、記録紙Ｐを収納するデッキ１０１を有し、デッキ１０１から記録紙Ｐを繰り出すピックアップローラ１０２、該ピックアップローラ１０２によって繰り出された記録紙Ｐを搬送するデッキ給紙ローラ対１０３，１０４が設けられている。
【０００４】
そして、記録紙Ｐを同期搬送するレジストローラ対１０５が配設されている。又、レジストローラ対の下流には、レーザスキャナ部１０６，１０７，１０８，１０９からのレーザ光に基づいて感光ドラム１上にトナー像を形成するプロセスカートリッジ１１０，１１１，１１２，１１３と、感光ドラム１１０，１１１，１１２，１１３上に形成されたトナー像を中間転写材１１８上に転写するためのローラ部材１１４，１１５，１１６，１１７（以後、一次転写ローラと記す）、中間転写材１１８上に形成された画像を記録紙Ｐに転写する転写ローラ１１９部材（以後、二次転写ローラ）が二次転写ユニット駆動カム１２１にて駆動される二次転写ユニット１２０に配設されている。更に、記録紙Ｐの電荷を除去し中間転写材１１８からの分離を促進するための放電部材１２２（以後、除電針と記す）が配設されている。
【０００５】
更に、除電針１２２の下流に記録紙Ｐ上に転写されたトナー像を熱定着するために内部に加熱用のハロゲンヒータ１２３を備えた定着ローラ１２４と加圧ローラ１２５対、定着ローラ１２４と加圧ローラ１２３対の下流には、記録紙を排紙する排紙ローラ対１２６，１２７が配設されている。
【０００６】
二次転写ローラ１１９は、通常、二次転写ユニット駆動カム１２１、二次転写ユニット１２０により中間転写材１１８から離間されており、記録紙Ｐに中間転写材上の画像を転写するときのみ、二次転写ユニット駆動カム１２１、二次転写ユニット１２０により当接される。
【０００７】
図１は高圧電源部の二次転写バイアス制御部を示す回路であり、正ＤＣバイアス出力回路、負ＤＣバイアス出力回路、負荷電流検出回路から構成されている。正ＤＣバイアス制御部は、３３ｋＨｚＤｕｔｙ５０％のＣＬＫＡ１によりＦＥＴ３が駆動されＦＥＴ３のドレイン端子は抵抗４及び５で駆動用電源を分圧した電圧に接続され、更にＦＥＴ６のゲートを駆動する。
【０００８】
ＦＥＴ３ゲート−ＧＮＤ間に接続されている抵抗２は、ＦＥＴ３のゲートに対する静電気対策抵抗である。ＦＥＴ６のドレインは、フライバックトランスの一次巻線及び共振用コンデンサ７と接続されている。フライバックトランス８の一次巻線の他方は、トランジスタ１０、抵抗１１，１３、オペアンプ１４、コンデンサ１５及び制御端子ＤＣＰＣＮＴ１６により制御される電圧が印加される。
【０００９】
ここで、アルミ電解コンデンサ９はフライバックトランス８駆動時の急峻な電流変化の場合にも駆動電圧の変動を無くするためのコンデンサである。このようにフライバックトランス８の一次巻線を或る一定の制御電圧で駆動することによりフライバックトランス８の出力端子ＴＲ２ＯＵＴ１７には、制御電圧に相当する高圧ＤＣバイアスが出力される。
【００１０】
一方、負ＤＣバイアス出力は、４２ｋＨｚ正Ｄｕｔｙ２０％のクロック信号ＣＬＫＢ２９にてＦＥＴ２７を駆動してＦＥＴ２７のドレイン端子がインバータトランス３０の一次巻線に接続されている。インバータトランス３０の一次巻線の他一方は、ダイオード２６にてＧＮＤに接続されてスナバを形成している。もう一方の一次巻線は、トランジスタ１３、抵抗２１，２２、ダイオード２４、オペアンプ１９、コンデンサ２０、負ＤＣバイアス制御用電圧ＤＣＮＣＯＮＴ１８により制御される電圧が印加されている。アルミ電解コンデンサ２５は、インバータトランス３０の一次巻線印加電圧を一定とするためにデカップリングコンデンサである。
【００１１】
このように一次巻線を駆動することによりインバータトランス３０の二次巻線には高圧ＡＣ電圧が発生する。この高圧ＡＣバイアスを高圧コンデンサ３１，３４、高圧ダイオード３１，３２により構成される倍整流回路によって高圧負ＤＣバイアスが生成される。ここで、抵抗３５は倍整流回路に配置された高圧コンデンサ３４の放電用ブリーダ抵抗である。このインバータトランス及び倍整流回路にて生成された負ＤＣバイアスは、フライバックトランス８の二次巻線入力端子に接続され、フライバックトランス８の二次巻き線を通じて出力端子ＴＲ２ＯＵＴに出力される。
【００１２】
抵抗３６は、高圧バイアス出力検出用抵抗であり、フライバックトランス８に内蔵されている高圧抵抗と直列に接続され出力制御用オペアンプの反転入力端子（正バイアス制御部）、非反転入力端子（負バイアス制御部）に接続される。
【００１３】
Ｖｉｓｎｓ４６端子は電流検出出力端子であり、不図示の画像形成装置エンジン制御回路に接続される。電流検出回路は、抵抗３７，３８，４３，４５，４７、コンデンサ４１，４４、ダイオード３９，４０にて構成される。この回路に基準電圧はＶｓであり、抵抗３７，３８及び基準電圧にて生成される。負荷電流“零”にてＶｓを示し、正負荷電流が大きくなるに従い電圧は増加する。又、負負荷電流が大きくなった場合には電圧は減少する。
【００１４】
次に、二次転写ローラの当接、離間時状態について説明する。
【００１５】
先ず、当接時は、二次転写ローラ１１９は二次転写ユニット駆動カム１２１により二次転写ユニット１２０ごと持ち上げられ、中間転写体１１８を挟み込むように二次転写対抗ローラに押し付けられている。又、離間時には二次転写ローラ１１９は、二次転写ユニット駆動カム１２１により二次転写ユニット１２０ごと引き下げられ、検出用抵抗Ｒｓ１３３に接して中間転写体１１８、二次転写対抗ローラからは隔離される。
【００１６】
ここで、二次転写ユニット駆動カムの動作を図５に基づいて説明する。
【００１７】
図５において、１３２はクラッチであり、電圧を印加するとアクチュエータを吸引し、図中矢印方向へ作動する。図５においては、二次転写駆動用カムは反時計方向に回転するよう配置されており、クラッチ作動により反時計方向に回転する。実線で示す位置にて停止している二次転写駆動用カムに付いているクラッチに一定時間のみ電圧印加することにより、二次転写駆動用カムは破線に示す位置まで移動して停止する。この位置が二次転写ユニットの当接位置とし、実線の位置を離間位置とする。クラッチの動作１回毎に、二次転写ユニットは当接と離間位置を繰り返す。
【００１８】
図３に二次転写ローラ当接時の構成を示すが、このときの二次転写ローラ１１１９部の電気抵抗は２５０ＭΩ程度である。当接離間検知を行う場合には二次転写ＤＣバイアス出力ＴＲ２ＯＵＴを１５００Ｖとして検知を行う。
【００１９】
このときに二次転写ローラ部に流れる電流は、
１５００／２５０ＭΩ＝６μＡ
となり、検出電圧は１．７８２Ｖ（図１中、抵抗４４＝４７ＫΩ、Ｖｓ＝１．５Ｖ）である。
【００２０】
図４は二次転写ローラ離間時の構成を表す。離間時においては、二次転写ローラ１１９は中間転写材１１８、二次転写対抗ローラ１３０とは接触していないために電流は流れない。従って、検出電圧はＶｓとなる。
【００２１】
図８に当接離間検知時の二次転写ＤＣバイアス出力ＴＲ２ＯＵＴと検出電圧を示す。
【００２２】
当接状態において、二次転写バイアスＴＲ２ＯＵＴを印加すると、検出電圧はＶｓから印加電圧に一時的に比例増加し、二次転写ＤＣバイアスＴＲ２ＯＵＴ印加を終了すると検出電圧はＶｓに戻る。
【００２３】
一方、離間時には、二次転写バイアスＴＲ２ＯＵＴを印加開始し印加電圧を増加させても検出電圧はＶｓのまま一定である。
【００２４】
図２に示す画像形成装置にて通常の印刷時には、二次転写ローラ１１９は中間転写体１１８に当接されている、印刷終了時には二次転写バイアスをＯＦＦすると同時に、中間転写体１１８から離間される。
【００２５】
尚、二次転写ローラの中間転写材への当接・離間状態を検出するために、二次転写ローラへ電圧を印加したときに流れる電流値を検出する技術が知られている（例えば、特許文献１参照）。
【００２６】
【特許文献１】
特開２００１−８３７５８号公報（第４−８項、第７図）
【００２７】
【発明が解決しようとする課題】
しかしながら、上記従来例では、印刷終了時の二次転写バイアスＯＦＦ、そして二次転写ローラ離間の時間は一定となっているために、二次転写バイアスＯＦＦ後の残留電位が消滅しない間に、二次転写ユニットカムが駆動完了してしまい、即ち二次転写ローラが離間するために、離間時に残留電位の影響によって微小放電が発生する可能性が残ってしまう。
【００２８】
この微小放電に関しては、接点部位の微小放電は長期的観点から、接触抵抗の増大等の接点信頼性に好ましくない影響を与えてしまう。
【００２９】
又、このような微小放電を回避するために、バイアスＯＦＦから二次転写ローラ離間までの時間を長くしてしまうと、次シーケンスへの移行までの待ち時間が長くなってしまう等の影響が出てしまう。
本発明は上記問題に鑑みてなされたもので、その目的とする処は、接点部位における微小放電を無くすると同時に、余計な待ち時間を設定する必要のない信頼性の高い画像形成装置を提供することにある。
【００３０】
【課題を解決するための手段】
上記目的を達成するため、本発明は、転写部材と転写部材に高圧電圧を印加する高圧電源と、高圧電源出力を転写部材に供給する給電部と、転写部材の当接離間を行う駆動機構と、前記転写部材及び検出用素子に流れる電流の電流検出回路手段と、電流電圧変換手段と、電圧検出手段と、検出電圧判断手段を有し、当接離間の駆動を電流検出回路手段により検出される値によって制御することを特徴とする。
【００３１】
【発明の実施の形態】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００３２】
＜実施の形態１＞
図２は本実施の形態に係るレーザビームプリンタ１００の構成概略図である。レーザプリンタ１００は、記録紙Ｐを収納するデッキ１０１を有し、デッキ１０１から記録紙Ｐを繰り出すピックアップローラ１０２、前記ピックアップローラ１０２によって繰り出された記録紙Ｐを搬送するデッキ給紙ローラ対１０３，１０４が設けられている。
【００３３】
そして、記録紙Ｐを同期搬送するレジストローラ対１０５が配設されている。又、レジストローラ対１０５の下流には、レーザスキャナ部１０６，１０７，１０８，１０９からのレーザ光に基づいて感光ドラム１上にトナー像を形成するプロセスカートリッジ１１０、１１１，１１２，１１３と、感光ドラム１１０，１１１，１１２，１１３上に形成されたトナー像を中間転写材１１８上に転写するためのローラ部材１１４，１１５，１１６，１１７（以後、一次転写ローラと記す）、中間転写材１１８上に形成された画像を記録紙Ｐに転写する転写ローラ１１９部材（以後、二次転写ローラ）が二次転写ユニット駆動カム１２１にて駆動される二次転写ユニット１２０に配設されている。更に、記録紙Ｐの電荷を除去し、中間転写材１１８からの分離を促進するための放電部材１２２（以後、除電針と記す）が配設されている。
【００３４】
更に、除電針１２２の下流に記録紙Ｐ上に転写されたトナー像を熱定着するために内部に加熱用のハロゲンヒータ１２３を備えた定着ローラ１２４と加圧ローラ１２５対、定着ローラ１２４と加圧ローラ１２３対の下流には、記録紙Ｐを排紙する排紙ローラ対１２６，１２７が配設されている。
【００３５】
二次転写ローラ１１９は、通常、二次転写ユニット駆動カム１２１、二次転写ユニット１２０により中間転写材１１８から離間されており、記録紙Ｐに中間転写材１１８上の画像を転写するときのみ、二次転写ユニット駆動カム１２１、二次転写ユニット１２０により当接される。
【００３６】
図１は高圧電源部の二次転写バイアス制御部を示す回路であり、正ＤＣバイアス出力回路、負ＤＣバイアス出力回路、負荷電流検出回路から構成されている。正ＤＣバイアス制御部は、３３ｋＨｚＤｕｔｙ５０％のＣＬＫＡ１によりＦＥＴ３が駆動されＦＥＴ３のドレイン端子は抵抗４及び５で駆動用電源を分圧した電圧に接続され更にＦＥＴ６のゲートを駆動する。ＦＥＴ３ゲート−ＧＮＤ間に接続されている抵抗２はＦＥＴ３のゲートに対する静電気対策抵抗である。ＦＥＴ６のドレインは、フライバックトランスの一次巻線及び共振用コンデンサ７と接続されている。
【００３７】
フライバックトランス８の一次巻線の他方はトランジスタ１０、抵抗１１，１３、オペアンプ１４、コンデンサ１５及び制御端子ＤＣＰＣＮＴ１６により制御される電圧が印加される。ここで、アルミ電解コンデンサ９は、フライバックトランス８駆動時の急峻な電流変化の場合にも駆動電圧の変動を無くするためのコンデンサである。このようにフライバックトランス８の一次巻線をある一定の制御電圧で駆動することによりフライバックトランス８の出力端子ＴＲ２ＯＵＴ１７には、制御電圧に相当する高圧ＤＣバイアスが出力される。
【００３８】
一方、負ＤＣバイアス出力は、４２ｋＨｚ正Ｄｕｔｙ２０％のクロック信号ＣＬＫＢ２９にてＦＥＴ２７を駆動してＦＥＴ２７のドレイン端子がインバータトランス３０の一次巻線に接続されている。インバータトランスの一次巻線の他一方は、ダイオード２６にてＧＮＤに接続されスナバを形成している。もう一方の一次巻線は、トランジスタ１３、抵抗２１，２２、ダイオード２４、オペアンプ１９、コンデンサ２０、負ＤＣバイアス制御用電圧ＤＣＣＯＮＴ１８により制御される電圧が印加されている。アルミ電解コンデンサ２５は、インバータトランス３０の一次巻線印加電圧を一定とするためにデカップリングコンデンサである。
【００３９】
このように一次巻線を駆動することによりインバータトランス３０の二次巻線には高圧ＡＣ電圧が発生する。この高圧ＡＣバイアスを高圧コンデンサ３１，３４、高圧ダイオード３１，３２により構成される倍整流回路によって高圧負ＤＣバイアスが生成される。ここで、抵抗３５は、倍整流回路に配置された高圧コンデンサ３４の放電用ブリーダ抵抗である。このインバータトランス及び倍整流回路にて生成された負ＤＣバイアスは、フライバックトランス８の二次巻線入力端子に接続され、フライバックトランス８の二次巻き線を通じて出力端子ＴＲ２ＯＵＴに出力される。抵抗３６は、高圧バイアス出力検出用抵抗であり、フライバックトランス８に内蔵されている高圧抵抗と直列に接続され出力制御用オペアンプの反転入力端子（正バイアス制御部）、非反転入力端子（負バイアス制御部）に接続される。
【００４０】
Ｖｉｓｎｓ４６端子は電流検出出力端子であり、不図示の画像形成装置エンジン制御回路に接続される。電流検出回路は、抵抗３７，３８，４３，４５，４７、コンデンサ４１，４４、ダイオード３９，４０にて構成されている。この回路に基準電圧はＶｓであり、抵抗３７，３８及び基準電圧にて生成される。負荷電流“零”にてＶｓを示し、正負荷電流が大きくなるに従って電圧は増加する。又、負負荷電流が大きくなった場合には電圧は減少する。
【００４１】
次に、二次転写ローラの当接、離間時状態について説明する。
【００４２】
先ず、当接時は、二次転写ローラ１１９は、二次転写ユニット駆動カム１２１により二次転写ユニット１２０ごと持ち上げられ、中間転写体１１８を挟み込むように二次転写対抗ローラに押し付けられている。又、離間時には二次転写ローラ１１９は、二次転写ユニット駆動カム１２１により、二次転写ユニット１２０ごと引き下げられ、検出用抵抗Ｒｓ１３３に接して中間転写体１１８と二次転写対抗ローラからは隔離される。
【００４３】
ここで、二次転写ユニット駆動カムの動作を図５により説明する。
【００４４】
図５において、１３２はクラッチであり、電圧を印加するとアクチュエータを吸引して図中矢印方向へ作動する。図５においては、二次転写駆動用カム１２１は反時計方向に回転するよう配置されており、クラッチ作動により反時計方向に回転する。実線で示す位置にて停止している二次転写駆動用カム１２１に付いているクラッチに一定時間のみ電圧印加することにより、二次転写駆動用カム１２１は破線に示す位置まで移動して停止する。この位置が二次転写ユニットの当接位置とし、実線の位置を離間位置とする。クラッチの動作１回毎に、二次転写ユニットは当接／離間位置を繰り返す。
【００４５】
ここで、二次転写バイアスＴＲ２ＯＵＴ１７と、検知電流（出力電流）の関係は二次転写ローラ当接時には、印加電圧増加に対して一次的に増加する。又、二次転写ローラ離間時には、印加電圧ＴＲ２ＵＵＴ１７に拘らず流れない。即ち、Ｖｉｓｎｓ４６端子にはＶｓが現れる（実際には、システム構成に伴う微小リーク電流は流れるものの、本実施の形態には影響ないために流れないものとして説明を行う）。
【００４６】
本実施の形態にて使用した二次転写ローラの電気抵抗値は２５０ＭΩである。
【００４７】
図７に印刷終了時に二次転写バイアスＯＦＦ、二次転写ローラ離間の動作タイミングを示す。
【００４８】
印刷完了時に二次転写バイアスをＯＦＦすることにより、二次転写バイアスは０Ｖになる筈であるが、画像形成装置内部の二次転写バイアスの配線容量等の影響により残留電位が現れる。この残留電位によって、二次転写ローラには二次転写バイアスＯＦＦにも拘らずに電流が流れ続ける。このために電流検出端子Ｖｉｓｎｓ４６には電圧が現れる。
【００４９】
画像形成装置本体のエンジン制御部（不図示）は、この電流検出端子Ｖｉｓｎｓ４６電圧を監視して、二次転写電流が流れ無い状態を示す電圧Ｖｓを検知するまでは、二次転写ローラの離間動作を実行せず、二次転写電流が流れていない状態を示す電圧Ｖｓを検知した時点において初めて二次転写ローラ離間動作を行う。
【００５０】
このように、二次転写ローラに流れてる電流を検知して二次転写ローラの離間動作実行タイミングを決定することにより、二次転写接点部位を残留バイアスの消滅しないタイミングにて開放して、微小放電を発生させたりすることがなくなるとともに、機器間或はＯＦＦ直前に印加していた二次転写バイアスの大きさに拘らず、適切なタイミングでの離間動作実行をすることが可能となる。
【００５１】
又、残留バイアスの低減時間が長い場合には、意図的に負バイアスを印加することで、残留バイアス低減時間を短縮することも可能であり、このような制御を行う場合にも、本発明の制御は有効となる。
【００５２】
＜実施の形態２＞
次に、本発明の実施の形態２について説明する。
【００５３】
本実施の形態の回路構成は図１と同じであるために詳細説明は省略する。本実施の形態の特徴は、画像形成装置が非印刷状態である間に、二次転写ローラを一意的に中間転写体に当接し、任意の二次転写バイアスを１回或は複数回ＯＮ／ＯＦＦして、電流検知手段で検出される二次転写ローラに流れる電流を検知し、二次転写バイアスＯＦＦから二次転写電流が流れなくなるまでの時間を計測して、その計測された時間を基に、二次転写バイアスＯＦＦから二次転写ローラ離間動作開始までの時間を算出して、バイアスＯＦＦからローラ離間までに要する時間の短縮を図るようにしたことである。
【００５４】
ここで、図８に基づいて本実施の形態の詳細説明を進める。
【００５５】
画像形成装置が非印刷状態において、先ず、二次転写ローラを中間転写体に当接し、その後、二次転写高圧バイアスＨＶＴ２（Ｖ）を印加する。二次転写高圧バイアス印加後に二次転写ローラに流れる電流を検出する手段からの出力Ｖｉｓｎｓ４６端子の出力電圧を画像形成装置エンジン制御部に配置されているＣＰＵのＡ／Ｄポートにより検出する。本実施の形態の場合二次転写ローラ抵抗＝２５０ＭΩであり、二次転写高圧バイアス電圧ＨＶＴ２＝１，５００Ｖとすると、二次転写ローラに流れる電流は、
１５００Ｖ／２５０ＭΩ＝６μＡ
検出電圧は、１．７８２Ｖとなる（１．５＋６μＡ＊４７ｋΩ）。
（図１中、抵抗４３＝４７ｋΩ、Ｖｓ＝１．５Ｖ）
この検出電圧が安定した時点において、二次転写高圧バイアスをＯＦＦする。その後、継続して検出電圧をモニタし、二次転写バイアスＯＦＦから検出電圧がＶｓ＝１．５Ｖとなるまでの時間を計測する。
【００５６】
本例では、検出電圧が１．７８２Ｖから１．５Ｖに降下するのに要した時間ｔＴ２ｏｆｆ＝２０ｍＳであった。二次転写高圧バイアス１，５００Ｖ印加にてバイアスＯＦＦしたときの、残留バイアスによって流れる電流は２０ｍＳであるため、二次転写高圧バイアス７５Ｖにて、１ｍＳの時間を必要とすることとなる。
【００５７】
ここで算出された二次転写バイアス残留時間７５Ｖ／１ｍＳを基準にとして、印刷終了時の二次転写ローラ離間時において、バイアスＯＦＦからローラ離間開始までの待ち時間を決定する。例えば、二次転写ローラ離間直前に印加されていた二次転写高圧バイアスが、２，２５０Ｖであったとすると、バイアスＯＦＦから二次転写ローラ離間開始までの待ち時間は、２２５０／７５＝３０ｍＳとなる。
【００５８】
画像形成装置は印刷終了時に二次転写バイアスＯＦＦから３０ｍＳの待ち時間をあけた後に、二次転写ローラ離間動作を実行する。
【００５９】
このような、制御を実行することにより二次転写バイアスの残留バイアスによる二次転写バイアス供給接点部位の微小放電もなく、更に必要以上に長い待ち時間を必要としない二次転写制御動作が可能となる。
【００６０】
＜実施の形態３＞
次に、本発明の実施の形態３について説明する。
【００６１】
回路構成は実施の形態１と同じであるために回路動作の説明は省略する。本実施の形態の特徴は、画像形成装置組み立て時に１回だけ（場合によっては複数回）、通常使用で想定されるバイアスに比べて低い二次転写バイアスを印加した状態にて、二次転写ローラを離間動作させて、二次転写ローラに流れる電流検出手段からの出力電圧を監視することで、二次転写ローラ離間駆動信号ＯＮから、実際に二次転写ローラが中間転写体から離間する時間を算出し、二次転写バイアスＯＦＦから、二次転写ローラ離間信号ＯＮまでの時間からこの算出時間を引いた時間にて二次転写ローラを離間するものである。
【００６２】
図９を用いて説明を進める。
【００６３】
画像形成装置は、先ず二次転写ローラを当接状態として、次に、二次転写高圧バイアスを印加する。本例では５００Ｖを印加している。二次転写バイアスを５００Ｖ印加した場合の二次転写ローラ電流は、二次転写ローラ抵抗は２５０ＭΩであるために、
５００Ｖ／２５０ＭΩ＝２μＡ
であり、検出電圧はＶｉｓｎｓは、
Ｖｉｓｎｓ＝１．５＋（２μＡ＊４７ｋΩ）＝１．５９４Ｖ
となる。
【００６４】
画像形成装置は、この１．５９４Ｖの検出電圧が安定して検知できることを確認する。その後、二次転写ローラ離間信号をＯＮさせる。この期間中においても画像形成装置のエンジン制御部に配置されている不図示のＣＰＵのＡ／Ｄ入力部において、検出電圧値を継続的に検出する。又、二次転写ローラ離間信号ＯＮと同時刻にＣＰＵのタイマカウンタ値をメモリ１に格納する。二次転写ローラ離間信号出力後に二次転写ローラが中間転写体から離間すると、検出電圧は一瞬のうちに、Ｖｓ＝１．５Ｖまで低下する。この時点で画像形成装置内に配置されているＣＰＵのタイマカウンタの値をメモリ２に格納する。
【００６５】
メモリ２の値とメモリ１の値の差分から、二次転写ローラ離間信号出力から、実際に二次転写ローラの離間するまでの時間ｔＴ２２ｏｆｆを算出することが可能となる。この時間は、画像形成装置毎に異なる値となると同時に、同一機体においては大きな変化はないことから、組み立て時に一度計測し、不揮発性メモリに格納しておくことにより、何度も本制御を実行する必要がなく、微小放電による接点部位の接触性劣化等の不具合の発生を最小限に留めることが可能となる。
【００６６】
画像形成装置が、二次転写バイアスＯＦＦから二次転写ローラ離間を実行する場合に、予め設定されている待機時間ここではｔＴ２ｗａｉｔから機体毎に計測された二次転写ローラ駆動時間ｔＴ２２ｏｆｆを減じた時間にて二次転写ローラ離間信号をＯＮする。これにより、機体毎の二次転写ローラユニットの駆動時間に応じた最適な、駆動タイミングにて、二次転写ローラを離間することが可能であり、更に、確実に残留バイアスのない状態での離間動作を実行することが可能となる。
【００６７】
これまでに個別に説明を進めた実施の形態においては、それぞれを連携させ或は複合的に使用しても、本発明の範疇であることとする。
【００６８】
これまでの実施の形態は、二次転写ローラについて説明を進めてきた。しかしながら、本発明を使用することにより中間転写材への一次転写ローラ、帯電ローラ、現像スリーブ等の当接離間及び有無検知を行うことが可能である。更に、高圧ＡＣバイアスを用いることにより、容量性成分の比率の多い帯電ローラ、現像スリーブ等の当接離間制御についての応用も可能である。
【００６９】
又、負荷電流を電圧変換して判断する画像形成装置のエンジンコントローラの素子をＣＰＵとしていたが、判断用素子はこの限りではなく、ＤＳＰ、ハードウェア回路等を用いても良い。
【００７０】
【発明の効果】
以上の説明で明らかなように、本発明によれば、二次転写ローラ等の当接離間するユニットにおいて、高圧バイアスＯＦＦとローラ離間の時間的関係を適切に制御することが可能となり、離間時における高圧バイアスＯＦＦ後の残留バイアスにより発生する微小放電を無くすることができ、長期間使用したときの高圧接点部位の接触抵抗の増加等の接点接触性能の劣化の可能性を低減できるとともに、更に、機体におけるローラ駆動ばらつきを装置組み立て時に記憶させておくこと或は残留バイアスの低減特性を認識することにより、画像形成装置各々に最適な動作条件にて駆動制御可能となるため、無駄な待ち時間等を省くことが可能となる。
【００７１】
従って、機器内部に当接離間を行うユニット及びユニットに高圧バイアスを供給する供給経路における微小放電発生による接点接触性能を劣化させる可能性の極めて低く、更に、離間動作時間を期待ごとに最適に実行することができる画像形成装置の提供が可能となる。
【図面の簡単な説明】
【図１】回路図である。
【図２】ＬＢＰ構成図である。
【図３】二次転写ローラ当接時の構成図である。
【図４】二次転写ローラ離間時の構成である。
【図５】クラッチ、カム構成図である。
【図６】印加電圧−電流特性図である。
【図７】本発明の実施の形態１における検知タイミング（印加電圧、検知電流）である。
【図８】本発明の実施の形態２における検知タイミング（印加電圧、検知電流）である。
【図９】本発明の実施の形態３における検知タイミング（印加電圧、検知電流）である。
【符号の説明】
１００レーザビームプリンタ（ＬＢＰ）
１０１デッキ
１０２ピックアップローラ
１０５レジストローラ対
１０６〜１０９レーザスキャナ部
１１０〜１１３プロセスカートリッジ
１１４〜１１７一次転写ローラ
１１８中間転写材
１１９二次転写ローラ
１２０二次転写ユニット
１２１二次転写ユニット駆動カム
１２２除電針

Claims

転写部材と転写部材に高圧電圧を印加する高圧電源と、高圧電源出力を転写部材に供給する給電部と、転写部材の当接離間を行う駆動機構と、前記転写部材及び検出用素子に流れる電流の電流検出回路手段と、電流電圧変換手段と、電圧検出手段と、検出電圧判断手段を有し、当接離間の駆動を電流検出回路手段により検出される値によって制御することを特徴とする画像形成装置。
転写材に印加されている高圧バイアスＯＦＦ後の機体内残留バイアスの低減時間を計測し、その計測時間を基に転写部材の離間動作タイミングを制御することを特徴とする請求項１記載の画像形成装置。
転写部材を離間動作する際の離間信号出力から実際に離間するまでに要した時間を計測して記憶素子に記憶させておいて、この時間を基に離間信号出力タイミングを制御することを特徴とする請求項１記載の画像形成装置。
転写部材への給電手段と駆動機構が分離されていることを特徴とする請求項１〜３の何れかに記載の画像形成装置。
転写部材への給電手段と駆動機構が一体であることを特徴とする請求項１〜３の何れかに記載の画像形成装置。
検出回路の結果を演算処理する素子（検出判断手段）をＣＰＵとしたことを特徴とする請求項１〜５の何れかに記載の画像形成装置。
検出回路の結果を演算処理（検出判断手段）するハードウェア回路を有することを特徴とする請求項１〜５の何れかに記載の画像形成装置。
検出回路の結果を演算処理（検出判断手段）するＤＳＰを有することを特徴とする請求項１〜５の何れかに記載の画像形成装置。
転写部材に正負の直流電圧を印加できる高圧電源を有することを特徴とする請求項１〜８の何れかに記載の画像形成装置。
転写部材はローラであることを特徴とする請求項１〜８の何れかに記載の画像形成装置。
転写部材と当接する被当接部が中間転写体であることを特徴とする請求項１〜１０の何れかに記載の画像形成装置。
転写部材と当接する被当接部が感光ドラムであることを特徴とする請求項１〜１０の何れかに記載の画像形成装置。
少なくとも２つ複合して使用することを特徴とする請求項１〜１０の何れかに記載の画像形成装置。