JP2004327971A - 配線板、配線板の製造方法および電子機器 - Google Patents
配線板、配線板の製造方法および電子機器 Download PDFInfo
- Publication number
- JP2004327971A JP2004327971A JP2004100094A JP2004100094A JP2004327971A JP 2004327971 A JP2004327971 A JP 2004327971A JP 2004100094 A JP2004100094 A JP 2004100094A JP 2004100094 A JP2004100094 A JP 2004100094A JP 2004327971 A JP2004327971 A JP 2004327971A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- conductor
- layer
- layers
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
【課題】 限られた面積で複数の回路基板と高密度に接続することができる配線板、配線板の製造方法および電子機器を提供する。
【解決手段】 配線板100は、信号を伝送する1個以上の配線をそれぞれ含む複数の導体層1A〜1Gと、導体層1A〜1Gを絶縁する複数の絶縁層2とを備え、導体層1A〜1Gと絶縁層2とが交互に積層され、複数の導体層1A〜1Gの両端の少なくとも一方に端子1AT〜1GTがそれぞれ形成され、端子1A〜1Gは、導体層1A〜1Gと絶縁層2との積層構造の断面形状において絶縁層2を介して階段状に形成される。
【選択図】 図6A
【解決手段】 配線板100は、信号を伝送する1個以上の配線をそれぞれ含む複数の導体層1A〜1Gと、導体層1A〜1Gを絶縁する複数の絶縁層2とを備え、導体層1A〜1Gと絶縁層2とが交互に積層され、複数の導体層1A〜1Gの両端の少なくとも一方に端子1AT〜1GTがそれぞれ形成され、端子1A〜1Gは、導体層1A〜1Gと絶縁層2との積層構造の断面形状において絶縁層2を介して階段状に形成される。
【選択図】 図6A
Description
本発明は、回路基板を相互に電気接続する配線板、その製造方法およびこれを用いた電子機器に関する。
携帯電話、ノートパソコン、PDAおよびデジタルビデオカメラ等のモバイル電子機器は、小型・薄型・軽量化が急速に進んでいる。さらに高性能化、多機能化に対する要求も著しい。このため、半導体デバイス、回路部品の超小型化、およびこれらの実装技術の高密度化が飛躍的に進展している。
半導体デバイス分野では複数の半導体チップのワンパッケージ化およびモジュール化が進んでいる。このような高集積化によりピン数も増加傾向にある。また回路部品分野ではチップサイズが0.6×0.3mm(0603)から0.4×0.2mm(0402)へと極小化している。
これらの半導体チップおよび回路部品を高密度に実装する高密度回路基板が多く供給されてきている。この高密度回路基板は、搭載ICの高速化、小型化および入出力端子数を増やす高密度化への対応が要求されている。このような高密度回路基板上に形成された入出力端子を如何に高い信頼性を備えて他の回路基板に接続するかが重要な課題となってきている。
例えば2つの構成体を含み、折り畳み可能に構成されるノートパソコンや携帯電話等では、その2つの構成体のそれぞれの回路基板に微細な配線ピッチで形成された入出力端子を、高い接続信頼性を備えて相互に電気的に接続するとともに屈曲に耐え得る材料および構造を備えた接続用の配線板が必要となる。
この様な必要性に対して従来は例えば、ポリイミドフィルムによって形成されたフレキシブル基板の片面または両面に複数の配線をパターンニングし、その両端に接続端子を形成した配線板によって対応してきた。
特許文献1(特開2002−134845号公報)には、従来の配線板が開示されている。図32は従来のフレキシブル配線板90の構成を示す平面図であり、図33はその部分斜視図である。フレキシブル配線板90は、例えば折り畳み式携帯電話の2つの構成体に設けられた2枚の回路基板を接続する。フレキシブル配線板90には、絶縁基板91が設けられている。絶縁基板91は、携帯電話の折り畳み動作時における屈曲応力の集中を避けるための形状をしている。絶縁基板91の上には、複数の配線93が所定のピッチを開けて互いに平行に形成されている。各配線93の両端には、端子92が設けられている。このようなフレキシブル配線板90は、例えばサブトラクティブ法(エッチング法)によって形成する。
回路基板の入出力端子の多端子化に応じて配線93の数を増加させようとすると、絶縁基板91の両面に配線93を形成するか、または配線93のピッチを微細化する必要がある。
特開2002−134845号公報(第6頁、図1)
前述したように、機器やシステムの進展に伴って、配線板には、より多くの配線を高密度に収める要求が高まっている。このため、前述した従来の配線板の構成のように、いかに微細な配線を形成して多数の配線を1層の中に収めるかが配線板を開発、製造する当業者の課題になっている。当業者は、このような配線の微細化のための工法の開発競争の只中にある。
しかしながら本発明者は、配線板を開発、製造する当業者が常識としている配線の微細化という方向に立ちはだかる次に掲げる課題に新たに着目した。
(1)配線93の数を増加させると、配線93の両端に形成する端子92の数が増加するので配線板の大面積化を招く。このため、複数の回路基板と限られた面積で高密度に接続することができない。
(2)配線93のピッチを微細化し、絶縁基板91の両面へ配線93を形成しても、限られた面積内で配線を高密度化するには限界がある。
(3)高周波信号を伝送する場合、配線93を構成する導体の表皮効果により、例えば500MHzの信号を伝送するために必要な導体の表皮の深さは3μm、1GHzの信号を伝送する場合の表皮の深さは2μmとなる。従来の配線板に形成された配線93の導体厚は約40μmであるので、約40μmのうち2〜3μmしか高周波信号の伝送のために利用されていない。従って、高周波信号を伝送する導体の断面積当たりの伝送利用効率が悪い。
(4)携帯電話の折り畳み動作時における屈曲応力の集中を避けるために配線板の形状が複雑となり、配線距離が長くなる。
(5)配線板が、配線数、端子構造および配線板の形状に応じた専用品とならざるを得ないので、製造コストの上昇原因となる。
本発明の目的は、これらの配線の微細化の課題に着目し、配線の微細化とは異なる観点から、限られた面積で複数の回路基板と高密度に接続することができる配線板、配線板の製造方法および電子機器を提供することにある。
本発明に係る配線板は、信号を伝送する1個以上の配線をそれぞれ含む複数の導体層と、前記導体層を絶縁する複数の絶縁層とを備え、前記導体層と前記絶縁層とが交互に積層され、前記複数の導体層それぞれの両端の少なくとも一方に端子を備える配線板において、前記端子は、前記導体層と前記絶縁層との積層構造の断面形状において前記絶縁層を介して階段状に形成されることを特徴とする。
本発明に係る配線板の製造方法は、信号を伝送する1個以上の配線をそれぞれ含む複数の導体層と、前記導体層を絶縁する複数の絶縁層とを備え、前記導体層と前記絶縁層とが交互に積層され、前記複数の導体層のそれぞれの両端の少なくとも一方に端子を備える配線板の製造方法において、前記導体層と前記絶縁層との積層構造の断面形状において前記絶縁層を介して階段状に前記端子を形成することを特徴とする。
本発明に係る配線板の他の製造方法は、信号を伝送する1個以上の配線をそれぞれ含む複数の導体層と、前記導体層を絶縁する複数の絶縁層とを備え、前記導体層と前記絶縁層とが交互に積層される配線板の製造方法において、大気圧よりも減圧された雰囲気で前記導体層と前記絶縁層とを形成することを特徴とする。
本発明に係る電子機器は、複数の回路基板と、前記回路基板を接続する配線板とを備えた電子機器において、前記配線板が、本発明に係る配線板であることを特徴とする。
本発明によれば、限られた面積で複数の回路基板と高密度に接続することができる配線板、配線板の製造方法および電子機器を提供することができる。
本発明者らは、配線を微細化することによって多数の配線を高密度に配線板に収めるという当業者の常識を疑問視し、これに対して、多数の導電層を積層することによって多数の配線を高密度に配線板に収めることを積層コンデンサから新たに着想した。
特開平11−147279号公報には、多数の誘電体層と電極層とを交互に積層した積層コンデンサが開示されている。誘電体層と電極層とは、コンデンサの容量を大きくするために極力薄く形成されており、誘電体層と電極層との積層数は1000層に及ぶ。この積層コンデンサは、コンデンサとして機能すればよいため、電極層は、極性を交互に変えて積層しているだけであり、切り出した端面に露出した電極層に共通の外部電極を形成することによって電極層を引き出している。このため、各層の電極を個別に引き出すことはできないため、配線板に利用することは困難であった。具体的には、端面に露出した各電極層の積層ピッチは1μm未満なので、このように微細な電極ピッチの断面から各電極層ごとに個別の配線を引き出すことは極めて困難である。
そこで本発明者らは、幅広の信号配線を構成する薄膜導体層と、各導体層を絶縁する絶縁層とを交互に積層して多数の信号配線を高密度に収めることを可能とし、さらに各導体層の信号配線ごとに個別に端子を取り出す構成に新たに着目し、本実施の形態の配線板と他の回路基板、半導体および電子部品等との端子接続を容易にした。
信号配線を幅広にすることで、導体層を薄くしても配線抵抗が上昇せず、多数の導体層を積層しても薄い配線板を形成できる。各導体層の一端の表面を順番に階段状に露出させて、その露出面に端子を備えることで、各導電層ごとに容易に端子を形成できる。
従来の配線板のように微細な配線を用いると、配線を露出させても、その配線ピッチが細かいために端子部に大きなランドを設けないと、接続すべき他の回路基板との位置合せおよび接続自体が困難になる。また大きなランドを設けると、高密度配線化を阻害するという相反する課題が生じる。
これに対して本実施の形態では、幅の広い信号配線を用いているので、信号配線の表面をそのまま露出させれば、大きな端子を設けることができるので、他の回路基板との接続も容易になる。
また、多数の導体層を積層して信号配線を高密度化しているので、高密度配線化と相反せずに、露出した端子部の面積を広くとることができる。このため、従来の配線板のように微細なバイアホールを形成する必要がないので、大きな開口径で厚さの薄い、いわゆるアスペクト比の低いバイアホール接続およびバンプ接続が実現できる。このようなバイアホール接続等において、その厚さが開口径を超えるアスペクト比の高い接続では、安定な接続が確保できず、熱サイクル等による劣化が生じるため、信頼性の確保が難しくなる。これに対して本実施の形態では、アスペクト比の低いバイアホール接続およびバンプ接続が実現できるので、安定性および信頼性の高い接続が実現できる。また、導体層および絶縁層が薄いため、多数の配線を積層しても従来の配線板に比べて総厚さを格段に薄くできることも、このような低アスペクト比の接続を可能としている大きな要因である。
本実施の形態に係る配線板において、端子は、導体層と絶縁層との積層構造の断面形状において絶縁層を介して階段状に形成される。このため、階段状の端子によって複数の回路基板と高い接続信頼性を備えて高密度に接続することができる。また、端子間の短絡を効果的に防止することができる。
この実施の形態では、前記導体層と前記絶縁層とは、大気圧よりも減圧された雰囲気で形成されることが好ましい。アスペクト比が極めて小さい導体層を形成できるため、高周波信号を伝送するときの導体の表皮効果によって導体として機能しなくなる導体層深部の比率が極めて少なく、配線が幅広なため、高周波信号にとって有効に働く表面の面積が広いことから、導体損失を回避することができるからである。
前記複数の導体層は、3個以上の薄膜導体層であることが好ましく、積層する導体層の数が多いほど従来の配線板よりも高密度に配線するためである。さらに薄膜導体層を30層以上積層すると、フレキシブルでありながら従来の配線板よりも高密度な配線を実現できるという格別な効果が得られる。
前記複数の導体層の1つ以上は、複数の配線を含むことが好ましい。導体層一層当たりの配線数が増加するため、配線密度を一層向上させることができるからである。
前記複数の導体層の1つに含まれる配線の数と前記複数の導体層の他の1つに含まれる配線の数とが互いに異なることが好ましい。伝送する高周波信号の周波数に応じて最適のインピーダンスを得るために、配線の幅を互いに異ならせることができるためである。
前記複数の導体層の少なくとも2つは、前記2つの導体層に挟まれる他の導体層の配線をシールドするシールド層を含むことが好ましい。高密度に配線された導体層間に発生するクロストーク等の電磁妨害をシールド層によって抑制することにより、ノイズの発生を低減することができる。
前記複数の導体層の1つ以上は、複数の前記配線を含み、前記複数の配線のそれぞれが前記端子を備えることが好ましい。複数の回路基板をより一層高密度に接続するためである。
前記端子は、中央に積層された導体層から両側の導体層に向かって階段状に配置されることが好ましい。配線板の両面から同時に2枚の回路基板と接続することができるので、電子機器の小型化に有効だからである。
前記端子は、前記導体層と前記絶縁層との積層方向から見て、縦一列、横一列およびマトリックス状のいずれかの態様に配置されることが好ましい。接続する回路基板の電極配置に応じて端子を構成するためである。
前記端子は、前記導体層と前記絶縁層との積層方向から見て、前記配線の長手方向に斜交する方向に沿って配置されることが好ましい。接続する回路基板の電極配置に応じて端子を構成するためである。
前記端子は、前記導体層と前記絶縁層との積層方向から見て、V字形状に配置されることが好ましい。接続する回路基板の電極配置に応じて端子を構成することができるとともに、導体層一層当たり複数個の端子を備えることができる。また積層された異なる導体層の配線は互いに交差できるので、配線板の両端に非対称に設けた端子を、配線を迂回させることなく最短距離で接続することが可能となる。
前記端子は、前記絶縁層に覆われる前記導体層よりも厚いことが好ましい。端子の接続強度と接続信頼性とを向上させるためである。
前記端子の上に、バンプが形成されることが好ましい。回路基板の電極との接続において極めて優れた接続信頼性を得るためである。
各バンプは、その先端に電気的接続面を有し、各電気的接続面は、同一面内に形成されることが好ましい。接続される回路基板の端子面の高さに段差を生じていても、回路基板の端子と接続するときにバンプ高さの変形可能範囲内で端子間の段差をなくすことができるので、接続信頼性に優れた高密度接続が可能となる。
前記端子を覆う保護層と、各端子にそれぞれ接続するために前記保護層に形成されたビアホール導体と、前記保護層の表面に形成され、各ビアホール導体とそれぞれ接続する複数の電極とをさらに備えることが好ましい。回路基板と接続するための電極を同一平面上に形成することができるため、回路基板との接続条件を緩和することができる。
各端子は、突出して形成され、その先端に電気的接続面を有し、各電気的接続面は、同一面内に形成されることが好ましい。配線数が多く導体層および絶縁層の層数が多くなる場合においても、下層から引き出される端子と、上層から引き出される端子との間の段差をなくすことができ、接続信頼性に優れた高密度接続が可能となるからである。
前記導体層と前記絶縁層とは、真空蒸着法、スパッタ法およびCVD法の少なくとも1つによって形成されることが好ましい。高周波信号における表皮効果が生じても、導体層深部の無効となる断面積を減らし、導体層のすべてを高周波信号にとって有効に導体として機能させられる薄さに導体層を形成することができるからである。
本実施の形態に係る配線板の製造方法では、導体層と絶縁層との積層構造の断面形状において絶縁層を介して階段状に端子を形成する。このため、階段状の端子によって複数の回路基板と高い接続信頼性を備えて高密度に接続する配線板を製造することができる。
この実施の形態では、前記導体層の一端に給電しながらメッキして前記端子を形成することが好ましい。下層の導体層から引き出される端子と上層の導体層から引き出される端子との間で段差をなくすためである。
各端子は、バンプによって構成されており、開口を有するマスクで前記導体層の一端をマスキングし、マスキングされた前記導体層の一端に給電しながら前記マスクの開口内にメッキして前記バンプを形成することが好ましい。各バンプの大きさ、特に高さ方向の大きさを調整することによりバンプ間の段差をなくすことができ、接続信頼性に優れた高密度接続が可能となる。
各端子は、バンプによって構成されており、前記導体層の一端に導電体を堆積させて前記バンプを形成することが好ましい。下層の導体層から引き出される端子と上層の導体層から引き出される端子との間で段差をなくすためである。
各バンプの高さを同一面にそろえるために各バンプの先端を平板で加圧することが好ましい。各バンプの高さ方向の大きさを調整するためである。
本実施の形態に係る配線板の他の製造方法では、大気圧よりも減圧された雰囲気で前記導体層と前記絶縁層とを形成する。このため、アスペクト比が極めて小さい導体層を形成できる。その結果、高周波信号を伝送するときの導体の表皮効果に基づく導体損失を回避することができる。
以下、図面を参照して本発明の実施の形態を説明する。本発明は下記の実施の形態に限定されるものではない。また、本発明は下記の実施の形態を組み合わせて用いても良い。
(実施の形態1)
図1Aは実施の形態1に係る配線板100の構成を示す斜視図であり、図1Bはその断面図である。配線板100は、複数の導体層1と、導体層1を絶縁する複数の絶縁層2とを備えている。導体層1と絶縁層2とは交互に積層されている。導体層1と絶縁層2とは、大気圧よりも減圧された環境下において例えば真空蒸着法、スパッタ法またはCVD法等によって形成されている。
図1Aは実施の形態1に係る配線板100の構成を示す斜視図であり、図1Bはその断面図である。配線板100は、複数の導体層1と、導体層1を絶縁する複数の絶縁層2とを備えている。導体層1と絶縁層2とは交互に積層されている。導体層1と絶縁層2とは、大気圧よりも減圧された環境下において例えば真空蒸着法、スパッタ法またはCVD法等によって形成されている。
導体層1と絶縁層2との断面形状は、厚さ方向よりも幅方向が長い。厚さ方向の長さに対する幅方向の長さの比を示すアスペクト比は、少なくとも1000を超えている。特に導体層1の厚さは、高周波信号の伝送時に表皮効果が生じても、導体層深部の無効となる断面積を減らし、導体層のすべてを高周波信号にとって有効に導体として機能させる程度にまで薄く形成されている。
このように構成された配線板100は、以下のようにして製造される。まず、大気圧よりも減圧した雰囲気中に設置され冷却しながら回転するローラを用意する。そして、その回転するローラに支持基材を巻き付ける。次に、プラズマ放電等により荷電粒子を金属インゴットに当てて蒸気化させた金属を支持基材の表面に付着させる蒸着工程と、ヒータ等の加熱手段で蒸気化させた樹脂を支持基材の表面に付着させる蒸着工程とを繰り返す。
上記製造方法では、2×10-4Torr程度の真空度に調節し蒸着を行った。この程度の真空度にしないと蒸気となりにくく、また製膜できたとしても不純物を含むため、電気伝導度や絶縁性等の特性に課題が生じるおそれがあるからである。また回転するローラの温度は約0℃に、回転速度は100m/min程度の周速度となるように設定した。
付着させる金属は、金、銀、白金等の貴金属、銅、アルミ、錫、亜鉛等種々の材料によって構成されている。付着させる樹脂の材料は、アクリレート樹脂およびビニル樹脂を主成分とする材料が望ましく、具体的には(メタ)アクリレートモノマー、多官能ビニルエーテルモノマーが好ましく、中でも、シクロヘキサンジメタノールジビニルエーテルモノマー、シクロペンタジエンジメアノールジアクリレート等もしくはこれらの炭化水素基を置換したモノマーが、電気特性、耐熱性および安定性の点で特に好ましい。
上記製造方法で用いた支持基材は、厚みは問わないが、引っ張り強度の大きなポリイミド、ポリエチレンテレフタレートおよびポリエチレンナフタレートなどの材料によって構成すれば、薄い支持基材とすることができる。支持基材を剥離せずに多層配線基板としても用いてもよい。
付着させた絶縁層2および導体層1の厚みに特に制限はないが、配線板の総厚みを抑制するためにはできるだけ薄くした方が望ましい。ただし薄くすると抵抗値が上昇するので、その場合は幅を広くして抵抗値の上昇を抑制することが必要である。
1GHz以上の高周波信号を表皮電流効果に基づいて伝送するためには、導体層1は少なくとも2μm程度の厚みがあれば十分である。伝送する信号の周波数が高周波になればなるほど、表皮電流効果に基づいて導体層1の厚みを薄くすることができる。そのため実施の形態1に係る配線板100は、伝送する信号の周波数が高周波になればなるほど、全体の厚みを薄く構成することができるといった格別の効果を有している。
絶縁層2の厚みは、特に高周波信号を伝送するときは、インピーダンスとの整合を考えて所定の厚みにコントロールする必要がある。もちろんその際には導体層1の幅も重要な寸法となる。伝送する信号の電流および電圧が大きいときは、絶縁層2の厚みを大きくすると信頼性が向上することは言うまでもない。
実施の形態1に係る配線板100においては、導体層1の一層当たりの厚みを約0.7μm、絶縁層2の厚みを約0.5μm、導体層1および絶縁層2の幅を5mmにて作製することができた。後述する実施の形態2以降においても、交互に積層された導体層と絶縁層とは、前述した製造方法と同様の方法で作製した。
従来のフレキシブル配線板は、厚さ25μmのポリイミドフィルムの上に厚さ20μmの接着層を用いて厚さ35μmの銅箔の導体を接着し、銅箔をパターニングした後、さらに厚さ20μmの接着層を用いて厚さ25μmのポリイミドフィルムを接着して、銅箔パターンの両面をポリイミドフィルムで挟み込む構成を有している。この従来のフレキシブル配線板の総厚さは、100μmを超えるので、フレキシブル配線板を2層積層した多層配線でも総厚さが200μmを超えてしまう。板状の材料の曲げ剛性は、板厚の3乗に比例して高くなることが理論的に知られている。フレキシブル配線板の総厚さが200μmを超えると、急激に曲げ剛性が高くなりフレキシブル性が失われる。総厚さが200μmを超えるフレキシブル配線板を無理やり曲げると、表面の歪が大きくなるので、配線が破断または劣化する。
これに対して実施の形態1に係る配線板は、例えば厚さ1.5μmの30層の導体層と、厚さ5μmの31層の絶縁層とを交互に積層しても、総厚さは200μmよりも薄い196.5μmである。このため、30層の導体層を積層してもフレキシブル性を発揮することができる。さらに厚さ0.5μmの導体層と、厚さ0.2μmの絶縁層とを交互に積層して、200層の配線板を作製しても総厚さは150μmよりも薄いので、フレキシブル性に優れた配線板を得ることができる。
一般的に、配線板においては、互いに交差する配線を一層の導体層に収めることはできないので、このような配線は互いに交差させないために、他のランドおよび配線を迂回して配線する必要がある。このため、1層の配線板では配線自由度が極めて制限される。前述した従来の配線板でも積層数が高々2層であるために、配線数が多数になると、配線自由度の制約が依然として大きい。
これに対して本実施の形態に係る配線板では、前述したように30層以上積層できるために、配線数が多数になっても配線の自由度を高くすることができる。
以上のように実施の形態1によれば、信号を伝送する1個以上の配線をそれぞれ含む複数の導体層1と、導体層1を絶縁する複数の絶縁層2とが交互に積層されている。このため、限られた面積で、信号を伝送する配線の数を増やすことができる。その結果、配線密度の高い配線板を提供することができる。
図2は、実施の形態1に係る他の配線板100Aの構成を示す断面図である。図1Aおよび図1Bを参照して前述した配線板100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
図2に示すように、導体層1の全面が絶縁層2または他の絶縁材料によって被覆された構造であっても良い。配線板100Aは、絶縁層2の幅を導体層1の幅よりも広くして順次堆積させる工程によって製造すればよい。図1Bに示す配線板100を形成した後、その全面に絶縁材料を被覆させる工程を付加することによって配線板100Aを製造してもよい。
(実施の形態2)
図3は、実施の形態2に係る配線板100Bの構成を示す断面図である。前述した実施の形態1に係る配線板100は、積層された導体層1のそれぞれが1個の配線を形成する1層1配線の構成を有していた。実施の形態2では、1層の導体層に複数の配線が形成される。
図3は、実施の形態2に係る配線板100Bの構成を示す断面図である。前述した実施の形態1に係る配線板100は、積層された導体層1のそれぞれが1個の配線を形成する1層1配線の構成を有していた。実施の形態2では、1層の導体層に複数の配線が形成される。
図3に示すように、導体層1、1PA、1PB、1PC、1PDおよび1PEは互いに同数または異なる数の1個以上の配線を含む。導体層1は1層1配線であるが、例えば導体層1PAは4個の配線3AA、3AB、3ACおよび3ADを含み、導体層1PBは5個の配線3BA、3BB、3BC、3BDおよび3BEを含む。各導体層に形成された複数の配線の配線幅は、伝送する高周波信号の周波数に応じて互いに異なる幅にしてもよい。
(実施の形態3)
図4Aは実施の形態3に係る配線板100Cの構成を示す斜視図であり、図4Bはその断面図である。図1Aおよび図1Bを参照して前述した配線板100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。複数の導体層1の一端は、複数の絶縁層2の一端とともに階段状に形成されている。
図4Aは実施の形態3に係る配線板100Cの構成を示す斜視図であり、図4Bはその断面図である。図1Aおよび図1Bを参照して前述した配線板100の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。複数の導体層1の一端は、複数の絶縁層2の一端とともに階段状に形成されている。
図5は、実施の形態3に係る他の配線板100Dの導体層1の長手方向に垂直な断面に沿った断面図である。図4Aおよび図4Bの配線板100Cと同様に、複数の導体層1の一端は、複数の絶縁層2の一端とともに階段状に形成されている。図5に示すように、絶縁層2が導体層1を覆う構造であっても良い。配線板100Dは、絶縁層2の幅を導体層1の幅よりも広くして順次堆積させる工程によって製造すればよい。図4Aに示す配線板100Cを形成した後、その全面に絶縁材料を被覆させる工程を付加することによって配線板100Dを製造してもよい。
図6Aは実施の形態3に係るさらに他の配線板100Eの構成を示す断面図であり、図6Bはその平面図である。配線板100Eは、複数の導体層1A、1B、1C、1D、1E、1Fおよび1Gと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1A〜1Gと絶縁層2とは交互に積層されている。導体層1A〜1Gの一端は、絶縁層2の一端の露出部2Aによって絶縁されて露出しており、露出部2Aとともに階段状に形成されている。導体層1A、1B、1C、1D、1E、1Fおよび1Gの一端の露出部の全面には、端子1AT、1BT、1CT、1DT、1ET、1FTおよび1GTがそれぞれ設けられ ている。導体層1A〜1Gと絶縁層2とは、減圧された雰囲気中において、例えば真空蒸着法、スパッタ法またはCVD法によって形成される。ここでは、導体層1A〜1Gが1層1配線構造を有する例を説明している。
階段状に形成された端子1AT〜1GTおよび露出部2Aは、絶縁層2と導体層1A〜1Gとを繰り返し真空中で蒸着する多層化の過程で、導体層の付着が不要な絶縁層の端部をレジストで覆ってパターニングして導体層を蒸着し、そして、絶縁層の付着が不要な導体層の端部をレジストで覆って絶縁層を蒸着することを繰り返すことによって得ることができる。最終的にこのレジストを剥離することにより配線板100Eを得ることができる。
レジストは、エステル系、グリコール系およびフッ素系等のオイルによって構成され、レジストで覆うことが必要な部分にのみ液体のオイルをノズルから噴射するインクジェット方式により付着される。このレジストが付着した絶縁層の端部には導体膜は形成されず、そしてレジストが付着した導体層の端部には絶縁層は形成されない。このため、導体層と絶縁層との積層構造の断面形状において絶縁層を介して階段状に端子1AT〜1GTを形成することができる。なお、多層配線板の構成に応じて各層ごとに異なるパターンを書き込む必要があるためインクジェット方式でオイルを付着させるのが望ましい。
実施の形態3ではインクジェット方式によってパターンを形成したが、本発明はこれに限定されない。スクリーン印刷等の他の印刷方法を用いても同様のパターンを形成できることは言うまでもない。
後述する実施の形態に記載されている多層配線板に形成された階段状の端子も、パターンの形状を変えることにより同様の方法にて作成した。実施の形態3の階段状の構造は、前述した実施の形態2のような1層の導体層に複数の配線を形成した配線板に対しても適用することができる。
図6Cは、実施の形態3に係るさらに他の配線板100E1の構成を示す断面図である。配線板100E1は、グランド層12、信号配線層11、グランド層12、信号配線層11、電源層13、信号配線層11およびグランド層12がこの順番に積層されており、各層の間には、絶縁層2がそれぞれ形成されている。グランド層12、信号配線層11、グランド層12、信号配線層11、電源層13、信号配線層11およびグランド層12の一端は、絶縁層2の一端の露出部2Aによってそれぞれ絶縁されて露出しており、露出部2Aとともに階段状に形成されている。
このようにグランド層12および電源層13のようなシールド層によって信号配線層11を挟み込むと、信号配線層11からのノイズの放射をシールド層によって抑制できる。このため、信号配線層11からのノイズが他の回路の動作を妨害することを防止できる。信号配線層11はシールド線によってガードされているので、外部からのノイズが信号配線層11へ悪影響を及ぼすことを防止することができる。そして、シールド層が信号配線層11の間に形成されているので、信号配線層11間のクロストークも防止することができる。
伝送する信号の周波数が非常に高くなると、外部のノイズからうける影響が無視できなくなる。そのため図6Cに示すように信号配線層11をグランド層12および電源層13のようなシールド層によって挟み込む構成を取ると、ノイズに対して極めて強い配線板を得ることができる。従来の配線板であると上述のような構造をとると厚みが増大し、電子機器の小型・薄型化の障壁となっていた。しかしながら、実施の形態3の構造によって配線板が極めて薄く形成できるので、ノイズに対して強く、薄い配線板を得ることができる。
図6Dは実施の形態3に係るさらに他の配線板100E2の構成を示す断面図であり、図6Eは実施の形態3に係るさらに他の配線板100E3の構成を示す断面図であり、図6Fは実施の形態3に係るさらに他の配線板100E4の構成を示す断面図である。
図6Dに示すように、導体層および絶縁層の一端と他端とで階段形状を対称に形成すると、導体層および絶縁層を中心合わせによって積層できるので、配線板を容易に作製できる。特に、シート状の絶縁層の積層が容易になる。
図6Eに示すように、導体層および絶縁層の長さを揃えて、一定間隔でずらしながら積層すると、配線板の作成が容易になる。一定の長さに切断したシート状の導体層と、一定の長さに切断したシート状の絶縁層とを一定間隔でずらしながら交互に重ねればよい。
図6Fに示すように、真空下で蒸着して積層する場合は、各層のパターンを形成する一定の開口を有するマスクを繰り返し使用して配線板100E4を作製することができる。図6Fに示す例では、マスクの開口を一定間隔でずらしながら積層するので、2層目以上の層の右端は、重力の作用により、最下層を支えるベース面まで傾斜して延伸する形状に形成される。従って、各層の左側の端部は階段状に形成されるが、右側の端部は最下層の外表面と同一の面に形成される。
また、図6Dと上下を逆にして、長さがより短い絶縁層および導体層から真空下で蒸着して積層する場合は、図6Fに示す右側の端部のように、両方の端部が最下層を支えるベース面まで傾斜して延伸する形状に形成され、最下層の外表面と同一の面に形成される。
(実施の形態4)
図7Aは実施の形態4に係る配線板100Fおよびその接続状態を説明するための正面図であり、図7Bはその平面図である。実施の形態4では絶縁層2と導体層1A〜1Dとが、中央部から図7Aにおいて上下両側に向かって階段状に形成されている。このように、配線板100Fの一端は矢じり形状をしている。そして、端子1AT、1BT、1CTおよび1DTは上下両側に向かって設けられている。このため、回路基板側に設けられた端子ソケット205に配線板100Fを機械的に挿入固定する際に接続信頼性が向上する。
図7Aは実施の形態4に係る配線板100Fおよびその接続状態を説明するための正面図であり、図7Bはその平面図である。実施の形態4では絶縁層2と導体層1A〜1Dとが、中央部から図7Aにおいて上下両側に向かって階段状に形成されている。このように、配線板100Fの一端は矢じり形状をしている。そして、端子1AT、1BT、1CTおよび1DTは上下両側に向かって設けられている。このため、回路基板側に設けられた端子ソケット205に配線板100Fを機械的に挿入固定する際に接続信頼性が向上する。
回路基板206の接続部207において配線ワイヤー205Aが固定されている。図7Aおよび図7Bにおいて右側から左側へ向かって配線板100Fが挿入されると、配線板100Fの端子1AT、1BT、1CTおよび1DTは配線ワイヤー205Aに設けられたコンタクトピン205Bと電気的に接続する。この際、コンタクトピン205Bは上下方向から配線板100Fを挟み込んで圧力をかける構造になっている。このため、接続信頼性が向上する。
なお図7Aおよび図7Bでは、端子1AT〜1DTが断面において上下対称に形成されている例を示しているが、本発明はこれに限定されない。上下非対称に端子を形成してもよい。
(実施の形態5)
図8Aは実施の形態5に係る配線板100Gの構成を示す平面図であり、図8Bは図8Aに示す段面8Bに沿った断面図である。配線板100Gは、複数の導体層1GA、1GB、1GC、1GD、1GEおよび1GFと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1GA〜1GFと絶縁層2とは交互に積層されている。
図8Aは実施の形態5に係る配線板100Gの構成を示す平面図であり、図8Bは図8Aに示す段面8Bに沿った断面図である。配線板100Gは、複数の導体層1GA、1GB、1GC、1GD、1GEおよび1GFと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1GA〜1GFと絶縁層2とは交互に積層されている。
積層された複数の導体層1GA、1GB、1GC、1GD、1GEおよび1GFの一端には、端子1GAT、1GBT、1GCT、1GDT、1GETおよび1GFTがそれぞれ設けられている。導体層1GA〜1GFの端子1GAT〜1GFTは、図8Aに示すように配線板100Gの幅方向に沿って配置されている。端子1GAT〜1GFTは、図8Bに示すように断面8Bに沿って見ると階段状に配置されている。このような配線板100Gの構成は、導体層および絶縁層の積層数が比較的少ない場合に適した構成である。
図9Aは実施の形態5に係る他の配線板100Hの構成を示す平面図であり、図9Bは図9Aに示す断面9Bに沿った断面図である。配線板100Hは、複数の導体層1HA、1HB、1HC、1HDおよび1HEと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1HA〜1HEと絶縁層2とは交互に積層されている。
積層された複数の導体層1HA、1HB、1HC、1HDおよび1HEの一端には、端子1HAT、1HBT、1HCT、1HDTおよび1HETがそれぞれ設けられている。導体層1HA〜1HEの端子1HAT〜1HETは、図9Aに示すように配線板100Hの長手方向に沿って配置されている。端子1HAT〜1HETは、図9Bに示すように断面9Bに沿って見ると階段状に配置されている。
図6Aおよび図6Bを参照して前述した配線板100Eでは、端子1AT〜1GTは配線板100Eの幅全体に渡って形成されているが、図9Aおよび図9Bに示す配線板100Hでは、端子1HAT〜1HETは配線板100Hの幅方向に沿った中央の一部に形成されている。
(実施の形態6)
図10Aは実施の形態6に係る配線板100Iの構成を示す平面図であり、図10Bは図10Aに示す断面10Bに沿った断面図である。実施の形態6では複数の導体層の端子は、図10Aに示すように配線板100Iの上方から見るとマトリックス状に配置されている。
図10Aは実施の形態6に係る配線板100Iの構成を示す平面図であり、図10Bは図10Aに示す断面10Bに沿った断面図である。実施の形態6では複数の導体層の端子は、図10Aに示すように配線板100Iの上方から見るとマトリックス状に配置されている。
配線板100Iは、積層単位101〜107を備えている。各積層単位101〜107は、図8Aおよび図8Bを参照して前述した配線板100Gと同一の構造を有している。
例えば積層単位101は、複数の導体層1IA、1IB、1IC、1IDおよび1IEと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1IA〜1IEと絶縁層2とは交互に積層されている。積層された複数の導体層1IA、1IB、1IC、1IDおよび1IEの一端には、端子1IAT、1IBT、1ICT、1IDTおよび1IETがそれぞれ設けられている。導体層1IA〜1IEの端子1IAT〜1IETは、図10Aに示すように配線板100Iの幅方向に沿って配置されている。端子1IAT〜1IFTは、図10Bに示すように断面10Bに沿って見ると階段状に配置されている。
積層単位102〜107を構成する各導体層にも、積層単位101と同様に、端子が形成されている。これらの端子群は図10Aに示すようにマトリックス状に配置されている。
図11は、実施の形態6に係る他の配線板100Jの構成を示す平面図である。マトリックス状に形成された端子群は、図11に示すように各積層単位101J〜107J毎にずらして配置してもよい。配線板100Jは、積層単位101J〜107Jを備えている。各積層単位101J〜107Jは、図8Aおよび図8Bを参照して前述した配線板100Gと同一の構造を有している。
例えば積層単位101Jでは、積層された複数の導体層の一端に、端子1JAT、1JBT、1JCT、1JDTおよび1JETがそれぞれ設けられている。積層単位102Jでは、複数の導体層の一端に、端子1JATS、1JBTS、1JCTS、1JDTSおよび1JETSがそれぞれ設けられている。積層単位101Jの端子1JAT〜1JETと積層単位102Jの端子1JATS〜1JETSとは、配線板100Jの幅方向に沿って互いにずれた位置に配置されている。
実施の形態6では、各積層単位101J〜107Jが5層の導体層を含む例を示したが、本発明はこれに限定されない。また、各積層単位101J〜107Jに含まれる導体層の数は、互いに異なってもよい。
(実施の形態7)
図12Aは実施の形態7に係る配線板100Kの構成を示す平面図であり、図12Bは図12Aに示す断面12Bに沿った断面図である。実施の形態7は、前述した実施の形態5および6と同じく端子の配置に関する。図12Aおよび図12Bに示すように導体層1KA〜1KFは絶縁層2を介して積層され、その端部に端子1KAT〜1KFTが階段状にずらして形成されている。端子1KAT〜1KFTは、図12Aに示すように導体層と絶縁層との積層方向から見ると配線板100Kの長手方向に斜交する方向に沿って配置されており、図12Bに示すように断面12Bに沿って見ると階段状に配置されている。
図12Aは実施の形態7に係る配線板100Kの構成を示す平面図であり、図12Bは図12Aに示す断面12Bに沿った断面図である。実施の形態7は、前述した実施の形態5および6と同じく端子の配置に関する。図12Aおよび図12Bに示すように導体層1KA〜1KFは絶縁層2を介して積層され、その端部に端子1KAT〜1KFTが階段状にずらして形成されている。端子1KAT〜1KFTは、図12Aに示すように導体層と絶縁層との積層方向から見ると配線板100Kの長手方向に斜交する方向に沿って配置されており、図12Bに示すように断面12Bに沿って見ると階段状に配置されている。
図13Aは実施の形態7に係る他の配線板100Lの構成を示す平面図であり、図13Bは実施の形態7に係るさらに他の配線板100Mの構成を示す平面図である。配線板100Lおよび配線板100Mは、図12Aに示す配列と異なる形状の階段状に端子群を配置した実施の形態を示す。図13Aに示す配線板100Lでは、端子1LAT、1LBT、1LCT、1LDT、1LET、1LFT、1LGTおよび1LHTが、導体層および絶縁層の積層方向から見てV字形状に形成されている。
図13Bに示す配線板100Mでは、最下層の導体層には1個の端子1MATが形成され、その上の導体層には2個の端子1MBTが形成されている。さらにその上の導体層には2個の端子1MCTが形成され、その上の導体層には3個の端子1MDTが形成され、その上の導体層には2個の端子1METが形成されている。さらにその上の3個の導体層には、2個の端子1MFT、2個の端子1MGTおよび2個の端子1MHTがそれぞれ形成されている。このように、複数の導体層のうちの一部において1層当たりの配線数および端子数が複数となっている。
この様に構成することにより、端子の配置位置を自由にずらして形成し、また1層の導体層に任意の複数個の端子を形成することができるため接続信頼性の向上に有効である。なお、各導体層に設けられた複数の端子の面積、形状は同一であってもよく、異なっていてもよい。
(実施の形態8)
図14は、実施の形態8に係る配線板100Nの構成を示す断面図である。配線板100Nは、複数の導体層1NA、1NB、1NC、1ND、1NE、1NFおよび1NGと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1NA〜1NGと絶縁層2とは交互に積層されている。導体層1NA〜1NGの一端には、端子1NAT、1NBT、1NCT、1NDT、1NET、1NFTおよび1NGTがそれぞれ形成されている。端子1NAT〜1NGTの厚みは、絶縁層2によって覆われる導体層1NA〜1NGの厚みよりも厚い。このように構成すると、他の回路基板との接続信頼性を向上させることができる。
図14は、実施の形態8に係る配線板100Nの構成を示す断面図である。配線板100Nは、複数の導体層1NA、1NB、1NC、1ND、1NE、1NFおよび1NGと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1NA〜1NGと絶縁層2とは交互に積層されている。導体層1NA〜1NGの一端には、端子1NAT、1NBT、1NCT、1NDT、1NET、1NFTおよび1NGTがそれぞれ形成されている。端子1NAT〜1NGTの厚みは、絶縁層2によって覆われる導体層1NA〜1NGの厚みよりも厚い。このように構成すると、他の回路基板との接続信頼性を向上させることができる。
導体層1NA〜1NGよりも厚く形成された端子1NAT〜1NGTは、導体層1NA〜1NGの材料をそのまま用いて構成することができる。端子1NAT〜1NGTは、金、銀、錫、はんだ等の金属を蒸着、めっきなどの手法により堆積させて形成してもよい。
(実施の形態9)
図15は、実施の形態9に係る配線板100Pの構成を示す断面図である。配線板100Pは、複数の導体層1PA、1PB、1PC、1PD、1PE、1PFおよび1PGと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1PA〜1PGと絶縁層2とは交互に積層されている。
図15は、実施の形態9に係る配線板100Pの構成を示す断面図である。配線板100Pは、複数の導体層1PA、1PB、1PC、1PD、1PE、1PFおよび1PGと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1PA〜1PGと絶縁層2とは交互に積層されている。
導体層1PA〜1PGの一端は、絶縁層2の一端の露出部によって絶縁されて露出しており、露出部とともに階段状に形成されている。導体層1PA〜1PGの一端には、バンプ5がそれぞれ形成されている。バンプを形成する導体材料は、実施の形態8で前述した材料と同じ材料を用いることができる。
(実施の形態10)
図16は、実施の形態10に係る配線板100Qの構成を示す断面図である。配線板100Qは、複数の導体層1QA、1QB、1QC、1QD、1QE、1QFおよび1QGと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1QA〜1QGと絶縁層2とは交互に積層されている。導体層1QA〜1QGの一端は、絶縁層2の一端によって絶縁され、絶縁層2の一端とともに階段状に形成されている。導体層1QA〜1QGの一端の露出部には、端子がそれぞれ形成されている。
図16は、実施の形態10に係る配線板100Qの構成を示す断面図である。配線板100Qは、複数の導体層1QA、1QB、1QC、1QD、1QE、1QFおよび1QGと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1QA〜1QGと絶縁層2とは交互に積層されている。導体層1QA〜1QGの一端は、絶縁層2の一端によって絶縁され、絶縁層2の一端とともに階段状に形成されている。導体層1QA〜1QGの一端の露出部には、端子がそれぞれ形成されている。
配線板100Qは、各端子を覆う保護層8と、各端子にそれぞれ接続するために保護層8に形成されたビアホール導体9A、9B、9C、9D、9E、9Fおよび9Gと、保護層8の表面にそれぞれ形成され、各ビアホール導体9A〜9Gとそれぞれ接続する複数の電極10とをさらに備えている。
各ビアホール導体9A〜9Gは、保護層8を形成した後に、レーザ穴加工等によって保護層8に穴をあけ、そして、その穴に導電性ペーストを充填硬化し、あるいは導電体をめっきすることにより得ることができる。なおこの各ビアホール導体9A〜9Gは、上述の方法以外の方法でも形成できることは言うまでもない。
このように配線板100Qを構成すると、配線板の多くの端子を同一平面上の電極として形成することができる。このため、他の回路基板と容易に接続することができ、また接続信頼性を向上することができる。なお、各電極10の上に実施の形態9と同様のバンプを形成してもよい。
実施の形態10では、最外層が絶縁層2である例を示したが、本発明はこれに限定されない。最外層を導体層にし、その導体層をシールド層によって構成して本体とのシールド接続をし易くする等の工夫をしてもよい。
(実施の形態11)
図17Aは実施の形態11に係る配線板100EXの構成を示す断面図であり、図17Bはその平面図である。図6Aおよび図6Bを参照して前述した配線板100Eと同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
図17Aは実施の形態11に係る配線板100EXの構成を示す断面図であり、図17Bはその平面図である。図6Aおよび図6Bを参照して前述した配線板100Eと同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
配線板100EXは、複数の導体層1A、1B、1C、1D、1E、1Fおよび1Gと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1A〜1Gと絶縁層2とは交互に積層されている。導体層1A〜1Gの一端は、絶縁層2の一端の露出部2Aによって絶縁されて露出しており、露出部2Aとともに階段状に形成されている。このような階段状の導体層の一端および露出部2Aは、図6Aを参照して前述したレジストで覆ってパターニングする方法で形成することができる。
導体層1A、1B、1C、1D、1E、1Fおよび1Gの一端の露出部の全面には、端子1ATX、1BTX、1CTX、1DTX、1ETX、1FTXおよび1GTXがそれぞれ突出して形成されている。端子1ATX〜1GTXには、回路基板の端子と接続するための電気的接続面がそれぞれ形成されており、各電気的接続面は、導体層1Aの外側の絶縁層2の表面と同一の面内に形成されている。
端子1ATX〜1GTXは、導体層1A〜1Gに所望の電流密度を有する電流をそれぞれ給電しながら、導体層1A〜1Gの一端の露出部にめっきして形成する。端子1ATX〜1GTXは、導体層1A〜1Gの材料と同一の材料を用いて形成することが一般的であるが、金、銀、錫、はんだ等の金属を堆積させて形成してもよい。
実施の形態11では図17Bに示すように、1層の導電体が1つの配線を含む1層1配線の例を示しているが、1層多配線の構成にしてもよい。
図18は、実施の形態11に係る他の配線板100FXの構成を示す断面図である。図7Aおよび図7Bを参照して前述した配線板100Fと同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
図18に示す配線板100FXでは絶縁層2と導体層1A〜1Dとが、中央部から上下両側に向かって階段状に形成されている。そして、端子1ATX、1BTX、1CTXおよび1DTXは上下両側に向かってそれぞれ突出して設けられている。端子1ATX〜1GTXには、回路基板の端子と接続するための電気的接続面がそれぞれ形成されており、各電気的接続面は、導体層1Aの両外側の絶縁層2の表面と同一の面内にそれぞれ形成されている。
このように端子1ATX〜1GTXは上下両側に配置されているため、図示しない回路基板側に設けられた端子ソケットに配線板100FXを機械的に挿入固定する際に接続信頼性が向上する。図18では端子1ATX〜1DTXが上下対称に形成されている例を示しているが、上下非対称に端子1ATX〜1DTXを配置してもよい。
図19Aは実施の形態11に係るさらに他の配線板100GXの構成を示す平面図であり、図19Bは図19Aに示す断面19Bに沿った断面図である。図8Aおよび図8Bを参照して前述した配線板100Gの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
配線板100GXは、複数の導体層1GA、1GB、1GC、1GD、1GEおよび1GFと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1GA〜1GFと絶縁層2とは交互に積層されている。
積層された複数の導体層1GA、1GB、1GC、1GD、1GEおよび1GFの一端には、端子1GATX、1GBTX、1GCTX、1GDTX、1GETXおよび1GFTXがそれぞれ突出して設けられている。
端子1GATX〜1GFTXの先端には、回路基板の端子と接続するための電気的接続面がそれぞれ形成されており、図19Bに示すように、各電気的接続面は導体層1GAの外側の絶縁層2の表面と同一の面内にそれぞれ形成されている。端子1GATX〜1GFTXは、図19Aに示すように導体層と絶縁層との積層方向から見て配線板100GXの幅方向に沿って配置されている。このような配線板100GXの構成は、導体層および絶縁層の積層数が比較的少ない場合に適した構成である。
図20Aは実施の形態11に係るさらに他の配線板100HXの構成を示す平面図であり、図20Bは図20Aに示す断面20Bに沿った断面図である。図9Aおよび図9Bを参照して前述した配線板100Hの構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
配線板100HXは、複数の導体層1HA、1HB、1HC、1HDおよび1HEと、各導体層を絶縁するための複数の絶縁層2とを備えている。導体層1HA〜1HEと絶縁層2とは交互に積層されている。積層された複数の導体層1HA、1HB、1HC、1HDおよび1HEの一端には、端子1HATX、1HBTX、1HCTX、1HDTXおよび1HETXがそれぞれ突出して設けられている。
端子1HATX〜1HETXの先端には、回路基板の端子と接続するための電気的接続面がそれぞれ形成されており、図20Bに示すように、各電気的接続面は導体層1HAの外側の絶縁層2の表面と同一の面内にそれぞれ形成されている。端子1HATX〜1HETXは、図20Aに示すように配線板100HXの長手方向に沿って配置されている。配線板100HXでは、端子1HATX〜1HETXは配線板100HXの幅方向に沿った中央の一部に形成されている。
図21Aは実施の形態11に係るさらに他の配線板100IXの構成を示す平面図であり、図21Bは図21Aに示す断面21Bに沿った断面図であり、図21Cは図21Aに示す断面21Cに沿った断面図である。図10Aおよび図10Bを参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。配線板100IXは、図19Aおよび図19Bに示した配線板100GXの積層単位を複数個、各積層単位毎にずらして構成されている。
配線板100IXは、積層単位101〜107を備えている。各積層単位101〜107は、図19Aおよび図19Bを参照して前述した配線板100GXと同一の構造を有している。
例えば、積層単位101の5層の導体層の一端には、5個の端子32aT、32bT、32cT、32dTおよび32eTが突出して形成されており、積層単位105の複数の導体層の一端には、5個の端子36aT、36bT、36cT、36dTおよび36eTが突出して形成されている。他の積層単位102、103、104、106および107の5層の導体層の一端にも同様に、5個の端子が突出してそれぞれ設けられている。図21Cに示すように、断面BBに沿って端子32cT、33cT、34cT、35cT、36cT、37cTおよび38cTが配置されている。
各端子は図21Aに示すようにマトリックス状に配置されており、回路基板の端子と接続するための電気的接続面がそれぞれ形成されている。図21Bおよび図21Cに示すように、各端子の電気的接続面は配線板100IXの外側の絶縁層2の表面と同一の面内にそれぞれ形成されている。
図22は、実施の形態11に係るさらに他の配線板100JXの構成を示す平面図である。図21Aに示す配線板100IXでは、端子群がマトリックス状に配置されていたが、図22に示すように各積層単位101〜107毎に幅方向に沿ってずらして端子群を配置してもよい。実施の形態11では各積層単位が5層の導体層を含む例を示したが、各積層単位ごとに異なる数の導体層を含んでもよい。
図23Aは実施の形態11に係るさらに他の配線板100KXの構成を示す平面図であり、図23Bは図23Aに示す断面23Bに沿った断面図である。図12Aおよび図12Bを参照して前述した構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
導体層1KA〜1KEは絶縁層2を介して積層され、その端部に端子1KATX〜1KFTXが階段状にずらして突出して形成されている。端子1KATX〜1KFTXには、回路基板の端子と接続するための電気的接続面がそれぞれ形成されており、図23Bに示すように、各電気的接続面は導体層1KAの外側の絶縁層2の表面と同一の面内にそれぞれ形成されている。端子1KATX〜1KFTXは、図23Aに示すように導体層と絶縁層との積層方向から見ると配線板100KXの長手方向に斜交する方向に沿って配置されている。
図24Aは実施の形態11に係るさらに他の配線板100LXの構成を示す平面図であり、図24Bは実施の形態11に係るさらに他の配線板100MXの構成を示す平面図である。
図24Aに示す配線板100LXでは、端子1LATX、1LBTX、1LCTX、1LDTX、1LETX、1LFTX、1LGTXおよび1LHTXが、導体層と絶縁層との積層方向から見てV字形状にそれぞれ階段状に突出して形成されている。端子1LATX〜1LHTXには、回路基板の端子と接続するための電気的接続面がそれぞれ形成されており、各電気的接続面は最も外側の絶縁層2の表面と同一の面内にそれぞれ形成されている。
図24Bに示す配線板100MXには、最下層の導体層の1個の端子1MATX、その上の導体層の2個の端子1MBTX、さらにその上の導体層の2個の端子1MCTX、その上の導体層の3個の端子1MDTX、その上の導体層の2個の端子1METXがそれぞれ突出して形成されている。さらにその上の3個の導体層には、2個の端子1MFTX、2個の端子1MGTXおよび2個の端子1MHTXがそれぞれ突出して形成されている。このように、複数の導体層のうちの一部において1層当たりの配線数および端子数が複数となっている。
各端子1MATX〜1MHTXには、回路基板の端子と接続するための電気的接続面がそれぞれ形成されており、各電気的接続面は最も外側の絶縁層2の表面と同一の面内にそれぞれ形成されている。
この様に構成することにより、端子の配置位置を自由にずらして形成し、また1層の導体層に任意の複数個の端子を形成することができるため接続信頼性の向上に有効である。なお、各導体層に設けられた複数の端子の面積、形状は同一であってもよく、異なっていてもよい。
(実施の形態12)
図25は、実施の形態12に係る配線板100EX2の構成を示す断面図である。図17Aを参照して前述した配線板100EXの構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
図25は、実施の形態12に係る配線板100EX2の構成を示す断面図である。図17Aを参照して前述した配線板100EXの構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
端子1ATX〜1GTXの上には、バンプ5がそれぞれ形成されている。バンプ5を形成する導体材料としては端子1ATX〜1GTXと同じ材料を用いることができる。実施の形態11で示した様々な構造の配線板の端子の上にバンプを形成してもよい。
(実施の形態13)
図26は、実施の形態13に係る配線板100EX3の構成を示す断面図である。図17Aを参照して前述した配線板100EXの構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
図26は、実施の形態13に係る配線板100EX3の構成を示す断面図である。図17Aを参照して前述した配線板100EXの構成要素と同一の構成要素には、同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。
導体層1A、1B、1C、1D、1E、1Fおよび1Gの一端の露出部には、バンプ5A〜5Gがそれぞれ突出して形成されている。バンプ5A〜5Gの先端には、回路基板の端子と接続するための電気的接続点がそれぞれ形成されており、各電気的接続点は、導体層1Aの外側の絶縁層2の表面と同一の面内に形成されている。
各バンプ5A〜5Gの大きさ、特に高さ方向の大きさを調整すると、バンプ5A〜5G間の段差をなくすことができる。バンプ5A〜5Gを形成する導体材料としては導体層1A〜1Gと同一材料を用いることが一般的であるが、金、銀、錫、はんだ等の金属を用いてもよい。
各バンプ5A〜5Gを製造するためには、導体層1A〜1Gの一端の露出部を、開口を有するマスクでマスキングし、導体層1A〜1Gにそれぞれ所望の電流密度を有する電流を給電しながら、マスクの開口にめっきすればよい。
導体層1A〜1Gの一端に導電体を堆積させて各バンプ5A〜5Gを製造してもよい。実施の形態13では、スクリーン印刷法を用い、導電性ペーストを印刷することにより導電性の堆積物を堆積してバンプを形成した。導電性ペースト材料としては銀や銅の粉体を熱硬化性のエポキシ樹脂で混練した材料を一般的に使用しているが、金、錫、はんだ等の金属を使用してもよい。
導電性の堆積物を堆積するためには、例えば転写法、溶射法、局所的な真空成膜およびワイヤーバンプ等、スクリーン印刷法以外の製造方法も適用可能であることは言うまでもない。
図27A〜図27Cは、図26に示す配線板100EX3の製造方法を示す断面図である。配線板100EX3の導体層1A〜1Gの一端に設けられるバンプ5A〜5Gは、めっき、ワイヤーボンディング、印刷および真空成膜法等により、比較的均一な形状に形成される。まず図27Aに示すように、面精度が非常に良好な定盤の板51Aおよび51Bを配線板100EX3を挟む位置に2枚平行に対向させる。そして図27Bに示すように、配線板100EX3に加圧力を加えるために図示しないプレス装置によって板51Aおよび51Bを互いに近づけてバンプ5A〜5Gを変形させて、バンプ5A〜5Gの高さを同一面に揃える。その後板51Aおよび51Bを離すと、図27Cに示すようにバンプ5A〜5Gの段差が僅少化された配線板100EX3を得ることができる。
(実施の形態14)
図28A〜図28Dは、実施の形態14に係る配線板100Rの製造方法を説明するための断面図である。前述した実施の形態1〜13では、大気圧よりも減圧された雰囲気で蒸着工程によって導体層および絶縁層を積層したが、本発明はこれに限定されない。下記に示す方法によって導体層および絶縁層を積層してもよい。
図28A〜図28Dは、実施の形態14に係る配線板100Rの製造方法を説明するための断面図である。前述した実施の形態1〜13では、大気圧よりも減圧された雰囲気で蒸着工程によって導体層および絶縁層を積層したが、本発明はこれに限定されない。下記に示す方法によって導体層および絶縁層を積層してもよい。
まず図28Aに示すように、12μm厚の絶縁層2Rの片面に0.6μm厚の銅薄膜をメッキで形成し、その銅薄膜をウェットエッチングによって配線幅4mmのストライプ形状をした導体層1Rに形成してフィルム31を作製する。絶縁層2Rは、熱可塑性樹脂フィルムによって構成され、この熱可塑性樹脂フィルムは液晶ポリマーを含む。
そして図28Bに示すように、多数層のフィルム31および絶縁層2Rを重ね合わせる。次に図示しない加熱ローラによってプレスして絶縁層2Rの熱可塑性樹脂フィルムを軟化させ、各フィルム31を接着することによって図28Cに示す薄膜多層配線板を形成することができた。加熱ローラのプレスによって導体層1Rの間の絶縁層2Rが圧延されるため、各絶縁層2Rの厚さは1.2μmとすることができた。各導体層1Rは、絶縁層2Rによって覆われている。隣り合う導体層1Rの間の絶縁層2Rを切断すると、図28Dに示す配線板100Rを形成できる。
このように絶縁層2Rの樹脂シートを重ね合わせて配線板を製造する場合も、階段状の端子を容易に形成することができる。例えば、各フィルム31の導体層1Rは、そのパターン形成の時に階段状の端子となるように予め所定の長さに形成しておき、多数層のフィルム31および絶縁層2Rを重ね合わせる。このようにして作成された積層体の導体層1Rの端子は、階段状に形成される。絶縁層2Rは、パターン形成されず導体層1Rの全面を覆い、そのまま残った状態になる。
そして、残った絶縁層2Rを実施の形態10の図16に示した保護層8に見立てて、実施の形態10のレーザ加工等によって導体層2Rに達する穴を絶縁層2Rに開ける。次に、その穴に導電性ペーストを充填硬化し又はメッキすることによりバイアホール導体を形成すると、バイアホール導体を介して階段状の端子を引き出すことができる。
次に、絶縁層の樹脂シートを用いて階段状の端子を形成する他の方法を説明する。同じ長さに切断した銅箔からなる導体層と、同じ長さに切断した樹脂薄膜シートからなる絶縁層とを長さ方向に位置をずらせながら重ね合わせて圧着すると、実施の形態3の図6Eに示すように端子を階段状に露出形成することができる。もちろん、導体層および絶縁層は同じ長さでなくてもよく、図6Dに示すように層ごとに順番に長さを変化させても階段状に端子を形成することができる。
このような方法によって製造された配線板も、本発明の各実施の形態に示す効果を奏する。
(実施の形態15)
図29Aは実施の形態15に係る配線板100EXの接続構成を説明するための断面図であり、図29Bはその平面図である。配線板100EXには、エリアアレイのバンプ5によって構成される電極パッドを有する半導体集積回路21が実装されている。配線板100EXは、半田ボール16によって構成されるボールグリッドアレイ(BGA)によってマザー基板15に実装されている。
図29Aは実施の形態15に係る配線板100EXの接続構成を説明するための断面図であり、図29Bはその平面図である。配線板100EXには、エリアアレイのバンプ5によって構成される電極パッドを有する半導体集積回路21が実装されている。配線板100EXは、半田ボール16によって構成されるボールグリッドアレイ(BGA)によってマザー基板15に実装されている。
配線板100EXは、複数の導体層1A、1B、1C、1D、1Eおよび1Fと、各導体層を絶縁するための複数の絶縁層とを備えている。導体層1A〜1Fと絶縁層とは交互に積層されている。図29Bでは、上層の導体層1Aの配線と内層の導体層1B、1C、1Dおよび1Eの配線との関係が分るように、導体層1A、1B、1Cおよび1Dの一部を切断して示している。
各導体層の一端から対応するバンプ5へ到達するバイアホール導体9Aが形成され、配線板100EXと半導体集積回路21とがバイアホール導体9Aによって電気的に接続されている。半導体集積回路21に設けられたエリアアレイのバンプ5を引き出すために、各導体層の他端からは、対応する半田ボール16へ到達するバイアホール導体9Bが形成され、配線板100EXとマザー基板15がバイアホール導体9Bによって電気的に接続されている。
半導体集積回路21に設けられたエリアアレイのバンプ5を引き出すために、最外周のランド22は、配線板100EXの最上層の導体層1Aで配線し、内周のランドになるに従って順次下層の導体層で配線している。図29Bを参照すると、最上層の導体層1Aに形成された配線は、エリアアレイの最外周のランド22を引き出しており、次の導体層である導体層1Bに形成された配線は、エリアアレイの最外周から2列目のランド22を引き出している。さらに、エリアアレイの内周のランドになるに従って下層の導体層1C、1Dおよび1Eに形成された配線が順次引出しを行っている。図29Aおよび図29Bに示す例は、14×14のエリアアレイである。
図30Aは半導体集積回路21をマザー基板15に搭載するための従来の樹脂基板の構成を説明するための断面図であり、図30Bはその平面図である。従来の樹脂基板は、少ない層数および微細な配線によって半導体集積回路21の多ピンから配線を引き出している。ビルドアップ基板に代表される半導体パッケージ用の従来の樹脂基板は、半導体集積回路21の多ピンから配線を引き出すために、極めて微細な配線と微細なバイアホール接続とを必要とする。樹脂基板には、バンプ5によって構成される電極パッドを有する半導体集積回路21が実装されている。樹脂基板は、半田ボール16によってマザー基板15に実装されている。樹脂基板には、3層の絶縁層82と2層の導体層81とバイアホール導体83が形成されている。
半導体集積回路21のバンプ5を受けるためのマトリックス状のエリアアレイのランド部分では、内周側のランド22からエリアアレイ外へ配線84を引き出すためには、より外側のランド22間に配線84を通す必要がある。このため、極めて微細な配線84が必要である。図30Bは、最外周のランド22、最外周から2列目のランド22および3列目のランド22から配線84を引き出す例を示す。
ランドピッチの最小寸法は、下記の(式1)で表される。
最小寸法=(配線幅×n)+(配線間スペース×(n+1))
+ランド直径 …(式1)、
ここで、
n:ランド間の配線数、
である。
+ランド直径 …(式1)、
ここで、
n:ランド間の配線数、
である。
(式1)より、ランド直径100μm、配線幅30μm、配線間スペース30μm、n=2のとき、最小寸法=250μmであることがわかる。このようにランドピッチ250μmのエリアアレイにおいてランド22間を通って引き出せる配線数はたかだか2本である。従って、2本よりも多い配線をランド間を通って引き出すためには、配線幅、配線間スペースをさらに狭くするか、ランド径を小さくする必要がある。
しかしながら、配線幅、配線間スペースをさらに狭くすることは困難である。ランド径は、半導体集積回路21のバンプ5との位置合せのため、および高い信頼性で安定してバンプ5と接続するために大きくしておく必要がある。
またランド径は、バイアホール導体83との関係から見ても大きくしておく必要がある。ランド径を縮小しようとすると、配線層間を接続するバイアホール導体83の径も縮小する必要がある。バイアホール導体83の径を50μm以下に縮小すると、従来の樹脂基板の絶縁層の厚みは50〜100μmであるので、そのアスペクト比が1よりも高くなる。このため、微細な孔加工が困難になるばかりでなく、微細かつ高アスペクトでのバイアホール接続において、安定な接続の確保や、熱サイクル等によるストレスに起因する劣化が生じ、信頼性の確保が難しくなるという問題がある。
これに対して図29Aおよび図29Bに示す実施の形態15の配線板100EXでは、導体層と絶縁層との1層当たりの厚みが薄いため、バイアホール導体が貫く絶縁層の層数が複数であってもバイアホール導体の厚み方向の長さを短くすることができる。
また配線板100EXでは、エリアアレイのランド22を外周側から1層の導体層ごとに順番に引き出すことができる。このため、ランド22間に微細な配線を引き出す必要がない。従って、ランド径を縮小する必要がないのでバイアホール径を大きくできる。このように配線板100EXでは、バイアホール導体の厚み方向の長さを短くすることができるとともに、バイアホール径を大きくできるので、その結果、バイアホール導体のアスペクト比を小さくすることができる。
図29Aに示す例では、バイアホール径が100μmであり、配線板100EXの総厚みが20μmである。従って配線板100EXの総厚みは、バイアホール径よりも遥かに薄い。このため、バイアホール導体のアスペクト比が小さくなるので、バイアホール導体およびバイアホール接続の信頼性の確保が容易である。
例えば、バイアホール径が100μmであり、厚み5μmの絶縁層を10層、厚み4μmの導体層を11層積層した場合には、厚み方向に最も長いバイアホール導体でもその長さは約90μmなので、アスペクト比は1よりも小さくなる。このため、作製が容易で信頼性が高いバイアホール接続を実現することができる。
また、さらに薄い絶縁層および導体層を使用してさらに多層化を図ると、よりピン数の多い半導体集積回路と容易に接続することができる。この場合でも、バイアホール導体のアスペクト比を1よりも小さくすることができるので、安定で信頼性が高いバイアホール接続を実現することができる。
また実施の形態15の配線板100EXでは、配線幅も微細にする必要がない。例えば、エリアアレイのランド22のピッチを250μm、ランド22の径を150μm、バイアホール径100μmとすると、配線は、前述した従来の樹脂基板のようにランド22の間を通す必要がなく、ランド22から直接外側へ引き出すことができるので、ランド径と同一の配線幅150μmでも引き出すことができる。このため、従来よりも容易に配線を作製することができる。その結果、作製が容易で生産性が高く、微細配線および微細なバイアホール接続による信号劣化がない配線板を実現できる。
実施の形態15では、厚さ2μmのアラミドフィルムを絶縁層として用いる。そして、その上にスパッタによって銅薄膜を含む下地層を形成し、その上に電気めっきによって銅薄膜を成長させて厚さ1μmの導体層を形成する。次に、各層の間に熱硬化性の接着剤を挿入し、各層を重ね合わせて熱プレスすることによって接着剤を硬化させて積層体を形成する。
従って、絶縁層1層あたりの厚みは高々3μmであるので、7層の導電層を含む配線板でも、総厚み30μm程度で実現することができる。なお、半田ボール16と接続する配線板100EXの下面のランドは、マザー基板15へ配線板100EXを実装した時の強度が必要であるため、18μm厚の銅箔によって補強されている。
バイアホール導体9Aおよび9Bは、以下のようにして形成される。まず、前述した積層体の上面および下面のバイアホール導体を形成しようとする所定の位置にレーザ孔加工によってバイアホールを開ける。バイアホール形成部分において、表面から所定の導体層に至るまでの他の導体層の部分は、各層における他の導体層のパターン形成時に予め除去してあるので、表面から所定の導体層までは絶縁層のみが残っている。従って、表面から所定の導体層に至るまでの絶縁層をレーザで除去することで、容易にバイアホールが形成される。そして、導電性ペーストを印刷によってバイアホールに充填し、熱硬化させてバイアホール導体9Aおよび9Bを形成する。
このように実施の形態15では、多数の絶縁層にまたがったバイアホール接続においても、例えば7層の導電層で30μm厚、バイアホール径100μmという浅くて広く、従ってアスペクト比の低いバイアホール導体によって半導体集積回路21とマザー基板15とが接続される。このため、作製が容易で接続信頼性が高いバイアホール接続を得ることができる。
図29Bに示すように、導体層1Aにおける最外周ランド22からの引き出し配線と、導体層1Bにおける最外周から2列目のランド22からの引き出し配線とは、多数の配線が互いに交差しているが、異なる導体層1Aおよび1Bに形成されているため、互いに自由に交差して配線することができる。
導電層1Cおよび導電層1Eにベタ形状のグランド層または電源層を形成し、その間の導電層1Dに形成された配線をガードすると、妨害放射を低減し、EMCを確保することができる。
実施の形態15では、半導体集積回路21がワンチップの例を示しているが、MPU、メモリ、インターフェース回路を含む複数チップの半導体集積回路でもよい。特に複数チップの半導体集積回路を接続するためには、多数の配線が必要であるため、互いに交差する配線も多数発生する。このため本実施の形態に係る配線自由度が高い配線板は、複数チップの半導体集積回路を接続するために適用することが特に好ましい。
(実施の形態16)
図31Aはマザー基板15Aおよび15Bを接続する実施の形態16に係る配線板100Eを説明するための模式図であり、図31Bはマザー基板15Aおよび15Bを接続する従来の配線板90Aを説明するための模式図である。配線板100Eは実施の形態3で前述した配線板100Eと同一であるが、配線板100Eの替わりに前述した実施の形態1〜15のいずれかに係る配線板を使用してもよい。
図31Aはマザー基板15Aおよび15Bを接続する実施の形態16に係る配線板100Eを説明するための模式図であり、図31Bはマザー基板15Aおよび15Bを接続する従来の配線板90Aを説明するための模式図である。配線板100Eは実施の形態3で前述した配線板100Eと同一であるが、配線板100Eの替わりに前述した実施の形態1〜15のいずれかに係る配線板を使用してもよい。
図31Bに示すように従来の配線板90Aはフレキシブル配線板によって構成され、多数の配線を1つの層内に並列に形成しているため、幅広の形態となり、配線の長手方向に沿っては自由に屈曲できるが、配線に交差する方向には変形自由度がない。このため図31Bに示すように、マザー基板15Aおよび15Bの接続部の位置に応じた複雑なカスタム形状に作製する必要がある。一旦作製された配線板の形状を変形させることは困難であるので、マザー基板15Aおよび15Bの配置は制限される。
これに対して実施の形態16に係る配線板100Eは、積層された薄い複数の導体層に多数の配線を収めることができるので、図31Aに示すように、直線状の配線板であっても、細い紐のようにねじり方向に変形させることができる。このため、マザー基板15Aおよび15Bの相対的な配置関係が変化しても、その変化に応じて自由に変形することができる。
従来のフレキシブル配線板は配線の長手方向に沿ってしか自由に変形できなかったが、実施の形態16に係る配線板100Eは、マザー基板15Aおよび15Bの相対的な配置関係が、上下方向、左右方向、前後方向およびねじり方向に変化しても、その変化に自由に追従する柔軟性を有する。
従来のフレキシブル配線板はマザー基板15Aおよび15Bの設置条件に応じて予め所定の形状に作製する必要があるので、機器の構成が変更されるたびにカスタムの形状を作製する必要がある。本実施の形態に係る配線板は紐状の形状を有し、マザー基板の様々な配置に追従することができるので、長さおよび配線層数等の標準的な仕様の直線形状の配線板を予め作製しておくだけで、様々な構成の電子機器に対応することができる。
このように実施の形態16に係る配線板100Eは機器設計ごとのカスタム形状に作製する必要がなく、標準的な仕様の配線板を繰り返し生産することでマザー基板の様々な配置に対応できる。このため、生産性が高く大量生産が容易であるという効果も有する。
上記各実施の形態1〜16より明らかなように、導体層の厚さをその導体層の断面積におけるアスペクト比において極めて小さく形成できるため、高周波信号を伝送するときに問題となる導体の表皮効果に基づくインピーダンスの増大による導体損失を回避することが可能となる。
また従来と比較して配線板の面積を小さく、かつ配線数を多く形成することができるため、小型・軽量化が要求されるモバイル電子機器において、多機能化によって多数の入出力端子が高密度配置された回路基板等の接続に用いる場合、極めて有用である。
上記説明した本発明の各実施の形態1〜16における薄膜多層配線板を、ノート型パソコンや携帯電話等の小型・軽量化されたモバイル電子機器に見られるように電子機器が2つの構成体を含み、頻繁に折り畳み動作が行われるような電子機器に使用した場合、2つの構成体に別れて収納された回路基板同士を自由な方向性を備えて屈曲自在に、かつ高い接続信頼性を備えて電気的に接続することができる。
上記各実施の形態1〜16で参照した各図面では、導電層と絶縁層との積層構造の断面形状を理解しやすくするために、厚さ方向をかなり拡大して示している。従って、実施の形態における実際の断面厚さは極めて薄い。信号配線を構成する導体層のアスペクト比は、従来の配線板のアスペクト比よりも極めて小さく、絶縁層のアスペクト比も極めて小さいため、極めて多数の層を積層した積層体の総厚みも200μmよりも小さい。また、バイアホール導体およびバンプのアスペクト比も実際には1よりもかなり小さい。
本発明は、回路基板を相互に電気接続する配線板、その製造方法およびこれを用いた電子機器に適用することができる。
1 導体層
1AT、1BT、1CT、1DT、1ET、1FT、1GT 端子
2 絶縁層
3AA、3AB、3AC、3AD 配線
3BA、3BB、3BC、3BD、3BE 配線
5 バンプ
8 保護層
9A、9B、9C、9D、9E、9F、9G ビアホール導体
10 電極
1AT、1BT、1CT、1DT、1ET、1FT、1GT 端子
2 絶縁層
3AA、3AB、3AC、3AD 配線
3BA、3BB、3BC、3BD、3BE 配線
5 バンプ
8 保護層
9A、9B、9C、9D、9E、9F、9G ビアホール導体
10 電極
Claims (24)
- 信号を伝送する1個以上の配線をそれぞれ含む複数の導体層と、
前記導体層を絶縁する複数の絶縁層とを備え、
前記導体層と前記絶縁層とが交互に積層され、
前記複数の導体層のそれぞれの両端の少なくとも一方に端子を備える配線板において、
前記端子は、前記導体層と前記絶縁層との積層構造の断面形状において前記絶縁層を介して階段状に形成されることを特徴とする配線板。 - 前記導体層と前記絶縁層とは、大気圧よりも減圧された雰囲気で形成される請求項1に記載の配線板。
- 前記複数の導体層は、3個以上の薄膜導体層である請求項1に記載の配線板。
- 前記複数の導体層の1つ以上は、複数の配線を含む請求項1に記載の配線板。
- 前記複数の導体層の1つに含まれる配線の数と前記複数の導体層の他の1つに含まれる配線の数とが互いに異なる請求項1に記載の配線板。
- 前記複数の導体層の少なくとも2つは、前記2つの導体層に挟まれる他の導体層の配線をシールドするシールド層を含む請求項1に記載の配線板。
- 前記複数の導体層の1つ以上は、複数の配線を含み、
前記複数の配線のそれぞれが前記端子を備える請求項1に記載の配線板。 - 前記端子は、中央に積層された導体層から両側の導体層に向かって階段状に配置される請求項1に記載の配線板。
- 前記端子は、前記導体層と前記絶縁層との積層方向から見て、縦一列、横一列およびマトリックス状のいずれかの態様に配置される請求項1に記載の配線板。
- 前記端子は、前記導体層と前記絶縁層との積層方向から見て、前記配線の長手方向に斜交する方向に沿って配置される請求項1に記載の配線板。
- 前記端子は、前記導体層と前記絶縁層との積層方向から見て、V字形状に配置される請求項1に記載の配線板。
- 前記端子は、前記絶縁層に覆われた前記導体層よりも厚い請求項1に記載の配線板。
- 各端子の上に、バンプが形成される請求項1に記載の配線板。
- 各バンプは、その先端に電気的接続面を有し、
各電気的接続面は、同一面内に形成される請求項13に記載の配線板。 - 前記端子を覆う保護層と、
前記保護層に形成され、各端子にそれぞれ接続するビアホール導体と、
前記保護層の表面に形成され、各ビアホール導体とそれぞれ接続する複数の電極とをさらに備える請求項1に記載の配線板。 - 各端子は、突出して形成され、その先端に電気的接続面を有し、
各電気的接続面は、同一面内に形成される請求項1に記載の配線板。 - 前記導体層と前記絶縁層とは、真空蒸着法、スパッタ法およびCVD法の少なくとも1つによって形成される請求項1に記載の配線板。
- 信号を伝送する1個以上の配線をそれぞれ含む複数の導体層と、前記導体層を絶縁する複数の絶縁層とを備え、前記導体層と前記絶縁層とが交互に積層され、前記複数の導体層のそれぞれの両端の少なくとも一方に端子を備える配線板の製造方法において、
前記導体層と前記絶縁層との積層構造の断面形状において前記絶縁層を介して階段状に前記端子を形成することを特徴とする配線板の製造方法。 - 前記導体層の一端に給電しながらメッキして前記端子を形成する請求項18に記載の配線板の製造方法。
- 各端子は、バンプによって構成されており、
開口を有するマスクで前記導体層の一端をマスキングし、
マスキングされた前記導体層の一端に給電しながら前記マスクの開口内にメッキして前記バンプを形成する請求項18に記載の配線板の製造方法。 - 各端子は、バンプによって構成されており、
前記導体層の一端に導電体を堆積させて前記バンプを形成する請求項18に記載の配線板の製造方法。 - 各バンプの高さを同一面にそろえるために各バンプの先端を平板で加圧する請求項20と21とのいずれかに記載の配線板の製造方法。
- 信号を伝送する1個以上の配線をそれぞれ含む複数の導体層と、前記導体層を絶縁する複数の絶縁層とを備え、前記導体層と前記絶縁層とが交互に積層される配線板の製造方法において、
大気圧よりも減圧された雰囲気で前記導体層と前記絶縁層とを形成することを特徴とする配線板の製造方法。 - 複数の回路基板と、
前記回路基板を接続する配線板とを備えた電子機器において、
前記配線板が、請求項1に記載の配線板であることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004100094A JP2004327971A (ja) | 2003-04-03 | 2004-03-30 | 配線板、配線板の製造方法および電子機器 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003099986 | 2003-04-03 | ||
JP2003102606 | 2003-04-07 | ||
JP2004100094A JP2004327971A (ja) | 2003-04-03 | 2004-03-30 | 配線板、配線板の製造方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004327971A true JP2004327971A (ja) | 2004-11-18 |
Family
ID=33514537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004100094A Withdrawn JP2004327971A (ja) | 2003-04-03 | 2004-03-30 | 配線板、配線板の製造方法および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004327971A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216811A (ja) * | 2005-02-04 | 2006-08-17 | Toppan Printing Co Ltd | 多層回路配線板及びbga型半導体装置 |
JP2007194423A (ja) * | 2006-01-19 | 2007-08-02 | Hitachi Ltd | プリント配線板のスルーホール構造及びプリント配線板 |
JP2012104210A (ja) * | 2010-10-12 | 2012-05-31 | Nitto Denko Corp | 回路付サスペンション基板およびその製造方法 |
JP2013073642A (ja) * | 2011-09-27 | 2013-04-22 | Dainippon Printing Co Ltd | サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ |
JP2017168148A (ja) * | 2017-06-29 | 2017-09-21 | 堺ディスプレイプロダクト株式会社 | 位置検出装置 |
JP2019029591A (ja) * | 2017-08-02 | 2019-02-21 | 帝国通信工業株式会社 | 回路基板のコネクタ接続部及びその製造方法 |
JP2021125508A (ja) * | 2020-02-03 | 2021-08-30 | 株式会社東芝 | 配線基板および電流測定装置 |
-
2004
- 2004-03-30 JP JP2004100094A patent/JP2004327971A/ja not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216811A (ja) * | 2005-02-04 | 2006-08-17 | Toppan Printing Co Ltd | 多層回路配線板及びbga型半導体装置 |
JP2007194423A (ja) * | 2006-01-19 | 2007-08-02 | Hitachi Ltd | プリント配線板のスルーホール構造及びプリント配線板 |
JP2012104210A (ja) * | 2010-10-12 | 2012-05-31 | Nitto Denko Corp | 回路付サスペンション基板およびその製造方法 |
JP2013073642A (ja) * | 2011-09-27 | 2013-04-22 | Dainippon Printing Co Ltd | サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ |
JP2017168148A (ja) * | 2017-06-29 | 2017-09-21 | 堺ディスプレイプロダクト株式会社 | 位置検出装置 |
JP2019029591A (ja) * | 2017-08-02 | 2019-02-21 | 帝国通信工業株式会社 | 回路基板のコネクタ接続部及びその製造方法 |
JP2021125508A (ja) * | 2020-02-03 | 2021-08-30 | 株式会社東芝 | 配線基板および電流測定装置 |
JP7266542B2 (ja) | 2020-02-03 | 2023-04-28 | 株式会社東芝 | 電流測定装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6835597B2 (en) | Semiconductor package | |
EP1465471A2 (en) | Wiring board, method for manufacturing a wiring board and electronic equipment | |
US7889509B2 (en) | Ceramic capacitor | |
US7314780B2 (en) | Semiconductor package, method of production of same, and semiconductor device | |
US7696007B2 (en) | Semiconductor package board using a metal base | |
KR100541393B1 (ko) | 멀티칩 bga 패키지 | |
US7253526B2 (en) | Semiconductor packaging substrate and method of producing the same | |
US9560770B2 (en) | Component built-in board and method of manufacturing the same, and mounting body | |
US8263871B2 (en) | Mount board and semiconductor module | |
US20080230892A1 (en) | Chip package module | |
US8642898B2 (en) | Circuit board structure with capacitors embedded therein | |
JPH0697225A (ja) | 半導体装置 | |
US7456459B2 (en) | Design of low inductance embedded capacitor layer connections | |
JP2004327971A (ja) | 配線板、配線板の製造方法および電子機器 | |
TW201816967A (zh) | 佈線基板以及使用了該佈線基板的電子裝置 | |
US8829361B2 (en) | Wiring board and mounting structure using the same | |
KR20140043568A (ko) | 반도체 패키지 및 그 제조방법 | |
JP2017208371A (ja) | 回路基板、回路基板の製造方法及び電子装置 | |
US20090108444A1 (en) | Chip package structure and its fabrication method | |
US20230137841A1 (en) | Circuit carrier and manufacturing method thereof and package structure | |
JP7010727B2 (ja) | 配線基板 | |
TWI237379B (en) | Chip package structure and circuit substrate thereof | |
CN113597084A (zh) | 挠折线路板及其制作方法 | |
JPS59178759A (ja) | マルチチツプパツケ−ジ | |
TW202243329A (zh) | 天線模組及其製作方法和終端 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070605 |