JP2004326330A - キャッシュメモリ、及びキャッシュメモリの電力削減方法 - Google Patents
キャッシュメモリ、及びキャッシュメモリの電力削減方法 Download PDFInfo
- Publication number
- JP2004326330A JP2004326330A JP2003118596A JP2003118596A JP2004326330A JP 2004326330 A JP2004326330 A JP 2004326330A JP 2003118596 A JP2003118596 A JP 2003118596A JP 2003118596 A JP2003118596 A JP 2003118596A JP 2004326330 A JP2004326330 A JP 2004326330A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- voltage
- leak current
- current control
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Static Random-Access Memory (AREA)
- Executing Machine-Instructions (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
Abstract
【課題】動作の高速性の維持と、リーク電流による電力消費の削減とを実現したキャッシュメモリを提供する。
【解決手段】第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具える。前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧よりも小さい第２の電圧とする。前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とする。
【選択図】 図１
【解決手段】第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具える。前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧よりも小さい第２の電圧とする。前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発朋は、キャッシュメモリ及びキャッシュメモリの電力削減方法に関するものである。
【０００２】
【従来の技術】
キャッシュメモリは、主記憶とＣＰＵとの間に設けられた小容量のメモリであり、ＣＰＵから主記憶へのアクセス速度を高速化する目的で使用される。したがって、キャッシュメモリはＣＰＵの動作速度と同程度の高速性が要求される。キャッシュメモリに用いられる現在の主流である半導体回路は、ＣＭＯＳ回路であるが、一般に高速な半導体回路は消費電力が大きい。ここで、ＣＭＯＳ回路の消費電力は、充放電による電力消費、短絡電流による電力消費、そしてリーク電流による電力消費の３つに分類される。
【０００３】
近年、ＣＭＯＳ回路に供給する電源電圧の低下に伴うＭＯＳトランジスタの閾値電圧の低下によって、ＣＭＯＳ回路のリーク電流による電力消費が急増し、この電力消費量を削減することが大きな課題となっている。ＣＭＯＳ回路のリーク電流は、ＭＯＳトランジスタの閾値電圧を高く保持したり、電源電圧を低く保持することによって抑制できるが、閾値電圧を高く保持したり、電源電圧を低く保持するとＣＭＯＳ回路の動作速度が低下してしまう。
【０００４】
一方、充放電による消費電力を削減する試みには、特開平１０−１５４０９８および特開平１０−２３２８３０により開示されているループキャッシュがある。それらによれば、ループキャッシュは、フロー変化（ＣＯＦ）命令に応答して、キャッシュをアクティブ状態に遷移させるために状態遷移機械を用いる。フロー変化命令は、所定の変位未満の短い後方分岐（ＳＢＢ：Ｓｈｏｒｔ ｂａｃｋｗａｒｄ ｂｒａｎｃｈ）である。所定の変位は、キャッシュ内のエントリ数未満であるので、キャッシュに全体的に収容可能なループをプログラムが実行している限り、キャッシュはアクティブ状態であり続けることができる。ループキャッシュは小容量であるため、充放電に要する電力を従来の大容量キャッシュに比べて小さくできる。しかしながら、これらの発明においては、リーク電流による電力消費には全く注意が払われていない。
【０００５】
【発明が解決しようとする課題】
本発明は、キャッシュメモリの、動作の高速性の維持と、リーク電流による電力消費の削減とを実現することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、
第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具え、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧よりも小さい第２の電圧とし、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とすることを特徴とする、キャッシュメモリ（第１のキャッシュメモリ）に関する。
【０００７】
また、本発明は、
第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具えたキャッシュメモリの電力削減方法であって、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧よりも小さい第２の電圧とする工程と、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とする工程と、
を具えることを特徴とする、キャッシュメモリの電力削減方法（第１の電力削減方法）に関する。
【０００８】
本発明の第１のキャッシュメモリ及び第１の電力削減方法においては、第１のメモリとしての従来の大容量のキャッシュメモリ（以下、「Ｌｌキャッシュ」という）に加えて、第２のメモリとしての小容量のキャッシュメモリ（以下、「ループキャッシュ」という）と、リーク電流制御回路とを準備する。そして、前記ループキャッシュがアクティブ状態の場合、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ＬＩキャッシュを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記ループキャッシュを構成するＭＯＳトランジスタの閾値電圧を第２の電圧とする。また、前記ループキャッシュのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ＬＩキャッシュを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記ループキャッシュを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とする。
【０００９】
前記第１の電圧及び前記第２の電圧は（第１の電圧＞第２の電圧）の関係を満足するので、前記ループキャッシュのアクティブ状態及びインアクティブ状態において、前記ＬＩキャッシュ及び前記ループキャッシュの閾値電圧を上述のように規定することにより、前記ループキャッシュに全体が収容可能なループをプログラムが実行している限り、前記Ｌ１キャッシュはリーク電流を削減可能な状態になり、同時に前記ループキャッシュによりキャッシュメモリの高速動作が維持できるようになる。したがって、動作の高速性を維持しつつ、リーク電流による電力消費を削減可能なキャッシュメモリを提供できる。
【００１０】
さらに、本発明は、
第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具え、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧よりも大きい第１の電圧とし、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第１の電圧とすることを特徴とする、キャッシュメモリ（第２のキャッシュメモリ）に関する。
【００１１】
また、本発明は、
第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具えるキャッシュメモリの電力削減方法であって、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧よりも大きい第１の電圧とする工程と、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第１の電圧とする工程と、
を具えることを特徴とする、キャッシュメモリの電力削減方法（第２の電力削減方法）に関する。
【００１２】
本発明の第２のキャッシュメモリ及び第２の電力削減方法においては、第１のメモリとしての従来の大容量のキャッシュメモリ（以下、「Ｌｌキャッシュ」という）に加えて、第２のメモリとしての小容量のキャッシュメモリ（以下、「ループキャッシュ」という）と、リーク電流制御回路とを準備する。そして、前記ループキャッシュがアクティブ状態の場合、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ＬＩキャッシュを構成するＭＯＳトランジスタの電源電圧を第２の電圧とし、前記ループキャッシュを構成するＭＯＳトランジスタの電源電圧を第１の電圧とする。また、前記ループキャッシュのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ＬＩキャッシュを構成するＭＯＳトランジスタの電源電圧を前記第１の電圧とし、前記ループキャッシュを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とする。
【００１３】
前記第１の電圧及び前記第２の電圧は（第１の電圧＞第２の電圧）の関係を満足するので、前記ループキャッシュのアクティブ状態及びインアクティブ状態において、前記ＬＩキャッシュ及び前記ループキャッシュの電源電圧を上述のように規定することにより、前記ループキャッシュに全体が収容可能なループをプログラムが実行している限り、前記Ｌ１キャッシュはリーク電流を削減可能な状態になり、同時に前記ループキャッシュによりキャッシュメモリの高速動作が維持できるようになる。したがって、動作の高速性を維持しつつ、リーク電流による電力消費を削減可能なキャッシュメモリを提供できる。
【００１４】
なお、本発明のキャッシュメモリは分岐予測器を有することができる。分岐予測器は、例えば、特開２００２−２８７９５８号公報などに開示されており、ＣＰＵの命令フローの分岐によるペナルティーを改善するために設けられる。これは、分岐先や、分岐をするか否かの情報を、分岐命令の存在するアドレスなどに関連つけて記憶させておき、次回に同一の分岐命令が実行される際に、記憶された履歴情報から次に実行すべき命令のアドレスを予測し、このアドレスに基づいて所定の分岐予測信号を出力するものである。
【００１５】
分岐予測器はキャッシュメモリと同様の構成をしており、高精度の予測を達成するためには大容量とならざるを得ず、キャッシュメモリと同じ消費電力上の問題を持っている。
【００１６】
したがって、上述した第１のキャッシュメモリ及び第１の電力削減方法においては、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ループキャッシュのアクティブ状態において、前記分岐予測器を構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とするとともに、前記ループキャッシュのインアクティブ状態において、前記分岐予測器を構成する前記ＭＯＳトランジスタの閾値電圧を前記第２の電圧とする。したがって、前記分岐予測器のリーク電流を削減できるようになる。
【００１７】
また、前記ループキャッシュのアクティブ状態において、分岐予測器の参照及び更新を実施せずに停止状態とすることができる。この場合、前記リーク電流に加えて充放電による電力消費をも削減することができるようになる。
【００１８】
上述した第２のキャッシュメモリ及び第２の電力削減方法においては、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第２のメモリのアクティブ状態において、前記分岐予測器を構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とし、前記第２のメモリのインアクティブ状態において、前記分岐予測器を構成する前記ＭＯＳトランジスタの閾値電圧を前記第１の電圧とする。したがって、前記分岐予測器のリーク電流を削減できるようになる。
【００１９】
また、この場合においても、前記ループキャッシュのアクティブ状態において、分岐予測器の参照及び更新を実施せずに停止状態とすることができる。この場合、前記リーク電流に加えて充放電による電力消費をも削減することができるようになる。
【００２０】
【発明の実施の形態】
以下、本発明を発明の実施の形態に基づいて詳細に説明する。
図１は、本発明のキャッシュメモリを用いたデータ処理システムの一例を示すブロック図である。図１に示すデータ処理システムは、中央演算装置（ＣＰＵ）１０、ループキャッシュ２０、ＬＩキャッシュ３０、状態遷移機械４０、マルチプレクサ５０、リーク電流制御回路６０、及び分岐予測部７０を具えている。ＣＰＵ１０などは公知のものを採用することができる。状態遷移機械４０は、例えば特開平１０−１５４０９８号公報及び特開平１０−２３２８３０号公報に開示されたものを使用することができる。分岐予測器７０は、例えば特開２００２−２８７９５８号公報に開示されているものを使用することができる。ループキャッシュ２０はＴＡＧアレイを有することもできる。
【００２１】
ＣＰＵｌ０より命令アドレスバス１１を通じて供給される命令アドレスに基づき、小容量のループキャッシュ２０及び大容量のＬｌキャッシュ３０は、それぞれ命令バス２１及び命令バス３１に命令を出力する。
【００２２】
状態遷移機械４０は、ループキャッシュ２０のアクティブ／インアクティブ状態に対応してセレクト信号４１を決定する。マルチプレクサ５０は、セレクト信号４１に基づき、命令バス２１又は命令バス３１を選択して、命令を命令バス５１に出力する。また、状態遷移機械４０は、ＣＰＵｌ０により与えられるフロー信号１２に基づき、ループキャッシュ２０のアクティブ／インアクティブ状態を決定し、セレクト信号４１、ループキャッシュ制御信号４２、そしてリーク電流制御回路制御信号４３を生成する。
【００２３】
分岐予測器７０は、ＣＰＵｌ０より命令アドレスバス１１を通じて供給される命令アドレスに基づき、分岐予測値号７１を出力する。ＣＰＵｌ０は分岐予測信号７１を用いて、次に実行すべき命令のアドレスを決定し、命令アドレスバス１１に出力する。リーク電流制御回路６０は、リーク電流制御信号４３に従って、ループキャッシュ２０、Ｌｌキャッシュ３０、及び分岐予測器７０に、それぞれリーク電流制御信号６１、６２、６３を供給する。
【００２４】
状態遷移機械４０は、ループキャッシュ２０またはＬｌキャッシュ３０のどちらが命令をＣＰＵｌ０に供給するのか判定し制御する。同時に、同じ判断によりリーク電流制御回路６０が制御される。
【００２５】
図１に示すデータ処理システムが本発明の第１のキャッシュメモリから構成される場合、ループキャッシュ２０が命令を供給する場合（ループキャッシュのアクティブ状態）には、ルーク電流制御信号６１は、ループキャッシュ２０を構成するＭＯＳトランジスタの閾値電圧を所定の第２の電圧に設定し、リーク電流制御信号６２は、Ｌｌキャッシュ３０を構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧よりも高い所定の第１の電圧に改定し、さらに、リーク電流制御信号６３は、分岐予測器７０を構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧に設定する。
【００２６】
その結果、Ｌｌキャッシュ３０及び分岐予測器７０におけるリーク電流が抑制される。加えて、リーク電流制御信号６３は、分岐予測器７０の参照・更新を停止するように設定する。その結果、分岐予測器７０における充放電による電力消費が削減される。
【００２７】
一方、Ｌ１キャッシュ３０が命令を供給する場合（ループキャッシュのインアクティブ状態）には、リーク電流制御信号６１は、ループキャッシュ２０を構成するＭＯＳトランジスタの閾値電圧を上記第１の電圧に設定し、リーク電流制御信号６２は、Ｌｌキャッシュ３０を構成するＭＯＳトランジスタの閾値電圧を上記第２の電圧に設定し、さらに、リーク電流制御信号６３は、分岐予測器７０を構成するＭＯＳトランジスタの閾値電圧を上記第２の電圧に設定する。その結果、ループキャッシュ２０におけるリーク電流が抑制される。
【００２８】
多くのプログラムにおいては、小さなループの実行が実行時間の大半を占めていることが知られており、多くの場合、ループキャッシュ２０が命令を供給する。したがって、ループキャッシュ２０及びＬ１キャッシュ３０を構成するそれぞれのＭＯＳトランジスタの閾値電圧、並びに分岐予測器７０を構成するＭＯＳトランジスタの閾値電圧を、ループキャッシュ２０のアクティブ／インアクティブ状態に応じて上述のように設定することにより、リーク電流の削減と高速動作とを実現することができる。また、分岐予測器７０を停止するようにしておけば、充放電による電力削減をも実現することができる。
【００２９】
図１に示すデータ処理システムが本発明の第２のキャッシュメモリから構成される場合、ループキャッシュ２０が命令を供給する場合（ループキャッシュのアクティブ状態）には、リーク電流制御信号６１は、ループキャッシュ２０を構成するＭＯＳトランジスタの電源電圧を所定の第１の電圧に設定し、リーク電流制御信号６２は、Ｌｌキャッシュ３０を構成するＭＯＳトランジスタの電源電庄を上記第１の電圧よりも低い所定の第２の電圧に設定し、さらに、リーク電流制御信号６３は、分岐予測器７０を構成するＭＯＳトランジスタの電源電圧を上記第２の電圧に設定する。
【００３０】
その結果、Ｌｌキャッシュ３０及び分岐予測器７０におけるリーク電流が抑制される。加えて、リーク電流制御信号６３は、分岐予測器７０の参照・更新を停止するように設定する。その結果、分岐予測器７０における充放電による電力消費も削減される。
【００３１】
一方、Ｌｌキャッシュ３０が命令を供給する場合（ループキャッシュのインアクティブ状態）には、リーク電流制御信号６１は、ループキャッシュ２０を構成するＭＯＳトランジスタの電源電圧を上記第２の電圧に設定し、リーク電流制御信号６２は、Ｌｌキャッシュ３０を構成するＭＯＳトランジスタの電源電圧を上記第１の電圧に設定し、さらに、リーク電流制御信号６３は、分岐予測器７０を構成するＭＯＳトランジスタの電源電圧を上記第１の電圧に設定する。その結果、ループキャッシュ２０におけるリーク電流が抑制される。
【００３２】
したがって、リーク電流の削減と高速動作とを実現することができる。また、分岐予測器７０を停止するようにしておけば、充放電による電力削減をも実現することができる。
【００３３】
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【００３４】
【発明の効果】
本発明によれば、キャッシュメモリの領域を、高速動作可能な領域とリーク電流抑制可能な領域とに分割し、繰り返し参照されると予想されるデータを高速動作可能な領域に配置することで、その高速動作を維持でき、また、リーク電流による電力消費を削減可能にしたキャッシュメモリを提供できる。
【図面の簡単な説明】
【図１】本発明のキャッシュメモリを用いたデータ処理システムの一例を示すブロック図である。
【符号の説明】
１０ 中央演算装置（ＣＰＵ）
１１ 命令アドレスバス
１２ フロー信号
２０ ループキャッシュ
２１命令バス
３０ Ｌｌキャッシュ
３１ 命令バス
４０ 状態遷移機械
４１ セレクト信号
４２ ループキャッシュ制御信号
４３ リーク電流制御信号
５０ マルチプレクサ（ＭＵＸ）
５１ 命令バス
６０ リーク電流制御回路
６１ リーク電流制御信号
６２ リーク電流制御信号
６３ リーク電流制御信号
７０ 分岐予測器
７１ 分岐予測信号
【発明の属する技術分野】
本発朋は、キャッシュメモリ及びキャッシュメモリの電力削減方法に関するものである。
【０００２】
【従来の技術】
キャッシュメモリは、主記憶とＣＰＵとの間に設けられた小容量のメモリであり、ＣＰＵから主記憶へのアクセス速度を高速化する目的で使用される。したがって、キャッシュメモリはＣＰＵの動作速度と同程度の高速性が要求される。キャッシュメモリに用いられる現在の主流である半導体回路は、ＣＭＯＳ回路であるが、一般に高速な半導体回路は消費電力が大きい。ここで、ＣＭＯＳ回路の消費電力は、充放電による電力消費、短絡電流による電力消費、そしてリーク電流による電力消費の３つに分類される。
【０００３】
近年、ＣＭＯＳ回路に供給する電源電圧の低下に伴うＭＯＳトランジスタの閾値電圧の低下によって、ＣＭＯＳ回路のリーク電流による電力消費が急増し、この電力消費量を削減することが大きな課題となっている。ＣＭＯＳ回路のリーク電流は、ＭＯＳトランジスタの閾値電圧を高く保持したり、電源電圧を低く保持することによって抑制できるが、閾値電圧を高く保持したり、電源電圧を低く保持するとＣＭＯＳ回路の動作速度が低下してしまう。
【０００４】
一方、充放電による消費電力を削減する試みには、特開平１０−１５４０９８および特開平１０−２３２８３０により開示されているループキャッシュがある。それらによれば、ループキャッシュは、フロー変化（ＣＯＦ）命令に応答して、キャッシュをアクティブ状態に遷移させるために状態遷移機械を用いる。フロー変化命令は、所定の変位未満の短い後方分岐（ＳＢＢ：Ｓｈｏｒｔ ｂａｃｋｗａｒｄ ｂｒａｎｃｈ）である。所定の変位は、キャッシュ内のエントリ数未満であるので、キャッシュに全体的に収容可能なループをプログラムが実行している限り、キャッシュはアクティブ状態であり続けることができる。ループキャッシュは小容量であるため、充放電に要する電力を従来の大容量キャッシュに比べて小さくできる。しかしながら、これらの発明においては、リーク電流による電力消費には全く注意が払われていない。
【０００５】
【発明が解決しようとする課題】
本発明は、キャッシュメモリの、動作の高速性の維持と、リーク電流による電力消費の削減とを実現することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成すべく、本発明は、
第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具え、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧よりも小さい第２の電圧とし、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とすることを特徴とする、キャッシュメモリ（第１のキャッシュメモリ）に関する。
【０００７】
また、本発明は、
第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具えたキャッシュメモリの電力削減方法であって、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧よりも小さい第２の電圧とする工程と、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とする工程と、
を具えることを特徴とする、キャッシュメモリの電力削減方法（第１の電力削減方法）に関する。
【０００８】
本発明の第１のキャッシュメモリ及び第１の電力削減方法においては、第１のメモリとしての従来の大容量のキャッシュメモリ（以下、「Ｌｌキャッシュ」という）に加えて、第２のメモリとしての小容量のキャッシュメモリ（以下、「ループキャッシュ」という）と、リーク電流制御回路とを準備する。そして、前記ループキャッシュがアクティブ状態の場合、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ＬＩキャッシュを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記ループキャッシュを構成するＭＯＳトランジスタの閾値電圧を第２の電圧とする。また、前記ループキャッシュのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ＬＩキャッシュを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記ループキャッシュを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とする。
【０００９】
前記第１の電圧及び前記第２の電圧は（第１の電圧＞第２の電圧）の関係を満足するので、前記ループキャッシュのアクティブ状態及びインアクティブ状態において、前記ＬＩキャッシュ及び前記ループキャッシュの閾値電圧を上述のように規定することにより、前記ループキャッシュに全体が収容可能なループをプログラムが実行している限り、前記Ｌ１キャッシュはリーク電流を削減可能な状態になり、同時に前記ループキャッシュによりキャッシュメモリの高速動作が維持できるようになる。したがって、動作の高速性を維持しつつ、リーク電流による電力消費を削減可能なキャッシュメモリを提供できる。
【００１０】
さらに、本発明は、
第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具え、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧よりも大きい第１の電圧とし、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第１の電圧とすることを特徴とする、キャッシュメモリ（第２のキャッシュメモリ）に関する。
【００１１】
また、本発明は、
第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具えるキャッシュメモリの電力削減方法であって、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧よりも大きい第１の電圧とする工程と、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第１の電圧とする工程と、
を具えることを特徴とする、キャッシュメモリの電力削減方法（第２の電力削減方法）に関する。
【００１２】
本発明の第２のキャッシュメモリ及び第２の電力削減方法においては、第１のメモリとしての従来の大容量のキャッシュメモリ（以下、「Ｌｌキャッシュ」という）に加えて、第２のメモリとしての小容量のキャッシュメモリ（以下、「ループキャッシュ」という）と、リーク電流制御回路とを準備する。そして、前記ループキャッシュがアクティブ状態の場合、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ＬＩキャッシュを構成するＭＯＳトランジスタの電源電圧を第２の電圧とし、前記ループキャッシュを構成するＭＯＳトランジスタの電源電圧を第１の電圧とする。また、前記ループキャッシュのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ＬＩキャッシュを構成するＭＯＳトランジスタの電源電圧を前記第１の電圧とし、前記ループキャッシュを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とする。
【００１３】
前記第１の電圧及び前記第２の電圧は（第１の電圧＞第２の電圧）の関係を満足するので、前記ループキャッシュのアクティブ状態及びインアクティブ状態において、前記ＬＩキャッシュ及び前記ループキャッシュの電源電圧を上述のように規定することにより、前記ループキャッシュに全体が収容可能なループをプログラムが実行している限り、前記Ｌ１キャッシュはリーク電流を削減可能な状態になり、同時に前記ループキャッシュによりキャッシュメモリの高速動作が維持できるようになる。したがって、動作の高速性を維持しつつ、リーク電流による電力消費を削減可能なキャッシュメモリを提供できる。
【００１４】
なお、本発明のキャッシュメモリは分岐予測器を有することができる。分岐予測器は、例えば、特開２００２−２８７９５８号公報などに開示されており、ＣＰＵの命令フローの分岐によるペナルティーを改善するために設けられる。これは、分岐先や、分岐をするか否かの情報を、分岐命令の存在するアドレスなどに関連つけて記憶させておき、次回に同一の分岐命令が実行される際に、記憶された履歴情報から次に実行すべき命令のアドレスを予測し、このアドレスに基づいて所定の分岐予測信号を出力するものである。
【００１５】
分岐予測器はキャッシュメモリと同様の構成をしており、高精度の予測を達成するためには大容量とならざるを得ず、キャッシュメモリと同じ消費電力上の問題を持っている。
【００１６】
したがって、上述した第１のキャッシュメモリ及び第１の電力削減方法においては、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記ループキャッシュのアクティブ状態において、前記分岐予測器を構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とするとともに、前記ループキャッシュのインアクティブ状態において、前記分岐予測器を構成する前記ＭＯＳトランジスタの閾値電圧を前記第２の電圧とする。したがって、前記分岐予測器のリーク電流を削減できるようになる。
【００１７】
また、前記ループキャッシュのアクティブ状態において、分岐予測器の参照及び更新を実施せずに停止状態とすることができる。この場合、前記リーク電流に加えて充放電による電力消費をも削減することができるようになる。
【００１８】
上述した第２のキャッシュメモリ及び第２の電力削減方法においては、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第２のメモリのアクティブ状態において、前記分岐予測器を構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とし、前記第２のメモリのインアクティブ状態において、前記分岐予測器を構成する前記ＭＯＳトランジスタの閾値電圧を前記第１の電圧とする。したがって、前記分岐予測器のリーク電流を削減できるようになる。
【００１９】
また、この場合においても、前記ループキャッシュのアクティブ状態において、分岐予測器の参照及び更新を実施せずに停止状態とすることができる。この場合、前記リーク電流に加えて充放電による電力消費をも削減することができるようになる。
【００２０】
【発明の実施の形態】
以下、本発明を発明の実施の形態に基づいて詳細に説明する。
図１は、本発明のキャッシュメモリを用いたデータ処理システムの一例を示すブロック図である。図１に示すデータ処理システムは、中央演算装置（ＣＰＵ）１０、ループキャッシュ２０、ＬＩキャッシュ３０、状態遷移機械４０、マルチプレクサ５０、リーク電流制御回路６０、及び分岐予測部７０を具えている。ＣＰＵ１０などは公知のものを採用することができる。状態遷移機械４０は、例えば特開平１０−１５４０９８号公報及び特開平１０−２３２８３０号公報に開示されたものを使用することができる。分岐予測器７０は、例えば特開２００２−２８７９５８号公報に開示されているものを使用することができる。ループキャッシュ２０はＴＡＧアレイを有することもできる。
【００２１】
ＣＰＵｌ０より命令アドレスバス１１を通じて供給される命令アドレスに基づき、小容量のループキャッシュ２０及び大容量のＬｌキャッシュ３０は、それぞれ命令バス２１及び命令バス３１に命令を出力する。
【００２２】
状態遷移機械４０は、ループキャッシュ２０のアクティブ／インアクティブ状態に対応してセレクト信号４１を決定する。マルチプレクサ５０は、セレクト信号４１に基づき、命令バス２１又は命令バス３１を選択して、命令を命令バス５１に出力する。また、状態遷移機械４０は、ＣＰＵｌ０により与えられるフロー信号１２に基づき、ループキャッシュ２０のアクティブ／インアクティブ状態を決定し、セレクト信号４１、ループキャッシュ制御信号４２、そしてリーク電流制御回路制御信号４３を生成する。
【００２３】
分岐予測器７０は、ＣＰＵｌ０より命令アドレスバス１１を通じて供給される命令アドレスに基づき、分岐予測値号７１を出力する。ＣＰＵｌ０は分岐予測信号７１を用いて、次に実行すべき命令のアドレスを決定し、命令アドレスバス１１に出力する。リーク電流制御回路６０は、リーク電流制御信号４３に従って、ループキャッシュ２０、Ｌｌキャッシュ３０、及び分岐予測器７０に、それぞれリーク電流制御信号６１、６２、６３を供給する。
【００２４】
状態遷移機械４０は、ループキャッシュ２０またはＬｌキャッシュ３０のどちらが命令をＣＰＵｌ０に供給するのか判定し制御する。同時に、同じ判断によりリーク電流制御回路６０が制御される。
【００２５】
図１に示すデータ処理システムが本発明の第１のキャッシュメモリから構成される場合、ループキャッシュ２０が命令を供給する場合（ループキャッシュのアクティブ状態）には、ルーク電流制御信号６１は、ループキャッシュ２０を構成するＭＯＳトランジスタの閾値電圧を所定の第２の電圧に設定し、リーク電流制御信号６２は、Ｌｌキャッシュ３０を構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧よりも高い所定の第１の電圧に改定し、さらに、リーク電流制御信号６３は、分岐予測器７０を構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧に設定する。
【００２６】
その結果、Ｌｌキャッシュ３０及び分岐予測器７０におけるリーク電流が抑制される。加えて、リーク電流制御信号６３は、分岐予測器７０の参照・更新を停止するように設定する。その結果、分岐予測器７０における充放電による電力消費が削減される。
【００２７】
一方、Ｌ１キャッシュ３０が命令を供給する場合（ループキャッシュのインアクティブ状態）には、リーク電流制御信号６１は、ループキャッシュ２０を構成するＭＯＳトランジスタの閾値電圧を上記第１の電圧に設定し、リーク電流制御信号６２は、Ｌｌキャッシュ３０を構成するＭＯＳトランジスタの閾値電圧を上記第２の電圧に設定し、さらに、リーク電流制御信号６３は、分岐予測器７０を構成するＭＯＳトランジスタの閾値電圧を上記第２の電圧に設定する。その結果、ループキャッシュ２０におけるリーク電流が抑制される。
【００２８】
多くのプログラムにおいては、小さなループの実行が実行時間の大半を占めていることが知られており、多くの場合、ループキャッシュ２０が命令を供給する。したがって、ループキャッシュ２０及びＬ１キャッシュ３０を構成するそれぞれのＭＯＳトランジスタの閾値電圧、並びに分岐予測器７０を構成するＭＯＳトランジスタの閾値電圧を、ループキャッシュ２０のアクティブ／インアクティブ状態に応じて上述のように設定することにより、リーク電流の削減と高速動作とを実現することができる。また、分岐予測器７０を停止するようにしておけば、充放電による電力削減をも実現することができる。
【００２９】
図１に示すデータ処理システムが本発明の第２のキャッシュメモリから構成される場合、ループキャッシュ２０が命令を供給する場合（ループキャッシュのアクティブ状態）には、リーク電流制御信号６１は、ループキャッシュ２０を構成するＭＯＳトランジスタの電源電圧を所定の第１の電圧に設定し、リーク電流制御信号６２は、Ｌｌキャッシュ３０を構成するＭＯＳトランジスタの電源電庄を上記第１の電圧よりも低い所定の第２の電圧に設定し、さらに、リーク電流制御信号６３は、分岐予測器７０を構成するＭＯＳトランジスタの電源電圧を上記第２の電圧に設定する。
【００３０】
その結果、Ｌｌキャッシュ３０及び分岐予測器７０におけるリーク電流が抑制される。加えて、リーク電流制御信号６３は、分岐予測器７０の参照・更新を停止するように設定する。その結果、分岐予測器７０における充放電による電力消費も削減される。
【００３１】
一方、Ｌｌキャッシュ３０が命令を供給する場合（ループキャッシュのインアクティブ状態）には、リーク電流制御信号６１は、ループキャッシュ２０を構成するＭＯＳトランジスタの電源電圧を上記第２の電圧に設定し、リーク電流制御信号６２は、Ｌｌキャッシュ３０を構成するＭＯＳトランジスタの電源電圧を上記第１の電圧に設定し、さらに、リーク電流制御信号６３は、分岐予測器７０を構成するＭＯＳトランジスタの電源電圧を上記第１の電圧に設定する。その結果、ループキャッシュ２０におけるリーク電流が抑制される。
【００３２】
したがって、リーク電流の削減と高速動作とを実現することができる。また、分岐予測器７０を停止するようにしておけば、充放電による電力削減をも実現することができる。
【００３３】
以上、具体例を挙げながら発明の実施の形態に基づいて本発明を詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
【００３４】
【発明の効果】
本発明によれば、キャッシュメモリの領域を、高速動作可能な領域とリーク電流抑制可能な領域とに分割し、繰り返し参照されると予想されるデータを高速動作可能な領域に配置することで、その高速動作を維持でき、また、リーク電流による電力消費を削減可能にしたキャッシュメモリを提供できる。
【図面の簡単な説明】
【図１】本発明のキャッシュメモリを用いたデータ処理システムの一例を示すブロック図である。
【符号の説明】
１０ 中央演算装置（ＣＰＵ）
１１ 命令アドレスバス
１２ フロー信号
２０ ループキャッシュ
２１命令バス
３０ Ｌｌキャッシュ
３１ 命令バス
４０ 状態遷移機械
４１ セレクト信号
４２ ループキャッシュ制御信号
４３ リーク電流制御信号
５０ マルチプレクサ（ＭＵＸ）
５１ 命令バス
６０ リーク電流制御回路
６１ リーク電流制御信号
６２ リーク電流制御信号
６３ リーク電流制御信号
７０ 分岐予測器
７１ 分岐予測信号
Claims (12)
- 第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具え、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧よりも小さい第２の電圧とし、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とすることを特徴とする、キャッシュメモリ。 - 前記第１のメモリ及び前記第２のメモリに対する分岐予測器を具え、
前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第２のメモリのアクティブ状態において、前記分岐予測器を構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とし、前記第２のメモリのインアクティブ状態において、前記分岐予測器を構成する前記ＭＯＳトランジスタの閾値電圧を前記第２の電圧とすることを特徴とする、請求項１に記載のキャッシュメモリ。 - 前記第２のメモリのアクティブ状態において、前記分岐予測器の状態の参照及び更新を実施しないことを特徴とする、請求項２に記載のキャッシュメモリ。
- 第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具え、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧よりも大きい第１の電圧とし、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第１の電圧とすることを特徴とする、キャッシュメモリ。 - 前記第１のメモリ及び前記第２のメモリに対する分岐予測器を具え、
前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第２のメモリのアクティブ状態において、前記分岐予測器を構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とし、前記第２のメモリのインアクティブ状態において、前記分岐予測器を構成する前記ＭＯＳトランジスタの電源電圧を前記第１の電圧とすることを特徴とする、請求項４に記載のキャッシュメモリ。 - 前記第２のメモリのアクティブ状態において、前記分岐予測器の状態の参照及び更新を実施しないことを特徴とする、請求項５に記載のキャッシュメモリ。
- 第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具えたキャッシュメモリの電力削減方法であって、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を第１の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧よりも小さい第２の電圧とする工程と、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とする工程と、
を具えることを特徴とする、キャッシュメモリの電力削減方法。 - 前記キャッシュメモリは、前記第１のメモリ及び前記第２のメモリに対する分岐予測器を具え、
前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第２のメモリのアクティブ状態において、前記分岐予測器を構成するＭＯＳトランジスタの閾値電圧を前記第１の電圧とする工程と、
前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第２のメモリのインアクティブ状態において、前記分岐予測器を構成する前記ＭＯＳトランジスタの閾値電圧を前記第２の電圧とする工程と、
を具えることを特徴とする、請求項７に記載のキャッシュメモリの電力削減方法。 - 前記第２のメモリのアクティブ状態において、前記分岐予測器の状態の参照及び更新を実施しないようにしたことを特徴とする、請求項８に記載のキャッシュメモリの電力削減方法。
- 第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具えるキャッシュメモリの電力削減方法であって、
前記第２のメモリのアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧よりも大きい第１の電圧とする工程と、
前記第２のメモリのインアクティブ状態において、前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第１のメモリを構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とし、前記第２のメモリを構成するＭＯＳトランジスタの電源電圧を前記第１の電圧とする工程と、
を具えることを特徴とする、キャッシュメモリの電力削減方法。 - 前記キャッシュメモリは、前記第１のメモリ及び前記第２のメモリに対する分岐予測器を具え、
前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第２のメモリのアクティブ状態において、前記分岐予測器を構成するＭＯＳトランジスタの電源電圧を前記第２の電圧とする工程と、
前記リーク電流制御回路からのリーク電流制御信号に基づき、前記第２のメモリのインアクティブ状態において、前記分岐予測器を構成する前記ＭＯＳトランジスタの電源電圧を前記第１の電圧とする工程と
を具えることを特徴とする、請求項１０に記載のキャッシュメモリの電力削減方法。 - 前記第２のメモリのアクティブ状態において、前記分岐予測器の状態の参照及び更新を実施しないようにしたことを特徴とする、請求項１１に記載のキャッシュメモリの電力削減方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118596A JP3893463B2 (ja) | 2003-04-23 | 2003-04-23 | キャッシュメモリ、及びキャッシュメモリの電力削減方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003118596A JP3893463B2 (ja) | 2003-04-23 | 2003-04-23 | キャッシュメモリ、及びキャッシュメモリの電力削減方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004326330A true JP2004326330A (ja) | 2004-11-18 |
| JP3893463B2 JP3893463B2 (ja) | 2007-03-14 |
Family
ID=33498095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003118596A Expired - Lifetime JP3893463B2 (ja) | 2003-04-23 | 2003-04-23 | キャッシュメモリ、及びキャッシュメモリの電力削減方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3893463B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008532142A (ja) * | 2005-02-24 | 2008-08-14 | クゥアルコム・インコーポレイテッド | ループ終結分岐により分岐履歴レジスタの更新を抑制すること |
| JP2010277529A (ja) * | 2009-06-01 | 2010-12-09 | Fujitsu Ltd | 情報処理装置及び分岐予測方法 |
| JP2012221086A (ja) * | 2011-04-06 | 2012-11-12 | Fujitsu Semiconductor Ltd | 情報処理装置 |
| JP2018005488A (ja) * | 2016-06-30 | 2018-01-11 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
| EP2319043B1 (en) | 2008-07-21 | 2018-08-15 | Sato Holdings Corporation | A device having data storage |
-
2003
- 2003-04-23 JP JP2003118596A patent/JP3893463B2/ja not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008532142A (ja) * | 2005-02-24 | 2008-08-14 | クゥアルコム・インコーポレイテッド | ループ終結分岐により分岐履歴レジスタの更新を抑制すること |
| JP2011100466A (ja) * | 2005-02-24 | 2011-05-19 | Qualcomm Inc | ループ終結分岐により分岐履歴レジスタの更新を抑制すること |
| JP2015007995A (ja) * | 2005-02-24 | 2015-01-15 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | ループ終結分岐により分岐履歴レジスタの更新を抑制すること |
| EP2319043B1 (en) | 2008-07-21 | 2018-08-15 | Sato Holdings Corporation | A device having data storage |
| JP2010277529A (ja) * | 2009-06-01 | 2010-12-09 | Fujitsu Ltd | 情報処理装置及び分岐予測方法 |
| JP2012221086A (ja) * | 2011-04-06 | 2012-11-12 | Fujitsu Semiconductor Ltd | 情報処理装置 |
| JP2018005488A (ja) * | 2016-06-30 | 2018-01-11 | 富士通株式会社 | 演算処理装置及び演算処理装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3893463B2 (ja) | 2007-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4894014B2 (ja) | 集積回路のための電源の適応制御 | |
| JP3857052B2 (ja) | マイクロプロセッサ | |
| US7385435B2 (en) | Programmable power gating circuit | |
| US10539997B2 (en) | Ultra-low-power design memory power reduction scheme | |
| US20110213950A1 (en) | System and Method for Power Optimization | |
| US20120331319A1 (en) | System and method for power optimization | |
| US20120331275A1 (en) | System and method for power optimization | |
| US9411714B2 (en) | Finite state machine for system management | |
| JPH0969063A (ja) | 低電力メモリシステム | |
| JP2005235223A (ja) | ダイナミック電圧スケーリングによる低消費電力集積回路装置 | |
| JP2006107507A (ja) | 命令語キャッシュと命令語変換参照バッファの制御器、及びその制御方法 | |
| KR20040033066A (ko) | Ｃｐｕ 파워 다운 방법 및 그 장치 | |
| US20090158076A1 (en) | Technique to implement clock-gating | |
| US20150046729A1 (en) | Semiconductor apparatus and control method therof | |
| US9329666B2 (en) | Power throttling queue | |
| US7630270B2 (en) | Dual mode SRAM architecture for voltage scaling and power management | |
| JP2002169790A (ja) | 半導体集積回路 | |
| CN111819630A (zh) | 动态存储器电力管理 | |
| JP2005157620A (ja) | 半導体集積回路 | |
| JP3893463B2 (ja) | キャッシュメモリ、及びキャッシュメモリの電力削減方法 | |
| JP2008507117A (ja) | 性能パラメータの２値制御のための制御方式 | |
| US9348402B2 (en) | Multiple critical paths having different threshold voltages in a single processor core | |
| JP2003323417A (ja) | 半導体集積回路装置 | |
| JP2008263261A (ja) | 再構成可能集積回路 | |
| US6646473B1 (en) | Multiple supply voltage dynamic logic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030423 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20041213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060912 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060912 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060912 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061114 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3893463 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |