JP2004319954A - Surface mounted component and lead frame used for manufacturing the same - Google Patents

Surface mounted component and lead frame used for manufacturing the same Download PDF

Info

Publication number
JP2004319954A
JP2004319954A JP2003325477A JP2003325477A JP2004319954A JP 2004319954 A JP2004319954 A JP 2004319954A JP 2003325477 A JP2003325477 A JP 2003325477A JP 2003325477 A JP2003325477 A JP 2003325477A JP 2004319954 A JP2004319954 A JP 2004319954A
Authority
JP
Japan
Prior art keywords
lead
surface mount
foot portion
component
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2003325477A
Other languages
Japanese (ja)
Inventor
Atsushi Wakabayashi
篤 若林
Akira Koiso
明 小磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP2003325477A priority Critical patent/JP2004319954A/en
Publication of JP2004319954A publication Critical patent/JP2004319954A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

<P>PROBLEM TO BE SOLVED: To secure sufficient adhesion strength for a load in any direction operating on a lead. <P>SOLUTION: In a surface mounted component 10 having the lead 15 projecting from a side of a package 20, at least one constricted part 17 is formed in a lead foot part 16 at a tip part of the lead 15. At the time of mounting it on a printed board 30 by solder paste 35, the constricted part 17 is surrounded by solder paste 35. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

この発明は表面実装型部品及びその製造に用いるリードフレームに関する。   The present invention relates to a surface mount component and a lead frame used for manufacturing the same.

表面実装型部品をプリント基板に実装するには、はんだを印刷したフットプリントパターン上に表面実装型部品のリードフット部を載置する。その後、リフロー炉に入れてはんだを溶融させる。その結果、リードフット部がフットプリントパターンに固定される。   To mount the surface mount component on a printed circuit board, a lead foot portion of the surface mount component is placed on a footprint pattern on which solder is printed. Then, it is put into a reflow furnace to melt the solder. As a result, the lead foot portion is fixed to the footprint pattern.

しかし、製造誤差によるリードフット部の平坦度不足やリードの微細ピッチ化によってリードフット部のフットプリントパターンに対する接着面積が小さくなり、リードフット部とはんだとの接着強度が弱くなる。   However, due to insufficient flatness of the lead foot due to manufacturing errors and fine pitch of the leads, the bonding area of the lead foot to the footprint pattern is reduced, and the bonding strength between the lead foot and the solder is weakened.

そのため、接着強度を高める方法として、リードフット部に貫通孔を設けたり、リードフット部の下面にくぼみを設けたりすることが行われている（特開平７−１３０９３７号公報参照）。
特開平７−１３０９３７号公報 Therefore, as a method of increasing the adhesive strength, a through hole is provided in the lead foot portion, or a recess is provided in the lower surface of the lead foot portion (see Japanese Patent Application Laid-Open No. 7-130937).
JP-A-7-130937

しかし、上記方法では、リードに作用する２次元方向（フットプリントパターンの表面に平行な方向）の負荷に対する接着強度を高めることはできるが、リードに作用する上下方向（フットプリントパターンの表面と直交する方向）の負荷に対する接着強度が不足するという問題がある。   However, in the above method, the adhesive strength against a load acting on the lead in a two-dimensional direction (a direction parallel to the surface of the footprint pattern) can be increased, but the vertical direction acting on the lead (perpendicular to the surface of the footprint pattern). In this case, there is a problem that the adhesive strength to the load in the direction of (i) is insufficient.

この発明はこのような事情に鑑みてなされたもので、その課題はリードに作用するいずれの方向の負荷に対しても十分な接着強度を確保することができる表面実装型部品及びその製造に用いるリードフレームを提供することである。   The present invention has been made in view of such circumstances, and a problem thereof is to use a surface mount type component capable of securing a sufficient adhesive strength against a load acting on a lead in any direction and a method for manufacturing the same. It is to provide a lead frame.

上記課題を解決するため請求項１記載の発明は、パッケージの側面から外方へ突出するリードを有する表面実装型部品において、前記リードの先端部のリードフット部に少なくとも１つのくびれ部が形成されていることを特徴とする。   According to a first aspect of the present invention, there is provided a surface mount component having a lead projecting outward from a side surface of a package, wherein at least one constriction is formed in a lead foot portion at a tip end of the lead. It is characterized by having.

請求項２に記載の発明は、請求項１記載の表面実装型部品において、前記くびれ部ははんだによるプリント基板への実装の際に前記はんだで包囲される形状であることを特徴とする。   According to a second aspect of the present invention, in the surface mount component according to the first aspect, the constricted portion has a shape that is surrounded by the solder when the component is mounted on a printed circuit board by solder.

請求項３に記載の発明は、表面実装型部品の製造に用いるリードフレームであって、リードの先端部のリードフット部となる部分に少なくとも１つのくびれ部が形成されていることを特徴とする。   According to a third aspect of the present invention, there is provided a lead frame used for manufacturing a surface mount component, wherein at least one constricted portion is formed in a portion to be a lead foot portion at a leading end portion of the lead. .

この発明の表面実装型部品及びその製造に用いるリードフレームによれば、リードに作用するいずれの方向の負荷に対しても十分な接着強度を確保することができる。   ADVANTAGE OF THE INVENTION According to the surface mount type component of this invention and the lead frame used for its manufacture, sufficient adhesive strength can be ensured with respect to the load in any direction which acts on the lead.

以下、この発明の実施の形態を図面に基づいて説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図１はこの発明の第１実施形態に係る表面実装型部品をプリント基板に実装したときの断面を示す概念図である。   FIG. 1 is a conceptual diagram showing a cross section when the surface mount component according to the first embodiment of the present invention is mounted on a printed circuit board.

表面実装型部品１０は、いわゆるガルウイング型の表面実装型部品である。   The surface mount type component 10 is a so-called gull wing type surface mount type component.

表面実装型部品１０は、リード１５と、このリード１５と同一の材質で形成された支持体１２と、支持体１２に接合材１１によって固定されたＬＳＩ等の半導体チップ１３とを備える。   The surface mount component 10 includes a lead 15, a support 12 formed of the same material as the lead 15, and a semiconductor chip 13 such as an LSI fixed to the support 12 by a bonding material 11.

半導体チップ１３の電極（図示せず）とリード１５の一端とは導電性ワイヤ１４を介して電気的に接続されている。   An electrode (not shown) of the semiconductor chip 13 and one end of the lead 15 are electrically connected via a conductive wire 14.

半導体チップ１３の電極、リード１５の一部等はエポキシ樹脂でモールド、封止されている。エポキシ樹脂でモールドされた部分がパッケージ２０を形成する。   The electrodes of the semiconductor chip 13, parts of the leads 15, and the like are molded and sealed with epoxy resin. The part molded with the epoxy resin forms the package 20.

図１の場合、パッケージ２０はＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）である。   In the case of FIG. 1, the package 20 is a QFP (Quad Flat Package).

パッケージ２０の側面から複数のリード１５が外方へ突出している。   A plurality of leads 15 protrude outward from the side surface of the package 20.

リード１５の他端（先端部）のリードフット部１６はプリント基板３０上に形成されたフットプリントパターン３１にはんだ付けされる。   The lead foot 16 at the other end (tip) of the lead 15 is soldered to a footprint pattern 31 formed on the printed circuit board 30.

図２は図１の部分拡大斜視図である。なお、図２において、プリント基板３０の図示は省略されている。   FIG. 2 is a partially enlarged perspective view of FIG. In FIG. 2, illustration of the printed circuit board 30 is omitted.

リードフット部１６の断面形状はほぼ矩形である。リードフット部１６には断面形状がほぼ矩形の１つのくびれ部１７が形成されている。くびれ部１７の下面１７ｂとフットプリントパターン３１の上面３１ａとの間に空間が形成される。   The cross-sectional shape of the lead foot portion 16 is substantially rectangular. One constricted portion 17 having a substantially rectangular cross section is formed in the lead foot portion 16. A space is formed between the lower surface 17b of the constricted portion 17 and the upper surface 31a of the footprint pattern 31.

図３（ａ）はリードフット部の平面図、図３（ｂ）はリードフット部の側面図である。   FIG. 3A is a plan view of the lead foot portion, and FIG. 3B is a side view of the lead foot portion.

くびれ部１７の上面１７ａはリードフット部１６の上面１６ａに平行であり、くびれ部１７の下面１７ｂはリードフット部１６の下面１６ｂに平行であり、くびれ部１７の左側面１７ｃはリードフット部１６の左側面１６ｃに平行であり、くびれ部１７の右側面１７ｄはリードフット部１６の右側面１６ｄに平行である。   The upper surface 17a of the constricted portion 17 is parallel to the upper surface 16a of the lead foot portion 16, the lower surface 17b of the constricted portion 17 is parallel to the lower surface 16b of the lead foot portion 16, and the left side surface 17c of the constricted portion 17 is The right side 17d of the constricted portion 17 is parallel to the right side 16d of the lead foot portion 16.

表面実装型部品１０をプリント基板３０に実装する方法を説明する。   A method for mounting the surface mount component 10 on the printed circuit board 30 will be described.

まず、印刷機を用いて、フットプリントパターン３１にスクリーン印刷等によってはんだペースト３５を印刷する。はんだペースト３５の平面形状及び大きさはフットプリントパターン３１の平面形状及び大きさとほぼ同じである。   First, the solder paste 35 is printed on the footprint pattern 31 by screen printing or the like using a printing machine. The planar shape and size of the solder paste 35 are substantially the same as the planar shape and size of the footprint pattern 31.

次に、リードフット部１６とフットプリントパターン３１とが一致するようにマウンタ（図示せず）を用いて表面実装型部品１０をプリント基板３０に載せる。   Next, the surface mount component 10 is mounted on the printed circuit board 30 using a mounter (not shown) so that the lead foot portion 16 and the footprint pattern 31 match.

このとき、リードフット部１６によって押し出されたはんだペースト３５の一部がフットプリントパターン３１から盛り上がり、リード１５とはんだペースト３５との間に作用するぬれ性によってリードフット部１６の全体に広がり、くびれ部１７を包囲するように覆う。   At this time, a part of the solder paste 35 extruded by the lead foot portion 16 rises from the footprint pattern 31 and spreads over the entire lead foot portion 16 due to the wettability acting between the lead 15 and the solder paste 35, and constriction occurs. The part 17 is covered so as to surround it.

その後、表面実装型部品１０を実装したプリント基板３０を所定の温度プロファイルに設定されたリフロー炉（図示せず）に通し、はんだペースト３５が溶ける温度まで加熱する。   Thereafter, the printed circuit board 30 on which the surface-mounted component 10 is mounted is passed through a reflow furnace (not shown) set to a predetermined temperature profile, and heated to a temperature at which the solder paste 35 is melted.

最後に、溶けたはんだペースト３５を室温に冷却して固化させることによって表面実装型部品１０がプリント基板３０にはんだ付けされる（図１及び図２参照）。   Finally, the surface-mounted component 10 is soldered to the printed circuit board 30 by cooling and solidifying the melted solder paste 35 to room temperature (see FIGS. 1 and 2).

この第１実施形態によれば、くびれ部１７の全体がはんだペースト３５で包囲されるため、リードフット部１６とはんだペースト３５との接触面積が増大し、リードフット部１６がフットプリントパターン３１に強固に固定される。その結果、リード１５に作用するいずれの方向の負荷に対しても十分な接着強度を確保することができる。   According to the first embodiment, since the entire constricted portion 17 is surrounded by the solder paste 35, the contact area between the lead foot portion 16 and the solder paste 35 increases, and the lead foot portion 16 Firmly fixed. As a result, it is possible to secure sufficient adhesive strength against loads acting on the leads 15 in any direction.

また、くびれ部１７にはんだペースト３５を十分に供給することができるため、リードフット部１６の浮きを吸収できる。しかも、接着強度を確保するためにはんだペースト３５の量を増やす必要がないので、隣り合うリード１５同士のはんだブリッジが起こり難い。その結果、リードフット部１６の浮きやはんだブリッジに起因する故障が起こり難くなる。   Further, since the solder paste 35 can be sufficiently supplied to the constricted portion 17, the floating of the lead foot portion 16 can be absorbed. Moreover, since it is not necessary to increase the amount of the solder paste 35 in order to secure the adhesive strength, a solder bridge between the adjacent leads 15 is less likely to occur. As a result, a failure due to the lifting of the lead foot portion 16 or the solder bridge is less likely to occur.

図４（ａ）はこの発明の第１実施形態の第１の変形例に係る表面実装型部品のリードフット部の平面図、図４（ｂ）はそのリードフット部の側面図である。   FIG. 4A is a plan view of a lead foot portion of a surface mount component according to a first modification of the first embodiment of the present invention, and FIG. 4B is a side view of the lead foot portion.

この第１の変形例はくびれ部１７をリード１５の長さ方向に所定の間隔をおいて２つ形成した点で上記実施形態と相違する。   The first modified example differs from the above-described embodiment in that two constricted portions 17 are formed at predetermined intervals in the length direction of the leads 15.

この第１の変形例によれば、上記第１実施形態と同様の効果を奏する。   According to the first modified example, the same effect as in the first embodiment can be obtained.

なお、くびれ部１７の数は２つに限るものでなく、３つ以上であってもよい。   The number of the constricted portions 17 is not limited to two, but may be three or more.

図５（ａ）はこの発明の第１実施形態の第２の変形例に係る表面実装型部品のリードフット部の平面図、図５（ｂ）はそのリードフット部の側面図である。   FIG. 5A is a plan view of a lead foot portion of a surface mount component according to a second modification of the first embodiment of the present invention, and FIG. 5B is a side view of the lead foot portion.

この第２の変形例はくびれ部１７をリード１５の幅方向に所定の間隔をおいて形成された２つの部分１７Ａ，１７Ｂで構成した点で上記実施形態と相違する。   The second modified example is different from the above-described embodiment in that the constricted portion 17 is constituted by two portions 17A and 17B formed at a predetermined interval in the width direction of the lead 15.

この第２の変形例によれば、上記実施形態と同様の効果を奏する。   According to the second modification, the same effects as those of the above embodiment can be obtained.

次に、表面実装型部品の製造方法を説明する。   Next, a method for manufacturing a surface mount component will be described.

図６はこの発明の第１実施形態に係る表面実装型部品の製造に用いるリードフレームの一部を示す平面図である。   FIG. 6 is a plan view showing a part of a lead frame used for manufacturing the surface mount component according to the first embodiment of the present invention.

リードフレーム５は導電性を有し、このリードフレーム５にはリード１５、支持体１２等がパターニングされている。   The lead frame 5 has conductivity, and the lead 15 and the support 12 are patterned on the lead frame 5.

支持体１２に向かって複数のリード１５の一端が互いに平行に延びている。   One ends of the leads 15 extend parallel to each other toward the support 12.

リード１５の他端に近い部分にくびれ部１７が形成されている。このくびれ部１７が形成される位置は、このリードフレーム５を用いてガルウイング型の表面実装型部品を製造したとき、図１又は図２に示すようにリードフット部１６となる位置である。   A narrow portion 17 is formed in a portion near the other end of the lead 15. The position where the constricted portion 17 is formed is a position that becomes the lead foot portion 16 as shown in FIG. 1 or FIG. 2 when a gull wing type surface mount component is manufactured using the lead frame 5.

このリードフレーム５の支持体１２上にダイボンド樹脂等を塗布し、ＬＳＩ等の半導体チップ１３を実装する。樹脂を硬化させた後、半導体チップ１３の電極（図示せず）とリード１５の一端を導電性ワイヤ１４で接続する。   A die bond resin or the like is applied on the support 12 of the lead frame 5, and a semiconductor chip 13 such as an LSI is mounted. After the resin is cured, an electrode (not shown) of the semiconductor chip 13 and one end of the lead 15 are connected by a conductive wire 14.

ワイヤ１４による結線が終了した後、エポキシ樹脂でモールド、封止してパッケージ２０を形成する。   After the connection by the wires 14 is completed, the package 20 is formed by molding and sealing with epoxy resin.

その後、リードフレーム５の不要な部分を除去し、リード１５を成形する。   After that, unnecessary portions of the lead frame 5 are removed, and the leads 15 are formed.

その結果、半導体チップ１３、リード１５の一部等が樹脂によって封止された表面実装型部品１０が完成する。   As a result, the surface-mounted component 10 in which the semiconductor chip 13, a part of the lead 15, and the like are sealed with resin is completed.

この表面実装型部品がプリント基板３０に前述したように実装される。   This surface mount type component is mounted on the printed circuit board 30 as described above.

なお、ボンディングには上記ワイヤボンディングのほかに、導電性ワイヤ１４を用いずに半導体チップ１３の電極とリードとを直接接着・接続するワイヤレスボンディングと呼ばれる方法がある。ワイヤレスボンディングとしては、例えばＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式が知られている。このＴＡＢ方式によるボンディングにはフィルムキャリアテープが使用される。   In addition to the above-described wire bonding, there is a method called wireless bonding in which electrodes and leads of the semiconductor chip 13 are directly bonded and connected without using the conductive wires 14. As the wireless bonding, for example, a TAB (Tape Automated Bonding) method is known. A film carrier tape is used for this TAB bonding.

図７はこの発明の第２実施形態に係る表面実装型部品の実装に用いられるフィルムキャリアテープの上面を示す図である。   FIG. 7 is a diagram showing an upper surface of a film carrier tape used for mounting a surface mount type component according to a second embodiment of the present invention.

フィルムキャリアテープ１０５は、ベースフィルム１１２と、このベースフィルム１１２に半導体チップ１１３に対応するようにパターニングされた複数のリード１１５と、ベースフィルム１１２の幅方向の両側に形成されたコマ送り用のスプロケットホール１７０とを有する。   The film carrier tape 105 includes a base film 112, a plurality of leads 115 patterned on the base film 112 so as to correspond to the semiconductor chips 113, and sprockets for frame advance formed on both sides in the width direction of the base film 112. And a hole 170.

ベースフィルム１１２はポリイミド製の絶縁性を有する帯状のフィルムである。   The base film 112 is a strip-shaped film made of polyimide and having an insulating property.

ベースフィルム１１２には矩形のデバイスホール１４０が長さ方向に所定間隔をおいて複数形成されている。デバイスホール１４０にはＩＣ等の半導体チップ１１３が置かれる。   A plurality of rectangular device holes 140 are formed in the base film 112 at predetermined intervals in the length direction. A semiconductor chip 113 such as an IC is placed in the device hole 140.

また、ベースフィルム１１２には各デバイスホール１４０の４辺にそれぞれ対向してほぼ台形のアウターリードホール１４１が形成されている。アウターリードホール１４１の辺１４１ａはデバイスホール１４０の辺１４０ａにそれぞれ平行である。辺１４１ａは対向するデバイスホール１４０の辺１４０ａより長い。   The base film 112 has substantially trapezoidal outer lead holes 141 opposed to four sides of each device hole 140, respectively. The sides 141a of the outer lead holes 141 are parallel to the sides 140a of the device holes 140, respectively. The side 141a is longer than the side 140a of the opposing device hole 140.

リード１１５はベースフィルム１１２の上面にデバイスホール１４０の辺１４０ａと直交するように銅箔で形成されている。リード１１５はインナーリード１１５ａとアウターリード１１５ｂとで構成される。インナーリード１１５ａはベースフィルム１１２上からデバイスホール１４０の内方へ向けて突出している。   The leads 115 are formed of copper foil on the upper surface of the base film 112 so as to be orthogonal to the sides 140a of the device holes 140. The lead 115 includes an inner lead 115a and an outer lead 115b. The inner leads 115a project from the base film 112 toward the inside of the device holes 140.

半導体チップ１１３及びインナーリードボンディング部（インナーリード１１５ａの先端部）をエポキシ樹脂で封止してパッケージ１２０（図８参照）を形成する。   The semiconductor chip 113 and the inner lead bonding portion (the tip of the inner lead 115a) are sealed with an epoxy resin to form a package 120 (see FIG. 8).

アウターリード１１５ｂは、インナーリード１１５ａと一体に形成され、ベースフィルム１１２上からアウターリードホール１４１を横断するように伸びている。アウターリード１１５ｂのインナーリード１１５ａと対向する部分がアウターリードボンディング部（リードフット部）１６１となる。アウターリードボンディング部１６１にはくびれ部１１７が形成されている。   The outer lead 115b is formed integrally with the inner lead 115a and extends from above the base film 112 so as to cross the outer lead hole 141. A portion of the outer lead 115b facing the inner lead 115a becomes an outer lead bonding portion (lead foot portion) 161. A constricted portion 117 is formed in the outer lead bonding portion 161.

また、アウターリードホール１４１の外側には半導体チップ１１３の良否を判定する測定用テストピンを立てるテストパッド１７１が形成されている。テストパッド１７１はベースフィルム１１２の上面にリード１１５に連なるようにパターニングされている。   Further, a test pad 171 for setting a test pin for measurement for judging the quality of the semiconductor chip 113 is formed outside the outer lead hole 141. The test pads 171 are patterned on the upper surface of the base film 112 so as to be continuous with the leads 115.

なお、図７では複数のリード１１５は互いに平行に形成されているが、デバイスホール１４０に向かってピッチが狭くなるように形成してもよい。   Although the plurality of leads 115 are formed in parallel with each other in FIG. 7, the leads 115 may be formed so that the pitch decreases toward the device hole 140.

スプロケットホール１７０はスプロケットローラ（図示せず）の外周に設けられた複数の爪と嵌合可能である。スプロケットホール１７０を爪に嵌合させた状態でスプロケットローラを回転駆動することによってフィルムキャリアテープ１０５が所定方向へ移動する。スプロケットホール１７０は、例えばインナーリードボンディングを行うときに利用される。   The sprocket hole 170 can be fitted with a plurality of claws provided on the outer periphery of a sprocket roller (not shown). By rotating the sprocket roller with the sprocket hole 170 fitted to the pawl, the film carrier tape 105 moves in a predetermined direction. The sprocket holes 170 are used, for example, when performing inner lead bonding.

図８はこの発明の第２実施形態に係る表面実装型部品をプリント基板に実装したときの断面を示す概念図であり、第１実施形態と共通する部分には同一符号を付してその説明を省略する。   FIG. 8 is a conceptual diagram showing a cross section when a surface-mounted component according to a second embodiment of the present invention is mounted on a printed circuit board. Is omitted.

表面実装型部品１１０は、いわゆるガルウイング型の表面実装型部品であり、ＴＡＢ方式によるボンディングによって製造されている。   The surface mount component 110 is a so-called gull wing type surface mount component, and is manufactured by TAB bonding.

表面実装型部品１１０はリード１１５とＩＣ等の半導体チップ１１３とを備える。   The surface mount component 110 includes leads 115 and a semiconductor chip 113 such as an IC.

半導体チップ１１３の電極（図示せず）とリード１１５とはバンプ１１４を介して電気的に接続されている。   The electrodes (not shown) of the semiconductor chip 113 and the leads 115 are electrically connected via bumps 114.

半導体チップ１１３、リード１１５の一部はエポキシ樹脂でモールド、封止されている。エポキシ樹脂でモールドされた部分がパッケージ１２０を形成する。   Part of the semiconductor chip 113 and the leads 115 are molded and sealed with epoxy resin. The part molded with the epoxy resin forms the package 120.

図８の場合、パッケージ１２０はＱＦＰである。   In the case of FIG. 8, the package 120 is a QFP.

パッケージ１２０の側面から複数のリード１１５が外方へ突出している。   A plurality of leads 115 project outward from the side surface of the package 120.

アウターリード１１５ｂ（リード１１５のインナーリード１１５ａ以外の部分）のアウターリードボンディング部１６１はプリント基板３０上に形成されたフットプリントパターン３１にはんだ付けされている。   The outer lead bonding portion 161 of the outer lead 115b (the part of the lead 115 other than the inner lead 115a) is soldered to the footprint pattern 31 formed on the printed circuit board 30.

図９はＴＡＢタイプの表面実装型部品の製造工程及び実装工程を説明するフローチャートである。   FIG. 9 is a flowchart illustrating a manufacturing process and a mounting process of a TAB type surface mount component.

図９において、Ｓ１〜Ｓ７は各工程を示す。   In FIG. 9, S1 to S7 indicate each step.

（１）製造工程（図７、図８及び図９参照）
半導体チップ１１３の電極にバンプ１１４を形成し、このバンプ１１４にフィルムキャリアテープ１０５のインナーリード１１５ａを接続する（インナーリードボンディング）(Ｓ１)。このインナーリードボンディングはボンディングツール（図示せず）を用いて行われる。 (1) Manufacturing process (see FIGS. 7, 8 and 9)
The bumps 114 are formed on the electrodes of the semiconductor chip 113, and the inner leads 115a of the film carrier tape 105 are connected to the bumps 114 (inner lead bonding) (S1). This inner lead bonding is performed using a bonding tool (not shown).

次に、フィルムキャリアテープ１０５を洗浄し、インナーリードボンディング時に生じた汚れを除去する（Ｓ２）。   Next, the film carrier tape 105 is washed to remove dirt generated during inner lead bonding (S2).

その後、半導体チップ１１３、リード１１５の一部等をエポキシ樹脂でモールド、封止する（Ｓ３）。その結果、半導体チップ１１３を内蔵するパッケージ１２０が形成される。   Thereafter, a part of the semiconductor chip 113, the lead 115 and the like are molded and sealed with an epoxy resin (S3). As a result, a package 120 containing the semiconductor chip 113 is formed.

次に、半導体チップ１１３の電極に結線（ファンアウト）されているテストパッド１７１を利用して半導体チップ１１３の電気的特性を検査し、半導体チップ１１３の良否を判定する（Ｓ４）。   Next, the electrical characteristics of the semiconductor chip 113 are inspected by using the test pads 171 connected (fan-out) to the electrodes of the semiconductor chip 113, and the quality of the semiconductor chip 113 is determined (S4).

電気的特性の検査の結果、半導体チップ１１３が良品と判定されたとき、アウターリード１１５ｂが所定の寸法となるようにベースフィルム１１２をアウターリードホール１４１の辺１４１ｂに沿って切断し、パッケージ１２０をフィルムキャリアテープ１０５から切り離す(Ｓ５)。   As a result of the inspection of the electrical characteristics, when the semiconductor chip 113 is determined to be non-defective, the base film 112 is cut along the side 141b of the outer lead hole 141 so that the outer lead 115b has a predetermined size, and the package 120 is removed. It is cut off from the film carrier tape 105 (S5).

その後、金型等を用いてアウターリード１１５ｂの曲げ加工を行う。   Thereafter, the outer lead 115b is bent using a mold or the like.

次に、上記工程によって完成した表面実装型部品１１０をプリント基板３０に実装する。   Next, the surface-mounted component 110 completed by the above steps is mounted on the printed circuit board 30.

（２）実装工程（図８及び図９参照）
まず、印刷機を用いて、フットプリントパターン３１にスクリーン印刷等によってはんだペースト１３５を印刷する（Ｓ６）。 (2) Mounting process (see FIGS. 8 and 9)
First, the solder paste 135 is printed on the footprint pattern 31 by screen printing or the like using a printing machine (S6).

次に、各アウターリード１１５ｂとフットプリントパターン３１とが一致するようにマウンタ（図示せず）を用いて表面実装型部品１１０をプリント基板３０に載せる。   Next, the surface mount component 110 is mounted on the printed circuit board 30 using a mounter (not shown) so that each outer lead 115b and the footprint pattern 31 match.

このとき、アウターリード１１５ｂのアウターリードボンディング部１６１によって押し出されたはんだペースト１３５の一部がフットプリントパターン３１から盛り上がり、アウターリード１１５ｂとはんだペースト１３５との間に作用するぬれ性によってアウターリードボンディング部１６１の全体に広がり、くびれ部１１７を包囲するように覆う。   At this time, a part of the solder paste 135 extruded by the outer lead bonding portion 161 of the outer lead 115b rises from the footprint pattern 31, and the outer lead bonding portion is formed by the wettability acting between the outer lead 115b and the solder paste 135. 161 and covers the constricted portion 117 so as to surround it.

その後、表面実装型部品１１０を実装したプリント基板３０を所定の温度プロファイルに設定されたリフロー炉（図示せず）に通し、はんだペースト１３５が溶ける温度まで加熱する。   Thereafter, the printed circuit board 30 on which the surface-mounted component 110 is mounted is passed through a reflow furnace (not shown) set to a predetermined temperature profile, and is heated to a temperature at which the solder paste 135 is melted.

最後に、溶けたはんだペースト１３５を室温に至るまで冷却し、固化させる。その結果、リード１１５がプリント基板３０のフットプリントパターン３１に接続される（アウターリードボンディング）（Ｓ７）。   Finally, the melted solder paste 135 is cooled to room temperature and solidified. As a result, the leads 115 are connected to the footprint pattern 31 of the printed circuit board 30 (outer lead bonding) (S7).

この第２実施形態によれば、第１実施形態と同様の効果を奏する。   According to the second embodiment, the same effects as those of the first embodiment can be obtained.

なお、上記各実施形態では本願発明の表面実装型部品のパッケージとしてＱＦＰを用いた場合を説明したが、例えばＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）、ＰＬＣＣ（Ｐｌａｓｔｉｃ Ｌｅａｄｅｄ Ｃｈｉｐ Ｃａｒｒｉｅｒ）、ＳＯＪ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｊ−ｌｅａｄｅｄ Ｐａｃｋａｇｅ）等の表面実装型のパッケージを用いた場合にも同様に本願発明を適用することができ、同様の効果を奏する。   In each of the embodiments described above, the case where the QFP is used as the package of the surface mount type component of the present invention is described. For example, SOP (Small Outline Package), PLCC (Plastic Leaded Chip Carrier), SOJ (Small Outline J-leaded). The present invention can be similarly applied to the case where a surface-mount type package such as a package is used, and the same effects can be obtained.

図１はこの発明の一実施形態に係る表面実装型部品をプリント基板に実装したときの断面を示す概念図である。FIG. 1 is a conceptual diagram showing a cross section when a surface-mounted component according to an embodiment of the present invention is mounted on a printed circuit board. 図２は図１の部分拡大斜視図である。FIG. 2 is a partially enlarged perspective view of FIG. 図３（ａ）はリードフット部の平面図、図３（ｂ）はリードフット部の側面図である。FIG. 3A is a plan view of the lead foot portion, and FIG. 3B is a side view of the lead foot portion. 図４（ａ）はこの発明の実施形態の第１の変形例に係る表面実装型部品のリードフット部の平面図、図４（ｂ）はそのリードフット部の側面図である。FIG. 4A is a plan view of a lead foot portion of a surface mount component according to a first modification of the embodiment of the present invention, and FIG. 4B is a side view of the lead foot portion. 図５（ａ）はこの発明の実施形態の第２の変形例に係る表面実装型部品のリードフット部の平面図、図５（ｂ）はそのリードフット部の側面図である。FIG. 5A is a plan view of a lead foot portion of a surface mount component according to a second modification of the embodiment of the present invention, and FIG. 5B is a side view of the lead foot portion. 図６はこの発明の第１実施形態に係る表面実装型部品の製造に用いるリードフレームの一部を示す平面図である。FIG. 6 is a plan view showing a part of a lead frame used for manufacturing the surface mount component according to the first embodiment of the present invention. 図７はこの発明の第２実施形態に係る表面実装型部品の実装に用いられるフィルムキャリアテープの上面を示す図である。FIG. 7 is a diagram showing an upper surface of a film carrier tape used for mounting a surface mount type component according to a second embodiment of the present invention. 図８はこの発明の第２実施形態に係る表面実装型部品をプリント基板に実装したときの断面を示す概念図である。FIG. 8 is a conceptual diagram showing a cross section when the surface mount component according to the second embodiment of the present invention is mounted on a printed circuit board. 図９はＴＡＢタイプの表面実装型部品の製造工程及び実装工程を説明するフローチャートである。FIG. 9 is a flowchart illustrating a manufacturing process and a mounting process of a TAB type surface mount component.

符号の説明Explanation of reference numerals

５ リードフレーム
１０，１１０ 表面実装型部品
１５，１１５ リード
１６ リードフット部
１７，１１７ くびれ部
２０，１２０ パッケージ
１６１ アウターリードボンディング部（リードフット部） 5 Lead frame 10, 110 Surface-mount component 15, 115 Lead 16 Lead foot 17, 117 Neck 20, 120 Package 161 Outer lead bonding part (lead foot part)

Claims (3)

パッケージの側面から外方へ突出するリードを有する表面実装型部品において、
前記リードの先端部のリードフット部に少なくとも１つのくびれ部が形成されていることを特徴とする表面実装型部品。 In a surface mount component having a lead protruding outward from a side surface of a package,
A surface-mounted component, wherein at least one constricted portion is formed in a lead foot portion at a leading end portion of the lead. 前記くびれ部ははんだによるプリント基板への実装の際に前記はんだで包囲される形状であることを特徴とする請求項１記載の表面実装型部品。   The surface-mounted component according to claim 1, wherein the constricted portion has a shape surrounded by the solder when the component is mounted on a printed circuit board by the solder. 表面実装型部品の製造に用いるリードフレームであって、リードの先端部のリードフット部となる部分に少なくとも１つのくびれ部が形成されていることを特徴とするリードフレーム。   What is claimed is: 1. A lead frame used for manufacturing a surface mount component, wherein at least one constricted portion is formed in a portion to be a lead foot portion at a tip portion of the lead.
JP2003325477A 2003-04-04 2003-09-18 Surface mounted component and lead frame used for manufacturing the same Withdrawn JP2004319954A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003325477A JP2004319954A (en) 2003-04-04 2003-09-18 Surface mounted component and lead frame used for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003101022 2003-04-04
JP2003325477A JP2004319954A (en) 2003-04-04 2003-09-18 Surface mounted component and lead frame used for manufacturing the same

Publications (1)

Publication Number Publication Date
JP2004319954A true JP2004319954A (en) 2004-11-11

Family

ID=33478878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003325477A Withdrawn JP2004319954A (en) 2003-04-04 2003-09-18 Surface mounted component and lead frame used for manufacturing the same

Country Status (1)

Country Link
JP (1) JP2004319954A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974151B1 (en) 2008-06-16 2010-08-12 서울반도체 주식회사 Light generating device and backlight assembly having the same
EP2927953A2 (en) 2014-03-13 2015-10-07 Renesas Electronics Corporation Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100974151B1 (en) 2008-06-16 2010-08-12 서울반도체 주식회사 Light generating device and backlight assembly having the same
EP2927953A2 (en) 2014-03-13 2015-10-07 Renesas Electronics Corporation Semiconductor device
US10032700B2 (en) 2014-03-13 2018-07-24 Renesas Electronics Corporation Positional relationship among components of semiconductor device
US10461020B2 (en) 2014-03-13 2019-10-29 Renesas Electronics Corporation Positional relationship among components of semiconductor device
US10796983B2 (en) 2014-03-13 2020-10-06 Renesas Electronics Corporation Positional relationship among components of semiconductor device

Similar Documents

Publication Publication Date Title
US5440452A (en) Surface mount components and semifinished products thereof
US7772036B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US20140151865A1 (en) Semiconductor device packages providing enhanced exposed toe fillets
JP2008211041A (en) Semiconductor device, lead frame, and method for manufacturing semiconductor device
US6340837B1 (en) Semiconductor device and method of fabricating the same
US9153529B2 (en) Pre-soldered leadless package
KR20000048011A (en) A semiconductor device
US8535982B1 (en) Providing an automatic optical inspection feature for solder joints on semiconductor packages
US20110068445A1 (en) Chip package and process thereof
JP2007201324A (en) Mounting structure of electronic device and mounting method for electronic component
JP2002334964A (en) Semiconductor device
JP4547252B2 (en) System and method for improving solder joint reliability in integrated circuit packages
CN112447651A (en) Electronic device with three-dimensional heat conduction pad
JP4635471B2 (en) Semiconductor device and manufacturing method thereof, mounting structure of semiconductor device, and lead frame
JPH07235620A (en) Semiconductor device and manufacture thereof, and its mounting structure and mounting method
KR0146063B1 (en) Semiconductor package and the manufacture method
JP2004319954A (en) Surface mounted component and lead frame used for manufacturing the same
KR950034696A (en) Ultra-thin semiconductor package and manufacturing method thereof
JP4038021B2 (en) Manufacturing method of semiconductor device
JP2003023243A (en) Wiring board
JP2004235217A (en) Semiconductor device and method for manufacturing electronic device
JP2669756B2 (en) Surface mount components and semi-finished products
JPH0870082A (en) Semiconductor integrated circuit device and its manufacture, and lead frame
JPH10154768A (en) Semiconductor device and its manufacturing method
TWI792588B (en) Semiconductor package

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205