JP2004318465A - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP2004318465A JP2004318465A JP2003111126A JP2003111126A JP2004318465A JP 2004318465 A JP2004318465 A JP 2004318465A JP 2003111126 A JP2003111126 A JP 2003111126A JP 2003111126 A JP2003111126 A JP 2003111126A JP 2004318465 A JP2004318465 A JP 2004318465A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- data
- error
- program
- nand flash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【解決手段】本発明に係わるデジタル放送受信機によれば、NAND型フラッシュで2bit以上のエラーが発生した場合に、エラーがないデータを外部メモリやネットワーク経由で取得する。これによりNAND型フラッシュメモリの2bit以上のエラーが修復可となり、NAND型フラッシュメモリをプログラムメモリと使用でき、電子機器のコスト削減を実現できる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、書き込み可能な不揮発性メモリにプログラムを格納する必要がある電子機器のコストダウンに関し、特に安価な書き込み可能な不揮発性メモリであるNANDフラッシュを電子機器に導入しコストダウン実現に関するものである。
【0002】
【従来の技術】
不揮発性半導体メモリによる電子機器のコストダウンの従来例として、データを書き換えることがないデータに対して読み出しのみ可能な不揮発メモリの一種であるマスクROMに格納し、また書き換えが起こり得るデータに対しては書き込み可能な不揮発性メモリに格納するものがある(特許文献1参照。)。
【0003】
図5に上記従来の電子機器の構成を示すブロック図を示す。
【0004】
図5において、51はシステムバス、52はバスインターフェースコントローラ、53はデータコントローラ、54はフラッシュメモリ、55はマスクROM、56はデータ格納領域である。
【0005】
以下、図5を用いて従来例について説明する。
【0006】
データ格納領域56は、フラッシュメモリ54と安価なマスクROM55とを有する。ここでデータのうち、書き換えることがないデータを安価なマスクROM55に格納し、フラッシュメモリ54は書き換えが起こり得るデータを格納する。
【0007】
これにより、データによるメモリの使い分けを実現し、従来高価なフラッシュメモリメモリだけにデータを格納していた記録媒体のコストを低減し、電子機器のコストを低減している。
【0008】
【特許文献1】
特開平06−168599号公報
【0009】
【発明が解決しようとする課題】
デジタル放送受信機などの電子機器では、機器プログラムをダウンロードにより書き換える可能性があり、書き換えることがないデータが少なくマスクROM化によるコスト低減が困難である。従って従来例によるコスト低減効果が少ないと言う問題がある。
【0010】
またデジタル放送受信機では、アプリケーション及び機器制御プログラムの容量が増大する傾向にあり、さらに番組表データも書き換え可能な不揮発性メモリに格納する必要があり、書き換え可能な不揮発性メモリの必要容量も膨大となりコスト低減はさらに大きな課題となっている。
【0011】
この課題に対して近年、安価で大容量な書き込み可能な不揮発性メモリNANDフラッシュメモリがデータ蓄積用としてスマートカードなどのメモリカードなどに使用されているので、NANDフラッシュメモリをデジタル放送受信機の不揮発性メモリとして採用することが考えられる。
【0012】
しかしNANDフラッシュメモリは、読み出し時にエラーが発生する可能性があり、1bitエラーの場合はエラー訂正が可能であるが、2bit以上のエラーは修正できないと言う課題がある。したがって、NANDフラッシュメモリではプログラムデータで2bit以上のエラーが発生する可能性があり、2bit以上のエラーが発生すればプログラムが実行不可となり、NANDフラッシュメモリはプログラム格納用としては使用できないという課題がある(参考文献:CQ出版社 TECHI インターフェース増刊 PCカード/メモリカードの徹底研究 P.200『第7章 スマートメディアの概要(助川博 氏/前迫勇人氏)』)。
【0013】
【課題を解決するための手段】
前記の問題を解決するために本発明では、第1の発明として、安価で大規模な書き換え可能なNANDフラッシュメモリ1個に電子機器のプログラムデータと管理データとアプリケーションデータを格納し、これらのデータを主記憶メモリに転送した後、エラー訂正不可なデータがなければプログラムを実行し、エラー訂正不可なデータがあれば、管理データ(メモリ使用情報、メモリ分割情報、メモリ不良領域情報、電子機器操作環境/設定など)場合は予め管理データのバックアップを用意しておき、エラー訂正可能な管理データをバックアップのなかから選択することでエラー修復を行う。また機器プログラムにエラー訂正不可が発生した場合には予めプログラムを格納しておいたPCカードやCDROMなどの外部メモリより訂正不可エラー部分のプログラムデータを取り込み、エラーを修復した後にプログラムを実行する電子機器を提供する。
【0014】
第2の発明では、第1の発明に対しプログラムデータで訂正不可なデータがあれば、ネットワークで機器メーカのネットワークにアクセスし、当該機器プログラムの訂正不可エラーの部分に対応したプログラムデータを取り込み、エラーを修復した後にプログラムを実行する電子機器を提供する。
【0015】
【発明の実施の形態】
以下、本発明に係る電子機器の実施の形態について、図面に基づき詳細に説明する。
【0016】
(実施の形態1)
図1は本発明の実施の形態1に係る電子機器の構成を示すブロック図である。また図2は、実施の形態1に係る電子機器の説明図である。
【0017】
図1において1はシステムバス、2は外部インターフェース部、3はCPU、4はCPU用の主記憶メモリ、5はNANDフラッシュメモリ制御部、
6はマスクROM、7はNANDフラッシュメモリ、8は電子機器、9は外部メモリとのインターフェースバス、10は外部メモリである。
【0018】
以下、図1、図2を用いてデジタル放送受信機を例として説明する。
【0019】
NANDフラッシュ7には、デジタル放送受信機用プログラムデータとNANDフラッシュメモリや電子機器の管理データと番組表データなどのアプリケーションデータを格納する。
【0020】
図6は、NANDフラッシュメモリ管理情報の一例の説明図である。
【0021】
61はNANDフラッシュメモリ全空間、62は管理情報格納部、63はプログラムデータ格納部、64は番組情報格納部である。
【0022】
管理情報格納部62には、上記デジタル放送受信機の操作環境(リモコン設定など)といった使用者固有データの他に、NANDフラッシュメモリ7のメモリ使用情報(メモリ分割)や不良ブロック情報を格納するとともに、複数個バックアップデータを格納する。なお管理データは機器プログラムデータやアプリケーションデータに比べ、格納すべきデータ容量が小さいので、複数のバックアップデータを用意してもコストアップへの影響は小さい。
【0023】
またマスクROM6にはNANDフラッシュメモリ7から主記憶メモリ4にNANDフラッシュメモリ7に格納された各種データ転送を行うためのNANDフラッシュメモリ制御部5を制御するプログラムと、NANDフラッシュメモリ7のデータのエラー検出及び訂正を行うプログラムと、外部メモリ10とインターフェースするための外部インターフェース部2を制御するプログラムとを格納する。
【0024】
ここでデジタル放送受信機を起動(S1)すると、CPU3はマスクROM6に格納されたプログラムを起動し(S2)、NANDフラッシュメモリ7からの各種データを主記憶メモリ4に転送する(S3)。
【0025】
この転送において、NANDフラッシュメモリ制御部5では、NANDフラッシュメモリ7から読み出されたデータのエラー検出(S4、S5)を行い、エラーなし(訂正不要)、1bitエラー(訂正可能)、2bit以上エラー(訂正不可)かをCPUに知らせるとともに、1bitエラーの場合にはCPUで誤り訂正を行うためにエラーの箇所をCPUに知らせる。CPUではこれらの情報に基づき、エラーがない場合には、NANDフラッシュから転送された管理データ、プログラム、アプリケーションデータでプログラムを実行する。
【0026】
またエラー訂正可能である場合には、エラー箇所のデータを反転することでエラー訂正(S6)を行い、その後プラグラムを実行する。
【0027】
ここでNANDフラッシュメモリ制御部5では、NANDフラッシュメモリ7から読み出す際に、CPUではNANDフラッシュメモリ管理情報に基づき行うので、現在転送しているデータが、デジタル放送受信機用プログラムデータか番組表データなどのアプリケーションデータかがわかるとともに、それぞれのデータのアドレスも知ることが可能であるので上記誤り訂正が可能となる。
【0028】
次にエラー訂正不可なエラーが発生した場合について説明する。
【0029】
NANDフラッシュメモリ7に格納されている管理データからまず主記憶メモリ4に対して転送を開始するが、管理データでエラー訂正不可が発生した場合(S9)には、NANDフラッシュメモリ7の複数の管理データバックアップデータのなかからエラー訂正可能なデータを選択し管理データとして使用する(S10)。なお管理データはプログラムデータやアプリケーションデータに比べ格納容量が小さいので本発明の構成でもコストアップは少ない。
【0030】
管理データが問題なく取得できると、次は機器プログラムデータを転送する。
【0031】
この際エラー訂正不可が発生した場合には、デジタル放送受信機8の操作人に対して、エラーメッセージを音声やグラフィックスで提示する(S11)。例えば“システムにトラブルが発生しました、デジタル放送受信機8メーカから提供されている外部メモリ10を挿入してください”などである。
【0032】
このメッセージで、デジタル放送受信機8の操作人はデジタル放送受信機8メーカから提供されている外部メモリ10をデジタル放送受信機8に挿入する。
【0033】
CPU3では、修正できないエラーが発生しているプログラムの場所(アドレス)をNANDフラッシュメモリ制御部7より入手し、この部分のプログラムを外部メモリ10よりロードする(S12、13)。外部メモリ10よりロードが終了することで、訂正不可なエラーが修復できるので、修復終了メッセージを音声やグラフィックスで提示する(S14)。例えば“システムにトラブルが修復しました。ご迷惑をおかけしました。デジタル放送受信機8メーカから提供されている外部メモリ10を抜いても結構です”などである。
【0034】
以上で、プログラムが完全に修復できたので、主記憶メモリよりプログラムを実行可能である(S7)。プログラム実行後には、NANDフラッシュメモリ7のエラー箇所のデータを更新(S8)することで、次回電源ONした場合のエラー発生頻度を大幅に抑圧することができる。
【0035】
なおアプリケーションデータにエラー訂正不可のエラーが発生した場合には、エラー修正をおこなわずプログラムを実行し、プログラムが正常に動作してからアプリケーションデータを更新または再設定する。例えばデジタル放送受信では番組データがエラー訂正不能になった場合は、オンエアーから再度データを取得した後、NANDフラッシュメモリ7のエラー箇所のデータを更新する。
【0036】
これによりバックアップが必要なのは管理データのみであるのでNANDフラッシュメモリの容量を削減でき、コストダウンを行うことができる。
【0037】
また実施の形態1のエラー修復手法では、プログラムデータに更新があった場合に、最新のプログラムに更新できないという課題があるが、デジタル放送受信機の場合にはエラー修復後の次のデジタル放送システムでのプログラムデータダウンロードで最新のプログラムに更新可能である。またパソコンなどで機器メーカにアクセスし最新のプログラムデータを入手することで、デジタル放送システムでのプログラムデータダウンロードを待つことなく最新のプログラムに更新可能である。
【0038】
さらにエラー訂正不可なエラーが発生した場合に、エラーの発生内容をNANDフラッシュメモリ7の管理データブロックに格納することで、エラー修復中に処理が中断しても、次回に電子機器を軌道する際に再度エラー修復を行うことが
可能である。
【0039】
尚、外部メモリ10はPCカードまたは光ディスクを含む。
【0040】
(実施の形態2)
図3は本発明の下記の実施の形態2に係る電子機器の構成を示すブロック図である。また図4は、実施の形態2に係る電子機器の説明図である。
【0041】
図2において21はシステムバス、22は外部インターフェース部、23はCPU、24はCPU用の主記憶メモリ、25はNANDフラッシュメモリ制御部、
26はマスクROM、27はNANDフラッシュメモリ、28は電子機器、29は公衆回線/ISDN網、30はデジタル放送受信機製造メーカである。
【0042】
以下、図3、図4を用いてデジタル放送受信機を例として説明する。
【0043】
NANDフラッシュ27には、デジタル放送受信機用プログラムデータとNANDフラッシュメモリや電子機器の管理データと番組表データなどのアプリケーションデータを格納する(図6参照)。またマスクROM26にはNANDフラッシュメモリ27から主記憶メモリ24にNANDフラッシュメモリ27に格納された各種データ転送を行うためのNANDフラッシュメモリ制御部25を制御するプログラムと、NANDフラッシュメモリ27のデータのエラー検出及び訂正を行うプログラムと、デジタル放送受信機製造メーカ30と公衆回線、ISDN網またはLANを含むネットワーク経由にアクセスするための外部インターフェース部22を制御するプログラムとを格納する。
【0044】
ここでデジタル放送受信機を起動(S21)すると、CPU23はマスクROM26に格納されたプログラムを起動し(S22)、NANDフラッシュメモリ27からの各種データを主記憶メモリ24に転送する(S23)。
【0045】
CPUではこれらの情報に基づき、エラーがない場合には、NANDフラッシュから転送された管理データ、プログラム、アプリケーションデータでプログラムを実行する。
【0046】
またエラー訂正可能である場合には、エラー箇所のデータを反転することでエラー訂正(S26)を行い、その後プラグラムを実行する。
【0047】
ここでNANDフラッシュメモリ制御部25では、NANDフラッシュメモリ27から読み出す際に、CPUではNANDフラッシュメモリ管理情報に基づき行うので、現在転送しているデータが、デジタル放送受信機用プログラムデータか番組表データなどのアプリケーションデータかがわかるとともに、それぞれのデータのアドレスも知ることが可能であるので上記誤り訂正が可能となる。
【0048】
次にエラー訂正不可なエラーが発生した場合について説明する。
【0049】
NANDフラッシュメモリ27に格納されている管理データからまず主記憶メモリ24に対して転送を開始するが、管理データでエラー訂正不可が発生した場合(S29)には、NANDフラッシュメモリ27の複数の管理データバックアップデータのなかからエラー訂正可能なデータを選択し管理データとして使用する(S30)。なお管理データはプログラムデータやアプリケーションデータに比べ格納容量が小さいので本発明の構成でもコストアップは少ない。
【0050】
管理データが問題なく取得できると、次は機器プログラムデータを転送する。
【0051】
ここでプログラムデータが2bit以上エラー(訂正不可)の場合には、デジタル放送受信機28の操作人に対して、エラーメッセージを音声やグラフィックスで提示する(S31)。例えば“システムにトラブルが発生しました、デジタル放送受信機メーカにアクセスしていますので、しばらくお待ちください”などである。
【0052】
CPU23では、修正できないエラーが発生しているプログラムの場所(アドレス)をNANDフラッシュメモリ制御部27より入手し、この部分のプログラムをデジタル放送受信機製造メーカ30よりロードする(S32、33)。デジタル放送受信機製造メーカ30よりロードが終了することで、訂正不可なエラーが修復できるので、修復終了メッセージを音声やグラフィックスで提示する(S34)。例えば“システムにトラブルが修復しました。ご迷惑をおかけしました”などである。
【0053】
以上で、プログラムが完全に修復できたので、主記憶メモリよりプログラムを実行可能である(S27)。プログラム実行後には、NANDフラッシュメモリ27のエラー箇所のデータを更新(S28)することで、次回電源ONした場合のエラー発生頻度を大幅に抑圧することができる。
【0054】
なおプログラム以外のデータ、例えばデジタル放送受信機の番組情報データがエラー訂正不能になった場合は、致命的な問題にはならないので、オンエアーから再度番組情報データを取得した後、NANDフラッシュメモリ7のエラー箇所のデータを更新する。これによりバックアップが必要なのは管理データのみであるのでNANDフラッシュメモリの容量を削減でき、コストダウンを行うことができる。
【0055】
さらにエラー訂正不可なエラーが発生した場合に、エラーの発生内容をNANDフラッシュメモリ27の管理データブロックに格納することで、エラー修復中に処理が中断しても、次回に電子機器を軌道する際に再度エラー修復を行うことが可能である。
【0056】
本実施の形態2では、ネットワーク経由で最新のプログラムに更新可能であるので、本実施の形態1のようにデジタル放送システムでのプログラムデータダウンロードを待つこともなく、またパソコンなども必要とせず最新のプログラムに更新可能である。
【0057】
また本発明では、管理データに関して、格納すべきデータ容量が小さいので複数のバックアップを格納してもコストアップに大きな影響がないと考え管理データをバックアップする。しかし万一コストアップに影響がでる場合には、第1の発明での外部メモリにバックアップする方法、第2の発明のネットワークを介しバックアップする方法にも対応可能である。
【0058】
【発明の効果】
本発明に係る電子機器によれば、安価で大規模な書き換え可能なNANDフラッシュメモリをプログラム格納用のメモリとして使用可能とした。さらにバックアップすべきデータを最少化し、NANDフラッシュメモリ1個に電子機器のプログラムデータと管理データとアプリケーションデータを格納できるので、電子機器、特にデジタル放送受信機のコストダウンに有効である。
【図面の簡単な説明】
【図1】本発明の実施の形態1における電子機器の構成を示すブロック図
【図2】本発明の実施の形態1における電子機器の動作説明図
【図3】本発明の実施の形態2における電子機器の構成を示すブロック図
【図4】本発明の実施の形態2における電子機器の動作説明図
【図5】従来の電子機器の構成を示すブロック図
【図6】NANDフラッシュメモリの領域分割の一例を示す図
【符号の説明】
1 システムバス
2 外部インターフェース制御部
3 CPU
4 主記憶メモリ
5 NANDフラッシュメモリ制御部
6 マスクROM
7 NANDフラッシュメモリ
8 電子機器
9 外部メモリインターフェースバス
10 外部メモリ
21 システムバス
22 外部インターフェース制御部
23 CPU
24 主記憶メモリ
25 NANDフラッシュメモリ制御部
26 マスクROM
27 NANDフラッシュメモリ
28 電子機器
29 公衆回線/ISDN網
30 デジタル放送受信機製造メーカ
51 システムバス
52 バスインターフェースコントローラ
53 データコントローラ
54 フラッシュメモリ
55 マスクROM
56 格納領域
61 NANDフラッシュメモリ全空間
62 管理データ格納部
63 プログラムデータ格納部
64 番組情報格納部
Claims (21)
- 電子機器の制御プログラムと電子機器のアプリケーションデータを格納すると共に電子機器の管理データと当該不揮発記録部管理データとを格納する第1の不揮発性記録部と、前記第1の不揮発性記録部からの各種データを格納する主記憶部と、外部メモリおよびネットワークへのインターフェースを行う外部インターフェース制御部と、前記第1の不揮発性記録部から前記主記憶部へのデータ転送を行うとともに前記外部インターフェース制御部の制御を行うプログラムを格納する第2の不揮発記録部と、前記第2の不揮発記録部からプログラムを起動した後、前記第1の不揮発記録部に格納した電子機器の制御プログラムを実行するCPUとを有することを特徴とする電子機器。
- 請求項1記載の第2の不揮発記録部を読み出しのみ可能でエラーが発生しないマスクROMで構成することを特徴とする請求項1記載の電子機器。
- 請求項1記載の第1の不揮発記録部を書き込み可能なNAND型フラッシュメモリで構成し、前記NAND型フラッシュメモリの書き込み及び読み出し制御と前記NAND型フラッシュメモリで発生するエラーの検出及び訂正と請求項1記載の主記憶部へのインターフェースを行うNANDフラッシュメモリ制御部を有することを特徴とする請求項1記載の電子機器。
- 請求項3記載のNANDフラッシュメモリ制御部の制御プログラムを請求項1記載の第2の不揮発記録部に格納することを特徴とする請求項3記載の電子機器。
- 請求項1記載の第1の不揮発性記録部から請求項1記載の主記憶部へのデータ転送を行う際に、上記第1の不揮発性記録部の管理データをまず上記主記憶部へのデータ転送し、次に上記第1の不揮発性記録部の制御プログラムを上記主記憶部へのデータ転送し、最後に上記第1の不揮発性記録部の電子機器のアプリケーションデータを上記主記憶部へのデータ転送することを特徴とする請求項1記載の電子機器。
- 請求項1記載の第1の不揮発性記録部は、電子機器制御プログラム格納領域と電子機器のアプリケーションデータ格納領域と電子機器の管理データ及び当該不揮発記録部管理データとを格納した管理データ領域に区分し、当該区分情報を上記管理データ部に記録することを特徴とする請求項1記載の電子機器。
- 請求項6記載の管理データ格納領域のバックアップデータを複数個作成し、もとの管理データ及び作成した複数のバックアップ管理データを請求項6記載の第1の不揮発性記録部の管理データ領域に格納し、さらに当該バックアップ管理情報を上記管理データ部に記録することを特徴とする請求項1記載の電子機器。
- 請求項3記載のNANDフラッシュメモリ制御部で検出したエラー情報に基づき、エラー訂正が可能な場合はエラー訂正を行うことを特徴とする請求項4記載の電子機器。
- 請求項3記載のNANDフラッシュメモリ制御部で検出したエラー情報に基づき、エラー訂正が不可能でかつ請求項1記載の管理データである場合には、請求項7記載の複数の管理データバックアップの中からエラー訂正が可能な管理データをCPUが取得することを特徴とする請求項4記載の電子機器。
- 請求項3記載のNANDフラッシュメモリ制御部で検出したエラー情報に基づき、エラー訂正が不可能でかつ電子機器のプログラムデータである場合には、請求項1記載の外部インターフェースよりエラーがないデータを取得することを特徴とする請求項4記載の電子機器。
- 請求項3記載のNANDフラッシュメモリ制御部で検出したエラー情報に基づき、エラー訂正が不可能でかつアプリケーションデータである場合にはエラー訂正を行わず、プログラムが正常に動作した後にアプリケーションデータを更新することを特徴とする請求項4記載の電子機器。
- 外部メモリはPCカードまたは光ディスクを含むことを特徴とする請求項1記載の電子機器。
- 請求項12記載の外部メモリは、当該電子機器の電子機器のプログラムデータが格納されたことを特徴とする請求項4記載の電子機器。
- 請求項10記載のエラー訂正が不可能でかつ電子機器のプログラムデータである場合に、請求項13記載の当該電子機器の電子機器のプログラムデータが格納された外部メモリより、エラーがないデータを取得することでエラー修復を行うことを特徴とする請求項4記載の電子機器。
- 請求項14の記載のエラー修復を行う場合に、請求項10記載の電子機器のプログラムデータでエラー訂正が不可能な場合が発生した際に、まず電子機器の操作人に、請求項8記載の当該電子機器の電子機器のプログラムデータが格納された外部メモリを当該電子機器に挿入するようにメッセージを発信し、当該電子機器操作人が当該外部メモリを挿入しエラー修復が完了した時点で、エラー修復完了のメッセージを発信することを特徴とする請求項4記載の電子機器。
- ネットワークは、公衆回線またはLANを含むことを特徴とする請求項1記載の電子機器。
- 請求項16記載のネットワークは、当該電子機器メーカのネットワークに接続され、当該電子機器の電子機器のプログラムデータをネットワークより取得できることを特徴とする請求項4記載の電子機器。
- 請求項10記載のエラー訂正が不可能でかつ電子機器のプログラムデータである場合に、請求項17記載の当該電子機器メーカのネットワークにアクセスし、電子機器のプログラムデータを当該電子機器メーカより、エラーがないデータを取得することを特徴とする請求項4記載の電子機器。
- 請求項18の記載のエラー修復を行う場合に、請求項10記載の電子機器のプログラムデータでエラー訂正が不可能な場合が発生した際に、まず電子機器の操作人に、当該電子機器に不具合が発生したのでエラー修正を行うと言うメッセージを発信し、請求項18記載の方法でエラー修復が完了した時点で、エラー修復完了のメッセージを発信することを特徴とする請求項4記載の電子機器。
- 電子機器起動時から上記機器プログラムが実行されるまでの制御プログラムを請求項1記載の第2の不揮発記録部に格納することを特徴とする請求項1記載の電子機器。
- 請求項9と請求項10と請求項11に記載したいずれかのエラー訂正不可なエラーが発生した場合に、エラーの発生内容を請求項1記載の第1の不揮発記録部の管理データブロックに格納することにより、エラー修復中に処理が中断しても、次回に電子機器を軌道する際に再度エラー修復を行うことを特徴とする請求項1記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111126A JP4239657B2 (ja) | 2003-04-16 | 2003-04-16 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003111126A JP4239657B2 (ja) | 2003-04-16 | 2003-04-16 | 電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004318465A true JP2004318465A (ja) | 2004-11-11 |
JP4239657B2 JP4239657B2 (ja) | 2009-03-18 |
Family
ID=33471766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003111126A Expired - Fee Related JP4239657B2 (ja) | 2003-04-16 | 2003-04-16 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4239657B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009098777A1 (ja) | 2008-02-08 | 2009-08-13 | Fujitsu Limited | バックアップ方法、格納方法、及びディスクアレイ装置 |
JP2012173933A (ja) * | 2011-02-21 | 2012-09-10 | Toshiba Corp | データ記憶装置及び誤り検出訂正方法 |
JP2012252557A (ja) * | 2011-06-03 | 2012-12-20 | Mega Chips Corp | メモリコントローラ |
-
2003
- 2003-04-16 JP JP2003111126A patent/JP4239657B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009098777A1 (ja) | 2008-02-08 | 2009-08-13 | Fujitsu Limited | バックアップ方法、格納方法、及びディスクアレイ装置 |
US8074104B2 (en) | 2008-02-08 | 2011-12-06 | Fujitsu Limited | Controlling apparatus and controlling method |
JP2012173933A (ja) * | 2011-02-21 | 2012-09-10 | Toshiba Corp | データ記憶装置及び誤り検出訂正方法 |
JP2012252557A (ja) * | 2011-06-03 | 2012-12-20 | Mega Chips Corp | メモリコントローラ |
Also Published As
Publication number | Publication date |
---|---|
JP4239657B2 (ja) | 2009-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110004871A1 (en) | Embedded electronic device and firmware updating method thereof | |
US8341386B2 (en) | Method for updating basic input/output system and method for repairing thereof | |
US7197613B2 (en) | Nonvolatile memory | |
TWI386847B (zh) | 可安全復原的韌體更新方法及可安全復原之韌體更新的嵌入式電子裝置 | |
US7664923B2 (en) | Method and system for updating software | |
JP4668416B2 (ja) | ブート・ブロックへの書き込みアクセスを可能にする時のブート・ブロック・コードの保護 | |
US20050097542A1 (en) | Firmware update method and system | |
US20070055969A1 (en) | System and method for updating firmware | |
JP4279902B2 (ja) | ディジタルテレビジョン放送受信装置およびディジタルテレビジョン放送受信用プログラムの取得方法 | |
US20130055019A1 (en) | Pilot Process Method for System Boot and Associated Apparatus | |
JP2990181B1 (ja) | フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法 | |
KR101513711B1 (ko) | 손상된 하드디스크 파일 시스템을 복구하기 위한 방법 및 시스템 | |
US9817600B2 (en) | Configuration information backup in memory systems | |
US8341390B2 (en) | Computer system and method for backing up BIOS settings | |
RU2248627C2 (ru) | Способ и устройство для изменения содержимого запоминающих устройств блоков управления | |
US20080098388A1 (en) | Safe Flashing | |
US7257030B2 (en) | Operating a storage component | |
JP4239657B2 (ja) | 電子機器 | |
KR100853941B1 (ko) | 멀티미디어 저장장치와 데이터 복구방법 | |
US20100169572A1 (en) | Data storage method, apparatus and system for interrupted write recovery | |
JPH11265283A (ja) | 記憶装置におけるファームウェアの修正方法及び記憶装置 | |
JP2005050097A (ja) | 情報処理装置、情報処理方法、プログラム、記録媒体 | |
JP4239754B2 (ja) | 不揮発メモリシステム | |
KR100575927B1 (ko) | 이동통신 단말기에서 부팅 방법 | |
EP4113288B1 (en) | Systems and method for bootup activation of firmware images |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140109 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |