JP2004317707A - 表示装置の画素駆動回路 - Google Patents

表示装置の画素駆動回路 Download PDF

Info

Publication number
JP2004317707A
JP2004317707A JP2003109984A JP2003109984A JP2004317707A JP 2004317707 A JP2004317707 A JP 2004317707A JP 2003109984 A JP2003109984 A JP 2003109984A JP 2003109984 A JP2003109984 A JP 2003109984A JP 2004317707 A JP2004317707 A JP 2004317707A
Authority
JP
Japan
Prior art keywords
transistor
input terminal
light emitting
circuit
switch circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003109984A
Other languages
English (en)
Inventor
Fushue Wei-Che
ウェイ−チェ,フシュエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Displays Corp
Original Assignee
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp filed Critical Toppoly Optoelectronics Corp
Priority to JP2003109984A priority Critical patent/JP2004317707A/ja
Publication of JP2004317707A publication Critical patent/JP2004317707A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】発光効率を正確に制御し、色彩表示誤差を回避できる画素駆動回路を提供する。
【解決手段】表示装置における発光素子を駆動する画素駆動回路を提供する。この表示装置は、第一入力端と第二入力端とを有する。また、画素駆動回路は、第一スイッチ回路と、第二スイッチ回路と、保存回路とを備えている。第一スイッチ回路は、第一入力端および第二入力端に接続されており、第二スイッチ回路は、発光素子に接続されている。保存回路は、第一スイッチ回路および第二スイッチ回路にそれぞれ接続されている。第一入力端および第二入力端の状態変化によって、第一スイッチ回路は保存回路に対して一つの電圧を保存させると共に、この電圧に基づいて一つの固定電流を得る。第二スイッチ回路は、発光素子に流れる固定電流を制御する。
【選択図】 図3A

Description

【0001】
【発明の属する技術分野】
本発明は、表示装置における発光素子を駆動する画素駆動回路を提供する。
【0002】
【従来の技術】
科学技術の進歩につれて、蛍光スクリーンの表示技術も日増しに進歩してきている。発光ダイオード(LED)による表示技術が開発された後、全く新しい平面表示技術が現れてきた。この種の新技術は、有機発光ダイオード表示技術(organic light emitting diode,OLED)と呼ばれている。
【0003】
一般的には、有機発光ダイオードを駆動するには、駆動回路を必要としている。アクティブマトリックス式発光表示技術(active matrix organic light emitting display,AMOLED)を例として挙げれば、有機発光ダイオードを駆動して発光させるための電流は、駆動回路によって発生される。発光される光は、赤、緑、青などの単色であるが、全カラーに達する効果も得られる。また、有機発光ダイオードは、巻かれた状態で携帯可能であるだけでなく、視角問題も全く存在していない。そして、寿命が数千時間に達しており電力消費も非常に低い。有機発光ダイオードは、上述した利点を有することから、従来の発光ダイオードに代わって次代の表示技術の主流となってきている。
【0004】
有機発光ダイオードを用いて表示器を制作する際、各画素(pixel)に1個の有機発光ダイオードを必要とすると共に、1個の駆動回路を必要とする。このため、表示器に必要とする駆動回路は、1万個以上乃至百万個以上となり、これら駆動回路の設計は、重要な課題となっている。
【0005】
従来の駆動回路に係る方法としては、一本の走査線(scan line)によって単一の駆動回路が作動され、そして一本のデータライン(data line)によって電圧レベル信号が入力される。この電圧信号は、駆動回路によって電流信号に変換される。有機発光ダイオードは、この電流信号によって駆動されて発光する。
【0006】
図1は、従来の駆動回路の実施例を示している。この従来例では、まず、走査線11によって制御信号が入力されて第一トランジスタ101のオン/オフを制御する。そして、データライン13によって信号が送り出され、コンデンサ103に対して充放電を行うことで第二トランジスタ105のオン/オフを制御する。有機発光ダイオード107に流れる電流は、この有機発光ダイオード107を発光させる。なお、有機発光ダイオード107の発光強度を正確に確定することが難しい。つまり、駆動される第一トランジスタ101および第二トランジスタ105の特性が異なり、例えば臨界電圧または電子遷移率の変化があるので、コンデンサ103を跨る電圧を制御するだけでは、有機発光ダイオード107に流れる電流を制御することができない。結局、有機発光ダイオード107の発光効率は一致しなくなり、安定化することができない。このように有機発光ダイオード107の発光効率を正確に制御することが難しいので、人の目が感じる色彩も異なるようになり、色彩の表示誤差が生じてしまう。
【0007】
【特許文献1】
米国特許第6,023,259号明細書
【0008】
【発明が解決しようとする課題】
上述したことに鑑み、従来の駆動回路における欠点を解消するように、発光効率を正確に制御し色彩表示誤差を回避できる画素駆動回路を提供することが急務となってきている。
【0009】
本発明は、表示装置における発光素子を駆動する画素駆動回路を提供することを目的としている。
【0010】
【課題を解決するための手段】
本発明の表示装置は、第一入力端と第二入力端とを有する。また、本発明の画素駆動回路は、第一スイッチ回路と、第二スイッチ回路と、保存回路とを備えている。第一スイッチ回路は、第一入力端および第二入力端に接続されており、第二スイッチ回路は、発光素子に接続されている。保存回路は、第一スイッチ回路および第二スイッチ回路にそれぞれ接続されている。第一入力端および第二入力端の電圧変化によって、第一スイッチ回路は保存回路に対して一つの電圧を保存させると共に、この電圧に基づいて一つの固定電流を得る。第二スイッチ回路は、発光素子に流れる固定電流を制御する。
【0011】
本発明の構成および効果が、次の詳細な説明および図面によって更に明らかになる。
【0012】
【発明の実施の形態】
本発明は、表示装置における発光素子40を駆動する画素駆動回路を提供する。この表示装置は、第一入力端10と第二入力端20とを有する。発光素子40は、有機発光ダイオードで構成されている。なお、これは本発明における一つの実施例であって、本発明はこれによって制限されるわけではない。また、第一入力端10は、表示装置において高電圧または低電圧を入力することによって特定の画素を制御する走査線を示している。第二入力端20は、表示装置において特定の電流を入力することによって特定の画素を制御するデータラインを示している。
【0013】
図3AとB、図4AとB、及び図5に示すように、本発明の画素駆動回路は、第一スイッチ回路31と、第二スイッチ回路33と、駆動回路35とを備えている。第一スイッチ回路31は、第一入力端10および第二入力端20に接続されており、第二スイッチ回路は、発光素子40に接続されている。第二スイッチ回路33は、第四トランジスタ331を有する。第四トランジスタ331のソースまたはドレーンは、発光素子40に接続されて制御電流を供給する。保存回路35は、第一スイッチ回路31および第二スイッチ回路33にそれぞれ接続されている。図示のように、保存回路35は、コンデンサ351と第三トランジスタ353とを有する。コンデンサ351および第三トランジスタ353は互いに並列に接続されている。
【0014】
【実施例】
本発明の特徴をより明瞭且つ詳細に説明するために、以下、実施例に基づいて本発明を説明する。なお、以下の実施例は、本発明を応用するための実施態様にすぎず、本発明をこれに限定するものではない。また、以下の記載では、各実施例の差異を説明するが、既に説明した部分は省略する。
【0015】
【実施例1】
図3A及びBは、本発明における実施例1を示している。ここで、第一スイッチ回路31は、第一トランジスタ411と第二トランジスタ413とを有する。第一トランジスタ411のゲートは、第一入力端10に接続され、第一トランジスタ411のソースおよびドレーンのうちの一方は、第二入力端20に接続されている。第二トランジスタ413のゲートは、第一入力端10に接続され、第二トランジスタ413のソースまたはドレーンは、第一トランジスタ411のソースおよびドレーンのうちの他方に接続されている。
【0016】
図3Aに示すように、第四トランジスタ331のゲートは、第一入力端10に接続されている。一方、回路の制御能力を増強するために、表示装置は、更に第三入力端30を含むことが可能である。また、図3Bに示すように、第四トランジスタ331のゲートは、第三入力端30に接続されるように接続先が変更されている。
【0017】
本発明の特徴および目的をより明瞭に説明するために、次に図3Bおよび図2の波形図を参照しながら説明を行う。まず、S1期間中に、つまり高電圧が第一入力端10に入力されるときに、第一トランジスタ411および第二トランジスタ413は、全てオン(on)の状態となり、コンデンサ351に残留されている電圧は、ゼロとなる。
【0018】
そして、S2期間中に、第一入力端10に高電圧が持続され、第二入力端20に駆動電流I_dataが入力される。この駆動電流I_dataは、ユーザが自分のニーズに応じて設定することができ、電流値の大小が制限される必要がない。このとき、第一トランジスタ411および第二トランジスタ413がオンとなり、第三トランジスタ353は、この駆動電流I_dataによって駆動される。この際、コンデンサ351は、電圧Vを蓄積し始める。ここで、電圧Vの値の大小は、駆動電流I_dataを利用して所定の関係により算出できる。
【0019】
次に、S3期間中に、即ち第一入力端10および第二入力端20に共に低電圧が入力されるときに、第一トランジスタ411および第二トランジスタ413がオフとなり、コンデンサ351に蓄積された電圧Vが保留される。このとき、電流が発光素子40に流れていない。
【0020】
S4期間中に、即ち第四トランジスタ331がオンとなっているとき、コンデンサ351に蓄積された電圧Vは、第三トランジスタ353を駆動し、駆動電流I_dataと同じ大きさの電流を発生させ、この状態は、図3BのS4に示すようである。この電流が発光素子40に流れて該発光素子を発光させる。上述した説明から判るように、本発明では、駆動電圧Vと駆動電流I_dataとの間の変換過程によって、発光素子40に流れる電流の大小は、トランジスタ間の差異により影響されることがない。従って、本発明によって、従来周知の駆動回路の欠点を回避することができ、発光素子40の発光効率を正確に制御することが可能となる。
【0021】
図3Aに示すように、第四トランジスタ331のゲートは、第一入力端10に接続されている。本実施例において、第一トランジスタ411と第二トランジスタ413および第四トランジスタ331は、互いに異なるトランジスタでなければならない。例えば、第一トランジスタ411と第二トランジスタ413はN型トランジスタであった場合、第四トランジスタ331がP型トランジスタでなければならない。なお、回路の制御能力を増強するために、図3Bに示すように、第四トランジスタ331のゲートは、第三入力端30に接続されるように接続先が変更されている。この場合に限って、第一トランジスタ411と第二トランジスタ413および第四トランジスタ331の形態は、制限されるべきではない。即ち、第一トランジスタ411と第二トランジスタ413はN型トランジスタであった場合、第四トランジスタ331もN型トランジスタであることが許される。
【0022】
従って、図3Bの場合に、図2に示すS4期間は、第三入力端30に高電圧が入力され第四トランジスタ331がオンされる期間である。一方、図3Aの場合に、第四トランジスタ331がオンされる期間は、S3期間である。
【0023】
また、本発明によれば、第三入力端30のオン時間を制御することによって発光素子40の発光時間を変更することができる。従って、本発明では、異なる色彩の発光時間を更に制御することによって、各色彩の発光効率を一致させることができ、色彩表示強度の不均一を回避することが可能となる。
【0024】
【実施例2】
図4A及びBは、本発明の実施例2を示している。実施例2における第一スイッチ回路31は、第一トランジスタ511と第二トランジスタ513とを有する。実施例2における駆動回路の作動方式は、実施例1と同様であるので、ここで同様な説明を省略する。なお、実施例1と異なる部分を次のように説明する。即ち、実施例2では、第一トランジスタ511と第二トランジスタ513は、それぞれ並列に接続されているが、実施例1では、第一トランジスタ411と第二トランジスタ413は、直列に接続されている。
【0025】
図4AとBに示すように、第一トランジスタ511のゲートは、第一入力端10に接続されており、第一トランジスタ511のソースまたはドレーンは、第二入力端20に接続されている。また、第二トランジスタ513のゲートは、第一入力端10に接続されており、第二トランジスタ513のソースまたはドレーンは、第二入力端20に接続されている。
【0026】
【実施例3】
図5は、本発明の実施例3を示している。図4Bと図5とを比較して判るように、実施例3と実施例2との相違点は、第二スイッチ回路33と保存回路35との間の位置レイアウトが異なっている。なお、このような変更は、本発明におけるもう一つの実施例に過ぎなく、本発明の特徴から離脱しているわけではない。これは明らかに、当業者であれば容易に改良できるので、繰り返し説明を省略する。
【0027】
上述した記載において、本発明は、特定且つ具体的な実施例を参考することによって説明されたが、各種の修正や変更は、本発明の広い概念および範囲から離脱することにならない。また、上述した説明および図面は、本発明を説明するためのものであって、本発明の範囲を制限するわけではない。従って、本発明は、本願の特許請求の範囲に記載されている全ての要素と同等な修正および変更を包含している。
【図面の簡単な説明】
【図1】従来の画素駆動回路に係る一つの実施例を示す説明図である。
【図2】本発明の画素駆動回路の制御を説明するための波形図である。
【図3A】および
【図3B】本発明の画素駆動回路の第一実施例を示す説明図である。
【図4A】および
【図4B】本発明の画素駆動回路の第二実施例を示す説明図である。
【図5】本発明の画素駆動回路の第三実施例を示す説明図である。
【符号の説明】
10、11 第一入力線
13、20 第二入力線
30 第三入力線
40 発光素子
31 第一スイッチ回路
33 第二スイッチ回路
35 保存回路
101、411、511 第一トランジスタ
105、413、513 第二トランジスタ
103、351 コンデンサ
353 第三トランジスタ
331 第四トランジスタ

Claims (4)

  1. 第一入力端と第二入力端とを有し、
    前記第一入力端に接続された第一トランジスタおよび第二トランジスタと、
    前記発光素子に接続されている第四トランジスタと、
    それぞれ第一トランジスタと第二トランジスタと第四トランジスタとに接続され、互いに並列に接続されたコンデンサおよび第三トランジスタとを備え、
    前記第一入力端および前記第二入力端の電圧変化により、第一トランジスタおよび第二トランジスタが前記コンデンサに電圧を保存させ、この電圧により固定電流が得られ、前記第四トランジスタが前記発光素子に流れる固定電流を制御することを特徴とする表示装置における発光素子を駆動するための画素駆動回路。
  2. 第一トランジスタのソースおよびドレーンのうちの一方が第二入力端に接続され、第二トランジスタのソースまたはドレーンが第一トランジスタのソースおよびドレーンのうちの他方に接続されていることを特徴とする請求項1に記載の画素駆動回路。
  3. 第一トランジスタおよび第二トランジスタのソースおよびドレーンは、共に第二入力端に接続され、第四トランジスタのゲートは、第一入力端に接続されていることを特徴とする請求項1に記載の画素駆動回路。
  4. 前記表示装置はさらに、第三入力端を有し、第四トランジスタのゲートは、第三入力端に接続されていることを特徴とする請求項1に記載の画素駆動回路。
JP2003109984A 2003-04-15 2003-04-15 表示装置の画素駆動回路 Pending JP2004317707A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003109984A JP2004317707A (ja) 2003-04-15 2003-04-15 表示装置の画素駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003109984A JP2004317707A (ja) 2003-04-15 2003-04-15 表示装置の画素駆動回路

Publications (1)

Publication Number Publication Date
JP2004317707A true JP2004317707A (ja) 2004-11-11

Family

ID=33470960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003109984A Pending JP2004317707A (ja) 2003-04-15 2003-04-15 表示装置の画素駆動回路

Country Status (1)

Country Link
JP (1) JP2004317707A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008009391A (ja) * 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
US8441423B2 (en) 2006-06-02 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
WO2016119377A1 (zh) * 2015-01-30 2016-08-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法和显示设备

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008009391A (ja) * 2006-06-02 2008-01-17 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
US8441423B2 (en) 2006-06-02 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US9235067B2 (en) 2006-06-02 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US10013923B2 (en) 2006-06-02 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US10714024B2 (en) 2006-06-02 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US11600236B2 (en) 2006-06-02 2023-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US11657770B2 (en) 2006-06-02 2023-05-23 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
WO2016119377A1 (zh) * 2015-01-30 2016-08-04 京东方科技集团股份有限公司 像素驱动电路及其驱动方法和显示设备
US10043445B2 (en) 2015-01-30 2018-08-07 Boe Technology Group Co., Ltd. Pixel driving circuit and driving method thereof and display apparatus

Similar Documents

Publication Publication Date Title
JP7066339B2 (ja) 画素及びこれを用いた有機電界発光表示装置並びにその駆動方法
CN108648690B (zh) 一种显示面板及显示装置
US20210118358A1 (en) Pixel and display device including the same
US8159419B2 (en) Display apparatus and control method thereof
US11315481B2 (en) Pixel circuit and its drive method, display panel, and display device
WO2015062318A1 (zh) 交流驱动的像素电路、驱动方法及显示装置
JP2010092067A (ja) アクティブマトリックス有機発光ダイオード(amoled)の表示ピクセル構造とそのためのデータロード/発光回路
WO2015007027A1 (zh) 一种像素电路及其驱动方法、阵列基板和显示装置
WO2015000249A1 (zh) 像素电路、显示面板及显示装置
JP2006220851A (ja) 発光表示パネルの駆動装置および駆動方法
JP2004151194A (ja) アクティブ型発光表示パネルの駆動装置
JP2009139935A (ja) 有機電界発光表示装置及びその駆動方法
JP2006323155A (ja) 発光表示パネルの駆動装置および駆動方法
US8817003B2 (en) Power supply unit and organic light emitting display device using the same
JP2011060483A (ja) 有機el表示装置
JP2004341516A (ja) 共通アノード受動マトリクス有機発光ダイオード(oled)ディスプレイ、そのための駆動回路、その有機発光ダイオードをプリチャージするための方法、および配置
JP2005338824A (ja) エレクトロルミネセントディスプレイおよびその画素駆動ユニット
JP2004317707A (ja) 表示装置の画素駆動回路
JP2006276097A (ja) アクティブマトリクス型発光表示パネルの駆動装置および駆動方法
US10977985B2 (en) Display device and driving method thereof having device damage compensation function
KR102664522B1 (ko) 컬러 시프트를 감소시키거나 발광 효율을 증가시킬 수 있는 전자 장치
US20040174325A1 (en) Pixel driving circuit of display apparatus
JP2005091420A (ja) 表示装置およびその制御方法
TWI825947B (zh) 顯示面板
JP2005265937A (ja) 画像表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061121