JP2004310730A - リコンフィギュラブル回路を備えた集積回路装置、処理装置およびそれらを利用した処理方法 - Google Patents
リコンフィギュラブル回路を備えた集積回路装置、処理装置およびそれらを利用した処理方法 Download PDFInfo
- Publication number
- JP2004310730A JP2004310730A JP2003339030A JP2003339030A JP2004310730A JP 2004310730 A JP2004310730 A JP 2004310730A JP 2003339030 A JP2003339030 A JP 2003339030A JP 2003339030 A JP2003339030 A JP 2003339030A JP 2004310730 A JP2004310730 A JP 2004310730A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reconfigurable
- output
- reconfigurable circuit
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Microcomputers (AREA)
- Stored Programmes (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
装置を提供する。
【解決手段】 本発明による処理装置10は、1つの回路を分割した複数の分割
回路をリコンフィギュラブル回路12上に順次構成し、ある分割回路の出力を次
の分割回路の入力にフィードバックして分割回路における演算処理を実行し、最
後に構成された分割回路から出力を取り出す。フィードバックパスとして、リコ
ンフィギュラブル回路12の出力をその入力に接続する経路部24を形成する。
分割回路を順次構成することによって、全体として1つの回路を実現できる。
【選択図】 図1
Description
図1は、実施の形態に係る処理装置10の構成図である。処理装置10は、集積回路装置26を備える。集積回路装置26は、回路構成を再構成可能とする機能を有する。集積回路装置26は1チップとして構成され、リコンフィギュラブル回路12、設定部14、制御部18、内部状態保持回路20、出力回路22および経路部24を備える。リコンフィギュラブル回路12は、設定を変更することにより、機能の変更を可能とする。
係数1/2の演算はデータを右に1ビットシフトすることで実現できる。1ビットシフタは、複数ビットシフタと比べて、ALU内において非常に小さいスペースで形成することができる。
図13は、図8に示すFIRフィルタ回路をコンパイルして作成したデータフローグラフ38bを示す。図中、“+”は加算を、“MOV”はスルー用のパスを、“>>4”は4ビットのシフトを、“>>3”は3ビットのシフトを、“>>1”は1ビットのシフトを示す。図9の例では、複数ビットのシフトを1ビットシフトにおとしてデータフローグラフ38aを作成したが、図13の例では、複数ビットのシフトをそのままにデータフローグラフ38bを作成している。図示のごとく、データフローグラフ38bは、4段の演算子で構成される。
上記の実施の形態1および2の構成においては、具体例として単一の回路であるFIRフィルタ回路をリコンフュギラブル回路を用いて実現する例について説明したが、本発明の実施の形態3においては複数の回路をリコンフュギラブル回路で実現する方式について説明する。
Claims (12)
- 機能の変更が可能なリコンフィギュラブル回路と、
前記リコンフィギュラブル回路の出力を、前記リコンフィギュラブル回路の入力として伝達するための経路部と、
前記リコンフィギュラブル回路に所期の回路を構成するための設定データを供給する設定部と、
前記リコンフィギュラブル回路に複数の設定データを順次供給するように前記設定部を制御し、ある設定データにより前記リコンフィギュラブル回路上で構成された回路の出力を、前記経路部を通じて次の設定データにより構成される回路の入力に供給させる制御部とを備える、処理装置。 - 前記設定部が、複数の設定データを前記リコンフィギュラブル回路に順次供給することにより、全体として1つの回路が構成される、請求項1に記載の処理装置。
- 複数の設定データは、1つの回路を分割した複数の分割回路をそれぞれ表現したものである、請求項1または請求項2に記載の処理装置。
- 前記リコンフィギュラブル回路は組合せ回路として構成される、請求項1〜3のいずれか1項に記載の処理装置。
- 前記リコンフィギュラブル回路の出力を受ける内部状態保持回路をさらに備え、この内部状態保持回路は、前記経路部に接続されている、請求項4に記載の処理装置。
- 前記リコンフィギュラブル回路の出力を受ける出力回路をさらに備え、前記出力回路は、前記設定部により前記リコンフィギュラブル回路が複数回構成されると、前記リコンフィギュラブル回路の出力を出力する、請求項5に記載の処理装置。
- 前記ある設定データにより前記リコンフィギュラブル回路上で構成された回路の出力を所定の領域に記憶するメモリ部をさらに備え、
前記制御部は、前記メモリ部の前記所定の領域に記憶された前記リコンフィギュラブル回路上で構成された回路の出力を、前記経路部を通じて次の設定データにより構成される回路の入力に供給させる、請求項1に記載の処理装置。 - 前記リコンフィギュラブル回路の入力として、前記経路部からの入力と、外部からの入力とを切替える切替回路をさらに備える、請求項7に記載の処理装置。
- 前記リコンフィギュラブル回路は、それぞれが複数の演算機能を選択的に実行可能な複数の論理回路と、論理回路間の接続関係を設定可能な接続部とを含み、
前記設定部は、前記論理回路の機能および前記接続関係を設定する、請求項1〜8のいずれか1項に記載の処理装置。 - 前記論理回路は、複数種類の多ビット演算を選択的に実行可能な算術論理回路である、請求項9に記載の処理装置。
- 1つの回路を分割した複数の分割回路をリコンフィギュラブル回路上に順次構成し、ある分割回路の出力を次の分割回路の入力にフィードバックして分割回路における演算処理を実行し、最後に構成された分割回路から出力を取り出す、処理方法。
- 機能の変更が可能なリコンフィギュラブル回路と、
前記リコンフィギュラブル回路の出力を、前記リコンフィギュラブル回路の入力に接続する経路部と、
前記リコンフィギュラブル回路に所期の回路を構成するための設定データを供給する設定部とを備える、集積回路装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003339030A JP4011007B2 (ja) | 2003-01-15 | 2003-09-30 | リコンフィギュラブル回路を備えた集積回路装置および処理装置 |
PCT/JP2004/009811 WO2005033939A1 (ja) | 2003-09-30 | 2004-07-09 | リコンフィギュラブル回路を備えた処理装置、集積回路装置およびそれらを利用した処理方法 |
EP04747279A EP1669868A4 (en) | 2003-09-30 | 2004-07-09 | PROCESSOR AND INTEGRATED CIRCUIT WITH CONVERTIBLE CIRCUIT AND PROCESSING PROCESS THEREFORE |
CNB2004800285532A CN100412801C (zh) | 2003-09-30 | 2004-07-09 | 备有可重构电路的处理装置、集成电路装置 |
US10/573,970 US20070038971A1 (en) | 2003-09-30 | 2004-07-09 | Processing device with reconfigurable circuit, integrated circuit device and processing method using these devices |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003007654 | 2003-01-15 | ||
JP2003339030A JP4011007B2 (ja) | 2003-01-15 | 2003-09-30 | リコンフィギュラブル回路を備えた集積回路装置および処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007070700A Division JP4260197B2 (ja) | 2003-01-15 | 2007-03-19 | 処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004310730A true JP2004310730A (ja) | 2004-11-04 |
JP4011007B2 JP4011007B2 (ja) | 2007-11-21 |
Family
ID=33477926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003339030A Expired - Fee Related JP4011007B2 (ja) | 2003-01-15 | 2003-09-30 | リコンフィギュラブル回路を備えた集積回路装置および処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4011007B2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005078933A1 (ja) * | 2004-02-12 | 2005-08-25 | Matsushita Electric Industrial Co., Ltd. | プログラマブル論理回路 |
WO2006109623A1 (ja) * | 2005-04-05 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | コンピュータシステム、コンフィギュレーション情報を表すデータ構造、並びにマッピング装置および方法 |
JP2007128124A (ja) * | 2005-11-01 | 2007-05-24 | Hitachi Ltd | リコンフィギュラブルプロセッサまたは装置 |
JP2007158722A (ja) * | 2005-12-05 | 2007-06-21 | Canon Inc | 画像処理装置及びその制御方法、プログラム、記憶媒体 |
JP2007172284A (ja) * | 2005-12-21 | 2007-07-05 | Sanyo Electric Co Ltd | データ多重化記憶装置及び処理装置 |
JP2007522571A (ja) * | 2004-02-13 | 2007-08-09 | シーメンス アクチエンゲゼルシヤフト | 任意のアルゴリズムを並列計算するための再構成可能なスイッチング装置 |
JP2008090360A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 集積回路及びリコンフィギュラブル回路の入力データ制御方法 |
JP2009528559A (ja) * | 2006-03-02 | 2009-08-06 | 西安西▲電▼捷通▲無▼綫▲網▼絡通信有限公司 | Sms4暗号アルゴリズムを実現する暗号化および復号化処理方法とそのシステム |
WO2009157441A1 (ja) * | 2008-06-26 | 2009-12-30 | 日本電気株式会社 | データ処理装置、情報処理装置及び情報処理方法 |
-
2003
- 2003-09-30 JP JP2003339030A patent/JP4011007B2/ja not_active Expired - Fee Related
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005078933A1 (ja) * | 2004-02-12 | 2005-08-25 | Matsushita Electric Industrial Co., Ltd. | プログラマブル論理回路 |
US7365566B2 (en) | 2004-02-12 | 2008-04-29 | Matsushita Electric Industrial Co., Ltd. | Programmable logic circuit |
JP2007522571A (ja) * | 2004-02-13 | 2007-08-09 | シーメンス アクチエンゲゼルシヤフト | 任意のアルゴリズムを並列計算するための再構成可能なスイッチング装置 |
JP2012074051A (ja) * | 2004-02-13 | 2012-04-12 | Siemens Ag | 任意のアルゴリズムを並列計算するための再構成可能な論理回路装置 |
WO2006109623A1 (ja) * | 2005-04-05 | 2006-10-19 | Matsushita Electric Industrial Co., Ltd. | コンピュータシステム、コンフィギュレーション情報を表すデータ構造、並びにマッピング装置および方法 |
JP4720436B2 (ja) * | 2005-11-01 | 2011-07-13 | 株式会社日立製作所 | リコンフィギュラブルプロセッサまたは装置 |
JP2007128124A (ja) * | 2005-11-01 | 2007-05-24 | Hitachi Ltd | リコンフィギュラブルプロセッサまたは装置 |
JP2007158722A (ja) * | 2005-12-05 | 2007-06-21 | Canon Inc | 画像処理装置及びその制御方法、プログラム、記憶媒体 |
US8149470B2 (en) | 2005-12-05 | 2012-04-03 | Canon Kabushiki Kaisha | Image processing apparatus adapted to determine a number of computing units to be allocated to image processing, and corresponding control method, program, and storage medium |
JP4757005B2 (ja) * | 2005-12-05 | 2011-08-24 | キヤノン株式会社 | 画像処理装置及び画像処理方法 |
JP2007172284A (ja) * | 2005-12-21 | 2007-07-05 | Sanyo Electric Co Ltd | データ多重化記憶装置及び処理装置 |
JP2009528559A (ja) * | 2006-03-02 | 2009-08-06 | 西安西▲電▼捷通▲無▼綫▲網▼絡通信有限公司 | Sms4暗号アルゴリズムを実現する暗号化および復号化処理方法とそのシステム |
US8175264B2 (en) | 2006-03-02 | 2012-05-08 | China Iwncomm Co., Ltd. | Encryption and decryption processing method, system and computer-accessible medium for achieving SMS4 cryptographic procedure |
US8605893B2 (en) | 2006-03-02 | 2013-12-10 | China Iwncomm Co., Ltd. | Encryption and decryption processing method, system and computer-accessible medium for achieving SMS4 cryptographic procedure |
JP2008090360A (ja) * | 2006-09-29 | 2008-04-17 | Fujitsu Ltd | 集積回路及びリコンフィギュラブル回路の入力データ制御方法 |
US8451022B2 (en) | 2006-09-29 | 2013-05-28 | Fujitsu Semiconductor Limited | Integrated circuit and input data controlling method for reconfigurable circuit |
WO2009157441A1 (ja) * | 2008-06-26 | 2009-12-30 | 日本電気株式会社 | データ処理装置、情報処理装置及び情報処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4011007B2 (ja) | 2007-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1577789A2 (en) | Reconfigurable circuit with connection unit | |
JP4275013B2 (ja) | データフローグラフ処理装置、処理装置、リコンフィギュラブル回路。 | |
JP4484756B2 (ja) | リコンフィギュラブル回路および処理装置 | |
JP2018530040A (ja) | 自己適応型チップ及び配置方法 | |
JP4011007B2 (ja) | リコンフィギュラブル回路を備えた集積回路装置および処理装置 | |
US7486109B2 (en) | Programmable logic device | |
JP4260197B2 (ja) | 処理装置 | |
US20070038971A1 (en) | Processing device with reconfigurable circuit, integrated circuit device and processing method using these devices | |
JP4553615B2 (ja) | 処理装置 | |
JP4011012B2 (ja) | リコンフィギュラブル回路を備えた処理装置 | |
JP4156010B2 (ja) | 処理装置 | |
CN111752529B (zh) | 支持高效乘累加运算的可编程逻辑单元结构 | |
JP4413052B2 (ja) | データフローグラフ処理装置および処理装置 | |
JP4330472B2 (ja) | 処理装置 | |
JP4748944B2 (ja) | 処理装置 | |
JP4208751B2 (ja) | データフローグラフ処理装置。 | |
JP4357326B2 (ja) | リコンフィギュラブル回路および処理装置 | |
JP4553614B2 (ja) | 処理装置 | |
JP4562678B2 (ja) | データフローグラフ再構成装置、リコンフィギュラブル回路の設定データ生成装置、及び処理装置 | |
JP3896083B2 (ja) | リコンフィギュラブル回路とそれを利用可能な集積回路装置 | |
US20090198973A1 (en) | Processing circuit | |
US20240118870A1 (en) | Digital Signal Processing Circuitry with Multiple Precisions and Dataflows | |
JP4562679B2 (ja) | データフローグラフ生成装置 | |
JP2004221996A (ja) | リコンフィギュラブル回路を備えた集積回路装置および処理装置 | |
JP4610236B2 (ja) | 設定データ生成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |