JP2004310174A - Usbデバイス装置 - Google Patents
Usbデバイス装置 Download PDFInfo
- Publication number
- JP2004310174A JP2004310174A JP2003099052A JP2003099052A JP2004310174A JP 2004310174 A JP2004310174 A JP 2004310174A JP 2003099052 A JP2003099052 A JP 2003099052A JP 2003099052 A JP2003099052 A JP 2003099052A JP 2004310174 A JP2004310174 A JP 2004310174A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- usb
- communication
- battery
- full
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Power Sources (AREA)
- Communication Control (AREA)
Abstract
【課題】電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置において、電池の残容量が少なくなった場合にUSB通信における消費電力を抑え、機器全体の動作可能時間を長くできるUSBデバイス装置を提供する。
【解決手段】電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置100であって、電池の残容量が所定容量以下と判断され、かつUSB通信速度がHigh−speedの場合には、USB通信速度をHigh−speedからFull−speedに変更し、CPU102や各種回路の動作クロック周波数をFull−speed通信用クロック周波数に変更する。
【選択図】 図1
【解決手段】電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置100であって、電池の残容量が所定容量以下と判断され、かつUSB通信速度がHigh−speedの場合には、USB通信速度をHigh−speedからFull−speedに変更し、CPU102や各種回路の動作クロック周波数をFull−speed通信用クロック周波数に変更する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置に関し、特に、USBの通信速度を制御し消費電力を抑えるUSBデバイス装置に関する。
【0002】
【従来の技術】
USBはデジタルデータを高速に転送する規格で、主にPCとその他周辺機器を接続するためのインターフェイスとして広く普及している。USBはツリー状のバスを構成し、唯一のホスト機能を持つもの(以下ホスト)を頂点に、複数のデバイス機能を持ったもの(以下デバイス)が接続される。
【0003】
現時点での最新であるUSB2.0規格では、3種類の通信速度が規定されており、480MbpsのHigh−speed、12MbpsのFull−speed、1.5MbpsのLow−speedがある。High−speedはUSB2.0規格で新たに追加されたもので、USB1.1規格では、Full−speedとLow−speedがサポートされる。USB2.0規格対応のホストは、High−speed/Full−speed/Low−speed全てをサポートし、High−speedデバイス、Full−speedデバイス、Low−speedデバイスのいずれも接続可能である。USB1.1規格対応のホストは、Full−speed/Low−speedをサポートし、Full−speedデバイス、Low−speedデバイスの接続可能である。High−speedデバイスは、High−speedで動作するモードとFull−speedで動作するモード両方を備えているため、USB2.0規格対応のホストに接続する場合はHigh−speedデバイス、USB1.1規格対応のホストに接続する場合はFull−speedデバイスとして動作する。
【0004】
USBでは、D+とD−という2本の信号線と、VBUSとGNDという2本の電源線があり、D+とD−がHレベルとLレベルに変化することで、デバイスの接続/切断の認識やデータ通信を行っている。ホストは、D+とD−が共にLレベルの場合接続デバイスなし、D+がHレベルかつD−がLレベルの場合Full−speedデバイス接続、D+がLレベルかつD−がHレベルの場合Low−speedデバイス接続と認識する。さらに、Full−speedデバイスの認識後、所定のリセットプロトコルによってHigh−speedデバイスかFull−speedデバイスかの認識を行う。
【0005】
【発明が解決しようとする課題】
ところで、High−speedはFull−speedの40倍の通信速度であるため、High−speedを実現するには、それを内蔵する機器自体の性能に対しても高いものが要求される。例えば、High−speedはFull−speedに比べ、USB制御回路の動作クロックを高くする、また、CPUの処理能力を向上させるために動作クロックを高くするといったことが必要となる。その結果として、High−speedを実現すると消費電力が増加してしまうという問題がある。
【0006】
また、電池で動作しUSBデバイス機能を持つ装置の例であるデジタルカメラにおいて、撮影画像の高画素化に伴い通信機能の高速化が求められている一方で、電池の残容量が少ない状況では、多少の性能低下があっても消費電力を抑え、機器全体の動作可能時間を長くしたいといったニーズもある。
【0007】
そこで本発明の目的は、電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置において、電池の残容量が少なくなった場合にUSB通信における消費電力を抑え、機器全体の動作可能時間を長くできるUSBデバイス装置を提供することにある。
【0008】
【課題を解決するための手段】
前述の課題を解決するために、本発明は、
電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置であって、
前記電池の残容量を監視する電池残容量監視手段と、
前記電池の残容量が所定容量以下であるか否かを判定する電池残容量判定手段と、
前記電池残容量判定手段によって、前記電池の残容量が所定容量以下と判断され、かつUSB通信速度がHigh−speedの場合には、
前記USB通信速度をHigh−speedからFull−speedに変更するUSB通信速度変更手段と、
CPUや各種回路の動作クロック周波数をFull−speed通信用クロック周波数に変更するクロック変更手段と、
を有することを特徴とする。
【0009】
本発明のUSBデバイス装置において、電池の残容量が少ない場合に、USB通信速度をHigh−speedからFull−speedに変更し、CPUや各種回路の動作クロック周波数を低くすることで、消費電力を抑えることができる。この結果、機器全体の動作可能時間を長くできる。
【0010】
上記構成を、改めて以下(1)〜(3)に整理して示す。
【0011】
(1)電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置において、
前記電池の残容量を監視する電池残容量監視手段と、
前記電池の残容量が所定容量以下であるか否かを判定する電池残容量判定手段と、
前記電池残容量判定手段によって、前記電池の残容量が所定容量以下と判断され、かつUSB通信速度がHigh−speedの場合には、
前記USB通信速度をHigh−speedからFull−speedに変更するUSB通信速度変更手段と、
CPUや各種回路の動作クロック周波数をFull−speed通信用クロック周波数に変更するクロック変更手段と、
を有することを特徴とするUSBデバイス装置。
【0012】
(2)前記USBデバイス装置において、
前記電池残容量判定手段によって、前記電池の残容量が所定容量以下でないと判断され、かつUSB通信速度がFull−speedの場合には、
前記USB通信速度をFull−speedからHigh−speedに変更するUSB通信速度変更手段と、
CPUや各種回路の動作クロック周波数をHigh−speed通信用クロック周波数に変更するクロック変更手段と、
を有することを特徴とする上記(1)記載のUSBデバイス装置。
【0013】
(3)前記USBデバイス装置において、
ユーザからの設定を入力する入力手段と、
前記入力手段によって、前記電池残容量判定手段の判定基準を自由に設定する設定手段と、
を有することを特徴とする上記(1)又は(2)に記載のUSBデバイス装置。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【0015】
図1は本発明の実施の形態を示す構成図である。100は本発明のUSBデバイス装置である。USBデバイス装置100においては、USBデバイスコントローラ101と、CPU102と、RAM103と、ROM104と、周辺回路105と、入力制御部201と、電源制御部202と、クロック制御部203とがバスで接続されている。
【0016】
USBデバイスコントローラ101はUSBデバイス機能を実現する制御回路で、High−speedでUSB接続可能である。CPU102は、プログラムに従いバスを介して装置全体を制御する。RAM103は、CPU102が動作するときにワークエリア等で使用される。ROM104は、CPU102のプログラムや各種設定データ等が保存される不揮発性メモリである。周辺回路105は、割り込み制御、タイマー制御等が行われる回路である。入力制御部201は、スイッチやダイアル等が使用される入力部204を制御し、USBデバイス装置100に対するユーザからの操作や設定を可能にする。電源制御部202は、アルカリ電池やリチウム電池といったものが使用される電源205の状態監視や制御を行い、USBデバイス装置100全体に電力を供給する。クロック制御部203は、USBデバイスコントローラ101やCPU102などに供給するクロックの制御を行い、クロック周波数の変更が可能である。
【0017】
10はPCなどのUSBホスト機能を持つ装置であり、High−speedでUSB接続可能である。USBホスト装置10とUSBデバイス装置100は、それぞれのUSBコネクタ間をUSBケーブルで接続し、USB通信を行う。
【0018】
次に動作について、図2〜4のフローチャートを用いて説明する。
【0019】
図2は、USBデバイス装置100がUSBホスト装置10とUSB通信の準備を行う場合のフローチャートである。
【0020】
USBデバイス装置100は、USB通信を可能にするためUSBデバイスコントローラ101等の所定の初期化処理を行う(ステップS01)。この段階において、USBデバイス装置100は、D+とD−をLレベルにしており、USBホスト装置10にUSBケーブルで接続されていても、USBホスト装置10はUSBデバイス装置100が接続されたことを認識しない。次に、電源制御部202から電源205の残容量を得て、所定の残容量以下かどうかを判断する(ステップS02)。所定の残容量以下である場合は(ステップS02のYES)、USBデバイスコントローラ101にHigh−speed通信を禁止する設定を行う(ステップS03)。さらに、クロック制御部203がUSBデバイスコントローラ101やCPU102などに供給しているクロックを、Full−speed通信を行うのに十分なクロック周波数に変更する(ステップS04)。所定の残容量以下でない場合は(ステップS02のNO)、USBデバイスコントローラ101にHigh−speed通信を許可する設定を行う(ステップS05)。さらに、クロック制御部203がUSBデバイスコントローラ101やCPU102などに供給しているクロックを、High−speed通信を行うのに十分なクロック周波数に変更する(ステップS06)。High−speed通信禁止及び許可いずれの場合も、USBホスト装置10にFull−speedデバイスとして認識されるようD+をHレベルにし、USB接続可能な状態にする(ステップS07)。
【0021】
図3は、USB接続可能な状態となったUSBデバイス装置100がUSBホスト装置10に接続され、USB通信を開始するまでのフローチャートである。
【0022】
USB接続可能な状態となったUSBデバイス装置100がUSBホスト装置10に接続されると、USBホスト装置10はFull−speedデバイスが接続されたと認識し、USBデバイス装置100に対しリセットを発行する(ステップS11)。次に、USBデバイス装置100は、High−speed通信許可状態かどうかを判断する(ステップS12)。High−speed通信許可状態である場合は(ステップS12のYES)、USBデバイス装置100はHigh−speedデバイスとして所定のリセットプロトコルを開始し、USBホスト装置10はそのリセットプロトコルによって、USBデバイス装置100がHigh−speedデバイスであることを認識する(ステップS13)。以後、USBデバイス装置100とUSBホスト装置10はHigh−speed通信を行う(ステップS14)。High−speed通信許可状態でない場合は(ステップS12のNO)、USBデバイス装置100は前述のリセットプロトコルを開始しないため、USBデバイス装置100とUSBホスト装置10はFull−speed通信を行う(ステップS15)。
【0023】
図4は、USBデバイス装置100の動作中における、電池残容量監視のフローチャートである。
【0024】
USBデバイス装置100は、電源制御部202から通知される電源205の残容量変化をCPU102の割り込み機能等を用いて常に監視している(ステップS21)。電源205の残容量が所定量変化した場合(ステップS21のYES)、まずHigh−speed通信許可状態かどうかを調べる(ステップS22)。High−speed通信許可状態である場合(ステップS22のYES)、さらに、電源205の残容量が所定の残容量以下かどうかを判断する(ステップS23)。所定の残容量以下である場合(ステップS23のYES)、USBデバイス装置100は、D+をLレベルにしてUSB接続不可能状態にする(ステップS25)。このとき、すでにUSBホスト装置10とUSB通信を行っていた場合、USBホスト装置10はUSBデバイス装置100が切断されたと認識し、USBデバイス装置100に対する通信をすべて中断する。さらに、USBデバイスコントローラ101にHigh−speed通信を禁止する設定を行い(ステップS26)、クロック制御部203がUSBデバイスコントローラ101やCPU102などに供給しているクロックを、Full−speed通信を行うのに十分なクロック周波数に変更し(ステップS27)、再び、D+をHレベルにしてUSB接続可能な状態にする(ステップS31)。この後は、図3で示されるフローチャートに従ってUSBホスト装置10とUSB通信を行う。High−speed通信許可状態でない場合(ステップS22のNO)、さらに、電源205の残容量が所定の残容量以下かどうかを判断する(ステップS24)。外部のACアダプター装着等により、電源205の残容量が増加し、所定の残容量以下でない場合(ステップS24のNO)、USBデバイス装置100は、D+をLレベルにしてUSB接続不可能状態にする(ステップS28)。このとき、すでにUSBホスト装置10とUSB通信を行っていた場合、USBホスト装置10はUSBデバイス装置100が切断されたと認識し、USBデバイス装置100に対する通信をすべて中断する。さらに、USBデバイスコントローラ101にHigh−speed通信を許可する設定を行い(ステップS29)、クロック制御部203がUSBデバイスコントローラ101やCPU102などに供給しているクロックを、High−speed通信を行うのに十分なクロック周波数に変更し(ステップS30)、再び、D+をHレベルにしてUSB接続可能な状態にする(ステップS31)。この後は、図3で示されるフローチャートに従ってUSBホスト装置10とUSB通信を行う。
【0025】
また、上記説明において、電源205の残容量が所定の残容量以下かどうかを判断する基準となる値は、入力部204を操作してユーザが自由に設定できるようにしても良い。そうすることで、ユーザの好みや目的に応じてHigh−speed通信可能時間の調整をすることができる。ユーザが設定した値は、ROM104に保存しておくことで、次にUSBデバイス装置100を動作させるときに有効であり、再度入力をやり直す必要はない。
【0026】
以上説明したように、電池残容量が所定の残容量以下である場合に、USB通信速度をHigh−speedからFull−speedに変更し、CPUや各種回路の動作クロック周波数をFull−speed通信用クロック周波数に変更することで、消費電力を減らし、機器全体の動作可能時間を長くすることができる。
【0027】
【発明の効果】
請求項1記載のUSBデバイス装置によれば、
電池の残容量が少ない場合、USB通信速度をHigh−speedからFull−speedに変更し、CPUや各種回路の動作クロック周波数を低くすることで、消費電力を抑え、機器全体の動作可能時間を長くすることができる。
【0028】
請求項2記載のUSBデバイス装置によれば、
外部電源の接続等によって電池の残容量が回復した場合、USB通信速度をFull−speedからHigh−speedに変更し、CPUや各種回路の動作クロック周波数を高くすることで、本来の性能を発揮できる状態に自動的に戻すことができる。
【0029】
請求項3記載のUSBデバイス装置によれば、
電池残容量判定の基準をユーザが自由に設定できることで、USB通信速度の変更タイミングや機器全体の動作可能時間を目的に応じて調整することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す構成図
【図2】USBデバイス装置100がUSBホスト装置10とUSB通信の準備を行う場合のフローチャート
【図3】USB接続可能な状態となったUSBデバイス装置100がUSBホスト装置10に接続され、USB通信を開始するまでのフローチャート
【図4】USBデバイス装置100の動作中における、電池残容量監視のフローチャート
【符号の説明】
10 PC等のHigh−speed対応USBホスト機能を持つ装置
100 本発明のUSBデバイス装置
101 High−speed対応USBデバイスコントローラ
102 CPU
103 RAM
104 ROM
105 周辺回路
201 入力制御部
202 電源制御部
203 クロック制御部
204 入力部
205 電源
【発明の属する技術分野】
本発明は、電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置に関し、特に、USBの通信速度を制御し消費電力を抑えるUSBデバイス装置に関する。
【0002】
【従来の技術】
USBはデジタルデータを高速に転送する規格で、主にPCとその他周辺機器を接続するためのインターフェイスとして広く普及している。USBはツリー状のバスを構成し、唯一のホスト機能を持つもの(以下ホスト)を頂点に、複数のデバイス機能を持ったもの(以下デバイス)が接続される。
【0003】
現時点での最新であるUSB2.0規格では、3種類の通信速度が規定されており、480MbpsのHigh−speed、12MbpsのFull−speed、1.5MbpsのLow−speedがある。High−speedはUSB2.0規格で新たに追加されたもので、USB1.1規格では、Full−speedとLow−speedがサポートされる。USB2.0規格対応のホストは、High−speed/Full−speed/Low−speed全てをサポートし、High−speedデバイス、Full−speedデバイス、Low−speedデバイスのいずれも接続可能である。USB1.1規格対応のホストは、Full−speed/Low−speedをサポートし、Full−speedデバイス、Low−speedデバイスの接続可能である。High−speedデバイスは、High−speedで動作するモードとFull−speedで動作するモード両方を備えているため、USB2.0規格対応のホストに接続する場合はHigh−speedデバイス、USB1.1規格対応のホストに接続する場合はFull−speedデバイスとして動作する。
【0004】
USBでは、D+とD−という2本の信号線と、VBUSとGNDという2本の電源線があり、D+とD−がHレベルとLレベルに変化することで、デバイスの接続/切断の認識やデータ通信を行っている。ホストは、D+とD−が共にLレベルの場合接続デバイスなし、D+がHレベルかつD−がLレベルの場合Full−speedデバイス接続、D+がLレベルかつD−がHレベルの場合Low−speedデバイス接続と認識する。さらに、Full−speedデバイスの認識後、所定のリセットプロトコルによってHigh−speedデバイスかFull−speedデバイスかの認識を行う。
【0005】
【発明が解決しようとする課題】
ところで、High−speedはFull−speedの40倍の通信速度であるため、High−speedを実現するには、それを内蔵する機器自体の性能に対しても高いものが要求される。例えば、High−speedはFull−speedに比べ、USB制御回路の動作クロックを高くする、また、CPUの処理能力を向上させるために動作クロックを高くするといったことが必要となる。その結果として、High−speedを実現すると消費電力が増加してしまうという問題がある。
【0006】
また、電池で動作しUSBデバイス機能を持つ装置の例であるデジタルカメラにおいて、撮影画像の高画素化に伴い通信機能の高速化が求められている一方で、電池の残容量が少ない状況では、多少の性能低下があっても消費電力を抑え、機器全体の動作可能時間を長くしたいといったニーズもある。
【0007】
そこで本発明の目的は、電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置において、電池の残容量が少なくなった場合にUSB通信における消費電力を抑え、機器全体の動作可能時間を長くできるUSBデバイス装置を提供することにある。
【0008】
【課題を解決するための手段】
前述の課題を解決するために、本発明は、
電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置であって、
前記電池の残容量を監視する電池残容量監視手段と、
前記電池の残容量が所定容量以下であるか否かを判定する電池残容量判定手段と、
前記電池残容量判定手段によって、前記電池の残容量が所定容量以下と判断され、かつUSB通信速度がHigh−speedの場合には、
前記USB通信速度をHigh−speedからFull−speedに変更するUSB通信速度変更手段と、
CPUや各種回路の動作クロック周波数をFull−speed通信用クロック周波数に変更するクロック変更手段と、
を有することを特徴とする。
【0009】
本発明のUSBデバイス装置において、電池の残容量が少ない場合に、USB通信速度をHigh−speedからFull−speedに変更し、CPUや各種回路の動作クロック周波数を低くすることで、消費電力を抑えることができる。この結果、機器全体の動作可能時間を長くできる。
【0010】
上記構成を、改めて以下(1)〜(3)に整理して示す。
【0011】
(1)電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置において、
前記電池の残容量を監視する電池残容量監視手段と、
前記電池の残容量が所定容量以下であるか否かを判定する電池残容量判定手段と、
前記電池残容量判定手段によって、前記電池の残容量が所定容量以下と判断され、かつUSB通信速度がHigh−speedの場合には、
前記USB通信速度をHigh−speedからFull−speedに変更するUSB通信速度変更手段と、
CPUや各種回路の動作クロック周波数をFull−speed通信用クロック周波数に変更するクロック変更手段と、
を有することを特徴とするUSBデバイス装置。
【0012】
(2)前記USBデバイス装置において、
前記電池残容量判定手段によって、前記電池の残容量が所定容量以下でないと判断され、かつUSB通信速度がFull−speedの場合には、
前記USB通信速度をFull−speedからHigh−speedに変更するUSB通信速度変更手段と、
CPUや各種回路の動作クロック周波数をHigh−speed通信用クロック周波数に変更するクロック変更手段と、
を有することを特徴とする上記(1)記載のUSBデバイス装置。
【0013】
(3)前記USBデバイス装置において、
ユーザからの設定を入力する入力手段と、
前記入力手段によって、前記電池残容量判定手段の判定基準を自由に設定する設定手段と、
を有することを特徴とする上記(1)又は(2)に記載のUSBデバイス装置。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【0015】
図1は本発明の実施の形態を示す構成図である。100は本発明のUSBデバイス装置である。USBデバイス装置100においては、USBデバイスコントローラ101と、CPU102と、RAM103と、ROM104と、周辺回路105と、入力制御部201と、電源制御部202と、クロック制御部203とがバスで接続されている。
【0016】
USBデバイスコントローラ101はUSBデバイス機能を実現する制御回路で、High−speedでUSB接続可能である。CPU102は、プログラムに従いバスを介して装置全体を制御する。RAM103は、CPU102が動作するときにワークエリア等で使用される。ROM104は、CPU102のプログラムや各種設定データ等が保存される不揮発性メモリである。周辺回路105は、割り込み制御、タイマー制御等が行われる回路である。入力制御部201は、スイッチやダイアル等が使用される入力部204を制御し、USBデバイス装置100に対するユーザからの操作や設定を可能にする。電源制御部202は、アルカリ電池やリチウム電池といったものが使用される電源205の状態監視や制御を行い、USBデバイス装置100全体に電力を供給する。クロック制御部203は、USBデバイスコントローラ101やCPU102などに供給するクロックの制御を行い、クロック周波数の変更が可能である。
【0017】
10はPCなどのUSBホスト機能を持つ装置であり、High−speedでUSB接続可能である。USBホスト装置10とUSBデバイス装置100は、それぞれのUSBコネクタ間をUSBケーブルで接続し、USB通信を行う。
【0018】
次に動作について、図2〜4のフローチャートを用いて説明する。
【0019】
図2は、USBデバイス装置100がUSBホスト装置10とUSB通信の準備を行う場合のフローチャートである。
【0020】
USBデバイス装置100は、USB通信を可能にするためUSBデバイスコントローラ101等の所定の初期化処理を行う(ステップS01)。この段階において、USBデバイス装置100は、D+とD−をLレベルにしており、USBホスト装置10にUSBケーブルで接続されていても、USBホスト装置10はUSBデバイス装置100が接続されたことを認識しない。次に、電源制御部202から電源205の残容量を得て、所定の残容量以下かどうかを判断する(ステップS02)。所定の残容量以下である場合は(ステップS02のYES)、USBデバイスコントローラ101にHigh−speed通信を禁止する設定を行う(ステップS03)。さらに、クロック制御部203がUSBデバイスコントローラ101やCPU102などに供給しているクロックを、Full−speed通信を行うのに十分なクロック周波数に変更する(ステップS04)。所定の残容量以下でない場合は(ステップS02のNO)、USBデバイスコントローラ101にHigh−speed通信を許可する設定を行う(ステップS05)。さらに、クロック制御部203がUSBデバイスコントローラ101やCPU102などに供給しているクロックを、High−speed通信を行うのに十分なクロック周波数に変更する(ステップS06)。High−speed通信禁止及び許可いずれの場合も、USBホスト装置10にFull−speedデバイスとして認識されるようD+をHレベルにし、USB接続可能な状態にする(ステップS07)。
【0021】
図3は、USB接続可能な状態となったUSBデバイス装置100がUSBホスト装置10に接続され、USB通信を開始するまでのフローチャートである。
【0022】
USB接続可能な状態となったUSBデバイス装置100がUSBホスト装置10に接続されると、USBホスト装置10はFull−speedデバイスが接続されたと認識し、USBデバイス装置100に対しリセットを発行する(ステップS11)。次に、USBデバイス装置100は、High−speed通信許可状態かどうかを判断する(ステップS12)。High−speed通信許可状態である場合は(ステップS12のYES)、USBデバイス装置100はHigh−speedデバイスとして所定のリセットプロトコルを開始し、USBホスト装置10はそのリセットプロトコルによって、USBデバイス装置100がHigh−speedデバイスであることを認識する(ステップS13)。以後、USBデバイス装置100とUSBホスト装置10はHigh−speed通信を行う(ステップS14)。High−speed通信許可状態でない場合は(ステップS12のNO)、USBデバイス装置100は前述のリセットプロトコルを開始しないため、USBデバイス装置100とUSBホスト装置10はFull−speed通信を行う(ステップS15)。
【0023】
図4は、USBデバイス装置100の動作中における、電池残容量監視のフローチャートである。
【0024】
USBデバイス装置100は、電源制御部202から通知される電源205の残容量変化をCPU102の割り込み機能等を用いて常に監視している(ステップS21)。電源205の残容量が所定量変化した場合(ステップS21のYES)、まずHigh−speed通信許可状態かどうかを調べる(ステップS22)。High−speed通信許可状態である場合(ステップS22のYES)、さらに、電源205の残容量が所定の残容量以下かどうかを判断する(ステップS23)。所定の残容量以下である場合(ステップS23のYES)、USBデバイス装置100は、D+をLレベルにしてUSB接続不可能状態にする(ステップS25)。このとき、すでにUSBホスト装置10とUSB通信を行っていた場合、USBホスト装置10はUSBデバイス装置100が切断されたと認識し、USBデバイス装置100に対する通信をすべて中断する。さらに、USBデバイスコントローラ101にHigh−speed通信を禁止する設定を行い(ステップS26)、クロック制御部203がUSBデバイスコントローラ101やCPU102などに供給しているクロックを、Full−speed通信を行うのに十分なクロック周波数に変更し(ステップS27)、再び、D+をHレベルにしてUSB接続可能な状態にする(ステップS31)。この後は、図3で示されるフローチャートに従ってUSBホスト装置10とUSB通信を行う。High−speed通信許可状態でない場合(ステップS22のNO)、さらに、電源205の残容量が所定の残容量以下かどうかを判断する(ステップS24)。外部のACアダプター装着等により、電源205の残容量が増加し、所定の残容量以下でない場合(ステップS24のNO)、USBデバイス装置100は、D+をLレベルにしてUSB接続不可能状態にする(ステップS28)。このとき、すでにUSBホスト装置10とUSB通信を行っていた場合、USBホスト装置10はUSBデバイス装置100が切断されたと認識し、USBデバイス装置100に対する通信をすべて中断する。さらに、USBデバイスコントローラ101にHigh−speed通信を許可する設定を行い(ステップS29)、クロック制御部203がUSBデバイスコントローラ101やCPU102などに供給しているクロックを、High−speed通信を行うのに十分なクロック周波数に変更し(ステップS30)、再び、D+をHレベルにしてUSB接続可能な状態にする(ステップS31)。この後は、図3で示されるフローチャートに従ってUSBホスト装置10とUSB通信を行う。
【0025】
また、上記説明において、電源205の残容量が所定の残容量以下かどうかを判断する基準となる値は、入力部204を操作してユーザが自由に設定できるようにしても良い。そうすることで、ユーザの好みや目的に応じてHigh−speed通信可能時間の調整をすることができる。ユーザが設定した値は、ROM104に保存しておくことで、次にUSBデバイス装置100を動作させるときに有効であり、再度入力をやり直す必要はない。
【0026】
以上説明したように、電池残容量が所定の残容量以下である場合に、USB通信速度をHigh−speedからFull−speedに変更し、CPUや各種回路の動作クロック周波数をFull−speed通信用クロック周波数に変更することで、消費電力を減らし、機器全体の動作可能時間を長くすることができる。
【0027】
【発明の効果】
請求項1記載のUSBデバイス装置によれば、
電池の残容量が少ない場合、USB通信速度をHigh−speedからFull−speedに変更し、CPUや各種回路の動作クロック周波数を低くすることで、消費電力を抑え、機器全体の動作可能時間を長くすることができる。
【0028】
請求項2記載のUSBデバイス装置によれば、
外部電源の接続等によって電池の残容量が回復した場合、USB通信速度をFull−speedからHigh−speedに変更し、CPUや各種回路の動作クロック周波数を高くすることで、本来の性能を発揮できる状態に自動的に戻すことができる。
【0029】
請求項3記載のUSBデバイス装置によれば、
電池残容量判定の基準をユーザが自由に設定できることで、USB通信速度の変更タイミングや機器全体の動作可能時間を目的に応じて調整することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す構成図
【図2】USBデバイス装置100がUSBホスト装置10とUSB通信の準備を行う場合のフローチャート
【図3】USB接続可能な状態となったUSBデバイス装置100がUSBホスト装置10に接続され、USB通信を開始するまでのフローチャート
【図4】USBデバイス装置100の動作中における、電池残容量監視のフローチャート
【符号の説明】
10 PC等のHigh−speed対応USBホスト機能を持つ装置
100 本発明のUSBデバイス装置
101 High−speed対応USBデバイスコントローラ
102 CPU
103 RAM
104 ROM
105 周辺回路
201 入力制御部
202 電源制御部
203 クロック制御部
204 入力部
205 電源
Claims (3)
- 電池で動作するUSB規格のHigh−speedに対応したUSBデバイス装置において、
前記電池の残容量を監視する電池残容量監視手段と、
前記電池の残容量が所定容量以下であるか否かを判定する電池残容量判定手段と、
前記電池残容量判定手段によって、前記電池の残容量が所定容量以下と判断され、かつUSB通信速度がHigh−speedの場合には、
前記USB通信速度をHigh−speedからFull−speedに変更するUSB通信速度変更手段と、
CPUや各種回路の動作クロック周波数をFull−speed通信用クロック周波数に変更するクロック変更手段と、
を有することを特徴とするUSBデバイス装置。 - 前記USBデバイス装置において、
前記電池残容量判定手段によって、前記電池の残容量が所定容量以下でないと判断され、かつUSB通信速度がFull−speedの場合には、
前記USB通信速度をFull−speedからHigh−speedに変更するUSB通信速度変更手段と、
CPUや各種回路の動作クロック周波数をHigh−speed通信用クロック周波数に変更するクロック変更手段と、
を有することを特徴とする請求項1記載のUSBデバイス装置。 - 前記USBデバイス装置において、
ユーザからの設定を入力する入力手段と、
前記入力手段によって、前記電池残容量判定手段の判定基準を自由に設定する設定手段と、
を有することを特徴とする請求項1又は2に記載のUSBデバイス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003099052A JP2004310174A (ja) | 2003-04-02 | 2003-04-02 | Usbデバイス装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003099052A JP2004310174A (ja) | 2003-04-02 | 2003-04-02 | Usbデバイス装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004310174A true JP2004310174A (ja) | 2004-11-04 |
Family
ID=33463619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003099052A Withdrawn JP2004310174A (ja) | 2003-04-02 | 2003-04-02 | Usbデバイス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004310174A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070081504A1 (en) * | 2005-10-11 | 2007-04-12 | Via Technologies Inc. | Method of managing power consumption of portable computer and portable computer using the same |
JP2007295052A (ja) * | 2006-04-21 | 2007-11-08 | Kddi Corp | バッテリの駆動時間を延長させる無線通信装置、プログラム及び通信トラヒック制御方法 |
CN102109901A (zh) * | 2009-12-25 | 2011-06-29 | 精工爱普生株式会社 | Usb外设装置 |
JP2013090006A (ja) * | 2011-10-13 | 2013-05-13 | Nikon Corp | 電子機器およびプログラム |
-
2003
- 2003-04-02 JP JP2003099052A patent/JP2004310174A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070081504A1 (en) * | 2005-10-11 | 2007-04-12 | Via Technologies Inc. | Method of managing power consumption of portable computer and portable computer using the same |
CN100447711C (zh) * | 2005-10-11 | 2008-12-31 | 威盛电子股份有限公司 | 可携式计算机及其耗电控制方法 |
US8798571B2 (en) | 2005-10-11 | 2014-08-05 | Via Technologies Inc. | Method of managing power consumption of portable computer and portable computer using the same |
JP2007295052A (ja) * | 2006-04-21 | 2007-11-08 | Kddi Corp | バッテリの駆動時間を延長させる無線通信装置、プログラム及び通信トラヒック制御方法 |
CN102109901A (zh) * | 2009-12-25 | 2011-06-29 | 精工爱普生株式会社 | Usb外设装置 |
JP2013090006A (ja) * | 2011-10-13 | 2013-05-13 | Nikon Corp | 電子機器およびプログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1550045B1 (en) | Device operable as both a host and a non-host (i.e. dual-mode device) | |
US7873841B2 (en) | Method of maintaining a USB active state without data transfer | |
CN104081368A (zh) | 移动设备自动检测装置和方法 | |
US8160645B2 (en) | Apparatus and method for supporting SIM card in mobile communication terminal having multiple modems | |
US20120027061A1 (en) | Wireless modem device, wireless modem system, wireless modem device sleep/wake-up method, and terminal | |
US8725907B2 (en) | Electronic device and electronic device system | |
US20150253842A1 (en) | Semiconductor device, and power control method for usbotg | |
TW201732621A (zh) | Usb otg設備的角色切換方法、系統及usb otg設備 | |
JP2005149293A (ja) | データ転送制御装置、及び電子機器 | |
JP2006099354A (ja) | データ転送制御装置およびデータ転送制御方法 | |
EP1450533A1 (en) | Communication device | |
JP5143191B2 (ja) | 周辺装置を利用するためのシステム、サーバ装置、方法 | |
JP2004310174A (ja) | Usbデバイス装置 | |
TWI528161B (zh) | 資料傳輸系統以及資料傳輸方法 | |
US20060230191A1 (en) | Method for enabling or disabling a peripheral device that is maintained electrically connected to a computer system | |
JP7122590B2 (ja) | 撮像装置 | |
JP2004310175A (ja) | Usbホスト装置 | |
JP2003122458A (ja) | コンピュータ装置、コントローラ、コンピュータ装置の制御方法 | |
JP2010146062A (ja) | 電源装置および電源装置の制御方法 | |
JP4411579B2 (ja) | バスシステム | |
JP2006227867A (ja) | Usbデバイスおよびusbホスト | |
CN1519679B (zh) | 调整中央处理器工作频率的装置及其方法 | |
JP4497587B2 (ja) | コンピュータ・システム、コンピュータ、メッセージ処理方法及びコンピュータ可読記憶媒体 | |
JP2004118343A (ja) | 電子機器 | |
JP2013101520A (ja) | 周辺機器及びその電源制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |